JP2000293435A

JP2000293435A - データ再生装置および方法

Info

Publication number: JP2000293435A
Application number: JP11094896A
Authority: JP
Inventors: Atsushi Okubo; 厚志大久保
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-04-01
Filing date: 1999-04-01
Publication date: 2000-10-20

Abstract

(57)【要約】【課題】メモリの共通のバンクに対して同時に読み出
し及び書き込みを行う場合に、小規模な構成で、アクセ
スを効率的に行い同一アドレスに同時に行われる読み出
し及び書き込みを避ける。【解決手段】シャトル再生時には、シンクブロックが
不規則な順番でＳＤＲＡＭに書き込まれる。次のシンク
ブロックの読み出しとシンクブロックの書き込みとでア
クセス衝突があれば、通常モードから回避モードへ移行
し、読み出しアドレスをレジスタに記憶すると共にその
アドレスを読み飛ばし、その次のアドレスから読み出し
を行う。アクセス衝突アドレスへの書き込みが終了した
ら、読み飛ばされたアドレスをレジスタから読み出すと
共に、現在の読み出しアドレスを他のレジスタに記憶す
る。読み飛ばされたアドレスのシンクブロックを読み出
した後、読み出しアドレスを他のレジスタに記憶された
アドレスにして、通常モードが復帰される。高々レジス
タ２個の構成で、アクセス衝突が回避される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、データの読み出
しと書き込みとを異なる速度で一つのメモリに対して同
時に行う際に、読み出しと書き込みとで同一のメモリ領
域をアクセスしないようにされたデータ再生装置および
方法に関する。

【０００２】

【従来の技術】近年、記録媒体として磁気テープが用い
られ、ディジタルビデオ信号およびディジタルオーディ
オ信号の記録再生を行うようにした、ディジタルビデオ
テープレコーダが普及しつつある。

【０００３】このような装置では、ディジタルビデオデ
ータおよびディジタルオーディオデータを所定長のパケ
ット単位に格納し、パケットのそれぞれに、同期検出用
の同期パターン、パケットのそれぞれを識別するための
ＩＤ番号、データの内容を表すＩＤ情報およびエラー訂
正用のパリティを付加してシンクブロックを構成する。
同一セクタ内の各シンクブロックの長さは同じにされる
と共に、ＩＤ番号が連続、且つＩＤ情報は、同じ値とさ
れる。また、エラー訂正符号化は、例えば外符号と内符
号とで二重に符号化を行う、積符号によってなされる。

【０００４】シンクブロックは、データの種類に応じて
グループ化してセクタとし、セクタ単位でシリアルデー
タとして磁気テープに記録される。記録は、回転ヘッド
によって磁気テープ上に斜めにトラックを形成する、ヘ
リカルスキャン方式で行われる。

【０００５】再生時には、回転ヘッドによって磁気テー
プ上のトラックがトレースされ、再生信号が得られる。
再生信号から、シンク検出回路によって、再生クロック
に同期した再生ビット列から同期パターンを検出し、シ
ンクブロックの位相を合わせ、シンクブロックの切り出
しを行う。

【０００６】切り出されたシンクブロックに対して、記
録時に付加された内符号パリティにより内符号訂正がな
される。エラーがエラー訂正符号のも持つエラー訂正能
力を上回って存在するときには、そのデータに対しては
エラー訂正がなされず、エラーフラグが立てられる。内
符号訂正処理されたデータは、次に、ＩＤ番号およびＩ
Ｄ情報に基づき外符号方向にメモリを用いて並べ替えら
れて、外符号訂正がなされる。

【０００７】このように、ディジタルビデオテープレコ
ーダでは、エラー訂正を行うエラー訂正回路において、
メモリを介してシンクブロックの受け渡しを行う。とこ
ろで、一般的に、シンクブロックのデータ長は、メモリ
に対して１回のアクセスで読み出しおよび書き込みが可
能なデータ長より大きいため、１シンクブロックのメモ
リに対する書き込みおよびメモリからの読み出しには、
複数回のアクセスを伴う。

【０００８】ここで、メモリに対して複数のポートから
書き込みおよび読み出しをそれぞれ行う場合について考
える。このとき、メモリから読み出しているシンクブロ
ックと同一アドレスに、シンクブロックの書き込みを行
った場合、読み出しの途中でシンクブロックの内容が書
き替えられてしまう可能性がある。このような事態を避
けるために、一般的には、メモリ内を、例えば１フレー
ムまたは１フィールドのシンクブロックから構成される
バンク単位に分割する。バンクは、互いに独立してアク
セスを行うことが可能とされている。

【０００９】図１７は、バンクを用いたメモリアクセス
の一例を概略的に示す。メモリ２００がバンクＡおよび
バンクＢの２バンクに分割されている。それぞれのバン
クには、例えば１フレームのビデオデータが書き込まれ
る。図１７Ａに一例が示されるように、通常速度での再
生、すなわち、テープの走行速度を記録時と同一の速度
にして再生する場合には、読み出しと書き込みとが異な
るバンクで行われる。例えば、バンクＢからシンクブロ
ックの読み出しを行っている間には、バンクＡに対して
書き込みを行う。バンクＡへの書き込みが終わると、書
き込みのバンクがバンクＢに切り替えられ、読み出しの
バンクがバンクＡに切り替えられる。こうして２つのバ
ンクＡ、Ｂを交互に切り替えて、ビデオデータの入出力
を連続的に行う。さらに多くのバンクを順に切り替える
ようにしてもよい。

【００１０】一方、ディジタルビデオテープレコーダで
は、テープの走行速度を記録時よりも高速にして再生す
るシャトル再生を行うことができるものが多い。シャト
ル再生では、過去のフレームのシンクブロックを混在さ
せた映像を表示させる必要がある。そのため、シンクブ
ロックの読み出しと書き込みとを、図１７Ｂに一例が示
されるように、共通のバンクに対して行うことが多い。
バンクＡに対してシンクブロックが書き込まれると共
に、バンクＡからシンクブロックが読み出される。した
がって、シャトル再生時には、同一のアドレスに対して
読み出しおよび書き込みのアクセスが行われる可能性が
ある。同一のアドレスに対する読み出しおよび書き込み
のアクセスを回避するために、アクセス制御が必要とな
る。

【００１１】

【発明が解決しようとする課題】従来から、同一のアド
レスに対する読み出しおよび書き込みのアクセス回避の
ためのアクセス制御方法として、以下に記す２つの方法
が提案されている。第１の方法は、同一アドレスに対し
て読み出しおよび書き込みのアクセスが発生する場合
に、書き込みのアクセスを停止する方法である。この方
法は、簡単な処理で実現することができるが、書き込み
側のシンクブロックデータを捨ててしまうことになるた
め、メモリ内でのシンクブロックの更新率が低下すると
いう問題点があった。

【００１２】第２の方法は、同一アドレスに対してシン
クブロックの読み出しおよび書き込みのアクセスが行わ
れていることを検出し、書き込むシンクブロックを先ず
バッファメモリに一旦溜める。そして、読み出し中のシ
ンクブロックを書き替える可能性の無いタイミングで、
バッファメモリに溜め込んだシンクブロックをバンク内
の所定のアドレスに書き込む方法である。

【００１３】この方法を用いれば、シンクブロックの書
き込みおよび読み出し双方の処理を停止すること無く、
共通のバンクでシンクブロックの読み出しおよび書き込
みを行うことが可能になる。しかしながら、この第２の
方法では、バッファメモリの容量を見積もる際に、最悪
の状況を想定する必要があるため、バッファメモリの容
量を比較的大きく確保しなければいけないという問題点
があった。

【００１４】また、この第２の方法では、一度バッファ
メモリに書き込んだシンクブロックデータを、さらにバ
ンクに書き込む必要があり、無駄な処理を行わなければ
いけないという問題点があった。

【００１５】したがって、この発明の目的は、メモリの
共通のバンクに対して同時に読み出しおよび書き込みを
行う場合に、小規模な構成で、アクセスを効率的に行っ
て同一アドレスに対して同時に行われる読み出しおよび
書き込みを避けるようなデータ記録装置および方法を提
供することにある。

【００１６】

【課題を解決するための手段】この発明は、上述した課
題を解決するために、複数回アクセスすることにより読
み出しおよび／または書き込みが完了する大きさのデー
タ単位を、複数のモジュールが同時にアクセスする可能
性があるメモリシステム構成を備えるデータ再生装置に
おいて、複数のモジュールから同時にアクセスすること
が可能で、複数回アクセスすることにより読み出しおよ
び／または書き込みが完了する大きさのデータ単位でデ
ータを記憶するメモリと、メモリに次にアクセスする読
み出しアドレスを生成するアドレス生成手段と、アドレ
ス生成手段により生成された読み出しアドレスと他のモ
ジュールからメモリにアクセスされている書き込みアド
レスとの一致の検出、あるいは、アドレス生成手段によ
り生成された読み出しアドレスと一致している、他のモ
ジュールからメモリにアクセスされている書き込みアド
レスの変化の検出を行うアドレス比較手段と、アドレス
比較手段により、他のモジュールからメモリにアクセス
されている書き込みアドレスと一致したと検出された読
み出しアドレスを一時的に保存するアドレス保存手段
と、アドレス比較手段によるアドレス比較結果に応じ
て、アドレス生成手段によって生成されるアドレスと、
アドレス保存手段によって保存されているアドレスとを
切り替えて出力するアドレス選択手段とを有し、書き込
みアドレスと読み出しアドレスとの衝突状態を監視し、
書き込みアドレスと読み出しアドレスとが衝突している
間、読み出しアドレスの順序を入れ替えることを特徴と
するデータ再生装置である。

【００１７】また、この発明は、複数回アクセスするこ
とにより読み出しおよび／または書き込みが完了する大
きさのデータ単位を、複数のモジュールが同時にアクセ
スする可能性があるメモリシステム構成を備えるデータ
再生方法において、複数のモジュールから同時にアクセ
スすることが可能で、複数回アクセスすることにより読
み出しおよび／または書き込みが完了する大きさのデー
タ単位でメモリにデータを記憶するメモリに、次にアク
セスする読み出しアドレスを生成するアドレス生成のス
テップと、アドレス生成のステップにより生成された読
み出しアドレスと他のモジュールからメモリにアクセス
されている書き込みアドレスとの一致の検出、あるい
は、アドレス生成のステップにより生成された読み出し
アドレスと一致している、他のモジュールからメモリに
アクセスされている書き込みアドレスの変化の検出を行
うアドレス比較のステップと、アドレス比較のステップ
により、他のモジュールからメモリにアクセスされてい
る書き込みアドレスと一致したと検出された読み出しア
ドレスを一時的に保存するアドレス保存のステップと、
アドレス比較のステップによるアドレス比較結果に応じ
て、アドレス生成のステップによって生成されるアドレ
スと、アドレス保存のステップによって保存されている
アドレスとを切り替えて出力するアドレス選択のステッ
プとを有し、書き込みアドレスと読み出しアドレスとの
衝突状態を監視し、書き込みアドレスと読み出しアドレ
スとが衝突している間、読み出しアドレスの順序を入れ
替えることを特徴とするデータ再生方法である。

【００１８】上述したように、この発明は、複数のモジ
ュールから同時にアクセスすることが可能で、複数回ア
クセスすることにより読み出しおよび／または書き込み
が完了する大きさのデータ単位でデータを記憶するメモ
リを備え、アドレス生成手段により生成されたメモリに
次にアクセスする読み出しアドレスと、他のモジュール
からメモリにアクセスされている書き込みアドレスとの
一致の検出、あるいは、アドレス生成手段により生成さ
れた読み出しアドレスと一致している、他のモジュール
からメモリにアクセスされている書き込みアドレスの変
化の検出をアドレス比較手段によって行い、アドレス比
較手段により、他のモジュールからメモリにアクセスさ
れている書き込みアドレスと一致したと検出された読み
出しアドレスがアドレス保存手段に一時的に保存され、
アドレス選択手段によって、アドレス比較手段によるア
ドレス比較結果に応じて、アドレス生成手段によって生
成されるアドレスと、アドレス保存手段によって保存さ
れているアドレスとを切り替えて出力され、書き込みア
ドレスと読み出しアドレスとの衝突状態を監視し、書き
込みアドレスと読み出しアドレスとが衝突している間、
読み出しアドレスの順序を入れ替えるようにしているた
め、メモリに対する同一のデータ単位の複数同時アクセ
スを、書き込みおよび読み出しの各々のアクセスを止め
ること無く防止できる。

【００１９】

【発明の実施の形態】以下、この発明の実施の一形態に
ついて説明する。この発明では、メモリにおけるデータ
の書き込みおよび読み出しのアドレスが一致し、アクセ
ス衝突が起こる場合に、書き込みおよび読み出しとで一
致したアドレス情報を保存すると共に、読み出しアドレ
スの順序を入れ替えてアクセス衝突を回避する。すなわ
ち、メモリにおいてアクセス衝突が起こる場合に、アク
セス衝突が起きるとされたアドレスのアドレス情報を保
存すると共に、読み出しアドレスをインクリメントし
て、アクセス衝突が起きるアドレスを読み飛ばす。そし
て、アクセス衝突が起きるアドレスへの書き込みが完了
したら、保存されたアドレス情報を読み出し、読み出さ
れたアドレス情報のアドレスからの読み出しを行う。

【００２０】アドレス情報を保存するだけなので、大き
な容量のメモリを必要としない。また、データの書き込
みは通常通り継続されるため、データの更新率の低下が
起きない。

【００２１】先ず、理解を容易とするために、この実施
の一形態に適用できる記録再生装置について説明する。
この記録再生装置は、放送局の環境で使用して好適なも
ので、互いに異なる複数のフォーマットのビデオ信号の
記録・再生を可能とするものである。例えば、ＮＴＳＣ
方式に基づいたインターレス走査で有効ライン数が４８
０本の信号（４８０ｉ信号）およびＰＡＬ方式に基づい
たインターレス走査で有効ライン数が５７６本の信号
（５７６ｉ信号）の両者を殆どハードウエアを変更せず
に記録・再生することが可能とされる。さらに、インタ
ーレス走査でライン数が１０８０本の信号（１０８０ｉ
信号）、プログレッシブ走査（ノンインターレス）でラ
イン数がそれぞれ４８０本、７２０本、１０８０本の信
号（４８０ｐ信号、７２０ｐ信号、１０８０ｐ信号）な
どの記録・再生も行うようにできる。

【００２２】また、この記録再生装置では、ビデオ信号
信号はＭＰＥＧ(Moving Picture Experts Group)２方式
に基づき圧縮符号化され、オーディオ信号は非圧縮で扱
われる。周知のように、ＭＰＥＧ２は、動き補償予測符
号化と、ＤＣＴ(Discrete Cosine Transform) による圧
縮符号化とを組み合わせたものである。ＭＰＥＧ２のデ
ータ構造は、階層構造をなしており、下位から、ブロッ
ク層、マクロブロック層、スライス層、ピクチャ層、Ｇ
ＯＰ層およびシーケンス層となっている。

【００２３】ブロック層は、ＤＣＴを行う単位であるＤ
ＣＴブロックからなる。マクロブロック層は、複数のＤ
ＣＴブロックで構成される。スライス層は、ヘッダ部
と、行間をまたがらない任意個のマクロブロックより構
成される。ピクチャ層は、ヘッダ部と、複数のスライス
とから構成される。ピクチャは、１画面に対応する。Ｇ
ＯＰ(Group Of Picture)層は、ヘッダ部と、フレーム内
符号化に基づくピクチャであるＩピクチャと、予測符号
化に基づくピクチャであるＰおよびＢピクチャとから構
成される。

【００２４】ＭＰＥＧのフォーマットにおいては、スラ
イスが１つの可変長符号系列である。可変長符号系列と
は、可変長符号を復号化しなければデータの境界を検出
できない系列である。

【００２５】また、シーケンス層、ＧＯＰ層、ピクチャ
層、スライス層およびマクロブロック層の先頭には、そ
れぞれ、バイト単位に整列された所定のビットパターン
を有する識別コード（スタートコードと称される）が配
される。なお、上述した各層のヘッダ部は、ヘッダ、拡
張データまたはユーザデータをまとめて記述したもので
ある。シーケンス層のヘッダには、画像（ピクチャ）の
サイズ（縦横の画素数）等が記述される。ＧＯＰ層のヘ
ッダには、タイムコードおよびＧＯＰを構成するピクチ
ャ数等が記述される。

【００２６】スライス層に含まれるマクロブロックは、
複数のＤＣＴブロックの集合であり、ＤＣＴブロックの
符号化系列は、量子化されたＤＣＴ係数の系列を０係数
の連続回数（ラン）とその直後の非０系列（レベル）を
１つの単位として可変長符号化したものである。マクロ
ブロックならびにマクロブロック内のＤＣＴブロックに
は、バイト単位に整列した識別コードは付加されない。
すなわち、これらは、１つの可変長符号系列ではない。

【００２７】マクロブロックは、画面（ピクチャ）を１
６画素×１６ラインの格子状に分割したものである。ス
ライスは、例えばこのマクロブロックを水平方向に連結
してなる。連続するスライスの前のスライスの最後のマ
クロブロックと、次のスライスの先頭のマクロブロック
とは連続しており、スライス間でのマクロブロックのオ
ーバーラップを形成することは、許されていない。ま
た、画面のサイズが決まると、１画面当たりのマクロブ
ロック数は、一意に決まる。

【００２８】一方、復号および符号化による信号の劣化
を避けるためには、符号化データ上で編集することが望
ましい。このとき、ＰピクチャおよびＢピクチャは、そ
の復号に、時間的に前のピクチャあるいは前後のピクチ
ャを必要とする。そのため、編集単位を１フレーム単位
とすることができない。この点を考慮して、この記録再
生装置では、１つのＧＯＰが１枚のＩピクチャからなる
ようにしている。

【００２９】また、例えば１フレーム分の記録データが
記録される記録領域が所定のものとされる。ＭＰＥＧ２
では、可変長符号化を用いているので、１フレーム期間
に発生するデータを所定の記録領域に記録できるよう
に、１フレーム分の発生データ量が制御される。さら
に、この記録再生装置では、磁気テープへの記録に適す
るように、１スライスを１マクロブロックから構成する
と共に、１マクロブロックを、所定長の固定枠に当ては
める。

【００３０】図１は、この記録再生装置の記録側の構成
の一例を示す。記録時には、所定のインターフェース例
えばＳＤＩ(Serial Data Interface) の受信部を介して
ディジタルビデオ信号が端子１０１から入力される。Ｓ
ＤＩは、（４：２：２）コンポーネントビデオ信号とデ
ィジタルオーディオ信号と付加的データとを伝送するた
めに、ＳＭＰＴＥによって規定されたインターフェイス
である。入力ビデオ信号は、ビデオエンコーダ１０２に
おいてＤＣＴ(Discrete Cosine Transform) の処理を受
け、係数データに変換され、係数データが可変長符号化
される。ビデオエンコーダ１０２からの可変長符号化
（ＶＬＣ）データは、ＭＰＥＧ２に準拠したエレメンタ
リストリームである。この出力は、セレクタ１０３の一
方の入力端に供給される。

【００３１】一方、入力端子１０４を通じて、ＡＮＳＩ
／ＳＭＰＴＥ３０５Ｍによって規定されたインターフ
ェイスである、ＳＤＴＩ(Serial Data Transport Inter
face) のフォーマットのデータが入力される。この信号
は、ＳＤＴＩ受信部１０５で同期検出される。そして、
バッファに一旦溜め込まれ、エレメンタリストリームが
抜き出される。抜き出されたエレメンタリストリーム
は、セレクタ１０３の他方の入力端に供給される。

【００３２】セレクタ１０３で選択され出力されたエレ
メンタリストリームは、ストリームコンバータ１０６に
供給される。ストリームコンバータ１０６では、ＭＰＥ
Ｇ２の規定に基づきＤＣＴブロック毎に並べられていた
ＤＣＴ係数を、１マクロブロックを構成する複数のＤＣ
Ｔブロックを通して、周波数成分毎にまとめ、まとめた
周波数成分を並べ替える。並べ替えられた変換エレメン
タリストリームは、パッキングおよびシャフリング部１
０７に供給される。

【００３３】エレメンタリストリームのビデオデータ
は、可変長符号化されているため、各マクロブロックの
データの長さが不揃いである。パッキングおよびシャフ
リング部１０７では、マクロブロックが固定枠に詰め込
まれる。このとき、固定枠からはみ出た部分は、固定枠
のサイズに対して余った部分に順に詰め込まれる。ま
た、タイムコード等のシステムデータが入力端子１０８
からパッキングおよびシャフリング部１０７に供給さ
れ、ピクチャデータと同様にシステムデータが記録処理
を受ける。また、走査順に発生する１フレームのマクロ
ブロックを並び替え、テープ上のマクロブロックの記録
位置を分散させるシャフリングが行われる。シャフリン
グによって、変速再生時に断片的にデータが再生される
時でも、画像の更新率を向上させることができる。

【００３４】パッキングおよびシャフリング部１０７か
らのビデオデータおよびシステムデータ（以下、特に必
要な場合を除き、システムデータを含む場合も単にビデ
オデータと言う。）が外符号エンコーダ１０９に供給さ
れる。ビデオデータおよびオーディオデータに対するエ
ラー訂正符号としては、積符号が使用される。積符号
は、ビデオデータまたはオーディオデータの２次元配列
の縦方向に外符号の符号化を行い、その横方向に内符号
の符号化を行い、データシンボルを２重に符号化するも
のである。外符号および内符号としては、リードソロモ
ンコード(Reed-Solomon code) を使用できる。

【００３５】外符号エンコーダ１０９の出力がシャフリ
ング部１１０に供給され、複数のＥＣＣ(Error Correct
ig Code)ブロックにわたってシンクブロック単位で順番
を入れ替える、シャフリングがなされる。シンクブロッ
ク単位のシャフリングによって特定のＥＣＣブロックに
エラーが集中することが防止される。シャフリング部１
１０でなされるシャフリングをインターリーブと称する
こともある。シャフリング部１１０の出力が混合部１１
１に供給され、オーディオデータと混合される。なお、
混合部１１１は、後述のように、メインメモリにより構
成される。

【００３６】１１２で示す入力端子からオーディオデー
タが供給される。この記録再生装置では、非圧縮のディ
ジタルオーディオ信号が扱われる。ディジタルオーディ
オ信号は、入力側のＳＤＩ受信部（図示しない）または
ＳＤＴＩ受信部１０５で分離されたもの、またはオーデ
ィオインターフェースを介して入力されたものである。
入力ディジタルオーディオ信号が遅延部１１３を介して
ＡＵＸ付加部１１４に供給される。遅延部１１３は、オ
ーディオ信号とビデオ信号と時間合わせ用のものであ
る。入力端子１１５から供給されるオーディオＡＵＸ
は、補助的データであり、オーディオデータのサンプリ
ング周波数等のオーディオデータに関連する情報を有す
るデータである。オーディオＡＵＸは、ＡＵＸ付加部１
１４にてオーディオデータに付加され、オーディオデー
タと同等に扱われる。

【００３７】ＡＵＸ付加部１１４からのオーディオデー
タおよびＡＵＸ（以下、特に必要な場合を除き、ＡＵＸ
を含む場合も単にオーディオデータと言う。）が外符号
エンコーダ１１６に供給される。外符号エンコーダ１１
６は、オーディオデータに対して外符号の符号化を行
う。外符号エンコーダ１１６の出力がシャフリング部１
１７に供給され、シャフリング処理を受ける。オーディ
オシャフリングとして、シンクブロック単位のシャフリ
ングと、チャンネル単位のシャフリングとがなされる。

【００３８】シャフリング部１１７の出力が混合部１１
１に供給され、ビデオデータとオーディオデータが１チ
ャンネルのデータとされる。混合部１１１の出力がＩＤ
付加部１１８が供給され、ＩＤ付加部１１８にて、シン
クブロック番号を示す情報等を有するＩＤが付加され
る。ＩＤ付加部１１８の出力が内符号エンコーダ１１９
に供給され、内符号の符号化がなされる。さらに、内符
号エンコーダ１１９の出力が同期付加部１２０に供給さ
れ、シンクブロック毎の同期信号が付加される。同期信
号が付加されることによってシンクブロックが連続する
記録データが構成される。この記録データが記録アンプ
１２１を介して回転ヘッド１２２に供給され、磁気テー
プ１２３上に記録される。回転ヘッド１２２は、実際に
は、隣接するトラックを形成するヘッドのアジマスが互
いに異なる複数の磁気ヘッドが回転ドラムに取り付けら
れたものである。

【００３９】記録データに対して必要に応じてスクラン
ブル処理を行っても良い。また、記録時にディジタル変
調を行っても良く、さらに、パーシャル・レスポンスク
ラス４とビタビ符号を使用しても良い。

【００４０】図２は、この発明の記録再生装置の再生側
の構成の一例を示す。磁気テープ１２３から回転ヘッド
１２２で再生された再生信号が再生アンプ１３１を介し
て同期検出部１３２に供給される。再生信号に対して、
等化や波形整形などがなされる。また、ディジタル変調
の復調、ビタビ復号等が必要に応じてなされる。同期検
出部１３２は、シンクブロックの先頭に付加されている
同期信号を検出する。同期検出によって、シンクブロッ
クが切り出される。

【００４１】同期検出ブロック１３２の出力が内符号エ
ンコーダ１３３に供給され、内符号のエラー訂正がなさ
れる。内符号エンコーダ１３３の出力がＩＤ補間部１３
４に供給され、内符号によりエラーとされたシンクブロ
ックのＩＤ例えばシンクブロック番号が補間される。Ｉ
Ｄ補間部１３４の出力が分離部１３５に供給され、ビデ
オデータとオーディオデータとが分離される。上述した
ように、ビデオデータは、ＭＰＥＧのイントラ符号化で
発生したＤＣＴ係数データおよびシステムデータを意味
し、オーディオデータは、ＰＣＭ(Pulse Code Modulati
on) データおよびＡＵＸを意味する。

【００４２】分離部１３５からのビデオデータがデシャ
フリング部１３６において、シャフリングと逆の処理が
なされる。デシャフリング部１３６は、記録側のシャフ
リング部１１０でなされたシンクブロック単位のシャフ
リングを元に戻す処理を行う。デシャフリング部１３６
の出力が外符号デコーダ１３７に供給され、外符号によ
るエラー訂正がなされる。訂正できないエラーが発生し
た場合には、エラーの有無を示すエラーフラグがエラー
有りを示すものとされる。

【００４３】外符号デコーダ１３７の出力がデシャフリ
ングおよびデパッキング部１３８に供給される。デシャ
フリングおよびデパッキング部１３８は、記録側のパッ
キングおよびシャフリング部１０７でなされたマクロブ
ロック単位のシャフリングを元に戻す処理を行う。ま
た、デシャフリングおよびデパッキング部１３８では、
記録時に施されたパッキングを分解する。すなわち、マ
クロブロック単位にデータの長さを戻して、元の可変長
符号を復元する。さらに、デシャフリングおよびデパッ
キング部１３８において、システムデータが分離され、
出力端子１３９に取り出される。

【００４４】デシャフリングおよびデパッキング部１３
８の出力が補間部１４０に供給され、エラーフラグが立
っている（すなわち、エラーのある）データが修整され
る。すなわち、変換前に、マクロブロックデータの途中
にエラーがあるとされた場合には、エラー箇所以降の周
波数成分のＤＣＴ係数が復元できない。そこで、例えば
エラー箇所のデータをブロック終端符号（ＥＯＢ）に置
き替え、それ以降の周波数成分のＤＣＴ係数をゼロとす
る。同様に、高速再生時にも、シンクブロック長に対応
する長さまでのＤＣＴ係数のみを復元し、それ以降の係
数は、ゼロデータに置き替えられる。さらに、補間部１
４０では、ビデオデータの先頭に付加されているヘッダ
がエラーの場合に、ヘッダ（シーケンスヘッダ、ＧＯＰ
ヘッダ、ピクチャヘッダ、ユーザデータ等）を回復する
処理もなされる。

【００４５】ＤＣＴブロックに跨がって、ＤＣＴ係数が
ＤＣ成分および低域成分から高域成分へと並べられてい
るため、このように、ある箇所以降からＤＣＴ係数を無
視しても、マクロブロックを構成するＤＣＴブロックの
それぞれに対して、満遍なくＤＣならびに低域成分から
のＤＣＴ係数を行き渡らせることができる。

【００４６】補間部１４０の出力がストリームコンバー
タ１４１に供給される。ストリームコンバータ１４１で
は、記録側のストリームコンバータ１０６と逆の処理が
なされる。すなわち、ＤＣＴブロックに跨がって周波数
成分毎に並べられていたＤＣＴ係数を、ＤＣＴブロック
毎に並び替える。これにより、再生信号がＭＰＥＧ２に
準拠したエレメンタリストリームに変換される。

【００４７】また、ストリームコンバータ１４１の入出
力は、記録側と同様に、マクロブロックの最大長に応じ
て、十分な転送レート（バンド幅）を確保しておく。マ
クロブロックの長さを制限しない場合には、画素レート
の３倍のバンド幅を確保するのが好ましい。

【００４８】ストリームコンバータ１４１の出力がビデ
オデコーダ１４２に供給される。ビデオデコーダ１４２
は、エレメンタリストリームを復号し、ビデオデータを
出力する。すなわち、ビデオデコーダ１４２は、逆量子
化処理と、逆ＤＣＴ処理とがなされる。復号ビデオデー
タが出力端子１４３に取り出される。外部とのインター
フェースには、例えばＳＤＩが使用される。また、スト
リームコンバータ１４１からのエレメンタリストリーム
がＳＤＴＩ送信部１４４に供給される。ＳＤＴＩ送信部
１４４には、経路の図示を省略しているが、システムデ
ータ、再生オーディオデータ、ＡＵＸも供給され、ＳＤ
ＴＩフォーマットのデータ構造を有するストリームへ変
換される。ＳＤＴＩ送信部１４４からのストリームが出
力端子１４５を通じて外部に出力される。

【００４９】分離部１３５で分離されたオーディオデー
タがデシャフリング部１５１に供給される。デシャフリ
ング部１５１は、記録側のシャフリング部１１７でなさ
れたシャフリングと逆の処理を行う。デシャフリング部
１１７の出力が外符号デコーダ１５２に供給され、外符
号によるエラー訂正がなされる。外符号デコーダ１５２
からは、エラー訂正されたオーディオデータが出力され
る。訂正できないエラーがあるデータに関しては、エラ
ーフラグがセットされる。

【００５０】外符号デコーダ１５２の出力がＡＵＸ分離
部１５３に供給され、オーディオＡＵＸが分離される。
分離されたオーディオＡＵＸが出力端子１５４に取り出
される。また、オーディオデータが補間部１５５に供給
される。補間部１５５では、エラーの有るサンプルが補
間される。補間方法としては、時間的に前後の正しいデ
ータの平均値で補間する平均値補間、前の正しいサンプ
ルの値をホールドする前値ホールド等を使用できる。補
間部１５５の出力が出力部１５６に供給される。出力部
１５６は、エラーであり、補間できないオーディオ信号
の出力を禁止するミュート処理、並びにビデオ信号との
時間合わせのための遅延量調整処理がなされる。出力部
１５６から出力端子１５７に再生オーディオ信号が取り
出される。

【００５１】なお、図１および図２では省略されている
が、入力データと同期したタイミング信号を発生するタ
イミング発生部、記録再生装置の全体の動作を制御する
システムコントローラ（マイクロコンピュータ）等が備
えられている。

【００５２】この記録再生装置では、磁気テープへの信
号の記録は、回転する回転ヘッド上に設けられた磁気ヘ
ッドにより、斜めのトラックを形成する、ヘリカルスキ
ャン方式によって行われる。磁気ヘッドは、回転ドラム
上の、互いに対向する位置に、それぞれ複数個が設けら
れる。すなわち、磁気テープが回転ヘッドに１８０°程
度の巻き付け角で以て巻き付けられている場合、回転ヘ
ッドの１８０°の回転により、同時に複数本のトラック
を形成することができる。また、磁気ヘッドは、互いに
アジマスの異なる２個で一組とされる。複数個の磁気ヘ
ッドは、隣接するトラックのアジマスが互いに異なるよ
うに配置される。

【００５３】図３は、上述した回転ヘッドにより磁気テ
ープ上に形成されるトラックフォーマットの一例を示
す。これは、１フレーム当たりのビデオおよびオーディ
オデータが８トラックで記録される例である。例えばフ
レーム周波数が２９．９７Ｈｚ、レートが５０Ｍｂｐ
ｓ、有効ライン数が４８０本で有効水平画素数が７２０
画素のインターレス信号（４８０ｉ信号）およびオーデ
ィオ信号が記録される。また、フレーム周波数が２５Ｈ
ｚ、レートが５０Ｍｂｐｓ、有効ライン数が５７６本で
有効水平画素数が７２０画素のインターレス信号（５７
６ｉ信号）およびオーディオ信号も、図３と同一のテー
プフォーマットによって記録できる。

【００５４】互いに異なるアジマスの２トラックによっ
て１セグメントが構成される。すなわち、８トラック
は、４セグメントからなる。セグメントを構成する１組
のトラックに対して、アジマスと対応するトラック番号

〔０〕とトラック番号〔１〕が付される。図３に示され
る例では、前半の８トラックと、後半の８トラックとの
間で、トラック番号が入れ替えられると共に、フレーム
毎に互いに異なるトラックシーケンスが付される。これ
により、アジマスが異なる１組の磁気ヘッドのうち一方
が、例えば目詰まりなどにより読み取り不能状態に陥っ
ても、前フレームのデータを利用してエラーの影響を小
とできる。

【００５５】トラックのそれぞれにおいて、両端側にビ
デオデータが記録されるビデオセクタが配され、ビデオ
セクタに挟まれて、オーディオデータが記録されるオー
ディオセクタが配される。なお、この図３および後述す
る図４は、テープ上のオーディオセクタの配置を示すも
のである。

【００５６】図３のトラックフォーマットでは、８チャ
ンネルのオーディオデータを扱うことができるようにさ
れている。Ａ１〜Ａ８は、それぞれオーディオデータの
１〜８ｃｈのセクタを示す。オーディオデータは、セグ
メント単位で配列を変えられて記録される。オーディオ
データは、１フィールド期間で発生するオーディオサン
プル（例えばフィールド周波数が２９．９７Hzで、サン
プリング周波数が４８ｋHzの場合には、８００サンプル
または８０１サンプル）が偶数番目のサンプルと奇数番
目のサンプルとにわけられ、各サンプル群とＡＵＸによ
って積符号の１ＥＣＣブロックが構成される。

【００５７】図３では、１フィールド分のデータが４ト
ラックに記録されるので、オーディオデータの１チャン
ネル当たりの２個のＥＣＣブロックが４トラックに記録
される。２個のＥＣＣブロックのデータ（外符号パリテ
ィを含む）が４個のセクタに分割され、図３に示すよう
に、４トラックに分散されて記録される。２個のＥＣＣ
ブロックに含まれる複数のシンクブロックがシャフリン
グされる。例えばＡ１の参照番号が付された４セクタに
よって、チャンネル１の２ＥＣＣブロックが構成され
る。

【００５８】また、ビデオデータは、この例では、１ト
ラックに対して４ＥＣＣブロック分のデータがシャフリ
ング（インターリーブ）され、ＵｐｐｅｒＳｉｄｅお
よびＬｏｗｅｒＳｉｄｅで各セクタに分割され記録さ
れる。ＬｏｗｅｒＳｉｄｅのビデオセクタには、所定
位置にシステム領域が設けられる。

【００５９】なお、図３において、ＳＡＴ１（Ｔｒ）お
よびＳＡＴ２（Ｔｍ）は、サーボロック用の信号が記録
されるエリアである。また、各記録エリアの間には、所
定の大きさのギャップ（Ｖｇ１，Ｓｇ１，Ａｇ，Ｓｇ
２，Ｓｇ３およびＶｇ２）が設けられる。

【００６０】図３は、１フレーム当たりのデータを８ト
ラックで記録する例であるが、記録再生するデータのフ
ォーマットによっては、１フレーム当たりのデータを４
トラック、６トラックなどでの記録することができる。
図４Ａは、１フレームが６トラックのフォーマットであ
る。この例では、トラックシーケンスが

〔０〕のみとさ
れる。

【００６１】図４Ｂに示すように、テープ上に記録され
るデータは、シンクブロックと称される等間隔に区切ら
れた複数のブロックからなる。図４Ｃは、シンクブロッ
クの構成を概略的に示す。詳細は後述するが、シンクブ
ロックは、同期検出するためのＳＹＮＣパターン、シン
クブロックのそれぞれを識別するためのＩＤ、後続する
データの内容を示すＤＩＤ、データパケットおよびエラ
ー訂正用の内符号パリティから構成される。データは、
シンクブロック単位でパケットとして扱われる。すなわ
ち、記録あるいは再生されるデータ単位の最小のものが
１シンクブロックである。シンクブロックが多数並べら
れて（図４Ｂ）、例えばビデオセクタが形成される（図
４Ａ）。

【００６２】図５は、記録／再生の最小単位である、ビ
デオデータのシンクブロックのデータ構成をより具体的
に示す。この記録再生装置においては、記録するビデオ
データのフォーマットに適応して１シンクブロックに対
して１個乃至は２個のマクロブロックのデータ（ＶＬＣ
データ）が格納されると共に、１シンクブロックのサイ
ズが扱うビデオ信号のフォーマットに応じて長さが変更
される。図５Ａに示されるように、１シンクブロック
は、先頭から、２バイトのＳＹＮＣパターン、２バイト
のＩＤ、１バイトのＤＩＤ、例えば１１２バイト〜２０
６バイトの間で可変に規定されるデータ領域および１２
バイトのパリティ（内符号パリティ）からなる。なお、
データ領域は、ペイロードとも称される。

【００６３】先頭の２バイトのＳＹＮＣパターンは、同
期検出用であり、所定のビットパターンを有する。固有
のパターンに対して一致するＳＹＮＣパターンを検出す
ることで、同期検出が行われる。

【００６４】図６Ａは、ＩＤ０およびＩＤ１のビットア
サインの一例を示す。ＩＤは、シンクブロックが固有に
持っている重要な情報を持っており、各２バイト（ＩＤ
０およびＩＤ１）が割り当てられている。ＩＤ０は、１
トラック中のシンクブロックのそれぞれを識別するため
の識別情報（ＳＹＮＣＩＤ）が格納される。ＳＹＮＣ
ＩＤは、例えば各セクタ内のシンクブロックに対して
付された通し番号である。ＳＹＮＣＩＤは、８ビット
で表現される。ビデオのシンクブロックとオーディオの
シンクブロックとでそれぞれ別個にＳＹＮＣＩＤが付
される。

【００６５】ＩＤ１は、シンクブロックのトラックに関
する情報が格納される。ＭＳＢ側をビット７、ＬＳＢ側
をビット０とした場合、このシンクブロックに関して、
ビット７でトラックの上側（Ｕｐｐｅｒ）か下側（Ｌｏ
ｗｅｒ）かが示され、ビット５〜ビット２で、トラック
のセグメントが示される。また、ビット１は、トラック
のアジマスに対応するトラック番号が示され、ビット０
は、このシンクブロックがビデオデータおよびオーディ
オデータを区別するビットである。

【００６６】図６Ｂは、ビデオの場合のＤＩＤのビット
アサインの一例を示す。ＤＩＤは、ペイロードに関する
情報が格納される。上述したＩＤ１のビット０の値に基
づき、ビデオおよびオーディオで、ＤＩＤの内容が異な
る。ビット７〜ビット４は、未定義（Ｒｅｓｅｒｖｅ
ｄ）とされている。ビット３および２は、ペイロードの
モードであり、例えばペイロードのタイプが示される。
ビット３および２は、補助的なものである。ビット１で
ペイロードに１個あるいは２個のマクロブロックが格納
されることが示される。ビット０でペイロードに格納さ
れるビデオデータが外符号パリティであるかどうかが示
される。

【００６７】図６Ｃは、オーディオの場合のＤＩＤのビ
ットアサインの一例を示す。ビット７〜ビット４は、Ｒ
ｅｓｅｒｖｅｄとされている。ビット３でペイロードに
格納されているデータがオーディオデータであるか、一
般的なデータであるかどうかが示される。ペイロードに
対して、圧縮符号化されたオーディオデータが格納され
ている場合には、ビット３がデータを示す値とされる。
ビット２〜ビット０は、ＮＴＳＣ方式における、５フィ
ールドシーケンスの情報が格納される。すなわち、ＮＴ
ＳＣ方式においては、ビデオ信号の１フィールドに対し
てオーディオ信号は、サンプリング周波数が４８ｋＨｚ
の場合、８００サンプルおよび８０１サンプルの何れか
であり、このシーケンスが５フィールド毎に揃う。ビッ
ト２〜ビット０によって、シーケンスの何処に位置する
かが示される。

【００６８】図５に戻って説明すると、図５Ｂ〜図５Ｅ
は、上述のペイロードの例を示す。図５Ｂおよび図５Ｃ
は、ペイロードに対して、１および２マクロブロックの
ビデオデータ（可変長符号化データ）が格納される場合
の例をそれぞれ示す。図５Ｂに示される、１マクロブロ
ックが格納される例では、先頭の３バイトに、後続する
マクロブロックの長さを示す長さ情報ＬＴが配される。
なお、長さ情報ＬＴには、自分自身の長さを含んでも良
いし、含まなくても良い。また、図５Ｃに示される、２
マクロブロックが格納される例では、先頭に第１のマク
ロブロックの長さ情報ＬＴが配され、続けて第１のマク
ロブロックが配される。そして、第１のマクロブロック
に続けて第２のマクロブロックの長さを示す長さ情報Ｌ
Ｔが配され、続けて第２のマクロブロックが配される。
長さ情報ＬＴは、デパッキングのために必要な情報であ
る。

【００６９】図５Ｄは、ペイロードに対して、ビデオＡ
ＵＸ（補助的）データが格納される場合の例を示す。先
頭の長さ情報ＬＴには、ビデオＡＵＸデータの長さが記
される。この長さ情報ＬＴに続けて、５バイトのシステ
ム情報、１２バイトのＰＩＣＴ情報、および９２バイト
のユーザ情報が格納される。ペイロードの長さに対して
余った部分は、Ｒｅｓｅｒｖｅｄとされる。

【００７０】図５Ｅは、ペイロードに対してオーディオ
データが格納される場合の例を示す。オーディオデータ
は、ペイロードの全長にわたって詰め込むことができ
る。オーディオ信号は、圧縮処理などが施されない、例
えばＰＣＭ形式で扱われる。これに限らず、所定の方式
で圧縮符号化されたオーディオデータを扱うようにもで
きる。

【００７１】この記録再生装置においては、各シンクブ
ロックのデータの格納領域であるペイロードの長さは、
ビデオシンクブロックとオーディオシンクブロックとで
それぞれ最適に設定されているため、互いに等しい長さ
ではない。また、ビデオデータを記録するシンクブロッ
クの長さと、オーディオデータを記録するシンクブロッ
クの長さとを、信号フォーマットに応じてそれぞれ最適
な長さに設定される。これにより、複数の異なる信号フ
ォーマットを統一的に扱うことができる。

【００７２】図７Ａは、ＭＰＥＧエンコーダのＤＣＴ回
路から出力されるビデオデータ中のＤＣＴ係数の順序を
示す。ＤＣＴブロックにおいて左上のＤＣ成分から開始
して、水平ならびに垂直空間周波数が高くなる方向に、
ＤＣＴ係数がジグザグスキャンで出力される。その結
果、図７Ｂに一例が示されるように、全部で６４個（８
画素×８ライン）のＤＣＴ係数が周波数成分順に並べら
れて得られる。

【００７３】このＤＣＴ係数がＭＰＥＧエンコーダのＶ
ＬＣ部によって可変長符号化される。すなわち、最初の
係数は、ＤＣ成分として固定的であり、次の成分（ＡＣ
成分）からは、ゼロのランとそれに続くレベルに対応し
てコードが割り当てられる。従って、ＡＣ成分の係数デ
ータに対する可変長符号化出力は、周波数成分の低い
（低次の）係数から高い（高次の）係数へと、ＡＣ₁，
ＡＣ₂，ＡＣ₃，・・・と並べられたものである。可変
長符号化されたＤＣＴ係数をエレメンタリストリームが
含んでいる。

【００７４】ストリームコンバータ１０６では、供給さ
れた信号のＤＣＴ係数の並べ替えが行われる。すなわ
ち、それぞれのマクロブロック内で、ジグザグスキャン
によってＤＣＴブロック毎に周波数成分順に並べられた
ＤＣＴ係数がマクロブロックを構成する各ＤＣＴブロッ
クにわたって周波数成分順に並べ替えられる。

【００７５】図８は、このストリームコンバータ１０６
におけるＤＣＴ係数の並べ替えを概略的に示す。（４：
２：２）コンポーネント信号の場合に、１マクロブロッ
クは、輝度信号Ｙによる４個のＤＣＴブロック（Ｙ₁，
Ｙ₂，Ｙ₃およびＹ₄）と、色度信号Ｃｂ，Ｃｒのそれ
ぞれによる２個ずつのＤＣＴブロック（Ｃｂ₁，Ｃ
ｂ₂，Ｃｒ₁およびＣｒ₂）からなる。

【００７６】上述したように、ビデオエンコーダ１０２
では、ＭＰＥＧ２の規定に従いジグザグスキャンが行わ
れ、図８Ａに示されるように、各ＤＣＴブロック毎に、
ＤＣＴ係数がＤＣ成分および低域成分から高域成分に、
周波数成分の順に並べられる。一つのＤＣＴブロックの
スキャンが終了したら、次のＤＣＴブロックのスキャン
が行われ、同様に、ＤＣＴ係数が並べられる。

【００７７】すなわち、マクロブロック内で、ＤＣＴブ
ロックＹ₁，Ｙ₂，Ｙ₃およびＹ₄、ＤＣＴブロックＣ
ｂ₁，Ｃｂ₂，Ｃｒ₁およびＣｒ₂のそれぞれについ
て、ＤＣＴ係数がＤＣ成分および低域成分から高域成分
へと周波数順に並べられる。そして、連続したランとそ
れに続くレベルとからなる組に、〔ＤＣ，ＡＣ₁，ＡＣ
₂，ＡＣ₃，・・・〕と、それぞれ符号が割り当てられ
るように、可変長符号化されている。

【００７８】ストリームコンバータ１０６では、可変長
符号化され並べられたＤＣＴ係数を、一旦可変長符号を
解読して各係数の区切りを検出し、マクロブロックを構
成する各ＤＣＴブロックに跨がって周波数成分毎にまと
める。この様子を、図８Ｂに示す。最初にマクロブロッ
ク内の８個のＤＣＴブロックのＤＣ成分をまとめ、次に
８個のＤＣＴブロックの最も周波数成分が低いＡＣ係数
成分をまとめ、以下、順に同一次数のＡＣ係数をまとめ
るように、８個のＤＣＴブロックに跨がって係数データ
を並び替える。

【００７９】並び替えられた係数データは、ＤＣ
（Ｙ₁），ＤＣ（Ｙ₂），ＤＣ（Ｙ₃），ＤＣ
（Ｙ₄），ＤＣ（Ｃｂ₁），ＤＣ（Ｃｂ₂），ＤＣ（Ｃ
ｒ₁），ＤＣ（Ｃｒ₂），ＡＣ₁（Ｙ₁），ＡＣ₁（Ｙ
₂），ＡＣ₁（Ｙ₃），ＡＣ₁（Ｙ₄），ＡＣ₁（Ｃｂ
₁），ＡＣ₁（Ｃｂ₂），ＡＣ₁（Ｃｒ₁），ＡＣ
₁（Ｃｒ₂），・・・である。ここで、ＤＣ、ＡＣ₁、
ＡＣ₂、・・・は、図７を参照して説明したように、ラ
ンとそれに続くレベルとからなる組に対して割り当てら
れた可変長符号の各符号である。

【００８０】ストリームコンバータ１０６で係数データ
の順序が並べ替えられた変換エレメンタリストリーム
は、パッキングおよびシャフリング部１０７に供給され
る。マクロブロックのデータの長さは、変換エレメンタ
リストリームと変換前のエレメンタリストリームとで同
一である。また、ビデオエンコーダ１０２において、ビ
ットレート制御によりＧＯＰ（１フレーム）単位に固定
長化されていても、マクロブロック単位では、長さが変
動している。パッキングおよびシャフリング部１０７で
は、マクロブロックのデータを固定枠に当てはめる。

【００８１】図９は、パッキングおよびシャフリング部
１０７でのマクロブロックのパッキング処理を概略的に
示す。マクロブロックは、所定のデータ長を持つ固定枠
に当てはめられ、パッキングされる。このとき用いられ
る固定枠のデータ長を、記録および再生の際のデータの
最小単位であるシンクブロック長と一致させている。こ
れは、シャフリングおよびエラー訂正符号化の処理を簡
単に行うためである。図９では、簡単のため、１フレー
ムに８マクロブロックが含まれるものと仮定する。

【００８２】可変長符号化によって、図９Ａに一例が示
されるように、８マクロブロックの長さは、互いに異な
る。この例では、固定枠である１シンクブロックの長さ
と比較して、マクロブロック＃１のデータ，＃３のデー
タおよび＃６のデータがそれぞれ長く、マクロブロック
＃２のデータ，＃５のデータ，＃７のデータおよび＃８
のデータがそれぞれ短い。また、マクロブロック＃４の
データは、１シンクブロックと略等しい長さである。

【００８３】パッキング処理によって、マクロブロック
が１シンクブロック長の固定長枠に詰め込まれる。過不
足無くデータを詰め込むことができるのは、１フレーム
期間で発生するデータ量が固定量に制御されているから
である。図９Ｂに一例が示されるように、１シンクブロ
ックと比較して長いマクロブロックは、シンクブロック
長に対応する位置で分割される。分割されたマクロブロ
ックのうち、シンクブロック長からはみ出た部分（オー
バーフロー部分）は、先頭から順に空いている領域に、
すなわち、長さがシンクブロック長に満たないマクロブ
ロックの後ろに、詰め込まれる。

【００８４】図９Ｂの例では、マクロブロック＃１の、
シンクブロック長からはみ出た部分が、先ず、マクロブ
ロック＃２の後ろに詰め込まれ、そこがシンクブロック
の長さに達すると、マクロブロック＃５の後ろに詰め込
まれる。次に、マクロブロック＃３の、シンクブロック
長からはみ出た部分がマクロブロック＃７の後ろに詰め
込まれる。さらに、マクロブロック＃６のシンクブロッ
ク長からはみ出た部分がマクロブロック＃７の後ろに詰
め込まれ、さらにはみ出た部分がマクロブロック＃８の
後ろに詰め込まれる。こうして、各マクロブロックがシ
ンクブロック長の固定枠に対してパッキングされる。

【００８５】各マクロブロックの長さは、ストリームコ
ンバータ１０６において予め調べておくことができる。
これにより、このパッキング部１０７では、ＶＬＣデー
タをデコードして内容を検査すること無く、マクロブロ
ックのデータの最後尾を知ることができる。

【００８６】図１０は、この記録再生装置で使用される
エラー訂正符号の一例を示し、図１０Ａは、ビデオデー
タに対するエラー訂正符号の１ＥＣＣブロックを示し、
図１０Ｂは、オーディオデータに対するエラー訂正符号
の１ＥＣＣブロックを示す。図１０Ａにおいて、ＶＬＣ
データがパッキングおよびシャフリング部１０７からの
データである。ＶＬＣデータの各行に対して、ＳＹＮＣ
パターン、ＩＤ、ＤＩＤが付加され、さらに、内符号の
パリティが付加されることによって、１ＳＹＮＣブロッ
クが形成される。

【００８７】すなわち、ＶＬＣデータの配列の垂直方向
に整列する所定数のシンボル（バイト）から１０バイト
の外符号のパリティが生成され、その水平方向に整列す
る、ＩＤ、ＤＩＤおよびＶＬＣデータ（または外符号の
パリティ）の所定数のシンボル（バイト）から内符号の
パリティが生成される。図１０Ａの例では、１０個の外
符号パリティのシンボルと、１２個の内符号のパリティ
のシンボルとが付加される。具体的なエラー訂正符号と
しては、リードソロモン符号が使用される。また、図１
０Ａにおいて、１ＳＹＮＣブロック内のＶＬＣデータの
長さが異なるのは、５９．９４Ｈｚ、２５Ｈｚ、２３．
９７６Ｈｚのように、ビデオデータのフレーム周波数が
異なるのと対応するためである。

【００８８】図１０Ｂに示すように、オーディオデータ
に対する積符号もビデオデータに対するものと同様に、
１０シンボルの外符号のパリティおよび１２シンボルの
内符号のパリティを生成するものである。オーディオデ
ータの場合は、サンプリング周波数が例えば４８ｋＨｚ
とされ、１サンプルが１６ビットに量子化される。１サ
ンプルを他のビット数例えば２４ビットに変換しても良
い。上述したフレーム周波数の相違に応じて、１ＳＹＮ
Ｃブロック内のオーディオデータの量が相違している。
前述したように、１フィールド分のオーディオデータ／
１チャンネルによって２ＥＣＣブロックが構成される。
１ＥＣＣブロックには、偶数番目および奇数番目の一方
のオーディオサンプルとオーディオＡＵＸとがデータと
して含まれる。

【００８９】次に、この発明によるメモリのアクセス制
御について説明する。図１１は、この発明によるメモリ
のアクセス制御に関連する、上述の図２におけるデシャ
フリング部１３６、外符号デコーダ１３７、ならびに、
デシャフリングおよびデパッキング部１３８からなる構
成の一例を示す。外符号デコーダ１３７によるエラー訂
正符号の外符号デコード処理と、デシャフリングおよび
デパッキング部１３８によるデパッキング処理は、ＳＤ
ＲＡＭ１０を用いて行われる。

【００９０】ＳＤＲＡＭ１０は、互いに独立してアクセ
スが可能なバンクＡ、Ｂ、ＣおよびＤ、ならびに、バン
ク０および１とを有する。バンクＡ〜Ｄは、外符号訂正
に用いられるバンクで、シンクブロックが書き込まれ
る。バンク０および１は、デパッキング処理に用いられ
る。バンクＡ〜Ｂ、バンク０、１のそれぞれには、例え
ば１フレーム分のビデオデータを書き込むことができ
る。

【００９１】なお、ＳＤＲＡＭ１０の各バンクにおい
て、シンクブロックに付されたＩＤとアドレスとが対応
している。すなわち、各フレームにおいて、同一のＩＤ
を有するシンクブロックは、同一のアドレスに書き込ま
れる。以下では、ＳＤＲＡＭ１０の、シンクブロックに
付されたＩＤに対応したアドレスを、シンクブロックの
アドレスと称する。

【００９２】ＳＤＲＡＭ１０がＳＤＲＡＭＩ／Ｏ１１
に接続される。ＳＤＲＡＭＩ／Ｏ１１は、ＳＤＲＡＭ
１０に対する全てのアクセスを制御するモジュールであ
る。ＳＤＲＡＭＩ／Ｏ１１に対して、ＳＹＮＣ書き込み
制御部１２、外符号デコーダ１３、コピー部１４、デパ
ッキング部１５Ａおよび１５Ｂの各モジュールがそれぞ
れ接続される。

【００９３】また、詳細は後述するが、コピー部１４
は、ＳＤＲＡＭ１０のバンクＡ〜Ｄにおけるアクセス衝
突を回避するように、ＳＤＲＡＭ１０のアクセスを制御
するモジュールである、アクセス制御部２０を含む。

【００９４】図１１の構成による動作について、図１２
および図１３を用いて説明する。図１２は、図１１にお
ける各モジュールにおけるデータの推移を示し、図１３
は、図１１における各モジュールでの処理の一例のタイ
ミングを示す。なお、図１３において、タイミングを示
す矢印線の上側にはＳＤＲＡＭ１０からの一例の読み出
しバンクが記され、下側にはＳＤＲＡＭ１０への一例の
書き込みバンクが記されている。

【００９５】内符号デコーダ１３３で内符号訂正され、
ＩＤ補間部１３４でＩＤを補間されたシンクブロックが
ＳＹＮＣ書き込み制御部１２に供給される。図１２Ａ
は、ＳＹＮＣ書き込み制御部１２に供給される一例のシ
ンクブロックを示す。シンクブロック単位で、再生順に
データが供給される。図１３Ａに示されるように、再生
されたデータは、１フレーム毎に連続的に供給される。

【００９６】シャトル再生では、上述したように、テー
プの走行速度が記録時よりも高速とされるため、回転ヘ
ッド１２２のトレース角が磁気テープ１２３に形成され
たヘリカルトラックの角度と異なっている。そのため、
１トラックから全てのデータが読み取られず、図１２Ａ
に色分けして示されているように、シンクブロックが飛
び飛びに再生される。

【００９７】ＳＹＮＣ書き込み制御部１２で、図１２Ｂ
に一例が示されるように、シンクブロックＩＤに基づき
デシャフリングされる。デシャフリングされたデータ
は、ＳＤＲＡＭＩ／Ｏ１１に書き込みアドレスを制御
されて、ＳＤＲＡＭ１０のバンクＡ〜Ｄの何れか、例え
ばバンクＡに書き込まれる。なお、この例では、図１２
Ｃに一例が示されるように、１フレームのビデオデータ
が４つのエラー訂正ブロックＥＣＣ０〜ＥＣＣ３から構
成される。

【００９８】通常再生時には、ＳＤＲＡＭ１０へのシン
クブロックの書き込みは、例えばフレーム毎にバンクを
切り替えられて行われる。一方、シャトル再生時には、
従来技術で既に述べたように、過去のシンクブロックを
混在させた映像を表示する必要があるために、各フレー
ムが同一のバンク（この例ではバンクＡ）に書き込まれ
る。

【００９９】デシャフリングが伴うため、図１２Ｃに一
例が示されるように、バンクＡには、再生されたシンク
ブロックの順番に対して不規則な順番でアドレスが指定
されて、シンクブロックが書き込まれる。上述したよう
に、バンクＡにおいて、各シンクブロックは、各シンク
ブロックに付されたＩＤに対応したアドレスに対して書
き込まれる。ＳＤＲＡＭ１０に対するデータの書き込み
は、図１３Ｂに示されるように、図１３Ａに示すデータ
の供給の時系列に従ってなされる。

【０１００】記録時と等しいテープ走行速度で再生す
る、通常再生時には、エラー訂正ブロック中の全てのシ
ンクブロックが再生されるため、次に外符号デコーダ１
３により、外符号のエラー訂正が行われる。ＳＤＲＡＭ
１０のバンクＡに書き込まれた、各エラー訂正ブロック
のデータが外符号系列すなわち列方向に読み出され、外
符号デコーダ１３に供給され、外符号訂正される。外符
号のエラー訂正が施されたデータは、列方向に、ＳＤＲ
ＡＭ１０のバンクＡに書き戻される。

【０１０１】シャトル再生の際には、図１２Ｃに示され
るように、各エラー訂正ブロックＥＣＣ０〜ＥＣＣ３に
おいて飛び飛びでしかシンクブロックが埋められないた
め、外符号デコーダによる外符号のエラー訂正は、行わ
ない。コピー部１４の制御により、ＳＤＲＡＭ１０のバ
ンクＡに書き込まれたシンクブロックがデパッキング処
理のためのバンク０あるいは１に書き込まれる。ここで
は、説明のため、バンクＡからバンク１にシンクブロッ
クが書き込まれるものとする。

【０１０２】このコピー部１４の制御によるシンクブロ
ックのコピーは、図１２Ｄに一例が示されるように、バ
ンクＡのアドレスが順に指定され、次々にシンクブロッ
クが読み出される。読み出されたシンクブロックは、図
１２Ｅに一例が示されるように、フレーム毎に交互にバ
ンク１あるいは０を切り替えて、順に詰め込まれる。こ
のコピー部１４の制御によるコピー処理は、フレームの
タイミングに同期する必要が無いため、図１３Ｃに一例
が示されるように、１フレーム期間に対して高速に行わ
れる。また、このとき、バンクＡの外符号パリティに対
応するシンクブロックは、既に必要無いためコピーされ
ない。

【０１０３】通常再生時には、次に、ＳＤＲＡＭ１０の
バンク１から読み出されたシンクブロックがデパッキン
グ部１５Ａに供給され、最初のデパッキング処理が行わ
れる。ここで、デパッキング処理について、概略的に説
明する。デパッキング処理時は、上述の図９に示される
パッキング処理と逆の処理を行いマクロブロックを復元
する。

【０１０４】デパッキング部１５Ａでは、ＳＤＲＡＭ１
０からシンクブロックを読み出し、ペイロードの例えば
先頭に記録されている長さ情報Ｌに基づき、シンクブロ
ックに詰め込まれたマクロブロックの分割を行う。そし
て、分割された、本来のマクロブロックに対して詰め込
まれたマクロブロックの分割部分が、図示されないメモ
リに一旦格納される。デパッキング部１５Ｂでは、ＳＤ
ＲＡＭ１０から読み出されたシンクブロックが上述の長
さ情報Ｌに基づき分割され、分割された本来のマクロブ
ロックに対して、デパッキング部１５Ａでメモリに格納
された、対応するマクロブロックの分割部分が連結さ
れ、可変長符号データ（ＶＬＣデータ）が復元される。

【０１０５】シャトル再生時には、上述したように全て
のシンクブロックの再生が行われないため、デパッキン
グ処理を行うことができない。したがって、シャトル再
生時にはデパッキング部１５Ａでの処理が省略される。
シャトル再生時には、直前にコピー部１４でコピーが行
われたバンクからシンクブロックが順に読み出され、読
み出されたシンクブロックがデパッキング部１５Ｂに供
給される。デパッキング部１５Ｂでは、供給されたシン
クブロックのペイロードに記録された長さ情報Ｌに基づ
き、シンクブロックよりもデータ長が小さいマクロブロ
ックが格納されたシンクブロックに対して詰め込まれ
た、マクロブロックの分割部分がシンクブロックから分
離される。

【０１０６】このように、デパッキング部１５Ｂでは、
ＳＤＲＡＭ１０のバンク１から読み出されたシンクブロ
ックを、シンクブロックを最大長とする可変長符号化デ
ータに変換して、同期信号などを付加して可変長符号化
ストリーム（ＶＬＣストリーム）として出力する。デパ
ッキング部１５Ｂからの出力は、図１３Ｄに一例が示さ
れるように、コピー部１４でのコピー処理に費やしたタ
イミングだけ遅延され、フレームのタイミングに同期さ
れる。

【０１０７】上述のように、ＳＤＲＡＭ１０において、
バンク０および１では、フレーム毎に交互に処理が行わ
れるため、シャトル再生時の際も、書き込みと読み出し
との衝突が生じることが無い。一方、バンクＡ〜Ｄ、例
えばバンクＡは、ＳＹＮＣ書き込み部１２によるシンク
ブロックの書き込みと、コピー部１４による読み出しと
で、アドレスの衝突が発生する可能性が高い。

【０１０８】ここで、アクセス衝突とは、同一のバンク
において、書き込みのアクセスと読み出しのアクセスと
が同一のシンクブロックのアドレスに対して行われる状
態をいう。また、データ入出力のためのポートを一つし
か持たない、シングルポートのＲＡＭの場合には、ＲＡ
Ｍに対するこのような複数同時アクセスは起こり得ない
が、同一のシンクブロックに対する複数の同時アクセス
は、生じる可能性がある。ここでは、この場合も、アク
セス衝突であるとする。

【０１０９】アクセス衝突が生じると、シンクブロック
を読み出している途中でそのシンクブロックのアドレス
に対して書き込みが開始され、読み出しているシンクブ
ロックの内容が書き替わってしまう可能性があり、デー
タに対する信頼性が失われることになる。そのため、ア
クセス衝突を回避する必要がある。

【０１１０】図１４は、上述のアクセス衝突を避けるよ
うにされた、この発明によるＳＤＲＡＭ１０のアクセス
方法を示す。図１４Ａおよび図１４Ｂは、それぞれシャ
トル再生時におけるシンクブロックの書き込みおよび読
み出しの、ＳＤＲＡＭ１０の例えばバンクＡでの処理を
示す。アクセス衝突が生じない通常モードと、アクセス
衝突が生じる場合の回避モードとを切り替えて、処理が
行われる。

【０１１１】図１４Ａに示されるシンクブロックの書き
込み処理は、上述もしたように、バンクＡに対して不規
則なアドレス順で行われる。詳細は後述するが、書き込
みアドレスは、ＳＤＲＡＭＩ／Ｏ１１およびコピー部
１４内の後述するアクセス制御回路２０によって、常に
監視される。

【０１１２】一方、図１４Ｂに示されるシンクブロック
の読み出し処理は、アクセス衝突が生じていない場合に
は通常モードとされ、シンクブロックのアドレス順に、
次々にシンクブロックが読み出される。アクセス衝突を
起こすシンクブロックを図１４Ｂに斜線で塗り潰して示
す。この、アクセス衝突が生じるシンクブロックが読み
飛ばされると共に、動作が回避モードに移行する。回避
モードに移行すると、アクセス衝突が生じるとされたシ
ンクブロックの次のシンクブロックからの読み出しが順
に行われる。

【０１１３】アクセス衝突が生じるシンクブロックのア
ドレスに対する書き込みが完了したら、現在読み出して
いるシンクブロックのアドレスを保存し、上述した読み
飛ばされたアドレスに戻り、新たに書き込まれたシンク
ブロックを読み出す。そして、処理モードが通常モード
に戻され、書き込み完了時に読み出したシンクブロック
の次のシンクブロックから、順に読み出しが行われる。

【０１１４】次に、この、ＳＤＲＡＭ１０における書き
込みおよび読み出しの際のアクセス衝突回避の処理につ
いて、さらに詳細に説明する。図１５は、アクセス衝突
回避の制御を行う、上述したアクセス制御回路２０の構
成の一例を示す。アクセス制御回路２０は、例えば上述
の図１１の構成における、コピー部１４に含まれるもの
である。

【０１１５】アクセス制御回路２０は、アドレス生成回
路２１、ジャンプアドレスレジスタ２２、アドレスステ
ータス検出回路２３およびアドレスセレクタ２４の各モ
ジュールから構成される。アクセス制御回路２０は、Ｓ
ＹＮＣ書き込み制御部１２により、ＳＤＲＡＭ１０の例
えばバンクＡに現在シンクブロックが書き込まれている
書き込みアドレスであるアドレスｓｙｎｃ＿ｗｒｉｔｅ
＿ａｄｄが供給され、シンクブロックをＳＤＲＡＭ１０
のバンクＡから読み出す読み出しアドレスであるアドレ
スｒｓｙｎｃ＿ａｄｄと、シンクブロックをＳＤＲＡＭ
１０に対して書き込む書き込みアドレスであるアドレス
ｗｓｙｎｃ＿ａｄｄとが出力される。

【０１１６】アクセス制御回路２０において、アドレス
生成回路２１で、後述するアドレスセレクタ２４から供
給されるインクリメント信号によりタイミング制御さ
れ、次に書き込みが行われるアドレスであるアドレスｗ
ｓｅｑ＿ａｄｄと、次に読み出しが行われるアドレスで
あるアドレスｒｓｅｑ＿ａｄｄとが生成される。生成さ
れたこれらのアドレスは、ジャンプアドレスレジスタ２
２とアドレスセレクタ２４とにそれぞれ供給される。

【０１１７】ジャンプアドレスレジスタ２２では、アド
レスセレクタ２４から供給されるロード信号により制御
され、アドレスｗｓｅｑ＿ａｄｄとアドレスｒｓｅｑ＿
ａｄｄとを保存する。ジャンプアドレスレジスタ２２に
保存されているアドレスｗｓｅｑ＿ａｄｄおよびアドレ
スｒｓｅｑ＿ａｄｄは、それぞれ書き込みに関するジャ
ンプアドレスであるアドレスｗｊｍｐ＿ａｄｄおよび読
み出しに関するジャンプアドレスであるアドレスｒｊｍ
ｐ＿ａｄｄとして、アドレスセレクタ２４に供給されて
いる。

【０１１８】アドレスｒｓｅｑ＿ａｄｄは、さらに、ア
ドレスステータス検出回路２３にも供給される。それと
共に、アドレスステータス検出回路２３には上述のアド
レスｓｙｎｃ＿ｗｒｉｔｅ＿ａｄｄが供給される。アド
レスステータス検出回路２３は、後述するアドレスセレ
クタ２４から供給されるモード信号によって検出モード
を切り替えられる。アドレスステータス検出回路２３の
検出結果は、ステータス信号としてアドレスセレクタ２
４に供給される。

【０１１９】アドレスセレクタ２４では、アドレスステ
ータス検出回路２３から供給されるステータス信号に基
づき、後述するフローチャートによるアルゴリズムに従
い、通常モードと回避モードとを切り替える。切り替え
た結果のモード信号は、アドレスステータス検出回路２
３に供給される。アドレスセレクタ２４では、出力する
読み出しアドレスｒｓｙｎｃ＿ａｄｄとして、ジャンプ
アドレスレジスタ２２から供給されるアドレスｒｊｍｐ
＿ａｄｄとアドレス生成回路２１から供給されるアドレ
スｒｓｅｑ＿ａｄｄとのうち、何方を用いるかを選択す
る。

【０１２０】図１６は、図１５の構成によって行われ
る、上述の図１４の処理をより具体的に示したフローチ
ャートである。図１６中、一点鎖線の左側が通常モード
による処理を示し、右側が回避モードによる処理を示
す。処理は通常モードから開始されるものとする。この
図１６による処理は、上述のアドレスセレクタ２４の制
御に基づき実行される。

【０１２１】先ず、最初のステップＳ１０で、バンクＡ
にアクセスされる書き込みアドレスｗｓｙｎｃ＿ａｄｄ
と読み出しアドレスｒｓｙｎｃ＿ａｄｄとが一致してい
るかどうかが判断される。すなわち、最初は、アドレス
生成回路２１で生成されたアドレスｒｓｅｑ＿ａｄｄが
読み出しアドレスｒｓｙｎｃ＿ａｄｄとして出力され、
この読み出しアドレスｒｓｙｎｃ＿ａｄｄに従い、バン
クＡからシンクブロックが読み出される。アドレスステ
ータス検出回路２３において、アドレスｒｓｙｎｃ＿ａ
ｄｄとアドレスｓｙｎｃ＿ｗｒｉｔｅ＿ａｄｄとが比較
され、両者が一致しているかどうかが検出される。

【０１２２】若し、両者が一致していることが検出され
れば、アクセス衝突が発生すると判断され、その旨示す
ステータス信号がアドレスセレクタ２４に供給される。
アドレスセレクタ２４では、このステータス信号に基づ
き、動作モードを回避モードとする。回避モードである
ことを示すモード信号がアドレスセレクタ２４からアド
レスステータス検出回路２３に供給される。

【０１２３】一方、ステップＳ１０において、アドレス
ｒｓｙｎｃ＿ａｄｄとアドレスｓｙｎｃ＿ｗｒｉｔｅ＿
ａｄｄとが一致していないとされれば、アクセス衝突が
発生しないと判断され、通常モードでの処理が続行され
る。次のステップＳ１１で、読み出しアドレスｒｓｙｎ
ｃ＿ａｄｄに基づき、バンクＡからシンクブロックが読
み出される。

【０１２４】シンクブロックが読み出された後に、次の
ステップＳ１２で、再び、アドレスｒｓｙｎｃ＿ａｄｄ
とアドレスｓｙｎｃ＿ｗｒｉｔｅ＿ａｄｄとが比較さ
れ、両者が一致しているかどうかが検出される。ステッ
プＳ１２で、これらのアドレスが一致していることが検
出されたら、アクセス衝突が発生していると判断され、
上述のステップＳ１０と同様にして、動作モードが回避
モードに移行する。

【０１２５】一方、ステップＳ１２で、これらのアドレ
スが一致していないと検出されれば、処理はステップＳ
１３に移行し、ステップＳ１１で読み出されたシンクブ
ロックがバンク１あるいは０の所定のアドレスに書き込
まれる。そして、次のステップＳ１４で、読み出しアド
レスｒｓｙｎｃ＿ａｄｄがインクリメントされる。処理
は再びステップＳ１０に戻り、通常モードでの処理が続
行される。

【０１２６】上述のステップＳ１０およびステップＳ１
２で、アドレスｒｓｙｎｃ＿ａｄｄとアドレスｓｙｎｃ
＿ｗｒｉｔｅ＿ａｄｄとが一致しているとされた場合、
処理は回避モードに移行する。回避モードでは、先ず、
ステップＳ１５で、アドレスセレクタ２４からジャンプ
アドレスレジスタ２２にロード信号が供給され、アドレ
スｒｓｙｎｃ＿ａｄｄがジャンプアドレスｒｊｍｐ＿ａ
ｄｄとしてジャンプアドレスレジスタ２２に保存され
る。

【０１２７】次のステップＳ１６では、アドレスｒｓｙ
ｎｃ＿ａｄｄがインクリメントされ、ステップＳ１７
で、バンクＡにおいて、インクリメントされたアドレス
ｒｓｙｎｃ＿ａｄｄからシンクブロックが読み出され
る。これにより、アクセス衝突の発生したアドレスが読
み飛ばされることになる。ステップＳ１７でシンクブロ
ックが読み出されると、アドレスｒｓｙｎｃ＿ａｄｄが
インクリメントされる（ステップＳ１８）。

【０１２８】次のステップＳ１９では、アドレスｗｓｙ
ｎｃ＿ａｄｄが変化したかどうかが判断される。すなわ
ち、ステップＳ１９で、アドレスｗｓｙｎｃ＿ａｄｄが
上述したステップＳ１０あるいはステップＳ１２のとき
と比較して変化していないと判断されれば、未だ当該ア
ドレスにシンクブロックが書き込まれている最中である
とされる。したがって、当該アドレスを読み出しアドレ
スｒｓｙｎｃ＿ａｄｄとすると、アクセス衝突が発生す
る可能性がある。この場合には、処理はステップＳ２０
に移行し、当該アドレスへのシンクブロックの書き込み
が続けられ、さらに処理はステップＳ１７に戻される。
ステップＳ１７では、上述のステップＳ１８でインクリ
メントされたアドレスｒｓｙｎｃ＿ａｄｄからのシンク
ブロックの読み出しが行われる。

【０１２９】一方、ステップＳ１９でアドレスｗｓｙｎ
ｃ＿ａｄｄが変化したとされれば、処理はステップＳ２
１に移行する。ステップＳ２１では、読み出しアドレス
ｒｓｙｎｃ＿ａｄｄが保存される。例えばアドレス生成
回路２１が有する図示されないレジスタｓｅｑ＿ａｄｄ
に、読み出しアドレスｒｓｙｎｃ＿ａｄｄが保存され
る。レジスタｓｅｑ＿ａｄｄは、ジャンプアドレスレジ
スタ２２に、上述のアドレスｒｊｍｐ＿ａｄｄおよびｗ
ｊｍｐ＿ａｄｄが保存されるレジスタと異なるレジスタ
として設けるようにしてもよい。

【０１３０】次のステップＳ２２では、アドレスセレク
タ２４により、上述のステップＳ１５でジャンプアドレ
スレジスタ２２に保存された、ジャンプアドレスｒｊｍ
ｐ＿ａｄｄが読み出しアドレスｒｓｙｎｃ＿ａｄｄとさ
れる。これにより、読み出しアドレスが上述のステップ
Ｓ１０あるいはステップＳ１２でアクセス衝突が発生し
たときのアドレスに戻されることになる。ステップＳ２
３で、ジャンプアドレスｒｊｍｐ＿ａｄｄとされた読み
出しアドレスｒｓｙｎｃ＿ａｄｄから、シンクブロック
が読み出される。読み出されたシンクブロックは、ＳＤ
ＲＡＭ１０のバンク１の所定アドレスに書き込まれる
（ステップＳ２４）。

【０１３１】次のステップＳ２５では、アドレスセレク
タ２４で、上述のステップＳ２１で図示されないレジス
タｓｅｑ＿ａｄｄに保存されたアドレスが読み出しアド
レスｒｓｙｎｃ＿ａｄｄとされる。そして、処理はステ
ップＳ１１に戻され、通常モードの処理が行われる。

【０１３２】なお、上述では、この発明を、ビデオデー
タのメモリに対する書き込みおよびメモリからの読み出
しに適用するように説明したが、これはこの例に限定さ
れない。この発明は、他の一般的なデータのメモリへの
書き込みおよびメモリからの読み出しの際にも適用可能
なものである。

【０１３３】

【発明の効果】以上説明したように、この発明によれ
ば、メモリに対する書き込みおよびメモリからの読み出
しの際の、アクセス衝突をアドレスデータを保存するこ
とで回避している。保存されるデータがアドレスデータ
だけなので、小規模なメモリ構成および回路構成でアク
セス衝突を回避できるという効果がある。

【０１３４】特に、この発明をディジタルビデオテープ
レコーダに適用した場合、ディジタルビデオテープレコ
ーダの記録特性によりヘッドが同一のアドレスを有する
シンクブロックを連続して再生することが無いため、ア
クセス衝突時に保存するアドレス情報が２個だけで済む
という効果がある。

【０１３５】また、この発明では、アクセス衝突が発生
するアドレス情報を保存し、次のアドレスから読み出し
を行うようにしているため、書き込みを中断する必要が
無く、書き込みおよび読み出しそれぞれのアクセスを止
めること無くアクセス衝突を回避することができる効果
がある。

【図面の簡単な説明】

【図１】この発明の実施の一形態に適用できる記録再生
装置の記録側の構成の一例を示すブロック図である。

【図２】この発明の実施の一形態に適用できる記録再生
装置の再生側の構成の一例を示すブロック図である。

【図３】トラックフォーマットの一例を示す略線図であ
る。

【図４】トラックフォーマットの他の例を示す略線図で
ある。

【図５】シンクブロックの構成の複数の例を示す略線図
である。

【図６】シンクブロックに付加されるＩＤおよびＤＩＤ
の内容を示す略線図である。

【図７】ビデオエンコーダの出力の方法と可変長符号化
を説明するための略線図である。

【図８】ビデオエンコーダの出力の順序の並び替えを説
明するための略線図である。

【図９】順序の並び替えられたデータをシンクブロック
にパッキングする処理を説明するための略線図である。

【図１０】ビデオデータおよびオーディオデータに対す
るエラー訂正符号を説明するための略線図である。

【図１１】この発明によるメモリのアクセス制御に関連
する、デシャフリング部、外符号デコーダ、ならびに、
デシャフリングおよびデパッキング部の構成の一例を示
すブロック図である。

【図１２】シャトル再生を行った場合のシンクブロック
の一例の動きを概略的に示す略線図である。

【図１３】シャトル再生を行った場合の各部での処理の
一例のタイミングを示すタイムチャートである。

【図１４】アクセス衝突を避けるようにされた、この発
明によるＳＤＲＡＭのアクセス方法を示す略線図であ
る。

【図１５】アクセス衝突回避の制御を行うアクセス制御
回路の構成の一例を示すブロック図である。

【図１６】この発明によるＳＤＲＡＭのアクセス制御の
一例を示すフローチャートである。

【図１７】バンクを用いたメモリアクセスの一例を概略
的に示す略線図である。

【符号の説明】

１０・・・ＳＤＲＡＭ、１１・・・ＳＤＲＡＭＩ／
Ｏ、１２・・・ＳＹＮＣ書き込み制御部、１３・・・外
符号デコーダ、１４・・・コピー部、１５Ａ・・・デパ
ッキング部Ａ、１５Ｂ・・・デパッキング部Ｂ、２０・
・・アクセス制御回路、２１・・・アドレス生成回路、
２２・・・ジャンプアドレスレジスタ、２３・・・アド
レスステータス検出回路、２４・・・アドレスセレクタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/92 Ｈ０４Ｎ 5/782 Ｚ 5/937 5/92 Ｈ // Ｇ１１Ｂ 20/18 ５４４ 5/93 Ｃ

Claims

【特許請求の範囲】

【請求項１】複数回アクセスすることにより読み出し
および／または書き込みが完了する大きさのデータ単位
を、複数のモジュールが同時にアクセスする可能性があ
るメモリシステム構成を備えるデータ再生装置におい
て、複数のモジュールから同時にアクセスすることが可能
で、複数回アクセスすることにより読み出しおよび／ま
たは書き込みが完了する大きさのデータ単位でデータを
記憶するメモリと、上記メモリに次にアクセスする読み出しアドレスを生成
するアドレス生成手段と、上記アドレス生成手段により生成された上記読み出しア
ドレスと他のモジュールから上記メモリにアクセスされ
ている書き込みアドレスとの一致の検出、あるいは、上
記アドレス生成手段により生成された上記読み出しアド
レスと一致している、他のモジュールから上記メモリに
アクセスされている書き込みアドレスの変化の検出を行
うアドレス比較手段と、上記アドレス比較手段により、上記他のモジュールから
上記メモリにアクセスされている書き込みアドレスと一
致したと検出された上記読み出しアドレスを一時的に保
存するアドレス保存手段と、上記アドレス比較手段によるアドレス比較結果に応じ
て、上記アドレス生成手段によって生成されるアドレス
と、上記アドレス保存手段によって保存されているアド
レスとを切り替えて出力するアドレス選択手段とを有
し、上記書き込みアドレスと上記読み出しアドレスとの衝突
状態を監視し、上記書き込みアドレスと上記読み出しア
ドレスとが衝突している間、上記読み出しアドレスの順
序を入れ替えることを特徴とするデータ再生装置。
【請求項２】複数回アクセスすることにより読み出し
および／または書き込みが完了する大きさのデータ単位
を、複数のモジュールが同時にアクセスする可能性があ
るメモリシステム構成を備えるデータ再生方法におい
て、複数のモジュールから同時にアクセスすることが可能
で、複数回アクセスすることにより読み出しおよび／ま
たは書き込みが完了する大きさのデータ単位でメモリに
データを記憶するメモリに、次にアクセスする読み出し
アドレスを生成するアドレス生成のステップと、上記アドレス生成のステップにより生成された上記読み
出しアドレスと他のモジュールから上記メモリにアクセ
スされている書き込みアドレスとの一致の検出、あるい
は、上記アドレス生成のステップにより生成された上記
読み出しアドレスと一致している、他のモジュールから
上記メモリにアクセスされている書き込みアドレスの変
化の検出を行うアドレス比較のステップと、上記アドレス比較のステップにより、上記他のモジュー
ルから上記メモリにアクセスされている書き込みアドレ
スと一致したと検出された上記読み出しアドレスを一時
的に保存するアドレス保存のステップと、上記アドレス比較のステップによるアドレス比較結果に
応じて、上記アドレス生成のステップによって生成され
るアドレスと、上記アドレス保存のステップによって保
存されているアドレスとを切り替えて出力するアドレス
選択のステップとを有し、上記書き込みアドレスと上記読み出しアドレスとの衝突
状態を監視し、上記書き込みアドレスと上記読み出しア
ドレスとが衝突している間、上記読み出しアドレスの順
序を入れ替えることを特徴とするデータ再生方法。