JP2000286643A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JP2000286643A JP2000286643A JP11093895A JP9389599A JP2000286643A JP 2000286643 A JP2000286643 A JP 2000286643A JP 11093895 A JP11093895 A JP 11093895A JP 9389599 A JP9389599 A JP 9389599A JP 2000286643 A JP2000286643 A JP 2000286643A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multipliers
- frequency
- transistors
- local oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplitude Modulation (AREA)
Abstract
(57)【要約】
【課題】３次歪みのような奇数次歪を効果的に抑圧で
き、かつ変換利得も十分に得ることができる周波数変換
回路を提供する。 【解決手段】高周波信号と局部発振信号との乗算を行う
３個の乗算器１１，１２，１３と加算器１４および３相
ローカル信号発生器２０により構成され、乗算器１１，
１２，１３に６０°ずつ位相のずれた高周波信号および
局部発振信号を入力し、乗算器１１，１２，１３の出力
信号を加算器１４で加算合成して出力信号とする周波数
変換回路。
き、かつ変換利得も十分に得ることができる周波数変換
回路を提供する。 【解決手段】高周波信号と局部発振信号との乗算を行う
３個の乗算器１１，１２，１３と加算器１４および３相
ローカル信号発生器２０により構成され、乗算器１１，
１２，１３に６０°ずつ位相のずれた高周波信号および
局部発振信号を入力し、乗算器１１，１２，１３の出力
信号を加算器１４で加算合成して出力信号とする周波数
変換回路。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信装置の変
調器等に好適な周波数変換回路に関する。
調器等に好適な周波数変換回路に関する。
【０００２】
【従来の技術】無線通信装置などに使用される変調器と
して、ダブルバランスミキサが知られている。ダブルバ
ランスミキサは、高周波信号と局部発振信号（ローカル
信号）との乗算を行う二つの乗算器で構成される周波数
変換回路であり、一般に図５のように構成される。
して、ダブルバランスミキサが知られている。ダブルバ
ランスミキサは、高周波信号と局部発振信号（ローカル
信号）との乗算を行う二つの乗算器で構成される周波数
変換回路であり、一般に図５のように構成される。
【０００３】すなわち、トランジスタＱ１，Ｑ２，Ｑ５
〜Ｑ８と電流源Ｉ１，Ｉ２および縮退抵抗Ｒ３で第１の
乗算器が構成され、トランジスタＱ３，Ｑ４，Ｑ９〜Ｑ
１２と電流源Ｉ３，Ｉ４および縮退抵抗Ｒ４で第２の乗
算器が構成される。トランジスタＱ１，Ｑ２とトランジ
スタＱ５〜Ｑ８およびトランジスタＱ３，Ｑ４とトラン
ジスタＱ９〜Ｑ１２は、共通の負荷抵抗Ｒ１，Ｒ２を介
して電源Ｖｃｃとグラウンド間にいわゆる縦積みされた
形で接続されている。
〜Ｑ８と電流源Ｉ１，Ｉ２および縮退抵抗Ｒ３で第１の
乗算器が構成され、トランジスタＱ３，Ｑ４，Ｑ９〜Ｑ
１２と電流源Ｉ３，Ｉ４および縮退抵抗Ｒ４で第２の乗
算器が構成される。トランジスタＱ１，Ｑ２とトランジ
スタＱ５〜Ｑ８およびトランジスタＱ３，Ｑ４とトラン
ジスタＱ９〜Ｑ１２は、共通の負荷抵抗Ｒ１，Ｒ２を介
して電源Ｖｃｃとグラウンド間にいわゆる縦積みされた
形で接続されている。
【０００４】第１の乗算器のＲＦ入力端子Ｄ１，Ｄ２で
あるトランジスタＱ１，Ｑ２のベース電極間に位相０°
の差動高周波信号が入力され、ＬＯ入力端子Ｌ１，Ｌ２
であるトランジスタＱ５，Ｑ８のベース電極とトランジ
スタＱ６，Ｑ７のベース電極との間に位相０°の差動ロ
ーカル信号が入力される。また、第２の乗算器のＲＦ入
力端子Ｄ３，Ｄ４であるトランジスタＱ３，Ｑ４のベー
ス電極間に位相９０°の差動高周波信号が入力され、Ｌ
Ｏ入力端子Ｌ３，Ｌ４であるトランジスタＱ９，Ｑ１２
のベース電極とトランジスタＱ１０，Ｑ１１のベース電
極との間に位相９０°の差動ローカル信号が入力され
る。
あるトランジスタＱ１，Ｑ２のベース電極間に位相０°
の差動高周波信号が入力され、ＬＯ入力端子Ｌ１，Ｌ２
であるトランジスタＱ５，Ｑ８のベース電極とトランジ
スタＱ６，Ｑ７のベース電極との間に位相０°の差動ロ
ーカル信号が入力される。また、第２の乗算器のＲＦ入
力端子Ｄ３，Ｄ４であるトランジスタＱ３，Ｑ４のベー
ス電極間に位相９０°の差動高周波信号が入力され、Ｌ
Ｏ入力端子Ｌ３，Ｌ４であるトランジスタＱ９，Ｑ１２
のベース電極とトランジスタＱ１０，Ｑ１１のベース電
極との間に位相９０°の差動ローカル信号が入力され
る。
【０００５】第１、第２の乗算器からのそれぞれの出力
信号は変調された信号であり、両者を加算してトランジ
スタＱ１３，Ｑ１４と抵抗Ｒ５，Ｒ６からなるエミッタ
フォロワ回路を介して取り出すことにより、イメージ信
号が抑圧された所望の変調出力信号が出力端子Ｏ１，Ｏ
２に得られる。
信号は変調された信号であり、両者を加算してトランジ
スタＱ１３，Ｑ１４と抵抗Ｒ５，Ｒ６からなるエミッタ
フォロワ回路を介して取り出すことにより、イメージ信
号が抑圧された所望の変調出力信号が出力端子Ｏ１，Ｏ
２に得られる。
【０００６】このようなダブルバランスミキサでは、完
全に特性の一致したトランジスタを用い、各トランジス
タに与えるバイアスレベルを適切に与えることで、原理
的にイメージ信号やローカル信号の変調出力信号へのリ
ークは発生しない。しかし、トランジスタの持つ非線形
性から、変調出力信号には歪み成分が重畳される。歪み
成分が出力信号に乗ることによって、変調器の場合は変
調精度が劣化し、出力信号品質が劣化する。
全に特性の一致したトランジスタを用い、各トランジス
タに与えるバイアスレベルを適切に与えることで、原理
的にイメージ信号やローカル信号の変調出力信号へのリ
ークは発生しない。しかし、トランジスタの持つ非線形
性から、変調出力信号には歪み成分が重畳される。歪み
成分が出力信号に乗ることによって、変調器の場合は変
調精度が劣化し、出力信号品質が劣化する。
【０００７】一般にダブルバランスミキサの場合、電流
利得ΔＩは次式で表される。
利得ΔＩは次式で表される。
【０００８】
【数１】
【０００９】ここでＣは定数、ＶＬＯはローカル信号電
圧、Ｖinは高周波信号電圧、Ｖｅは縮退抵抗Ｒ３，Ｒ４
の両端に発生する電圧である。ｔａｎｈｘ≒ｘ−ｘ3 ／
３であるので、各信号を
圧、Ｖinは高周波信号電圧、Ｖｅは縮退抵抗Ｒ３，Ｒ４
の両端に発生する電圧である。ｔａｎｈｘ≒ｘ−ｘ3 ／
３であるので、各信号を
【００１０】
【数２】
【００１１】として式（１）に代入すると、
【００１２】
【数３】
【００１３】となる。式（３）で第１項は所望波項、第
２項は３次歪を表す項である。
２項は３次歪を表す項である。
【００１４】変調器の中でも、入力される高周波信号を
直接ベースバンド信号に変換するダイレクトコンバージ
ョン方式の高周波受信機で用いられる変調器では、ベー
スバンド信号の３次高調波が所望周波数近傍に発生する
ため、変調精度の劣化と共に隣接チャネルへのスプリア
スともなり、３次歪みが問題となっていた。
直接ベースバンド信号に変換するダイレクトコンバージ
ョン方式の高周波受信機で用いられる変調器では、ベー
スバンド信号の３次高調波が所望周波数近傍に発生する
ため、変調精度の劣化と共に隣接チャネルへのスプリア
スともなり、３次歪みが問題となっていた。
【００１５】一般に、所望出力信号は入力信号電力に比
例して増大するのに対し、３次歪みは入力信号電力の３
倍に比例して増大することから、従来では３次歪みを抑
えるために、入力信号電力をある程度低く抑えて出力信
号電力を下げることにより、歪みレベルを低く抑える方
法をとっていた。しかし、この方法では必要な利得を確
保するために後段の増幅器の利得を大きくとる必要があ
り、消費電力の増加、素子数の増加によるコストの増大
という問題が発生する。
例して増大するのに対し、３次歪みは入力信号電力の３
倍に比例して増大することから、従来では３次歪みを抑
えるために、入力信号電力をある程度低く抑えて出力信
号電力を下げることにより、歪みレベルを低く抑える方
法をとっていた。しかし、この方法では必要な利得を確
保するために後段の増幅器の利得を大きくとる必要があ
り、消費電力の増加、素子数の増加によるコストの増大
という問題が発生する。
【００１６】また、縮退抵抗Ｒ３，Ｒ４の抵抗値を大き
くして、端子電圧Ｖｅを大きくとることで、入力信号の
パワーレベルが高くとも３次歪みを抑えることが可能で
あるが、Ｖｅが大きくなるとノイズレベルが増加し、Ｎ
Ｆ（雑音指数）を劣化させてしまう。
くして、端子電圧Ｖｅを大きくとることで、入力信号の
パワーレベルが高くとも３次歪みを抑えることが可能で
あるが、Ｖｅが大きくなるとノイズレベルが増加し、Ｎ
Ｆ（雑音指数）を劣化させてしまう。
【００１７】
【発明が解決しようとする課題】上述したように、変調
器の歪みの主要因である３次歪みは、出力電力を大きく
すると増大するため、従来では変調器の出力電力を抑
え、後段の増幅器で利得を稼ぐ方法が用いられており、
消費電力の増加、素子数の増加によるコストの増大とい
う問題点があった。一方、乗算器に用いられる縮退抵抗
の端子電圧を大きくして３次歪みを抑える方法は、ＮＦ
を劣化させるという問題点があった。
器の歪みの主要因である３次歪みは、出力電力を大きく
すると増大するため、従来では変調器の出力電力を抑
え、後段の増幅器で利得を稼ぐ方法が用いられており、
消費電力の増加、素子数の増加によるコストの増大とい
う問題点があった。一方、乗算器に用いられる縮退抵抗
の端子電圧を大きくして３次歪みを抑える方法は、ＮＦ
を劣化させるという問題点があった。
【００１８】本発明は、このような従来の問題点を解決
するためになされたもので、主として３次歪みのような
奇数次歪を効果的に抑圧でき、かつ変換利得も十分に得
ることができる変調器に適した周波数変換回路を提供す
ることを目的とする。
するためになされたもので、主として３次歪みのような
奇数次歪を効果的に抑圧でき、かつ変換利得も十分に得
ることができる変調器に適した周波数変換回路を提供す
ることを目的とする。
【００１９】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る周波数変換回路は、高周波信号と局部
発振信号との乗算を行う乗算器をｎ個（但し、ｎは３以
上の整数）設け、各乗算器に互いに１８０°／ｎずつ位
相のずれた高周波信号および互いに１８０°／ｎずつ位
相のずれた局部発振信号を入力し、各乗算器の出力信号
を加算合成して出力信号を得る構成としたことを特徴と
する。
め、本発明に係る周波数変換回路は、高周波信号と局部
発振信号との乗算を行う乗算器をｎ個（但し、ｎは３以
上の整数）設け、各乗算器に互いに１８０°／ｎずつ位
相のずれた高周波信号および互いに１８０°／ｎずつ位
相のずれた局部発振信号を入力し、各乗算器の出力信号
を加算合成して出力信号を得る構成としたことを特徴と
する。
【００２０】ここで、乗算器の個数ｎは典型的にはｎ＝
３であり、その場合には各乗算器に互いに６０°ずつ位
相のずれた高周波信号および局部発振信号、すなわち０
°位相の高周波信号および局部発振信号と、これらを＋
６０°移相した高周波信号および局部発振信号と、同じ
く−６０°移相した高周波信号および局部発振信号を入
力する構成とする。
３であり、その場合には各乗算器に互いに６０°ずつ位
相のずれた高周波信号および局部発振信号、すなわち０
°位相の高周波信号および局部発振信号と、これらを＋
６０°移相した高周波信号および局部発振信号と、同じ
く−６０°移相した高周波信号および局部発振信号を入
力する構成とする。
【００２１】ｎ＝３の場合を例にとり説明する。ローカ
ル信号をＶＬＯ、高周波信号をＶinとすると、それぞれ
の信号波は、
ル信号をＶＬＯ、高周波信号をＶinとすると、それぞれ
の信号波は、
【００２２】
【数４】
【００２３】で表される。さらに、ローカル信号ＬＯ、
高周波信号Ｖinの＋６０°移相および−６０°移相した
それぞれの信号波は、
高周波信号Ｖinの＋６０°移相および−６０°移相した
それぞれの信号波は、
【００２４】
【数５】
【００２５】で表される。
【００２６】式（３）の第２項の３次歪について本発明
の効果を調べると、式（４）は
の効果を調べると、式（４）は
【００２７】
【数６】
【００２８】である。式（５）、（６）に関しても同様
に、
に、
【００２９】
【数７】
【００３０】で表される。
【００３１】従って、これら３つの乗算器を並列に接続
して周波数変換回路（変調器）を構成すると、その出力
信号に含まれる３次歪は式（７）、（８）、（９）の合
計であり、０となる。
して周波数変換回路（変調器）を構成すると、その出力
信号に含まれる３次歪は式（７）、（８）、（９）の合
計であり、０となる。
【００３２】このように３個の乗算器を並列に接続して
構成される本発明の周波数変換回路では、原理的に３次
歪は発生しない。同様に、出力信号に含まれるイメージ
成分も原理的に発生しない。従って、本発明の周波数変
換回路では、歪を完全に除去した理想的な周波数変換出
力信号（変調出力信号）が得られることになる。
構成される本発明の周波数変換回路では、原理的に３次
歪は発生しない。同様に、出力信号に含まれるイメージ
成分も原理的に発生しない。従って、本発明の周波数変
換回路では、歪を完全に除去した理想的な周波数変換出
力信号（変調出力信号）が得られることになる。
【００３３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に従って説明する。図１は、本発明の一実施形態に係る
周波数変換回路を変調器として構成した例を示すブロッ
ク図である。この変調器は３つの乗算器１１，１２，１
３と加算器１４を主体として構成される。
に従って説明する。図１は、本発明の一実施形態に係る
周波数変換回路を変調器として構成した例を示すブロッ
ク図である。この変調器は３つの乗算器１１，１２，１
３と加算器１４を主体として構成される。
【００３４】乗算器１１，１２，１３のそれぞれの一方
の入力端子には、入力端子１，２，３からの位相０°，
６０°，１２０°の高周波信号（ＲＦ信号）が入力され
る。乗算器１１，１２，１３のそれぞれの他方の入力端
子には、３相ローカル信号発生器２０からの位相０°，
６０°，１２０°のローカル信号がそれぞれ入力され
る。乗算器１１，１２，１３の出力信号は加算器１４で
加算合成され、出力端子４より変調出力信号として出力
される。
の入力端子には、入力端子１，２，３からの位相０°，
６０°，１２０°の高周波信号（ＲＦ信号）が入力され
る。乗算器１１，１２，１３のそれぞれの他方の入力端
子には、３相ローカル信号発生器２０からの位相０°，
６０°，１２０°のローカル信号がそれぞれ入力され
る。乗算器１１，１２，１３の出力信号は加算器１４で
加算合成され、出力端子４より変調出力信号として出力
される。
【００３５】３相ローカル信号発生器２０は、ローカル
発振器２１と縦続接続された２つの６０°移相器２２，
２３から構成され、ローカル発振器２１の出力から位相
０°のローカル信号、１段目の６０°移相器２２の出力
から位相６０°のローカル信号、２段目の６０°移相器
２３の出力から位相１２０°のローカル信号がそれぞれ
取り出される。
発振器２１と縦続接続された２つの６０°移相器２２，
２３から構成され、ローカル発振器２１の出力から位相
０°のローカル信号、１段目の６０°移相器２２の出力
から位相６０°のローカル信号、２段目の６０°移相器
２３の出力から位相１２０°のローカル信号がそれぞれ
取り出される。
【００３６】次に、本実施形態の変調器の作用について
説明する。今、乗算器１１，１２，１３にＲＦ信号とし
て帯域１０ＭＨｚの信号波が入力され、ローカル信号と
して２ＧＨｚの信号波が入力されるとする。この場合、
式（３）から明らかなように、変調出力信号は１．９９
ＧＨｚとなり、乗算器１１，１２，１３の各出力端子で
の３次歪は２．０３ＧＨｚにそれぞれ発生する。
説明する。今、乗算器１１，１２，１３にＲＦ信号とし
て帯域１０ＭＨｚの信号波が入力され、ローカル信号と
して２ＧＨｚの信号波が入力されるとする。この場合、
式（３）から明らかなように、変調出力信号は１．９９
ＧＨｚとなり、乗算器１１，１２，１３の各出力端子で
の３次歪は２．０３ＧＨｚにそれぞれ発生する。
【００３７】ここで、乗算器１１，１２，１３の出力端
子に発生する３次歪はそれぞれ０°，６０°，１２０°
の位相関係を保っているため、２つの信号波の合成波が
残りの１つの信号波と逆相の関係となる。従って、加算
器１４で乗算器１１，１２，１３の出力信号を加算する
と、加算器１４の出力信号では３次歪はキャンセルさ
れ、原理的に全く発生しなくなる。
子に発生する３次歪はそれぞれ０°，６０°，１２０°
の位相関係を保っているため、２つの信号波の合成波が
残りの１つの信号波と逆相の関係となる。従って、加算
器１４で乗算器１１，１２，１３の出力信号を加算する
と、加算器１４の出力信号では３次歪はキャンセルさ
れ、原理的に全く発生しなくなる。
【００３８】図２に、図１の乗算器１１，１２，１３と
加算器１４の部分の具体的な回路構成を示す。この回路
は平衡型乗算器を３つ並列に備えており、従来のダブル
バランスミキサに対してトリプルバランスミキサといえ
るものである。
加算器１４の部分の具体的な回路構成を示す。この回路
は平衡型乗算器を３つ並列に備えており、従来のダブル
バランスミキサに対してトリプルバランスミキサといえ
るものである。
【００３９】トランジスタＱ１，Ｑ２，Ｑ１１〜Ｑ１４
と電流源Ｉ１，Ｉ２および縮退抵抗Ｒ３で第１の乗算器
が構成され、トランジスタＱ３，Ｑ４，Ｑ１５〜Ｑ１８
と電流源Ｉ３，Ｉ４および縮退抵抗Ｒ４で第２の乗算器
が構成され、トランジスタＱ５，Ｑ６，Ｑ１９〜Ｑ２２
と電流源Ｉ５，Ｉ６および縮退抵抗Ｒ５で第３の乗算器
が構成される。
と電流源Ｉ１，Ｉ２および縮退抵抗Ｒ３で第１の乗算器
が構成され、トランジスタＱ３，Ｑ４，Ｑ１５〜Ｑ１８
と電流源Ｉ３，Ｉ４および縮退抵抗Ｒ４で第２の乗算器
が構成され、トランジスタＱ５，Ｑ６，Ｑ１９〜Ｑ２２
と電流源Ｉ５，Ｉ６および縮退抵抗Ｒ５で第３の乗算器
が構成される。
【００４０】トランジスタＱ１，Ｑ２とトランジスタＱ
１１〜Ｑ１４、トランジスタＱ３，Ｑ４とトランジスタ
Ｑ１５〜Ｑ１８およびトランジスタＱ５，Ｑ６とトラン
ジスタＱ１９〜Ｑ２２は、共通の負荷抵抗Ｒ１，Ｒ２を
介して電源Ｖｃｃとグラウンド間にいわゆる縦積みされ
た形で接続されている。
１１〜Ｑ１４、トランジスタＱ３，Ｑ４とトランジスタ
Ｑ１５〜Ｑ１８およびトランジスタＱ５，Ｑ６とトラン
ジスタＱ１９〜Ｑ２２は、共通の負荷抵抗Ｒ１，Ｒ２を
介して電源Ｖｃｃとグラウンド間にいわゆる縦積みされ
た形で接続されている。
【００４１】第１の乗算器１１のＲＦ入力端子Ｄ１，Ｄ
２であるトランジスタＱ１，Ｑ２のベース電極間に位相
０°の差動ＲＦ信号が入力され、ＬＯ入力端子Ｌ１，Ｌ
２であるトランジスタＱ１１，Ｑ１４のベース電極とト
ランジスタＱ１２，Ｑ１３のベース電極との間に位相０
°の差動ローカル信号が入力される。
２であるトランジスタＱ１，Ｑ２のベース電極間に位相
０°の差動ＲＦ信号が入力され、ＬＯ入力端子Ｌ１，Ｌ
２であるトランジスタＱ１１，Ｑ１４のベース電極とト
ランジスタＱ１２，Ｑ１３のベース電極との間に位相０
°の差動ローカル信号が入力される。
【００４２】また、第２の乗算器１２のＲＦ入力端子Ｄ
３，Ｄ４であるトランジスタＱ３，Ｑ４のベース電極間
に位相６０°の差動ＲＦ信号が入力され、ＬＯ入力端子
Ｌ３，Ｌ４であるトランジスタＱ１５，Ｑ１８のベース
電極とトランジスタＱ１６，Ｑ１７のベース電極との間
に位相６０°の差動ローカル信号が入力される。
３，Ｄ４であるトランジスタＱ３，Ｑ４のベース電極間
に位相６０°の差動ＲＦ信号が入力され、ＬＯ入力端子
Ｌ３，Ｌ４であるトランジスタＱ１５，Ｑ１８のベース
電極とトランジスタＱ１６，Ｑ１７のベース電極との間
に位相６０°の差動ローカル信号が入力される。
【００４３】また、第３の乗算器１３のＲＦ入力端子Ｄ
５，Ｄ６であるトランジスタＱ５，Ｑ６のベース電極間
に位相１２０°の差動ＲＦ信号が入力され、ＬＯ入力端
子Ｌ３，Ｌ４であるトランジスタＱ１９，Ｑ２２のベー
ス電極とトランジスタＱ２０，Ｑ２１のベース電極との
間に位相１２０°の差動ローカル信号が入力される。
５，Ｄ６であるトランジスタＱ５，Ｑ６のベース電極間
に位相１２０°の差動ＲＦ信号が入力され、ＬＯ入力端
子Ｌ３，Ｌ４であるトランジスタＱ１９，Ｑ２２のベー
ス電極とトランジスタＱ２０，Ｑ２１のベース電極との
間に位相１２０°の差動ローカル信号が入力される。
【００４４】このように本実施形態では、各乗算器はＲ
Ｆ信号が入力されるトランジスタＱ１〜Ｑ６、とローカ
ル信号が入力されるトランジスタＱ１１〜Ｑ２２が縦積
みとされ、さらにトランジスタＱ１とＱ２、トランジス
タＱ３とＱ４、トランジスタＱ５とＱ６、トランジスタ
Ｑ１１とＱ１２、トランジスタＱ１３とＱ１４、トラン
ジスタＱ１５とＱ１６、トランジスタＱ１７とＱ１８、
トランジスタＱ１９とＱ２０、トランジスタＱ２１とＱ
２２はそれぞれ差動回路を構成している。
Ｆ信号が入力されるトランジスタＱ１〜Ｑ６、とローカ
ル信号が入力されるトランジスタＱ１１〜Ｑ２２が縦積
みとされ、さらにトランジスタＱ１とＱ２、トランジス
タＱ３とＱ４、トランジスタＱ５とＱ６、トランジスタ
Ｑ１１とＱ１２、トランジスタＱ１３とＱ１４、トラン
ジスタＱ１５とＱ１６、トランジスタＱ１７とＱ１８、
トランジスタＱ１９とＱ２０、トランジスタＱ２１とＱ
２２はそれぞれ差動回路を構成している。
【００４５】第１、第２、第３の乗算器１１，１２，１
３からのそれぞれの出力信号は変調された信号であり、
これらが共通の負荷抵抗Ｒ１，Ｒ２により加算された
後、トランジスタＱ３１，Ｑ３２とその各エミッタ電極
に接続された抵抗Ｒ６，Ｒ７からなるエミッタフォロワ
回路を介して取り出されることにより、イメージ信号が
抑圧された所望の変調出力信号が出力端子Ｏ１，Ｏ２よ
り得られる。
３からのそれぞれの出力信号は変調された信号であり、
これらが共通の負荷抵抗Ｒ１，Ｒ２により加算された
後、トランジスタＱ３１，Ｑ３２とその各エミッタ電極
に接続された抵抗Ｒ６，Ｒ７からなるエミッタフォロワ
回路を介して取り出されることにより、イメージ信号が
抑圧された所望の変調出力信号が出力端子Ｏ１，Ｏ２よ
り得られる。
【００４６】次に、本発明に基づく変調器の効果につい
て、具体的なデータ例を挙げて説明する。
て、具体的なデータ例を挙げて説明する。
【００４７】図３は、本実施形態の変調器にＲＦ信号と
して１０ＭＨｚの信号波、ローカル信号として２ＧＨｚ
の信号波をそれぞれ入力したときの変調出力信号波形を
示している。変調出力信号は、振幅が１５０ｍＶ近い大
電力出力となっているが、波形は歪みのほとんどない良
好なものが得られていることが分かる。
して１０ＭＨｚの信号波、ローカル信号として２ＧＨｚ
の信号波をそれぞれ入力したときの変調出力信号波形を
示している。変調出力信号は、振幅が１５０ｍＶ近い大
電力出力となっているが、波形は歪みのほとんどない良
好なものが得られていることが分かる。
【００４８】図６に、比較のため図５に示した従来のダ
ブルバランスミキサの変調出力信号波形を示す。ＲＦ信
号、ローカル信号の振幅は図３の場合と同様である。但
し、図３と図６では乗算器一つ当りの消費電流を同一と
して比較している。図６に示すように、従来のダブルバ
ランスミキサでは、出力信号振幅が１００ｍＶ以下であ
るのにも関わらず、歪の非常に大きい波形となってい
る。
ブルバランスミキサの変調出力信号波形を示す。ＲＦ信
号、ローカル信号の振幅は図３の場合と同様である。但
し、図３と図６では乗算器一つ当りの消費電流を同一と
して比較している。図６に示すように、従来のダブルバ
ランスミキサでは、出力信号振幅が１００ｍＶ以下であ
るのにも関わらず、歪の非常に大きい波形となってい
る。
【００４９】図４に、本実施形態の変調器の変調出力信
号波形のフーリエ変換結果を示す。３次歪の発生周波数
である２．０３ＧＨｚのスペクトルは、ノイズレベル以
下であり、十分に抑圧されている。また、イメージスペ
クトル、ローカルリークも発生していないことが分か
る。
号波形のフーリエ変換結果を示す。３次歪の発生周波数
である２．０３ＧＨｚのスペクトルは、ノイズレベル以
下であり、十分に抑圧されている。また、イメージスペ
クトル、ローカルリークも発生していないことが分か
る。
【００５０】一方、従来のダブルバランスミキサの変調
出力信号波形のフーリエ変換結果では、図７に示すよう
に３次歪の発生周波数である２．０３ＧＨｚのスペクト
ルは０．１ｍＶ程度発生しており、歪が大きく含まれて
いることが分かる。
出力信号波形のフーリエ変換結果では、図７に示すよう
に３次歪の発生周波数である２．０３ＧＨｚのスペクト
ルは０．１ｍＶ程度発生しており、歪が大きく含まれて
いることが分かる。
【００５１】なお、上記実施形態では３個の乗算器を並
列に配置した例を説明したが、４個以上の乗算器を並列
に配置してもよい。例えば５個の乗算器を用い、３６°
ずつ位相のずれたＲＦ信号およびローカル信号を入力す
れば、５次歪が抑圧された出力信号を得ることができ
る。
列に配置した例を説明したが、４個以上の乗算器を並列
に配置してもよい。例えば５個の乗算器を用い、３６°
ずつ位相のずれたＲＦ信号およびローカル信号を入力す
れば、５次歪が抑圧された出力信号を得ることができ
る。
【００５２】また、本発明は変調器に限られるものでは
なく、例えば復調器にも適用が可能であり、周波数変換
回路に広く応用することができる。
なく、例えば復調器にも適用が可能であり、周波数変換
回路に広く応用することができる。
【００５３】
【発明の効果】以上説明したように、本発明の周波数変
換回路では３個以上の乗算器を用い、各乗算器に１８０
°を乗算器の個数で除した位相差を持つＲＦ信号および
ローカル信号を入力し、それらの出力を合成して周波数
変換出力信号を得る構成としたことにより、原理的に３
次歪などの奇数次歪やイメージを完全に除去することが
できる。
換回路では３個以上の乗算器を用い、各乗算器に１８０
°を乗算器の個数で除した位相差を持つＲＦ信号および
ローカル信号を入力し、それらの出力を合成して周波数
変換出力信号を得る構成としたことにより、原理的に３
次歪などの奇数次歪やイメージを完全に除去することが
できる。
【００５４】また、本発明の周波数変換回路では容易に
変換利得を大きくして大電力の出力信号が得られるた
め、後段の増幅器を必要以上に高利得にする必要がな
く、消費電力の増加、素子数の増加によるコストの増大
の問題を避けることができる。
変換利得を大きくして大電力の出力信号が得られるた
め、後段の増幅器を必要以上に高利得にする必要がな
く、消費電力の増加、素子数の増加によるコストの増大
の問題を避けることができる。
【００５５】さらに、本発明では乗算器に用いられる縮
退抵抗の端子電圧を大きくして３次歪みを抑える方法の
ようにＮＦを劣化させることもなくなる。
退抵抗の端子電圧を大きくして３次歪みを抑える方法の
ようにＮＦを劣化させることもなくなる。
【図１】本発明の一実施形態に係る周波数変換回路を変
調器に適用した例を示すブロック図
調器に適用した例を示すブロック図
【図２】同実施形態に係る変調器のより具体的な構成を
示す回路図
示す回路図
【図３】同実施形態に係る変調器の変調出力信号波形を
示す図
示す図
【図４】同実施形態に係る変調器の変調出力信号波形の
フーリエ変換結果を示す図
フーリエ変換結果を示す図
【図５】従来技術に基づくダブルバランスミキサの構成
を示す回路図
を示す回路図
【図６】従来技術に基づくダブルバランスミキサの変調
出力信号波形を示す図
出力信号波形を示す図
【図７】従来技術に基づくダブルバランスミキサの変調
出力信号波形のフーリエ変換結果を示す図
出力信号波形のフーリエ変換結果を示す図
１，２，３，…ＲＦ信号入力端子 ４…変調信号出力端子 １１，１２，１３…乗算器 １４…加算器 ２０…３相ローカル信号発生器 ２１…ローカル発振器 ２２，２３…６０°移相器 Ｑ１〜Ｑ３２…トランジスタ Ｒ１〜Ｒ７…抵抗 Ｌ１，Ｌ２…０°位相ローカル信号入力端子 Ｌ３，Ｌ４…６０°位相ローカル信号入力端子 Ｌ５，Ｌ６…１２０°位相ローカル信号入力端子 Ｄ１，Ｄ２…０°位相ＲＦ信号入力端子 Ｄ３，Ｄ４…６０°位相ＲＦ信号入力端子 Ｄ５，Ｄ６…１２０°位相ＲＦ信号入力端子 Ｏ１，Ｏ２…変調信号出力端子 Ｉ１〜Ｉ６…定電流源
Claims (4)
- 【請求項１】高周波信号と局部発振信号との乗算を行う
ｎ個（但し、ｎは３以上の整数）の乗算器と、 前記ｎ個の乗算器に互いに１８０°／ｎずつ位相のずれ
た高周波信号を入力する高周波信号入力手段と、 前記ｎ個の乗算器に互いに１８０°／ｎずつ位相のずれ
た局部発振信号を入力する局部発振信号入力手段と、 前記ｎ個の乗算器の出力信号を加算合成して出力する信
号出力手段とを有することを特徴とする周波数変換回
路。 - 【請求項２】高周波信号と局部発振信号との乗算を行う
３個の乗算器と、 前記３個の乗算器に互いに６０°ずつ位相のずれた高周
波信号を入力する高周波信号入力手段と、 前記ｎ個の乗算器に互いに６０°ずつ位相のずれた局部
発振信号を入力する局部発振信号入力手段と、 前記３個の乗算器の出力信号を加算合成して出力する信
号出力手段とを有することを特徴とする周波数変換回
路。 - 【請求項３】前記乗算器は、前記高周波信号が入力され
るトランジスタと前記局部発振信号が入力されるトラン
ジスタを縦積みで構成していることを特徴とする請求項
１または２に記載の周波数変換回路。 - 【請求項４】前記乗算器は、前記高周波信号が入力され
るトランジスタおよび前記局部発振信号が入力されるト
ランジスタがそれぞれ差動回路を構成していることを特
徴とする請求項３に記載の周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11093895A JP2000286643A (ja) | 1999-03-31 | 1999-03-31 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11093895A JP2000286643A (ja) | 1999-03-31 | 1999-03-31 | 周波数変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286643A true JP2000286643A (ja) | 2000-10-13 |
Family
ID=14095230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11093895A Pending JP2000286643A (ja) | 1999-03-31 | 1999-03-31 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000286643A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1538741A1 (en) * | 2003-12-05 | 2005-06-08 | Semiconductor Ideas to The Market (ItoM) BV | Multiplier device |
| JP2008523734A (ja) * | 2004-12-10 | 2008-07-03 | マックスリニアー，インコーポレイティド | 高調波除去受信機のアーキテクチャーと混合器 |
| JP2008311988A (ja) * | 2007-06-15 | 2008-12-25 | Renesas Technology Corp | 送受信機 |
| JP2009147790A (ja) * | 2007-12-17 | 2009-07-02 | Renesas Technology Corp | 送受信機 |
| JP2012065017A (ja) * | 2010-09-14 | 2012-03-29 | Renesas Electronics Corp | ハーモニックリジェクションミキサ及び位相調整方法 |
| JP2012129636A (ja) * | 2010-12-13 | 2012-07-05 | Steady Design Ltd | 周波数変換回路、送信機、及び受信機 |
| US8306157B2 (en) | 2004-10-12 | 2012-11-06 | Maxlinear, Inc. | Receiver architecture with digitally generated intermediate frequency |
| US8311156B2 (en) | 2004-10-12 | 2012-11-13 | Maxlinear, Inc. | Hybrid receiver architecture using upconversion followed by direct downconversion |
| US8718584B2 (en) | 2004-04-13 | 2014-05-06 | Maxlinear, Inc. | Dual conversion receiver with programmable intermediate frequency and channel selection |
-
1999
- 1999-03-31 JP JP11093895A patent/JP2000286643A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1538741A1 (en) * | 2003-12-05 | 2005-06-08 | Semiconductor Ideas to The Market (ItoM) BV | Multiplier device |
| WO2005055414A1 (en) * | 2003-12-05 | 2005-06-16 | Semiconductors Ideas To The Market (Itom) B.V. | Multiplier device |
| US8718584B2 (en) | 2004-04-13 | 2014-05-06 | Maxlinear, Inc. | Dual conversion receiver with programmable intermediate frequency and channel selection |
| US8306157B2 (en) | 2004-10-12 | 2012-11-06 | Maxlinear, Inc. | Receiver architecture with digitally generated intermediate frequency |
| US8311156B2 (en) | 2004-10-12 | 2012-11-13 | Maxlinear, Inc. | Hybrid receiver architecture using upconversion followed by direct downconversion |
| JP2008523734A (ja) * | 2004-12-10 | 2008-07-03 | マックスリニアー，インコーポレイティド | 高調波除去受信機のアーキテクチャーと混合器 |
| JP2012034406A (ja) * | 2004-12-10 | 2012-02-16 | Maxlinear Inc | 高調波除去受信機のアーキテクチャーと混合器 |
| US8285240B2 (en) | 2004-12-10 | 2012-10-09 | Maxlinear, Inc. | Harmonic reject receiver architecture and mixer |
| JP2008311988A (ja) * | 2007-06-15 | 2008-12-25 | Renesas Technology Corp | 送受信機 |
| JP2009147790A (ja) * | 2007-12-17 | 2009-07-02 | Renesas Technology Corp | 送受信機 |
| JP2012065017A (ja) * | 2010-09-14 | 2012-03-29 | Renesas Electronics Corp | ハーモニックリジェクションミキサ及び位相調整方法 |
| JP2012129636A (ja) * | 2010-12-13 | 2012-07-05 | Steady Design Ltd | 周波数変換回路、送信機、及び受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5574755A (en) | I/Q quadraphase modulator circuit | |
| US7949313B2 (en) | Direct conversion device with compensation means for a transmission path of a wireless communication equipment | |
| US7336940B2 (en) | Frequency conversion techniques using antiphase mixing | |
| US5995819A (en) | Frequency converter and radio receiver using same | |
| EP1547258B1 (en) | Subharmonic mixer | |
| US7978785B2 (en) | Quadrature frequency doubler with adjustable phase offset | |
| EP0877476A1 (en) | Down conversion mixer | |
| US6324388B1 (en) | Image reject mixer circuit arrangements | |
| US20100048152A1 (en) | Mixer circuit and method of operation | |
| JP2001284968A (ja) | 移相器、加算器、イメージリジェクションミキサ及びそれを用いた受信機 | |
| JP2000286643A (ja) | 周波数変換回路 | |
| US7085548B1 (en) | Harmonic mixer | |
| US20230253994A1 (en) | Transmitter circuit, compensation value calibration device and method for calibrating compensation values | |
| Wu et al. | 5.2/5.7-GHz 48-dB image rejection GaInP/GaAs HBT Weaver down-converter using LO frequency quadrupler | |
| JP3392679B2 (ja) | 周波数変換器およびこれを用いた無線受信機 | |
| WO2010032283A1 (ja) | 高調波注入プッシュプル増幅器 | |
| JP4255875B2 (ja) | 広帯域４５度移相器 | |
| US7522903B2 (en) | Three-phase mixer-system | |
| Liu | A 2.7-V dual-frequency single-sideband mixer [for PCS] | |
| US11444819B1 (en) | Adaptive digital receiver path linearizer | |
| JP6921358B2 (ja) | ミクサ | |
| JP2000196363A (ja) | 周波数変換回路、信号変換回路、信号増幅回路、歪み補償回路、及び高周波無線通信装置 | |
| JP2009218637A (ja) | ミキサ | |
| WO2004001992A1 (en) | Improvements in or relating to rf receivers | |
| JPH08204460A (ja) | 周波数変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |