JP2000285601A - Disk reproducing device - Google Patents
Disk reproducing deviceInfo
- Publication number
- JP2000285601A JP2000285601A JP11083789A JP8378999A JP2000285601A JP 2000285601 A JP2000285601 A JP 2000285601A JP 11083789 A JP11083789 A JP 11083789A JP 8378999 A JP8378999 A JP 8378999A JP 2000285601 A JP2000285601 A JP 2000285601A
- Authority
- JP
- Japan
- Prior art keywords
- data
- disk
- information
- intermediate data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
- G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
- G11B2020/1267—Address data
- G11B2020/1271—Address data the address data being stored in a subcode, e.g. in the Q channel of a CD
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
- G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
- G11B2020/1277—Control data, system data or management information, i.e. data used to access or process user data for managing gaps between two recordings, e.g. control data in linking areas, run-in or run-out fields, guard or buffer zones
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディスク型記録媒
体から読み出される情報に基づいてＲＯＭデータまたは
オーディオデータを生成するディスク再生装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a disk reproducing apparatus for generating ROM data or audio data based on information read from a disk type recording medium.
【０００２】[0002]
【従来の技術】デジタルオーディオに用いられるＣＤを
デジタルデータの読み出し専用メモリ（ＲＯＭ）として
活用するＣＤ−ＲＯＭシステムにおいては、ディスクか
ら読み出されるデータの信頼性を高めるため、読み出さ
れたデジタルデータに対して符号誤りの訂正処理が二重
に施される。これらの訂正処理は、オーディオシステム
と共通のデジタル信号処理部で１回目を実行し、ＣＤ−
ＲＯＭシステム専用に設けられるＣＤ−ＲＯＭデコーダ
で２回目を実行するように構成される。2. Description of the Related Art In a CD-ROM system in which a CD used for digital audio is utilized as a read-only memory (ROM) for digital data, in order to improve the reliability of data read from a disk, the read digital data is read. On the other hand, code error correction processing is performed twice. These correction processes are performed first by a digital signal processing unit common to the audio system, and the CD-
The CD-ROM decoder provided exclusively for the ROM system is configured to execute the second time.
【０００３】図４は、ＣＤ−ＲＯＭシステムの構成を示
すブロック図で、図５は、このシステムの各部で取り扱
われるデータの構成図である。FIG. 4 is a block diagram showing the configuration of a CD-ROM system. FIG. 5 is a diagram showing the configuration of data handled by each unit of the system.
【０００４】ピックアップ１は、ディスク２に照射され
る光の反射光を受け、その光の強弱を電圧値の変化とし
て取り出す。ピックアップ制御回路３は、ピックアップ
１がディスク２に記憶されたデータを正しい順序で読み
出すことができるように、ディスク２に対するピックア
ップ１の読み取り位置を制御する。ディスク２の再生で
は、ピックアップ１で読み取られるトラックの線速度を
一定に保つようにするため、ピックアップ制御回路３に
よるピックアップ１の位置の制御に合わせて、ディスク
２を所定の速度で回転駆動するようにサーボ制御（ＣＬ
Ｖ制御：Constant Linear Velocity）が行われる。ある
いは、ディスク２の回転の角速度を一定に保つようにサ
ーボ制御（ＣＡＶ制御: Constant Angular Velocity）
が行われる。The pickup 1 receives reflected light of the light radiated on the disk 2 and takes out the intensity of the light as a change in voltage value. The pickup control circuit 3 controls a reading position of the pickup 1 with respect to the disk 2 so that the pickup 1 can read data stored in the disk 2 in a correct order. In reproducing the disc 2, the disc 2 is rotated at a predetermined speed in accordance with the control of the position of the pickup 1 by the pickup control circuit 3 in order to keep the linear velocity of the track read by the pickup 1 constant. Servo control (CL
V control: Constant Linear Velocity is performed. Alternatively, servo control (CAV control: Constant Angular Velocity) to keep the angular velocity of rotation of the disk 2 constant
Is performed.
【０００５】アナログ処理回路４は、ピックアップ１か
ら出力される電圧値の変化を読み取り、５８８ビットを
１フレームとするＥＦＭ(Eight to Fourteen Modulatio
n)信号を生成する。このＥＦＭ信号は、図５に示すよう
に、各フレームの始まりの２４ビットが同期信号に割り
当てられ、その後に３ビットの接続ビットを挟んで１４
ビットがデータビットに繰り返し割り当てられている。
即ち、ディスク１の記録トラックには、ＥＦＭ信号が連
続して記憶されており、ピックアップ１及びアナログ処
理回路４によってＥＦＭ信号が再生されることになる。[0005] The analog processing circuit 4 reads a change in the voltage value output from the pickup 1 and uses an EFM (Eight to Fourteen Modulatio) in which 588 bits are used as one frame.
n) Generate a signal. As shown in FIG. 5, in the EFM signal, the first 24 bits of each frame are allocated to a synchronization signal, and thereafter, 14 bits are sandwiched across 3 connection bits.
Bits are repeatedly assigned to data bits.
That is, the EFM signal is continuously stored in the recording track of the disk 1, and the pickup 1 and the analog processing circuit 4 reproduce the EFM signal.
【０００６】デジタル処理回路５は、アナログ処理回路
４から入力されるＥＦＭ信号に対してＥＦＭ復調を施
し、１４ビットを８ビットに変換する。このＥＦＭ復調
の際には、同期信号に続く最初のデータビットから８ビ
ットのサブコードデータが生成され、残された３２個の
データビットから３２バイトのシンボルデータが生成さ
れる。さらに、３２バイトのシンボルデータに対して、
ＣＩＲＣ(Cross-Interleave Reed-Solomon Code)復号を
施し、１フレームが２４バイトからなるＲＯＭデータあ
るいは１２ワードからなるオーディオデータが生成され
る。ＲＯＭデータは、デコーダ回路６に供給され、オー
ディオデータは、デジタルアンプ等へ出力される。The digital processing circuit 5 performs EFM demodulation on the EFM signal input from the analog processing circuit 4 and converts 14 bits to 8 bits. In the EFM demodulation, 8-bit subcode data is generated from the first data bit following the synchronization signal, and 32-byte symbol data is generated from the remaining 32 data bits. Furthermore, for 32 bytes of symbol data,
A CIRC (Cross-Interleave Reed-Solomon Code) decoding is performed to generate ROM data of one frame of 24 bytes or audio data of 12 words. The ROM data is supplied to the decoder circuit 6, and the audio data is output to a digital amplifier or the like.
【０００７】デコーダ回路６は、デジタル処理回路５か
ら入力されるＲＯＭデータに対して、誤り訂正符号（Ｅ
ＣＣ）及び誤り検出符号（ＥＤＣ）に基づく符号誤りの
訂正処理及び検出処理を行い、処理が完了したＲＯＭデ
ータをホストコンピュータへ出力する。このデコーダ回
路６における処理では、通常、ＥＣＣによってデータの
符号誤りを訂正した後、ＥＤＣによって符号誤りが正し
く訂正されているか否かを確認するようにしている。そ
して、符号の誤りが残されているときには、再度ＥＣＣ
による符号誤りの訂正処理を施すか、あるいは、エラー
フラグを付加した状態で、符号誤りを含んだままのＲＯ
Ｍデータをホストコンピュータへ出力するように構成さ
れる。[0007] The decoder circuit 6 applies an error correction code (E) to the ROM data input from the digital processing circuit 5.
CC) and an error detection code (EDC) to correct and detect a code error, and output the processed ROM data to the host computer. In the processing in the decoder circuit 6, usually, after correcting a code error of data by ECC, it is checked whether or not the code error is correctly corrected by EDC. When a code error is left, the ECC
Correction of the code error according to
It is configured to output M data to a host computer.
【０００８】バッファＲＡＭ７は、デコーダ回路６に接
続され、デジタル処理回路５からデコーダ回路６に入力
されるＲＯＭデータを１ブロック単位で一時的に記憶す
る。ＥＣＣ及びＥＤＣは、１ブロック分のＲＯＭデータ
に対して付加されるため、デコーダ回路６での処理には
少なくとも１ブロック分のＲＯＭデータが必要となる。
そこで、それぞれの処理で必要な１ブロック分のＲＯＭ
データを記憶するようにバッファＲＡＭ７が設けられ
る。[0008] The buffer RAM 7 is connected to the decoder circuit 6 and temporarily stores ROM data input from the digital processing circuit 5 to the decoder circuit 6 in block units. Since ECC and EDC are added to one block of ROM data, at least one block of ROM data is required for processing in the decoder circuit 6.
Therefore, one block of ROM required for each process
A buffer RAM 7 is provided to store data.
【０００９】以上のアナログ処理回路４、デジタル処理
回路５及びデコーダ回路６の各処理動作は、制御プログ
ラムに従うと共に、ホストコンピュータから入力される
コマンドデータに従って動作するマイクロプロセッサに
よって制御される。これにより、ホストコンピュータか
らの指示に応答して各部の動作が制御され、デコーダ回
路６からホストコンピュータへ所望のＲＯＭデータが出
力されるようになる。The respective processing operations of the analog processing circuit 4, the digital processing circuit 5, and the decoder circuit 6 are controlled by a microprocessor operating according to a control program and according to command data input from a host computer. As a result, the operation of each section is controlled in response to an instruction from the host computer, and desired ROM data is output from the decoder circuit 6 to the host computer.
【００１０】[0010]
【発明が解決しようとする課題】ディスク２にオーディ
オ用のデータが記録されているとき、オーディオデータ
を所定の周波数で取り出せるようにするため、ディスク
２は１倍速（約５００〜約２，５００ｒｐｍ）のＣＬＶ
制御で回転駆動される。一方、ディスク２にコンピュー
タ機器用のデータが記録されているとき、データを高速
で読み出してコンピュータ機器へ転送できるように、デ
ィスク２は、数倍〜数十倍速で回転駆動される。このデ
ィスク２の回転駆動においては、スピンドルサーボ系の
負担を軽減するため、ＣＬＶ制御からＣＡＶ制御へ移行
する傾向にある。When audio data is recorded on the disk 2, the disk 2 is operated at a normal speed (about 500 to about 2,500 rpm) so that the audio data can be extracted at a predetermined frequency. CLV
It is driven to rotate by control. On the other hand, when data for a computer device is recorded on the disk 2, the disk 2 is rotated at several times to several tens times speed so that the data can be read out at high speed and transferred to the computer device. In the rotation drive of the disk 2, there is a tendency to shift from CLV control to CAV control in order to reduce the load on the spindle servo system.
【００１１】ディスク２をＣＡＶ駆動する場合、ディス
ク２に対するピックアップ１の位置が変化すると、読み
出されるデータの周波数が変化することになる。このた
め、ディスク２をＣＡＶ駆動する場合には、一定の周波
数を維持する必要があるオーディオデータを再生できな
い。When the disk 2 is driven by CAV, when the position of the pickup 1 with respect to the disk 2 changes, the frequency of the data to be read changes. For this reason, when the disk 2 is driven by CAV, audio data that needs to maintain a certain frequency cannot be reproduced.
【００１２】そこで本発明は、ディスクをＣＡＶ駆動し
ながら、オーディオデータの再生を可能にすることを目
的とする。An object of the present invention is to make it possible to reproduce audio data while CAV driving a disk.
【００１３】[0013]
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、ディスク型記録媒体から情報を読み出し、その情報
の内容に応じて、コンピュータ機器で読み取り可能な第
１のデータまたは音声信号を再生する第２のデータを生
成するディスク再生装置において、ディスク型記録媒体
からの読み出し情報に応じて状態を反転する二値信号を
取り込み、上記読み出し情報で表される主情報と付加情
報とを含む中間データを生成するデジタル処理回路と、
上記中間データを記憶するメモリ回路と、上記中間デー
タを取り込んで上記メモリ回路に書き込むと共に、上記
メモリ回路から上記中間データを読み出して上記第１の
データまたは上記第２のデータとして出力するデコーダ
回路と、を備え、上記デコーダ回路は、上記中間データ
の主情報及び付加情報を同期情報と共に所定のフォーマ
ットに配列して上記第２のデータを生成するオーディオ
インタフェースを有することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and the feature of the present invention is that information is read from a disk-type recording medium and the information is read in accordance with the content of the information. A disk reproducing apparatus for generating first data or second data for reproducing an audio signal readable by a computer device, wherein a binary signal for inverting a state according to information read from a disk-type recording medium is captured; A digital processing circuit that generates intermediate data including main information and additional information represented by the read information,
A memory circuit for storing the intermediate data, a decoder circuit for receiving the intermediate data and writing the intermediate data, reading the intermediate data from the memory circuit, and outputting the intermediate data as the first data or the second data; Wherein the decoder circuit has an audio interface for arranging the main information and the additional information of the intermediate data together with synchronization information in a predetermined format to generate the second data.
【００１４】本発明によれば、ディスク型記録媒体から
読み出されるデータをデコーダ回路に接続されるメモリ
回路に記憶した後、一定の周期で読み出すようにしたこ
とで、記録媒体からの読み出し周波数が変化しても、再
生データの周波数を一定に維持することができる。According to the present invention, after the data read from the disk-type recording medium is stored in the memory circuit connected to the decoder circuit, the data is read at a constant cycle, so that the frequency of reading from the recording medium changes. However, the frequency of the reproduced data can be kept constant.
【００１５】[0015]
【発明の実施の形態】図１は、本発明のディスク再生装
置の要部を示すブロック図でる。この図に示すデジタル
処理回路１０及びデコーダ回路２０は、図４に示すディ
スク再生装置のデジタル処理回路５及びデコーダ回路６
に相当するものである。なお、デジタル処理回路１０に
入力されるＥＦＭ信号は、図４と同様に、ピックアップ
及びアナログ処理回路により生成される。FIG. 1 is a block diagram showing a main part of a disk reproducing apparatus according to the present invention. The digital processing circuit 10 and the decoder circuit 20 shown in this figure are the digital processing circuit 5 and the decoder circuit 6 of the disc reproducing apparatus shown in FIG.
Is equivalent to The EFM signal input to the digital processing circuit 10 is generated by a pickup and an analog processing circuit, as in FIG.
【００１６】デジタル処理回路１０は、ＥＦＭ信号に対
してＥＦＭ復調を施し、１４ビットを８ビットに変換し
て、１バイトのサブコードデータと３２バイトのシンボ
ルデータとが生成される。さらに、３２バイトのシンボ
ルデータに対して、ＣＩＲＣ復号を施し、１フレームが
２４バイトからなるＲＯＭデータあるいは１２ワードか
らなるオーディオデータを生成する。このデジタル処理
回路１０は、ＲＯＭデータ及びオーディオデータをサブ
コードデータと共にデコーダ回路２０に供給する。ま
た、ＣＩＲＣ復号において、符号誤りを訂正できなかっ
た場合には、ＲＯＭデータまたはオーディオデータにエ
ラーフラグを付して出力する。即ち、ＲＯＭデータまた
はオーディオデータに含まれるエラーの数が多くなる
と、ＣＩＲＣ復号で訂正しきれないため、ＲＯＭデータ
またはオーディオデータは、エラーを含んだままデコー
ダ回路２０に供給される。このとき、エラーの有無を示
す情報として、エラーフラグが供給される。The digital processing circuit 10 performs EFM demodulation on the EFM signal, converts 14 bits to 8 bits, and generates 1-byte subcode data and 32-byte symbol data. Further, CIRC decoding is performed on the 32-byte symbol data to generate ROM data having one frame of 24 bytes or audio data having 12 words. The digital processing circuit 10 supplies ROM data and audio data to a decoder circuit 20 together with subcode data. If a code error cannot be corrected in the CIRC decoding, the ROM data or audio data is output with an error flag. That is, if the number of errors included in the ROM data or the audio data increases, the error cannot be corrected by the CIRC decoding. Therefore, the ROM data or the audio data is supplied to the decoder circuit 20 including the error. At this time, an error flag is supplied as information indicating the presence or absence of an error.
【００１７】デコーダ回路２０は、ＤＳＰインタフェー
ス２１、エラー訂正部２２、オーディオインタフェース
２３、ホストインタフェース２４及びメモリ制御部２５
より構成され、バッファＲＡＭ３０に接続される。ＤＳ
Ｐインタフェース２１は、デジタル処理回路１０から入
力されるＲＯＭデータ及びオーディオデータをサブコー
ドデータと共に取り込み、順次メモリ制御部２５を介し
てバッファＲＡＭ３０へ書き込む。このＤＳＰインタフ
ェース２１は、ＲＯＭデータが入力されるときに限っ
て、ＲＯＭデータに対してディスクランブル処理を施
す。また、ＤＳＰインタフェース２１には、デジタル処
理回路１０のＥＦＭ復調の際に生成されたサブコードデ
ータについても取り込まれ、ＲＯＭデータあるいはオー
ディオデータと併せてメモリ制御部２５からバッファＲ
ＡＭ３０へ供給される。The decoder circuit 20 includes a DSP interface 21, an error correction unit 22, an audio interface 23, a host interface 24, and a memory control unit 25.
And is connected to the buffer RAM 30. DS
The P interface 21 captures the ROM data and audio data input from the digital processing circuit 10 together with the subcode data, and sequentially writes the data into the buffer RAM 30 via the memory control unit 25. The DSP interface 21 performs a descrambling process on the ROM data only when the ROM data is input. The DSP interface 21 also takes in the subcode data generated at the time of the EFM demodulation of the digital processing circuit 10, and sends the subcode data from the memory control unit 25 to the buffer R together with the ROM data or audio data.
AM30.
【００１８】エラー訂正部２２は、バッファＲＡＭ３０
にＲＯＭデータが記憶されているときに限って、ＲＯＭ
データに含まれる誤り訂正符号（ＥＣＣ）に従い、１ブ
ロック単位で、ＲＯＭデータに含まれる符号誤りを訂正
する。この訂正処理では、符号誤りのあった箇所につい
て、バッファＲＡＭ３０内のＲＯＭデータが訂正データ
に書き換えられる。さらに、エラー訂正部２２は、ＲＯ
Ｍデータに含まれる誤り検出符号（ＥＤＣ）に従い、訂
正処置を施されたＲＯＭデータの符号誤りを検出する。
この検出処理では、符号誤りが検出されても訂正は行わ
ず、ＲＯＭデータにエラーフラグを設定する。The error correction unit 22 includes a buffer RAM 30
Only when the ROM data is stored in the ROM
According to an error correction code (ECC) included in the data, a code error included in the ROM data is corrected in units of one block. In this correction processing, the ROM data in the buffer RAM 30 is rewritten to the corrected data at the place where the code error occurred. Further, the error correction unit 22 outputs the RO
In accordance with an error detection code (EDC) included in the M data, a code error of the ROM data subjected to the correction processing is detected.
In this detection processing, even if a code error is detected, no correction is performed, and an error flag is set in the ROM data.
【００１９】オーディオインタフェース回路２３は、メ
モリ制御部２５に接続され、バッファＲＡＭ３０にオー
ディオデータが記憶されたとき、そのオーディオデータ
を読み出し、所定のフォーマットに配列して出力する。
このオーディオインタフェース回路２３は、デジタル処
理回路１０からのオーディオデータの出力速度に関係な
く、常に一定の周期で読み出し動作を繰り返す。ホスト
インタフェース２４は、メモリ制御部２５に接続され、
外部のホストコンピュータ（図示せず）からの指示に応
答して、バッファＲＡＭ３０から所望のＲＯＭデータを
読み出して出力する。このホストインタフェース２４で
は、ホスト側からの制御命令を受け取り、そのまま、ま
たは、バッファＲＡＭ２０に一旦蓄積した後、各部の動
作を制御するマイクロプロセッサに供給するように構成
される。The audio interface circuit 23 is connected to the memory control unit 25, and when audio data is stored in the buffer RAM 30, reads out the audio data, arranges the audio data in a predetermined format, and outputs the data.
The audio interface circuit 23 always repeats the read operation at a constant cycle regardless of the output speed of the audio data from the digital processing circuit 10. The host interface 24 is connected to the memory control unit 25,
In response to an instruction from an external host computer (not shown), desired ROM data is read from buffer RAM 30 and output. The host interface 24 is configured to receive a control command from the host and to temporarily store it in the buffer RAM 20 as it is, and then supply it to a microprocessor that controls the operation of each unit.
【００２０】メモリ制御回路２５は、上述の各部とバッ
ファＲＡＭ３０との間に接続され、各部の動作に対応し
ながら、各部からバッファＲＡＭ３０へのアクセスを時
分割で制御する。即ち、バッファＲＡＭ３０に対するデ
ータの入出力が１系統であるため、ＤＳＰインタフェー
ス２１、エラー訂正部２２、オーディオインタフェース
２３及びホストインタフェース２４が、それぞれの動作
タイミングに合わせて、順次アクセスできるように構成
している。The memory control circuit 25 is connected between the above-described units and the buffer RAM 30, and controls access from each unit to the buffer RAM 30 in a time-division manner while corresponding to the operation of each unit. That is, since data is input / output to / from the buffer RAM 30 in one system, the DSP interface 21, the error correction unit 22, the audio interface 23, and the host interface 24 are configured to be sequentially accessible in accordance with their respective operation timings. I have.
【００２１】バッファＲＡＭ３０は、図４に示すバッフ
ァＲＡＭ７と同一のものであり、デコーダ回路２０に接
続される。このバッファＲＡＭ３０は、適数ブロック分
のＲＯＭデータあるいはオーディオデータと、それぞれ
に対応するサブコードデータとを記憶できる容量を有す
る。例えば、図２に示すように、オーディオデータの記
憶領域と共にサブコードデータの記憶領域が確保されて
おり、１ブロック単位に区切られたオーディオデータＤ
Ａ１、ＤＡ２、・・・が、各ブロックに対応するサブコ
ードデータＳＣ１、ＳＣ２、・・・と共に記憶される。
さらに、バッファＲＡＭ３０には、デジタル処理回路１
０から供給されるエラーフラグを表すエラーフラグデー
タの記憶領域が確保される。そして、その領域には、オ
ーディオデータＤＡ１、ＤＡ２、・・・に対応するエラ
ーフラグデータＥＦ１、ＥＦ２、・・・が記憶される。The buffer RAM 30 is the same as the buffer RAM 7 shown in FIG. The buffer RAM 30 has a capacity capable of storing an appropriate number of blocks of ROM data or audio data and corresponding subcode data. For example, as shown in FIG. 2, a storage area for sub-code data is secured together with a storage area for audio data, and audio data D divided into blocks is provided.
A1, DA2,... Are stored together with subcode data SC1, SC2,.
Further, the digital processing circuit 1 is stored in the buffer RAM 30.
A storage area for error flag data representing an error flag supplied from 0 is secured. Then, error flag data EF1, EF2,... Corresponding to the audio data DA1, DA2,.
【００２２】ところで、バッファＲＡＭ３０に十分な容
量が確保されているとしても、オーディオデータの場合
には、一般に、記録媒体からの読み出し速度が、オーデ
ィオインタフェース２３による読み出しよりも速く設定
されている。このため、バッファＲＡＭ３０の空き容量
は、時間経過と共に減少することになる。そこで、ＤＳ
Ｐインタフェース２１の書き込みアドレスとオーディオ
インタフェース２３の読み出しアドレスとを管理し、バ
ッファＲＡＭ３０の空き容量の検出を行うようにしてい
る。そして、その空き容量が、下限値よりも少なくなっ
た時点で、記録媒体の再生動作を一時的に停止し、上限
値よりも多くなった時点で、記録媒体の再生動作を再開
するように制御している。このような制御は、デジタル
処理回路１０及びデコーダ回路２０の動作を制御するマ
イクロプロセッサによる方法、そのための制御部をデコ
ーダ回路２０内に設ける方法等によって実現される。By the way, even if the buffer RAM 30 has a sufficient capacity, in the case of audio data, the reading speed from the recording medium is generally set faster than the reading by the audio interface 23. For this reason, the free space of the buffer RAM 30 decreases with time. So DS
The write address of the P interface 21 and the read address of the audio interface 23 are managed, and the free space of the buffer RAM 30 is detected. Then, when the free space becomes smaller than the lower limit, the reproducing operation of the recording medium is temporarily stopped, and when the free space becomes larger than the upper limit, the reproducing operation of the recording medium is restarted. are doing. Such control is realized by a method using a microprocessor for controlling the operations of the digital processing circuit 10 and the decoder circuit 20, a method for providing a control unit for the control in the decoder circuit 20, and the like.
【００２３】オーディオインタフェース２３から出力さ
れるオーディオデータは、１フレームが、３２ビットの
サブフレーム２組で形成され、連続した９６フレーム、
即ち、連続した１９２組のサブフレームによって１ブロ
ックが構成される。サブフレームは、図３に示すよう
に、最初の４ビット（０bit〜３bit）が同期信号に割り
当てられ、続く４ビット（４bit〜７bit）が、機能拡張
のための領域、一般的にはオキジャリ(Auxiliary)と称
される領域に割り当てられる。そして、次の２０ビット
（８bit〜２７bit）がデータ領域に割り当てられ、最後
の４ビット（２８bit〜３１bit）が、バリディティフラ
グＶ、ユーザデータＵ、チャネルステータスＣ、パリテ
ィビットＰにそれぞれ割り当てられる。バリディティフ
ラグＶ、ユーザデータＵ、チャネルステータスＣ、パリ
ティビットＰについては、１ブロック分（１９２ビッ
ト）を所定の規則に従って配列することで、各種のイン
デックス情報を表すように付されている。The audio data output from the audio interface 23 is such that one frame is formed of two sets of 32-bit sub-frames, and 96 continuous frames,
That is, one block is composed of 192 consecutive subframes. As shown in FIG. 3, in the subframe, the first 4 bits (0 to 3 bits) are allocated to the synchronization signal, and the subsequent 4 bits (4 to 7 bits) are allocated to an area for function expansion, generally an occupancy ( Auxiliary). Then, the next 20 bits (8 bits to 27 bits) are allocated to the data area, and the last 4 bits (28 bits to 31 bits) are allocated to the validity flag V, user data U, channel status C, and parity bit P, respectively. The validity flag V, the user data U, the channel status C, and the parity bit P are assigned to represent various types of index information by arranging one block (192 bits) according to a predetermined rule.
【００２４】デコーダ回路２０に内蔵されるオーディオ
インタフェース２３は、バッファＲＡＭ３０から一定の
周期でオーディオデータを読み出すと同時に、サブコー
ドデータを併せて読み出し、そのサブコードデータに含
まれる情報に基づいてバリディティフラグＶ、ユーザデ
ータＵ、チャネルステータスＣ、パリティビットＰを生
成する。そして、それらの符号を図３に示すようなフォ
ーマットに配置して一定の周期でデジタルアンプ等の外
部機器へ出力する。このオーディオインタフェース２３
においては、互いに同じタイミングで処理されてバッフ
ァＲＡＭ３０に書き込まれたオーディオデータとサブコ
ードデータとを、同じタイミングで読み出すことで、オ
ーディオデータとサブコードデータとのタイミングを確
実に一致させている。従って、記録媒体の再生速度に関
係なく、所定の周期を維持するオーディオデータを得る
ことができるため、ディスク型記録媒体をＣＡＶ駆動し
ながらも、オーディオデータを容易に再生することがで
きる。An audio interface 23 incorporated in the decoder circuit 20 reads audio data from the buffer RAM 30 at a constant period, reads sub-code data together, and performs validity based on information contained in the sub-code data. A flag V, user data U, channel status C, and parity bit P are generated. Then, these codes are arranged in a format as shown in FIG. 3 and output to an external device such as a digital amplifier at a constant cycle. This audio interface 23
In the above, the audio data and the subcode data which are processed at the same timing and written into the buffer RAM 30 are read at the same timing, so that the timings of the audio data and the subcode data are surely matched. Accordingly, audio data can be obtained that maintains a predetermined period regardless of the reproduction speed of the recording medium, so that the audio data can be easily reproduced while CAV driving the disk-type recording medium.
【００２５】以上の実施形態においては、サブコードデ
ータをＤＳＰインタフェース２１に取り込んでバッファ
ＲＡＭ３０に書き込む場合を例示したが、サブコードデ
ータ専用の読み取り部をデコーダ回路２０に設けるよう
に構成してもよい。In the above embodiment, the case where the sub-code data is taken into the DSP interface 21 and written into the buffer RAM 30 has been described as an example, but a reading section dedicated to the sub-code data may be provided in the decoder circuit 20. .
【００２６】また、本発明は、ＣＡＶ駆動の他、ディス
クを２倍速以上でＣＬＶ駆動する場合にも適用すること
ができる。即ち、ディスクをＣＬＶ駆動する場合であっ
ても、再生速度が２倍速以上になると、オーディオデー
タをバッファＲＡＭに一旦蓄積して１倍速で再生する必
要がある。このため、データの流れはＣＡＶ制御の場合
と同じになり、ＣＡＶ制御の場合と同様に、本発明を適
用することができる。The present invention can be applied not only to the CAV drive but also to the case where the disk is driven at a CLV speed of 2 × or more. In other words, even when the disk is driven by CLV, if the reproduction speed becomes 2 times or more, it is necessary to temporarily store the audio data in the buffer RAM and reproduce it at 1 times speed. Therefore, the data flow is the same as in the case of the CAV control, and the present invention can be applied similarly to the case of the CAV control.
【００２７】[0027]
【発明の効果】本発明によれば、記録媒体の再生速度に
関係なくオーディオデータを常に一定の周期で出力する
ことができる。このとき、インデックス情報を表すサブ
コードデータをオーディオデータと同じ経路で処理する
ようにしたことで、オーディオデータとサブコードデー
タとのタイミングのずれを防止できる。また、オーディ
オデータの生成は、デコーダ回路内で行われるため、動
作制御用に接続されるマイクロプロセッサの負担を増や
すことはなく、高速動作に対応できる。According to the present invention, audio data can always be output at a constant period regardless of the reproduction speed of a recording medium. At this time, by processing the sub-code data representing the index information on the same path as the audio data, it is possible to prevent a timing shift between the audio data and the sub-code data. Further, since the generation of the audio data is performed in the decoder circuit, it is possible to cope with high-speed operation without increasing the load on the microprocessor connected for operation control.
【図１】本発明のディスク再生装置の要部の構成を示す
ブロック図である。FIG. 1 is a block diagram showing a configuration of a main part of a disk reproducing apparatus of the present invention.
【図２】バッファＲＡＭの記憶内容を示す図である。FIG. 2 is a diagram showing stored contents of a buffer RAM.
【図３】デジタルオーディオデータのフォーマットを示
す図である。FIG. 3 is a diagram showing a format of digital audio data.
【図４】ＣＤ−ＲＯＭシステムの構成を示すブロック図
である。FIG. 4 is a block diagram showing a configuration of a CD-ROM system.
【図５】ディスクから読み出されるデータのフォーマッ
ト図である。FIG. 5 is a format diagram of data read from a disk.
１ ピックアップ部 ２ ディスク ３ ピックアップ制御部 ４ アナログ信号処理部 ５ デジタル信号処理部 ６ ＣＤ−ＲＯＭデコーダ ７、３０ バッファＲＡＭ １０ デジタル処理回路 ２０ デコーダ回路 ２１ ＤＳＰインタフェース ２２ エラー訂正部 ２３ オーディオインタフェース ２４ ホストインタフェース ２５ メモリ制御部 DESCRIPTION OF SYMBOLS 1 Pickup part 2 Disk 3 Pickup control part 4 Analog signal processing part 5 Digital signal processing part 6 CD-ROM decoder 7, 30 Buffer RAM 10 Digital processing circuit 20 Decoder circuit 21 DSP interface 22 Error correction part 23 Audio interface 24 Host interface 25 Memory control unit
フロントページの続き Ｆターム(参考） 5D044 AB01 AB05 BC03 CC04 DE55 DE68 FG09 FG10 FG18 FG23 5J065 AA01 AB01 AC03 AD03 AD11 AE02 AF02 AG07 AH07 Continued on the front page F term (reference) 5D044 AB01 AB05 BC03 CC04 DE55 DE68 FG09 FG10 FG18 FG23 5J065 AA01 AB01 AC03 AD03 AD11 AE02 AF02 AG07 AH07
Claims (2)
し、その情報の内容に応じて、コンピュータ機器で読み
取り可能な第１のデータまたは音声信号を再生する第２
のデータを生成するディスク再生装置において、ディス
ク型記録媒体からの読み出し情報に応じて状態を反転す
る二値信号を取り込み、上記読み出し情報で表される主
情報と付加情報とを含む中間データを生成するデジタル
処理回路と、上記中間データを記憶するメモリ回路と、
上記中間データを取り込んで上記メモリ回路に書き込む
と共に、上記メモリ回路から上記中間データを読み出し
て上記第１のデータまたは上記第２のデータとして出力
するデコーダ回路と、を備え、上記デコーダ回路は、上
記中間データの主情報及び付加情報を同期情報と共に所
定のフォーマットに配列して上記第２のデータを生成す
るオーディオインタフェースを有することを特徴とする
ディスク再生装置。1. A method of reading information from a disk-type recording medium and reproducing first data or an audio signal readable by a computer device according to the content of the information.
In a disk reproducing apparatus that generates data of the type described above, a binary signal whose state is inverted according to read information from a disk-type recording medium is taken in, and intermediate data including main information and additional information represented by the read information is generated. A digital processing circuit, a memory circuit for storing the intermediate data,
A decoder circuit for receiving the intermediate data and writing the intermediate data in the memory circuit, reading the intermediate data from the memory circuit, and outputting the intermediate data as the first data or the second data, the decoder circuit comprising: A disc reproducing apparatus having an audio interface for arranging main information and additional information of intermediate data together with synchronization information in a predetermined format to generate the second data.
記憶された上記中間データに対して符号誤りの訂正処理
を施すエラー訂正部と、訂正処理が施された上記中間デ
ータの主情報を所定のフォーマットに配列して第１のデ
ータを生成するホストインタフェースを有することを特
徴とする請求項１に記載のディスク再生装置。2. The decoder circuit according to claim 1, further comprising: an error correction unit configured to perform a code error correction process on the intermediate data stored in the memory circuit; 2. The disk reproducing apparatus according to claim 1, further comprising a host interface for generating first data arranged in a format.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11083789A JP2000285601A (en) | 1999-03-26 | 1999-03-26 | Disk reproducing device |
| TW089100779A TW454390B (en) | 1999-03-26 | 2000-01-19 | Disk reproducing device |
| KR10-2000-0015292A KR100398719B1 (en) | 1999-03-26 | 2000-03-25 | Disk reproducer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11083789A JP2000285601A (en) | 1999-03-26 | 1999-03-26 | Disk reproducing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000285601A true JP2000285601A (en) | 2000-10-13 |
Family
ID=13812424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11083789A Pending JP2000285601A (en) | 1999-03-26 | 1999-03-26 | Disk reproducing device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000285601A (en) |
| KR (1) | KR100398719B1 (en) |
| TW (1) | TW454390B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7574116B2 (en) | 2002-05-13 | 2009-08-11 | Funai Electric Co., Ltd. | Optical disc apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396886B1 (en) * | 2001-01-11 | 2003-09-03 | 삼성전자주식회사 | Method for providing subcode data of optical disc drive to host computer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3465265B2 (en) * | 1992-01-31 | 2003-11-10 | ソニー株式会社 | Data playback device |
| DE69423797T2 (en) * | 1993-01-21 | 2000-12-28 | Hitachi Ltd | Disk player |
| JPH0917124A (en) * | 1995-06-30 | 1997-01-17 | Sanyo Electric Co Ltd | Disk reproducing apparatus |
| US5818801A (en) * | 1995-06-30 | 1998-10-06 | Sanyo Electric Co., Ltd. | Shockproof optical reproduction device |
| JPH1064195A (en) * | 1996-08-15 | 1998-03-06 | Toshiba Corp | Disk reproducing device |
| KR100425292B1 (en) * | 1997-01-31 | 2004-07-16 | 삼성전자주식회사 | Cd-rom data reproducing apparatus for preventing vibration of set caused due to frequent speed conversion and heat generation of spindle motor or spindle motor drive ic by storing audio data in buffer at constant angular velocity and outputting the audio data to op amplifier at constant linear velocity by single speed |
-
1999
- 1999-03-26 JP JP11083789A patent/JP2000285601A/en active Pending
-
2000
- 2000-01-19 TW TW089100779A patent/TW454390B/en not_active IP Right Cessation
- 2000-03-25 KR KR10-2000-0015292A patent/KR100398719B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7574116B2 (en) | 2002-05-13 | 2009-08-11 | Funai Electric Co., Ltd. | Optical disc apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000063021A (en) | 2000-10-25 |
| TW454390B (en) | 2001-09-11 |
| KR100398719B1 (en) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100456250B1 (en) | Cd player | |
| KR950006750A (en) | Disc drive unit and data reproducing unit | |
| JPH1063433A (en) | Method and device for recording information | |
| US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
| JPH08315515A (en) | Method and apparatus for recording/reproducing data and data recording medium | |
| US5499252A (en) | CD-ROM decoder having means for reading selected data from a CD into a memory | |
| US6243845B1 (en) | Code error correcting and detecting apparatus | |
| KR100373467B1 (en) | Address generation circuit | |
| JP2000285601A (en) | Disk reproducing device | |
| JP2000132903A (en) | Apparatus and method for correcting data error | |
| JP3524828B2 (en) | Code error correction detection device | |
| JP4004102B2 (en) | Code error correction detection device | |
| JPH11134811A (en) | Recording and reproducing method and recording and reproducing device | |
| JP3995693B2 (en) | Code error correction detection device | |
| JPH11134809A (en) | Recording and reproducing method, recording and reproducing device, and information recording device | |
| JPH07169197A (en) | Access method for disk shaped recording medium | |
| JP2854208B2 (en) | CD-ROM decoder | |
| JPH1116298A (en) | Code error correcting device | |
| JP3302896B2 (en) | Error correction circuit, disk reproducing apparatus and CD-ROM drive using the same | |
| TW425545B (en) | Coding error correction detection device | |
| JP3670758B2 (en) | CD-ROM decoder | |
| JP3676189B2 (en) | Shockproof control device | |
| JP3454669B2 (en) | CD-ROM decoder | |
| JPH08194661A (en) | Data transfer device | |
| JPH0554561A (en) | Data recording and reproducing system for optical disk |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |