JP2000284320A - 液晶表示装置及びその欠陥修正方法 - Google Patents
液晶表示装置及びその欠陥修正方法Info
- Publication number
- JP2000284320A JP2000284320A JP8924599A JP8924599A JP2000284320A JP 2000284320 A JP2000284320 A JP 2000284320A JP 8924599 A JP8924599 A JP 8924599A JP 8924599 A JP8924599 A JP 8924599A JP 2000284320 A JP2000284320 A JP 2000284320A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- data line
- pixel electrode
- pixel
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
の欠陥画素修正方法を提供する。また、配向制御窓を有
する垂直配向型LCDの欠陥画素修正方法を提供する。 【解決手段】 データ線1の分岐線2を画素電極57に
重畳させて形成しておく。まず欠陥を有するTFT53
aにレーザを照射してこれを切断し、次に分岐線2にレ
ーザを照射してこれを短絡させる。この時、共通電極6
1と画素電極57の短絡をさけるため共通電極に開口部
3,6を設ける。さらに、開口部3,6を液晶分子の配
向方向を制御する配向制御窓として用いる。
Description
quid Crystal Display;LCD)及びその欠陥修正方法
に関し、特にスイッチング素子である薄膜トランジスタ
(Thin Film Transistor;TFT)の動作不良に起因す
る点欠陥の修正方法及びその修正方法を行いやすいLC
Dに関する。
画素電極と、これに電圧を印加するデータ線とをスイッ
チング素子であるTFTを介して接続するアクティブマ
トリクス型LCDが主流となっている。図3(a)は従
来のアクティブマトリクス型LCDの一例を示す平面
図、図3(b)はそのA−A’断面図である。第1の基
板50上に、行方向に延在する複数のゲート線51が形
成されている。その上に絶縁膜52を介してポリシリコ
ン膜よりなるTFT53が形成されている。ゲート線5
1の一部は、TFT53のゲート電極51aとなってい
る。TFT53の上には絶縁膜54を介してゲート線5
1と直交する複数のデータ線55が形成され、コンタク
トを介してTFT53のドレイン領域に接続されてい
る。データ線55の上に絶縁膜56を介してITO(in
dium tin oxide)よりなる画素電極57が形成されてお
り、コンタクトを介してTFT53のソース領域に接続
されている。画素電極57の上に液晶の配向方向を制御
する配向膜58が形成されている。第1の基板50に対
向して設置された第2の基板60には各画素電極57を
覆う共通電極61が形成されており、共通電極61の上
に配向膜62が形成されている。第1、第2の基板の間
には、液晶70が封入されている。液晶は、画素電極5
7に印加された電圧によって駆動され、光透過率が変化
する。LCDは、これを利用して表示を行う。
れている。これに対し、画素電極57は、ゲート線51
にゲート電圧が印加されている間、そのゲート線51に
接続されたゲート電極のTFT53のゲートが開き、そ
の画素電極が接続されたデータ線55の信号電圧が印加
される。1本のゲート線51は1水平同期時間(1H)
の間ゲート電圧が印加され、1本ずつ順次電圧が印加さ
れる。ゲート線51にゲート電圧が印加されている行の
TFT53はゲートが開き、その間にその行の画素電極
に印加すべき信号電圧がデータ線55によって印加され
る。次の1Hには、隣のゲート線51にゲート電圧が印
加され、データ線55には、その行の画素電極に印加さ
れる信号電圧が印加される。そして、1垂直同期時間
(1V)の間に全てのゲート線51に順に電圧印加し、
再び最初のゲート線に戻る。ゲート線51にゲート電圧
が印加されていない、即ちTFT53のゲートが閉じて
いる間は、画素電極57は、直前に印加された信号電圧
を保持する。言い換えて説明すると、ゲート線51に
は、各画素に形成されたTFT53のゲートを開くため
のゲート電圧が印加されている間以外のほとんどの期間
は一定電位(グランド)であり、データ線55には、い
ずれかの行の画素電極に印加するための表示内容に応じ
た電圧が印加される。
する電圧と液晶70の透過率の関係によってノーマリー
ホワイト方式と、ノーマリーブラック方式に分類され
る。
する電圧が最小のとき液晶の透過率が最大、即ち白を表
示し、印加電圧を増加することによって液晶の透過率が
低下し、黒を表示するようになる。例えばTN(twist
nematic)型やSTN(supertwist nematic)型があ
る。TN型は正の誘電率異方性を有する液晶を用いる。
正の誘電率異方性を有する液晶は電界に平行になる性質
を有する。
に印加する電圧が最小のとき液晶の透過率が最低、即ち
黒を表示し、印加電圧を増加することによって液晶の透
過率が上昇し、白を表示するようになる。例えば負の誘
電率異方性を有する液晶を用いる垂直配向型がある。
どを始め、微細加工を要するが、画素数の増加や、大画
面化、高精細化に伴い、製造工程におけるマスクずれな
どによって、TFTが動作しなかったり、周辺の配線と
画素電極54とが短絡するなどの不良が生じる。
陥画素修正方法について説明する。例えばTFT53a
が動作不良であった場合、まずイットリウム・アルミニ
ウム・ガーネット(YAG)レーザを高いエネルギーで
TFT53aの画素電極57aとの接続領域81に照射
し、これを切断する。次にYAGレーザを低いエネルギ
ーでTFT53aのゲート電極と重畳している領域82
に照射し、これを短絡させる。これによって、不良を生
じた画素電極には、ゲート線51の電圧が常に印加され
ることになる。ゲート線51には水平同期時間(1H)
毎に所定の電圧が印加され、それ以外のほとんどの期間
はグランド電位であり、一定電圧が印加され続ける共通
電極61の電位とは異なるので、ここに電位差が生じ、
欠陥画素の液晶は常に駆動されて黒を表示し続けるよう
になる。
れ、ほとんど目立たないので、このような黒点欠陥をい
くつか有したLCDでも、良品とすることができる。
欠陥画素修正方法では、修正した画素は黒点欠陥となる
ので、常に黒色を表示し続け、例えば前面を白く表示し
た場合などは、目立ってしまう。
従来と同様の修正方法を適用し、画素電極とゲート線と
を短絡させた場合、ゲート線のほとんどの期間の電位
(グランド)と、共通電極に印加されている一定の電圧
とが異なるので、その画素電極と共通電極との間に常に
電位差が生じてしまい、修正画素は常に白を表示する白
点欠陥となってしまう。白点欠陥は、黒点欠陥に比較し
て、非常に目立つので、この修正を行ったLCDを良品
とする事はできない。従って、従来の欠陥画素修正方法
はノーマリーブラック方式においては適用することがで
きない。ノーマリーブラック方式に於いては、効果的な
欠陥画素修正方法はなかった。
目立たない欠陥画素修正方法を提供することを目的とす
る。また、特にノーマリーブラック方式の液晶表示装置
における欠陥画素修正方法を提供することを目的とす
る。
するためになされたもので、互いに対向して配置された
第1及び第2の基板間に液晶を封入してなり、第1の基
板には互いに絶縁されたゲート線及びデータ線、データ
線にスイッチング素子を介して接続された複数の画素電
極が形成され、第2の基板には複数の画素電極に対向す
る対向電極が形成され、データ線と画素電極とは重畳し
て形成された液晶表示装置における欠陥を有する画素の
修正方法であって、欠陥画素に接続されたスイッチング
素子を切断し、欠陥画素に接続されたデータ線と欠陥画
素の画素電極とを短絡させる欠陥修正方法である。
法は、データ線と画素電極の重畳領域にレーザを照射す
る。
が重畳した位置に開口部が形成され、レーザは開口部に
照射される。
で分岐しており、レーザは分岐した部分に照射される。
おり、共通電極の開口部は液晶の配向方向を制御する。
LCDの平面図、図1(b)はそのA−A’断面図であ
る。第1の基板50上に、ゲート線51が形成され、こ
れを覆ってゲート絶縁膜52が形成されている。この上
には、ポリシリコン膜よりなるTFT53が形成されて
いる。TFT53のゲート電極51aはゲート線51に
接続されている。これらを覆って層間絶縁膜54が形成
され、層間絶縁膜54上には、データ線1が形成されて
おり、層間絶縁膜55に覆われている。データ線1はT
FT53のソース領域に接続され、ゲート線51がオン
している画素電極57に信号電圧を印加する。データ線
57に印加される信号電圧によって、液晶が直接傾斜さ
れる事を防止するため、データ線57は、画素電極57
の下に重畳して形成されている。層間絶縁膜55上には
ITOよりなる画素電極57が形成され、層間絶縁膜5
4、55に開口されたコンタクトホールを介してTFT
53に接続されている。画素電極57の上には、ポリイ
ミドのような有機系材料もしくは、シラン系材料のよう
な無機系材料よりなる垂直配向膜11が形成されてい
る。
の基板60には、ITO等よりなる共通電極61が複数
の画素電極57を覆って形成されている。共通電極61
上には、第1の基板50側と同じ垂直配向膜12が設け
られている。共通電極61には、画素電極57に対応す
る位置に電極不在の開口部である配向制御窓6が設けら
れている。配向制御窓6は、共通電極が開口された電極
不在の領域であり、例えば図示したように「Y」の文字
を上下逆に連結した形状を有する。
0の間には、液晶71が封入され、画素電極57と共通
電極61の間に印加された電圧によって形成された電界
強度に応じて、液晶分子の向き即ち配向が制御される。
第1の基板50および第2の基板60の外側には、図示
しない偏光板が、偏光軸を直交させて配置されている。
これら偏光板間を通過する直線偏光は、各表示画素毎に
異なる配向に制御された液晶71を通過する際に変調さ
れ、所望の透過率に制御される。
り、即ち、電界方向に対して倒れるように配向する性質
を有している。垂直配向膜11,12は、液晶71の初
期配向を垂直方向に制御する。この場合、電圧無印加時
には、液晶分子は垂直配向膜11,12に垂直になって
おり、一方の偏光板を抜けた直線偏光は、液晶71を通
過して他方の偏光板により遮断されて表示は黒として認
識される。この構成で、画素電極57と共通電極61間
に電圧を印加すると、電界64,65が形成され、液晶
分子は傾斜する。画素電極57の端部では、電界64
は、画素電極57から共通電極61側へ向かって斜めに
傾いた形状になる。同様に、配向制御窓6の端部も電極
が不在であるため、電界67は画素電極57に向かって
傾いた形状になる。この傾いた電界に垂直になるように
液晶の配向方向が制御されるため、液晶分子は画素電極
57の内側方向、配向制御窓6に向かって傾斜する。こ
の結果、一方の偏光板を抜けた直線偏光は、液晶71に
て複屈折を受け、楕円偏光に変化して他方の偏光板を通
過し、表示は白に近づいていく。即ち本実施形態のLC
Dはノーマリーブラックである。
不連続となるいわゆるディスクリネーションラインとな
るので、電圧を印加しても光は透過しない。そこで、デ
ータ線1は配向制御窓6は重畳して形成されており、透
過率の低下を防止している。
57が両方オンするとTFTを介して電圧が印加され、
その直上の液晶を駆動する。それぞれの画素電極57
に、それぞれの電圧を印加することによってLCDの表
示を行う。つまり、画素電極57が形成されている領域
が画素となる。
いる領域に分岐線2を有する。分岐線2は、配向制御窓
6の長さ程度で終端しており、隣接する画素電極57に
は延在していない。
53が完全に機能しない不良画素が存在した場合の修正
方法について説明する。いまTFT53aに不良が生じ
ているとする。まず、TFT53aと画素電極57aが
接続されているコンタクト上の領域4にYAGレーザを
高いエネルギーで照射し、これを切断する。次に図2に
図示するように、分岐線2上の領域5にYAGレーザを
低いエネルギーで照射し、データ線1と画素電極57a
とを溶接して接続する。図2は、図1(a)におけるB
−B’断面図である。以上で修正が完了する。
極57は、データ線1と接続される。上述したように、
データ線1には、常にいずれかの行の画素電極57に電
圧を印加するための表示内容に応じた電圧が印加され
る。つまり、データ線1には1垂直同期期間の間にその
列の画素に印加する電圧が順に印加される。このデータ
線1と直接接続された画素電極57には、その列の画素
に印加される電圧が順に印加されることになる。従っ
て、例えば全面白で画面を表示する場合は、修正された
画素も白を表示し、全面黒で表示する場合は修正画素も
黒を表示することになる。中間調でも同様である。従っ
て、常に白もしくは黒とはならず、従来の修正された画
素に比較して、目立たない修正画素となる。
に重畳して形成されているので、データ線1と画素電極
57の接続を容易に行うことができる。
データ線1と画素電極57が重畳しているところであれ
ばどこに照射しても欠陥画素を修正することができる。
しかし、溶接を行うレーザの照射時間やエネルギーは、
正確な制御を必要とし、照射時間が長すぎたり、エネル
ギーが高すぎたりすると、データ線1を切断してしまう
おそれがある。データ線1が切断されると、そのデータ
線1に接続された全ての画素電極57に電圧が印加され
なくなり、1列全ての画素が欠陥となる、いわゆる線欠
陥となってしまう。これに対し、分岐線2に照射すれ
ば、万が一ここを切断しても他の画素には何ら影響を及
ぼさない。また、分岐線2の長さをレーザの直径の2倍
以上設けておけば、一度切断してしまってももう一度修
正する事ができる。また、分岐線2は、一つの画素電極
57に対して2つ形成されているので、1つ目の分岐線
2で失敗したとしても、もう一度修正することができ
る。
電極の一部分がめくれ上がるなどして、共通電極61と
短絡してしまう場合がある。画素電極57と共通電極6
1が短絡すると、その間の液晶70を駆動することがで
きなくなってしまう。さらにデータ線1と共通電極61
が短絡すると、共通電極に印加される一定の電圧がデー
タ線1にのってしまい、やはり線欠陥となってしまう。
これに対し、本実施形態は、データ線1が配向制御窓6
に重畳しているので、万が一画素電極57の一部分がめ
くれ上がっても、共通電極61と短絡するおそれがな
い。
する垂直配向型液晶表示装置を例示して説明したが、本
発明の欠陥画素修正方法は、ノーマリーホワイト、ノー
マリーブラック、TN型、垂直配向型など、いずれの方
式のLCDにも適用できる。要は、画素電極にデータ線
が重畳しており、その重畳している領域に開口部が形成
されていれば全く同様に実施することが可能である。特
にノーマリーブラックのLCDは、従来効果的な欠陥画
素修正方法が存在しなかったので、より有効であるとい
える。
画素に接続されたデータ線と欠陥画素の画素電極とを短
絡させる欠陥修正方法であるので、修正した画素は白表
示または黒表示に固定されず、修正した画素が目立たな
い。
ば、共通電極には、データ線と画素電極が重畳した位置
に開口部が形成され、レーザは開口部に照射されるの
で、修正によって画素電極と共通電極が短絡することが
なく、修正を確実に行うことができる。
ば、データ線は画素電極に対応する位置で分岐してお
り、分岐した部分が画素電極に重畳しており、レーザは
分岐した部分に照射されるので、レーザの照射によって
データ線が切断されることがなく、修正を確実に行うこ
とができる。
は、上述した修正が行いやすい。
図である。
図である。
る。
7,8,81,82 レーザを照射する領域
Claims (5)
- 【請求項1】 互いに対向して配置された第1及び第2
の基板間に液晶を封入してなり、前記第1の基板には互
いに絶縁されたゲート線及びデータ線、該データ線にス
イッチング素子を介して接続された複数の画素電極が形
成され、前記第2の基板には前記複数の画素電極に対向
する対向電極が形成され、前記データ線と前記画素電極
とは重畳して形成された液晶表示装置において、欠陥を
有する画素を修正する方法であって、該欠陥画素に接続
された前記スイッチング素子を前記データ線から切断
し、該欠陥画素に接続された前記データ線と該欠陥画素
の前記画素電極とを短絡させることを特徴とする液晶表
示装置の欠陥修正方法。 - 【請求項2】 前記データ線と画素電極を短絡させる方
法は、該データ線と画素電極の重畳領域にレーザを照射
することであることを特徴とする請求項1に記載の液晶
表示装置の欠陥修正方法。 - 【請求項3】 前記共通電極には、前記データ線と画素
電極が重畳した位置に開口部が形成され、前記レーザは
該開口部に照射されることを特徴とする請求項2に記載
の液晶表示装置の欠陥修正方法。 - 【請求項4】 前記データ線は前記画素電極に重畳する
位置で分岐しており、前記レーザは該分岐した分岐線に
照射されることを特徴とする請求項2に記載の液晶表示
装置の欠陥修正方法。 - 【請求項5】 前記液晶は、負の誘電率異方性を有し、
前記開口部は前記液晶の配向方向を制御する配向制御窓
であることを特徴とする請求項1乃至請求項4に記載の
液晶表示装置の欠陥修正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8924599A JP4010698B2 (ja) | 1999-03-30 | 1999-03-30 | 液晶表示装置及びその欠陥修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8924599A JP4010698B2 (ja) | 1999-03-30 | 1999-03-30 | 液晶表示装置及びその欠陥修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000284320A true JP2000284320A (ja) | 2000-10-13 |
JP4010698B2 JP4010698B2 (ja) | 2007-11-21 |
Family
ID=13965377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8924599A Expired - Lifetime JP4010698B2 (ja) | 1999-03-30 | 1999-03-30 | 液晶表示装置及びその欠陥修正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4010698B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100611697B1 (ko) * | 2000-11-28 | 2006-08-11 | 산요덴키가부시키가이샤 | 화소 암점화 방법 |
CN101561598B (zh) * | 2008-04-14 | 2010-11-10 | 北京京东方光电科技有限公司 | 液晶显示器的阵列基板及其制造方法、维修方法 |
US8411215B2 (en) | 2007-09-20 | 2013-04-02 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method for producing active matrix substrate |
-
1999
- 1999-03-30 JP JP8924599A patent/JP4010698B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100611697B1 (ko) * | 2000-11-28 | 2006-08-11 | 산요덴키가부시키가이샤 | 화소 암점화 방법 |
US8411215B2 (en) | 2007-09-20 | 2013-04-02 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method for producing active matrix substrate |
CN101561598B (zh) * | 2008-04-14 | 2010-11-10 | 北京京东方光电科技有限公司 | 液晶显示器的阵列基板及其制造方法、维修方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4010698B2 (ja) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7728943B2 (en) | Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device | |
US7880857B2 (en) | Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate | |
US7663723B2 (en) | In-plane switching mode liquid crystal display device and fabrication method thereof | |
JP3378820B2 (ja) | 垂直配向型液晶表示装置 | |
US20040246422A1 (en) | Multi-domain liquid crystal display device | |
KR20020017437A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
JP2002162914A (ja) | 画素暗点化方法 | |
JP4342696B2 (ja) | 液晶パネルの欠陥修正方法 | |
US7253850B2 (en) | Liquid crystal display device having redundancy repair pattern and method of forming and using the same | |
JPH11109391A (ja) | 液晶表示装置 | |
JP3819561B2 (ja) | 液晶表示装置 | |
US20020054253A1 (en) | Liquid crystal display device having light leakage prevention | |
JPH11109358A (ja) | 液晶表示装置 | |
JP4010698B2 (ja) | 液晶表示装置及びその欠陥修正方法 | |
CN114967261A (zh) | 阵列基板的修复方法、阵列基板及显示面板 | |
KR20070066264A (ko) | 액정 표시 장치 및 이의 리페어 방법 | |
KR100720453B1 (ko) | 횡전계방식 액정표시소자 | |
KR20070071796A (ko) | 액정표시장치 및 그의 리페어 처리 방법 | |
JP2002082346A (ja) | アクティブマトリクス基板の欠陥修正方法 | |
JPH07104313A (ja) | 液晶表示装置の欠陥修正方法 | |
JP2002244156A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
JPH10123565A (ja) | 液晶パネル、その欠陥検出方法およびその欠陥修正方法 | |
JP2000019521A (ja) | 液晶表示装置およびその製造方法 | |
KR20020057238A (ko) | 박막 트랜지스터 액정표시소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |