JP2000278333A - Constellation pattern generating device - Google Patents
Constellation pattern generating deviceInfo
- Publication number
- JP2000278333A JP2000278333A JP11079096A JP7909699A JP2000278333A JP 2000278333 A JP2000278333 A JP 2000278333A JP 11079096 A JP11079096 A JP 11079096A JP 7909699 A JP7909699 A JP 7909699A JP 2000278333 A JP2000278333 A JP 2000278333A
- Authority
- JP
- Japan
- Prior art keywords
- constellation
- constellation pattern
- demodulation
- data
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、システムのメイン
ＣＰＵにてモデム処理を行うソフトウェアモデム等にけ
る変復調速度に応じたコンスタレーションパターンを送
出するコンスタレーションパターン生成器またはそれを
備えた通信端末装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constellation pattern generator for transmitting a constellation pattern corresponding to a modulation / demodulation speed in a software modem or the like which performs modem processing in a main CPU of a system, or a communication terminal apparatus having the same. About.
【０００２】[0002]
【従来の技術】ＱＡＭ（Quadrature Amplitude Modul
ation）に代表される高速モデムの変調処理は、キャリ
アと呼ばれる一定周波数の搬送波の振幅と位相を、送信
データに従って変化させて行われる。この変調の単位を
シンボルといい、コンスタレーションパターンはシンボ
ル毎の位相差と振幅を信号空間ダイヤグラムとして表示
したものである。受信側モデムの復調処理は、受信され
た信号波形から、いかに忠実にシンボルを抽出するかが
鍵であり、復調処理過程で生成されるシンボルをコンス
タレーションパターンで観測することにより復調能力を
評価することができる。2. Description of the Related Art QAM (Quadrature Amplitude Modul)
)) is performed by changing the amplitude and phase of a carrier having a constant frequency called a carrier according to transmission data. The unit of this modulation is called a symbol, and the constellation pattern shows the phase difference and the amplitude for each symbol as a signal space diagram. The key to the demodulation process of the receiving modem is how to faithfully extract symbols from the received signal waveform, and evaluate the demodulation capability by observing the symbols generated in the demodulation process in a constellation pattern. be able to.
【０００３】図１に復調処理のブロック図を示す。１は
受信された波形データのレベルを正規化し一定に安定さ
せるＡＧＣ（Auto Gain Control）、２は波形データ
から同相成分と直交成分を分離する複素化処理部、３は
電話回線の伝送路の影響による歪を除去する自動等化
器、４は位相のズレを補正する位相同期、５はシンボル
の判定を行う判定器、６は理想シンボルポイントと受信
シンボル位置との誤差を計算し自動等化器３と位相同期
４にその情報をフィードバックする誤差計算器、７は同
期化のためにスクランブルされたデータを復号するディ
スクランブラである。観測すべきコンスタレーションパ
ターンは図１の過程において判定器５の前段で生成され
る。FIG. 1 shows a block diagram of a demodulation process. 1 is an AGC (Auto Gain Control) that normalizes the level of the received waveform data and stabilizes it at a constant level, 2 is a complex processing unit that separates an in-phase component and a quadrature component from the waveform data, and 3 is an influence of a transmission line of a telephone line. 4 is a phase synchronization for correcting a phase shift, 5 is a determiner for determining a symbol, 6 is an automatic equalizer that calculates an error between an ideal symbol point and a received symbol position. Reference numeral 3 denotes an error calculator which feeds back the information to the phase synchronization 4. Reference numeral 7 denotes a descrambler which decodes data scrambled for synchronization. The constellation pattern to be observed is generated in the process of FIG.
【０００４】図２にＶ．２９の１６点コンスタレーショ
ンパターンの例を示す。受信信号は伝送路から白色雑
音、位相ジッタ、振幅ジッタ、回線歪などの影響を受け
る。そのため、図１の複素化処理器２におけるコンスタ
レーションパターンは図２のようなそれぞれ収束したポ
イントとはならず分散したものとなる。これを、自動等
化器３と位相同期４により、いかに図２のような収束し
たポイントに補正し誤りなく判定できるかが復調能力の
鍵となり、モデム性能評価においては、コンスタレーシ
ョンパターンによる評価は重要なポイントである。FIG. An example of 29 16-point constellation patterns is shown. The received signal is affected by white noise, phase jitter, amplitude jitter, line distortion, and the like from the transmission path. Therefore, the constellation patterns in the complexization processor 2 in FIG. 1 are not converged points as in FIG. 2 but are dispersed. The key to the demodulation ability is how this can be corrected to a converged point as shown in FIG. 2 by the automatic equalizer 3 and the phase synchronization 4 without any error. This is an important point.
【０００５】従来、システムにモデム機能を組込むため
には、モデム専用デバイスが不可欠であった。しかし、
近年のＣＰＵ性能の向上に伴い、システムのメインＣＰ
Ｕでモデム処理を行うソフトウェアモデムが注目されて
いる。ソフトウェアモデム化することによりシステムの
ダウンサイズ化、低消費電力化、コスト削減、モデム機
能のアップグレードの容易化などのメリットがある。Conventionally, a modem-specific device has been indispensable for incorporating a modem function into a system. But,
With the recent improvement of CPU performance, the main CP of the system
Software modems that perform modem processing in U have attracted attention. The use of a software modem has advantages such as downsizing of the system, lower power consumption, cost reduction, and easy upgrade of the modem function.
【０００６】モデム信号のＡ／Ｄ、Ｄ／Ａ変換のサンプ
リングレートは、通常では変復調速度の整数倍（３倍以
上）に設定されるが、従来のモデム専用デバイスにおい
ては、Ａ／Ｄ、Ｄ／Ａ変換のサンプリング毎に処理を行
うため、内部的に変復調タイミングを生成することがで
き、容易にコンスタレーションパターンを送出すること
が可能であった。The sampling rate for A / D and D / A conversion of a modem signal is usually set to an integral multiple (three times or more) of the modulation / demodulation speed. Since the process is performed for each sampling of the / A conversion, the modulation / demodulation timing can be internally generated, and the constellation pattern can be easily transmitted.
【０００７】[0007]
【発明が解決しようとする課題】本発明の主眼であるソ
フトウェアモデムによるコンスタレーションパターン送
出に関する従来技術の問題点を以下に説明する。The problems of the prior art relating to the constellation pattern transmission by the software modem, which is the main feature of the present invention, will be described below.
【０００８】図３にソフトウェアモデムを実現するため
に必要な構成要素例を示す。８はシステムのメインＣＰ
Ｕ、９はＡＦＥ（Analog Front End）１０とメインＣ
ＰＵ８とのインタフェース機能をもつＡＦＥインタフェ
ース、１０はモデム信号のＡ／Ｄ、Ｄ／Ａ変換を行うＡ
ＦＥ、１１はオフフックやリンギング検出等の電話回線
を制御するＤＡＡ（Data Access Arrangement）部、
１２はソフトウェアモデムを含めたシステムのプログラ
ムやデータを格納するメモリである。FIG. 3 shows an example of components required to realize a software modem. 8 is the main CP of the system
U and 9 are AFE (Analog Front End) 10 and main C
An AFE interface 10 having an interface function with the PU 8 is an A / D converter 10 for performing A / D and D / A conversion of a modem signal.
FE, 11 is a DAA (Data Access Arrangement) unit for controlling a telephone line for off-hook and ringing detection,
A memory 12 stores programs and data of a system including a software modem.
【０００９】ここで、メインＣＰＵ８はモデム処理中に
おいても他のアプリケーションソフトウェアを動作させ
なければならない。これを実現するために、通常システ
ムはリアルタイムＯＳを搭載し、ソフトウェアモデムは
１つのタスクとして動作させる。ＡＦＥインタフェース
９は、ＡＦＥからサンプリングタイミング毎に授受され
る送信および受信のサンプリングデータのバッファリン
グを行いデータ授受の割り込み間隔を緩和させる。これ
により、モデム処理中にも他のアプリケーションをコン
カレントに動作させることを可能としている。Here, the main CPU 8 must operate other application software even during modem processing. To achieve this, the system is usually equipped with a real-time OS, and the software modem is operated as one task. The AFE interface 9 buffers transmission and reception sampling data transmitted and received from the AFE at each sampling timing to reduce an interruption interval of data transmission and reception. This allows other applications to operate concurrently during modem processing.
【００１０】このため、ＣＰＵにはサンプリング間隔に
バッファリングしたサイズを掛けたタイミングが割込み
として通知される。例えば、９６００Hzのサンプリング
レートで４８ワードのバッファリングを行った場合、５
ｍＳＥＣ間隔で割込みが発生する。このようなソフトウ
ェアモデムの構造上、２４００Hzなどの変復調タイミン
グをソフトウェアで生成することは困難であった。Therefore, the CPU is notified as an interrupt of a timing obtained by multiplying the buffered size by the sampling interval. For example, when buffering 48 words at a sampling rate of 9600 Hz, 5
An interrupt occurs at mSEC intervals. Due to the structure of such a software modem, it has been difficult to generate the modulation / demodulation timing of 2400 Hz or the like by software.
【００１１】そのため、ソフトウェアモデムにおいてコ
ンスタレーションパターンを評価するためには、（１）
生成されたコンスタレーションデータをあらかじめファ
イル化して格納しておき、後にＰＣ等へ転送してコンス
タレーションパターンを表示させるか、（２）タイマ割
込みにて変復調タイミングを生成して出力するという手
段が必要であった。Therefore, to evaluate a constellation pattern in a software modem, (1)
It is necessary to prepare a file of the generated constellation data and store it in advance, and then transfer it to a PC or the like to display the constellation pattern, or (2) generate and output the modulation / demodulation timing by a timer interrupt. Met.
【００１２】すなわち従来のソフトウェアモデムにおい
ては、上記（１）によりコンスタレーションパターン
データを、ＰＣに転送して評価するなどの手間やツール
が必要となる、回線障害を適時付加しながらのモデム
性能評価をリアルタイムでは行えないなどの不具合があ
った。また、上記（２）によりタイマ割込みによるソ
フトウェア負荷がかかるといった不具合があった。That is, in the conventional software modem, the time and effort required for transferring the constellation pattern data to the PC and evaluating it according to the above (1) are required, and the modem performance is evaluated while timely adding a line fault. There was a problem that it could not be performed in real time. Further, there is a problem that a software load is applied due to the timer interrupt due to the above (2).
【００１３】本発明は、変復調タイミングをリアルタイ
ムで生成することが困難なソフトウェアモデムの構造に
おいて、上記のような従来技術での不具合を解決し、モ
デム評価に必要なコンスタレーションパターンを、リア
ルタイムにかつソフトウェアに負荷なく効率的に生成す
ることを目的としてなされたものである。The present invention solves the above-mentioned problems in the prior art in the structure of a software modem in which it is difficult to generate modulation / demodulation timing in real time, and solves the constellation pattern necessary for modem evaluation in real time. The purpose is to generate the software efficiently without any load.
【００１４】[0014]
【課題を解決するための手段】本発明のコンスタレーシ
ョンパターン生成器は、変復調速度に対応したクロック
を生成するコンスタレーション送出タイミング生成手段
と、１バッファサイズの受信サンプリングデータより生
成されたコンスタレーションデータをストアし上記コン
スタレーション送出タイミングにより出力するＦＩＦＯ
（First In First Out）手段を有することを特徴と
する。A constellation pattern generator according to the present invention comprises a constellation sending timing generating means for generating a clock corresponding to a modulation / demodulation speed, and constellation data generated from received sampling data of one buffer size. FIFO that stores and outputs at the above constellation sending timing
(First In First Out) means.
【００１５】[0015]
【発明の実施の形態】（実施例１）図４は、サンプリン
グクロックを分周して生成する分周器によって、本発明
のコンスタレーション送出タイミング生成器を実現した
例を示す。(Embodiment 1) FIG. 4 shows an example in which a constellation transmission timing generator of the present invention is realized by a frequency divider which divides and generates a sampling clock.
【００１６】図４において１３は受信データのサンプリ
ングクロックを分周してコンスタレーションパターン送
出タイミングを生成するコンスタレーションパターン送
出タイミング生成器、１４は図２に示したコンスタレー
ションパターンの内、各シンボルの同相成分（Ｘ方向）
を示すデータをＣＰＵ８からの書込みにより適宜格納
し、コンスタレーションパターン送出タイミング生成器
１３から出力されるタイミングで送出するＦＩＦＯバッ
ファ、１５は１４と同様に図２に示したコンスタレーシ
ョンパターンの内、各シンボルの直交成分（Ｙ方向）用
のＦＩＦＯバッファ、１６はコンスタレーションパター
ン送出タイミング生成器１３から出力されるタイミング
でＸ成分ＦＩＦＯ１４から出力されるディジタルデータ
をアナログデータに変換するＤ／Ａ変換器、１７は１６
と同様にＹ成分ＦＩＦＯ１５からのデジタルデータをア
ナログデータに変換するＤ／Ａ変換器である。In FIG. 4, reference numeral 13 denotes a constellation pattern transmission timing generator for generating a constellation pattern transmission timing by dividing the sampling clock of the received data, and reference numeral 14 denotes each symbol of the constellation pattern shown in FIG. In-phase component (X direction)
Is stored as appropriate by writing from the CPU 8 and transmitted at the timing output from the constellation pattern transmission timing generator 13. Reference numeral 15 denotes each of the constellation patterns shown in FIG. A FIFO buffer for orthogonal components of the symbol (Y direction); 16 a D / A converter for converting digital data output from the X component FIFO 14 into analog data at the timing output from the constellation pattern sending timing generator 13; 17 is 16
Is a D / A converter for converting digital data from the Y-component FIFO 15 into analog data.
【００１７】前述したように、モデム信号のＡ／Ｄ、Ｄ
／Ａ変換のサンプリングクロックは、通常において変復
調速度の整数倍（３倍以上）に設定される。例えば、変
復調速度がサンプリングレートの３倍である場合、コン
スタレーションパターン送出タイミング生成器１３から
の入出力は図５のようになり、これは、１／３分周器と
数個のゲートで簡単に実現できる。例えば、７２００Hz
のサンプリングレートから２４００Hzの変復調タイミン
グが生成できる。As described above, the A / D, D of the modem signal
The sampling clock for the / A conversion is usually set to an integral multiple (three times or more) of the modulation / demodulation speed. For example, when the modulation / demodulation rate is three times the sampling rate, the input / output from the constellation pattern transmission timing generator 13 is as shown in FIG. Can be realized. For example, 7200Hz
2400 Hz modulation / demodulation timing can be generated from this sampling rate.
【００１８】コンスタレーションパターン評価目的にお
いては、１６および１７のＤ／Ａ変換器の解像度は８ビ
ットで十分であり、そのためＦＩＦＯ１４および１５は
８ビット構成である。図４の実施例であれば、ＣＰＵ８
から１６ビットでアクセス可能な場合、上位バイトにＸ
成分データを、下位バイトにＹ成分データを配置するこ
とによって、１シンボルにつき１アクセスで書込むこと
ができる。For the purpose of evaluating the constellation pattern, the resolution of the D / A converters 16 and 17 is sufficient to be 8 bits, so that the FIFOs 14 and 15 have an 8-bit configuration. In the embodiment shown in FIG.
If the upper byte can be accessed with 16 bits from
By arranging the Y component data in the lower byte, the component data can be written with one access per symbol.
【００１９】変復調速度がサンプリングレートの３倍で
ある場合、ＦＩＦＯ１４および１５のサイズは、ＡＦＥ
インタフェース９内の送受信サンプリングデータバッフ
ァサイズの１／３以上であればよく、例えば送受信サン
プリングデータバッファが４８ワードであった場合、１
４および１５のＦＩＦＯのサイズはそれぞれ１６バイト
以上であればよい。When the modulation / demodulation rate is three times the sampling rate, the sizes of the FIFOs 14 and 15 are AFE
It is sufficient that the size of the transmission / reception sampling data buffer in the interface 9 is 1/3 or more.
The size of each of the FIFOs 4 and 15 may be 16 bytes or more.
【００２０】図６に図４の構成におけるコンスタレーシ
ョンパターン送出シーケンスを示す。ＣＰＵ８はＡＦＥ
インタフェース９から受信サンプリングデータバッファ
フルの割込みを受けて、４８サンプルデータ分の復調処
理を行う。ＣＰＵ８は、この復調処理過程で生成された
１６個のシンボルデータのＸ成分、Ｙ成分をそれぞれＦ
ＩＦＯ１４および１５に適時に書込む。このように格納
されたコンスタレーションデータは、コンスタレーショ
ンパターン送出タイミング生成器１３より生成される図
５記載のような等間隔タイミングでＤ／Ａ変換器１６お
よび１７に送出される。Ｄ／Ａ変換器１６および１７に
おいてアナログ変換された信号は、オシロスコープ等の
直交表示可能な機器により図２に示したようなコンスタ
レーションを表示させることができる。FIG. 6 shows a constellation pattern sending sequence in the configuration of FIG. CPU 8 is AFE
In response to the reception sampling data buffer full interrupt from the interface 9, demodulation processing for 48 sample data is performed. The CPU 8 converts the X component and the Y component of the 16 symbol data generated in the demodulation process into F
Write to IFOs 14 and 15 in a timely manner. The constellation data stored in this manner is transmitted to the D / A converters 16 and 17 at equal intervals as shown in FIG. 5 generated by the constellation pattern transmission timing generator 13. The signals converted into analog signals in the D / A converters 16 and 17 can be displayed in a constellation as shown in FIG. 2 by a device capable of orthogonal display such as an oscilloscope.
【００２１】このように、本発明によれば、変復調タイ
ミング生成が困難であるソフトウェアモデムの構造にお
いても、変復調タイミングに応じて等間隔、かつリアル
タイムにコンスタレーションパターンを送出することが
できる。As described above, according to the present invention, a constellation pattern can be transmitted at equal intervals and in real time in accordance with the modulation / demodulation timing even in the structure of a software modem in which modulation / demodulation timing generation is difficult.
【００２２】（実施例２）図７は本発明の他の実施例の
構成を示す。本実施例では、使用する各種の変復調速度
の公倍数のクロックをソースクロックにもち、１つのク
ロックから各種変復調速度のクロックを生成可能なプロ
グラマブル分周器を具備し、コンスタレーション送出タ
イミング生成が上記分周器によってなされる。(Embodiment 2) FIG. 7 shows the configuration of another embodiment of the present invention. In the present embodiment, a programmable frequency divider which can generate clocks of various modulation / demodulation speeds from a single clock with a clock having a common multiple of various modulation / demodulation speeds to be used as a source clock is provided. Made by the divider.
【００２３】図において１８はＣＰＵ８からの変復調タ
イミングに応じた分周の指定語を格納する分周選択レジ
スタ、１９は分周選択レジスタに応じてソースクロック
を分周し、所望の変復調タイミングを生成するプログラ
マブル分周器である。In the figure, reference numeral 18 denotes a frequency division selection register for storing a frequency division designation word according to the modulation / demodulation timing from the CPU 8, and 19 a frequency division of the source clock according to the frequency division selection register to generate a desired modulation / demodulation timing. It is a programmable frequency divider.
【００２４】従来の技術の項で述べたように、通常モデ
ム信号のＡ／Ｄ、Ｄ／Ａ変換のサンプリングクロックは
変復調速度の整数倍（３倍以上）に設定されるが、モデ
ムによっては、モデム処理内でマルチレート変換等を利
用し、１つのサンプリングレートにおいて複数の変復調
速度をサポートすることがある。この場合、サンプリン
グレートから整数分周のみで変復調速度を生成すること
ができない。As described in the section of the prior art, the sampling clock for A / D and D / A conversion of a modem signal is usually set to an integral multiple (three times or more) of the modulation / demodulation speed. A plurality of modulation / demodulation speeds may be supported at one sampling rate by using a multi-rate conversion or the like in modem processing. In this case, the modulation / demodulation speed cannot be generated only from the sampling rate by integer division.
【００２５】本実施例では、これを解決するために、使
用する個々の変復調速度の公倍数のクロックをソースク
ロックにもち、プログラマブルに分周することにより、
上記単一サンプリングによるモデムに対しても、複数の
変復調速度に対応したコンスタレーションパターン生成
タイミングを生成することが可能となる。プログラマブ
ル分周器１９に入力されるソースクロックは、通常にお
いてモデム信号のＡ／Ｄ、Ｄ／Ａ変換を行うＡＦＥのソ
ースクロックが使用され得る。ここでは、ソースクロッ
クを３６．８６４ＭHzとし、ＩＴＵ−Ｔ規格Ｖ．３４の
変復調速度を生成する場合を例に説明する。ＩＴＵ−Ｔ
規格Ｖ．３４では、２４００Hz、２７４３Hz（オプショ
ン）、２８００Hz（オプション）、３０００Hz、３２０
０Hzおよび３４２９Hz（オプション）の６種類の変復調
速度で通信可能である。このうち、２４００Hz、２７４
３Hz、３０００Hz、３２００Hzおよび３４２９Hzの５種
類の変復調速度に対応する場合、それぞれ、１５３６
０、１３４４０、１２２８８、１１５２０および１０７
５０の分周値を用意すればよい。In this embodiment, in order to solve this problem, a clock having a common multiple of the individual modulation / demodulation speeds to be used is used as a source clock, and the frequency is programmably divided.
It is possible to generate constellation pattern generation timings corresponding to a plurality of modulation / demodulation speeds even for a modem using the single sampling. As a source clock input to the programmable frequency divider 19, an AFE source clock that normally performs A / D and D / A conversion of a modem signal can be used. Here, the source clock is 36.864 MHz, and the ITU-T standard A case where 34 modulation / demodulation rates are generated will be described as an example. ITU-T
Standard V. 34, 2400Hz, 2743Hz (optional), 2800Hz (optional), 3000Hz, 320
Communication is possible at six types of modulation / demodulation rates of 0 Hz and 3429 Hz (optional). Of these, 2400 Hz, 274
When corresponding to five modulation / demodulation rates of 3 Hz, 3000 Hz, 3200 Hz and 3429 Hz, 1536
0, 13440, 12288, 11520 and 107
What is necessary is just to prepare 50 frequency division values.
【００２６】ここで、ＣＰＵ８から分周選択レジスタ１
８を介して３４２９Hz（正確には３４２８．５７１４２
９Hz）が選択された場合、プログラマブル分周器１９に
よって、３６．８６４ＭHzのソースクロックを１０７５
０で分周し、所望の３４２８．５７１４２９Hzを生成す
ることができる。Here, the CPU 8 sends the frequency division selection register 1
8 through 3429 Hz (to be exact 3428.57142
9 Hz) is selected, the programmable frequency divider 19 sets the source clock of 36.864 MHz to 1075.
Dividing by zero can produce the desired 3428.5571429 Hz.
【００２７】このように、本実施例のコンスタレーショ
ンパターン送出タイミング生成器によれば、単一サンプ
リングによるモデムに対しても、通信の各種の変復調速
度に対応したコンスタレーションパターン生成タイミン
グを生成することが可能となる。As described above, according to the constellation pattern transmission timing generator of the present embodiment, it is possible to generate the constellation pattern generation timing corresponding to various modulation / demodulation speeds of the communication even for a single sampling modem. Becomes possible.
【００２８】[0028]
【発明の効果】本発明によれば、変復調タイミング生成
が困難であるソフトウェアモデムの構造においても、
タイマ割込みを利用して、変復調タイミングをソフトで
生成するなどのソフトウェア負荷がかからない、コン
スタレーションパターンデータをＰＣに転送して評価す
るなどの手間やツールが不要である、回線障害を適時
付加しながらのモデム性能評価をリアルタイムに行え
る、単一サンプリングによるモデムに対しても、通信
の各種の変復調速度に対応したコンスタレーションパタ
ーン生成タイミングを生成することが可能となる、など
の効果が得られる。According to the present invention, even in the structure of a software modem in which generation of modulation / demodulation timing is difficult,
No software load such as generating modulation and demodulation timing by software using timer interrupts, no need for labor and tools such as transferring constellation pattern data to a PC for evaluation, etc. This makes it possible to evaluate the modem performance in real time and to generate a constellation pattern generation timing corresponding to various modulation / demodulation speeds of communication even for a modem with single sampling.
【図１】モデムの受信処理過程を示すブロック図。FIG. 1 is a block diagram showing a receiving process of a modem.
【図２】コンスタレーションパターンの一例を示す散布
図。FIG. 2 is a scatter diagram illustrating an example of a constellation pattern.
【図３】ソフトウェアモデムにおけるハードウェア構成
を示すブロック図。FIG. 3 is a block diagram showing a hardware configuration of the software modem.
【図４】本発明の一実施例のコンスタレーション送出回
路のブロック図。FIG. 4 is a block diagram of a constellation sending circuit according to one embodiment of the present invention.
【図５】コンスタレーションパターン送出のタイミング
図。FIG. 5 is a timing chart of sending a constellation pattern.
【図６】本発明の一実施例におけるコンスタレーション
パターン送出のシーケンス図。FIG. 6 is a sequence diagram of sending a constellation pattern in one embodiment of the present invention.
【図７】本発明の一実施例のコンスタレーションパター
ン送出タイミング生成器のブロック図。FIG. 7 is a block diagram of a constellation pattern transmission timing generator according to one embodiment of the present invention.
１…ＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）
器、２…複素化処理器、３…自動等化器、４…位相同期
器、５…判定器、６…誤差計算器、７…ディスクランブ
ラ器、８…ＣＰＵ、９…ＡＦＥインタフェース、１０…
ＡＦＥ、１１…ＤＡＡ、１２…メモリ、１３…コンスタ
レーションパターン送出タイミング生成器、１４…Ｘパ
ターン用ＦＩＦＯ、１５…Ｙパターン用ＦＩＦＯ、１６
…Ｘパターン用Ｄ／Ａ変換器、１７…Ｙパターン用Ｄ／
Ａ変換器、１８…分周選択レジスタ、１９…プログラマ
ブル分周器。1 ... AGC (Auto Gain Control)
, 2 ... complex equalizer, 3 ... automatic equalizer, 4 ... phase synchronizer, 5 ... determiner, 6 ... error calculator, 7 ... descrambler, 8 ... CPU, 9 ... AFE interface, 10 ...
AFE, 11 DAA, 12 memory, 13 constellation pattern transmission timing generator, 14 FIFO for X pattern, 15 FIFO for Y pattern, 16
... D / A converter for X pattern, 17 ... D / A for Y pattern
A converter, 18: frequency division selection register, 19: programmable frequency divider.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 提坂 康博 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 Ｆターム(参考） 5K004 AA08 JG01 JH03 JH05 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yasuhiro Sakasaka 5-20-1, Josuihonmachi, Kodaira-shi, Tokyo F-term in the Semiconductor Business Division, Hitachi, Ltd. 5K004 AA08 JG01 JH03 JH05
Claims (6)
グデータのバッファリング機能を有し、システムのメイ
ンＣＰＵにてモデム処理を行うソフトウェアモデムにお
いて、変復調速度に対応したクロックを生成するコンス
タレーション送出タイミング生成器と、１バッファサイ
ズの受信サンプリングデータより生成されたコンスタレ
ーションデータをストアし上記コンスタレーション送出
タイミングにより出力するＦＩＦＯ（First In First
Out）とを具備し、変復調速度に応じたコンスタレー
ションパターンを送出することを特徴とするコンスタレ
ーションパターン生成器。1. A constellation transmission timing generation for generating a clock corresponding to a modulation / demodulation speed in a software modem having a buffering function of sampling data of transmission and reception modem signals and performing modem processing in a main CPU of the system. And a FIFO (First In First) for storing constellation data generated from received sampling data of one buffer size and outputting the constellation data at the above constellation transmission timing.
Out), and sends out a constellation pattern according to the modulation / demodulation speed.
ン生成器において、コンスタレーション送出タイミング
生成がサンプリングクロックを分周して生成する分周器
によってなされることを特徴とするコンスタレーション
パターン生成器。2. A constellation pattern generator according to claim 1, wherein the constellation transmission timing is generated by a frequency divider which divides and generates a sampling clock.
ン生成器において、使用する各種の変復調速度の公倍数
のクロックをソースクロックにもち、１つのクロックか
ら各種変復調速度のクロックを生成可能なプログラマブ
ル分周器を具備し、コンスタレーション送出タイミング
生成が上記分周器によりなされることを特徴とするコン
スタレーションパターン生成器。3. A constellation pattern generator according to claim 1, wherein a clock having a common multiple of various modulation / demodulation speeds to be used is used as a source clock, and a clock having various modulation / demodulation speeds can be generated from one clock. And a constellation sending timing is generated by the frequency divider.
タレーションパターン生成器を有すコンスタレーション
パターン生成装置。4. A constellation pattern generating apparatus comprising the constellation pattern generator according to claim 1.
タレーションパターン生成器を具備したことを特徴とす
るソフトウェアモデム装置。5. A software modem device comprising the constellation pattern generator according to claim 1. Description:
搭載したことを特徴とする情報端末装置。6. An information terminal device comprising the software modem device according to claim 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07909699A JP3588711B2 (en) | 1999-03-24 | 1999-03-24 | Constellation pattern generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07909699A JP3588711B2 (en) | 1999-03-24 | 1999-03-24 | Constellation pattern generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000278333A true JP2000278333A (en) | 2000-10-06 |
| JP3588711B2 JP3588711B2 (en) | 2004-11-17 |
Family
ID=13680359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07909699A Expired - Fee Related JP3588711B2 (en) | 1999-03-24 | 1999-03-24 | Constellation pattern generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588711B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002325114A (en) * | 2001-04-26 | 2002-11-08 | Matsushita Graphic Communication Systems Inc | Software modem and its communication speed setting method |
| JP2002325113A (en) * | 2001-04-26 | 2002-11-08 | Matsushita Graphic Communication Systems Inc | Software modem and its interrupt control method |
-
1999
- 1999-03-24 JP JP07909699A patent/JP3588711B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002325114A (en) * | 2001-04-26 | 2002-11-08 | Matsushita Graphic Communication Systems Inc | Software modem and its communication speed setting method |
| JP2002325113A (en) * | 2001-04-26 | 2002-11-08 | Matsushita Graphic Communication Systems Inc | Software modem and its interrupt control method |
| JP4690576B2 (en) * | 2001-04-26 | 2011-06-01 | パナソニックシステムネットワークス株式会社 | Software modem and communication terminal device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3588711B2 (en) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0762655B1 (en) | Host signal processing communication system that compensates for missed execution by signal maintenance procedures | |
| US5915003A (en) | Sketching unit for transmission of sketches and notes over normal telephone lines | |
| US6865241B1 (en) | Method and apparatus for sampling digital data at a virtually constant rate, and transferring that data into a non-constant sampling rate device | |
| EP0407673A1 (en) | Process of synchronizing a receiving modem after a training on data | |
| US5040194A (en) | Method and apparatus for providing for automatic gain control of incoming signals in a modem | |
| US5627499A (en) | Digital modulator and upconverter having single-bit delta-sigma data converters | |
| US6868118B2 (en) | Discrete multi-tone processor in asymmetric digital subscriber line modem | |
| US6185594B1 (en) | Versatile signal generator | |
| US4808937A (en) | Phase-locked loop for a modem | |
| JP3588711B2 (en) | Constellation pattern generator | |
| US4868864A (en) | Autocorrelating 2400 bps handshake sequence detector | |
| EP1059785A2 (en) | Reconfigurable modem using multirate signal processing | |
| US4849703A (en) | Method and apparatus for generating a data sampling clock locked to a baud clock contained in a data signal | |
| JPH04502540A (en) | Digital GMSK modulator that handles fractional bit spacing | |
| US6504879B1 (en) | Digital modulation apparatus | |
| US4910474A (en) | Method and apparatus for generating phase and amplitude modulated signals | |
| US6782058B1 (en) | Device and method for interpolated signal resampling between sampling clock cycles | |
| US6239666B1 (en) | Uniform amplitude modulator | |
| JP3177569B2 (en) | Wireless device | |
| JP3582180B2 (en) | Frequency division multiplex signal generator | |
| US7856070B2 (en) | Method and system for digital baseband receiver with digital RF/IF/VLIF support in GSM/GPRS/EDGE compliant handsets | |
| US6968016B1 (en) | Device and method for I/Q modulation, frequency translation and upsampling | |
| KR101920073B1 (en) | Method and apparatus for converting signal for bandwidth variable data transmission/reception | |
| NL194631C (en) | Subscriber unit for processing communication signals in a wireless telecommunication system. | |
| JP3357454B2 (en) | Roll-off filter and suitable method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |