JP2000277441A - 半導体構造とそれを備えた半導体素子及び結晶成長方法 - Google Patents
半導体構造とそれを備えた半導体素子及び結晶成長方法Info
- Publication number
- JP2000277441A JP2000277441A JP8493499A JP8493499A JP2000277441A JP 2000277441 A JP2000277441 A JP 2000277441A JP 8493499 A JP8493499 A JP 8493499A JP 8493499 A JP8493499 A JP 8493499A JP 2000277441 A JP2000277441 A JP 2000277441A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- layer
- substrate
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板上に素子を形成できる程良好な
結晶性を有する窒化ガリウム系の化合物半導体を成長さ
せることができ、その結果、シリコン基板上に形成され
た半導体素子を高性能化、高信頼化することができる半
導体構造とそれを備えた半導体素子及び結晶成長方法を
提供する。 【解決手段】 シリコン基板１上に、窒化ガリウム系の
化合物半導体からなる第１の半導体層３を形成してなる
半導体構造において、シリコン基板１と第１の半導体層
３との間に、高融点材料からなる第２の半導体層２を形
成してなることを特徴とする。
結晶性を有する窒化ガリウム系の化合物半導体を成長さ
せることができ、その結果、シリコン基板上に形成され
た半導体素子を高性能化、高信頼化することができる半
導体構造とそれを備えた半導体素子及び結晶成長方法を
提供する。 【解決手段】 シリコン基板１上に、窒化ガリウム系の
化合物半導体からなる第１の半導体層３を形成してなる
半導体構造において、シリコン基板１と第１の半導体層
３との間に、高融点材料からなる第２の半導体層２を形
成してなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体構造とそれ
を備えた半導体素子及び結晶成長方法に関し、特に、シ
リコン基板上の窒化ガリウム系の化合物半導体層の表面
平坦性及び結晶性が向上し、窒化ガリウム系の化合物半
導体素子の高性能化を可能とする半導体構造とそれを備
えた半導体素子及び結晶成長方法に関するものである。
を備えた半導体素子及び結晶成長方法に関し、特に、シ
リコン基板上の窒化ガリウム系の化合物半導体層の表面
平坦性及び結晶性が向上し、窒化ガリウム系の化合物半
導体素子の高性能化を可能とする半導体構造とそれを備
えた半導体素子及び結晶成長方法に関するものである。
【０００２】
【従来の技術】従来、窒化ガリウム系の化合物半導体に
おいては、格子整合するＧａＮバルク結晶等をＧａＮ基
板上に成長させることが難しくＧａＮ基板が期待できな
いために、通常では、格子定数の異なるサファイア基板
上に緩衝層を介して成長させる方法が採られている。こ
の緩衝層は、膜厚が数１０ｎｍのＡｌＮやＧａＮを９０
０℃以下の成長温度で成長させ、その後熱処理を施すこ
とにより得られる。
おいては、格子整合するＧａＮバルク結晶等をＧａＮ基
板上に成長させることが難しくＧａＮ基板が期待できな
いために、通常では、格子定数の異なるサファイア基板
上に緩衝層を介して成長させる方法が採られている。こ
の緩衝層は、膜厚が数１０ｎｍのＡｌＮやＧａＮを９０
０℃以下の成長温度で成長させ、その後熱処理を施すこ
とにより得られる。
【０００３】ところで、サファイア基板は絶縁物であ
り、また劈開性に乏しい。したがって、発光素子に絶縁
物基板を用いた場合には、電極構造が複雑化するという
問題点があり、また劈開が困難であるためチッブ化が難
しいという問題点もある。そこで、劈開性を有する半導
性もしくは導電性の基板を成長用基板とすることが望ま
れている。成長用基板としてシリコン基板を用いること
ができれば、劈開性が良好であることからチップ化が容
易で、半導性もしくは導電性の基板であることから電極
構造も簡単化できるという利点がある。また、シリコン
基板はサファイア基板より安価であるので、製品の低価
格化を図ることができ、営業上好ましい。
り、また劈開性に乏しい。したがって、発光素子に絶縁
物基板を用いた場合には、電極構造が複雑化するという
問題点があり、また劈開が困難であるためチッブ化が難
しいという問題点もある。そこで、劈開性を有する半導
性もしくは導電性の基板を成長用基板とすることが望ま
れている。成長用基板としてシリコン基板を用いること
ができれば、劈開性が良好であることからチップ化が容
易で、半導性もしくは導電性の基板であることから電極
構造も簡単化できるという利点がある。また、シリコン
基板はサファイア基板より安価であるので、製品の低価
格化を図ることができ、営業上好ましい。
【０００４】
【発明が解決しようとする課題】ところで、シリコン基
板にサファイア基板と同様の成長法を適用し、シリコン
基板上に、９００℃以下て堆積した膜厚数１０ｎｍのＡ
ｌＮ、ＧａＮに熱処理を施した緩衝層を形成し、この緩
衝層上に窒化ガリウム系の化合物半導体を成長すると、
表面に多結晶が現れ、シリコン基板上への窒化ガリウム
系の化合物半導体の成長は非常に難しい。したがって、
シリコン基板を用いて、半導体素子を形成できる程良好
な結晶性を有する窒化ガリウム系の化合物半導体薄膜を
得ることは困難であった。
板にサファイア基板と同様の成長法を適用し、シリコン
基板上に、９００℃以下て堆積した膜厚数１０ｎｍのＡ
ｌＮ、ＧａＮに熱処理を施した緩衝層を形成し、この緩
衝層上に窒化ガリウム系の化合物半導体を成長すると、
表面に多結晶が現れ、シリコン基板上への窒化ガリウム
系の化合物半導体の成長は非常に難しい。したがって、
シリコン基板を用いて、半導体素子を形成できる程良好
な結晶性を有する窒化ガリウム系の化合物半導体薄膜を
得ることは困難であった。
【０００５】本発明は、上記の事情に鑑みてなされたも
のであって、シリコン基板上に素子を形成できる程良好
な結晶性を有する窒化ガリウム系の化合物半導体を成長
させることができ、その結果、シリコン基板上に形成さ
れた半導体素子を高性能化、高信頼化することができる
半導体構造とそれを備えた半導体素子及び結晶成長方法
を提供することを目的とする。
のであって、シリコン基板上に素子を形成できる程良好
な結晶性を有する窒化ガリウム系の化合物半導体を成長
させることができ、その結果、シリコン基板上に形成さ
れた半導体素子を高性能化、高信頼化することができる
半導体構造とそれを備えた半導体素子及び結晶成長方法
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明者等は、数多くの
実験を行った結果、次の様な知見を得た。シリコン基板
上に９００℃以下で堆積した数１０ｎｍの膜厚のＡｌ
Ｎ、ＧａＮに１０００℃程度までの熱処理を施すと、シ
リコン基板に窪みが発生することが判明した。この過程
は以下のように説明される。９００℃以下で堆積したＡ
ｌＮ、ＧａＮは結合が不安定である。したがって、９０
０℃以下で堆積したＡｌＮ、ＧａＮは、熱処埋中にいく
らか熱分解し、Ａ１、Ｇａになる。
実験を行った結果、次の様な知見を得た。シリコン基板
上に９００℃以下で堆積した数１０ｎｍの膜厚のＡｌ
Ｎ、ＧａＮに１０００℃程度までの熱処理を施すと、シ
リコン基板に窪みが発生することが判明した。この過程
は以下のように説明される。９００℃以下で堆積したＡ
ｌＮ、ＧａＮは結合が不安定である。したがって、９０
０℃以下で堆積したＡｌＮ、ＧａＮは、熱処埋中にいく
らか熱分解し、Ａ１、Ｇａになる。
【０００７】これらＡｌ、Ｇａは熱処理によりシリコン
と反応して合金化するが、この熱処理温度（１０００℃
程度）が合金の融点以上であることから、合金化した部
分は液状になり、徐々に広がりながら蒸発し、シリコン
基板上に窪みを生じさせる。合金化した部分が熱処理中
に液状化および蒸発することにより、最上部に成長され
た窒化ガリウム系化合物半導体がさらに液状化され、こ
の液状化された部分が成長雰囲気中の窒素源と反応する
ために、多結晶状の窒化ガリウム系化合物半導体が発生
する。
と反応して合金化するが、この熱処理温度（１０００℃
程度）が合金の融点以上であることから、合金化した部
分は液状になり、徐々に広がりながら蒸発し、シリコン
基板上に窪みを生じさせる。合金化した部分が熱処理中
に液状化および蒸発することにより、最上部に成長され
た窒化ガリウム系化合物半導体がさらに液状化され、こ
の液状化された部分が成長雰囲気中の窒素源と反応する
ために、多結晶状の窒化ガリウム系化合物半導体が発生
する。
【０００８】本発明者等は、上記の実験結果を鑑みて鋭
意検討した結果、窒化ガリウム系化合物半導体の成長温
度である１０００℃程度で熱分解を起こさない高融点材
料を用いることで、上述した問題点を解決することがで
きることを見出し、本発明に至った。すなわち、本発明
の請求項１記載の半導体構造は、シリコン基板上に、窒
化ガリウム系の化合物半導体からなる第１の半導体層を
形成してなる半導体構造において、前記シリコン基板と
前記第１の半導体層との間に、高融点材料からなる第２
の半導体層を形成してなることを特徴としている。
意検討した結果、窒化ガリウム系化合物半導体の成長温
度である１０００℃程度で熱分解を起こさない高融点材
料を用いることで、上述した問題点を解決することがで
きることを見出し、本発明に至った。すなわち、本発明
の請求項１記載の半導体構造は、シリコン基板上に、窒
化ガリウム系の化合物半導体からなる第１の半導体層を
形成してなる半導体構造において、前記シリコン基板と
前記第１の半導体層との間に、高融点材料からなる第２
の半導体層を形成してなることを特徴としている。
【０００９】請求項２記載の半導体構造は、請求項１記
載の半導体構造において、前記高融点材料は、前記窒化
ガリウム系の化合物半導体の成長温度で熱分解を起こさ
ない半導体材料であることを特徴としている。
載の半導体構造において、前記高融点材料は、前記窒化
ガリウム系の化合物半導体の成長温度で熱分解を起こさ
ない半導体材料であることを特徴としている。
【００１０】請求項３記載の半導体構造は、請求項２記
載の半導体構造において、前記高融点材料は、成長圧力
下で融点が９００℃以上の窒化ガリウム系の化合物半導
体であることを特徴としている。
載の半導体構造において、前記高融点材料は、成長圧力
下で融点が９００℃以上の窒化ガリウム系の化合物半導
体であることを特徴としている。
【００１１】請求項４記載の半導体構造は、請求項１、
２または３記載の半導体構造において、前記第１の半導
体層はＢ1-x-y-zＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦
ｙ≦１、０≦ｚ≦１）からなり、前記第２の半導体層は
Ｂ1-l-m-nＡｌlＧａmＩｎnＮ（０≦ｌ≦１、０≦ｍ≦
１、０≦ｎ≦１）の組成が異なる複数層の積層構造から
なることを特徴としている。
２または３記載の半導体構造において、前記第１の半導
体層はＢ1-x-y-zＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦
ｙ≦１、０≦ｚ≦１）からなり、前記第２の半導体層は
Ｂ1-l-m-nＡｌlＧａmＩｎnＮ（０≦ｌ≦１、０≦ｍ≦
１、０≦ｎ≦１）の組成が異なる複数層の積層構造から
なることを特徴としている。
【００１２】請求項５記載の半導体素子は、請求項１な
いし４のいずれか１項記載の半導体構造を備えているこ
とを特徴としている。
いし４のいずれか１項記載の半導体構造を備えているこ
とを特徴としている。
【００１３】請求項６記載の結晶成長方法は、シリコン
基板上に、高融点材料からなる第２の半導体層、窒化ガ
リウム系の化合物半導体からなる第１の半導体層を順次
成長することを特徴としている。
基板上に、高融点材料からなる第２の半導体層、窒化ガ
リウム系の化合物半導体からなる第１の半導体層を順次
成長することを特徴としている。
【００１４】請求項７記載の結晶成長方法は、請求項６
記載の結晶成長方法において、前記シリコン基板上に、
Ｂ1-l-m-nＡｌlＧａmＩｎnＮ（０≦ｌ≦１、０≦ｍ≦
１、０≦ｎ≦１）の組成が異なる複数の層を順次成長し
て積層構造の第２の半導体層とし、次いで該第２の半導
体層上にＢ1-x-y-zＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０
≦ｙ≦１、０≦ｚ≦１）を成長して第１の半導体層とす
ることを特徴としている。
記載の結晶成長方法において、前記シリコン基板上に、
Ｂ1-l-m-nＡｌlＧａmＩｎnＮ（０≦ｌ≦１、０≦ｍ≦
１、０≦ｎ≦１）の組成が異なる複数の層を順次成長し
て積層構造の第２の半導体層とし、次いで該第２の半導
体層上にＢ1-x-y-zＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０
≦ｙ≦１、０≦ｚ≦１）を成長して第１の半導体層とす
ることを特徴としている。
【００１５】本発明の請求項１記載の半導体構造では、
シリコン基板と第１の半導体層との間に、高融点材料か
らなる第２の半導体層を形成したことにより、シリコン
基板の表面がコーティングされ、前記シリコン基板と前
記第１の半導体層との反応を抑制し、該第１の半導体層
の結晶性及び表面平坦性が向上する。これにより、第１
の半導体層の表面平坦性及び結晶性が良好なものとな
り、しかも表面に多結晶等の異物が析出する虞も無くな
る。さらに、この第１の半導体層上に半導体素子を形成
した場合、この素子が高性能化、高信頼化する。
シリコン基板と第１の半導体層との間に、高融点材料か
らなる第２の半導体層を形成したことにより、シリコン
基板の表面がコーティングされ、前記シリコン基板と前
記第１の半導体層との反応を抑制し、該第１の半導体層
の結晶性及び表面平坦性が向上する。これにより、第１
の半導体層の表面平坦性及び結晶性が良好なものとな
り、しかも表面に多結晶等の異物が析出する虞も無くな
る。さらに、この第１の半導体層上に半導体素子を形成
した場合、この素子が高性能化、高信頼化する。
【００１６】第１の半導体層としては、窒化ガリウム系
の化合物半導体であるＢ1-x-y-zＡｌxＧａyＩｎzＮ（０
≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）が好ましい。この
第１の半導体層の膜厚は２μｍ以下とすることが好まし
い。なぜなら、２μｍを越えるとこの半導体層にクラッ
クが生じ易くなるからである。第２の半導体層として
は、成長圧力下で融点が９００℃以上の窒化ガリウム系
の化合物半導体であるＢ1-l-m-nＡｌlＧａmＩｎnＮ（０
≦ｌ≦１、０≦ｍ≦１、０≦ｎ≦１）の組成が異なる複
数層の積層構造とするのが好ましい。
の化合物半導体であるＢ1-x-y-zＡｌxＧａyＩｎzＮ（０
≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）が好ましい。この
第１の半導体層の膜厚は２μｍ以下とすることが好まし
い。なぜなら、２μｍを越えるとこの半導体層にクラッ
クが生じ易くなるからである。第２の半導体層として
は、成長圧力下で融点が９００℃以上の窒化ガリウム系
の化合物半導体であるＢ1-l-m-nＡｌlＧａmＩｎnＮ（０
≦ｌ≦１、０≦ｍ≦１、０≦ｎ≦１）の組成が異なる複
数層の積層構造とするのが好ましい。
【００１７】Ｂ1-l-m-nＡｌlＧａmＩｎnＮ（０≦ｌ≦
１、０≦ｍ≦１、０≦ｎ≦１）の組成ｌの好ましい範囲
は０．２≦ｌ≦１である。ｌが０．２より小さいと熱分
解を抑制する効果が小さい。このＢ1-l-m-nＡｌlＧａm
ＩｎnＮの積層構造の厚みの好ましい範囲は、２００ｎ
ｍ以上かつ５００ｎｍ以下である。厚みが２００ｎｍよ
り薄いと熱分解を抑制する効果が小さく、５００ｎｍよ
り厚いとクラックが発生する虞があるからである。
１、０≦ｍ≦１、０≦ｎ≦１）の組成ｌの好ましい範囲
は０．２≦ｌ≦１である。ｌが０．２より小さいと熱分
解を抑制する効果が小さい。このＢ1-l-m-nＡｌlＧａm
ＩｎnＮの積層構造の厚みの好ましい範囲は、２００ｎ
ｍ以上かつ５００ｎｍ以下である。厚みが２００ｎｍよ
り薄いと熱分解を抑制する効果が小さく、５００ｎｍよ
り厚いとクラックが発生する虞があるからである。
【００１８】請求項５記載の半導体素子では、請求項１
ないし４のいずれか１項記載の半導体構造を備えたこと
により、窒化ガリウム系の化合物半導体素子が高性能
化、高信頼化する。
ないし４のいずれか１項記載の半導体構造を備えたこと
により、窒化ガリウム系の化合物半導体素子が高性能
化、高信頼化する。
【００１９】請求項６記載の結晶成長方法では、シリコ
ン基板上に、高融点材料からなる第２の半導体層、窒化
ガリウム系の化合物半導体からなる第１の半導体層を順
次成長することにより、第２の半導体層がシリコン基板
の表面をコーティングするとともに、それ自体の熱分解
抑制効果により、成長する第１の半導体層の結晶性及び
表面平坦性を向上させる。これにより、シリコン基板上
に、表面平坦性及び結晶性の良好な第１の半導体層を形
成することが可能になる。
ン基板上に、高融点材料からなる第２の半導体層、窒化
ガリウム系の化合物半導体からなる第１の半導体層を順
次成長することにより、第２の半導体層がシリコン基板
の表面をコーティングするとともに、それ自体の熱分解
抑制効果により、成長する第１の半導体層の結晶性及び
表面平坦性を向上させる。これにより、シリコン基板上
に、表面平坦性及び結晶性の良好な第１の半導体層を形
成することが可能になる。
【００２０】また、第２の半導体層は、９００℃以上の
成長温度で高融点の半導体層になり、結晶化するための
熱処理を施す必要が無くなる。これにより、従来の様に
堆積後の熱処理による結晶化を施す必要が無くなり、そ
の結果、製造工程が短縮され、製造コストが低減され
る。また、第２の半導体層を、シリコン基板側の層をＢ
1-l-m-nＡｌlＧａmＩｎnＮでｌ＝１としたＡｌＮ、該Ａ
ｌＮの上の層をＢ1-l-mＡｌlＧａmＮ（０．２≦ｌ≦
１）の２層構造とすれば、シリコン基板に接するＡｌＮ
の熱分解抑制効果がさらに高まる。ＡｌＮの成長温度は
１１００℃以上とすることが好ましい。ＡｌＮは成長温
度を１１００℃以上とすることで高融点の半導体層にな
り、結晶化を施すための熱処理が不要になり、手間が省
けて生産効率が高くなる。
成長温度で高融点の半導体層になり、結晶化するための
熱処理を施す必要が無くなる。これにより、従来の様に
堆積後の熱処理による結晶化を施す必要が無くなり、そ
の結果、製造工程が短縮され、製造コストが低減され
る。また、第２の半導体層を、シリコン基板側の層をＢ
1-l-m-nＡｌlＧａmＩｎnＮでｌ＝１としたＡｌＮ、該Ａ
ｌＮの上の層をＢ1-l-mＡｌlＧａmＮ（０．２≦ｌ≦
１）の２層構造とすれば、シリコン基板に接するＡｌＮ
の熱分解抑制効果がさらに高まる。ＡｌＮの成長温度は
１１００℃以上とすることが好ましい。ＡｌＮは成長温
度を１１００℃以上とすることで高融点の半導体層にな
り、結晶化を施すための熱処理が不要になり、手間が省
けて生産効率が高くなる。
【００２１】
【発明の実施の形態】本発明の半導体構造とそれを備え
た半導体素子及び結晶成長方法の各実施形態について図
面に基づき説明する。 ［第１の実施形態］図１は本発明の第１の実施形態のＧ
ａＮ系化合物半導体を用いた半導体構造を示す断面図で
あり、ｎ−Ｓｉ基板１の（１１１）面上に、Ａｌを含む
ＧａＮ系化合物半導体を含む第２の半導体層２、該第２
の半導体層２と組成が異なりＡｌを含むＧａＮ系化合物
半導体の第１の半導体層３が順次積層されている。
た半導体素子及び結晶成長方法の各実施形態について図
面に基づき説明する。 ［第１の実施形態］図１は本発明の第１の実施形態のＧ
ａＮ系化合物半導体を用いた半導体構造を示す断面図で
あり、ｎ−Ｓｉ基板１の（１１１）面上に、Ａｌを含む
ＧａＮ系化合物半導体を含む第２の半導体層２、該第２
の半導体層２と組成が異なりＡｌを含むＧａＮ系化合物
半導体の第１の半導体層３が順次積層されている。
【００２２】第２の半導体層２は、Ｂ1-l-m-nＡｌlＧａ
mＩｎnＮ（０≦ｌ≦１、０≦ｍ≦１、０≦ｎ≦１）の組
成が異なる複数層の積層構造、例えば、Ｓｉ基板１に接
するＡｌＮ層１１と、ＡｌＮ層１１上に形成されたＡｌ
lＧａ1-lＮ層１２の２層により構成されている。この第
２の半導体層２は、Ｓｉ基板１からＳｉが拡散すること
から自然とｎ型半導体になり、したがって、Ｓｉ基板１
と第１の半導体層３に電流を流すことが可能になる。第
１の半導体層３は、Ｂ1-x-y-zＡｌxＧａyＩｎzＮ（０≦
ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、例えば、ＧａＮ層
により構成されている。
mＩｎnＮ（０≦ｌ≦１、０≦ｍ≦１、０≦ｎ≦１）の組
成が異なる複数層の積層構造、例えば、Ｓｉ基板１に接
するＡｌＮ層１１と、ＡｌＮ層１１上に形成されたＡｌ
lＧａ1-lＮ層１２の２層により構成されている。この第
２の半導体層２は、Ｓｉ基板１からＳｉが拡散すること
から自然とｎ型半導体になり、したがって、Ｓｉ基板１
と第１の半導体層３に電流を流すことが可能になる。第
１の半導体層３は、Ｂ1-x-y-zＡｌxＧａyＩｎzＮ（０≦
ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、例えば、ＧａＮ層
により構成されている。
【００２３】この半導体構造は、ｎ−Ｓｉ基板１の（１
１１）面に、９００℃以上の成長温度でＡｌＮ層１１を
成長させ、続いて、９００℃以上の成長温度でＡｌlＧ
ａ1-lＮ層１２を成長させて２層構造の第２の半導体層
２とし、次いで、ＡｌlＧａ1-lＮ層１２上に、９００℃
以上の成長温度で第１の半導体層３を成長させることに
より得ることができる。この半導体構造を半導体素子に
適用すれば、高性能、高信頼性の窒化ガリウム系の化合
物半導体素子を得ることができる。
１１）面に、９００℃以上の成長温度でＡｌＮ層１１を
成長させ、続いて、９００℃以上の成長温度でＡｌlＧ
ａ1-lＮ層１２を成長させて２層構造の第２の半導体層
２とし、次いで、ＡｌlＧａ1-lＮ層１２上に、９００℃
以上の成長温度で第１の半導体層３を成長させることに
より得ることができる。この半導体構造を半導体素子に
適用すれば、高性能、高信頼性の窒化ガリウム系の化合
物半導体素子を得ることができる。
【００２４】次に、この半導体構造の実施例及び比較例
について説明する。 「実施例１」有機金属気相成長法（ＭＯＣＶＤ法）によ
り成膜を行った。まず、反応炉内に洗浄した面方位（１
１１）のｎ−Ｓｉ基板１を設置し、Ｈ2（キャリアガ
ス）を流しなから基板温度を１１５０℃としてＳｉ基板
１のサーマルクリーニングを行った。次いで、基板温度
を１１００℃とし、反応炉内にトリメチルアルミニウム
（ＴＭＡ）及びＮＨ3を供給し、Ｓｉ基板１上にＡｌＮ
層１１（膜厚：８０ｎｍ）を成長させた。
について説明する。 「実施例１」有機金属気相成長法（ＭＯＣＶＤ法）によ
り成膜を行った。まず、反応炉内に洗浄した面方位（１
１１）のｎ−Ｓｉ基板１を設置し、Ｈ2（キャリアガ
ス）を流しなから基板温度を１１５０℃としてＳｉ基板
１のサーマルクリーニングを行った。次いで、基板温度
を１１００℃とし、反応炉内にトリメチルアルミニウム
（ＴＭＡ）及びＮＨ3を供給し、Ｓｉ基板１上にＡｌＮ
層１１（膜厚：８０ｎｍ）を成長させた。
【００２５】続いて、基板温度を１０８０℃とし、トリ
メチルガリウム（ＴＭＧ）、ＴＭＡ及びＮＨ3を供給
し、ＡｌＮ層１１上にＡｌ0.25Ｇａ0.75Ｎ層（膜厚：２
５０ｎｍ）を成長させ、ＡｌＮ層１１及びＡｌ0.25Ｇａ
0.75Ｎ層を第２の半導体層２とした。続いて、第２の半
導体層２上に第１の半導体層３を成長させるために、基
板温度１０８０℃で反応ガスとしてＴＭＧ及びＮＨ3を
供給し、ＧａＮ層（膜厚：１μｍ）を成長させた。
メチルガリウム（ＴＭＧ）、ＴＭＡ及びＮＨ3を供給
し、ＡｌＮ層１１上にＡｌ0.25Ｇａ0.75Ｎ層（膜厚：２
５０ｎｍ）を成長させ、ＡｌＮ層１１及びＡｌ0.25Ｇａ
0.75Ｎ層を第２の半導体層２とした。続いて、第２の半
導体層２上に第１の半導体層３を成長させるために、基
板温度１０８０℃で反応ガスとしてＴＭＧ及びＮＨ3を
供給し、ＧａＮ層（膜厚：１μｍ）を成長させた。
【００２６】成長したＧａＮ層の表面（（０００４）
面）は鏡面状であり、クラックやビットは観察されなか
った。また、二結晶Ｘ線回折法によりＧａＮ層の（００
０４）面からの回折ピ一クのロッキングカーブの半値幅
（ＦＷＨＭ：full width at half-maximum）の測定を行
ったところ（ＦＷＨＭは小さいほど結晶性がよい）、ロ
ッキングカーブのＦＷＨＭは６００ａｒｃｓｅｃという
値であった。
面）は鏡面状であり、クラックやビットは観察されなか
った。また、二結晶Ｘ線回折法によりＧａＮ層の（００
０４）面からの回折ピ一クのロッキングカーブの半値幅
（ＦＷＨＭ：full width at half-maximum）の測定を行
ったところ（ＦＷＨＭは小さいほど結晶性がよい）、ロ
ッキングカーブのＦＷＨＭは６００ａｒｃｓｅｃという
値であった。
【００２７】「比較例１」有機金属気相成長法（ＭＯＣ
ＶＤ法）により成膜を行った。反応炉内に洗浄した面方
位（１１１）のｎ−Ｓｉ基板１を設置し、Ｈ2ガスを流
しながら基板温度を１１５０℃としてＳｉ基板１のサー
マルクリーニングを行った。次いで、基板温度を５００
℃とし、反応炉内にＴＭＡ及びＮＨ3を供給し、Ｓｉ基
板１上にＡｌＮ層１１（膜厚：３０ｎｍ）を堆積させ
た。続いて、基板温度１０８０℃で反応ガスとしてＴＭ
Ｇ及びＮＨ3を供給し、ＡｌＮ層１１上に第１の半導体
層３のＧａＮ層（膜厚：１μｍ）を成長させた。
ＶＤ法）により成膜を行った。反応炉内に洗浄した面方
位（１１１）のｎ−Ｓｉ基板１を設置し、Ｈ2ガスを流
しながら基板温度を１１５０℃としてＳｉ基板１のサー
マルクリーニングを行った。次いで、基板温度を５００
℃とし、反応炉内にＴＭＡ及びＮＨ3を供給し、Ｓｉ基
板１上にＡｌＮ層１１（膜厚：３０ｎｍ）を堆積させ
た。続いて、基板温度１０８０℃で反応ガスとしてＴＭ
Ｇ及びＮＨ3を供給し、ＡｌＮ層１１上に第１の半導体
層３のＧａＮ層（膜厚：１μｍ）を成長させた。
【００２８】ＧａＮ層の表面は光沢のない灰色であり、
多数のクラックとビット、部分的に多結晶状のＧａＮ微
粒子が観察された。また、二結晶Ｘ線回折法によりＧａ
Ｎ層の（０００４）面からの回折ピークのロッキングカ
一ブのＦＷＨＭの測定を行ったところ、２０００ａｒｃ
ｓｅｃという値であり、上記実施例１と比べて結晶性が
低下していることが明らかであった。
多数のクラックとビット、部分的に多結晶状のＧａＮ微
粒子が観察された。また、二結晶Ｘ線回折法によりＧａ
Ｎ層の（０００４）面からの回折ピークのロッキングカ
一ブのＦＷＨＭの測定を行ったところ、２０００ａｒｃ
ｓｅｃという値であり、上記実施例１と比べて結晶性が
低下していることが明らかであった。
【００２９】「比較例２」有機金属気相成長法（ＭＯＣ
ＶＤ法）により成膜を行った。反応炉内に洗浄した面方
位（１１１）のｎ−Ｓｉ基板１を設置し、Ｈ2を流しな
がら基板温度を１１５０℃としてＳｉ基板１のサーマル
クリーニングを行った。次いで、基板温度を５００℃と
し、反応炉内にＴＭＧ及びＮＨ3を供給し、Ｓｉ基板１
上にＧａＮ層（膜厚：３０ｎｍ）を堆積させた。続い
て、基板温度１０８０℃で反応ガスとしてＴＭＧ、ＮＨ
3を供給し、ＧａＮＮ層上に第１の半導体層３であるＧ
ａＮ層（膜厚：１μｍ）を成長させた。
ＶＤ法）により成膜を行った。反応炉内に洗浄した面方
位（１１１）のｎ−Ｓｉ基板１を設置し、Ｈ2を流しな
がら基板温度を１１５０℃としてＳｉ基板１のサーマル
クリーニングを行った。次いで、基板温度を５００℃と
し、反応炉内にＴＭＧ及びＮＨ3を供給し、Ｓｉ基板１
上にＧａＮ層（膜厚：３０ｎｍ）を堆積させた。続い
て、基板温度１０８０℃で反応ガスとしてＴＭＧ、ＮＨ
3を供給し、ＧａＮＮ層上に第１の半導体層３であるＧ
ａＮ層（膜厚：１μｍ）を成長させた。
【００３０】ＧａＮ層の表面は光沢のない黒色であり、
多数のクラックとビット、部分的に多結晶状のＧａＮ微
粒子が観察された。また、二結晶Ｘ線回折法によりＧａ
Ｎ層の（０００４）面からの回折ピ一クのロッキングカ
ーブのＦＷＨＭの測定を行ったところ、３０００ａｒｃ
ｓｅｃという値であった。
多数のクラックとビット、部分的に多結晶状のＧａＮ微
粒子が観察された。また、二結晶Ｘ線回折法によりＧａ
Ｎ層の（０００４）面からの回折ピ一クのロッキングカ
ーブのＦＷＨＭの測定を行ったところ、３０００ａｒｃ
ｓｅｃという値であった。
【００３１】本実施形態の半導体構造によれば、ｎ−Ｓ
ｉ基板１の（１１１）面上に、Ｂ1- l-m-nＡｌlＧａmＩ
ｎnＮ（０≦ｌ≦１、０≦ｍ≦１、０≦ｎ≦１）の組成
が異なる複数層の積層構造の第２の半導体層２を形成
し、第２の半導体層２上に第１の半導体層３であるＢ
1-x-y-zＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、
０≦ｚ≦１）を形成したので、ｎ−Ｓｉ基板１の表面を
コーティングすることにより、ｎ−Ｓｉ基板１と第１の
半導体層３との反応を抑制することができ、第１の半導
体層３の結晶性及び表面平坦性を向上させることができ
る。
ｉ基板１の（１１１）面上に、Ｂ1- l-m-nＡｌlＧａmＩ
ｎnＮ（０≦ｌ≦１、０≦ｍ≦１、０≦ｎ≦１）の組成
が異なる複数層の積層構造の第２の半導体層２を形成
し、第２の半導体層２上に第１の半導体層３であるＢ
1-x-y-zＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、
０≦ｚ≦１）を形成したので、ｎ−Ｓｉ基板１の表面を
コーティングすることにより、ｎ−Ｓｉ基板１と第１の
半導体層３との反応を抑制することができ、第１の半導
体層３の結晶性及び表面平坦性を向上させることができ
る。
【００３２】したがって、第１の半導体層３の表面平坦
性及び結晶性が非常に優れたものとなり、第１の半導体
層３の表面に多結晶等の異物が析出する虞も無い。ま
た、この第１の半導体層３上にＧａＮ系化合物半導体素
子を形成すれば、ＧａＮ系化合物半導体素子の高性能
化、高信頼化を図ることができる。
性及び結晶性が非常に優れたものとなり、第１の半導体
層３の表面に多結晶等の異物が析出する虞も無い。ま
た、この第１の半導体層３上にＧａＮ系化合物半導体素
子を形成すれば、ＧａＮ系化合物半導体素子の高性能
化、高信頼化を図ることができる。
【００３３】本実施形態の結晶成長方法によれば、ｎ−
Ｓｉ基板１の（１１１）面に、ＡｌＮ層１１を成長さ
せ、続いて、ＡｌzＧａ1-zＮ層１２を成長させ、Ａｌz
Ｇａ1-zＮ層１２上に第１の半導体層３であるＧａＮ層
を成長させるので、ＡｌＮ層１１とＡｌzＧａ1-zＮ層１
２からなる第２の半導体層２がｎ−Ｓｉ基板１の表面を
コーティングするとともに、それ自体の熱分解抑制効果
により、成長する第１の半導体層３の結晶性及び表面平
坦性を向上させることができる。したがって、Ｓｉ基板
１上に表面平坦性及び結晶性に優れた第１の半導体層３
を形成することができる。
Ｓｉ基板１の（１１１）面に、ＡｌＮ層１１を成長さ
せ、続いて、ＡｌzＧａ1-zＮ層１２を成長させ、Ａｌz
Ｇａ1-zＮ層１２上に第１の半導体層３であるＧａＮ層
を成長させるので、ＡｌＮ層１１とＡｌzＧａ1-zＮ層１
２からなる第２の半導体層２がｎ−Ｓｉ基板１の表面を
コーティングするとともに、それ自体の熱分解抑制効果
により、成長する第１の半導体層３の結晶性及び表面平
坦性を向上させることができる。したがって、Ｓｉ基板
１上に表面平坦性及び結晶性に優れた第１の半導体層３
を形成することができる。
【００３４】また、第２の半導体層２は、９００℃以上
の成長温度で高融点の半導体層になるので、結晶化する
ための熱処理を施す必要が無くなる。したがって、製造
工程を短縮することができ、製造コストを低減すること
ができる。
の成長温度で高融点の半導体層になるので、結晶化する
ための熱処理を施す必要が無くなる。したがって、製造
工程を短縮することができ、製造コストを低減すること
ができる。
【００３５】［第２の実施形態］図２は本発明の第２の
実施形態のＧａＮ系化合物半導体を用いた半導体構造を
示す断面図であり、ｎ−Ｓｉ基板１の（１１１）面上
に、Ａｌを含むＧａＮ系化合物半導体を含む第２の半導
体層２１、該第２の半導体層２１と組成が異なりＡｌを
含むＧａＮ系化合物半導体の第１の半導体層３が順次積
層されている。
実施形態のＧａＮ系化合物半導体を用いた半導体構造を
示す断面図であり、ｎ−Ｓｉ基板１の（１１１）面上
に、Ａｌを含むＧａＮ系化合物半導体を含む第２の半導
体層２１、該第２の半導体層２１と組成が異なりＡｌを
含むＧａＮ系化合物半導体の第１の半導体層３が順次積
層されている。
【００３６】第２の半導体層２１は、Ｂ1-l-m-nＡｌlＧ
ａmＩｎnＮ（０≦ｌ≦１、０≦ｍ≦１、０≦ｎ≦１）の
組成が異なる複数層の積層構造、例えば、Ｓｉ基板１に
接するＡｌＮ層１１と、ＡｌＮ層１１上に順次積層され
たＡｌlＧａ1-lＮの組成が異なる複数のＡｌＧａＮ層、
例えば、Ａｌ0.80Ｇａ0.20Ｎ層２２、Ａｌ0.60Ｇａ0. 40
Ｎ層２３、Ａｌ0.40Ｇａ0.60Ｎ層２４及びＡｌ0.25Ｇａ
0.75Ｎ層２５の４層により構成されている。この第２の
半導体層２１においても、Ｓｉ基板１からＳｉが拡散す
ることから自然とｎ型半導体になり、したがって、Ｓｉ
基板１と第１の半導体層３に電流を流すことが可能にな
る。
ａmＩｎnＮ（０≦ｌ≦１、０≦ｍ≦１、０≦ｎ≦１）の
組成が異なる複数層の積層構造、例えば、Ｓｉ基板１に
接するＡｌＮ層１１と、ＡｌＮ層１１上に順次積層され
たＡｌlＧａ1-lＮの組成が異なる複数のＡｌＧａＮ層、
例えば、Ａｌ0.80Ｇａ0.20Ｎ層２２、Ａｌ0.60Ｇａ0. 40
Ｎ層２３、Ａｌ0.40Ｇａ0.60Ｎ層２４及びＡｌ0.25Ｇａ
0.75Ｎ層２５の４層により構成されている。この第２の
半導体層２１においても、Ｓｉ基板１からＳｉが拡散す
ることから自然とｎ型半導体になり、したがって、Ｓｉ
基板１と第１の半導体層３に電流を流すことが可能にな
る。
【００３７】この半導体構造は、ｎ−Ｓｉ基板１の（１
１１）面に、９００℃以上の成長温度でＡｌＮ層１１を
成長させ、続いて、９００℃以上の成長温度でＡｌ0.80
Ｇａ 0.20Ｎ層２２、Ａｌ0.60Ｇａ0.40Ｎ層２３、Ａｌ
0.40Ｇａ0.60Ｎ層２４、Ａｌ0. 25Ｇａ0.75Ｎ層２５を順
次積層させて第２の半導体層２１とし、次いで、この第
２の半導体層２１上に９００℃以上の成長温度で第１の
半導体層３を成長させることにより得ることができる。
１１）面に、９００℃以上の成長温度でＡｌＮ層１１を
成長させ、続いて、９００℃以上の成長温度でＡｌ0.80
Ｇａ 0.20Ｎ層２２、Ａｌ0.60Ｇａ0.40Ｎ層２３、Ａｌ
0.40Ｇａ0.60Ｎ層２４、Ａｌ0. 25Ｇａ0.75Ｎ層２５を順
次積層させて第２の半導体層２１とし、次いで、この第
２の半導体層２１上に９００℃以上の成長温度で第１の
半導体層３を成長させることにより得ることができる。
【００３８】次に、この半導体構造の実施例について説
明する。 「実施例２」有機金属気相成長法（ＭＯＣＶＤ法）によ
り成膜を行った。まず、反応炉内に洗浄した面方位（１
１１）のｎ−Ｓｉ基板１を設置し、Ｈ2（キャリアガ
ス）を流しなから基板温度を１１５０℃としてＳｉ基板
１のサーマルクリーニングを行った。次いで、基板温度
を１１００℃とし、反応炉内にＴＭＡ及びＮＨ3を供給
し、Ｓｉ基板１上にＡｌＮ層１１（膜厚：８０ｎｍ）を
成長させた。
明する。 「実施例２」有機金属気相成長法（ＭＯＣＶＤ法）によ
り成膜を行った。まず、反応炉内に洗浄した面方位（１
１１）のｎ−Ｓｉ基板１を設置し、Ｈ2（キャリアガ
ス）を流しなから基板温度を１１５０℃としてＳｉ基板
１のサーマルクリーニングを行った。次いで、基板温度
を１１００℃とし、反応炉内にＴＭＡ及びＮＨ3を供給
し、Ｓｉ基板１上にＡｌＮ層１１（膜厚：８０ｎｍ）を
成長させた。
【００３９】続いて、基板温度を１０８０℃とし、ＴＭ
Ｇ、ＴＭＡ及びＮＨ3を供給し、ＡｌＮ層１１上にＡｌ
0.80Ｇａ0.20Ｎ層２２（膜厚：５０ｎｍ）、Ａｌ0.60Ｇ
ａ0. 40Ｎ層２３（膜厚：５０ｎｍ）、Ａｌ0.40Ｇａ0.60
Ｎ層２４（膜厚：５０ｎｍ）、Ａｌ0.25Ｇａ0.75Ｎ層２
５（膜厚：１００ｎｍ）を順次積層させ、第２の半導体
層２１とした。続いて、基板温度を１０８０℃とし、第
２の半導体層２１上に第１の半導体層３を成長させるた
めに反応ガスとしてＴＭＧ及びＮＨ3を供給し、ＧａＮ
層（膜厚：１μｍ）を成長させた。
Ｇ、ＴＭＡ及びＮＨ3を供給し、ＡｌＮ層１１上にＡｌ
0.80Ｇａ0.20Ｎ層２２（膜厚：５０ｎｍ）、Ａｌ0.60Ｇ
ａ0. 40Ｎ層２３（膜厚：５０ｎｍ）、Ａｌ0.40Ｇａ0.60
Ｎ層２４（膜厚：５０ｎｍ）、Ａｌ0.25Ｇａ0.75Ｎ層２
５（膜厚：１００ｎｍ）を順次積層させ、第２の半導体
層２１とした。続いて、基板温度を１０８０℃とし、第
２の半導体層２１上に第１の半導体層３を成長させるた
めに反応ガスとしてＴＭＧ及びＮＨ3を供給し、ＧａＮ
層（膜厚：１μｍ）を成長させた。
【００４０】成長したＧａＮ層の表面（（０００４）
面）は鏡面状であり、クラックやビットは観察されなか
った。また、二結晶Ｘ線回折法によりＧａＮ層の（００
０４）面からの回折ピ一クのロッキングカーブの半値幅
（ＦＷＨＭ）の測定を行ったところ、ロッキングカーブ
のＦＷＨＭは７００ａｒｃｓｅｃという値であった。
面）は鏡面状であり、クラックやビットは観察されなか
った。また、二結晶Ｘ線回折法によりＧａＮ層の（００
０４）面からの回折ピ一クのロッキングカーブの半値幅
（ＦＷＨＭ）の測定を行ったところ、ロッキングカーブ
のＦＷＨＭは７００ａｒｃｓｅｃという値であった。
【００４１】本実施形態の半導体構造においても、上述
した第１の実施形態の半導体構造と同様の効果を奏する
ことができる。しかも、第２の半導体層２１を、ＡｌＮ
層１１、Ａｌ0.80Ｇａ0.20Ｎ層２２、Ａｌ0.60Ｇａ0.40
Ｎ層２３、Ａｌ0.40Ｇａ0.60Ｎ層２４及びＡｌ0.25Ｇａ
0.75Ｎ層２５の５層構造としたので、第１の半導体層３
の結晶性及び表面平坦性をさらに向上させることができ
る。
した第１の実施形態の半導体構造と同様の効果を奏する
ことができる。しかも、第２の半導体層２１を、ＡｌＮ
層１１、Ａｌ0.80Ｇａ0.20Ｎ層２２、Ａｌ0.60Ｇａ0.40
Ｎ層２３、Ａｌ0.40Ｇａ0.60Ｎ層２４及びＡｌ0.25Ｇａ
0.75Ｎ層２５の５層構造としたので、第１の半導体層３
の結晶性及び表面平坦性をさらに向上させることができ
る。
【００４２】以上、本発明の各実施形態について図面に
基づき説明してきたが、具体的な構成は本実施形態に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で設計の変更等が可能である。例えば、本実施形態の半
導体構造ではＭＯＣＶＤ法により成膜を行っているが、
ＭＯＣＶＤ法の他、例えば、分子線エピタキシー法（Ｍ
ＢＥ法）、ハイドライド気相成長法（ＨＶＰＥ法）、昇
華法、液相成長法等により成膜を行ってもよい。また、
キャリアガスとしてＨ2を用いたが、必要に応じてＮ2を
用いてもよい。
基づき説明してきたが、具体的な構成は本実施形態に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で設計の変更等が可能である。例えば、本実施形態の半
導体構造ではＭＯＣＶＤ法により成膜を行っているが、
ＭＯＣＶＤ法の他、例えば、分子線エピタキシー法（Ｍ
ＢＥ法）、ハイドライド気相成長法（ＨＶＰＥ法）、昇
華法、液相成長法等により成膜を行ってもよい。また、
キャリアガスとしてＨ2を用いたが、必要に応じてＮ2を
用いてもよい。
【００４３】また、第２の実施形態では、第２の半導体
層２１を、ＡｌＮ層１１〜Ａｌ0.25Ｇａ0.75Ｎ層２５の
５層構造としたが、第２の半導体層２１はＡｌlＧａ1-l
Ｎの組成が異なる複数のＡｌＧａＮ層を積層した構造で
あればよく、必要に応じて各層の組成及び積層数を決定
すればよい。
層２１を、ＡｌＮ層１１〜Ａｌ0.25Ｇａ0.75Ｎ層２５の
５層構造としたが、第２の半導体層２１はＡｌlＧａ1-l
Ｎの組成が異なる複数のＡｌＧａＮ層を積層した構造で
あればよく、必要に応じて各層の組成及び積層数を決定
すればよい。
【００４４】
【発明の効果】以上説明した様に、本発明の請求項１記
載の半導体構造によれば、シリコン基板と第１の半導体
層との間に、高融点材料からなる第２の半導体層を形成
したので、シリコン基板の表面をコーティングすること
により、該シリコン基板と第１の半導体層との反応を抑
制することができ、第１の半導体層の結晶性及び表面平
坦性を向上させることができる。したがって、第１の半
導体層の表面平坦性及び結晶性が良好なものとなり、し
かも表面に多結晶等の異物が析出する虞も無い。
載の半導体構造によれば、シリコン基板と第１の半導体
層との間に、高融点材料からなる第２の半導体層を形成
したので、シリコン基板の表面をコーティングすること
により、該シリコン基板と第１の半導体層との反応を抑
制することができ、第１の半導体層の結晶性及び表面平
坦性を向上させることができる。したがって、第１の半
導体層の表面平坦性及び結晶性が良好なものとなり、し
かも表面に多結晶等の異物が析出する虞も無い。
【００４５】請求項５記載の半導体素子によれば、請求
項１ないし４のいずれか１項記載の半導体構造を備えた
ので、シリコン基板上の窒化ガリウム系の化合物半導体
素子の高性能化、高信頼化を図ることができる。
項１ないし４のいずれか１項記載の半導体構造を備えた
ので、シリコン基板上の窒化ガリウム系の化合物半導体
素子の高性能化、高信頼化を図ることができる。
【００４６】請求項６記載の結晶成長方法によれば、シ
リコン基板上に、高融点材料からなる第２の半導体層、
窒化ガリウム系の化合物半導体からなる第１の半導体層
を順次成長するので、第２の半導体層がシリコン基板の
表面をコーティングするとともに、それ自体の熱分解抑
制効果により、成長する第１の半導体層の結晶性及び表
面平坦性を向上させることができる。したがって、シリ
コン基板上に表面平坦性及び結晶性に優れた第１の半導
体層を形成することができる。
リコン基板上に、高融点材料からなる第２の半導体層、
窒化ガリウム系の化合物半導体からなる第１の半導体層
を順次成長するので、第２の半導体層がシリコン基板の
表面をコーティングするとともに、それ自体の熱分解抑
制効果により、成長する第１の半導体層の結晶性及び表
面平坦性を向上させることができる。したがって、シリ
コン基板上に表面平坦性及び結晶性に優れた第１の半導
体層を形成することができる。
【００４７】また、第２の半導体層は、９００℃以上の
成長温度で高融点の半導体層になるので、結晶化するた
めの熱処理を施す必要が無い。その結果、従来の様に堆
積後の熱処理による結晶化を施す必要が無く、製造工程
を短縮することができ、製造コストの低減を図ることが
できる。
成長温度で高融点の半導体層になるので、結晶化するた
めの熱処理を施す必要が無い。その結果、従来の様に堆
積後の熱処理による結晶化を施す必要が無く、製造工程
を短縮することができ、製造コストの低減を図ることが
できる。
【図１】 本発明の第１の実施形態の半導体構造を示す
断面図である。
断面図である。
【図２】 本発明の第２の実施形態の半導体構造を示す
断面図である。
断面図である。
１ ｎ−Ｓｉ基板 ２ 第２の半導体層 ３ 第１の半導体層 １１ ＡｌＮ層 １２ ＡｌlＧａ1-lＮ層 ２１ 第２の半導体層 ２２ Ａｌ0.80Ｇａ0.20Ｎ層 ２３ Ａｌ0.60Ｇａ0.40Ｎ層 ２４ Ａｌ0.40Ｇａ0.60Ｎ層 ２５ Ａｌ0.25Ｇａ0.75Ｎ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江川 孝志 愛知県名古屋市昭和区御器所町 名古屋工 業大学内 (72)発明者 梅野 正義 愛知県名古屋市昭和区御器所町 名古屋工 業大学内 (72)発明者 阿久津 仲男 東京都港区西新橋１丁目16番７号 日本酸 素株式会社内 (72)発明者 松本 功 東京都港区西新橋１丁目16番７号 日本酸 素株式会社内 Ｆターム(参考） 4K030 AA11 AA13 BA02 BA08 BA11 BA26 BA38 BB13 CA04 DA03 HA01 JA06 JA10 LA14 5F041 AA40 CA33 CA34 CA40 CA65 5F045 AA04 AB14 AB17 AB19 AC08 AC12 AC15 AD14 AF03 BB01 BB04 BB12 BB16 DA53 DA57 HA06 5F052 KA02 KA05
Claims (7)
- 【請求項１】 シリコン基板上に、窒化ガリウム系の化
合物半導体からなる第１の半導体層を形成してなる半導
体構造において、 前記シリコン基板と前記第１の半導体層との間に、高融
点材料からなる第２の半導体層を形成してなることを特
徴とする半導体構造。 - 【請求項２】 前記高融点材料は、前記窒化ガリウム系
の化合物半導体の成長温度で熱分解を起こさない半導体
材料であることを特徴とする請求項１記載の半導体構
造。 - 【請求項３】 前記高融点材料は、成長圧力下で融点が
９００℃以上の窒化ガリウム系の化合物半導体であるこ
とを特徴とする請求項２記載の半導体構造。 - 【請求項４】 前記第１の半導体層はＢ1-x-y-zＡｌxＧ
ａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）か
らなり、前記第２の半導体層はＢ1-l-m-nＡｌlＧａmＩ
ｎnＮ（０≦ｌ≦１、０≦ｍ≦１、０≦ｎ≦１）の組成
が異なる複数層の積層構造からなることを特徴とする請
求項１、２または３記載の半導体構造。 - 【請求項５】 請求項１ないし４のいずれか１項記載の
半導体構造を備えていることを特徴とする半導体素子。 - 【請求項６】 シリコン基板上に、高融点材料からなる
第２の半導体層、窒化ガリウム系の化合物半導体からな
る第１の半導体層を順次成長することを特徴とする結晶
成長方法。 - 【請求項７】 前記シリコン基板上に、Ｂ1-l-m-nＡｌl
ＧａmＩｎnＮ（０≦ｌ≦１、０≦ｍ≦１、０≦ｎ≦１）
の組成が異なる複数の層を順次成長して積層構造の第２
の半導体層とし、次いで該第２の半導体層上にＢ
1-x-y-zＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、
０≦ｚ≦１）を成長して第１の半導体層とすることを特
徴とする請求項６記載の結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8493499A JP2000277441A (ja) | 1999-03-26 | 1999-03-26 | 半導体構造とそれを備えた半導体素子及び結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8493499A JP2000277441A (ja) | 1999-03-26 | 1999-03-26 | 半導体構造とそれを備えた半導体素子及び結晶成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277441A true JP2000277441A (ja) | 2000-10-06 |
Family
ID=13844515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8493499A Pending JP2000277441A (ja) | 1999-03-26 | 1999-03-26 | 半導体構造とそれを備えた半導体素子及び結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277441A (ja) |
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217453A (ja) * | 2001-01-17 | 2002-08-02 | Sanken Electric Co Ltd | 発光素子及びその製造方法 |
| JP2002246644A (ja) * | 2001-02-16 | 2002-08-30 | Sanken Electric Co Ltd | 発光素子及びその製造方法 |
| JP2002299253A (ja) * | 2001-03-30 | 2002-10-11 | Toyoda Gosei Co Ltd | 半導体基板の製造方法及び半導体素子 |
| JP2002299254A (ja) * | 2001-03-30 | 2002-10-11 | Toyota Central Res & Dev Lab Inc | 半導体基板の製造方法及び半導体素子 |
| WO2002082517A1 (fr) * | 2001-03-30 | 2002-10-17 | Toyoda Gosei Co., Ltd. | Procede de fabrication pour substrat semi-conducteur et element semi-conducteur |
| JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2004066393A1 (ja) * | 2003-01-17 | 2004-08-05 | Sanken Electric Co., Ltd. | 半導体装置及びその製造方法 |
| JP2004530289A (ja) * | 2001-02-23 | 2004-09-30 | ニトロネックス・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
| US6822270B2 (en) | 2002-02-12 | 2004-11-23 | Sharp Kabushiki Kaisha | Semiconductor light emitting device having gallium nitride based compound semiconductor layer |
| JP2006222362A (ja) * | 2005-02-14 | 2006-08-24 | Hitachi Cable Ltd | エピタキシャルウェハ及びその製造方法 |
| JP2007258230A (ja) * | 2006-03-20 | 2007-10-04 | Dowa Holdings Co Ltd | 半導体基板及び半導体装置 |
| JP2007281478A (ja) * | 2006-04-06 | 2007-10-25 | Interuniv Micro Electronica Centrum Vzw | シリコン基板上にｉｉｉ族窒化物材料を積層するための方法 |
| JP2008166349A (ja) * | 2006-12-27 | 2008-07-17 | Eudyna Devices Inc | 半導体基板および半導体装置 |
| JP2009231550A (ja) * | 2008-03-24 | 2009-10-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| EP2243869A2 (en) | 2009-03-23 | 2010-10-27 | Sumitomo Electric Device Innovations, Inc. | Method for fabricating semiconductor device |
| JP2011238685A (ja) * | 2010-05-07 | 2011-11-24 | Rohm Co Ltd | 窒化物半導体素子 |
| JP2011254068A (ja) * | 2010-05-07 | 2011-12-15 | Sumitomo Chemical Co Ltd | 半導体基板 |
| JP2012015306A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2012109345A (ja) * | 2010-11-16 | 2012-06-07 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体パッケージ |
| JP2012109344A (ja) * | 2010-11-16 | 2012-06-07 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体パッケージ |
| JP2012191202A (ja) * | 2011-03-03 | 2012-10-04 | Internatl Rectifier Corp | 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造 |
| WO2012157228A1 (ja) * | 2011-05-17 | 2012-11-22 | 次世代パワーデバイス技術研究組合 | 半導体素子及びその製造方法 |
| JP2013084819A (ja) * | 2011-10-11 | 2013-05-09 | Toshiba Corp | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 |
| JP2013084913A (ja) * | 2012-08-15 | 2013-05-09 | Toshiba Corp | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 |
| JP2013145782A (ja) * | 2012-01-13 | 2013-07-25 | Sharp Corp | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ |
| CN103258844A (zh) * | 2012-02-17 | 2013-08-21 | 台积固态照明股份有限公司 | 在硅衬底上生长高品质的iii-v族化合物层的方法 |
| CN103255389A (zh) * | 2013-04-24 | 2013-08-21 | 清华大学 | 一种在硅衬底上外延生长iii族氮化物半导体材料的方法 |
| JP2014003056A (ja) * | 2012-06-15 | 2014-01-09 | Nagoya Institute Of Technology | 半導体積層構造およびこれを用いた半導体素子 |
| JP2014022685A (ja) * | 2012-07-23 | 2014-02-03 | Nagoya Institute Of Technology | 半導体積層構造およびこれを用いた半導体素子 |
| JP2014507811A (ja) * | 2011-03-23 | 2014-03-27 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体部品 |
| JP2016020299A (ja) * | 2011-07-25 | 2016-02-04 | マヌティウス アイピー インコーポレーテッド | 半導体装置 |
| JP2016199436A (ja) * | 2015-04-10 | 2016-12-01 | 株式会社ニューフレアテクノロジー | 気相成長方法 |
| US10700023B2 (en) | 2016-05-18 | 2020-06-30 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US11367674B2 (en) | 2016-08-10 | 2022-06-21 | Macom Technology Solutions Holdings, Inc. | High power transistors |
-
1999
- 1999-03-26 JP JP8493499A patent/JP2000277441A/ja active Pending
Cited By (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217453A (ja) * | 2001-01-17 | 2002-08-02 | Sanken Electric Co Ltd | 発光素子及びその製造方法 |
| JP4701513B2 (ja) * | 2001-02-16 | 2011-06-15 | サンケン電気株式会社 | 発光素子及びその製造方法 |
| JP2002246644A (ja) * | 2001-02-16 | 2002-08-30 | Sanken Electric Co Ltd | 発光素子及びその製造方法 |
| JP2004530289A (ja) * | 2001-02-23 | 2004-09-30 | ニトロネックス・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
| JP4792558B2 (ja) * | 2001-02-23 | 2011-10-12 | インターナショナル・レクティファイアー・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
| JP2002299253A (ja) * | 2001-03-30 | 2002-10-11 | Toyoda Gosei Co Ltd | 半導体基板の製造方法及び半導体素子 |
| JP2002299254A (ja) * | 2001-03-30 | 2002-10-11 | Toyota Central Res & Dev Lab Inc | 半導体基板の製造方法及び半導体素子 |
| WO2002082517A1 (fr) * | 2001-03-30 | 2002-10-17 | Toyoda Gosei Co., Ltd. | Procede de fabrication pour substrat semi-conducteur et element semi-conducteur |
| US7011707B2 (en) | 2001-03-30 | 2006-03-14 | Toyoda Gosei Co., Ltd. | Production method for semiconductor substrate and semiconductor element |
| JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| US6822270B2 (en) | 2002-02-12 | 2004-11-23 | Sharp Kabushiki Kaisha | Semiconductor light emitting device having gallium nitride based compound semiconductor layer |
| US7569870B2 (en) | 2003-01-17 | 2009-08-04 | Sanken Electric Co., Ltd. | Gallium-nitride-based compound semiconductor device |
| WO2004066393A1 (ja) * | 2003-01-17 | 2004-08-05 | Sanken Electric Co., Ltd. | 半導体装置及びその製造方法 |
| JP2006222362A (ja) * | 2005-02-14 | 2006-08-24 | Hitachi Cable Ltd | エピタキシャルウェハ及びその製造方法 |
| JP4524630B2 (ja) * | 2005-02-14 | 2010-08-18 | 日立電線株式会社 | Ｈｅｍｔ用エピタキシャルウェハの製造方法 |
| JP4670055B2 (ja) * | 2006-03-20 | 2011-04-13 | Ｄｏｗａエレクトロニクス株式会社 | 半導体基板及び半導体装置 |
| JP2007258230A (ja) * | 2006-03-20 | 2007-10-04 | Dowa Holdings Co Ltd | 半導体基板及び半導体装置 |
| JP2007281478A (ja) * | 2006-04-06 | 2007-10-25 | Interuniv Micro Electronica Centrum Vzw | シリコン基板上にｉｉｉ族窒化物材料を積層するための方法 |
| US8232557B2 (en) | 2006-12-27 | 2012-07-31 | Eudyna Devices Inc. | Semiconductor substrate with AlGaN formed thereon and semiconductor device using the same |
| JP2008166349A (ja) * | 2006-12-27 | 2008-07-17 | Eudyna Devices Inc | 半導体基板および半導体装置 |
| JP2009231550A (ja) * | 2008-03-24 | 2009-10-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US8173464B2 (en) | 2009-03-23 | 2012-05-08 | Sumitomo Electric Device Innovations, Inc. | Method for fabricating semiconductor device |
| EP2243869A2 (en) | 2009-03-23 | 2010-10-27 | Sumitomo Electric Device Innovations, Inc. | Method for fabricating semiconductor device |
| JP2011238685A (ja) * | 2010-05-07 | 2011-11-24 | Rohm Co Ltd | 窒化物半導体素子 |
| JP2011254068A (ja) * | 2010-05-07 | 2011-12-15 | Sumitomo Chemical Co Ltd | 半導体基板 |
| JP2017147464A (ja) * | 2010-05-07 | 2017-08-24 | 住友化学株式会社 | 半導体基板 |
| JP2016135736A (ja) * | 2010-05-07 | 2016-07-28 | 住友化学株式会社 | 半導体基板 |
| JP2012015306A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2012109345A (ja) * | 2010-11-16 | 2012-06-07 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体パッケージ |
| JP2012109344A (ja) * | 2010-11-16 | 2012-06-07 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体パッケージ |
| JP2012191202A (ja) * | 2011-03-03 | 2012-10-04 | Internatl Rectifier Corp | 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造 |
| JP2014507811A (ja) * | 2011-03-23 | 2014-03-27 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体部品 |
| US9853186B2 (en) | 2011-03-23 | 2017-12-26 | Osram Opto Semiconductors Gmbh | Producing a light-emitting semiconductor component by connecting first and second semiconductor bodies |
| US9331243B2 (en) | 2011-03-23 | 2016-05-03 | Osram Opto Semiconductors Gmbh | Producing a light-emitting semiconductor component by connecting first and second semiconductor bodies |
| JP2012243871A (ja) * | 2011-05-17 | 2012-12-10 | Advanced Power Device Research Association | 半導体素子及びその製造方法 |
| WO2012157228A1 (ja) * | 2011-05-17 | 2012-11-22 | 次世代パワーデバイス技術研究組合 | 半導体素子及びその製造方法 |
| US9617656B2 (en) | 2011-07-25 | 2017-04-11 | Toshiba Corporation | Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow |
| JP2016020299A (ja) * | 2011-07-25 | 2016-02-04 | マヌティウス アイピー インコーポレーテッド | 半導体装置 |
| US10174439B2 (en) | 2011-07-25 | 2019-01-08 | Samsung Electronics Co., Ltd. | Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow |
| JP2013084819A (ja) * | 2011-10-11 | 2013-05-09 | Toshiba Corp | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 |
| US8928000B2 (en) | 2011-10-11 | 2015-01-06 | Kabushiki Kaisha Toshiba | Nitride semiconductor wafer including different lattice constants |
| US8835983B2 (en) | 2011-10-11 | 2014-09-16 | Kabushiki Kaisha Toshiba | Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers |
| JP2013145782A (ja) * | 2012-01-13 | 2013-07-25 | Sharp Corp | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ |
| TWI577044B (zh) * | 2012-02-17 | 2017-04-01 | 晶元光電股份有限公司 | 半導體裝置與半導體元件 |
| CN106298474A (zh) * | 2012-02-17 | 2017-01-04 | 晶元光电股份有限公司 | 在硅衬底上生长iii‑v族化合物层的方法 |
| CN103258844A (zh) * | 2012-02-17 | 2013-08-21 | 台积固态照明股份有限公司 | 在硅衬底上生长高品质的iii-v族化合物层的方法 |
| JP2014003056A (ja) * | 2012-06-15 | 2014-01-09 | Nagoya Institute Of Technology | 半導体積層構造およびこれを用いた半導体素子 |
| JP2014022685A (ja) * | 2012-07-23 | 2014-02-03 | Nagoya Institute Of Technology | 半導体積層構造およびこれを用いた半導体素子 |
| JP2013084913A (ja) * | 2012-08-15 | 2013-05-09 | Toshiba Corp | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 |
| CN103255389A (zh) * | 2013-04-24 | 2013-08-21 | 清华大学 | 一种在硅衬底上外延生长iii族氮化物半导体材料的方法 |
| JP2016199436A (ja) * | 2015-04-10 | 2016-12-01 | 株式会社ニューフレアテクノロジー | 気相成長方法 |
| US10700023B2 (en) | 2016-05-18 | 2020-06-30 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US11367674B2 (en) | 2016-08-10 | 2022-06-21 | Macom Technology Solutions Holdings, Inc. | High power transistors |
| US11862536B2 (en) | 2016-08-10 | 2024-01-02 | Macom Technology Solutions Holdings, Inc. | High power transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000277441A (ja) | 半導体構造とそれを備えた半導体素子及び結晶成長方法 | |
| JP3631724B2 (ja) | Ｉｉｉ族窒化物半導体基板およびその製造方法 | |
| JP4117156B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JP4740903B2 (ja) | シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法 | |
| KR100976268B1 (ko) | ＧａＮ 단결정 성장방법, ＧａＮ 기판 제작방법, ＧａＮ계소자 제조방법 및 ＧａＮ계 소자 | |
| US7001791B2 (en) | GaN growth on Si using ZnO buffer layer | |
| JP3812368B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| KR101321654B1 (ko) | Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 | |
| JP3821232B2 (ja) | エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法 | |
| JP2008034834A6 (ja) | シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法 | |
| US20090283747A1 (en) | Metallized silicon substrate for indium gallium nitride light emitting diode | |
| GB2440484A (en) | Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate | |
| JP2000156544A (ja) | 窒化物半導体素子の製造方法 | |
| JP2003060212A (ja) | シヨットキバリアダイオード及びその製造方法 | |
| JP2002252177A (ja) | 半導体素子 | |
| JP4494567B2 (ja) | ｎ型窒化ガリウム系化合物半導体層への電極形成方法 | |
| KR20050081207A (ko) | 터널 정션 배리어층을 사용한 단결정 질화물계 반도체 성장및 이를 이용한 고품위 질화물계 발광소자 제작 | |
| CN1316783A (zh) | 半导体器件及其制造方法和其中所用的半导体器件的衬底 | |
| US7902556B2 (en) | Method for fabricating high-quality semiconductor light-emitting devices on silicon substrates | |
| JP4768759B2 (ja) | Ｉｉｉ族窒化物半導体基板 | |
| JP2003178976A (ja) | 半導体装置およびその製造方法 | |
| JP5015480B2 (ja) | 半導体単結晶基板の製造方法 | |
| JP2000261033A (ja) | ＧａＮ系の半導体素子 | |
| JP3444208B2 (ja) | ＧａＮ系の半導体素子 | |
| JP3642199B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060221 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060523 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090127 |