JP2000252820A - 位相同期回路 - Google Patents

位相同期回路

Info

Publication number
JP2000252820A
JP2000252820A JP11047689A JP4768999A JP2000252820A JP 2000252820 A JP2000252820 A JP 2000252820A JP 11047689 A JP11047689 A JP 11047689A JP 4768999 A JP4768999 A JP 4768999A JP 2000252820 A JP2000252820 A JP 2000252820A
Authority
JP
Japan
Prior art keywords
circuit
phase
synchronization
short
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11047689A
Other languages
English (en)
Other versions
JP3209211B2 (ja
Inventor
Toshiaki Yoshida
寿朗 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP04768999A priority Critical patent/JP3209211B2/ja
Priority to US09/512,351 priority patent/US20020021178A1/en
Publication of JP2000252820A publication Critical patent/JP2000252820A/ja
Application granted granted Critical
Publication of JP3209211B2 publication Critical patent/JP3209211B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 本発明は、位相比較器２の出力電圧の波形や
電圧の大きさにかかわらず位相同期引き込みを高速で実
現し、同期はずれを検出する手段を備えた位相同期回路
を提供することを目的とする。 【解決手段】 位相比較器から出力される、入力データ
と基準信号との位相差を表す電圧値をもとに制御電圧を
生成し、前記制御電圧を電圧制御発振器に出力するフィ
ルタ回路を備える位相同期回路であって、前記フィルタ
回路から出力される所定の時間内における制御電圧の変
化量が閾値を越えた場合に、同期はずれを表す信号を出
力する同期はずれ検出手段と、 前記検出手段から同期
はずれを表す信号が出力されると、前記フィルタ回路の
構成素子の少なくとも１つを短絡する短絡手段とを備え
ることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に同期はずれ時
において、ループフィルタのダンピングファクタを大き
くすることにより位相同期引き込みを高速で実現する位
相同期回路に属する。
【０００２】
【従来の技術】ＰＬＬ回路（位相同期回路：ＰＬＬは、
Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐの略）は、位相比
較器（あるいは位相検波器）とＶＣＯ（電圧制御発振
器：ＶＣＯは、Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ
Ｏｓｃｉｌｌａｔｏｒの略）が、ループフィルタを介
して帰還ループを構成する回路であり、制御電圧により
発振周波数が可変であるＶＣＯを利用していることか
ら、周波数シンセサイザとして多チャンネルの送受信機
などに用いられる。
【０００３】ＰＬＬ回路において、入力データの位相と
ＶＣＯから出力されてくる基準信号の位相との間にずれ
が生じる（同期はずれ）と、位相比較器は入力データと
基準信号との位相差を表す電圧値を生成し、ループフィ
ルタに出力する。ループフィルタは、位相比較器から出
力されてくる電圧値を元に制御電圧を生成してＶＣＯに
帰還する。このループフィルタから帰還される制御電圧
に応じてＶＣＯの基準信号の発振周波数が変化し、入力
データと基準信号の位相が一致する（この状態をロック
という：位相同期状態）。いったんロックすると、基準
信号が大きく変化しても、ＰＬＬ回路の発振周波数（位
相）はそれに追随して変化する。
【０００４】例えば、多くの異なった周波数の信号を正
確に発振させるという周波数シンセサイザの場合、発振
周波数を安定させるというＰＬＬ回路の使用目的から、
同期はずれとなった時には、いちはやく基準信号に周波
数（位相）を同期させることがＰＬＬ回路にとって肝要
である。
【０００５】従来、特開昭５９−１５６０２９号公報に
示される方法においては、図４に示すように、ループフ
ィルタの入出力直列接続された抵抗Ｒ１ａに並列接続さ
れたダイオードＤ１，Ｄ２が、同期はずれ時にオンとな
る事によりループフィルタであるラグリードフィルタ４
ａのダンピングファクタを大きくし、位相同期引き込み
を高速で実現する方法が提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来技
術には以下に掲げる問題点があった。
【０００７】特開昭５９−１５６０２９号公報に示され
る方法の場合、ダイオードＤ１，Ｄ２の順方向のオン電
圧をＶｆとすれば、図４に示されているＲ１の両端の電
位差がＶｆを超えない場合、つまり本発明第図２に示さ
れているように、位相比較器２の出力電圧が−Ｖｆから
Ｖｆの間で変動する場合には、ダイオードＤ１，Ｄ２
が、オンしないので、等価的にＲ１*Ｃ１で表される時
定数を下げることができない。従って、ダンピングファ
クタを大きくできないため、同期引き込みに要する時間
を短くすることができない。
【０００８】また、図３に示すように、位相の遅れ・進
みの情報を、”Ｈ”又は”Ｌ”として出力するタイプの
位相比較においては本回路は適用できない。
【０００９】さらに、回路の同期状態を知る上で同期は
ずれを検出する必要があるが、特開昭５９−１５６０２
９号公報に示される方法においては、同期はずれを検出
する手段が無い。
【００１０】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、位相比較器２の出
力電圧の波形や電圧の大きさにかかわらず位相同期引き
込みを高速で実現し、同期はずれを検出する手段を備え
た位相同期回路を提供する点にある。
【００１１】
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、位相比較器から出力される、入力データと基
準信号との位相差を表す電圧値をもとに制御電圧を生成
し、前記制御電圧を電圧制御発振器に出力するフィルタ
回路を備える位相同期回路であって、前記フィルタ回路
から出力される所定の時間内における制御電圧の変化量
が閾値を越えた場合に、同期はずれを表す信号を出力す
る同期はずれ検出手段と、前記検出手段から同期はずれ
を表す信号が出力されると、前記フィルタ回路の構成素
子の少なくとも１つを短絡する短絡手段とを備えること
を特徴とする位相同期回路に存する。請求項２記載の発
明の要旨は、前記同期はずれ検出手段は、前記フィルタ
回路から出力される制御電圧の所定の時間内における変
化量に応じた出力を生成する微分回路と、前記微分回路
からの出力をピーク検出し、その値がある一定値を越え
たときに同期はずれを表す信号を出力する同期はずれ検
出手段からなることを特徴とする請求項１記載の位相同
期回路に存する。請求項３記載の発明の要旨は、前記同
期はずれ検出手段は、前記微分回路からの出力をピーク
検出し、その値を保持して出力するピーク検出回路と、
前記ピーク検出回路の出力が、閾値を越えると同期はず
れを表す信号を出力する制御回路からなることを特徴と
する請求項２記載の位相同期回路に存する。請求項４記
載の発明の要旨は、前記制御回路は、前記ピーク検出回
路からの出力の電圧値が閾値を越えると同期はずれを表
す信号を出力する電圧比較器であることを特徴とする請
求項３記載の位相同期回路に存する。請求項５記載の発
明の要旨は、前記同期はずれ検出手段と前記制御回路
は、同期はずれを表す信号を、前記短絡手段以外に外部
出力するラインを備えることを特徴とする請求項１〜４
記載の位相同期回路に存する。請求項６前記短絡手段
は、それを短絡することにより前記フィルタ回路のダン
ピングファクタが大きくなる素子を短絡することを特徴
とする請求項１〜５記載の位相同期回路に存する。請求
項７記載の発明の要旨は、前記短絡手段は、それを短絡
することにより前記フィルタ回路のダンピングファクタ
が大きくなる素子に対し、ドレインとソース間が並列接
続され、ゲートに入力される同期はずれを表す信号に応
じてオンするスイッチング手段であることを特徴とする
請求項１〜６記載の位相同期回路に存する。請求項８記
載の発明の要旨は、前記スイッチング手段は、ＦＥＴで
あることを特徴とする請求項７記載の位相同期回路に存
する。請求項９前記短絡手段は、前記位相比較器と、前
記電圧制御発振器とのあいだに直列に接続された抵抗を
短絡することを特徴とする請求項１〜８記載の位相同期
回路に存する。請求項１０記載の発明の要旨は、前記フ
ィルタ回路は、ラグリードフィルタであることを特徴と
する請求項１〜９記載の位相同期回路に存する。請求項
１１記載の発明の要旨は、請求項１〜１０に記載の位相
同期回路を備えた発信回路に存する。請求項１２記載の
発明の要旨は、請求項１〜１０に記載の位相同期回路を
備えた変調回路に存する。請求項１３記載の発明の要旨
は、請求項１〜１０に記載の位相同期回路を備えた復調
回路に存する。請求項１４記載の発明の要旨は、請求項
１〜１０に記載の位相同期回路を備えた周波数シンセサ
イザに存する。請求項１５記載の発明の要旨は、請求項
１〜１０に記載の位相同期回路を備えたＩＣチップに存
する。請求項１６記載の発明の要旨は、請求項１１に記
載の発信回路を備えたＩＣチップに存する。請求項１７
記載の発明の要旨は、請求項１２に記載の変調回路を備
えたＩＣチップに存する。請求項１８記載の発明の要旨
は、請求項１３に記載の復調回路を備えたＩＣチップに
存する。請求項１９記載の発明の要旨は、請求項１４に
記載の周波数シンセサイザを備えたＩＣチップに存す
る。請求項２０記載の発明の要旨は、請求項１〜１０に
記載の位相同期回路を備えた送信器に存する。請求項２
１記載の発明の要旨は、請求項１〜１０に記載の位相同
期回路を備えた受信器に存する。請求項２２記載の発明
の要旨は、請求項１〜１０に記載の位相同期回路を備え
た送受信器に存する。請求項２３記載の発明の要旨は、
請求項１４に記載の周波数シンセサイザを備えた送信器
に存する。請求項２４記載の発明の要旨は、請求項１４
に記載の周波数シンセサイザを備えた受信器に存する。
請求項２５記載の発明の要旨は、請求項１４に記載の周
波数シンセサイザを備えた送受信器に存する。請求項２
６記載の発明の要旨は、請求項１〜１０に記載の位相同
期回路を備えた光発信回路に存する。請求項２７記載の
発明の要旨は、請求項１〜１０に記載の位相同期回路を
備えた光変調回路に存する。請求項２８記載の発明の要
旨は、請求項１〜１０に記載の位相同期回路を備えた光
復調回路に存する。請求項２９記載の発明の要旨は、請
求項１４に記載の周波数シンセサイザを備えた光送信器
に存する。請求項３０記載の発明の要旨は、請求項１４
に記載の周波数シンセサイザを備えた光受信器に存す
る。請求項３１記載の発明の要旨は、請求項１４に記載
の周波数シンセサイザを備えた光送受信器に存する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００１３】本実施の形態に係る位相同期回路は、以下
のような特徴を有する。
【００１４】１．ＰＬＬ回路に於いて、位相比較器２の
出力電圧の波形や電圧の大きさにかかわらずループフィ
ルタであるラグリードフィルタ４の時定数を変化させる
ことにより、ラグリードフィルタ４のダンピングファク
タを変化させ、同期はずれ状態から短時間で同期状態に
引き込む。
【００１５】２．ＶＣＯ制御電圧の時間変化を検出する
事により、同期はずれ状態を検出する同期はずれ検出回
路（ピーク検出回路６＋制御回路７）を備える。
【００１６】図１に示すように、本発明の一実施例は、
入力されたデータと、ＶＣＯ３から出力される基準信号
との位相差を検出し、その差に応じた電圧値を出力する
位相比較器２、ＰＬＬ回路のループ特性を決定するラグ
リードフィルタ４、制御電圧によりその発振周波数が変
化するＶＣＯ３、ＶＣＯ３の制御電圧の時間変化を検出
する微分回路５、微分回路５の出力結果をピーク検出
し、その値を保持するピーク検出回路６、ピーク検出回
路６の出力信号に応じて、ＦＥＴスイッチ８のオン・オ
フを制御する制御回路７及び前記ＦＥＴスイッチ８によ
り構成される。
【００１７】図１を用いて動作を説明する。まず、ＰＬ
Ｌ回路の同期状態では入力データの位相とＶＣＯ３の出
力である基準信号の位相は一致しており、位相比較器２
は図２（グラフ中の位相差＝０の点）に示すように、電
圧を出力しない。従って、ラグリードフィルタ４の出力
にもＶＣＯ制御電圧は発生しない。今、何らかの理由に
よってＰＬＬ回路が位相同期状態からはずれたと仮定す
る。このとき、位相比較器２は、図２に示されるよう
に、その位相差に応じた電圧を出力する。この出力電圧
は、入力データの位相に対して、ＶＣＯ３の位相が進ん
でいるときはＶＣＯ３の発振周波数を下げる方向に、ま
たＶＣＯ３の位相が遅れている場合には、ＶＣＯ３の発
振周波数を上げる方向に動く。このようにして再び位相
同期状態に至る。
【００１８】再び位相同期状態に至るまでの時間は、ラ
グリードフィルタ４の時定数Ｔ１(＝Ｒ１＊Ｃ１)とＴ２
(＝Ｒ２＊Ｃ１)を用いて下記の式で表されるダンピング
ファクタＤＦによって決定される。
【００１９】ＤＦ＝(１・２)＊(ｔ２＋１・Ｋ)＊{Ｋ・(ｔ
１＋ｔ２)}^(１・２)
【００２０】このダンピングファクタＤＦが大きければ
ＰＬＬ回路は安定するが、引き込み時間（再同期にかか
る時間)）は長くなる。逆に、ダンピングファクタＤＦ
が小さい場合は、速く引き込むことができるが、フィル
タの周波数特性にピーキング等を生じて都合が悪い（位
相音を増幅する)。
【００２１】つまり、ダンピングファクタＤＦを同期は
ずれ状態のときのみに大きく変えることができれば、安
定かつ速い引き込み動作のＰＬＬ回路を実現する事がで
きる。
【００２２】ＶＣＯ３の制御電圧が変動する要因として
は入力データの周波数の変動あるいは周囲環境温度の変
化などによってＶＣＯ３の変調感度が変化した場合など
が考えられる。入力データの周波数が急激に変動した場
合、ＶＣＯ３の制御電圧は急激に変動し、同期はずれと
なる。また、周囲環境温度の変化などによってＶＣＯ３
の変調感度が変化した場合などには、周囲温度のゆっく
りした変動に追従して、同期状態を保ちながらＶＣＯ３
の制御電圧も緩やかに変動する。
【００２３】本発明において、同期はずれ時のようにＶ
ＣＯ３の制御電圧が急激に時間変化した場合、微分回路
５の出力には、大きな出力が現れる。微分回路５の出力
電圧をピーク検出回路６がピーク検出して、その値が一
定値を越えたときに制御回路７はＦＥＴスイッチ８をオ
ン状態にする信号を発生する。ＦＥＴスイッチ８がオン
すると、Ｒ１は短絡されたことになり、ラグリードフィ
ルタ４の時定数Ｔ１が小さくなりＤＦは大きくなる。こ
れにより、引き込み時間を短くすることができる。また
制御回路７の出力信号は、同期はずれ信号として出力さ
れる。
【００２４】このようにして、同期はずれを検出しかつ
同期はずれを検出した場合には、ダンピングファクタＤ
Ｆを変化させ、引き込み時間短くすることができる。な
お、本発明は図３のような出力タイプの位相比較器にも
適用可能である。
【００２５】実施の形態に係る位相同期回路は上記の如
く構成されているので、以下に掲げる効果を奏する。
【００２６】１．同期はずれ時に、ＰＬＬ回路のループ
フィルタとして使用するラグリードフィルタ４の、入出
力に直列に接続された抵抗Ｒ１を、ＦＥＴスイッチ８を
用いて短絡することにより、ラグリードフィルタ４の時
定数を変化させることができ、ダンピングファクタが変
化するので、位相比較器２の出力電圧の波形や電圧の大
きさにかかわらず位相同期引き込みを高速で実現でき
る。
【００２７】２．ＶＣＯ３の制御電圧の時間変化を検出
する微分回路５を備え、その出力をピーク検出するピー
ク検出回路６と、その結果によって同期はずれか否かを
検出する制御回路７は、ＦＥＴスイッチ８の駆動用の回
路であるとともに、同期はずれ検出用回路として兼用す
ることができ、同期はずれ時には、ラグリードフィルタ
４のダンピングファクタを大きくするとともに、同期は
ずれ状態の検出も可能となる。
【００２８】なお、本実施の形態においては、本発明は
それに限定されず、本発明を適用する上で好適なに適用
することができる。
【００２９】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
【００３０】なお、各図において、同一構成要素には同
一符号を付している。
【００３１】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。
【００３２】１．ラグリードフィルタ４の、入出力に直
列に接続された抵抗Ｒ１を、ＦＥＴスイッチ８を用いて
短絡することにより、位相比較器２の出力電圧の波形や
電圧の大きさにかかわらずループフィルタであるラグリ
ードフィルタ４の時定数を変化させることができ、ダン
ピングファクタが大きくなり、高速の同期引き込みがで
きる。
【００３３】２．ＶＣＯ制御電圧の時間変化を検出する
ことにより同期はずれ状態を、正確に検出することがで
きる。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成を表す電気回路図
である。
【図２】図１に示した本発明の位相同期回路が対応可能
な位相比較器２の出力電圧を表す図である。
【図３】図１に示した本発明の位相同期回路が対応可能
な位相比較器２の出力電圧を表す図である。
【図４】従来の回路構成を表す電気回路図である。
【符号の説明】
１ 入力データ ２ 位相比較器 ３ ＶＣＯ ４，４ａ ラグリードフィルタ ５ 微分回路 ６ ピーク検出回路 ７ 制御回路 ８ ＦＥＴスイッチ Ｃ１，Ｃ１ａ コンデンサ Ｄ１，Ｄ２ ダイオード Ｒ１，Ｒ２ 抵抗 Ｒ１ａ，Ｒ２ａ 抵抗

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 位相比較器から出力される、入力データ
    と基準信号との位相差を表す電圧値をもとに制御電圧を
    生成し、前記制御電圧を電圧制御発振器に出力するフィ
    ルタ回路を備える位相同期回路であって、 前記フィルタ回路から出力される所定の時間内における
    制御電圧の変化量が閾値を越えた場合に、同期はずれを
    表す信号を出力する同期はずれ検出手段と、 前記検出手段から同期はずれを表す信号が出力される
    と、前記フィルタ回路の構成素子の少なくとも１つを短
    絡する短絡手段とを備えることを特徴とする位相同期回
    路。
  2. 【請求項２】 前記同期はずれ検出手段は、前記フィル
    タ回路から出力される制御電圧の所定の時間内における
    変化量に応じた出力を生成する微分回路と、前記微分回
    路からの出力をピーク検出し、その値がある一定値を越
    えたときに同期はずれを表す信号を出力する同期はずれ
    検出手段からなることを特徴とする請求項１記載の位相
    同期回路。
  3. 【請求項３】 前記同期はずれ検出手段は、前記微分回
    路からの出力をピーク検出し、その値を保持して出力す
    るピーク検出回路と、前記ピーク検出回路の出力が、閾
    値を越えると同期はずれを表す信号を出力する制御回路
    からなることを特徴とする請求項２記載の位相同期回
    路。
  4. 【請求項４】 前記制御回路は、前記ピーク検出回路か
    らの出力の電圧値が閾値を越えると同期はずれを表す信
    号を出力する電圧比較器であることを特徴とする請求項
    ３記載の位相同期回路。
  5. 【請求項５】 前記同期はずれ検出手段と前記制御回路
    は、同期はずれを表す信号を、前記短絡手段以外に外部
    出力するラインを備えることを特徴とする請求項１〜４
    記載の位相同期回路。
  6. 【請求項６】 前記短絡手段は、それを短絡することに
    より前記フィルタ回路のダンピングファクタが大きくな
    る素子を短絡することを特徴とする請求項１〜５記載の
    位相同期回路。
  7. 【請求項７】 前記短絡手段は、それを短絡することに
    より前記フィルタ回路のダンピングファクタが大きくな
    る素子に対し、ドレインとソース間が並列接続され、ゲ
    ートに入力される同期はずれを表す信号に応じてオンす
    るスイッチング手段であることを特徴とする請求項１〜
    ６記載の位相同期回路。
  8. 【請求項８】 前記スイッチング手段は、ＦＥＴである
    ことを特徴とする請求項７記載の位相同期回路。
  9. 【請求項９】 前記短絡手段は、前記位相比較器と、前
    記電圧制御発振器とのあいだに直列に接続された抵抗を
    短絡することを特徴とする請求項１〜８記載の位相同期
    回路。
  10. 【請求項１０】 前記フィルタ回路は、ラグリードフィ
    ルタであることを特徴とする請求項１〜９記載の位相同
    期回路。
  11. 【請求項１１】 請求項１〜１０に記載の位相同期回路
    を備えた発信回路。
  12. 【請求項１２】 請求項１〜１０に記載の位相同期回路
    を備えた変調回路。
  13. 【請求項１３】 請求項１〜１０に記載の位相同期回路
    を備えた復調回路。
  14. 【請求項１４】 請求項１〜１０に記載の位相同期回路
    を備えた周波数シンセサイザ。
  15. 【請求項１５】 請求項１〜１０に記載の位相同期回路
    を備えたＩＣチップ。
  16. 【請求項１６】 請求項１１に記載の発信回路を備えた
    ＩＣチップ。
  17. 【請求項１７】 請求項１２に記載の変調回路を備えた
    ＩＣチップ。
  18. 【請求項１８】 請求項１３に記載の復調回路を備えた
    ＩＣチップ。
  19. 【請求項１９】 請求項１４に記載の周波数シンセサイ
    ザを備えたＩＣチップ。
  20. 【請求項２０】 請求項１〜１０に記載の位相同期回路
    を備えた送信器。
  21. 【請求項２１】 請求項１〜１０に記載の位相同期回路
    を備えた受信器。
  22. 【請求項２２】 請求項１〜１０に記載の位相同期回路
    を備えた送受信器。
  23. 【請求項２３】 請求項１４に記載の周波数シンセサイ
    ザを備えた送信器。
  24. 【請求項２４】 請求項１４に記載の周波数シンセサイ
    ザを備えた受信器。
  25. 【請求項２５】 請求項１４に記載の周波数シンセサイ
    ザを備えた送受信器。
  26. 【請求項２６】 請求項１〜１０に記載の位相同期回路
    を備えた光発信回路。
  27. 【請求項２７】 請求項１〜１０に記載の位相同期回路
    を備えた光変調回路。
  28. 【請求項２８】 請求項１〜１０に記載の位相同期回路
    を備えた光復調回路。
  29. 【請求項２９】 請求項１４に記載の周波数シンセサイ
    ザを備えた光送信器。
  30. 【請求項３０】 請求項１４に記載の周波数シンセサイ
    ザを備えた光受信器。
  31. 【請求項３１】 請求項１４に記載の周波数シンセサイ
    ザを備えた光送受信器。
JP04768999A 1999-02-25 1999-02-25 位相同期回路 Expired - Fee Related JP3209211B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04768999A JP3209211B2 (ja) 1999-02-25 1999-02-25 位相同期回路
US09/512,351 US20020021178A1 (en) 1999-02-25 2000-02-24 Phase-locked loop circuit having rate-of-change detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04768999A JP3209211B2 (ja) 1999-02-25 1999-02-25 位相同期回路

Publications (2)

Publication Number Publication Date
JP2000252820A true JP2000252820A (ja) 2000-09-14
JP3209211B2 JP3209211B2 (ja) 2001-09-17

Family

ID=12782268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04768999A Expired - Fee Related JP3209211B2 (ja) 1999-02-25 1999-02-25 位相同期回路

Country Status (2)

Country Link
US (1) US20020021178A1 (ja)
JP (1) JP3209211B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111190074A (zh) * 2020-01-19 2020-05-22 中山大学 一种基于单相锁相环的电网同步检测方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2903164B1 (en) * 2014-01-31 2016-08-24 Hittite Microwave LLC Apparatus and methods for phase-locked loops with soft transition from holdover to reacquiring phase lock

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111190074A (zh) * 2020-01-19 2020-05-22 中山大学 一种基于单相锁相环的电网同步检测方法
CN111190074B (zh) * 2020-01-19 2022-04-22 中山大学 一种基于单相锁相环的电网同步检测方法

Also Published As

Publication number Publication date
JP3209211B2 (ja) 2001-09-17
US20020021178A1 (en) 2002-02-21

Similar Documents

Publication Publication Date Title
US5168245A (en) Monolithic digital phaselock loop circuit having an expanded pull-in range
US6915081B2 (en) PLL circuit and optical communication reception apparatus
KR20060131855A (ko) Ｐｌｌ 회로
JPH10261957A (ja) Ｐｌｌ回路
JP3209211B2 (ja) 位相同期回路
US7109806B2 (en) Device and method for detecting phase difference and PLL using the same
JP2000228660A (ja) クロック再生／識別装置
EP0361746B1 (en) Automatic phase controlling circuit
JP3559374B2 (ja) Ｐｌｌ回路
US7050520B2 (en) PLL (Phase-Locked Loop) circuit
JP2870466B2 (ja) 位相同期回路
JP4126782B2 (ja) 位相同期回路及びこれを具備した電子機器
JPH022721A (ja) 位相同期発振回路
JP2959230B2 (ja) 位相同期発振回路および位相比較器
JPS59202736A (ja) 位相同期回路
KR100632673B1 (ko) 위상고정루프의 락타임 조절 기능을 가지는 무선통신단말기 및 그 방법
JP2776334B2 (ja) 位相同期回路
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
JP2000323982A (ja) Ｐｌｌ回路
JP2592675B2 (ja) フェーズロックループ回路調整方法
JPS6356018A (ja) Ｐｌｌの同期引き込み方式
JPH1155115A (ja) 外部同期クロック発生装置
JPH01106522A (ja) 位相同期回路
KR930004859B1 (ko) 위상 고정 루프 회로의 위상 검출장치
JP3939574B2 (ja) クロック・データリカバリ回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees