JP2000252335A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JP2000252335A
JP2000252335A JP5244099A JP5244099A JP2000252335A JP 2000252335 A JP2000252335 A JP 2000252335A JP 5244099 A JP5244099 A JP 5244099A JP 5244099 A JP5244099 A JP 5244099A JP 2000252335 A JP2000252335 A JP 2000252335A
Authority
JP
Japan
Prior art keywords
wafer
chipping
processing
carry
cassette
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5244099A
Other languages
English (en)
Inventor
Hidetaka Kita
英高 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5244099A priority Critical patent/JP2000252335A/ja
Publication of JP2000252335A publication Critical patent/JP2000252335A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 チッピングウェーハによるプロセス異常や処
理への障害を防止し、信頼性の高い半導体製品を製造し
歩留りを向上させた半導体製造装置を提供する。 【解決手段】 処理室6に隣接するウェーハ2の搬入/
搬出部8に、ウェーハ2のチッピング検出手段4,10
を設けた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体製造装置に関
する。より詳しくは、ウェーハのチッピング検出に関す
るものである。
【0002】
【従来の技術】半導体製造プロセスにおいて、半導体ウ
ェーハに対し、不純物の拡散処理や、薄膜形成のための
スパッタやCVD処理およびエッチング処理等の各種処
理が施される。ウェーハは1ロット(通常25枚)ごと
にカセットに収容されて持ち運ばれる。持ち運ばれたカ
セットはCVDやエッチング等の各処理装置の搬入/搬
出部にセットされる。搬入/搬出部ではロボット等の搬
送手段がカセットからウェーハを1枚ずつ取り出して処
理室に搬入し、処理が終了したウェーハをカセットに戻
す。このような半導体製造装置は、クリーンルーム内に
設置されてダスト等が排除された環境で充分な管理の元
に稼動され、ウェーハ処理の信頼性の向上を図ってい
る。
【0003】
【発明が解決しようとする課題】しかしながら、ウェー
ハがチッピング等の欠陥を有する場合がある。このチッ
ピングは、図2に示すように、ウェーハ2の周縁部に生
じた欠け等の欠陥である。このようなチッピング7を有
するウェーハがカセット内に含まれていると以下のよう
な問題を生じる。
【0004】(1) 各処理装置内でウェーハを高熱や
真空雰囲気で処理した際あるいは搬送の際、チッピング
部分からウェーハが割れる。
【0005】(2) 割れたウェーハの破片等がダスト
となって装置の汚染や破損の原因となり、また、後続の
ウェーハに対し割れ、傷、破片付着等の悪影響を及ぼし
プロセス異常の原因となる。
【0006】(3) 割れたウェーハを始末するために
装置を長時間停止させなければならず、装置のダウンタ
イムを生じて稼動率を低下させる。
【0007】(4) チッピングウェーハがそのまま処
理されて後の工程に搬送されると、この後工程で上記
(1)〜(3)の障害を発生するおそれがある。
【0008】本発明は、上記従来技術の問題点を考慮し
たものであって、チッピングウェーハによるプロセス異
常や処理への障害を防止し、信頼性の高い半導体製品を
製造し歩留りを向上させた半導体製造装置の提供を目的
とする。
【0009】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、処理室に隣接するウェーハの搬入/搬
出部に、ウェーハのチッピング検出手段を設けたことを
特徴とする半導体製造装置を提供する。
【0010】この構成によれば、ウェーハを処理室に搬
入する前にウェーハのチッピングが検出されるため、チ
ッピングが検出されたウェーハを排除する等の処置をと
ることができプロセス障害を未然に防止できる。また、
処理室から搬出されるウェーハのチッピングを検出する
ことにより、処理室でのチッピング発生原因に対処する
とともに次の工程におけるチッピングウェーハによるプ
ロセス障害を未然に防止できる。
【0011】好ましい構成例では、前記チッピング検出
手段は、CCDカメラを用いた画像処理装置からなるこ
とを特徴としている。
【0012】この構成によれば、CCDカメラによりウ
ェーハを撮像し、その撮像データの画像処理によりチッ
ピングが検出される。
【0013】別の好ましい構成例では、前記チッピング
検出手段は、光学的センサーからなることを特徴として
いる。
【0014】この構成によれば、透過型あるいは反射型
等の光学的センサーにより、ウェーハのチッピングが検
出される。
【0015】さらに好ましい構成例では、ウェーハ搬出
時にチッピングが検出された場合に、前記処理室でのウ
ェーハ処理を停止するように制御されることを特徴とし
ている。
【0016】この構成によれば、処理が終了して処理室
から搬出されるウェーハにチッピングが検出された場合
に、この処理室内にチッピングを発生させる要因あるい
はチッピングによる汚染等の弊害が生じていると判断し
てその処理室での処理を停止して対策を講じることがで
きる。
【0017】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態について説明する。図1は本発明の実施の形態に
係る半導体製造装置の構成図である。処理すべき1ロッ
ト分の25枚のウェーハ2が上下に間隔を隔てて水平に
重ねてカセット1内にスライド式に収容される。このカ
セット1は半導体製造装置9の搬入/搬出部8にセット
される。搬入/搬出部8にはロボット(図示しない)が
備わり、カセット1内のウェーハ2を1枚ずつ取り出し
て矢印A方向に移送して位置合わせ装置3上に搭載す
る。ウェーハ2は、この位置合わせ装置3上でウェーハ
2のオリエンテーションフラット2a(図2参照)を基
準として所定の位置にセットされる。
【0018】本実施形態では、この位置合わせ装置3の
上方位置にCCDカメラ4が設置され、ウェーハ2を撮
像する。撮像データは画像処理装置10により画像処理
されウェーハ2のチッピングの有無を判別する。チッピ
ングが検出された場合には、このウェーハを欠陥ウェー
ハとしてロボットにより排除して次のウェーハをカセッ
ト1から取り出して同様に位置合せ装置3上に搭載す
る。
【0019】画像処理によりチッピングがないものと判
別されたウェーハ2は、ロボットにより矢印Bのように
搬送され処理室6内に搬入される。処理室6内で所定の
処理を施されたウェーハ2は、ロボットにより処理室6
から矢印Cのように搬出され、再び位置合わせ装置3上
に搭載される。ここで再びCCDカメラ4により撮像さ
れチッピングの有無が判別される。この搬出時のチッピ
ング検出によりウェーハ2にチッピングが検出された場
合には、このチッピングは処理室6内でのウェーハ処理
中に発生したものであるため、この処理室6での処理を
一旦停止して発生原因を調べてこれに対処し、また、チ
ッピングの破片等による汚染を除去する。
【0020】搬出時に位置合わせ装置3上に搭載されチ
ッピングが検出されなかったウェーハ2は、ロボットに
より矢印Dのように搬送されカセット1内に戻される
(または新たなカセット内に収納される)。
【0021】処理室6におけるウェーハ処理は、例えば
CVD処理、ドライエッチング処理、スパッタ処理、不
純物拡散処理、イオン注入処理等の各種半導体製造プロ
セスでの処理であり、処理室6は真空チャンバーとして
構成される。処理室6は、ウェーハの出し入れ時にこの
処理室6内の真空度を保持するために真空予備室を備え
ていてもよい。この場合、位置合わせ装置はこの真空予
備室内またはその外に設けられる。
【0022】ウェーハのチッピング検出手段として、上
記CCDカメラ4と画像処理装置10による構成に代え
て、発光素子からのレーザ光および光電変換用の受光素
子の組合せによる反射型センサーあるいは透過型センサ
ー等の光学的センサーを用いてもよい。
【0023】
【発明の効果】以上説明したように、本発明では、ウェ
ーハを処理室に搬入する前にウェーハのチッピングが検
出されるため、チッピングが検出されたウェーハを排除
する等の処置をとることができ処理室内でのプロセス障
害を未然に防止できる。また、処理室から搬出されるウ
ェーハのチッピングを検出することにより、この処理室
でのチッピング発生原因に対処するとともに次の工程に
おけるチッピングウェーハによるプロセス障害を未然に
防止できる。これにより、各プロセスでのウェーハ処理
の信頼性を高め、ダウンタイムを減少させて生産性を高
め、歩留りの向上を図るとともに信頼性の高い半導体装
置を製造することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係る半導体製造装置の
構成図。
【図2】 チッピングウェーハの説明図。
【符号の説明】
1:カセット、2:ウェーハ、3:位置合わせ装置、
4:CCDカメラ、6:処理室、7:チッピング、8:
搬入/搬出部、9:半導体製造装置、10:画像処理装
置。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】処理室に隣接するウェーハの搬入/搬出部
    に、ウェーハのチッピング検出手段を設けたことを特徴
    とする半導体製造装置。
  2. 【請求項2】前記チッピング検出手段は、CCDカメラ
    を用いた画像処理装置からなることを特徴とする請求項
    1に記載の半導体製造装置。
  3. 【請求項3】前記チッピング検出手段は、光学的センサ
    ーからなることを特徴とする請求項1に記載の半導体製
    造装置。
  4. 【請求項4】ウェーハ搬出時にチッピングが検出された
    場合に、前記処理室でのウェーハ処理を停止するように
    制御されることを特徴とする請求項1に記載の半導体製
    造装置。
JP5244099A 1999-03-01 1999-03-01 半導体製造装置 Pending JP2000252335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5244099A JP2000252335A (ja) 1999-03-01 1999-03-01 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5244099A JP2000252335A (ja) 1999-03-01 1999-03-01 半導体製造装置

Publications (1)

Publication Number Publication Date
JP2000252335A true JP2000252335A (ja) 2000-09-14

Family

ID=12914810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5244099A Pending JP2000252335A (ja) 1999-03-01 1999-03-01 半導体製造装置

Country Status (1)

Country Link
JP (1) JP2000252335A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452503B1 (en) * 2001-03-15 2002-09-17 Pri Automation, Inc. Semiconductor wafer imaging system
KR100709563B1 (ko) * 2005-10-31 2007-04-20 삼성전자주식회사 웨이퍼이송장치 및 그 이송방법
KR100736749B1 (ko) 2006-01-23 2007-07-09 삼성전자주식회사 카세트 맵핑방법 및 장치
US8854614B2 (en) 2011-12-29 2014-10-07 Samsung Electronics Co., Ltd. Methods of thermally treating a semiconductor wafer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452503B1 (en) * 2001-03-15 2002-09-17 Pri Automation, Inc. Semiconductor wafer imaging system
KR100709563B1 (ko) * 2005-10-31 2007-04-20 삼성전자주식회사 웨이퍼이송장치 및 그 이송방법
KR100736749B1 (ko) 2006-01-23 2007-07-09 삼성전자주식회사 카세트 맵핑방법 및 장치
US8854614B2 (en) 2011-12-29 2014-10-07 Samsung Electronics Co., Ltd. Methods of thermally treating a semiconductor wafer

Similar Documents

Publication Publication Date Title
TWI540668B (zh) 基板處理裝置、基板裝置之運用方法及記憶媒體
TWI425590B (zh) 基板處理裝置及其基板搬送方法
TW201138007A (en) Substrate processing apparatus and method
KR20160124965A (ko) 웨이퍼 이송 장치
JP3936030B2 (ja) 被処理体の回収方法
JPH07153818A (ja) 半導体ウエハ認識装置
JPH11195695A (ja) 電子デバイス製造装置
US20070002316A1 (en) Wafer aligner, semiconductor manufacturing equipment, and method for detecting particles on a wafer
JP2000252335A (ja) 半導体製造装置
CN113871329A (zh) 基板处理装置和基板处理方法
KR100855877B1 (ko) 기판 처리 장치 및 그 장치에서의 기판 정렬 방법
KR20060011671A (ko) 파티클 감지수단을 갖는 노광설비의 얼라인장치
JP2006128440A (ja) 半導体製造装置及び半導体装置の製造方法
JPH09260261A (ja) リソグラフィー装置
KR102358687B1 (ko) 웨이퍼 가공 방법 및 시스템
KR102543395B1 (ko) 웨이퍼 가공 방법
KR102358688B1 (ko) 웨이퍼 가공 방법
US11551955B2 (en) Substrate processing apparatus equipped with substrate scanner
US20220367220A1 (en) Substrate inspection method and substrate inspection device
JP2000100904A (ja) 基板処理装置
KR100495419B1 (ko) 반도체제조장치
JP4184018B2 (ja) 半導体製造装置、半導体製造システムおよび半導体製造方法
KR100652286B1 (ko) 웨이퍼 카세트캐리어 이송시스템
EP1098351A2 (en) Apparatus detecting misalignment of processing semiconductor wafers in a cassette and associated methods
JPH03280447A (ja) 基板有無検出方法