JP2000243873A - Wiring board, core substrate with built-in capacitor, main body of core substrate, capacitor and their manufacture - Google Patents

Wiring board, core substrate with built-in capacitor, main body of core substrate, capacitor and their manufacture

Info

Publication number
JP2000243873A
JP2000243873A JP11043242A JP4324299A JP2000243873A JP 2000243873 A JP2000243873 A JP 2000243873A JP 11043242 A JP11043242 A JP 11043242A JP 4324299 A JP4324299 A JP 4324299A JP 2000243873 A JP2000243873 A JP 2000243873A
Authority
JP
Japan
Prior art keywords
capacitor
core substrate
main body
core
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11043242A
Other languages
Japanese (ja)
Other versions
JP3640560B2 (en
Inventor
Koju Ogawa
幸樹 小川
Yukihiro Kimura
幸広 木村
Rokuro Kanbe
六郎 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP04324299A priority Critical patent/JP3640560B2/en
Publication of JP2000243873A publication Critical patent/JP2000243873A/en
Application granted granted Critical
Publication of JP3640560B2 publication Critical patent/JP3640560B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board wherein noise can be surely eliminated and the inductance of an interconnection connected to a capacitor can be lowered and which has only a few money loss even with the fault in the capacitor and is low cost and can have in it a built-in capacitor of a large electrostatic capacity. SOLUTION: A wiring board 100 has a capacitor 20 built in a recessed section 11 formed in the main body 10 of a core substrate and has resin insulating layers 41-43, 51-53 and interconnection layers 45 and 46, 55 and 56 formed on an upper and a lower face respectively. The capacitor 20 can be connected to the upper and the lower face of the substrate through pads 21, 22. By connecting through hole conductors 12 at the bottom, to which the pads 21, 22 are connected, to the interconnection layers 45, 55, the capacitor 20 is connected to a flip chip pad 101 and an LGA pad 103 through many upper and lower interconnections 60, 70 for connecting the capacitor. Thereby, the capacitor can be disposed very close to an IC chip 1, and in parallel with the IC chip 1 through many interconnections for connecting the capacitor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、コンデンサを備え
る配線基板、さらに詳しくは、コンデンサをコア基板に
内蔵しその上下に樹脂絶縁層及び配線層を積層した、ノ
イズを確実に除去できる配線基板に関する。また、この
配線基板を製造するためのコンデンサ内蔵コア基板、コ
ンデンサを内蔵するためのコア基板本体、コンデンサ、
及びこれらの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board having a capacitor, and more particularly, to a wiring board in which a capacitor is built in a core board and a resin insulating layer and a wiring layer are laminated on and under the core board, and which can reliably remove noise. . Also, a core board with a built-in capacitor for manufacturing this wiring board, a core board body for incorporating a capacitor, a capacitor,
And their manufacturing methods.

【0002】[0002]

【従来の技術】集積回路技術の進歩によりますますIC
チップの動作が高速化されているが、それに伴い、電源
配線等にノイズが重畳されて、誤動作を引き起こすこと
がある。そこでノイズ除去のため、例えば図11に示す
ように、ICチップ1を搭載する配線基板2の上面2A
あるいは下面2Bに、別途、チップコンデンサ3を搭載
し、コンデンサ3の2つの電極とそれぞれ接続するコン
デンサ接続配線4を配線基板2の内部に設ける。これに
より、コンデンサ接続配線4及びフリップチップパッド
5を経由してチップコンデンサ3をICチップ1に接続
することが行われている。
2. Description of the Related Art Advances in integrated circuit technology are increasing ICs
Although the speed of operation of the chip has been increased, noise may be superimposed on power supply wiring and the like, which may cause a malfunction. Therefore, in order to remove noise, for example, as shown in FIG. 11, the upper surface 2A of the wiring board 2 on which the IC chip 1 is mounted.
Alternatively, the chip capacitor 3 is separately mounted on the lower surface 2 </ b> B, and the capacitor connection wiring 4 connected to the two electrodes of the capacitor 3 is provided inside the wiring board 2. Thus, the chip capacitor 3 is connected to the IC chip 1 via the capacitor connection wiring 4 and the flip chip pad 5.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記の
手法では、配線基板2の完成後に、別途チップコンデン
サ3を搭載する必要があるため、工数がかかりコストア
ップとなる。また、チップコンデンサの接続の良否によ
り配線基板全体の良否に影響が出るなどチップコンデン
サ3の接続信頼性に依存して配線基板の信頼性が低下す
る場合がある。また、チップコンデンサ3を搭載する領
域を予め確保しておく必要があり、他の電子部品の搭載
や配線基板の補強のための補強部材の固着の自由度を低
下させる。さらに、他の配線等に制限されて、ICチッ
プ1とチップコンデンサ3とを結ぶコンデンサ接続配線
4の長さが長く、また細くなりやすいため、コンデンサ
接続配線4自身の持つ抵抗やインダクタンスが大きくな
りがちで、低抵抗、低インダクタンスの要請に十分に応
えられない。
However, according to the above-described method, it is necessary to separately mount the chip capacitor 3 after the completion of the wiring board 2, so that the number of steps is increased and the cost is increased. In addition, the reliability of the wiring board may be reduced depending on the connection reliability of the chip capacitor 3 such that the quality of the connection of the chip capacitor affects the quality of the entire wiring board. In addition, it is necessary to secure an area for mounting the chip capacitor 3 in advance, which reduces the degree of freedom in mounting other electronic components and fixing a reinforcing member for reinforcing the wiring board. In addition, the length of the capacitor connection wiring 4 connecting the IC chip 1 and the chip capacitor 3 is long and easily narrowed by being limited to other wirings and the like. It is difficult to meet the demand for low resistance and low inductance.

【0004】そこで、配線基板のうち、コア基板の上下
に形成する樹脂絶縁層及び配線層の一部を、樹脂絶縁層
を誘電体層として対向する配線層(電極層)で挟んだコ
ンデンサ構造に形成し、コンデンサを内蔵させることが
考えられる。しかし、コンデンサがショートや絶縁抵抗
不良などにより不具合となった場合に、付加価値の付い
た配線基板全体を廃棄することになるため、損失金額が
大きくなって、結局配線基板を安価に製造することが困
難である。また、樹脂絶縁層の比誘電率は、高誘電率セ
ラミック粉末等を混入したとしても、一般に高々40〜
50程度と見込まれるので、内蔵させるコンデンサの静
電容量を十分大きくすることも困難である。
[0004] In view of the above, a capacitor structure in which a resin insulating layer and a part of a wiring layer formed above and below a core substrate in a wiring board are sandwiched between opposing wiring layers (electrode layers) with the resin insulating layer as a dielectric layer. It is conceivable to form and incorporate a capacitor. However, if the capacitor becomes defective due to short-circuiting or insulation resistance failure, the entire value-added wiring board will be discarded, resulting in a large amount of loss and eventually producing the wiring board at low cost. Is difficult. The relative dielectric constant of the resin insulating layer is generally at most 40 to 40, even if high dielectric constant ceramic powder or the like is mixed.
Since it is expected to be about 50, it is also difficult to sufficiently increase the capacitance of the built-in capacitor.

【0005】本発明は、上記問題点に鑑みてなされたも
のであって、コンデンサを内蔵することにより、ノイズ
を確実に除去でき、しかも、コンデンサに接続される配
線の抵抗やインダクタンスを低くできる配線基板、さら
には、コンデンサに不具合を生じても損失金額が少な
く、安価で、大きな静電容量のコンデンサを内蔵可能な
配線基板を提供することを目的とする。また、このよう
なコンデンサを内蔵した配線基板を製造するためのコン
デンサ内蔵コア基板、コンデンサを内蔵するためのコア
基板本体、コンデンサ、及びこれらの製造方法を提供す
ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has a built-in capacitor, whereby a noise can be reliably removed and a resistance and an inductance of a wiring connected to the capacitor can be reduced. It is an object of the present invention to provide a wiring board which has a small amount of loss even if a failure occurs in a substrate and a capacitor, is inexpensive, and can incorporate a capacitor having a large capacitance. It is another object of the present invention to provide a core board with a built-in capacitor for manufacturing a wiring board having such a built-in capacitor, a core board body and a capacitor for containing a capacitor, and a method of manufacturing these.

【0006】[0006]

【課題を解決するための手段、作用及び効果】そしてそ
の解決手段は、配線基板上面と配線基板下面とを有し、
上記配線基板上面にICチップを接続するための複数の
IC接続端子を、上記配線基板下面に複数の接続端子を
備え、コンデンサを内蔵する配線基板であって、コア基
板本体上面、コア基板本体下面、上記コア基板本体上面
側に開口する有底のコンデンサ内蔵用凹部、上記凹部の
底部を底面から上記コア基板本体下面まで貫通してコア
基板本体下面に延出する複数の底部スルーホール導体、
及び、上記コア基板本体上面とコア基板本体下面との間
を貫通して形成された複数のコアスルーホール導体、を
備えるコア基板本体と、コンデンサ上面、コンデンサ下
面、互いに絶縁された一対の電極または電極群、上記コ
ンデンサ上面に形成され、上記一対の電極または電極群
のうちのいずれかの電極または電極群とそれぞれ導通す
る複数の上面接続パッドであって、上記一対の電極また
は電極群のいずれも上記複数の上面接続パッドのうちの
少なくとも1つと導通する複数の上面接続パッド、及
び、上記コンデンサ下面に形成され、上記一対の電極ま
たは電極群のうちのいずれかの電極または電極群とそれ
ぞれ導通する複数の下面接続パッドであって、上記一対
の電極または電極群のいずれも上記複数の下面接続パッ
ドのうちの少なくとも1つと導通する複数の下面接続パ
ッド、を備え、上記コア基板本体のコンデンサ内蔵用凹
部内に内蔵、固定され、上記複数の下面接続パッドが対
応する上記複数の底部スルーホール導体にそれぞれ導通
された上記コンデンサと、上記コア基板本体上面及び上
記コンデンサ上面の上方に積層された1または複数の上
部樹脂絶縁層と、上記コア基板本体下面の下方に積層さ
れた1または複数の下部樹脂絶縁層と、上記上部樹脂絶
縁層を貫通あるいはその層間を通って、上記配線基板上
面の複数のIC接続端子とこれに対応する上記コンデン
サの複数の上面接続パッドとをそれぞれ接続する複数の
上部コンデンサ接続配線と、上記下部樹脂絶縁層を貫通
あるいはその層間を通って、上記コア基板本体下面に延
出した底部スルーホール導体とこれに対応する上記配線
基板下面の複数の接続端子とをそれぞれ接続する複数の
下部コンデンサ接続配線と、上記上部樹脂絶縁層を貫通
あるいはその層間を通って、上記配線基板上面の複数の
IC接続端子とこれに対応する上記コア基板本体上面の
複数のコアスルーホール導体とをそれぞれ接続する複数
の上部コア接続配線と、上記下部樹脂絶縁層を貫通ある
いはその層間を通って、上記コア基板本体下面のコアス
ルーホール導体とこれに対応する上記配線基板下面の複
数の接続端子とをそれぞれ接続する複数の下部コア接続
配線と、を備えることを特徴とする配線基板である。
Means for Solving the Problems, Functions and Effects The solution has a wiring board upper surface and a wiring board lower surface,
A wiring board having a plurality of IC connection terminals for connecting an IC chip on an upper surface of the wiring board, a plurality of connection terminals on a lower surface of the wiring board, and a capacitor, wherein the upper surface of the core substrate and the lower surface of the core substrate are provided. A bottomed capacitor built-in recess opening on the upper side of the core substrate body, a plurality of bottom through-hole conductors extending through the bottom of the recess from the bottom surface to the lower surface of the core substrate body and extending to the lower surface of the core substrate body,
And, a core substrate body including a plurality of core through-hole conductors formed to penetrate between the core substrate body upper surface and the core substrate body lower surface, a capacitor upper surface, a capacitor lower surface, a pair of electrodes insulated from each other or An electrode group, a plurality of upper surface connection pads formed on the upper surface of the capacitor and electrically connected to any one of the pair of electrodes or the electrode group, and any of the pair of electrodes or the electrode group. A plurality of upper surface connection pads that are electrically connected to at least one of the plurality of upper surface connection pads, and are formed on the lower surface of the capacitor and are electrically connected to any one of the pair of electrodes or the electrode group. A plurality of lower surface connection pads, wherein at least one of the pair of electrodes or the electrode group is at least one of the plurality of lower surface connection pads. A plurality of lower surface connection pads that are electrically connected to one of the plurality of lower surface connection pads, the plurality of lower surface connection pads are embedded and fixed in the capacitor built-in recess of the core substrate body, and the plurality of lower surface connection pads are respectively electrically connected to the corresponding plurality of bottom through-hole conductors The capacitor, one or more upper resin insulation layers laminated above the core substrate body upper surface and the capacitor upper surface, and one or more lower resin insulation layers laminated below the core substrate body lower surface; A plurality of upper capacitor connection wirings that respectively connect the plurality of IC connection terminals on the upper surface of the wiring board and the plurality of upper surface connection pads of the capacitor corresponding thereto through the upper resin insulating layer or through the interlayer; A bottom through-hole conductor extending through the lower resin insulation layer or through the interlayer, and extending to the lower surface of the core substrate body; A plurality of lower capacitor connection wirings respectively connecting the corresponding plurality of connection terminals on the lower surface of the wiring board; and a plurality of IC connection terminals on the upper surface of the wiring board through the upper resin insulating layer or through the interlayer. A plurality of upper core connection wirings respectively connecting the plurality of core through-hole conductors on the upper surface of the core substrate main body corresponding to the above, and a core through hole on the lower surface of the core substrate main body penetrating through the lower resin insulating layer or passing therethrough. A wiring board, comprising: a plurality of lower core connection wirings respectively connecting the hole conductors and a plurality of connection terminals on the lower surface of the wiring board corresponding thereto.

【0007】本発明の配線基板は、コア基板本体にコン
デンサ内蔵用凹部を形成し、その中にコンデンサを内蔵
し、上部樹脂絶縁層及び下部樹脂絶縁層を形成し、フリ
ップチップパッド等のIC接続端子と上面接続パッドと
を上部コンデンサ接続配線で、底部スルーホール導体と
接続端子とを下部コンデンサ接続配線で結んでいる。さ
らに、一対の電極または電極群のいずれも複数の上面接
続パッドのうちの少なくとも1つと導通するようにして
いる。また下面接続パッドも同様にされている。このた
め、コンデンサの両極をコンデンサの上方及び下方に取
り出すことができる。したがって、上面接続パッドから
上部コンデンサ接続配線を通じてIC接続端子、さらに
はICチップに、コンデンサの両極を接続することがで
きる。同様に、下面接続パッドから底部スルーホール導
体、下部コンデンサ接続配線を通じて接続端子にコンデ
ンサの両極を接続することができる。このため、ICチ
ップと接続するIC接続端子、あるいはマザーボード等
の他の配線基板の電源配線や接地配線と接続させる接続
端子等からごく近い距離にコンデンサを配置することが
できる。したがって、上部コンデンサ接続配線も下部コ
ンデンサ接続配線もごく短く形成することができる。
In the wiring board of the present invention, a recess for incorporating a capacitor is formed in a core substrate body, a capacitor is built therein, an upper resin insulating layer and a lower resin insulating layer are formed, and IC connections such as flip chip pads are formed. The terminal and the upper connection pad are connected by an upper capacitor connection wiring, and the bottom through-hole conductor and the connection terminal are connected by a lower capacitor connection wiring. Further, each of the pair of electrodes or the electrode group is configured to conduct with at least one of the plurality of upper surface connection pads. The same applies to the lower surface connection pads. Therefore, both poles of the capacitor can be taken out above and below the capacitor. Therefore, both poles of the capacitor can be connected from the upper surface connection pad to the IC connection terminal through the upper capacitor connection wiring and further to the IC chip. Similarly, both electrodes of the capacitor can be connected to the connection terminal from the lower surface connection pad through the bottom through-hole conductor and the lower capacitor connection wiring. Therefore, the capacitor can be arranged at a very short distance from the IC connection terminal connected to the IC chip or the connection terminal connected to the power supply wiring or the ground wiring of another wiring board such as a motherboard. Therefore, both the upper capacitor connection wiring and the lower capacitor connection wiring can be formed very short.

【0008】さらに、通常ICチップにおいて、電源電
位や接地電位は各所に必要となるので、ときにはICチ
ップに形成される接続端子(接続パッドや接続バンプ)
群の半数近くの数とされるほど電源端子や接地端子はそ
れぞれ多数形成される。これに対し、このコンデンサ上
面及びコンデンサ下面には、複数の上面接続パッド及び
下面接続パッドを備える。したがって、ICチップの電
源端子や接地端子に対応させて多数の上面接続パッドを
形成し、これらをそれぞれ結ぶように上部コンデンサ接
続配線を多数並列に形成すれば、上部コンデンサ接続配
線の持つインダクタンスや抵抗を全体としてさらに低下
させることができることになる。同様に、下面接続パッ
ドに対応する底部スルーホール導体と配線基板下面の各
接続端子とを並列に接続する下部コンデンサ接続配線に
関しても、同様にインダクタンスや抵抗を全体としてさ
らに低下させることができる。つまり、上部コンデンサ
接続配線も下部コンデンサ接続配線も、その長さを短く
できしかもその本数を多くできるため、抵抗やインダク
タンスを低くすることができ、コンデンサによってノイ
ズを有効、確実に除去することができる。
Further, in a normal IC chip, a power supply potential and a ground potential are required at various places, and sometimes connection terminals (connection pads and connection bumps) formed on the IC chip are used.
As the number becomes closer to half of the group, the number of power supply terminals and ground terminals increases. On the other hand, the upper surface and the lower surface of the capacitor are provided with a plurality of upper surface connection pads and a plurality of lower surface connection pads. Therefore, if a number of upper surface connection pads are formed corresponding to the power terminals and the ground terminals of the IC chip, and a number of upper capacitor connection lines are formed in parallel so as to connect these, respectively, the inductance and resistance of the upper capacitor connection lines can be obtained. Can be further reduced as a whole. Similarly, with respect to the lower capacitor connection wiring for connecting the bottom through-hole conductor corresponding to the lower surface connection pad and each connection terminal on the lower surface of the wiring board in parallel, the inductance and the resistance can be further reduced as a whole. That is, since both the upper capacitor connection wiring and the lower capacitor connection wiring can be shortened and the number thereof can be increased, the resistance and inductance can be reduced, and noise can be effectively and reliably removed by the capacitor. .

【0009】しかも、配線基板内にコンデンサを内蔵し
ているので、後からコンデンサを取り付ける必要が無
く、チップコンデンサ搭載のための費用が不要となるた
め、安価な配線基板とすることができる。また、他の電
子部品等の搭載や補強板の固着などの自由度も高い。さ
らに、コア基板本体に形成したコンデンサ内蔵用凹部に
コンデンサを内蔵しているので、上部樹脂絶縁層や下部
樹脂絶縁層あるいは上部コンデンサ接続配線、下部コン
デンサ接続配線、上部コア接続配線、及び下部コア接続
配線は、いずれも公知の樹脂絶縁層や配線層の製法を用
いて形成することができる点でも安価にできる。また、
内蔵させるコンデンサの静電容量を自由に選択できるの
で、高誘電率セラミックを用いた静電容量の大きなコン
デンサを内蔵させることができ、ノイズ除去能力を一層
向上させることができる。
In addition, since the capacitor is built in the wiring board, it is not necessary to attach the capacitor later, and the cost for mounting the chip capacitor is unnecessary, so that an inexpensive wiring board can be obtained. In addition, there is a high degree of freedom in mounting other electronic components and the like and fixing the reinforcing plate. In addition, since the capacitor is built in the capacitor built-in recess formed in the core substrate body, the upper resin insulation layer or lower resin insulation layer or upper capacitor connection wiring, lower capacitor connection wiring, upper core connection wiring, and lower core connection The wiring can be formed at a low cost in that all the wirings can be formed by using a known method of manufacturing a resin insulating layer or a wiring layer. Also,
Since the capacitance of the built-in capacitor can be freely selected, a large-capacitance capacitor using a high-dielectric-constant ceramic can be built-in, and the noise removal capability can be further improved.

【0010】なお特に、前記複数のIC接続端子のうち
少なくとも一部が、前記コンデンサの上方に位置するこ
とを特徴とする配線基板とするのが好ましい。フリップ
チップパッド等のIC接続端子がコンデンサの上方に位
置すると、IC接続端子とコンデンサの上面接続パッド
とを結ぶ上部コンデンサ接続配線の長さを特に短くする
ことができる。したがって、上部コンデンサ接続配線の
持つインダクタンスや抵抗をさらに低く抑えることがで
きるので、ノイズ除去能力をさらに向上させることがで
きる。
[0010] Particularly, it is preferable that at least a part of the plurality of IC connection terminals is located above the capacitor, so that the wiring board is characterized in that it is provided. When the IC connection terminal such as a flip chip pad is located above the capacitor, the length of the upper capacitor connection wiring connecting the IC connection terminal and the upper surface connection pad of the capacitor can be particularly reduced. Therefore, the inductance and resistance of the upper capacitor connection wiring can be further reduced, so that the noise removing ability can be further improved.

【0011】また他の解決手段は、配線基板上面と配線
基板下面とを有し、上記配線基板上面にICチップを接
続するための複数のIC接続端子を、上記配線基板下面
に複数の接続端子を備え、コンデンサを内蔵する配線基
板であって、コア基板本体上面、コア基板本体下面、上
記コア基板本体下面側に開口する有底のコンデンサ内蔵
用凹部、上記凹部の底部を底面から上記コア基板本体上
面まで貫通してコア基板本体上面に延出する複数の底部
スルーホール導体、及び、上記コア基板本体上面とコア
基板本体下面との間を貫通して形成されたコアスルーホ
ール導体、を備えるコア基板本体と、コンデンサ上面、
コンデンサ下面、互いに絶縁された一対の電極または電
極群、上記コンデンサ上面に形成され、上記一対の電極
または電極群のうちのいずれかの電極または電極群とそ
れぞれ導通する複数の上面接続パッドであって、上記一
対の電極または電極群のいずれも上記複数の上面接続パ
ッドのうちの少なくとも1つと導通する複数の上面接続
パッド、及び、上記コンデンサ下面に形成され、上記一
対の電極または電極群のうちのいずれかの電極または電
極群とそれぞれ導通する複数の下面接続パッドであっ
て、上記一対の電極または電極群のいずれも上記複数の
下面接続パッドのうちの少なくとも1つと導通する複数
の下面接続パッド、を備え、上記コア基板本体のコンデ
ンサ内蔵用凹部内に内蔵、固定され、上記複数の上面接
続パッドが対応する上記複数の底部スルーホール導体に
それぞれ導通された上記コンデンサと、上記コア基板本
体上面の上方に積層された1または複数の上部樹脂絶縁
層と、上記コア基板本体下面及び上記コンデンサ下面の
下方に積層された1または複数の下部樹脂絶縁層と、上
記上部樹脂絶縁層を貫通あるいはその層間を通って、上
記配線基板上面の複数のIC接続端子とこれに対応し上
記コア基板本体上面に延出した複数の底部スルーホール
導体とをそれぞれ接続する複数の上部コンデンサ接続配
線と、上記下部樹脂絶縁層を貫通あるいはその層間を通
って、上記コンデンサの下面接続パッドとこれに対応す
る上記配線基板下面の複数の接続端子とをそれぞれ接続
する複数の下部コンデンサ接続配線と、上記上部樹脂絶
縁層を貫通あるいはその層間を通って、上記配線基板上
面の複数のIC接続端子とこれに対応する上記コア基板
本体上面の複数のコアスルーホール導体とをそれぞれ接
続する複数の上部コア接続配線と、上記下部樹脂絶縁層
を貫通あるいはその層間を通って、上記コア基板本体下
面のコアスルーホール導体と対応する上記配線基板下面
の複数の接続端子とをそれぞれ接続する複数の下部コア
接続配線と、を備えることを特徴とする配線基板であ
る。
Another solution is to provide a wiring board having an upper surface and a lower surface of a wiring substrate, wherein a plurality of IC connection terminals for connecting an IC chip to the upper surface of the wiring substrate and a plurality of connection terminals are formed on the lower surface of the wiring substrate. A wiring board having a built-in capacitor, comprising: a core substrate main body upper surface, a core substrate main body lower surface, a bottomed concave portion for capacitor built-in opening on a lower surface side of the core substrate main body, A plurality of bottom through-hole conductors penetrating to the upper surface of the main body and extending to the upper surface of the core substrate main body, and a core through-hole conductor formed to penetrate between the upper surface of the core substrate main body and the lower surface of the core substrate main body. Core board body, capacitor top,
A lower surface of the capacitor, a pair of electrodes or electrode groups insulated from each other, a plurality of upper surface connection pads formed on the upper surface of the capacitor and electrically connected to any one of the electrodes or electrode group of the pair of electrodes or electrode groups, A plurality of upper surface connection pads each of which is electrically connected to at least one of the plurality of upper surface connection pads, and a plurality of upper surface connection pads formed on the lower surface of the capacitor; A plurality of lower surface connection pads each electrically connected to any one of the electrodes or electrode groups, and a plurality of lower surface connection pads each of which is electrically connected to at least one of the plurality of lower surface connection pads; And embedded and fixed in the capacitor built-in recess of the core substrate body, and the plurality of upper surface connection pads correspond thereto. The capacitors respectively connected to the plurality of bottom through-hole conductors, one or more upper resin insulating layers laminated above the upper surface of the core substrate body, and laminated below the lower surface of the core substrate body and the lower surface of the capacitor; One or a plurality of lower resin insulating layers, and a plurality of IC connection terminals on the upper surface of the wiring board and correspondingly extended to the upper surface of the core substrate body through the upper resin insulating layer or through the interlayer. A plurality of upper capacitor connection wirings respectively connecting the plurality of bottom through-hole conductors, and a plurality of lower surface connection pads of the capacitor and a plurality of lower surfaces of the wiring board corresponding thereto penetrating through or passing through the lower resin insulating layer. And a plurality of lower capacitor connection wirings respectively connecting the connection terminals of A plurality of upper core connection wirings for respectively connecting a plurality of IC connection terminals on the upper surface of the wiring board and a plurality of core through-hole conductors on the upper surface of the core substrate body corresponding to the plurality of IC connection terminals; And a plurality of lower core connection wirings respectively connecting the core through-hole conductors on the lower surface of the core substrate main body and the corresponding plurality of connection terminals on the lower surface of the wiring substrate. .

【0012】本発明の配線基板は、コア基板本体にコン
デンサ内蔵用凹部を形成し、その中にコンデンサを内蔵
し、上部樹脂絶縁層及び下部樹脂絶縁層を形成し、フリ
ップチップパッド等のIC接続端子と底面スルーホール
導体とを上部コンデンサ接続配線で、下面接続パッドと
接続端子とを下部コンデンサ接続配線で結んでいる。さ
らに、一対の電極または電極群のいずれも複数の上面接
続パッドのうちの少なくとも1つと導通するようにして
いる。また下面接続パッドも同様にされている。このた
め、コンデンサの両極をコンデンサの上方及び下方に取
り出すことができる。したがって、上面接続パッドから
底部スルーホール導体、上部コンデンサ接続配線を通じ
てIC接続端子、さらにはICチップに、コンデンサの
両極を接続することができる。同様に、下面接続パッド
から下部コンデンサ接続配線を通じて接続端子にコンデ
ンサの両極を接続することができる。このため、ICチ
ップと接続するIC接続端子、あるいはマザーボード等
の他の配線基板の電源配線や接地配線と接続させる接続
端子等からごく近い距離にコンデンサを配置することが
できる。したがって、上部コンデンサ接続配線も下部コ
ンデンサ接続配線もごく短く形成することができる。
According to the wiring board of the present invention, a concave portion for incorporating a capacitor is formed in a core substrate body, a capacitor is incorporated therein, an upper resin insulating layer and a lower resin insulating layer are formed, and IC connections such as flip chip pads are formed. The terminal and the bottom through-hole conductor are connected by an upper capacitor connection wiring, and the lower connection pad and the connection terminal are connected by a lower capacitor connection wiring. Further, each of the pair of electrodes or the electrode group is configured to conduct with at least one of the plurality of upper surface connection pads. The same applies to the lower surface connection pads. Therefore, both poles of the capacitor can be taken out above and below the capacitor. Therefore, both poles of the capacitor can be connected from the upper surface connection pad to the IC connection terminal and further to the IC chip through the bottom through hole conductor and the upper capacitor connection wiring. Similarly, both electrodes of the capacitor can be connected to the connection terminal from the lower surface connection pad through the lower capacitor connection wiring. Therefore, the capacitor can be arranged at a very short distance from the IC connection terminal connected to the IC chip or the connection terminal connected to the power supply wiring or the ground wiring of another wiring board such as a motherboard. Therefore, both the upper capacitor connection wiring and the lower capacitor connection wiring can be formed very short.

【0013】さらに、上述したように、通常ICチップ
においては、電源端子や接地端子はそれぞれ多数形成さ
れる。これに対し、このコンデンサ上面及びコンデンサ
下面には、複数の上面接続パッド及び下面接続パッドを
備える。したがって、ICチップの電源端子や接地端子
に対応させて多数の底面スルーホール導体及び上面接続
パッドを形成し、これらをそれぞれ結ぶように上部コン
デンサ接続配線を多数並列に形成すれば、上部コンデン
サ接続配線の持つインダクタンスや抵抗を全体としてさ
らに低下させることができる。同様に、下面接続パッド
と配線基板下面の各接続端子とを並列に接続する下部コ
ンデンサ接続配線に関しても、同様にインダクタンスや
抵抗を全体としてさらに低下させることができる。つま
り、上部コンデンサ接続配線も下部コンデンサ接続配線
も、その長さを短くできしかもその本数を多くできるた
め、抵抗やインダクタンスを低くすることができ、コン
デンサによってノイズを有効、確実に除去することがで
きる。
Further, as described above, in an ordinary IC chip, a large number of power terminals and a large number of ground terminals are formed. On the other hand, the upper surface and the lower surface of the capacitor are provided with a plurality of upper surface connection pads and a plurality of lower surface connection pads. Therefore, if a large number of bottom through-hole conductors and top connection pads are formed corresponding to the power supply terminal and the ground terminal of the IC chip, and a large number of upper capacitor connection wirings are formed in parallel so as to connect these, respectively, The inductance and the resistance of the device can be further reduced as a whole. Similarly, for the lower capacitor connection wiring for connecting the lower connection pad and each connection terminal on the lower surface of the wiring board in parallel, the inductance and the resistance can be further reduced as a whole. That is, since both the upper capacitor connection wiring and the lower capacitor connection wiring can be shortened and the number thereof can be increased, the resistance and inductance can be reduced, and noise can be effectively and reliably removed by the capacitor. .

【0014】しかも、配線基板内にコンデンサを内蔵し
ているので、後からコンデンサを取り付ける必要が無
く、チップコンデンサ搭載のための費用が不要となるた
め、安価な配線基板とすることができる。また、他の電
子部品等の搭載や補強板の固着などの自由度も高い。さ
らに、コア基板本体に形成したコンデンサ内蔵用凹部に
コンデンサを内蔵しているので、上部樹脂絶縁層や下部
樹脂絶縁層あるいは上部コンデンサ接続配線、下部コン
デンサ接続配線、上部コア接続配線、及び下部コア接続
配線は、いずれも公知の樹脂絶縁層や配線層の製法を用
いて形成することができる点でも安価にできる。また、
内蔵させるコンデンサの静電容量を自由に選択できるの
で、高誘電率セラミックを用いた静電容量の大きなコン
デンサを内蔵させることができ、ノイズ除去能力を一層
向上させることができる。
In addition, since the capacitor is built in the wiring board, it is not necessary to attach the capacitor later, and the cost for mounting the chip capacitor is not required, so that an inexpensive wiring board can be obtained. In addition, there is a high degree of freedom in mounting other electronic components and the like and fixing the reinforcing plate. In addition, since the capacitor is built in the capacitor built-in recess formed in the core substrate body, the upper resin insulation layer or lower resin insulation layer or upper capacitor connection wiring, lower capacitor connection wiring, upper core connection wiring, and lower core connection The wiring can be formed at a low cost in that all the wirings can be formed by using a known method of manufacturing a resin insulating layer or a wiring layer. Also,
Since the capacitance of the built-in capacitor can be freely selected, a large-capacitance capacitor using a high-dielectric-constant ceramic can be built-in, and the noise removal capability can be further improved.

【0015】その上、本発明の配線基板では、コンデン
サ内蔵用凹部の底部が上方、即ち、IC接続端子側とな
るので、コンデンサ内蔵用凹部が開口しないコア基板本
体上面上に上部樹脂絶縁層が形成され、さらにIC接続
端子が形成される。したがって、上部樹脂絶縁層を平坦
にしやすく、さらにはIC接続端子のコプラナリティを
向上させることができ、ICチップとの接続信頼性をよ
り高くすることができる。
In addition, in the wiring board of the present invention, since the bottom of the recess for incorporating a capacitor is located upward, that is, on the IC connection terminal side, an upper resin insulating layer is provided on the upper surface of the core substrate body where the recess for incorporating a capacitor does not open. Formed, and an IC connection terminal is further formed. Therefore, the upper resin insulating layer can be easily flattened, the coplanarity of the IC connection terminal can be improved, and the connection reliability with the IC chip can be further improved.

【0016】なお特に、前記複数のIC接続端子のうち
少なくとも一部が、前記コンデンサの上方に位置するこ
とを特徴とする配線基板とするのが好ましい。このよう
にすると、フリップチップパッド等のIC接続端子がコ
ンデンサの上方に位置するので、IC接続端子と底部ス
ルーホール導体とを結ぶ上部コンデンサ接続配線の長さ
を特に短くすることができる。したがって、上部コンデ
ンサ接続配線の持つインダクタンスや抵抗をさらに低く
抑えることができるので、ノイズ除去能力をさらに向上
させることができる。
In particular, it is preferable that at least a part of the plurality of IC connection terminals is located above the capacitor. With this configuration, since the IC connection terminal such as a flip chip pad is located above the capacitor, the length of the upper capacitor connection wiring connecting the IC connection terminal and the bottom through-hole conductor can be particularly reduced. Therefore, the inductance and resistance of the upper capacitor connection wiring can be further reduced, so that the noise removing ability can be further improved.

【0017】さらに他の解決手段は、コア基板本体上
面、コア基板本体下面、上記コア基板本体上面側に開口
する有底のコンデンサ内蔵用凹部、及び、上記凹部の底
部を底面から上記コア基板本体下面まで貫通してコア基
板本体下面に延出する複数の底部スルーホール導体、を
備えるコア基板本体と、コンデンサ上面、コンデンサ下
面、互いに絶縁された一対の電極または電極群、上記コ
ンデンサ上面に形成され、上記一対の電極または電極群
のうちのいずれかの電極または電極群とそれぞれ導通す
る複数の上面接続パッドであって、上記一対の電極また
は電極群のいずれも上記複数の上面接続パッドのうちの
少なくとも1つと導通する複数の上面接続パッド、及
び、上記コンデンサ下面に形成され、上記一対の電極ま
たは電極群のうちのいずれかの電極または電極群とそれ
ぞれ導通する複数の下面接続パッドであって、上記一対
の電極または電極群のいずれも上記複数の下面接続パッ
ドのうちの少なくとも1つと導通する複数の下面接続パ
ッド、を備え、上記コア基板本体のコンデンサ内蔵用凹
部内に内蔵・固定され、上記複数の下面接続パッドが対
応する上記複数の底部スルーホール導体にそれぞれ導通
されたコンデンサと、を備えるコンデンサ内蔵コア基板
である。
Still another solution is to provide an upper surface of a core substrate main body, a lower surface of a core substrate main body, a bottomed concave portion for incorporating a capacitor, which is opened on the upper surface side of the core substrate main body, and A core substrate main body including a plurality of bottom through-hole conductors extending through the lower surface of the core substrate main body through the lower surface, a capacitor upper surface, a capacitor lower surface, a pair of electrodes or electrode groups insulated from each other, formed on the capacitor upper surface; A plurality of upper surface connection pads that are electrically connected to any one of the pair of electrodes or electrode groups, respectively, wherein each of the pair of electrodes or the electrode group is one of the plurality of upper surface connection pads. A plurality of upper surface connection pads that are electrically connected to at least one of the electrodes, and a plurality of upper surface connection pads formed on the lower surface of the capacitor; A plurality of lower surface connection pads each electrically connected to any one of the electrodes or electrode groups, wherein each of the pair of electrodes or electrode groups is electrically connected to at least one of the plurality of lower surface connection pads; A capacitor embedded and fixed in the capacitor built-in recess of the core substrate body, and the plurality of lower surface connection pads are respectively connected to the plurality of bottom through-hole conductors corresponding thereto, and a capacitor built-in core substrate comprising: is there.

【0018】本発明のコンデンサ内蔵コア基板では、コ
ア基板本体にコンデンサ内蔵用凹部を形成し、その中に
コンデンサを内蔵している。さらに、一対の電極または
電極群のいずれも複数の上面接続パッドのうちの少なく
とも1つと導通するようにしている。また下面接続パッ
ドも同様にされている。このため、コンデンサの両極
を、コンデンサ上面の上面接続パッド及びコア基板本体
下面の底部スルーホール導体を通じて、コア基板の上方
及び下方に取り出すことができる。したがって、このコ
ンデンサ内蔵コア基板を用いれば、公知の樹脂絶縁層や
配線層の形成手法を用いて、容易にコンデンサを内蔵し
た配線基板を形成することができる。また、このように
して配線基板を形成した場合には、配線基板の搭載する
ICチップやマザーボード等の他の配線基板とごく近い
距離にコンデンサを配置し、互いにごく短い配線で結ぶ
ことができる。したがって、内蔵コンデンサの特性を十
分発揮させて、ノイズを確実に除去することができるよ
うになる。
In the capacitor built-in core substrate of the present invention, the capacitor built-in recess is formed in the core substrate main body, and the capacitor is built therein. Further, each of the pair of electrodes or the electrode group is configured to conduct with at least one of the plurality of upper surface connection pads. The same applies to the lower surface connection pads. Therefore, both poles of the capacitor can be taken out above and below the core substrate through the upper surface connection pads on the upper surface of the capacitor and the bottom through-hole conductors on the lower surface of the core substrate body. Therefore, using this core substrate with a built-in capacitor, a wiring substrate with a built-in capacitor can be easily formed by using a known technique for forming a resin insulating layer and a wiring layer. When the wiring board is formed in this manner, the capacitors can be arranged very close to other wiring boards such as an IC chip or a mother board on which the wiring board is mounted, and can be connected to each other with a very short wiring. Therefore, the characteristics of the built-in capacitor can be sufficiently exhibited, and the noise can be reliably removed.

【0019】さらに、上述したように、通常ICチップ
においては、電源端子や接地端子はそれぞれ多数形成さ
れる。これに対し、本発明のコンデンサ内蔵コア基板の
コンデンサでは、コンデンサ上面及びコンデンサ下面
に、複数の上面接続パッド及び下面接続パッドを備え
る。したがって、ICチップの電源端子や接地端子に対
応させて多数の底面スルーホール導体及び上面接続パッ
ドを形成し、これらをそれぞれ結ぶように配線層を多数
並列に形成すれば、これらの配線層の持つインダクタン
スや抵抗を全体としてさらに低下させることができる。
同様に、下面接続パッドと他の配線基板とを並列に接続
する配線に関しても、同様にインダクタンスや抵抗を全
体としてさらに低下させることができる。つまり、コン
デンサ内蔵コア基板の上下に形成する配線の長さを短く
できしかもその本数を多くできるため、抵抗やインダク
タンスを低くすることができ、コンデンサによってノイ
ズを有効、確実に除去することができる。また、内蔵さ
せるコンデンサの静電容量を自由に選択できるので、高
誘電率セラミックを用いた静電容量の大きなコンデンサ
を内蔵させることができ、ノイズ除去能力を一層向上さ
せることができる。
Further, as described above, in an ordinary IC chip, a large number of power terminals and a large number of ground terminals are formed. On the other hand, the capacitor of the core substrate with a built-in capacitor of the present invention includes a plurality of upper surface connection pads and a plurality of lower surface connection pads on the upper surface and the lower surface of the capacitor. Accordingly, if a large number of bottom through-hole conductors and top connection pads are formed corresponding to the power terminals and the ground terminals of the IC chip, and a large number of wiring layers are formed in parallel so as to connect these, respectively, these wiring layers have Inductance and resistance can be further reduced as a whole.
Similarly, with respect to the wiring for connecting the lower surface connection pad and another wiring board in parallel, the inductance and resistance can be further reduced as a whole. That is, the length of the wiring formed above and below the capacitor built-in core substrate can be shortened and the number thereof can be increased, so that the resistance and the inductance can be reduced, and the noise can be effectively and reliably removed by the capacitor. In addition, since the capacitance of the built-in capacitor can be freely selected, a large-capacitance capacitor using high-dielectric-constant ceramic can be built-in, and the noise elimination ability can be further improved.

【0020】しかも、コア基板内にコンデンサを内蔵し
ているので、樹脂絶縁層や配線層を形成した後に別途コ
ンデンサを取り付ける必要が無く、チップコンデンサ搭
載のための費用が不要となるため、配線基板を安価に製
造することができる。また、上面接続パッドあるいは底
部スルーホール導体を通じて、内蔵したコンデンサの良
否を判断できるので、ショート等の不具合を有するコン
デンサが内蔵されたコア基板は、樹脂絶縁層等を形成す
る前に除去することができる。このため、工数が掛かる
樹脂絶縁層や配線層が形成され、付加価値の高い配線基
板を廃棄する危険性を少なくでき、全体としてコンデン
サの不具合による損失金額も抑制して、安価な配線基板
とすることができる。
In addition, since the capacitor is built in the core substrate, there is no need to attach a separate capacitor after forming the resin insulating layer and the wiring layer, and the cost for mounting the chip capacitor is unnecessary. Can be manufactured at low cost. In addition, since the quality of the built-in capacitor can be judged through the upper surface connection pad or the bottom through-hole conductor, the core substrate having the built-in capacitor having a short circuit or other trouble can be removed before forming the resin insulating layer or the like. it can. For this reason, a resin insulating layer and a wiring layer, which require a lot of man-hours, are formed, and the risk of discarding a high-value-added wiring board can be reduced. be able to.

【0021】ここで、上記コンデンサ内蔵コア基板であ
って、前記コンデンサ上面に、または前記コア基板本体
上面及び前記コンデンサ上面に充填樹脂層を備え、上記
コンデンサ上面上の充填樹脂層と、上記コア基板本体上
面またはコア基板本体上面上の充填樹脂層とは略面一に
整面され、前記複数の上面接続パッドがそれぞれ略面一
に露出していることを特徴とするコンデンサ内蔵コア基
板とすると良い。
Here, the core substrate with a built-in capacitor includes a filling resin layer on the upper surface of the capacitor or on the upper surface of the core substrate main body and the upper surface of the capacitor. It is preferable to provide a core substrate with a built-in capacitor characterized in that the upper surface of the main body or the filling resin layer on the upper surface of the core substrate main body is substantially flush with the filling resin layer, and the plurality of upper surface connection pads are respectively exposed substantially flush. .

【0022】このコンデンサ内蔵コア基板では、コンデ
ンサ上面の充填樹脂層と、コア基板本体上面またはコア
基板本体上面の充填樹脂層とは、略面一に整面され、し
かも、複数の上面接続パッドが略面一に露出している。
このため、このコア基板の上下に樹脂絶縁層や配線層を
積層して配線基板を形成する際に、コンデンサ内蔵用凹
部の段差や、コア基板本体上面とコンデンサ上面との高
さの違いに起因して、これらの上に形成する樹脂絶縁層
や配線層に段差が発生することが防止できる。したがっ
て、樹脂絶縁層や配線層を容易に形成でき、しかも、配
線層の断線やショート等の不具合も生じない。また、配
線基板の上面や下面に形成するIC接続端子や接続端子
のコプラナリティを向上させ、ICチップや他の配線基
板との接続性を向上させることができる。
In this core substrate with a built-in capacitor, the filling resin layer on the upper surface of the capacitor and the filling resin layer on the upper surface of the core substrate main body or the upper surface of the core substrate main body are substantially flush with each other. It is almost flush.
For this reason, when forming a wiring board by laminating resin insulation layers and wiring layers on the top and bottom of this core board, it is caused by the step of the concave portion for incorporating the capacitor and the difference in height between the top surface of the core board body and the top surface of the capacitor. Thus, it is possible to prevent a step from occurring in the resin insulating layer and the wiring layer formed thereon. Therefore, the resin insulating layer and the wiring layer can be easily formed, and no troubles such as disconnection or short circuit of the wiring layer occur. Further, the coplanarity of the IC connection terminals formed on the upper and lower surfaces of the wiring substrate and the connection terminals can be improved, and the connectivity with the IC chip and other wiring substrates can be improved.

【0023】さらに他の解決手段は、コア基板本体上面
と、コア基板本体下面と、上記コア基板本体上面側に開
口する有底のコンデンサ内蔵用凹部と、上記凹部の底部
を底面から上記コア基板本体下面まで貫通してコア基板
本体下面に延出する複数の底部スルーホール導体と、を
備えるコア基板本体である。
Still another solution is to provide an upper surface of a core substrate main body, a lower surface of a core substrate main body, a bottomed concave portion for incorporating a capacitor which is open on the upper surface side of the core substrate main body, and A plurality of bottom through-hole conductors penetrating to the lower surface of the main body and extending to the lower surface of the core substrate main body.

【0024】本発明のコア基板本体では、コンデンサ内
蔵用凹部を備えるので、この凹部内にコンデンサを内蔵
させることで、コンデンサを内蔵した配線基板を容易に
形成することができる。また、このコンデンサ内蔵用凹
部の底部には、複数の底部スルーホール導体を有するた
め、この底部スルーホール導体を通じて、コア基板本体
下面側にも、コンデンサの電極を引き出すことができ、
コア基板本体下面側からも容易にかつ短距離でコンデン
サと接続することができる。
Since the core substrate body of the present invention has the concave portion for incorporating the capacitor, the capacitor is incorporated in the concave portion, so that the wiring substrate having the built-in capacitor can be easily formed. Also, since the bottom of the capacitor built-in recess has a plurality of bottom through-hole conductors, the electrodes of the capacitor can be pulled out to the lower surface side of the core substrate main body through the bottom through-hole conductors,
It can be easily and shortly connected to the capacitor from the lower side of the core substrate main body.

【0025】さらに他の解決手段は、コンデンサ上面
と、コンデンサ下面と、互いに絶縁された一対の電極ま
たは電極群と、上記コンデンサ上面に形成され、上記一
対の電極または電極群のうちのいずれかの電極または電
極群とそれぞれ導通する複数の上面接続パッドであっ
て、上記一対の電極または電極群のいずれも上記複数の
上面接続パッドのうちの少なくとも1つと導通する複数
の上面接続パッドと、上記コンデンサ下面に形成され、
上記一対の電極または電極群のうちのいずれかの電極ま
たは電極群とそれぞれ導通する複数の下面接続パッドで
あって、上記一対の電極または電極群のいずれも上記複
数の下面接続パッドのうちの少なくとも1つと導通する
複数の下面接続パッドと、を備えるコンデンサである。
Still another solution is to provide a capacitor upper surface, a capacitor lower surface, a pair of electrodes or electrode groups insulated from each other, and a capacitor or upper electrode formed on the capacitor upper surface, and any one of the pair of electrodes or electrode groups. A plurality of upper surface connection pads each electrically connected to an electrode or an electrode group, wherein each of the pair of electrodes or electrode groups is electrically connected to at least one of the plurality of upper surface connection pads; Formed on the lower surface,
A plurality of lower surface connection pads, each of which is electrically connected to any one of the pair of electrodes or electrode groups, and at least one of the plurality of lower surface connection pads. And a plurality of lower surface connection pads electrically connected to one.

【0026】本発明のコンデンサは、コンデンサ上面に
複数の上面接続パッドを、コンデンサ下面に複数の下面
接続パッドを備え、しかも、一対の電極または電極群の
いずれも複数の上面接続パッドのうちの少なくとも1つ
と導通し、また、一対の電極または電極群のどちらもが
複数の下面接続パッドの少なくともいずれかと導通す
る。このため、コンデンサ上面から、コンデンサの両極
を取り出すことができる。同様に、コンデンサ下面から
も、コンデンサの両極を取り出すことができる。したが
って、コンデンサ上面及びコンデンサ下面のいずれにお
いても、パッドやバンプを形成したICチップや配線基
板、その他の電子部品の接続面との間での接続が可能と
なる。
The capacitor according to the present invention includes a plurality of upper surface connection pads on the upper surface of the capacitor and a plurality of lower surface connection pads on the lower surface of the capacitor. One of the pair of electrodes or the electrode group is electrically connected to at least one of the plurality of lower surface connection pads. Therefore, both poles of the capacitor can be taken out from the upper surface of the capacitor. Similarly, both poles of the capacitor can be taken out from the lower surface of the capacitor. Therefore, on both the upper surface and the lower surface of the capacitor, connection with the connection surface of the IC chip, the wiring board, and other electronic components on which pads and bumps are formed can be performed.

【0027】また、コンデンサ上面とコンデンサ下面の
両面から、コンデンサの両極を取り出すことができる。
このため、例えば、配線基板とICチップとの間に介在
させることにより、配線基板からICチップへ電力を供
給する電源配線及び接地配線をそれぞれ接続する配線の
一部としての役割を果たさせると共に、電源配線と接地
配線との間をこのコンデンサで結び、これらの配線の重
畳されるノイズを除去する役割をも果たさせることがで
きる。
Further, both poles of the capacitor can be taken out from both the upper surface and the lower surface of the capacitor.
For this reason, for example, by interposing between the wiring board and the IC chip, the power supply wiring and the ground wiring, which supply power from the wiring board to the IC chip, serve as a part of the wiring for connecting the power wiring and the ground wiring, respectively. The power supply line and the ground line can be connected by this capacitor, and can also play a role of removing noise superimposed on these lines.

【0028】さらに、上記コンデンサ内蔵用凹部を備え
たコア基板本体のコンデンサ内蔵用凹部に内蔵、固定す
ることで、コンデンサ内蔵コア基板とし、さらに樹脂絶
縁層や配線層を形成して、コンデンサを内蔵した配線基
板とすることができる。なお、上面接続パッドや下面接
続パッドは、接続するICチップ等の端子や配線層に対
応した位置及び数で形成すればよいが、並列に接続する
端子や配線層の数が多いほど、コンデンサとICチップ
等との間に生じる抵抗やインダクタンスを全体として抑
制できるので、上面接続パッドや下面接続パッドは多数
形成するのが好ましい。
Further, by incorporating and fixing in the concave portion for capacitor incorporation of the core substrate body having the concave portion for capacitor incorporation, a core substrate with a built-in capacitor is formed, and further, a resin insulating layer and a wiring layer are formed to incorporate the capacitor. Wiring board can be obtained. The upper surface connection pads and the lower surface connection pads may be formed at positions and numbers corresponding to the terminals and wiring layers of the IC chip and the like to be connected, but the larger the number of terminals and wiring layers connected in parallel, the larger the number of capacitors and capacitors. It is preferable to form a large number of upper surface connection pads and lower surface connection pads because resistance and inductance generated between the IC chip and the like can be suppressed as a whole.

【0029】さらに、上記のコンデンサであって、前記
コンデンサ上面及びコンデンサ下面に略平行に誘電体層
と電極層とが交互に積層され、上記電極層は、上記誘電
体層を貫通するビア導体によりそれぞれ1層おきに導通
されて、互いに絶縁された前記一対の電極群をなし、前
記複数の上面接続パッドは、上記誘電体層のうち最上に
位置し前記コンデンサ上面をなすトップ誘電体層の上記
コンデンサ上面に形成され、上記トップ誘電体層または
トップ誘電体層及びこの下層に位置する上記誘電体層を
貫通するビア導体により、上記一対の電極群のいずれか
に属する上記電極層と導通されてなり、前記複数の下面
接続パッドは、上記誘電体層のうち最下に位置し前記コ
ンデンサ下面をなすボトム誘電体層の上記コンデンサ下
面に形成され、上記ボトム誘電体層またはボトム誘電体
層及びこの上層に位置する上記誘電体層を貫通するビア
導体により、上記一対の電極群のいずれかに属する上記
電極層と導通されてなることを特徴とするコンデンサと
すると良い。
Further, in the above-mentioned capacitor, dielectric layers and electrode layers are alternately laminated substantially parallel to the upper surface and the lower surface of the capacitor, and the electrode layer is formed by a via conductor penetrating the dielectric layer. The plurality of upper surface connection pads are electrically connected to every other layer to form the pair of electrodes that are insulated from each other, and the plurality of upper surface connection pads are the uppermost of the dielectric layers and the upper dielectric layer of the capacitor upper surface. Formed on the upper surface of the capacitor, via the top dielectric layer or via conductor penetrating the top dielectric layer and the dielectric layer located thereunder, the conductive layer is electrically connected to the electrode layer belonging to any one of the pair of electrode groups. Wherein the plurality of lower surface connection pads are formed on the lower surface of the capacitor in a bottom dielectric layer located at the lowermost position of the dielectric layer and forming the lower surface of the capacitor. A capacitor which is electrically connected to the electrode layer belonging to any of the pair of electrode groups by a bottom dielectric layer or a via conductor penetrating the bottom dielectric layer and the dielectric layer located above the bottom dielectric layer. It is good to

【0030】本発明のコンデンサは、各電極層が互いに
ビア導体で導通された一対の電極群を有し、複数の上面
接続パッド及び複数の下面接続パッドは、いずれもビア
導体によりいずれかの電極群に属する電極層と導通して
いる。このため、積層コンデンサに通常用いられている
ように、誘電体層と電極層を積層した後に、誘電体層の
側面に電極層同士を1層おきに結ぶ共通電極を別途設け
る必要もなく、安価に形成できる。また、上面接続パッ
ドや下面接続パッドはビア導体でいずれかの電極層と導
通しているので、各上面接続パッドや下面接続パッドを
任意の位置に形成して電極層と導通させることができ
る。つまり、各パッドの位置選択の自由度を高くするこ
とができる。
The capacitor of the present invention has a pair of electrode groups in which each electrode layer is electrically connected to each other by a via conductor, and each of the plurality of upper surface connection pads and the plurality of lower surface connection pads is formed by a via conductor. It is electrically connected to the electrode layers belonging to the group. For this reason, it is not necessary to separately provide a common electrode for connecting the electrode layers every other layer on the side surface of the dielectric layer after laminating the dielectric layer and the electrode layer, as is usually used for the multilayer capacitor. Can be formed. In addition, since the upper surface connection pad and the lower surface connection pad are electrically connected to one of the electrode layers by the via conductor, each upper surface connection pad and the lower surface connection pad can be formed at an arbitrary position to be electrically connected to the electrode layer. That is, the degree of freedom in selecting the position of each pad can be increased.

【0031】さらに、上記コンデンサであって、前記誘
電体層は高誘電体セラミックからなり、前記電極層、ビ
ア導体、上部接続パッド及び下部接続パッドは金属から
なり、これらはいずれも同時焼成によって形成されてい
ることを特徴とするコンデンサとすると良い。
Further, in the above capacitor, the dielectric layer is made of a high dielectric ceramic, and the electrode layer, the via conductor, the upper connection pad and the lower connection pad are made of metal, all of which are formed by simultaneous firing. It is good to make a capacitor characterized by being performed.

【0032】高誘電体セラミックは、比誘電率εrが高
いものでは数万となり、組成に応じて所望の静電容量を
容易に得られ、また、小型でも静電容量の大きなコンデ
ンサを構成することができる。したがって、本発明のコ
ンデンサでは、高誘電率セラミックからなる誘電体層を
用いることで、コンデンサの静電容量を十分大きなもの
とすることができる。さらに、このコンデンサは同時焼
成によって形成されているので、焼成によって一挙に形
成できるから、安価なコンデンサとすることができる。
The high-dielectric ceramic has a high relative dielectric constant εr of several tens of thousands, so that a desired capacitance can be easily obtained in accordance with the composition. Can be. Therefore, in the capacitor of the present invention, by using the dielectric layer made of the high dielectric constant ceramic, the capacitance of the capacitor can be made sufficiently large. Further, since this capacitor is formed by simultaneous firing, it can be formed all at once by firing, so that an inexpensive capacitor can be obtained.

【0033】さらに、他の解決手段は、上記コンデンサ
の製造方法であって、高誘電率セラミックを主成分とす
る高誘電率セラミックグリーンシートの所定位置に複数
の貫通孔を形成する穿孔工程と、穿孔された上記複数の
貫通孔に金属ペーストを充填して複数の未焼成ビア導体
を形成する未焼成ビア導体充填工程と、上記未焼成ビア
導体を形成した上記高誘電率セラミックグリーンシート
の上面に、上記複数の未焼成ビア導体のうちのいずれか
と接触する所定形状に金属ペーストを塗布して未焼成電
極層を形成する未焼成電極層塗布工程と、上記未焼成ビ
ア導体と未焼成電極層とが形成された高誘電率セラミッ
クグリーンシートを所定順序に積層し、最上層に上記未
焼成電極層は形成せず上記未焼成ビア導体は形成した高
誘電率セラミックグリーンシートを積層し、圧着して積
層体を形成する積層圧着工程と、上記積層体を焼成する
焼成工程と、を備えることを特徴とするコンデンサの製
造方法である。
Further, another solution is the above-mentioned method for manufacturing a capacitor, wherein a perforation step of forming a plurality of through-holes at predetermined positions of a high-permittivity ceramic green sheet containing a high-permittivity ceramic as a main component is provided. An unfired via conductor filling step of filling a plurality of perforated through holes with a metal paste to form a plurality of unfired via conductors; and A green electrode layer coating step of forming a green electrode layer by applying a metal paste in a predetermined shape in contact with any of the plurality of green via conductors, and the green via conductor and green electrode layer; The high dielectric constant ceramic green sheet is formed by laminating the high dielectric constant ceramic green sheets on which the unfired electrode layers are formed on the uppermost layer and the unfired via conductors are formed. Lean sheet stacking and lamination bonding step of forming a laminate by bonding, is a manufacturing method of a capacitor, characterized in that it comprises a firing step of firing the laminate.

【0034】本発明のコンデンサの製造方法では、高誘
電率セラミックグリーンシートの穿孔し、金属ペースト
を充填して未焼成ビア導体を形成し、金属ペーストを所
定形状に塗布して未焼成電極層を形成し、その後、高誘
電率セラミックグリーンシートを積層し、焼成して上記
コンデンサを形成する。このようにすると、通常の積層
コンデンサのように側面に共通電極を形成する必要が無
く、安価に形成することができる。
In the method of manufacturing a capacitor according to the present invention, a high-permittivity ceramic green sheet is perforated, filled with a metal paste to form an unfired via conductor, and the metal paste is applied in a predetermined shape to form an unfired electrode layer. Then, high dielectric constant ceramic green sheets are laminated and fired to form the capacitor. By doing so, it is not necessary to form a common electrode on the side surface as in a conventional multilayer capacitor, and it can be formed at low cost.

【0035】さらに他の解決手段は、底部用コア基板本
体上面と底部用コア基板本体下面とを有する底部用コア
基板本体のうち、凹部形成領域内に、底部用コア基板本
体上面と底部用コア基板本体下面との間を貫通する複数
の底部スルーホール導体を形成する底部スルーホール導
体形成工程と、壁部用コア基板本体上面と壁部用コア基
板本体下面とを有し、上記壁部用コア基板本体上面と壁
部用コア基板本体下面との間を貫通する凹部用貫通孔を
備える壁部用コア基板本体の上記壁部用コア基板本体下
面と、上記底部用コア基板本体の上記底部用コア基板本
体上面とを、上記凹部用貫通孔内に上記複数の底部スル
ーホール導体を露出させて、接着する接着工程と、を備
えることを特徴とするコア基板本体の製造方法である。
Still another solution is to provide a bottom core substrate main body having a bottom core substrate main body upper surface and a bottom core substrate main body lower surface, wherein a bottom core substrate main body upper surface and a bottom core core are provided in a recess forming region. A bottom through-hole conductor forming step of forming a plurality of bottom through-hole conductors penetrating between the substrate body lower surface, and a wall core substrate body upper surface and a wall core substrate body lower surface; The lower surface of the wall core substrate main body of the wall core substrate main body having a through hole for a recess penetrating between the upper surface of the core substrate main body and the lower surface of the core substrate main body for the wall, and the bottom portion of the core substrate main body for the bottom And a bonding step of exposing and bonding the plurality of bottom through-hole conductors to the upper surface of the core substrate main body in the through hole for the concave portion.

【0036】本発明のコア基板本体の製造方法では、底
部用コア基板本体に底部スルーホール導体を形成し、そ
の後、凹部用貫通孔を備える壁部用コア基板本体と底部
用コア基板本体とを接着してコア基板本体を製造する。
このように底部用コア基板本体と壁部用コア基板本体と
に分けて製作し、その後両者を接着すると、容易に有底
の凹部を有するコア基板本体を形成することができる。
また、凹部の底部に位置する底部スルーホール導体を、
公知の技術によって容易に製造することができる。
In the method of manufacturing a core substrate body according to the present invention, a bottom through-hole conductor is formed in the bottom core substrate body, and then the wall core substrate body and the bottom core substrate main body having the recessed through holes are formed. The core substrate body is manufactured by bonding.
As described above, when the core substrate body for the bottom portion and the core substrate body for the wall portion are manufactured separately and then bonded together, a core substrate body having a concave portion with a bottom can be easily formed.
Also, the bottom through-hole conductor located at the bottom of the recess is
It can be easily manufactured by a known technique.

【0037】さらに他の解決手段は、コア基板本体上
面、コア基板本体下面、上記コア基板本体上面側に開口
する有底のコンデンサ内蔵用凹部、及び、上記凹部の底
部を底面から上記コア基板本体下面まで貫通してコア基
板本体下面に延出する複数の底部スルーホール導体、を
備えるコア基板本体の、上記コンデンサ内蔵用凹部内
に、コンデンサ上面、コンデンサ下面、互いに絶縁され
た一対の電極または電極群、上記コンデンサ上面に形成
され、上記一対の電極または電極群のうちのいずれかの
電極または電極群とそれぞれ導通する複数の上面接続パ
ッドであって、上記一対の電極または電極群のいずれも
上記複数の上面接続パッドのうちの少なくとも1つと導
通する複数の上面接続パッド、及び、上記コンデンサ下
面に形成され、上記一対の電極または電極群のうちのい
ずれかの電極または電極群とそれぞれ導通する複数の下
面接続パッドであって、上記一対の電極または電極群の
いずれも上記複数の下面接続パッドのうちの少なくとも
1つと導通する複数の下面接続パッド、を備えるコンデ
ンサを配置し、上記複数の下面接続パッドとこれに対応
する上記複数の底部スルーホール導体とを接続する凹部
内コンデンサ接続工程と、上記コンデンサ内蔵用凹部内
に充填樹脂を注入し、上記充填樹脂を硬化させて、充填
樹脂で上記コンデンサを上記コンデンサ内蔵用凹部内に
固定するコンデンサ固定工程と、上記コア基板本体上面
またはコア基板本体上面上の充填樹脂層とコア基板本体
下面との間を貫通するコアスルーホール導体を形成する
コアスルーホール形成工程と、を備えるコンデンサ内蔵
コア基板の製造方法である。
Still another solution is to provide an upper surface of the core substrate main body, a lower surface of the core substrate main body, a recessed bottom with a built-in capacitor which is opened on the upper surface side of the core substrate main body, and A capacitor upper surface, a capacitor lower surface, a pair of electrodes or electrodes insulated from each other in the capacitor built-in concave portion of the core substrate main body including a plurality of bottom through-hole conductors penetrating to the lower surface and extending to the lower surface of the core substrate main body. A plurality of upper surface connection pads formed on the upper surface of the capacitor and electrically connected to any one of the electrodes or the electrode group of the pair of electrodes or the electrode group. A plurality of upper surface connection pads electrically connected to at least one of the plurality of upper surface connection pads; A plurality of lower surface connection pads each electrically connected to any one of the electrodes or electrode groups of the plurality of electrodes or electrode groups, wherein each of the pair of electrodes or electrode groups is at least one of the plurality of lower surface connection pads. A capacitor connection step of arranging a capacitor having a plurality of lower surface connection pads that conduct, and connecting the plurality of lower surface connection pads and the corresponding plurality of bottom through-hole conductors corresponding to the plurality of lower surface connection pads; A resin fixing step of injecting a filling resin into the resin, curing the filling resin, and fixing the capacitor in the capacitor built-in recess with the filling resin; And a core through-hole forming step of forming a core through-hole conductor penetrating between the substrate and the lower surface of the core substrate body. A capacitor built-core substrate fabrication method.

【0038】本発明のコンデンサ内蔵コア基板の製造方
法では、コンデンサ内蔵用凹部に接続したコンデンサ
を、コンデンサ内蔵用凹部に充填樹脂を充填して固定す
る。このため、コンデンサの下面接続パッドと底部スル
ーホール導体との接続が振動により破断する等の不具合
が抑制され、コンデンサ内蔵コア基板の信頼性を向上さ
せることができる。
In the method of manufacturing a core substrate with a built-in capacitor according to the present invention, the capacitor connected to the concave portion with a built-in capacitor is fixed by filling a filling resin into the concave portion with a built-in capacitor. Therefore, problems such as breakage of the connection between the lower surface connection pad of the capacitor and the bottom through-hole conductor due to vibration are suppressed, and the reliability of the core substrate with a built-in capacitor can be improved.

【0039】さらに、上記コンデンサ内蔵コア基板の製
造方法であって、前記コンデンサ固定工程は、前記コン
デンサ内蔵用凹部内の他、前記コンデンサ上面及びコア
基板本体上面のうち、少なくともコンデンサ上面にも充
填樹脂を塗布し硬化させるコンデンサ固定−充填樹脂塗
布硬化工程であり、前記コアスルーホール形成工程に先
だって、上記コンデンサ上面上の、または、上記コンデ
ンサ上面上及び前記コア基板本体上面上の、上記充填樹
脂を研磨して上記複数の上面接続パッドを略面一に露出
させるとともに、上記コンデンサ上面上の充填樹脂層と
上記コア基板本体上面とを、または、上記コンデンサ上
面上の充填樹脂層とコア基板本体上面上の充填樹脂層と
を、略面一の平坦面に整面する研磨整面工程を備えるこ
とを特徴とするコンデンサ内蔵コア基板の製造方法とす
ると良い。
Further, in the above-mentioned method of manufacturing a core substrate with a built-in capacitor, the step of fixing the capacitor may include filling the resin-filled resin into at least the upper surface of the capacitor among the upper surface of the capacitor and the upper surface of the core substrate body, in addition to the inside of the concave portion. Is applied and cured is a capacitor fixing-filling resin application curing step, prior to the core through-hole forming step, on the upper surface of the capacitor, or on the upper surface of the capacitor and the upper surface of the core substrate body, the filling resin. Polishing to expose the plurality of upper surface connection pads substantially flush with each other, and between the filling resin layer on the capacitor upper surface and the upper surface of the core substrate main body, or the filling resin layer on the capacitor upper surface and the upper surface of the core substrate main body A polishing and leveling step of leveling the upper filling resin layer to a substantially flat surface. May the method of manufacturing a capacitor built-in core substrate.

【0040】本発明のコンデンサ内蔵コア基板の製造方
法では、コンデンサをコンデンサ内蔵用凹部内で接続
し、さらに充填樹脂で固定するほか、複数の上面接続パ
ッドを略面一に露出させ、しかも、コンデンサ上面上の
充填樹脂層とコア基板本体上面とを、または、コンデン
サ上面上の充填樹脂層とコア基板本体上面上の充填樹脂
層とを、略面一の平坦面に整面してからコアスルーホー
ルを形成する。このため、コア基板本体上面及びコンデ
ンサ上面の上方に1または複数の樹脂絶縁層や配線層を
形成する際に、コア基板本体上面の上方とコンデンサ上
面の上方との間で段差を生じないため、樹脂絶縁層や配
線層などを容易に形成することができ、あるいは、各配
線層の断線やショートの不具合の発生を抑制することが
できる。さらに、IC接続端子や接続端子のコプラナリ
ティを小さく抑えることができ、ICチップや他の配線
基板との接続性も良好にできる。
In the method of manufacturing a core substrate with a built-in capacitor according to the present invention, in addition to connecting the capacitor in the capacitor built-in recess and fixing it with a filling resin, a plurality of upper surface connection pads are exposed substantially flush with each other. After the filling resin layer on the top surface and the top surface of the core substrate main body, or the filling resin layer on the capacitor top surface and the filling resin layer on the top surface of the core substrate main body are adjusted to a substantially flat surface, the core is passed through. Form a hole. Therefore, when forming one or more resin insulating layers or wiring layers above the upper surface of the core substrate main body and the upper surface of the capacitor, no step is formed between the upper surface of the core substrate main body and the upper surface of the capacitor. The resin insulating layer, the wiring layer, and the like can be easily formed, or the occurrence of disconnection or short circuit of each wiring layer can be suppressed. Further, the coplanarity of the IC connection terminals and the connection terminals can be suppressed to be small, and the connectivity with the IC chip and other wiring boards can be improved.

【0041】さらに他の解決手段は、コンデンサを内蔵
するコンデンサ内蔵コア基板の上記コンデンサの特性を
検査し、規格外のコンデンサ内蔵コア基板を除去する特
性検査工程と、規格内の上記コンデンサ内蔵コア基板の
上下面に、樹脂絶縁層及び配線層を形成する絶縁層配線
層形成工程と、を備えることを特徴とする配線基板の製
造方法である。
Still another solution is to inspect the characteristics of the capacitor on the core substrate with a built-in capacitor and to remove the non-standard core substrate with a built-in capacitor. Forming an insulating layer wiring layer for forming a resin insulating layer and a wiring layer on the upper and lower surfaces of the wiring board.

【0042】樹脂絶縁層や配線層が形成された配線基板
の状態で、コンデンサの不具合が発見されると、配線基
板を廃棄せざるを得ない。しかし、一般に、コア基板に
樹脂絶縁層や配線層を形成するのは、多数の工程と時間
がかかるため、樹脂絶縁層や配線層が形成された配線基
板は、付加価値が高くなり、配線基板を廃棄すると損失
金額が大きくなる。これに対し、本発明の配線基板の製
造方法では、コンデンサの内蔵されたコア基板を用い、
予めコア基板に内蔵されたコンデンサの特性を検査し、
規格内のものだけ用いて樹脂絶縁層及び配線層を形成す
るので、配線基板製造後にコンデンサの不具合によって
配線基板を廃棄する危険性を少なくし、廃棄に伴う損失
金額を抑制することができる。このため、結局コンデン
サを内蔵した配線基板を安価に製造することができる。
If a defect of the capacitor is found in the state of the wiring board on which the resin insulating layer and the wiring layer are formed, the wiring board has to be discarded. However, in general, forming a resin insulating layer or a wiring layer on a core substrate requires a large number of steps and time. Discarding will increase the amount of loss. On the other hand, in the method for manufacturing a wiring board of the present invention, a core substrate having a built-in capacitor is used.
Inspecting the characteristics of the capacitor built in the core board in advance,
Since the resin insulating layer and the wiring layer are formed using only the ones within the standard, the risk of disposing of the wiring board due to a failure of the capacitor after manufacturing the wiring board can be reduced, and the amount of loss accompanying the disposal can be suppressed. For this reason, a wiring board having a built-in capacitor can be manufactured at a low cost.

【0043】[0043]

【発明の実施の形態】(実施形態1)本発明の配線基板
等の実施の形態について、図面を参照しつつ説明する。
図1に示す本発明のコンデンサを内蔵した配線基板10
0は、略正方形板状で、その上面(配線基板上面)10
0Aに、破線で示すICチップ1と接続するためのIC
接続端子であるフリップチップパッド101が多数形成
され、各フリップチップパッド101には、高温ハンダ
からなる略半球状のフリップチップバンプ102が形成
されている。一方、配線基板下面100Bには、マザー
ボードなどの他の配線基板と接続するための接続端子で
あるLGAパッド103が多数形成されている。さらに
この配線基板100は、コンデンサ20を内蔵するコア
基板本体10、これらの上下に積層された樹脂絶縁層4
1,42,43,51,5,2,53及びこれらの層間
に及び樹脂絶縁層を貫通して形成された各配線層60,
70,80,90を備える。
(Embodiment 1) Embodiments of a wiring board and the like according to the present invention will be described with reference to the drawings.
Wiring board 10 incorporating capacitor of the present invention shown in FIG.
Numeral 0 denotes a substantially square plate, and its upper surface (the upper surface of the wiring board) 10
0A, an IC for connecting to the IC chip 1 indicated by a broken line
A large number of flip chip pads 101 as connection terminals are formed, and a substantially hemispherical flip chip bump 102 made of high-temperature solder is formed on each flip chip pad 101. On the other hand, on the lower surface 100B of the wiring board, a large number of LGA pads 103, which are connection terminals for connecting to another wiring substrate such as a motherboard, are formed. Further, the wiring board 100 includes a core substrate body 10 having a built-in capacitor 20 and a resin insulating layer
1, 42, 43, 51, 5, 2, 53 and each wiring layer 60 formed between these layers and through the resin insulating layer,
70, 80, and 90.

【0044】このうち、コア基板本体10は、略正方形
板状で、ガラス−エポキシ樹脂複合材料からなり、その
略中央にはコア基板本体上面10A側に開口する平面視
略正方形状で有底のコンデンサ内蔵用凹部(以下単に凹
部ともいう)11を備える。このコンデンサ内蔵用凹部
11の底部11T、即ち、底面11Bとコア基板本体下
面10Bとの間には、この間を貫通する底部スルーホー
ル導体12が複数形成されている。また、この凹部11
内には、コンデンサ20が内蔵されている。また、この
コア基板本体10の周縁部には、コア基板本体上面10
Aとコア基板本体下面10Bとの間を貫通するコアスル
ーホール導体33が多数形成されている。
The core substrate body 10 has a substantially square plate-like shape and is made of a glass-epoxy resin composite material. A recess 11 for incorporating a capacitor (hereinafter also simply referred to as a recess) is provided. A plurality of bottom through-hole conductors 12 penetrating therethrough are formed between the bottom 11T of the capacitor built-in recess 11, that is, between the bottom surface 11B and the lower surface 10B of the core substrate body. In addition, this recess 11
Inside, a capacitor 20 is built. In addition, the periphery of the core substrate main body 10 is
A large number of core through-hole conductors 33 penetrating between A and the core substrate main body lower surface 10B are formed.

【0045】コンデンサ20は、図2(a)(b)に示
すように、高誘電体セラミック、具体的には、BaTi
3を主成分とする誘電体層24とPdを主成分とする
電極層25とを交互に積層した略正方形板状の積層セラ
ミックコンデンサである。ただし、チップコンデンサな
どに用いられ、積層された誘電体層及び電極層の側面か
らコンデンサの両極をなす2つの電極(共通電極)を取
り出す通常の積層セラミックコンデンサとは、接続のた
めの電極の取り出し方が異なる。即ち、図2(c)に示
すように、コンデンサ上面20A及びコンデンサ下面2
0Bに、それぞれ多数の上面接続パッド21(図2
(c)では、21A,21B,21C)及び下面接続パ
ッド22(図2(c)では、22A,22B,22C)
を備えており、これらのパッド21,22によって、コ
ンデンサ上面20A及びコンデンサ下面20B内で、図
中上方あるいは下方に接続可能になっている。
As shown in FIGS. 2A and 2B, the capacitor 20 is made of a high dielectric ceramic, specifically, BaTi.
This is a multilayer ceramic capacitor having a substantially square plate shape in which dielectric layers 24 mainly composed of O 3 and electrode layers 25 mainly composed of Pd are alternately laminated. However, it is used as a chip capacitor, etc., and takes out two electrodes (common electrode) forming both poles of the capacitor from the side surfaces of the laminated dielectric layer and electrode layer. Is different. That is, as shown in FIG.
0B, a number of upper surface connection pads 21 (FIG. 2)
(C), 21A, 21B, 21C) and the lower surface connection pad 22 (22A, 22B, 22C in FIG. 2 (c))
These pads 21 and 22 enable the connection to be made upward or downward in the figure within the capacitor upper surface 20A and the capacitor lower surface 20B.

【0046】コンデンサ20の電極層25は、図2
(c)にその内部構造の概要を示すように、ビア導体2
6E、26Fでそれぞれ1層おきに導通された1対の電
極層の群25E,25Fに分けられている。しかも、電
極層の群25E,25Fは互いに絶縁されている。した
がって、各誘電体層24を挟んで対向する2つの電極群
25E,25Fは、コンデンサ20の2つの電極をな
す。また、上部接続パッド21の一部(図中右及び左の
パッド21A,21C)は、この電極層25のうち最も
上方に位置し一方の電極群25Eに属するトップ電極層
25ETと、誘電体層24のうち最も上方に位置するト
ップ誘電体層24Tを貫通するビア導体27Eによって
接続している。また、上部接続パッド21の他の一部
(図中中央のパッド21B)は、上記トップ電極層25
ETより下層に位置し他方の電極群25Fに属する電極
層25と、ビア導体27F及び26Fによって接続して
いる。このように、多数の上面接続パッド21は、コン
デンサの2つの電極をなす一対の電極群25E,25F
のいずれかに接続しており、しかも、この一対の電極群
25E,25Fのいずれも複数の上面接続パッド21の
うちの少なくとも1つと接続している。つまり、多数の
上面接続パッド21のうちある上面接続パッド21(例
えば、21A)は、一方の電極群25Eに接続してい
る。またある上面接続パッド21(例えば、21B)
は、他方の電極群25Fと接続している。このため、コ
ンデンサ20の上方から、上面接続パッド21を通じ
て、一対の電極群25E,25Fのいずれとも導通する
ことができる。
The electrode layer 25 of the capacitor 20 is shown in FIG.
As shown in the outline of the internal structure in FIG.
The electrode layers are divided into groups 25E and 25F of a pair of electrode layers which are electrically connected every other layer at 6E and 26F, respectively. Moreover, the electrode layer groups 25E and 25F are insulated from each other. Therefore, the two electrode groups 25 </ b> E and 25 </ b> F facing each other with the dielectric layer 24 interposed therebetween form two electrodes of the capacitor 20. Further, a part of the upper connection pad 21 (the right and left pads 21A and 21C in the drawing) is a top electrode layer 25ET which is located at the top of the electrode layer 25 and belongs to one electrode group 25E, and a dielectric layer. 24 are connected by a via conductor 27E penetrating the top dielectric layer 24T located at the uppermost position. Another part of the upper connection pad 21 (the center pad 21B in the figure) is connected to the top electrode layer 25.
It is connected to the electrode layer 25 located below the ET and belonging to the other electrode group 25F by via conductors 27F and 26F. In this manner, the large number of upper surface connection pads 21 are formed by a pair of electrode groups 25E and 25F forming two electrodes of the capacitor.
, And both of the pair of electrode groups 25E and 25F are connected to at least one of the plurality of upper surface connection pads 21. That is, one of the upper surface connection pads 21 (for example, 21A) among the many upper surface connection pads 21 is connected to one electrode group 25E. Also, certain upper surface connection pads 21 (for example, 21B)
Is connected to the other electrode group 25F. For this reason, it is possible to conduct with any of the pair of electrode groups 25E and 25F from above the capacitor 20 through the upper surface connection pad 21.

【0047】同様に、下部接続パッド22の一部(図中
右及び左のパッド22A,22C)は、電極層25のう
ち最も下方のボトム電極層25FDより上層に位置し、
一方の電極群25Eに属する電極層25と、誘電体層2
4のうち最も下方に位置するボトム誘電体層24Dを貫
通するビア導体28F及び26Fによって接続してい
る。また、下部接続パッド22の他の一部(図中中央の
パッド22B)は、他方の電極群25Fに属する上記ボ
トム電極層25FDと、ビア導体28Fによって接続し
ている。このように、多数の下面接続パッド22は、コ
ンデンサの2つの電極をなす一対の電極群25E,25
Fのいずれかに接続しており、しかも、この一対の電極
群25E,25Fのどちらもが上面接続パッド22の少
なくともいずれかと接続している。つまり、多数の上面
接続パッド22のうちある上面接続パッド22(例え
ば、22A)は、一方の電極群25Eに接続している。
またある上面接続パッド22(例えば、22B)は、他
方の電極群25Fと接続している。このため、コンデン
サ20の下方から、下面接続パッド22を通じて、一対
の電極群25E,25Fのいずれとも導通することがで
きる。
Similarly, some of the lower connection pads 22 (right and left pads 22A and 22C in the figure) are located above the lowermost bottom electrode layer 25FD of the electrode layers 25,
An electrode layer 25 belonging to one electrode group 25E;
4 are connected by via conductors 28F and 26F penetrating the bottom dielectric layer 24D located at the lowermost position. Another part of the lower connection pad 22 (the center pad 22B in the figure) is connected to the bottom electrode layer 25FD belonging to the other electrode group 25F by a via conductor 28F. As described above, the large number of lower surface connection pads 22 are formed by a pair of electrode groups 25E, 25E forming two electrodes of the capacitor.
F, and both of the pair of electrode groups 25E and 25F are connected to at least one of the upper surface connection pads 22. That is, one of the upper surface connection pads 22 (for example, 22A) among the many upper surface connection pads 22 is connected to one electrode group 25E.
A certain upper surface connection pad 22 (for example, 22B) is connected to the other electrode group 25F. For this reason, it is possible to conduct to both of the pair of electrode groups 25E and 25F from below the capacitor 20 through the lower surface connection pad 22.

【0048】さらに、コンデンサ20は、図1に示すよ
うに、コンデンサ下面20Bにおいて、下面接続パッド
22とこれに対応する底部スルーホール導体12とが、
それぞれAg−Snハンダからなるハンダ層23によっ
て導通、接続されている。これにより、コア基板本体1
0に内蔵されたコンデンサ20は、図中上方には上面接
続パッド21で、図中下方には下面接続パッド22に接
続する底部スルーホール導体12でそれぞれ接続可能に
なっている。さらに、このコンデンサ20は、エポキシ
樹脂からなる充填樹脂32によってコンデンサ内蔵用凹
部11内に固定されて、コア基板本体10と一体となっ
ている。
Further, as shown in FIG. 1, the capacitor 20 includes a lower surface connection pad 22 and a corresponding bottom through-hole conductor 12 on the lower surface 20B of the capacitor.
Each is electrically connected and connected by a solder layer 23 made of Ag-Sn solder. Thereby, the core substrate body 1
The capacitor 20 incorporated in the unit 0 can be connected to the upper connection pad 21 in the upper part of the drawing and to the bottom through-hole conductor 12 connected to the lower connection pad 22 in the lower part of the drawing. Further, the capacitor 20 is fixed in the capacitor built-in recess 11 by a filling resin 32 made of an epoxy resin, and is integrated with the core substrate body 10.

【0049】さらに、コア基板本体上面10A及びコン
デンサ上面20Aの上方には、エポキシ樹脂を主成分と
する3層の上部樹脂絶縁層41,42,43を備える。
一方、コア基板本体下面10Bの下方には、同じく3層
の下部樹脂絶縁層51,52,53を備える。さらに上
部樹脂絶縁層41と42の層間及び上部樹脂配線層42
と43の層間には、それぞれ上部樹脂絶縁層41,42
をも貫通し、Cuメッキからなる配線層45,46が形
成されている。同様に、下部樹脂絶縁層51と52の層
間及び下部樹脂配線層52と53の層間には、それぞれ
下部樹脂絶縁層51,52をも貫通し、Cuメッキから
なる配線層55,56が形成されている。
Further, above the upper surface 10A of the core substrate main body and the upper surface 20A of the capacitor, there are provided three upper resin insulating layers 41, 42 and 43 mainly composed of epoxy resin.
On the other hand, below the core substrate main body lower surface 10B, three lower resin insulating layers 51, 52, and 53 are also provided. Further, between the upper resin insulating layers 41 and 42 and the upper resin wiring layer 42
And 43, between the upper resin insulation layers 41 and 42, respectively.
, And wiring layers 45 and 46 made of Cu plating are formed. Similarly, wiring layers 55 and 56 made of Cu plating are formed between the lower resin insulating layers 51 and 52 and between the lower resin wiring layers 52 and 53, penetrating the lower resin insulating layers 51 and 52, respectively. ing.

【0050】このうち、上部樹脂絶縁層41,42,4
3の層間、及び上部樹脂絶縁層41,42をそれぞれ貫
通して、フリップチップパッド101とこれに対応する
コンデンサ20の上面接続パッド21とをそれぞれ結ぶ
配線層45,46は、上部コンデンサ接続配線60を構
成する。また、上部樹脂絶縁層41,42,43の層
間、及上部樹脂絶縁層41,42をそれぞれ貫通して、
フリップチップパッド101とこれに対応するコアスル
ーホール導体33とをそれぞれ結ぶ配線層45,46
は、上部コア接続配線80を構成する。一方、下部樹脂
絶縁層51,52,53の層間、及上部樹脂絶縁層5
1,52をそれぞれ貫通して、底面スルーホール導体1
2とこれに対応するLGAパッド103とをそれぞれ結
ぶ配線層55,56は、下部コンデンサ接続配線70を
構成する。また、下部樹脂絶縁層51,52,53の層
間、及び下部樹脂絶縁層51,52をそれぞれ貫通し
て、コアスルーホール導体33とこれに対応するLGA
パッド103とをそれぞれ結ぶ配線層55,56は、下
部コア接続配線90を構成する。
The upper resin insulating layers 41, 42, 4
3 and wiring layers 45 and 46 penetrating through the upper resin insulating layers 41 and 42, respectively, and connecting the flip chip pad 101 and the corresponding upper surface connection pad 21 of the capacitor 20, respectively. Is composed. Further, the upper resin insulating layers 41, 42, and 43 are penetrated through the interlayer and the upper resin insulating layers 41, 42, respectively.
Wiring layers 45 and 46 connecting flip-chip pad 101 and core through-hole conductor 33 corresponding to flip-chip pad 101, respectively.
Constitutes the upper core connection wiring 80. On the other hand, between the lower resin insulation layers 51, 52, 53, and the upper resin insulation layer 5
1 and 52, respectively, and the bottom through-hole conductor 1
The wiring layers 55 and 56 connecting the LGA pad 103 and the corresponding LGA pad 103 respectively constitute a lower capacitor connection wiring 70. Further, the core through-hole conductors 33 and the corresponding LGAs are formed by penetrating through the lower resin insulation layers 51, 52, 53 and between the lower resin insulation layers 51, 52, respectively.
The wiring layers 55 and 56 respectively connecting the pads 103 constitute the lower core connection wiring 90.

【0051】これにより、フリップチップバンプ102
に接続されたICチップ1は、フリップチップパッド1
01、上部コンデンサ接続配線60、上面接続パッド2
1を通じて、コンデンサ20の一対の電極群25E,2
5Fとそれぞれ接続することになる。さらに、LGAパ
ッド103は、下部コンデンサ接続配線70、底部スル
ーホール導体12、下面接続パッド22を通じて、コン
デンサ20の一対の電極群25E,25Fとそれぞれ接
続している。したがって、図2(d)に示すように、フ
リップチップパッド101とLGAパッド103との間
を結び、一方の電極群25Eと接続する上部コンデンサ
接続配線60及び下部コンデンサ接続配線70と、同じ
く他方の電極群25Fと接続する上部コンデンサ接続配
線60及び下部コンデンサ接続配線70との間に、コン
デンサ20が挿入された状態となる。
Thus, the flip chip bump 102
IC chip 1 connected to flip chip pad 1
01, upper capacitor connection wiring 60, upper connection pad 2
1 through a pair of electrode groups 25E, 2
5F respectively. Further, the LGA pad 103 is connected to the pair of electrode groups 25E and 25F of the capacitor 20 through the lower capacitor connection wiring 70, the bottom through-hole conductor 12, and the lower surface connection pad 22, respectively. Therefore, as shown in FIG. 2D, the upper capacitor connection wiring 60 and the lower capacitor connection wiring 70 that connect the flip chip pad 101 and the LGA pad 103 and are connected to one electrode group 25E, and the other, similarly. The capacitor 20 is inserted between the upper capacitor connection wiring 60 and the lower capacitor connection wiring 70 connected to the electrode group 25F.

【0052】このため、LGAパッド103に接続した
マザーボードなどから供給される電源電位及び接地電位
は、LGAパッド103から、下部コンデンサ接続配線
70、底部スルーホール導体12、コンデンサ20、上
部コンデンサ接続配線60、フリップチップパッド10
1、フリップチップバンプ102を通じて、ICチップ
1に供給することができるようになる。さらに、コンデ
ンサ20により電源電位や接地電位に重畳されるノイズ
を除去することができる。しかも、コンデンサ20は、
コア基板本体10に内蔵されているので、ICチップ1
のごく近くに配置することができるため、上部コンデン
サ接続配線60の長さを短くできる。したがって、コン
デンサ20によるノイズ除去能力をより高めることがで
きる。特に、本実施形態では、コンデンサ20を、IC
チップ1の直下に、したがって、フリップチップパッド
101の直下に配置する構造としたので、上部コンデン
サ接続配線60の長さをごく短くすることができる。し
たがって、ICチップ1とコンデンサ20との距離をご
く短くすることができるから、この間でノイズが重畳さ
れることが少なく、特にノイズ除去に有効となる。
For this reason, the power supply potential and the ground potential supplied from the motherboard or the like connected to the LGA pad 103 are transferred from the LGA pad 103 to the lower capacitor connection wiring 70, the bottom through-hole conductor 12, the capacitor 20, and the upper capacitor connection wiring 60. , Flip chip pad 10
1. The IC chip 1 can be supplied through the flip chip bumps 102. Further, noise superimposed on the power supply potential and the ground potential by the capacitor 20 can be removed. Moreover, the capacitor 20
Since the IC chip 1 is built in the core substrate body 10,
, The length of the upper capacitor connection wiring 60 can be reduced. Therefore, the noise removing capability of the capacitor 20 can be further enhanced. Particularly, in the present embodiment, the capacitor 20 is
Since the structure is arranged immediately below the chip 1, that is, immediately below the flip chip pad 101, the length of the upper capacitor connection wiring 60 can be extremely reduced. Therefore, since the distance between the IC chip 1 and the capacitor 20 can be made very short, noise is less likely to be superimposed between them, and this is particularly effective for noise removal.

【0053】また、上部コンデンサ接続配線60は多数
形成され、多数のフリップチップパッド101と多数の
上面接続パッド21との間を並列に接続している。した
がって、多数の上部コンデンサ接続配線60が形成され
ることにより、全体として、ICチップ1(フリップチ
ップパッド101)とコンデンサ20とを結ぶ上部コン
デンサ接続配線60の持つ抵抗やインダクタンスも、小
さくなり、この点からも、ノイズ除去に有利となる。同
様に、下部コンデンサ接続配線70も多数形成され、多
数のフLGAパッド103と多数の底部スルーホール導
体12との間を並列に接続している。したがって、多数
の下部コンデンサ接続配線70が形成されることによ
り、全体として、LGAパッド103とコンデンサ20
とを結ぶ下部コンデンサ接続配線70及び底部スルーホ
ール導体12の持つ抵抗やインダクタンスも、小さくな
り、この点からも、ノイズ除去に有利となる。
A large number of upper capacitor connection wirings 60 are formed, and a number of flip chip pads 101 and a number of upper surface connection pads 21 are connected in parallel. Therefore, by forming a large number of upper capacitor connecting wires 60, the resistance and inductance of the upper capacitor connecting wires 60 connecting the IC chip 1 (flip chip pad 101) and the capacitor 20 are reduced as a whole. From this point, it is also advantageous for noise removal. Similarly, a large number of lower capacitor connection wirings 70 are formed, and a large number of LGA pads 103 and a large number of bottom through-hole conductors 12 are connected in parallel. Therefore, by forming a large number of lower capacitor connection wirings 70, the LGA pad 103 and the capacitor 20 as a whole are formed.
The resistance and inductance of the lower capacitor connection wiring 70 and the bottom through-hole conductor 12 that connect the lower capacitor and the lower through-hole conductor 12 are also reduced, which is advantageous for noise reduction.

【0054】一方、信号線などコンデンサ20に接続し
ないで、ICチップ1とマザーボード等とを結ぶ配線
は、フリップチップパッド101から上部コア接続配線
80を通じて、コアスルーホール導体33に接続し、コ
ア基板本体10を貫通して、下部コア接続配線90から
LGAパッド103に接続する。この構造は、スルーホ
ール導体を形成したコア基板を用いた通常のビルドアッ
プ配線基板と同様である。このように、本実施形態の配
線基板100では、ICチップ1のごく近くにコンデン
サ20を内蔵して、有効にノイズを除去すると共に、信
号線等については、従来と同様の構造にすることができ
る。
On the other hand, the wiring connecting the IC chip 1 and the mother board and the like without connecting to the capacitor 20 such as the signal line is connected to the core through-hole conductor 33 from the flip chip pad 101 through the upper core connection wiring 80, and The lower core connection wiring 90 is connected to the LGA pad 103 through the main body 10. This structure is the same as a normal build-up wiring board using a core board on which a through-hole conductor is formed. As described above, in the wiring board 100 of this embodiment, the capacitor 20 is built in very close to the IC chip 1 to effectively remove noise, and the signal lines and the like have the same structure as the conventional one. it can.

【0055】次いで、上記配線基板100の製造方法に
ついて、個別の部材であるコンデンサ20、コア基板本
体10の製造方法を含めて説明する。まず、コンデンサ
20の製造方法について、図3を参照しつつ説明する。
まず、図3(a)に示すように、公知のグリーンシート
製造技術により、BaTiO3粉末を主成分とする高誘
電体セラミックグリーンシート(以下、単にシートとも
いう)124を多数製造する。次いで、図3(b)に示
すように、このシート124の所定位置に、その表裏面
124A,124B間を貫通するビア孔124Hをパン
チングにより形成する。
Next, a method for manufacturing the wiring board 100 will be described, including a method for manufacturing the capacitor 20 and the core substrate body 10 which are individual members. First, a method for manufacturing the capacitor 20 will be described with reference to FIG.
First, as shown in FIG. 3A, a number of high dielectric ceramic green sheets (hereinafter, simply referred to as sheets) 124 mainly containing BaTiO 3 powder are manufactured by a known green sheet manufacturing technique. Next, as shown in FIG. 3B, a via hole 124H penetrating between the front and back surfaces 124A and 124B is formed at a predetermined position of the sheet 124 by punching.

【0056】さらに、図3(c)に示すように、各シー
ト124のビア孔124H内に、Pdペーストを充填し
て未焼成ビア導体126,127,128を形成し、さ
らに、各シート124の上面124A側に、Ag−Pd
ペーストからなる所定形状の未焼成電極層125E,1
25Fを形成する。このうち、一方の未焼成電極層12
5Eは、図3(c)において3つ形成した未焼成ビア導
体126,127のうち、左右2つと接続し、中央の未
焼成ビア導体126,127とは接続しないパターンに
形成されている。他方の未焼成電極層125Fは、これ
とは逆に、3つ形成した未焼成ビア導体126,127
のうち、中央の未焼成ビア導体126,127と接続
し、左右のものとは接続しないパターンに形成されてい
る。
Further, as shown in FIG. 3C, Pd paste is filled in the via holes 124H of each sheet 124 to form unfired via conductors 126, 127, and 128. Ag-Pd on the upper surface 124A side
Unfired electrode layer 125E, 1 of predetermined shape made of paste
Form 25F. One of the unfired electrode layers 12
5E is formed in a pattern that is connected to the left and right two of the three unfired via conductors 126 and 127 formed in FIG. 3C and is not connected to the center unfired via conductors 126 and 127. On the other hand, the other unfired electrode layer 125F has three unfired via conductors 126 and 127 formed thereon.
Of these, the pattern is formed in a pattern that is connected to the unfired via conductors 126 and 127 at the center and not to the left and right ones.

【0057】なお、未焼成ビアパッド125Eあるいは
125Fと接続しないビア126,127については、
後述する積層時に確実に上下方向にビア導体同士を接
触、導通させるため、各未焼成ビア導体126,127
の上方に、未焼成電極層125E,125Fと同時にカ
バーパッド129を形成しておくと良い。また、次述す
る積層時に最も上に積層する未焼成誘電体層124Dに
は、未焼成電極層125E,125Fのいずれも形成せ
ず、各未焼成ビア導体128の上方に、カバーパッド1
22のみを形成するようにしている。
The vias 126 and 127 which are not connected to the unfired via pads 125E or 125F are:
To ensure that the via conductors contact and conduct with each other in the up-down direction during lamination described later, each unfired via conductor 126, 127 is used.
A cover pad 129 may be formed at the same time as the green electrode layers 125E and 125F. Further, neither the unfired electrode layers 125E and 125F are formed on the unfired dielectric layer 124D which is laminated on the uppermost layer at the time of lamination described below, and the cover pad 1 is placed above each unfired via conductor 128.
22 only.

【0058】次いで、図3(d)に示すように、未焼成
電極層125Eが積層されたシート124と、125F
が積層されたシート124とを、交互に積み重ねるよう
にして積層する。そして、最も上には、未焼成電極層1
25E,125Fのいずれも形成せず、カバーパッド1
22のみを形成したシート124Dを積層し、これらを
圧着して積層体120を形成する。これにより、未焼成
誘電体層124と未焼成電極層125E,125Fと
は、交互に積層され、しかも、未焼成電極層125Eと
125Fとは互いに1層おきに配置された状態となる。
また、未焼成電極層125E,125Eはそれぞれ未焼
成ビア導体126,127を介して、互いに接続され、
同様に、未焼成電極層125F,125Fもそれぞれ未
焼成ビア導体126,127を介して、互いに接続され
る。その上、未焼成電極層125Eの群と125Fの群
とは、接触することはなく、互いに絶縁された状態とな
る。
Next, as shown in FIG. 3D, the sheet 124 on which the unfired electrode layer 125E is laminated is attached to the sheet 124F.
Are stacked alternately with the sheet 124 on which is laminated. And, at the top, the unfired electrode layer 1
Neither of 25E nor 125F is formed and cover pad 1
The sheets 124 </ b> D on which only 22 are formed are stacked, and they are pressed to form a stacked body 120. As a result, the unfired dielectric layers 124 and the unfired electrode layers 125E and 125F are alternately stacked, and the unfired electrode layers 125E and 125F are arranged every other layer.
The unfired electrode layers 125E, 125E are connected to each other via unfired via conductors 126, 127, respectively.
Similarly, the unfired electrode layers 125F, 125F are connected to each other via unfired via conductors 126, 127, respectively. In addition, the group of unfired electrode layers 125E and the group of 125F are not in contact with each other and are insulated from each other.

【0059】その後、この積層体120を上下反転させ
て、未焼成ビア導体127が露出する積層体120の上
面にカバーパッドを形成した上で、この積層体120を
焼成(同時焼成)して、図2に示すコンデンサ20を形
成する。コンデンサ20をこのようにして形成したの
で、例えば、焼成後に誘電体層24の側面に電極層25
E、あるいは25Fと接続するための共通電極を形成す
る必要はなく、焼成後、直ちにコンデンサとして使用す
ることができる。なお、ビア導体26,27,28(未
焼成ビア導体126,127,128)は、上層や下層
のビア導体の位置や隣り合うビア導体24との間隔等を
考慮すれば、誘電体層24の面内いずれの位置にも形成
できる。
Thereafter, the laminate 120 is turned upside down to form a cover pad on the upper surface of the laminate 120 where the unfired via conductor 127 is exposed, and then the laminate 120 is fired (simultaneous firing). The capacitor 20 shown in FIG. 2 is formed. Since the capacitor 20 is formed in this manner, for example, the electrode layer 25 is formed on the side surface of the dielectric layer 24 after firing.
It is not necessary to form a common electrode for connecting to E or 25F, and it can be used as a capacitor immediately after firing. The via conductors 26, 27, and 28 (unfired via conductors 126, 127, and 128) are formed of the dielectric layer 24 in consideration of the positions of the upper and lower via conductors, the distance between adjacent via conductors 24, and the like. It can be formed at any position in the plane.

【0060】したがって、上部コンデンサ接続配線60
や下部コンデンサ接続配線70の引き回しの容易さ、上
部コンデンサ接続配線60に接続するフリップチップパ
ッド101の数や、下部コンデンサ接続配線70に接続
するLGAパッド103の数などに応じて、上面接続パ
ッド21および下面接続パッド22の位置や数も任意に
選択して形成することができる。さらには、コンデンサ
20を配線基板100に内蔵させない場合においても、
上下に接続させるICチップ等の電子部品の端子配置に
応じて、上面接続パッド21および下面接続パッド22
の位置や数も任意に選択して形成することができる。な
お、Pdからなる上面接続パッド21あるいは下面接続
パッド22は、ハンダ付け性やCuからなる配線層45
との接続性を考慮して、Ni−Auメッキや、Cuメッ
キ等を施しておくこともできる。また、上面接続パッド
21、及び/または、下面接続パッド22の周囲には、
公知の手法により、セラミックや樹脂などからなるソル
ダーレジスト層を形成しておくこともできる。
Therefore, the upper capacitor connection wiring 60
And the number of flip-chip pads 101 connected to the upper capacitor connection wiring 60, the number of LGA pads 103 connected to the lower capacitor connection wiring 70, etc. Also, the position and number of the lower surface connection pads 22 can be arbitrarily selected and formed. Furthermore, even when the capacitor 20 is not built in the wiring board 100,
Upper surface connection pads 21 and lower surface connection pads 22 according to the terminal arrangement of electronic components such as IC chips to be vertically connected.
Can be arbitrarily selected and formed. The upper surface connection pad 21 or the lower surface connection pad 22 made of Pd is provided with a solderability or a wiring layer 45 made of Cu.
Ni-Au plating, Cu plating, or the like can be applied in consideration of the connectivity with the substrate. Further, around the upper surface connection pad 21 and / or the lower surface connection pad 22,
A solder resist layer made of ceramic, resin, or the like can be formed by a known method.

【0061】完成したコンデンサ20は、ショートの有
無、静電容量値、電極群25Eと25Fとの間の絶縁抵
抗値、各上面接続パッド21及び各下面接続パッド22
と、電極群25E,25Fとの導通あるいは絶縁のチェ
ック等、各種のチェックを行い、不具合のあるコンデン
サ20は廃棄する。これにより、後述する工程で不具合
のあるコンデンサ20を使用する危険性を減少させるこ
とができる。
The completed capacitor 20 has the presence / absence of a short circuit, the capacitance value, the insulation resistance value between the electrode groups 25E and 25F, the upper connection pads 21 and the lower connection pads 22.
Then, various checks such as a check of conduction or insulation between the electrode groups 25E and 25F are performed, and the defective capacitor 20 is discarded. This can reduce the risk of using a defective capacitor 20 in a process described below.

【0062】次いで、コア基板本体10およびその製造
方法について説明する。コア基板本体10は、まず、コ
ンデンサ20を内蔵する前に、図4に示す状態にする。
即ち、図4に示すコア基板本体10は、コア基板本体上
面10Aとコア基板本体下面10Bとを有し、ガラス−
エポキシ樹脂複合材料からなる底部用コア基板本体13
と、同じくガラス−エポキシ樹脂複合材料からなる壁部
用コア基板本体16とが、接着層17で接着されて形成
されている。さらに、コア基板本体上面10Aには、壁
部用コア基板本体16を貫通する有底の凹部11が開口
しており、その底部11Tには、凹部11の底面11B
とコア基板本体下面10Bとの間を貫通し、Cuメッキ
からなる底部スルーホール導体12が、上記コンデンサ
20の下面接続パッド22に対応した位置に形成されて
いる。
Next, the core substrate body 10 and a method of manufacturing the same will be described. First, the core substrate body 10 is brought into a state shown in FIG.
That is, the core substrate main body 10 shown in FIG. 4 has a core substrate main body upper surface 10A and a core substrate main body lower surface 10B.
Bottom core substrate body 13 made of epoxy resin composite material
And a wall core substrate body 16, also made of a glass-epoxy resin composite material, are formed by bonding with an adhesive layer 17. Further, a bottomed recessed portion 11 penetrating the wall core board body 16 is opened in the upper surface 10A of the core board body, and a bottom surface 11B of the recessed portion 11 is formed in the bottom portion 11T.
And a bottom through-hole conductor 12 made of Cu plating and penetrating between the substrate 20 and the lower surface 10B of the core substrate body is formed at a position corresponding to the lower surface connection pad 22 of the capacitor 20.

【0063】なお、このコア基板本体10は、そのコア
基板本体上面10Aとコア基板本体下面10Bとの間を
貫通するコアスルーホール導体33は形成されていな
い。コアスルーホール導体33は、コア基板本体10の
凹部11内に、上述のコンデンサ20を内蔵してから形
成するからである。
The core substrate main body 10 does not have the core through-hole conductor 33 penetrating between the core substrate main body upper surface 10A and the core substrate main body lower surface 10B. This is because the core through-hole conductor 33 is formed after the above-described capacitor 20 is built in the recess 11 of the core substrate body 10.

【0064】さらに、このコア基板本体下面10Bに
は、底部スルーホール導体12から延在する接続配線1
5も形成されている。また、底面スルーホール導体12
は、Cuメッキからなる筒状のスルーホール導体内部に
Cu粉末を含有する充填用樹脂14が充填され、その上
下もCuメッキで閉塞された形状となっている。したが
って、この底部スルーホール導体12は、図1に示すよ
うに、直接ハンダ(例えばハンダ23)を溶着してハン
ダ付けを行ったり、その直上あるいは直下にメッキ等に
よって配線層(例えば配線層55など)を形成すること
ができる。
Further, connection wiring 1 extending from bottom through-hole conductor 12 is provided on lower surface 10B of the core substrate body.
5 are also formed. In addition, the bottom through-hole conductor 12
Has a shape in which a filling resin 14 containing Cu powder is filled inside a cylindrical through-hole conductor made of Cu plating, and the upper and lower portions thereof are also closed by Cu plating. Therefore, as shown in FIG. 1, this bottom through-hole conductor 12 is soldered by directly welding solder (for example, solder 23), or directly above or below the wiring layer by plating or the like (for example, wiring layer 55 or the like). ) Can be formed.

【0065】このように、底部スルーホール導体12の
内部を導電性樹脂や絶縁性樹脂等で充填し、さらには蓋
状にメッキを施すと、隣り合う底部スルーホール導体1
2同士の間隔を狭くすることができ、高密度実装に適す
るので、狭い間隔で底部スルーホール導体12を形成し
たい場合、あるいは、より多くの下面接続パッド22や
下部コンデンサ接続配線70を、形成したい場合に好都
合である。一方、底部スルーホール導体12同士の間隔
に余裕がある場合には、凹部11の底面11Bに、底部
スルーホール導体12から延在するパッドを形成して、
このパッドと下面接続パッド22とを接続させることも
できる。また、コア基板本体下面10Bに、底部スルー
ホール導体12から延在する接続配線を形成して、この
接続配線と下部コンデンサ接続配線60(具体的には配
線層55)とを接続させることもできる。
As described above, when the inside of the bottom through-hole conductor 12 is filled with a conductive resin, an insulating resin, or the like, and is further plated in a lid shape, the adjacent bottom through-hole conductors 1 are formed.
Since the distance between the two can be narrowed, which is suitable for high-density mounting, it is desired to form the bottom through-hole conductor 12 at a narrow interval, or to form more lower surface connection pads 22 and lower capacitor connection wirings 70. It is convenient in the case. On the other hand, when there is room in the interval between the bottom through-hole conductors 12, pads extending from the bottom through-hole conductor 12 are formed on the bottom surface 11B of the concave portion 11,
This pad and the lower surface connection pad 22 can also be connected. Further, a connection wiring extending from the bottom through-hole conductor 12 may be formed on the lower surface 10B of the core substrate body, and the connection wiring may be connected to the lower capacitor connection wiring 60 (specifically, the wiring layer 55). .

【0066】このコア基板本体10は、以下のようにし
て製造する。即ち、まず図5(a)に示すように、ガラ
ス−エポキシ樹脂複合材料からなる底部コア基板本体1
3の上下両面に銅箔13AC,13BCを備えた両面銅
張り基板13Pを用意する。次いで、図5(b)に破線
で示すように、凹部11(図4参照)を形成する凹部形
成領域13RAに、この両面銅張り基板13Pを厚さ方
向に貫通するスルーホール孔13Hをドリルで形成す
る。なお、スルーホール孔13Hの間隔や径を小さくし
たい場合には、レーザ(CO2,YAG等)で穿孔する
と良い。
The core substrate body 10 is manufactured as follows. That is, first, as shown in FIG. 5A, the bottom core substrate main body 1 made of a glass-epoxy resin composite material is used.
A double-sided copper-clad board 13P provided with copper foils 13AC and 13BC on both upper and lower surfaces of 3 is prepared. Next, as shown by a broken line in FIG. 5B, a through-hole 13H penetrating the double-sided copper-clad substrate 13P in the thickness direction is drilled in the recess forming region 13RA where the recess 11 (see FIG. 4) is formed. Form. When it is desired to reduce the interval and the diameter of the through-holes 13H, it is preferable to pierce them with a laser (CO 2 , YAG, etc.).

【0067】その後、公知のスルーホール導体形成手法
により、スルーホール孔13H内にスルーホール導体1
2を形成する(図5(c)参照)。例えば具体的には、
無電解Cuメッキ及び電解Cuメッキを施して、スルー
ホール孔13H内に円筒状のCuメッキ層を形成する。
その後、スルーホール孔内の円筒状Cuメッキ内部に、
Cu粉末を含有する充填用樹脂14を充填し硬化させ
る。その後、銅箔13ACの上面及び13BCの下面を
研磨して整面した後に、この上下面に電解Cuメッキを
施し、充填用樹脂14の上下に電解メッキ層で蓋をす
る。その後、上下面にレジスト層を形成し、露光現像し
て不要部分を開口させ、エッチングによって不要な銅メ
ッキ層及び銅箔を除去することで、スルーホール孔13
H内及びその周縁にCuからなる底部スルーホール導体
12、及びこれから延在する接続配線15を形成する。
Thereafter, the through-hole conductor 1 is placed in the through-hole 13H by a known through-hole conductor formation technique.
2 (see FIG. 5C). For example, specifically,
Electroless Cu plating and electrolytic Cu plating are performed to form a cylindrical Cu plating layer in the through-hole 13H.
Then, inside the cylindrical Cu plating in the through hole hole,
The filling resin 14 containing Cu powder is filled and cured. Thereafter, the upper surface of the copper foil 13AC and the lower surface of the 13BC are polished and leveled, and then the upper and lower surfaces are subjected to electrolytic Cu plating, and the upper and lower surfaces of the filling resin 14 are covered with electrolytic plating layers. Thereafter, a resist layer is formed on the upper and lower surfaces, exposed and developed to open unnecessary portions, and unnecessary copper plating layers and copper foils are removed by etching, thereby forming through-hole holes 13.
A bottom through-hole conductor 12 made of Cu and a connection wiring 15 extending therefrom are formed in H and on the periphery thereof.

【0068】一方、図5(d)に示すように、同じくガ
ラス−エポキシ樹脂複合材料からなり、上記底部コア基
板本体13より厚さの厚い壁用コア基板本体16を用意
する。この壁部用コア基板本体16には、予め上記凹部
11に対応した位置に、凹部用貫通孔16Hをパンチン
グにより形成しておく。
On the other hand, as shown in FIG. 5D, a wall core substrate body 16 also made of a glass-epoxy resin composite material and having a thickness greater than that of the bottom core substrate body 13 is prepared. In the wall core substrate body 16, through holes 16 </ b> H for concave portions are formed in advance at positions corresponding to the concave portions 11 by punching.

【0069】次いで、図5(e)に示すように、底部コ
ア基板本体上面13Aと、壁部用コア基板本体下面16
Bとを、半硬化のエポキシ樹脂からなり、凹部用貫通孔
16Hに適合させて略ロ字状に成型した接着シート17
Rを介して挟み、加熱、圧着する。これにより、両者1
3,16は、接着層17を介して接着され、図4に示す
コア基板本体10が作成できる。
Next, as shown in FIG. 5E, the bottom core substrate main body upper surface 13A and the wall core substrate main body lower surface 16A
B is an adhesive sheet 17 made of semi-cured epoxy resin and formed into a substantially square shape by fitting it into the through hole 16H for a concave portion.
It is sandwiched via R, heated and pressed. Thereby, both 1
The cores 3 and 16 are adhered via the adhesive layer 17, and the core substrate body 10 shown in FIG. 4 can be formed.

【0070】本実施形態のように、凹部11を有するコ
ア基板本体10を作成するのに、予め凹部11の底部を
構成する底部用コア基板本体13と、凹部11の壁部を
構成する壁部用コア基板本体16とに分けて製作し、そ
の後貼り合わせるようにすると、有底の凹部11を容易
かつ正確な寸法で形成できる。さらに、底部の底部スル
ーホール導体12も公知の手法を用いて容易に形成する
ことができる。したがって安価にコア基板本体10を形
成することができる。
As in the present embodiment, in order to form the core substrate body 10 having the recess 11, the bottom core substrate body 13 constituting the bottom of the recess 11 and the wall portion constituting the wall of the recess 11 are prepared in advance. When it is manufactured separately from the core substrate body 16 and then bonded together, the bottomed concave portion 11 can be formed easily and accurately. Furthermore, the bottom through-hole conductor 12 at the bottom can be easily formed by using a known method. Therefore, the core substrate body 10 can be formed at low cost.

【0071】次いで、このコア基板本体10にコンデン
サ20を内蔵させ、コアスルーホール導体33を形成す
る工程を説明する。まず、図6(a)に示すように、コ
ア基板本体10の凹部11内に、上述のコンデンサ20
をコンデンサ下面20Bを下にして配置し、下面接続パ
ッド22と対応する底部スルーホール導体12とをAg
−Snからなるハンダ23でハンダ付け接続する。具体
的には、予め下面接続パッド22にハンダペーストを印
刷しておき、底部スルーホール導体12と重ねた後に、
リフロー炉を通過させてハンダペーストを溶融させてハ
ンダ付けする。
Next, a process of forming the core through-hole conductor 33 by incorporating the capacitor 20 in the core substrate body 10 will be described. First, as shown in FIG. 6A, the above-described capacitor 20 is placed in the recess 11 of the core substrate body 10.
Are arranged with the lower surface 20B of the capacitor facing down, and the lower surface connection pads 22 and the corresponding bottom through-hole conductors 12 are made of Ag.
A solder connection is made with a solder 23 made of -Sn. Specifically, a solder paste is printed on the lower surface connection pads 22 in advance, and after overlapping with the bottom through-hole conductor 12,
The solder paste is melted by passing through a reflow furnace and soldered.

【0072】凹部11内のフラックスを洗浄除去した
後、図6(b)に示すように、凹部11内の他、コア基
板本体上面10A及びコンデンサ上面20A上に、エポ
キシ樹脂を主成分とする充填樹脂32を注入及び塗布し
硬化させる。これにより、コンデンサ20が底部スルー
ホール導体12に接続されつつ、凹部11内において充
填樹脂32(32A)で固定されて、コア基板本体10
に内蔵され、熱や振動等が掛かった場合に、下面接続パ
ッド22と底部スルーホール導体12との間が破断する
不具合が防止される。
After the flux in the concave portion 11 is washed and removed, as shown in FIG. 6B, in addition to the concave portion 11, the core substrate main body upper surface 10A and the capacitor upper surface 20A are filled mainly with epoxy resin. The resin 32 is injected, applied and cured. As a result, the capacitor 20 is connected to the bottom through-hole conductor 12 and is fixed in the recess 11 by the filling resin 32 (32A).
To prevent breakage between the lower surface connection pad 22 and the bottom through-hole conductor 12 when heat, vibration, or the like is applied.

【0073】さらに、図6(c)に示すように、コア基
板本体上面10A上及びコンデンサ上面20A上の充填
樹脂層32B,32Cを平面に研磨して、上面接続パッ
ド21を露出させると共に、この上面接続パッド21
と、コンデンサ上面20A上及びコア基板本体上面10
A上に残した充填樹脂層32B,32Cとを略面一に整
面する。このようにして製作したコンデンサ内蔵コア基
板では、コア基板本体10に凹部11を形成し、その中
にコンデンサ20を内蔵させたことによる段差の発生は
吸収され、以降に形成する上部樹脂絶縁層41等や配線
層45等が段差によって歪み、断線やショート等の不具
合を生じることはなくなる。また、フリップチップパッ
ド101(あるいはフリップチップバンプ102)への
段差の影響もなくなるため、フリップチップパッド10
1等のコプラナリティも良好にできる。
Further, as shown in FIG. 6 (c), the filling resin layers 32B and 32C on the upper surface 10A of the core substrate main body and the upper surface 20A of the capacitor are polished to flat surfaces to expose the upper surface connection pads 21 and Top connection pad 21
And the upper surface 20A of the capacitor and the upper surface 10 of the core substrate main body.
The filled resin layers 32B and 32C left on A are leveled substantially flush. In the core substrate with a built-in capacitor manufactured in this way, the concave portion 11 is formed in the core substrate main body 10, and the generation of the step due to the incorporation of the capacitor 20 therein is absorbed, and the upper resin insulating layer 41 to be formed later is absorbed. And the wiring layer 45 and the like are not distorted due to the step, and the problems such as disconnection and short circuit do not occur. In addition, since there is no influence of the step on the flip chip pad 101 (or the flip chip bump 102), the flip chip pad 10
Coplanarity such as 1 can be improved.

【0074】さらに、図7に示すように、このコア基板
本体10の凹部11の周縁に、コア基板本体上面10A
とコア基板本体下面10Bとの間、さらには、充填樹脂
層32Cの上面32CUとコア基板本体下面10Bとの
間を貫通するコアスルーホール孔30Hをドリルによっ
て形成する。なお、孔径や間隔を小さくしたい場合など
では、レーザ(CO2,YAG等)で穿孔すると良い。
Further, as shown in FIG. 7, on the periphery of the concave portion 11 of the core
A core through-hole hole 30H penetrating between the core substrate main body lower surface 10B and the upper surface 32CU of the filling resin layer 32C and the core substrate main body lower surface 10B is formed by drilling. When it is desired to reduce the hole diameter or the interval, it is preferable to use a laser (CO 2 , YAG, or the like).

【0075】次いで、公知のスルーホール導体形成手法
によって、このコアスルーホール孔30H内及びその周
縁にCuからなるコアスルーホール導体33を形成す
る。なお、充填樹脂層上面32CU及びコア基板本体下
面10Bには、コアスルーホール導体33から延在して
配線層45、55と接続するための接続配線34,35
も形成する。また、充填樹脂層32Bと面一にした上面
接続パッド21も、Cuメッキによってその厚さを増し
て充填樹脂層32Bより上方の突出した状態とする。こ
のようにして、コンデンサ内蔵コア基板(以下単にコア
基板ともいう)30を作成する。
Next, a core through-hole conductor 33 made of Cu is formed in the core through-hole hole 30H and the periphery thereof by a known through-hole conductor forming technique. The connection wirings 34 and 35 extending from the core through-hole conductor 33 and connecting to the wiring layers 45 and 55 are provided on the upper surface 32CU of the filling resin layer and the lower surface 10B of the core substrate main body.
Also form. Further, the upper surface connection pads 21 flush with the filling resin layer 32B are also increased in thickness by Cu plating so as to protrude above the filling resin layer 32B. In this way, a core substrate 30 with a built-in capacitor (hereinafter, simply referred to as a core substrate) is formed.

【0076】このコア基板30は、コア基板本体10の
他、コンデンサ20をその凹部11に内蔵している。し
かし、コア基板上面30A(充填樹脂層上面32CU)
やコア基板30B(コア基板本体下面10B)には、所
定部位にこれらの間を貫通するコアスルーホール導体3
3、あるいは、上面接続端子21や底部スルーホール導
体12、接続配線15,34,35が形成されており、
コア基板上面30A(充填樹脂層上面32CU)は平坦
にされている。したがって、コンデンサを内蔵しない通
常の配線基板に用いるコア基板と同様に用いることがで
きる。
The core substrate 30 has the capacitor 20 built in the recess 11 in addition to the core substrate body 10. However, core substrate upper surface 30A (filled resin layer upper surface 32CU)
And a core substrate 30B (core substrate main body lower surface 10B) has a core through-hole conductor
3, or a top surface connection terminal 21, a bottom through-hole conductor 12, and connection wirings 15, 34, 35 are formed.
The upper surface 30A of the core substrate (the upper surface 32CU of the filling resin layer) is flattened. Therefore, it can be used in the same manner as a core board used for a normal wiring board without a built-in capacitor.

【0077】コアスルーホール導体33の具体的な製造
方法は、例えば以下のようである。即ち、まずコア基板
本体10の全面に無電解Cuメッキを施して、スルーホ
ール孔30H内、充填樹脂層上面32CU、及びコア基
板本体下面10Bに無電解Cuメッキ層を形成する。そ
の後、充填樹脂層32Cの上面32CU及びコア基板本
体下面10B上にドライフィルムを貼り、露光現像して
コアスルーホール孔の周縁など電解メッキ形成部分を開
口させる。さらに、無電解Cuメッキ層を共通電極とし
て電流を流して電解Cuメッキを施し、ドライフィルム
を除去した後、不要な無電解Cuメッキ層をソフトエッ
チングで除去してコアスルーホール導体33、接続配線
34,35等を形成する。なお、上面接続パッド21に
も無電解Cuメッキ及び電解Cuメッキを施す。一方、
コア基板本体下面10Bの露出する底部スルーホール導
体12及び接続配線15は、メッキされないように予め
保護フィルムを貼り付けておく。ただし、本実施形態で
は、コアスルーホール孔30Hを形成する前に、コンデ
ンサ20を凹部11内に内蔵しているので、凹部11内
の露出する底部スルーホール導体12にメッキやエッチ
ングが施されないように、保護フィルム等を形成してお
く必要がない。あるいは、上記保護フィルムを用いず
に、底部スルーホール導体及び接続配線15上にも無電
解Cuメッキを施す。その後、ドライフィルムによっ
て、底部スルーホール導体12及び接続配線をカバーし
て、電解メッキがこれらの上に形成されるのを防止す
る。電解メッキ後、ドライフィルムを剥がし、形成され
た無電解Cuメッキ層をソフトエッチングによって除去
するようにしても良い。このようにすると、保護フィル
ムを貼り付ける工程が不要になる。
A specific method of manufacturing the core through-hole conductor 33 is, for example, as follows. That is, first, electroless Cu plating is applied to the entire surface of the core substrate main body 10, and an electroless Cu plating layer is formed in the through-hole 30H, the filling resin layer upper surface 32CU, and the core substrate main body lower surface 10B. Thereafter, a dry film is adhered on the upper surface 32CU of the filling resin layer 32C and the lower surface 10B of the core substrate main body, and is exposed and developed to open a portion where electrolytic plating is formed, such as a periphery of a core through-hole. Further, after passing an electric current using the electroless Cu plating layer as a common electrode to perform electrolytic Cu plating and removing the dry film, the unnecessary electroless Cu plating layer is removed by soft etching to remove the core through-hole conductor 33 and the connection wiring. 34, 35, etc. are formed. The upper surface connection pad 21 is also subjected to electroless Cu plating and electrolytic Cu plating. on the other hand,
A protective film is attached to the exposed bottom through-hole conductor 12 and the connection wiring 15 of the lower surface 10B of the core substrate body in advance so as not to be plated. However, in the present embodiment, since the capacitor 20 is built in the concave portion 11 before the core through-hole hole 30H is formed, the exposed bottom through-hole conductor 12 in the concave portion 11 is not plated or etched. In addition, there is no need to form a protective film or the like. Alternatively, the bottom through-hole conductor and the connection wiring 15 are also subjected to electroless Cu plating without using the protective film. Thereafter, the bottom through-hole conductor 12 and the connection wiring are covered with a dry film to prevent electrolytic plating from being formed thereon. After the electrolytic plating, the dry film may be peeled off, and the formed electroless Cu plating layer may be removed by soft etching. In this case, the step of attaching the protective film becomes unnecessary.

【0078】その他、本実施形態では、コアスルーホー
ル導体33をコアスルーホール孔30Hの内周及び周縁
に形成された略円筒形状に形成したが、上記した底部ス
ルーホール導体12と同様に、内部に充填用樹脂を充填
しその上下をメッキ層で閉塞するようにしても良い。こ
のようにすれば、接続配線34,35を介さず、配線層
45,55とコアスルーホール導体33とを直接接続す
ることができるので、コアスルーホール導体33の間隔
を高密度に形成することができる。
In addition, in the present embodiment, the core through-hole conductor 33 is formed in a substantially cylindrical shape formed on the inner periphery and the peripheral edge of the core through-hole hole 30H. May be filled with a filling resin, and the upper and lower portions may be closed with a plating layer. With this configuration, the wiring layers 45 and 55 can be directly connected to the core through-hole conductors 33 without passing through the connection wirings 34 and 35. Therefore, the intervals between the core through-hole conductors 33 can be formed at a high density. Can be.

【0079】後述するように、このコンデンサ20を内
蔵したコア基板30に樹脂絶縁層や配線層を形成する前
に、内蔵したコンデンサ20の特性検査を行うと良い。
即ち、コア基板30に内蔵された状態で、コンデンサ2
0の、ショートの有無、静電容量値、一対の電極群25
Eと25Fと間の絶縁抵抗値、各上面接続パッド21及
び各底面スルーホール導体12と、各電極群25E,2
5Fとの導通あるいは絶縁のチェック等、各種の検査を
行い、不具合のあるコンデンサ20が内蔵されたコア基
板30は廃棄する。これにより、後述するように工数の
掛かる樹脂絶縁層や配線層を形成した後に、コンデンサ
20に不具合があることが判明することで、付加価値の
高い配線基板100全体を廃棄せざるを得なくなる危険
性を減少させることができる。
As will be described later, before forming a resin insulating layer or a wiring layer on the core substrate 30 having the built-in capacitor 20, it is preferable to perform a characteristic test of the built-in capacitor 20.
That is, the capacitor 2 is embedded in the core substrate 30.
0, presence or absence of short circuit, capacitance value, pair of electrode groups 25
E, 25F, each upper surface connection pad 21, each lower surface through-hole conductor 12, and each electrode group 25E, 2E.
Various inspections such as a check of continuity or insulation with the 5F are performed, and the core substrate 30 having the built-in defective capacitor 20 is discarded. As a result, after forming a resin insulating layer or a wiring layer which requires a lot of man-hours as will be described later, it is found that there is a defect in the capacitor 20, and the entire high value-added wiring board 100 has to be discarded. Sex can be reduced.

【0080】その後は、このコア基板30を用いて、公
知の樹脂絶縁層形成技術、配線層形成技術を用いて樹脂
絶縁層や配線層を形成し、配線基板100を形成すれば
よい。 なお本実施形態では、樹脂絶縁層を形成する前
に、以下の処理を行う。即ち、図8(a)に示すよう
に、コアスルーホール導体33の内部の他、充填樹脂層
32B、32Cの上方や上面接続パッド21、接続配線
34の上方、コア基板本体下面10Bや底部スルーホー
ル導体12,接続配線15,35の上(図中下方)にエ
ポキシ樹脂を主成分とする平坦化樹脂36,37,38
を、充填塗布し、硬化させる。あるいは、まずコアスル
ーホール導体33の内部に平坦化樹脂36を充填し硬化
させた後に、平坦化樹脂37,38を塗布して硬化させ
ても良い。
Thereafter, using the core substrate 30, a resin insulating layer and a wiring layer are formed by using a known resin insulating layer forming technique and a known wiring layer forming technique, and the wiring board 100 may be formed. In the present embodiment, the following processing is performed before forming the resin insulating layer. That is, as shown in FIG. 8A, in addition to the inside of the core through-hole conductor 33, above the filling resin layers 32B and 32C, above the upper connection pads 21, above the connection wirings 34, the lower surface 10B of the core substrate main body and the bottom through holes. Flattening resins 36, 37, 38 mainly composed of epoxy resin are formed on the hole conductors 12 and the connection wirings 15, 35 (downward in the figure).
Is applied and cured. Alternatively, after the flattening resin 36 is filled into the core through-hole conductor 33 and hardened, the flattening resins 37 and 38 may be applied and hardened.

【0081】さらに、図8(b)に示すように、平坦化
樹脂37,38の上面あるいは下面を研磨して平坦にす
る。それと共に、上面接続パッド21、コアスルーホー
ル導体33及び接続配線34を平坦化樹脂層37と略面
一に露出させる。また、底部スルーホール導体12,接
続配線15,35及びコアスルーホール導体33を平坦
化樹脂層38と略面一に露出させる。これにより、上面
接続パッド21やコアスルーホール導体33、接続配線
15,34,35、底部スルーホール導体12等が、コ
ア基板上面30Aあるいはコア基板下面30Bから突出
して形成されているために、その上下に形成する樹脂絶
縁層41,51等あるいは配線層45,55等が受ける
影響を無くすことができる。したがって、配線層45等
の断線やショートの防止、あるいは、フリップチップパ
ッド101等のコプラナリティの向上を図ることができ
る。
Further, as shown in FIG. 8B, the upper or lower surfaces of the flattening resins 37 and 38 are polished to be flat. At the same time, the upper surface connection pad 21, the core through-hole conductor 33 and the connection wiring 34 are exposed substantially flush with the flattening resin layer 37. Further, the bottom through-hole conductor 12, the connection wirings 15, 35, and the core through-hole conductor 33 are exposed substantially flush with the flattening resin layer 38. As a result, the upper surface connection pad 21, the core through-hole conductor 33, the connection wirings 15, 34, 35, the bottom through-hole conductor 12, and the like are formed so as to protrude from the core substrate upper surface 30A or the core substrate lower surface 30B. The influence on the resin insulating layers 41 and 51 and the wiring layers 45 and 55 formed on the upper and lower sides can be eliminated. Therefore, disconnection and short-circuit of the wiring layer 45 and the like can be prevented, or coplanarity of the flip chip pad 101 and the like can be improved.

【0082】以降は、平坦化樹脂層37の上面37U及
び平坦化樹脂層38の下面38Dに、エポキシ樹脂を主
成分とする感光性フィルムを貼り付ける。さらに、露光
現像して、底面にそれぞれ上面接続パッド21、接続配
線15,34,35、底部スルーホール導体12等が露
出する位置にビアホール41VH,51VHを形成し、
感光性フィルムを硬化させて、図9(a)に示すよう
に、樹脂絶縁層41,51をそれぞれ形成する。なお、
樹脂絶縁層41,51を感光性のない樹脂で形成した後
に、レーザ(CO2,YAG等)を用いてビアホール4
1VH,51VHを穿孔するようにしても良い。
Thereafter, a photosensitive film containing an epoxy resin as a main component is attached to the upper surface 37U of the flattening resin layer 37 and the lower surface 38D of the flattening resin layer 38. Further, by exposure and development, via holes 41VH and 51VH are formed at positions where the upper surface connection pads 21, the connection wirings 15, 34 and 35, the bottom through-hole conductors 12 and the like are exposed on the bottom surface, respectively.
By curing the photosensitive film, resin insulation layers 41 and 51 are formed as shown in FIG. In addition,
After the resin insulating layers 41 and 51 are formed of a non-photosensitive resin, the via holes 4 are formed by using a laser (CO 2 , YAG, etc.).
You may make it perforate 1VH and 51VH.

【0083】さらに、無電解Cuメッキを施し、ドライ
フィルムを貼り付け露光現像して電解メッキ層形成部分
のみ開口させ、無電解Cuメッキ層を共通電極として開
口内に電解Cuメッキ層を形成し、ドライフィルムを除
去した後、不要な無電解Cuメッキ層をソフトエッチン
グにより除去する。これにより、ビアホール41VH、
51VH内に樹脂絶縁層41,51をそれぞれ貫通し、
上面接続パッド21等とそれぞれ接続するビア部45
V,55Vを有する配線層45,55が、互いに絶縁さ
れて形成される。なお、この配線層45,55は、さら
に上部に樹脂絶縁層42,52が形成されると樹脂絶縁
層41と42、あるいは樹脂絶縁層51と52の層間に
配置されることになる。
Further, an electroless Cu plating is applied, a dry film is adhered, exposed and developed to open only an electrolytic plating layer forming portion, and an electrolytic Cu plating layer is formed in the opening using the electroless Cu plating layer as a common electrode. After removing the dry film, the unnecessary electroless Cu plating layer is removed by soft etching. Thereby, the via hole 41VH,
51VH, penetrate the resin insulating layers 41 and 51, respectively,
Via portions 45 respectively connected to upper surface connection pads 21 and the like
Wiring layers 45 and 55 having V and 55 V are formed insulated from each other. The wiring layers 45 and 55 are disposed between the resin insulating layers 41 and 42 or the resin insulating layers 51 and 52 when the resin insulating layers 42 and 52 are further formed thereon.

【0084】以降は、同様にして樹脂絶縁層42,5
2、配線層46,56及びフリップチップパッド10
1、樹脂絶縁層(ソルダレジスト層)43,53を順に
形成し、さらに、樹脂絶縁層43から露出するフリップ
チップパッド101にハンダペーストを塗布しリフロー
することで、ハンダからなるフリップチップバンプ10
2を形成する。このようにして、図1に示す配線基板1
00が完成する。なお、LGAパッド103の表面に
は、酸化防止のため、Ni−Auメッキ層を形成しても
良い。
Thereafter, similarly, the resin insulating layers 42, 5
2. Wiring layers 46 and 56 and flip chip pad 10
1. A resin insulating layer (solder resist layer) 43, 53 is formed in order, and a solder paste is applied to the flip chip pad 101 exposed from the resin insulating layer 43 and reflowed, thereby forming a flip chip bump 10 made of solder.
Form 2 Thus, the wiring board 1 shown in FIG.
00 is completed. Note that a Ni-Au plating layer may be formed on the surface of the LGA pad 103 to prevent oxidation.

【0085】本実施形態においては、コア基板本体10
の凹部11内にコンデンサ20を内蔵させ充填樹脂32
で固定した後に、充填樹脂層32B,32Cの上面を研
磨し整面した。さらに、コアスルーホール導体33等を
形成した後にも、平坦化樹脂層37,38の上面を研磨
して整面した。このため、コンデンサ20を凹部11内
に内蔵させたことによって生じる段差を解消し、さらに
は、コアスルーホール導体33や上面接続パッド21等
の突出による段差も解消したので、配線層45,55等
の断線やショート、さらには、フリップチップパッド1
01やフリップチップバンプ102のコプラナリティも
向上させることができる。
In this embodiment, the core substrate body 10
The capacitor 20 is built in the recess 11 of the
Then, the upper surfaces of the filling resin layers 32B and 32C were polished and leveled. Further, even after the core through-hole conductor 33 and the like were formed, the upper surfaces of the flattening resin layers 37 and 38 were polished and leveled. For this reason, the step caused by incorporating the capacitor 20 in the recess 11 is eliminated, and the step caused by the protrusion of the core through-hole conductor 33 and the upper surface connection pad 21 is also eliminated. Disconnection or short circuit, and flip chip pad 1
01 and the flip chip bump 102 can also be improved in coplanarity.

【0086】また本実施形態では、上述のように樹脂絶
縁層41,42,43,51,52,53を、感光性樹
脂フィルムを用いたフォトリソグラフィ技術によって形
成し、また、配線層45,55を、いわゆるセミアディ
ティブ法によって形成した。しかし、樹脂絶縁層41等
を樹脂ペーストを塗布するなど他の手法で、また、配線
層45等も、サブトラクティブ法、フルアディティブ
法、その他の手法で形成しても良い。即ち、公知のいず
れの手法によって、樹脂絶縁層41等及び配線層45等
を形成しても良い。
In this embodiment, as described above, the resin insulating layers 41, 42, 43, 51, 52, 53 are formed by photolithography using a photosensitive resin film, and the wiring layers 45, 55 are formed. Was formed by the so-called semi-additive method. However, the resin insulating layer 41 and the like may be formed by another method such as applying a resin paste, and the wiring layer 45 and the like may be formed by a subtractive method, a full additive method, or another method. That is, the resin insulating layer 41 and the like, the wiring layer 45 and the like may be formed by any known method.

【0087】(実施形態2)次いで、第2の実施の形態
にかかる配線基板200ついて、図10を参照しつつ説
明する。前記実施形態1の配線基板100では、コンデ
ンサ20を内蔵するコア基板本体10の凹部11が、図
中上方に向かって開口していた。これに対して、本実施
形態の配線基板200では、コンデンサ220を内蔵す
るコア基板本体210の凹部211が、図中下方に向か
って開口している点で異なり、その他は同様であるの
で、異なる部分を中心に説明し、同様な部分については
説明を省略あるいは簡略化する。
(Embodiment 2) Next, a wiring substrate 200 according to a second embodiment will be described with reference to FIG. In the wiring board 100 of the first embodiment, the concave portion 11 of the core substrate main body 10 containing the capacitor 20 opens upward in the drawing. On the other hand, the wiring board 200 of the present embodiment is different in that the recess 211 of the core board main body 210 containing the capacitor 220 is open downward in the figure, and the other parts are the same. The description will focus on the parts, and description of similar parts will be omitted or simplified.

【0088】配線基板200は、その配線基板上面20
0Aに、破線で示すICチップ1との接続用のフリップ
チップパッド101及びフリップチップバンプ102が
多数形成されている。一方、配線基板下面200Bに
は、LGAパッド103が多数形成されている。さらに
この配線基板200は、コンデンサ220を内蔵するコ
ア基板本体210、これらの上下に積層された樹脂絶縁
層41,42,43,51,5,2,53及びこれらの
層間に及び樹脂絶縁層を貫通して形成された各配線層6
0,70,80,90を備える。
The wiring board 200 has an upper surface 20
At 0A, a large number of flip chip pads 101 and flip chip bumps 102 for connection to the IC chip 1 indicated by broken lines are formed. On the other hand, a large number of LGA pads 103 are formed on the lower surface 200B of the wiring board. Further, the wiring board 200 includes a core substrate body 210 having a capacitor 220 built therein, resin insulating layers 41, 42, 43, 51, 5, 2, 53 stacked above and below, and a resin insulating layer between these layers. Each wiring layer 6 formed through
0, 70, 80, 90.

【0089】このうち、コア基板本体210は、平面視
略正方形板状で、ガラス−エポキシ樹脂複合材料からな
り、その略中央にはコア基板本体下面210B側に開口
する有底の凹部211を備える。この凹部211の図中
上方に位置する底部211T、即ち、底面211Bとコ
ア基板本体上面10Aとの間には、この間を貫通する底
部スルーホール導体212が複数形成されている。ま
た、この凹部211内には、コンデンサ220が内蔵さ
れている。また、このコア基板本体210の周縁部に
は、コア基板本体上面210Aとコア基板本体下面21
0Bとの間を貫通するコアスルーホール導体233が多
数形成されている。
The core substrate body 210 has a substantially square plate shape in a plan view, is made of a glass-epoxy resin composite material, and has a bottomed concave portion 211 which is open to the lower surface 210B of the core substrate body at substantially the center thereof. . A plurality of bottom through-hole conductors 212 penetrating therethrough are formed between the bottom portion 211T located above the concave portion 211 in the drawing, that is, between the bottom surface 211B and the upper surface 10A of the core substrate main body. In addition, a capacitor 220 is built in the recess 211. Also, on the periphery of the core substrate main body 210, a core substrate main body upper surface 210A and a core substrate main body lower surface 21A are provided.
A large number of core through-hole conductors 233 penetrating through the gap between the core through-hole conductors 233 are formed.

【0090】コンデンサ220は、実施形態1で説明し
たコンデンサ20と同様の材質、構造を有する積層セラ
ミックコンデンサである(図2(a)(b)(c)参
照)。コンデンサ上面220A及びコンデンサ下面22
0Bには、それぞれ多数の上面接続パッド221及び下
面接続パッド222を備えており、これらのパッド22
1,222によって、コンデンサ上面220A及びコン
デンサ下面220B内で、図中上方あるいは下方に接続
可能になっている。このコンデンサ220の上面接続パ
ッド221とこれに対応する底部スルーホール導体21
2とが、それぞれAg−Snハンダからなるハンダ層2
23によって導通、接続されている。これにより、コア
基板本体210に内蔵されたコンデンサ220は、図中
上方には上面接続パッド221に接続する底部スルーホ
ール導体212で、図中下方には下面接続パッド222
で、それぞれ接続可能になっている。さらに、このコン
デンサ220は、エポキシ樹脂からなる充填樹脂232
によって凹部211内に固定されて、コア基板本体21
0と一体となっている。
The capacitor 220 is a multilayer ceramic capacitor having the same material and structure as the capacitor 20 described in the first embodiment (see FIGS. 2A, 2B, and 2C). Capacitor upper surface 220A and capacitor lower surface 22
0B is provided with a number of upper surface connection pads 221 and lower surface connection pads 222, respectively.
Reference numerals 1 and 222 allow connection inside the upper surface 220A and the lower surface 220B of the capacitor upward or downward in the figure. Upper surface connection pad 221 of capacitor 220 and corresponding bottom through-hole conductor 21
2 is a solder layer 2 made of Ag-Sn solder, respectively.
23 are electrically connected. As a result, the capacitor 220 built in the core substrate body 210 is a bottom through-hole conductor 212 connected to the upper surface connection pad 221 in the upper part of the figure, and a lower surface connection pad 222 in the lower part of the figure.
In each, connection is possible. Further, the capacitor 220 has a filling resin 232 made of epoxy resin.
The core substrate body 21 is fixed in the recess 211 by the
It is integrated with 0.

【0091】さらに、実施形態1と同様に、コア基板本
体上面210Aの上方には、エポキシ樹脂を主成分とす
る3層の上部樹脂絶縁層41,42,43を備える。一
方、コア基板本体下面210B及びコンデンサ下面22
0Bにも、同じく3層の下部樹脂絶縁層51,52,5
3を備える。さらに上部樹脂絶縁層41と42の層間及
び上部樹脂配線層42と43の層間には、それぞれ上部
樹脂絶縁層41,42をも貫通し、Cuメッキからなる
配線層45,46が形成されている。同様に、下部樹脂
絶縁層51と52の層間及び下部樹脂配線層52と53
の層間には、それぞれ下部樹脂絶縁層51,52をも貫
通し、Cuメッキからなる配線層55,56が形成され
ている。
Further, similarly to the first embodiment, three upper resin insulating layers 41, 42, and 43 mainly composed of epoxy resin are provided above the upper surface 210A of the core substrate main body. On the other hand, the core substrate main body lower surface 210B and the capacitor lower surface 22
0B also has three lower resin insulation layers 51, 52, 5
3 is provided. Further, wiring layers 45 and 46 made of Cu plating are formed between the upper resin insulating layers 41 and 42 and between the upper resin wiring layers 42 and 43, respectively, penetrating the upper resin insulating layers 41 and 42, respectively. . Similarly, between the lower resin insulating layers 51 and 52 and the lower resin wiring layers 52 and 53
The wiring layers 55 and 56 made of Cu plating are formed through the lower resin insulating layers 51 and 52 respectively.

【0092】このうち、フリップチップパッド101と
これに対応する底部スルーホール導体212とをそれぞ
れ結ぶ配線層45,46は、上部コンデンサ接続配線6
0を構成し、フリップチップパッド101とこれに対応
するコアスルーホール導体33とをそれぞれ結ぶ配線層
45,46は、上部コア接続配線80を構成する。一
方、コンデンサ20の下面接続パッド222とこれに対
応するLGAパッド103とをそれぞれ結ぶ配線層5
5,56は、下部コンデンサ接続配線70を構成し、コ
アスルーホール導体33とこれに対応するLGAパッド
103とをそれぞれ結ぶ配線層55,56は、下部コア
接続配線90を構成する。
Among these, the wiring layers 45 and 46 connecting the flip chip pad 101 and the corresponding bottom through-hole conductors 212 respectively constitute the upper capacitor connection wiring 6.
0, and the wiring layers 45 and 46 connecting the flip chip pad 101 and the corresponding core through-hole conductor 33 respectively form the upper core connection wiring 80. On the other hand, wiring layers 5 connecting lower surface connection pads 222 of capacitor 20 and corresponding LGA pads 103 respectively.
The wiring layers 55 and 56 connecting the core through-hole conductor 33 and the corresponding LGA pad 103 form the lower core connection wiring 90, respectively.

【0093】これにより、フリップチップバンプ102
に接続されたICチップ1は、コンデンサ220の一対
の電極群とそれぞれ接続することになる。さらに、LG
Aパッド103は、コンデンサ220の一対の電極群と
それぞれ接続している。このため、LGAパッド103
に接続したマザーボードなどから供給される電源電位及
び接地電位は、LGAパッド103から、下部コンデン
サ接続配線70、コンデンサ220、底部スルーホール
導体212、上部コンデンサ接続配線60、フリップチ
ップパッド101、フリップチップバンプ102を通じ
て、ICチップ1に供給することができるようになる。
さらに、コンデンサ220により電源電位や接地電位に
重畳されるノイズを除去することができる。
Thus, the flip chip bump 102
Are connected to a pair of electrode groups of the capacitor 220, respectively. Furthermore, LG
A pad 103 is connected to a pair of electrode groups of capacitor 220, respectively. Therefore, the LGA pad 103
The power supply potential and the ground potential supplied from the motherboard or the like connected to the LGA pad 103 are supplied from the LGA pad 103 to the lower capacitor connection wiring 70, the capacitor 220, the bottom through-hole conductor 212, the upper capacitor connection wiring 60, the flip chip pad 101, and the flip chip bump. Through 102, the IC chip 1 can be supplied.
Further, noise superimposed on the power supply potential or the ground potential can be removed by the capacitor 220.

【0094】しかも、コンデンサ220は、コア基板本
体210に内蔵されているので、ICチップ1のごく近
くに配置することができるため、上部コンデンサ接続配
線60の長さを短くできる。したがって、コンデンサ2
20によるノイズ除去能力をより高めることができる。
特に、本実施形態では、コンデンサ220を、ICチッ
プ1の直下に、したがって、フリップチップパッド10
1の直下に配置する構造としたので、上部コンデンサ接
続配線60の長さをごく短くすることができる。したが
って、ICチップ1とコンデンサ220との距離をごく
短くすることができるから、この間でノイズが重畳され
ることが少なく、特にノイズ除去に有効となる。
Further, since the capacitor 220 is built in the core substrate main body 210, it can be arranged very close to the IC chip 1, so that the length of the upper capacitor connection wiring 60 can be shortened. Therefore, the capacitor 2
20 can further enhance the noise removal capability.
In particular, in the present embodiment, the capacitor 220 is placed directly under the IC chip 1 and, therefore, the flip chip pad 10.
Since the structure is arranged directly below the first capacitor connection wiring 60, the length of the upper capacitor connection wiring 60 can be extremely reduced. Therefore, the distance between the IC chip 1 and the capacitor 220 can be made very short, so that noise is less likely to be superimposed therebetween, and this is particularly effective for noise removal.

【0095】また、上部コンデンサ接続配線60は並列
に多数形成されている。また同様に、下部コンデンサ接
続配線70も多数形成されている。このため、全体とし
て、上部コンデンサ接続配線60や下部コンデンサ接続
配線70及び底部スルーホール導体12の持つ抵抗やイ
ンダクタンスも小さくなり、この点からもノイズ除去に
有利となる。
Further, a number of upper capacitor connection wirings 60 are formed in parallel. Similarly, a large number of lower capacitor connection wirings 70 are also formed. For this reason, the resistance and inductance of the upper capacitor connection wiring 60, the lower capacitor connection wiring 70, and the bottom through-hole conductor 12 are reduced as a whole, which is also advantageous for noise removal.

【0096】一方、信号線などコンデンサ220に接続
しないで、ICチップ1とマザーボード等とを結ぶ配線
は、フリップチップパッド101から上部コア接続配線
80を通じて、コアスルーホール導体33に接続し、コ
ア基板本体210を貫通して、下部コア接続配線90か
らLGAパッド103に接続する。この構造は、スルー
ホール導体を形成したコア基板を用いた通常のビルドア
ップ配線基板と同様である。このように、本実施形態の
配線基板200でも、ICチップ1のごく近くにコンデ
ンサ220を内蔵して、有効にノイズを除去すると共
に、信号線等については、従来と同様の構造にすること
ができる。
On the other hand, the wiring connecting the IC chip 1 and the motherboard without connecting to the capacitor 220 such as the signal line is connected to the core through-hole conductor 33 from the flip chip pad 101 through the upper core connection wiring 80, Through the main body 210, the lower core connection wiring 90 is connected to the LGA pad 103. This structure is the same as a normal build-up wiring board using a core board on which a through-hole conductor is formed. As described above, also in the wiring board 200 of the present embodiment, the capacitor 220 is built in very close to the IC chip 1 to effectively remove noise, and the signal lines and the like have the same structure as the conventional one. it can.

【0097】さらに、本実施形態の配線基板200で
は、凹部211が下方に開口し、その底部211Tが図
中上方に位置しているため、樹脂絶縁層41,42,4
3及び配線層45,46、さらには、フリップチップパ
ッド101やフリップチップバンプ102は、凹部21
1の影響を受けることなく形成することができる。した
がって、凹部211やコンデンサ220によって段差が
生じることに起因して、フリップチップパッド101等
のコプラナリティの低下が生じることが無いから、IC
チップ1との安定した接続性を得ることができる。な
お、この配線基板200は、実施形態1のコンデンサ2
0や配線基板本体10と同様のコンデンサ220やコア
基板本体210を製作し、コア基板本体210にコンデ
ンサ220を内蔵させ、上下反転させた上で実施形態1
と同様に樹脂絶縁層41等や配線層45等を形成すれば
製作できるので、その詳細な説明を省略する。
Further, in the wiring board 200 of the present embodiment, since the concave portion 211 is opened downward and the bottom portion 211T is located upward in the drawing, the resin insulating layers 41, 42, 4
3 and the wiring layers 45 and 46, and furthermore, the flip chip pads 101 and the flip chip bumps 102
1 can be formed without being affected. Therefore, the coplanarity of the flip chip pad 101 and the like does not decrease due to the occurrence of a step due to the concave portion 211 and the capacitor 220.
Stable connectivity with the chip 1 can be obtained. The wiring board 200 is the same as the capacitor 2 of the first embodiment.
First, a capacitor 220 and a core substrate main body 210 similar to those of the first and second embodiments are manufactured. The capacitor 220 is built in the core substrate main body 210, and is turned upside down.
Since it can be manufactured by forming the resin insulating layer 41 and the like and the wiring layer 45 and the like in the same manner as described above, detailed description thereof is omitted.

【0098】以上において、本発明を実施形態に即して
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記実施形態
では、コア基板本体10、さらにいえば、底部コア基板
本体131及び壁部コア基板本体16の材質として、ガ
ラス−エポキシ樹脂複合材料を用いたが、コア基板本体
としては、耐熱性、機械的強度、可撓性、加工の容易さ
等を考慮して選択すればよい。したがって、例えば、ガ
ラス織布、ガラス不織布などのガラス繊維とエポキシ樹
脂、ポリイミド樹脂、BT樹脂等の樹脂とのガラス繊維
−樹脂複合材料や、ポリアミド繊維などの有機繊維と樹
脂との複合材料、連続気孔を有するPTFEなど3次元
網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂を含浸
させた樹脂−樹脂複合材料などを用いることができる。
In the above, the present invention has been described with reference to the embodiment. However, the present invention is not limited to the above embodiment, and it is needless to say that the present invention can be appropriately modified and applied without departing from the gist thereof. Nor. For example, in the above-described embodiment, a glass-epoxy resin composite material is used as the material of the core substrate main body 10, more specifically, the bottom core substrate main body 131 and the wall core substrate main body 16. The selection may be made in consideration of the properties, mechanical strength, flexibility, ease of processing, and the like. Therefore, for example, a glass fiber-resin composite material of a glass fiber such as a glass woven fabric or a glass nonwoven fabric and a resin such as an epoxy resin, a polyimide resin, or a BT resin, or a composite material of an organic fiber and a resin such as a polyamide fiber, A resin-resin composite material in which a resin such as an epoxy resin is impregnated with a fluorine-based resin having a three-dimensional network structure such as PTFE having pores can be used.

【0099】また、樹脂絶縁層41等として、エポキシ
樹脂を主成分とするものを用いたが、耐熱性、パターン
成形性等を考慮して適宜選択すれば良く、例えば、ポリ
イミド樹脂、BT樹脂、PPE樹脂、連続気孔を有する
PTFEなど3次元網目構造のフッ素系樹脂にエポキシ
樹脂等の樹脂を含浸させた樹脂−樹脂複合材料等が挙げ
られる。同様に、配線層45等を、無電解Cuメッキ及
び電解Cuメッキによって形成したが、その他の材質、
例えば、Ni、Ni−Au等によって形成しても良く、
さらには、メッキによらず、導電性樹脂を塗布する等の
手法によって配線層45等を形成しても良い。
The resin insulating layer 41 and the like are mainly composed of epoxy resin, but may be appropriately selected in consideration of heat resistance, pattern moldability and the like. For example, polyimide resin, BT resin, A resin-resin composite material obtained by impregnating a resin such as an epoxy resin into a fluorine-based resin having a three-dimensional network structure such as a PPE resin or PTFE having continuous pores may be used. Similarly, the wiring layer 45 and the like are formed by electroless Cu plating and electrolytic Cu plating.
For example, it may be formed of Ni, Ni-Au, or the like,
Further, the wiring layer 45 and the like may be formed by a method such as applying a conductive resin instead of plating.

【0100】上記実施形態では、ICチップ1との接続
のために、配線基板上面100A,200Aにフリップ
チップパッド101及びフリップチップバンプ102を
多数設けた。しかし、IC接続端子としては、接続する
ICチップに形成され端子に応じて、適切な形態のもの
を選択すれば良く、フリップチップバンプを形成したも
のの他、フリップチップパッドのみのもの、あるいは、
ワイヤボンディングパッドやTAB接続用のパッドを形
成したものなどが挙げられる。
In the above embodiment, a large number of flip chip pads 101 and flip chip bumps 102 are provided on the upper surfaces 100A and 200A of the wiring board for connection with the IC chip 1. However, as the IC connection terminal, an appropriate form may be selected according to the terminal formed on the IC chip to be connected. In addition to the one formed with flip chip bumps, the one formed only with flip chip pads, or
Examples include a wire bonding pad and a pad formed with a TAB connection pad.

【0101】上記実施形態では、コア基板本体の略中央
に凹部を1つ設けたものを示したが、略中央に形成する
必要はなく、また、必要に応じて凹部を複数設けてコン
デンサを内蔵するようにしても良い。また逆に、複数の
電源電位に対応するなどのため、1つの凹部内に、複数
のコンデンサを内蔵するようにしても良い。また、コン
デンサ20として、コンデンサ上面20Aやコンデンサ
下面20Bに略平行に誘電体層24及び電極層25を積
層した積層セラミックコンデンサを示した。しかし、内
蔵させるコンデンサは、コンデンサ上面20Aやコンデ
ンサ下面20Bに上面接続パッド21や下面接続パッド
22が形成されたもので有ればよく、例えば、誘電体層
や電極層がコンデンサ上面と略直交する方向に積層され
ているなど、コンデンサの積層方向や内部構造は適宜変
更することができる。また、上記実施形態1では、コン
デンサ内に形成したビア導体26,27,28は、いず
れも他のビア導体と上下方向に重なった位置に形成され
たものを示したが(図2(c)参照)、他のビア導体が
上方あるいは下方にある位置に限定する必要はなく、各
ビア導体26等の配置あるいはその数は、適宜選択する
ことができる。
In the above embodiment, one concave portion is provided substantially at the center of the core substrate main body. However, it is not necessary to form the concave portion substantially at the center. You may do it. Conversely, a plurality of capacitors may be built in one recess in order to cope with a plurality of power supply potentials. Further, as the capacitor 20, a multilayer ceramic capacitor in which the dielectric layer 24 and the electrode layer 25 are stacked substantially parallel to the capacitor upper surface 20A and the capacitor lower surface 20B is shown. However, the built-in capacitor only needs to have the upper surface connection pad 21 and the lower surface connection pad 22 formed on the capacitor upper surface 20A and the capacitor lower surface 20B. For example, the dielectric layer and the electrode layer are substantially orthogonal to the capacitor upper surface. The lamination direction and the internal structure of the capacitor, such as lamination in the direction, can be appropriately changed. In the first embodiment, the via conductors 26, 27, and 28 formed in the capacitor are all formed at positions vertically overlapping other via conductors (FIG. 2C). It is not necessary to limit the position to other via conductors above or below, and the arrangement of the via conductors 26 and the like or the number thereof can be appropriately selected.

【0102】さらに、上記実施形態では、誘電体層24
にBaTiO3を主成分とする高誘電体セラミックを用
いたが、誘電体層の材質はこれに限定されず、例えば、
PbTiO3,PbZrO3,TiO2,SrTiO3,C
aTiO3,MgTiO3,KNbO3,NaTiO3,K
TaO3,RbTaO3,(Na1/2Bi1/2)TiO3
Pb(Mg1/21/2)O3,(K1/2Bi1/2)TiO3
どが挙げられ、要求されるコンデンサの静電容量その他
に応じて適宜選択すればよい。また、電極層25やビア
導体26等には、Pdを用いたが、誘電体層の材質等と
の適合性を考慮して選択すれば良く、例えば、Pt,A
g,Ag−Pt,Ag−Pd,Cu,Au,Ni等が挙
げられる。さらに、高誘電体セラミックを主成分とする
誘電体層やAg−Pd等からなる電極層と、樹脂層やC
uメッキ,Niメッキ等からなるビア導体や配線層とを
複合させてコンデンサとしたものを用いることもでき
る。
Further, in the above embodiment, the dielectric layer 24
Used a high dielectric ceramic containing BaTiO 3 as a main component, but the material of the dielectric layer is not limited to this.
PbTiO 3 , PbZrO 3 , TiO 2 , SrTiO 3 , C
aTiO 3, MgTiO 3, KNbO 3 , NaTiO 3, K
TaO 3 , RbTaO 3 , (Na 1/2 Bi 1/2 ) TiO 3 ,
Pb (Mg 1/2 W 1/2 ) O 3 , (K 1/2 Bi 1/2 ) TiO 3, etc., may be selected as appropriate according to the required capacitance of the capacitor and the like. Although Pd is used for the electrode layer 25 and the via conductor 26, the material may be selected in consideration of the compatibility with the material of the dielectric layer and the like.
g, Ag-Pt, Ag-Pd, Cu, Au, Ni and the like. Further, a dielectric layer mainly composed of a high dielectric ceramic, an electrode layer made of Ag-Pd or the like, a resin layer
A capacitor obtained by combining a via conductor or a wiring layer made of u plating, Ni plating or the like can also be used.

【0103】上記実施形態では、下面接続パッド22ま
たは上面接続パッド221と底部スルーホール導体1
2,212とをAg−Snハンダで接続したが、ハンダ
付けの容易さやハンダ付け温度等を考慮し、適宜ハンダ
の材質を選択すれば良い。例えば、Pb−Sn系高温ハ
ンダや、Au−Si,Sn−Ag,Sn−Cu,Sn−
Bi,Sn−Zn,Sn−Au,Sn−Ag−Bi,S
n−Zn−Bi,Sn−Ag−Cuなど各種のハンダが
挙げられる。また、さらに、例えば、下面接続パッド2
2と底部スルーホール導体12とに挟まれた部分のみ上
下方向に導通する異方性導電性樹脂シートを用い、これ
をコンデンサ20(下面接続パッド22)と底部スルー
ホール導体12との間に介在させて、両者を接続しても
良い。また、上記実施形態では、凹部11内にコンデン
サ20を内蔵した後、凹部11内に充填樹脂32(32
A)を充填したほか、コンデンサ上面20A上及びコア
基板本体上面10A上にも、充填樹脂層32B,32C
を形成した(図6参照)。しかし、少なくとも充填樹脂
32(32A)でコンデンサ20を凹部11内に固定で
きれば良い。したがって、凹部11内にのみ充填樹脂3
2を注入しても良い。
In the above embodiment, the lower surface connection pad 22 or the upper surface connection pad 221 and the bottom through-hole conductor 1
2,212 were connected by Ag-Sn solder, but the solder material may be appropriately selected in consideration of ease of soldering, soldering temperature, and the like. For example, Pb-Sn based high temperature solder, Au-Si, Sn-Ag, Sn-Cu, Sn-
Bi, Sn-Zn, Sn-Au, Sn-Ag-Bi, S
Various solders such as n-Zn-Bi and Sn-Ag-Cu can be used. Furthermore, for example, the lower surface connection pad 2
An anisotropic conductive resin sheet that conducts only in the vertical direction only at the portion sandwiched between the second through hole 2 and the bottom through hole conductor 12 is interposed between the capacitor 20 (lower surface connection pad 22) and the bottom through hole conductor 12. Then, both may be connected. In the above embodiment, after the capacitor 20 is built in the recess 11, the filling resin 32 (32
A), and also on the upper surface 20A of the capacitor and the upper surface 10A of the core substrate main body, the filled resin layers 32B, 32C
Was formed (see FIG. 6). However, it is only necessary that the capacitor 20 can be fixed in the recess 11 with at least the filling resin 32 (32A). Therefore, the filling resin 3 only in the recess 11
2 may be injected.

【0104】あるいは、充填樹脂32(32A)の他に
充填樹脂層32Bのみ形成するようにすることもでき
る。即ち、凹部11やコンデンサ20の寸法を調整して
おき、コンデンサ20を凹部11内で接続させた状態
で、コンデンサ上面20Aがコア基板本体上面10Aよ
りも低位となり、かつ、上面接続パッド21がコア基板
本体上面10Aよりも上位となるようにする。次いで、
凹部11内に充填樹脂32を注入するほか、コンデンサ
上面20Aにも充填樹脂層32Bを形成する。その後、
この充填樹脂層の上面に上面接続パッド21が露出し、
この上面がコア基板本体上面10Aと面一になるように
整面しても良い。このようにしても、凹部11やコンデ
ンサ20を内蔵したために生じる段差が解消でき、さら
に上層に上部樹脂絶縁層41等や配線層45等を形成す
る際に、配線層45等の断線やショートを防止し、ある
いはフリップチップパッド101等のコプラナリティ低
下を防止できる。
Alternatively, only the filling resin layer 32B may be formed in addition to the filling resin 32 (32A). That is, in a state where the dimensions of the concave portion 11 and the capacitor 20 are adjusted, and the capacitor 20 is connected in the concave portion 11, the upper surface 20A of the capacitor is lower than the upper surface 10A of the core substrate main body, and the upper surface connection pad 21 is It should be higher than the upper surface 10A of the substrate main body. Then
In addition to injecting the filling resin 32 into the recess 11, a filling resin layer 32B is also formed on the upper surface 20A of the capacitor. afterwards,
The upper surface connection pad 21 is exposed on the upper surface of the filling resin layer,
The upper surface may be adjusted so as to be flush with the upper surface 10A of the core substrate main body. Even in this case, the step caused by the incorporation of the concave portion 11 and the capacitor 20 can be eliminated, and furthermore, when the upper resin insulating layer 41 or the like or the wiring layer 45 or the like is formed as an upper layer, disconnection or short circuit of the wiring layer 45 or the like can be prevented. Or a decrease in coplanarity of the flip chip pad 101 or the like can be prevented.

【0105】また、上記実施形態では、コンデンサ20
を内蔵させた後に、コア基板本体10にコアスルーホー
ル導体33を形成したが、予めコア基板本体上面10A
とコア基板本体下面10Bとの間を貫通するコアスルー
ホール導体を形成しておき、その後コンデンサ20を凹
部11内に内蔵させることもできる。即ち、底部コア基
板本体13と壁部コア基板本体16とを接着した後(図
4、図5参照)、コア基板本体上面10Aとコア基板本
体下面10Bとの間を貫通する貫通孔を形成し、公知の
手法によりコアスルーホール導体を形成する。なおその
際、底部スルーホール導体12及び接続配線15は、保
護フィルムによってメッキやエッチングがされないよう
に保護しておく。その後、上記と同様にして、凹部11
内にコンデンサ20を内蔵させる。このようにすると、
コンデンサ20を内蔵した後、コアスルーホール孔30
Hの形成の際に発生する振動や衝撃等で、コンデンサ2
0や充填樹脂32にクラック等の不具合を生じさせる危
険を回避することができる。
In the above embodiment, the capacitor 20
After the core through-hole conductor 33 was formed in the core substrate body 10, the core substrate body upper surface 10A
It is also possible to form a core through-hole conductor penetrating between the core substrate main body lower surface 10 </ b> B and the capacitor 20 in the recess 11. That is, after bonding the bottom core substrate main body 13 and the wall core substrate main body 16 (see FIGS. 4 and 5), a through hole penetrating between the core substrate main body upper surface 10A and the core substrate main body lower surface 10B is formed. The core through-hole conductor is formed by a known method. At this time, the bottom through-hole conductor 12 and the connection wiring 15 are protected by a protective film so as not to be plated or etched. Thereafter, in the same manner as described above, the recess 11
A capacitor 20 is built therein. This way,
After the capacitor 20 is installed, the core through hole 30
Capacitor 2 is not affected by vibrations and shocks generated when H is formed.
It is possible to avoid the danger of causing defects such as cracks in the filling resin 32 or the filling resin 32.

【0106】さらに、上記実施形態においては、コアス
ルーホール導体33や接続導体34,35を形成した後
に、平坦化樹脂36,37,38を形成して、コア基板
30の上下を平坦にした。しかし、上記平坦化樹脂を用
いないで、即ち、図7に示す状態から、コアスルーホー
ル導体33内を樹脂で埋めた上で、樹脂絶縁層41,5
1を形成するようにしても良い。このようにすれば、配
線基板をより安価に形成することができる。
Further, in the above embodiment, after the core through-hole conductor 33 and the connection conductors 34 and 35 are formed, flattening resins 36, 37 and 38 are formed to flatten the upper and lower portions of the core substrate 30. However, without using the flattening resin, that is, after filling the inside of the core through-hole conductor 33 with resin from the state shown in FIG.
1 may be formed. With this configuration, the wiring board can be formed at lower cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態1にかかり、コア基板本体に形成され
た図中上方に開口する凹部内にコンデンサを内蔵する配
線基板の断面図である。
FIG. 1 is a cross-sectional view of a wiring board according to a first embodiment, in which a capacitor is built in a recess formed in a core substrate main body and opening upward in the drawing.

【図2】実施形態1にかかる配線基板に内蔵させるコン
デンサの(a)は平面図、(b)は斜視図、(c)はコ
ンデンサの内部構造説明するための断面説明図、(d)
はコンデンサとLGAパッド及びフリップチップパッド
との関係を示す回路図である。
FIG. 2A is a plan view, FIG. 2B is a perspective view, and FIG. 2C is a cross-sectional explanatory view for explaining the internal structure of the capacitor incorporated in the wiring board according to the first embodiment;
FIG. 4 is a circuit diagram showing a relationship between a capacitor, an LGA pad, and a flip chip pad.

【図3】図2のコンデンサの製造方法を説明する説明図
である。
FIG. 3 is an explanatory view illustrating a method for manufacturing the capacitor of FIG. 2;

【図4】実施形態1にかかる配線基板において、コンデ
ンサ内蔵するための凹部を有するコア基板本体の部分拡
大断面図である。
FIG. 4 is a partially enlarged cross-sectional view of a core substrate main body having a concave portion for incorporating a capacitor in the wiring substrate according to the first exemplary embodiment.

【図5】図4のコア基板本体の製造方法を説明する説明
図である。
FIG. 5 is an explanatory view illustrating a method of manufacturing the core substrate body of FIG. 4;

【図6】図2のコンデンサを図4のコア基板本体に接続
内蔵させるコンデンサ内蔵コア基板の製造方法の説明図
である。
6 is an explanatory diagram of a method of manufacturing a core board with a built-in capacitor in which the capacitor of FIG. 2 is connected to and built into the core board body of FIG. 4;

【図7】コンデンサ内蔵コア基板の部分拡大断面図であ
る。
FIG. 7 is a partially enlarged cross-sectional view of a core substrate with a built-in capacitor.

【図8】図7のコンデンサ内蔵コア基板の上下面をさら
に平坦化する工程を説明する説明図である。
FIG. 8 is an explanatory view illustrating a step of further flattening the upper and lower surfaces of the core substrate with a built-in capacitor of FIG. 7;

【図9】図8の平坦化されたコンデンサ内蔵コア基板の
上下に樹脂絶縁層および各配線層を形成する工程を示す
説明図である。
FIG. 9 is an explanatory view showing a step of forming a resin insulating layer and each wiring layer on and under the planarized core substrate with built-in capacitor of FIG. 8;

【図10】実施形態2にかかり、コア基板本体に形成さ
れた図中下方に開口する凹部内にコンデンサを内蔵する
配線基板の断面図である。
FIG. 10 is a cross-sectional view of a wiring board according to the second embodiment in which a capacitor is built in a recess formed in the core substrate main body and opening downward in the figure.

【図11】コンデンサを上面や下面に搭載した従来の配
線基板におけるコンデンサ接続配線の様子を説明する説
明図である。
FIG. 11 is an explanatory diagram illustrating a state of a capacitor connection wiring in a conventional wiring board having a capacitor mounted on an upper surface or a lower surface.

【符号の説明】[Explanation of symbols]

100,200 (コンデンサ内
蔵)配線基板 100A,200A 配線基板上面 100B,200B 配線基板下面 101 フリップチップ
パッド 102 フリップチップ
バンプ 103 LGAパッド
(接続端子) 10,210 コア基板本体 10A,210A コア基板本体上
面 10B,210B コア基板本体下
面 11,211 コンデンサ内蔵
用凹部 11B,211B コンデンサ内蔵
用凹部の底面 11T,211T コンデンサ内蔵
用凹部の底部 12,212 底部スルーホー
ル導体 20,220 コンデンサ 20A,220A コンデンサ上面 20B,220B コンデンサ下面 21,221 上面接続パッド 22,222 下面接続パッド 23 ハンダ 24 誘電体層 25 電極層 25E,25F (一対の)電極
群 30 コア基板 32,232 充填樹脂 32B,32C 充填樹脂層 33,233 コアスルーホー
ル導体 41,42,43,51,52,53 樹脂絶縁層 45,46,55,56 配線層 60 上部コンデンサ
接続配線 70 下部コンデンサ
接続配線 80 上部コア接続配
線 90 下部コア接続配
100, 200 (with built-in capacitor) Wiring substrate 100A, 200A Wiring substrate upper surface 100B, 200B Wiring substrate lower surface 101 Flip chip pad 102 Flip chip bump 103 LGA pad (connection terminal) 10, 210 Core substrate main body 10A, 210A Core substrate main body upper surface 10B , 210B Lower surface of core substrate body 11, 211 Concavity for capacitor built-in 11B, 211B Bottom of concave for capacitor built-in 11T, 211T Bottom of recess for capacitor built-in 12, 212 Bottom through-hole conductor 20, 220 Capacitor 20A, 220A Capacitor upper surface 20B, 220B Lower surface of capacitor 21, 221 Upper surface connection pad 22, 222 Lower surface connection pad 23 Solder 24 Dielectric layer 25 Electrode layer 25 E, 25 F (One pair) electrode group 30 Core substrate 32, 23 2 Filled resin 32B, 32C Filled resin layer 33, 233 Core through hole conductor 41, 42, 43, 51, 52, 53 Resin insulating layer 45, 46, 55, 56 Wiring layer 60 Upper capacitor connecting wiring 70 Lower capacitor connecting wiring 80 Upper core connection wiring 90 Lower core connection wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 N // H01L 23/58 H01L 23/12 L 23/56 Z (72)発明者 神戸 六郎 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Fターム(参考) 4E351 BB03 BB26 BB35 BB49 GG07 5E336 AA04 AA08 BB03 BC26 CC31 CC53 EE01 GG11 5E346 AA13 AA15 AA41 AA52 EE24 EE41 HH06 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/46 H05K 3/46 N // H01L 23/58 H01L 23/12 L 23/56 Z (72) Inventor Rokuro Kobe 14-18, Takatsuji-cho, Mizuho-ku, Nagoya-shi, Aichi F-term (reference) 4E351 BB03 BB26 BB35 BB49 GG07 5E336 AA04 AA08 BB03 BC26 CC31 CC53 EE01 GG11 5E346 AA13 AA15 AA41 EE41 HH06

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 配線基板上面と配線基板下面とを有し、
上記配線基板上面にICチップと接続するための複数の
IC接続端子を、上記配線基板下面に複数の接続端子を
備え、コンデンサを内蔵する配線基板であって、 コア基板本体上面、 コア基板本体下面、 上記コア基板本体上面側に開口する有底のコンデンサ内
蔵用凹部、 上記凹部の底部を底面から上記コア基板本体下面まで貫
通してコア基板本体下面に延出する複数の底部スルーホ
ール導体、 及び、上記コア基板本体上面とコア基板本体下面との間
を貫通して形成された複数のコアスルーホール導体、 を備えるコア基板本体と、 コンデンサ上面、 コンデンサ下面、 互いに絶縁された一対の電極または電極群、 上記コンデンサ上面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の上面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の上面接続パッドの
うちの少なくとも1つと導通する複数の上面接続パッ
ド、 及び、上記コンデンサ下面に形成され、上記一対の電極
または電極群のうちのいずれかの電極または電極群とそ
れぞれ導通する複数の下面接続パッドであって、上記一
対の電極または電極群のいずれも上記複数の下面接続パ
ッドのうちの少なくとも1つと導通する複数の下面接続
パッド、 を備え、 上記コア基板本体のコンデンサ内蔵用凹部内に内蔵、固
定され、上記複数の下面接続パッドが対応する上記複数
の底部スルーホール導体にそれぞれ導通された上記コン
デンサと、 上記コア基板本体上面及び上記コンデンサ上面の上方に
積層された1または複数の上部樹脂絶縁層と、 上記コア基板本体下面の下方に積層された1または複数
の下部樹脂絶縁層と、 上記上部樹脂絶縁層を貫通あるいはその層間を通って、
上記配線基板上面の複数のIC接続端子とこれに対応す
る上記コンデンサの複数の上面接続パッドとをそれぞれ
接続する複数の上部コンデンサ接続配線と、 上記下部樹脂絶縁層を貫通あるいはその層間を通って、
上記コア基板本体下面に延出した底部スルーホール導体
とこれに対応する上記配線基板下面の複数の接続端子と
をそれぞれ接続する複数の下部コンデンサ接続配線と、 上記上部樹脂絶縁層を貫通あるいはその層間を通って、
上記配線基板上面の複数のIC接続端子とこれに対応す
る上記コア基板本体上面の複数のコアスルーホール導体
とをそれぞれ接続する複数の上部コア接続配線と、 上記下部樹脂絶縁層を貫通あるいはその層間を通って、
上記コア基板本体下面のコアスルーホール導体とこれに
対応する上記配線基板下面の複数の接続端子とをそれぞ
れ接続する複数の下部コア接続配線と、を備えることを
特徴とする配線基板。
A wiring board having an upper surface and a lower surface;
A wiring board having a plurality of IC connection terminals for connecting to an IC chip on an upper surface of the wiring board and a plurality of connection terminals on a lower surface of the wiring board, and a capacitor built-in, wherein a core substrate main body upper surface and a core substrate main body lower surface A bottomed concave portion for capacitor built-in opening on the upper surface side of the core substrate main body; a plurality of bottom through-hole conductors extending through the bottom of the concave portion from the bottom surface to the lower surface of the core substrate main body and extending to the lower surface of the core substrate main body; A plurality of core through-hole conductors formed so as to penetrate between the upper surface of the core substrate body and the lower surface of the core substrate body; a capacitor upper surface, a capacitor lower surface, and a pair of electrodes or electrodes insulated from each other. A plurality of upper electrodes formed on the upper surface of the capacitor and electrically connected to any one of the pair of electrodes or the electrode group. A plurality of upper surface connection pads, each of which is electrically connected to at least one of the plurality of upper surface connection pads; and a pair of electrodes formed on the lower surface of the capacitor. Or, a plurality of lower surface connection pads each electrically connected to any one of the electrodes or the electrode group, and each of the pair of electrodes or the electrode group is electrically connected to at least one of the plurality of lower surface connection pads. A plurality of lower surface connection pads, wherein the capacitors are built in and fixed in the capacitor built-in recesses of the core substrate body, and the plurality of lower surface connection pads are respectively electrically connected to the plurality of bottom through-hole conductors corresponding thereto; One or more upper resin insulation layers laminated above the upper surface of the core substrate body and the upper surface of the capacitor; Through one or a plurality of lower resin insulating layer laminated on the lower plate body lower surface, through or the interlayer of the upper resin insulating layer,
A plurality of upper capacitor connection wirings respectively connecting a plurality of IC connection terminals on the upper surface of the wiring board and a plurality of upper surface connection pads of the capacitor corresponding thereto, and penetrating through the lower resin insulating layer or passing through the interlayer,
A plurality of lower capacitor connection wirings respectively connecting the bottom through-hole conductor extending to the lower surface of the core substrate main body and a plurality of connection terminals on the lower surface of the wiring substrate corresponding thereto; Through
A plurality of upper core connection wirings respectively connecting a plurality of IC connection terminals on the upper surface of the wiring board and a plurality of core through-hole conductors on the upper surface of the core substrate body corresponding thereto; Through
A wiring board, comprising: a plurality of lower core connection wirings for respectively connecting a core through-hole conductor on the lower surface of the core substrate body and a corresponding plurality of connection terminals on the lower surface of the wiring substrate.
【請求項2】 配線基板上面と配線基板下面とを有し、
上記配線基板上面にICチップを接続するための複数の
IC接続端子を、上記配線基板下面に複数の接続端子を
備え、コンデンサを内蔵する配線基板であって、 コア基板本体上面、 コア基板本体下面、 上記コア基板本体下面側に開口する有底のコンデンサ内
蔵用凹部、 上記凹部の底部を底面から上記コア基板本体上面まで貫
通してコア基板本体上面に延出する複数の底部スルーホ
ール導体、 及び、上記コア基板本体上面とコア基板本体下面との間
を貫通して形成されたコアスルーホール導体、 を備えるコア基板本体と、 コンデンサ上面、 コンデンサ下面、 互いに絶縁された一対の電極または電極群、 上記コンデンサ上面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の上面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の上面接続パッドの
うちの少なくとも1つと導通する複数の上面接続パッ
ド、 及び、上記コンデンサ下面に形成され、上記一対の電極
または電極群のうちのいずれかの電極または電極群とそ
れぞれ導通する複数の下面接続パッドであって、上記一
対の電極または電極群のいずれも上記複数の下面接続パ
ッドのうちの少なくとも1つと導通する複数の下面接続
パッド、 を備え、 上記コア基板本体のコンデンサ内蔵用凹部内に内蔵、固
定され、上記複数の上面接続パッドが対応する上記複数
の底部スルーホール導体にそれぞれ導通された上記コン
デンサと、 上記コア基板本体上面の上方に積層された1または複数
の上部樹脂絶縁層と、 上記コア基板本体下面及び上記コンデンサ下面の下方に
積層された1または複数の下部樹脂絶縁層と、 上記上部樹脂絶縁層を貫通あるいはその層間を通って、
上記配線基板上面の複数のIC接続端子とこれに対応し
上記コア基板本体上面に延出した複数の底部スルーホー
ル導体とをそれぞれ接続する複数の上部コンデンサ接続
配線と、 上記下部樹脂絶縁層を貫通あるいはその層間を通って、
上記コンデンサの下面接続パッドとこれに対応する上記
配線基板下面の複数の接続端子とをそれぞれ接続する複
数の下部コンデンサ接続配線と、 上記上部樹脂絶縁層を貫通あるいはその層間を通って、
上記配線基板上面の複数のIC接続端子とこれに対応す
る上記コア基板本体上面の複数のコアスルーホール導体
とをそれぞれ接続する複数の上部コア接続配線と、 上記下部樹脂絶縁層を貫通あるいはその層間を通って、
上記コア基板本体下面のコアスルーホール導体と対応す
る上記配線基板下面の複数の接続端子とをそれぞれ接続
する複数の下部コア接続配線と、 を備えることを特徴とする配線基板。
2. A wiring board having an upper surface and a lower surface of the wiring substrate,
A wiring board including a plurality of IC connection terminals for connecting an IC chip on an upper surface of the wiring board and a plurality of connection terminals on a lower surface of the wiring board, and a capacitor built-in, wherein a core substrate body upper surface and a core substrate body lower surface A bottomed concave portion for capacitor built-in opening on the lower surface side of the core substrate main body; a plurality of bottom through-hole conductors extending from the bottom surface of the concave portion to the upper surface of the core substrate main body and extending to the upper surface of the core substrate main body; A core through-hole conductor formed through the core substrate body upper surface and the core substrate body lower surface, a capacitor upper surface, a capacitor lower surface, a pair of electrodes or electrode groups insulated from each other, A plurality of upper surface connections formed on the upper surface of the capacitor and electrically connected to any one of the pair of electrodes or electrode groups. A plurality of upper surface connection pads, each of which is electrically connected to at least one of the plurality of upper surface connection pads; and a pair of electrodes or electrodes formed on the lower surface of the capacitor. A plurality of lower surface connection pads each electrically connected to any one of the group of electrodes or electrode groups, and a plurality of lower surface connection pads each of which is electrically connected to at least one of the plurality of lower surface connection pads. A lower surface connection pad, wherein the capacitor is embedded and fixed in the capacitor built-in recess of the core substrate body, and the plurality of upper surface connection pads are respectively electrically connected to the plurality of bottom through-hole conductors corresponding thereto, and the core One or more upper resin insulating layers laminated above the upper surface of the substrate main body, the lower surface of the core substrate main body and the condenser And one or more lower resin insulating layer laminated on the lower surface of the lower, through the through or between the layers of the upper resin insulating layer,
A plurality of upper capacitor connection wirings for connecting a plurality of IC connection terminals on the upper surface of the wiring board and a plurality of bottom through-hole conductors corresponding to the plurality of IC connection terminals and extending on the upper surface of the core substrate body; Or through the layers,
A plurality of lower capacitor connection wirings respectively connecting the lower surface connection pads of the capacitor and a plurality of connection terminals on the lower surface of the wiring board corresponding thereto, and penetrating through the upper resin insulating layer or passing through the interlayer,
A plurality of upper core connection wirings respectively connecting a plurality of IC connection terminals on the upper surface of the wiring board and a plurality of core through-hole conductors on the upper surface of the core substrate body corresponding thereto; Through
And a plurality of lower core connection wirings respectively connecting the core through hole conductors on the lower surface of the core substrate body and the corresponding connection terminals on the lower surface of the wiring substrate.
【請求項3】 コア基板本体上面、 コア基板本体下面、 上記コア基板本体上面側に開口する有底のコンデンサ内
蔵用凹部、 及び、上記凹部の底部を底面から上記コア基板本体下面
まで貫通してコア基板本体下面に延出する複数の底部ス
ルーホール導体、 を備えるコア基板本体と、 コンデンサ上面、 コンデンサ下面、 互いに絶縁された一対の電極または電極群、 上記コンデンサ上面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の上面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の上面接続パッドの
うちの少なくとも1つと導通する複数の上面接続パッ
ド、 及び、上記コンデンサ下面に形成され、上記一対の電極
または電極群のうちのいずれかの電極または電極群とそ
れぞれ導通する複数の下面接続パッドであって、上記一
対の電極または電極群のいずれも上記複数の下面接続パ
ッドのうちの少なくとも1つと導通する複数の下面接続
パッド、 を備え、 上記コア基板本体のコンデンサ内蔵用凹部内に内蔵・固
定され、上記複数の下面接続パッドが対応する上記複数
の底部スルーホール導体にそれぞれ導通されたコンデン
サと、を備えるコンデンサ内蔵コア基板。
3. An upper surface of a core substrate main body, a lower surface of the core substrate main body, a bottomed recess for incorporating a capacitor, which is opened on the upper side of the core substrate main body, and a bottom of the concave portion penetrating from the bottom surface to the lower surface of the core substrate main body. A core substrate body having a plurality of bottom through-hole conductors extending to the lower surface of the core substrate body; a capacitor upper surface; a capacitor lower surface; a pair of electrodes or electrode groups insulated from each other; Alternatively, a plurality of upper surface connection pads each electrically connected to any one of the electrodes or the electrode group, and each of the pair of electrodes or the electrode group is electrically connected to at least one of the plurality of the upper surface connection pads. A plurality of upper surface connection pads, and any one of the pair of electrodes or electrode group formed on the lower surface of the capacitor. Is a plurality of lower surface connection pads each electrically connected to the electrode group, and each of the pair of electrodes or the electrode group includes a plurality of lower surface connection pads electrically connected to at least one of the plurality of lower surface connection pads; A capacitor built in and fixed in the capacitor built-in recess of the core board main body, the capacitors being respectively connected to the plurality of bottom through-hole conductors corresponding to the plurality of lower surface connection pads.
【請求項4】 請求項3に記載のコンデンサ内蔵コア基
板であって、 前記コンデンサ上面に、または前記コア基板本体上面及
び前記コンデンサ上面に充填樹脂層を備え、 上記コンデンサ上面上の充填樹脂層と、上記コア基板本
体上面またはコア基板本体上面上の充填樹脂層とは略面
一に整面され、前記複数の上面接続パッドがそれぞれ略
面一に露出していることを特徴とするコンデンサ内蔵コ
ア基板。
4. The core substrate with a built-in capacitor according to claim 3, further comprising a filling resin layer on the upper surface of the capacitor, or on the upper surface of the core substrate body and the upper surface of the capacitor. Wherein the upper surface of the core substrate or the filling resin layer on the upper surface of the core substrate body is substantially flush with the upper surface, and the plurality of upper surface connection pads are respectively exposed substantially flush with each other. substrate.
【請求項5】 コア基板本体上面と、 コア基板本体下面と、 上記コア基板本体上面側に開口する有底のコンデンサ内
蔵用凹部と、 上記凹部の底部を底面から上記コア基板本体下面まで貫
通してコア基板本体下面に延出する複数の底部スルーホ
ール導体と、を備えるコア基板本体。
5. An upper surface of a core substrate main body, a lower surface of the core substrate main body, a bottomed recess for incorporating a capacitor, which is open on the upper side of the core substrate main body, and a bottom of the concave portion penetrates from the bottom surface to the lower surface of the core substrate main body. And a plurality of bottom through-hole conductors extending to the lower surface of the core substrate main body.
【請求項6】 コンデンサ上面と、 コンデンサ下面と、 互いに絶縁された一対の電極または電極群と、 上記コンデンサ上面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の上面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の上面接続パッドの
うちの少なくとも1つと導通する複数の上面接続パッド
と、 上記コンデンサ下面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の下面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の下面接続パッドの
うちの少なくとも1つと導通する複数の下面接続パッド
と、を備えるコンデンサ。
6. A capacitor upper surface, a capacitor lower surface, a pair of electrodes or electrode groups insulated from each other, and any one of the pair of electrodes or electrode groups formed on the capacitor upper surface. A plurality of upper surface connection pads, each of which is conductive, a plurality of upper surface connection pads each of which is electrically connected to at least one of the plurality of upper surface connection pads; and A plurality of lower surface connection pads, each of which is electrically connected to any one of the pair of electrodes or electrode groups, and at least one of the plurality of lower surface connection pads. A capacitor comprising: a plurality of lower surface connection pads that are electrically connected to one;
【請求項7】 請求項6に記載のコンデンサであって、 前記コンデンサ上面及びコンデンサ下面に略平行に誘電
体層と電極層とが交互に積層され、 上記電極層は、上記誘電体層を貫通するビア導体により
それぞれ1層おきに導通されて、互いに絶縁された前記
一対の電極群をなし、 前記複数の上面接続パッドは、 上記誘電体層のうち最上に位置し前記コンデンサ上面を
なすトップ誘電体層の上記コンデンサ上面に形成され、 上記トップ誘電体層またはトップ誘電体層及びこの下層
に位置する上記誘電体層を貫通するビア導体により、上
記一対の電極群のいずれかに属する上記電極層と導通さ
れてなり、 前記複数の下面接続パッドは、 上記誘電体層のうち最下に位置し前記コンデンサ下面を
なすボトム誘電体層の上記コンデンサ下面に形成され、 上記ボトム誘電体層またはボトム誘電体層及びこの上層
に位置する上記誘電体層を貫通するビア導体により、上
記一対の電極群のいずれかに属する上記電極層と導通さ
れてなることを特徴とするコンデンサ。
7. The capacitor according to claim 6, wherein dielectric layers and electrode layers are alternately laminated substantially parallel to the upper surface of the capacitor and the lower surface of the capacitor, and the electrode layer penetrates through the dielectric layer. A plurality of upper surface connection pads which are electrically connected to every other layer by the via conductors and which are insulated from each other, and wherein the plurality of upper surface connection pads are located at the top of the dielectric layer and constitute the upper surface of the capacitor. An electrode layer that is formed on the upper surface of the capacitor of the body layer and that belongs to one of the pair of electrode groups by a via conductor that penetrates the top dielectric layer or the top dielectric layer and the dielectric layer located thereunder. And the plurality of lower surface connection pads are formed on the lower surface of the capacitor in a bottom dielectric layer located at the bottom of the dielectric layer and forming the lower surface of the capacitor. The bottom dielectric layer or a via conductor penetrating the bottom dielectric layer and the dielectric layer located thereabove, and is electrically connected to the electrode layer belonging to any one of the pair of electrode groups. And capacitors.
【請求項8】 請求項7に記載のコンデンサであって、 前記誘電体層は高誘電体セラミックからなり、 前記電極層、ビア導体、上部接続パッド及び下部接続パ
ッドは金属からなり、 これらはいずれも同時焼成によって形成されていること
を特徴とするコンデンサ。
8. The capacitor according to claim 7, wherein the dielectric layer is made of a high dielectric ceramic, and the electrode layer, the via conductor, the upper connection pad, and the lower connection pad are made of metal. The capacitor is also formed by simultaneous firing.
【請求項9】 請求項8に記載のコンデンサの製造方法
であって、 高誘電率セラミックを主成分とする高誘電率セラミック
グリーンシートの所定位置に複数の貫通孔を形成する穿
孔工程と、 穿孔された上記複数の貫通孔に金属ペーストを充填して
複数の未焼成ビア導体を形成する未焼成ビア導体充填工
程と、 上記未焼成ビア導体を形成した上記高誘電率セラミック
グリーンシートの上面に、上記複数の未焼成ビア導体の
うちのいずれかと接触する所定形状に金属ペーストを塗
布して未焼成電極層を形成する未焼成電極層塗布工程
と、 上記未焼成ビア導体と未焼成電極層とが形成された高誘
電率セラミックグリーンシートを所定順序に積層し、最
上層に上記未焼成電極層は形成せず上記未焼成ビア導体
は形成した高誘電率セラミックグリーンシートを積層
し、圧着して積層体を形成する積層圧着工程と、 上記積層体を焼成する焼成工程と、を備えることを特徴
とするコンデンサの製造方法。
9. A method for manufacturing a capacitor according to claim 8, wherein a plurality of through holes are formed at predetermined positions in a high-permittivity ceramic green sheet mainly composed of a high-permittivity ceramic; An unfired via conductor filling step of filling the plurality of through holes with a metal paste to form a plurality of unfired via conductors, and on the upper surface of the high dielectric constant ceramic green sheet on which the unfired via conductor is formed, A green electrode layer applying step of applying a metal paste in a predetermined shape to be in contact with any of the plurality of green via conductors to form a green electrode layer, and the green via conductor and the green electrode layer The formed high dielectric constant ceramic green sheets are laminated in a predetermined order, and the unfired electrode layer is not formed on the uppermost layer and the unfired via conductor is formed. Laminating over preparative, a lamination bonding step of forming a laminate by compression bonding method for producing a capacitor characterized in that it comprises a firing step of firing the laminate.
【請求項10】 底部用コア基板本体上面と底部用コア
基板本体下面とを有する底部用コア基板本体のうち、凹
部形成領域内に、底部用コア基板本体上面と底部用コア
基板本体下面との間を貫通する複数の底部スルーホール
導体を形成する底部スルーホール導体形成工程と、 壁部用コア基板本体上面と壁部用コア基板本体下面とを
有し、上記壁部用コア基板本体上面と壁部用コア基板本
体下面との間を貫通する凹部用貫通孔を備える壁部用コ
ア基板本体の上記壁部用コア基板本体下面と、 上記底部用コア基板本体の上記底部用コア基板本体上面
とを、 上記凹部用貫通孔内に上記複数の底部スルーホール導体
を露出させて、接着する接着工程と、を備えることを特
徴とするコア基板本体の製造方法。
10. A bottom core substrate main body having a bottom core substrate main body upper surface and a bottom core substrate main body lower surface, wherein a bottom core substrate main body upper surface and a bottom core substrate main body lower surface are formed in a recess forming region. A bottom through-hole conductor forming step of forming a plurality of bottom through-hole conductors penetrating therethrough; having a wall core substrate main body upper surface and a wall core substrate main body lower surface; A lower surface of the wall core substrate body of the wall core substrate body having a through hole for a recess penetrating between the lower surface of the core substrate body and an upper surface of the bottom core substrate body of the bottom core substrate body; And a bonding step of exposing and bonding the plurality of bottom through-hole conductors in the recessed through-holes.
【請求項11】 コア基板本体上面、 コア基板本体下面、 上記コア基板本体上面側に開口する有底のコンデンサ内
蔵用凹部、 及び、上記凹部の底部を底面から上記コア基板本体下面
まで貫通してコア基板本体下面に延出する複数の底部ス
ルーホール導体、 を備えるコア基板本体の、上記コンデンサ内蔵用凹部内
に、 コンデンサ上面、 コンデンサ下面、 互いに絶縁された一対の電極または電極群、 上記コンデンサ上面に形成され、上記一対の電極または
電極群のうちのいずれかの電極または電極群とそれぞれ
導通する複数の上面接続パッドであって、上記一対の電
極または電極群のいずれも上記複数の上面接続パッドの
うちの少なくとも1つと導通する複数の上面接続パッ
ド、 及び、上記コンデンサ下面に形成され、上記一対の電極
または電極群のうちのいずれかの電極または電極群とそ
れぞれ導通する複数の下面接続パッドであって、上記一
対の電極または電極群のいずれも上記複数の下面接続パ
ッドのうちの少なくとも1つと導通する複数の下面接続
パッド、 を備えるコンデンサを配置し、 上記複数の下面接続パッドとこれに対応する上記複数の
底部スルーホール導体とを接続する凹部内コンデンサ接
続工程と、 上記コンデンサ内蔵用凹部内に充填樹脂を注入し、上記
充填樹脂を硬化させて、充填樹脂で上記コンデンサを上
記コンデンサ内蔵用凹部内に固定するコンデンサ固定工
程と、 上記コア基板本体上面またはコア基板本体上面上の充填
樹脂層とコア基板本体下面との間を貫通するコアスルー
ホール導体を形成するコアスルーホール形成工程と、を
備えるコンデンサ内蔵コア基板の製造方法。
11. An upper surface of a core substrate main body, a lower surface of a core substrate main body, a bottomed concave portion for capacitor built-in opening on the upper side of the core substrate main body, and a bottom portion of the concave portion penetrating from the bottom surface to the lower surface of the core substrate main body. A plurality of bottom through-hole conductors extending to the lower surface of the core substrate body; a capacitor upper surface; a capacitor lower surface; a pair of electrodes or electrode groups insulated from each other; A plurality of upper surface connection pads, each of which is electrically connected to any one of the pair of electrodes or electrode groups, and wherein each of the pair of electrodes or electrode groups is the plurality of upper surface connection pads. A plurality of upper surface connection pads electrically connected to at least one of the above, and the pair of electrodes or A plurality of lower surface connection pads each electrically connected to any one of the electrode groups or the electrode group, wherein each of the pair of electrodes or the electrode group is electrically connected to at least one of the plurality of lower surface connection pads. A lower surface connection pad, a capacitor connection step of connecting the plurality of lower surface connection pads and the plurality of bottom through-hole conductors corresponding thereto, and a resin filled in the capacitor built-in recess. Filling the resin, curing the filling resin, and fixing the capacitor in the capacitor built-in recess with the filling resin; a filling resin layer on the upper surface of the core substrate main body or the upper surface of the core substrate main body and the core substrate. Core through-hole forming step of forming a core through-hole conductor penetrating between the lower surface of the main body. Manufacturing method of storage core substrate.
【請求項12】 請求項11に記載のコンデンサ内蔵コ
ア基板の製造方法であって、 前記コンデンサ固定工程は、前記コンデンサ内蔵用凹部
内の他、前記コンデンサ上面及びコア基板本体上面のう
ち、少なくともコンデンサ上面にも充填樹脂を塗布し硬
化させるコンデンサ固定−充填樹脂塗布硬化工程であ
り、 前記コアスルーホール形成工程に先だって、上記コンデ
ンサ上面上の、または、上記コンデンサ上面上及び前記
コア基板本体上面上の、上記充填樹脂を研磨して上記複
数の上面接続パッドを略面一に露出させるとともに、上
記コンデンサ上面上の充填樹脂層と上記コア基板本体上
面とを、または、上記コンデンサ上面上の充填樹脂層と
コア基板本体上面上の充填樹脂層とを、略面一の平坦面
に整面する研磨整面工程を備えることを特徴とするコン
デンサ内蔵コア基板の製造方法。
12. The method for manufacturing a core substrate with a built-in capacitor according to claim 11, wherein the step of fixing the capacitor includes the step of fixing at least the capacitor in the capacitor upper surface and the core substrate body upper surface in addition to the inside of the capacitor built-in recess. This is a capacitor fixing and filling resin application and curing step of applying and curing the filling resin also on the upper surface, and prior to the core through hole forming step, on the upper surface of the capacitor, or on the upper surface of the capacitor and the upper surface of the core substrate main body. Polishing the filling resin to expose the plurality of upper surface connection pads substantially flush with each other, and filling the filling resin layer on the capacitor upper surface with the upper surface of the core substrate main body, or the filling resin layer on the capacitor upper surface A polishing and flattening step of flattening the filling resin layer on the upper surface of the core substrate body with a substantially flat surface. Internal Capacitors core manufacturing method of a substrate to be.
【請求項13】 コンデンサを内蔵するコンデンサ内蔵
コア基板の上記コンデンサの特性を検査し、規格外のコ
ンデンサ内蔵コア基板を除去する特性検査工程と、 規格内の上記コンデンサ内蔵コア基板の上下面に、樹脂
絶縁層及び配線層を形成する絶縁層配線層形成工程と、
を備えることを特徴とする配線基板の製造方法。
13. A characteristic inspection step of inspecting the characteristics of the capacitor on the core substrate with a built-in capacitor incorporating a capacitor, and removing a non-standard core substrate with a built-in capacitor. An insulating layer wiring layer forming step of forming a resin insulating layer and a wiring layer,
A method for manufacturing a wiring board, comprising:
JP04324299A 1999-02-22 1999-02-22 Wiring board, core board with built-in capacitor, and manufacturing method thereof Expired - Lifetime JP3640560B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04324299A JP3640560B2 (en) 1999-02-22 1999-02-22 Wiring board, core board with built-in capacitor, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04324299A JP3640560B2 (en) 1999-02-22 1999-02-22 Wiring board, core board with built-in capacitor, and manufacturing method thereof

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004153839A Division JP2004320043A (en) 2004-05-24 2004-05-24 Capacitor and its producing process
JP2004153838A Division JP2004320042A (en) 2004-05-24 2004-05-24 Process for producing wiring board

Publications (2)

Publication Number Publication Date
JP2000243873A true JP2000243873A (en) 2000-09-08
JP3640560B2 JP3640560B2 (en) 2005-04-20

Family

ID=12658437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04324299A Expired - Lifetime JP3640560B2 (en) 1999-02-22 1999-02-22 Wiring board, core board with built-in capacitor, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3640560B2 (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208778A (en) * 2001-01-10 2002-07-26 Ibiden Co Ltd Multilayer printed wiring board
JP2002271029A (en) * 2001-03-13 2002-09-20 Ibiden Co Ltd Printed wiring board and manufacturing method therefor
JP2002359319A (en) * 2001-05-31 2002-12-13 Kyocera Corp Wiring board incorporating electric element and method of manufacturing it
WO2003013200A1 (en) * 2001-07-31 2003-02-13 Matsushita Electric Industrial Co., Ltd. Circuit module
US6818469B2 (en) 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP2005039243A (en) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd Intermediate substrate
JP2005109496A (en) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp Semiconductor package substrate for forming pre-solder structure, the semiconductor package substrate in which pre-solder structure is formed, and the manufacturing methods
CN1293790C (en) * 2001-10-18 2007-01-03 松下电器产业株式会社 Built-in module in element and its making process
GB2429847A (en) * 2004-03-30 2007-03-07 Nec Tokin Corporation Printed circuit board and manufacturing method thereof
JP2007059708A (en) * 2005-08-25 2007-03-08 Tdk Corp Method of manufacturing multilayer capacitor
JP2007096273A (en) * 2005-09-01 2007-04-12 Ngk Spark Plug Co Ltd Wiring board
JP2007103964A (en) * 2006-12-11 2007-04-19 Kyocera Corp Multilayer wiring board with built-in capacitor element and electronic device
US7358591B2 (en) 2004-02-02 2008-04-15 Shinko Electric Industries Co., Ltd. Capacitor device and semiconductor device having the same, and capacitor device manufacturing method
US20090084596A1 (en) * 2007-09-05 2009-04-02 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP2010192915A (en) * 2010-04-05 2010-09-02 Ngk Spark Plug Co Ltd Wiring board, capacitor-incorporated core substrate, and core substrate body
CN105590914A (en) * 2014-10-24 2016-05-18 宏启胜精密电子(秦皇岛)有限公司 Electronic component packaging structure and manufacturing method
KR20190015097A (en) * 2017-08-04 2019-02-13 주식회사 네패스 Chip Package and Method of Manufacturing the Same
KR20190111675A (en) * 2018-03-23 2019-10-02 주식회사 네패스 Power semiconductor package and method of manufacturing the same
CN114400286A (en) * 2022-01-14 2022-04-26 成都海威华芯科技有限公司 High-reliability through hole capacitor and manufacturing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629420A (en) * 1992-07-06 1994-02-04 Ngk Spark Plug Co Ltd Substrate with built-in capacitor and manufacture thereof
JPH0888471A (en) * 1994-09-14 1996-04-02 Nec Corp Multilayer printed wiring board device and its manufacture
JPH0983147A (en) * 1995-09-08 1997-03-28 Ngk Spark Plug Co Ltd Capacitor-containing glass ceramic substrate
JPH09199824A (en) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd Printed wiring board and its mounting body
JPH1145955A (en) * 1997-07-28 1999-02-16 Kyocera Corp Device built-in multilayered printed circuit board and its manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629420A (en) * 1992-07-06 1994-02-04 Ngk Spark Plug Co Ltd Substrate with built-in capacitor and manufacture thereof
JPH0888471A (en) * 1994-09-14 1996-04-02 Nec Corp Multilayer printed wiring board device and its manufacture
JPH0983147A (en) * 1995-09-08 1997-03-28 Ngk Spark Plug Co Ltd Capacitor-containing glass ceramic substrate
JPH09199824A (en) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd Printed wiring board and its mounting body
JPH1145955A (en) * 1997-07-28 1999-02-16 Kyocera Corp Device built-in multilayered printed circuit board and its manufacture

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208778A (en) * 2001-01-10 2002-07-26 Ibiden Co Ltd Multilayer printed wiring board
JP2002271029A (en) * 2001-03-13 2002-09-20 Ibiden Co Ltd Printed wiring board and manufacturing method therefor
JP2002359319A (en) * 2001-05-31 2002-12-13 Kyocera Corp Wiring board incorporating electric element and method of manufacturing it
JP4683770B2 (en) * 2001-05-31 2011-05-18 京セラ株式会社 Wiring board with built-in electric element and manufacturing method thereof
WO2003013200A1 (en) * 2001-07-31 2003-02-13 Matsushita Electric Industrial Co., Ltd. Circuit module
JP2003045762A (en) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd Circuit module
US6785147B2 (en) 2001-07-31 2004-08-31 Matsushita Electric Industrial Co., Ltd. Circuit module
CN1293790C (en) * 2001-10-18 2007-01-03 松下电器产业株式会社 Built-in module in element and its making process
US6818469B2 (en) 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP2005039243A (en) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd Intermediate substrate
JP2005109496A (en) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp Semiconductor package substrate for forming pre-solder structure, the semiconductor package substrate in which pre-solder structure is formed, and the manufacturing methods
JP4660643B2 (en) * 2003-09-29 2011-03-30 欣興電子股▲分▼有限公司 Semiconductor package substrate for forming pre-solder structure, semiconductor package substrate on which pre-solder structure is formed, and manufacturing method thereof
US7358591B2 (en) 2004-02-02 2008-04-15 Shinko Electric Industries Co., Ltd. Capacitor device and semiconductor device having the same, and capacitor device manufacturing method
GB2429847B (en) * 2004-03-30 2007-06-27 Nec Tokin Corporation Printed circuit board and manuafacturing method thereof
GB2429847A (en) * 2004-03-30 2007-03-07 Nec Tokin Corporation Printed circuit board and manufacturing method thereof
JP2007059708A (en) * 2005-08-25 2007-03-08 Tdk Corp Method of manufacturing multilayer capacitor
JP2007096273A (en) * 2005-09-01 2007-04-12 Ngk Spark Plug Co Ltd Wiring board
JP4511511B2 (en) * 2006-12-11 2010-07-28 京セラ株式会社 Manufacturing method of multilayer wiring board with built-in capacitor element
JP2007103964A (en) * 2006-12-11 2007-04-19 Kyocera Corp Multilayer wiring board with built-in capacitor element and electronic device
US20090084596A1 (en) * 2007-09-05 2009-04-02 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP2010192915A (en) * 2010-04-05 2010-09-02 Ngk Spark Plug Co Ltd Wiring board, capacitor-incorporated core substrate, and core substrate body
CN105590914A (en) * 2014-10-24 2016-05-18 宏启胜精密电子(秦皇岛)有限公司 Electronic component packaging structure and manufacturing method
KR20190015097A (en) * 2017-08-04 2019-02-13 주식회사 네패스 Chip Package and Method of Manufacturing the Same
KR102144933B1 (en) * 2017-08-04 2020-08-18 주식회사 네패스 Chip Package and Method of Manufacturing the Same
KR20190111675A (en) * 2018-03-23 2019-10-02 주식회사 네패스 Power semiconductor package and method of manufacturing the same
KR102578881B1 (en) * 2018-03-23 2023-09-15 주식회사 네패스 Power semiconductor package and method of manufacturing the same
CN114400286A (en) * 2022-01-14 2022-04-26 成都海威华芯科技有限公司 High-reliability through hole capacitor and manufacturing method

Also Published As

Publication number Publication date
JP3640560B2 (en) 2005-04-20

Similar Documents

Publication Publication Date Title
JP3792445B2 (en) Wiring board with capacitor
JP3672169B2 (en) Capacitor, manufacturing method of core substrate body, and manufacturing method of core substrate with built-in capacitor
JP3640560B2 (en) Wiring board, core board with built-in capacitor, and manufacturing method thereof
JP3670917B2 (en) Semiconductor device and manufacturing method thereof
JP3878663B2 (en) Wiring board manufacturing method and wiring board
JP5122932B2 (en) Multilayer wiring board
US8238109B2 (en) Flex-rigid wiring board and electronic device
US20060108144A1 (en) Circuit board with embedded component and method of manufacturing same
JP4509550B2 (en) Relay board, relay board with semiconductor element, board with relay board, structure comprising semiconductor element, relay board and board
JP4064570B2 (en) Wiring board on which electronic parts are mounted and method for manufacturing wiring board on which electronic parts are mounted
JP2015106610A (en) Electronic component built-in substrate and method for manufacturing electronic component built-in substrate
JP2002016327A (en) Wiring board and its manufacturing method
JP2001119147A (en) Multilayer board incorporating electronic device and production method therefor
US20100236822A1 (en) Wiring board and method for manufacturing the same
JP4685251B2 (en) Wiring board manufacturing method
JP4339781B2 (en) Wiring board
JP4851652B2 (en) Wiring board and manufacturing method thereof
JP4521017B2 (en) Wiring substrate manufacturing method, capacitor built-in core substrate manufacturing method
JP2004320043A (en) Capacitor and its producing process
JP2004327743A (en) Wiring board with solder bump and its producing process
JP2005197763A (en) Wiring board with capacitor, wiring board, and capacitor
JP4814129B2 (en) Wiring board with built-in components, Wiring board built-in components
JP2004320042A (en) Process for producing wiring board
JP4751474B2 (en) Wiring board, core board with built-in capacitor
JP2002084071A (en) Wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term