JP2000242240A - 表示素子用駆動装置及びそれを用いた表示モジュール - Google Patents
表示素子用駆動装置及びそれを用いた表示モジュールInfo
- Publication number
- JP2000242240A JP2000242240A JP11047064A JP4706499A JP2000242240A JP 2000242240 A JP2000242240 A JP 2000242240A JP 11047064 A JP11047064 A JP 11047064A JP 4706499 A JP4706499 A JP 4706499A JP 2000242240 A JP2000242240 A JP 2000242240A
- Authority
- JP
- Japan
- Prior art keywords
- output
- source driver
- signal
- input
- video data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
転送及び装置の小型化が可能で、さらに低消費電力化が
可能な表示素子用駆動装置及びそれを用いた低消費電力
型の表示モジュールを提供する。 【解決手段】 クロック信号CK、映像データ信号R・
G・B、及びソースドライバ用スタートパルス信号SP
Iが、8個のソースドライバLSI1が縦続接続された
第1〜第8ソースドライバ間でカスケード接続されてい
る。上記各ソースドライバLSI1は、次段のソースド
ライバLSI1へのソースドライバ用スタートパルス信
号SPIの出力時、または出力より所定時間だけ早い出
力所定時間前まで、上記クロック信号の次段のソースド
ライバLSI1への出力を停止する出力制御手段1bを
有している。
Description
基づいて液晶表示素子などの表示素子を駆動する複数の
駆動回路が縦続接続されてなる表示素子用駆動装置、及
びそれを用いた表示モジュールに関するものである。
子用駆動装置において、そのソース側のシステム構成を
図12に示す。尚、ここでの液晶表示素子としての液晶
パネルの画素数は、800画素×3(RGB)[ソース
側]×600画素[ゲート側]である。
側の複数の駆動回路としてのソースドライバLSI(La
rge Scale Integrated Circuit)101は、64階調表
示を行うものであり、それぞれ100画素×3(RG
B)を駆動している。よって、上記ソース側の表示素子
用駆動装置は、8個のソースドライバLSI101によ
り構成されている。
1を互いに区別する必要がある場合には、1〜7段目の
ソースドライバLSI101をそれぞれ第1〜第7ソー
スドライバと記し、最終段のソースドライバLSI10
1を第8ソースドライバと記す。
CP(Tape Carrier Package)(図示せず)に搭載され
て用いられている。尚、TCPとは、一般的に、テープ
・フィルムにドライバLSIを張り付けた薄型パッケー
ジのことである。
ーラ102を備えている。該コントローラ102の各出
力端子VLS,Vcc,GND,Vref 1〜9から出力され
る各電圧は、第1〜第8ソースドライバにそれぞれ共通
に、並列して供給されている。また、上記コントローラ
102の各出力端子LS,R・G・B,SCKから出力
される各種信号も、上記第1〜第8ソースドライバにそ
れぞれ共通に、並列して供給されている。尚、後述す
る、出力端子SSPIから出力されるソースドライバ用
スタートパルス信号は、第1〜第8ソースドライバに、
順次伝搬されている。
子LS,R・G・B,SCK,SSPIから出力される
各種信号の流通経路について具体的に説明する。
G・Bから出力された映像データ信号R・G・B(R,
G,B各々6ビットから成る)、コントローラ102の
出力端子SCKから出力されたクロック信号CK、及び
コントローラ102の出力端子LSから出力されたラッ
チ信号LSの各信号線が、第1〜第8ソースドライバ
に、各々共通配線を介して、並列して入力される。
SSPIから出力されたソースドライバ用スタートパル
ス信号SPIは、第1ソースドライバの入力端子SPin
に入力される。入力されたソースドライバ用スタートパ
ルス信号SPIは、該第1ソースドライバ内部を転送さ
れ、ソースドライバ用スタートパルス信号SPOとして
出力端子SPout から出力される。該第1ソースドライ
バから出力されたソースドライバ用スタートパルス信号
SPOは、次段の第2ソースドライバの入力端子SPin
に、ソースドライバ用スタートパルス信号SPIとして
入力される。以下、同様にして、ソースドライバ用スタ
ートパルス信号SPIは、第8ソースドライバまでシフ
トされながら転送される。
から出力されたソースドライバLSI101用の電源電
圧Vcc、コントローラ102の出力端子GNDに電気的
に接続された接地電位GND、コントローラ102の出
力端子Vref 1〜9から出力された64ビット階調表示
用電圧Vref 1〜9、及びコントローラ102の出力端
子VLSから出力された、液晶パネル印加電圧調整用電圧
VLSも、上述した各信号の流通経路と同様に、第1〜第
8ソースドライバに、各々共通配線により、並列して供
給されている。尚、電源電圧Vcc、接地電位GND、6
4ビット階調表示用電圧Vref 1〜9、及び液晶パネル
印加電圧調整用電圧VLSを、以下、電源関係電圧と称す
る。
LSI101の回路構成について、図13のブロック図
に基づいて説明する。さらに、第1〜第8ソースドライ
バの動作の説明を、図14に示す各信号のタイミングチ
ャートも参照しながら説明する。
示すように、シフトレジスタ111、データラッチ回路
112、サンプリングメモリ113、ホールドメモリ1
14、基準電圧発生回路115、D/Aコンバータ11
6、出力回路117から構成されている。
102の出力端子SSPIから出力されたソースドライ
バ用スタートパルス信号SPI(図14参照)が、入力
端子SPinから入力される。該ソースドライバ用スター
トパルス信号SPIは、後述する映像データ信号R・G
・Bの水平同期信号と同期を取った同期信号である。ま
た、上記シフトレジスタ111には、コントローラ10
2の出力端子SCKから出力されたクロック信号CK
(図14参照)が第1〜第8ソースドライバ入力端子C
Kinから入力される。
1は、ソースドライバ用スタートパルス信号SPIをス
タートパルスとし、該ソースドライバ用スタートパルス
信号SPIのハイレベル期間に入力されたクロック信号
CKの最初の立ち上がりにより、該ソースドライバ用ス
タートパルス信号SPIをシフトする。このシフトされ
たソースドライバ用スタートパルス信号SPIは、第1
ソースドライバの出力端子SPout からソースドライバ
用スタートパルス信号SPOとして出力され、次段の第
2ソースドライバの入力端子SPinに入力される。この
ように、ソースドライバ用スタートパルス信号SPI
は、最終段の第8ソースドライバまで、同様にシフトさ
れる。
G・Bから出力された映像データ信号R・G・Bは、
R,G,B各々6ビットで構成されている(図14参
照)。これら映像データ信号R・G・Bは、図13に示
すように、第1ソースドライバの入力端子R1〜6in,
G1〜6in,B1〜6inから、並列してデータラッチ回
路112に入力される。該映像データ信号R・G・B
は、該データラッチ回路112で、一時的にラッチされ
た後、サンプリングメモリ113に送られる。尚、上記
映像データ信号R・G・Bは、R(Red ),G(Green
),B(Blue)各々6ビット、計18ビットで構成さ
れるカラーデジタル映像信号である。
シフトレジスタ111の各段の出力信号により、時分割
で送られてくる映像データ信号R・G・Bをサンプリン
グし、後述のラッチ信号LS(コントローラ102の出
力端子LSから出力される)が入力されるまで記憶す
る。
にホールドメモリ114に入力される。そして、映像デ
ータ信号R・G・Bの1水平期間のデータが、該ホール
ドメモリ114に入力された時点で、入力端子LSinか
ら入力されたラッチ信号LSによりラッチされる。該ホ
ールドメモリ114は、次の水平期間のデータがサンプ
リングメモリ113からホールドメモリ114に入力さ
れるまでの間、映像データ信号R・G・Bの1水平期間
のデータ保持して、D/Aコンバータ116に出力す
る。このとき、シフトレジスタ111及びサンプリング
メモリ113は、次の水平期間の新たな映像データ信号
R・G・Bの取り込みを行っている。
102の出力端子Vref 1〜9から出力されて、第1〜
第8ソースドライバの入力端子Vref 1〜9に入力され
る基準電圧を基に、例えば、抵抗分割により階調表示に
用いる64レベルの電圧を発生させる。
々6ビットのデジタルの映像データ信号R・G・Bを、
アナログ信号に変換する。そして、出力回路117は、
コントローラ102の出力端子VLSから出力されて、第
1〜第8ソースドライバの入力端子VLSに入力される液
晶パネル印加電圧調整用電圧VLSより、64レベルのア
ナログ信号を増幅し、出力端子XO1〜XO100・Y
O1〜YO100・ZO1〜ZO100から液晶パネル
の入力端子(図示せず)へ出力する。
〜YO100・ZO1〜ZO100は、各々100端子
の映像データ信号R・G・Bに対応するものである。
尚、端子Vcc及びGNDは、第1〜第8ソースドライバ
に電源電圧Vcc及び接地電位GNDを供給するための電
源用入力端子である。
ドライバLSI101を8個縦続接続し、各種信号や電
源関係電圧を共通に供給することで、従来の表示素子用
駆動装置のソース側のシステムが構成されていた。
した液晶パネルの画素数のように、800画素×3(R
GB)[ソース側]×600画素[ゲート側]となる
と、ソース側のクロック信号は、約60MHzに達す
る。このように高速なクロック信号で、複数のソースド
ライバLSIを動作させると、消費電力が非常に大きく
なる。従って、このような消費電力の増加は、携帯用液
晶表示装置において、電池の容量にも大きな負担となっ
てきている。
る間、液晶表示素子を駆動させる複数の駆動回路は、コ
ントローラから送信される信号、例えばクロック信号、
表示用の映像データ信号等を常に受信している。従っ
て、全ての駆動回路において、内部ロジックが常に動作
することとなり、不要な充放電電流が発生して消費電力
が増大する。
路の内部ロジックの動作を止めることで低消費電力化を
図る方法が、例えば、特開平5−72992号公報や特
開平9−68949号公報に提案されている。
開示されている駆動装置の基本構成を示す図である。こ
の駆動装置は、縦続接続された複数個のドライバにおけ
る各ドライバ121i(i=1,2,…,n)に、タイ
ミング発生手段を有する制御回路122を設け、この制
御回路122により、各ドライバ121iに並列的に入
力されるクロック信号やRGB信号等を、特定のドライ
バが動作している間は他のドライバ内には供給を止める
ことで低消費電力化を実現している。
211 に入力する制御信号、PDOはカウントアップ出
力、STIはスタートパルス入力信号、STOはスター
トパルス出力信号、L/Rはシフト方向指示信号、DS
はスタートパルス入送出判定制御信号である。
されている液晶駆動装置を構成している液晶駆動回路の
基本構成を図16に示す。上記液晶駆動装置は、縦続的
に接続された複数個の駆動回路に、シフトレジスタ13
1のスタート信号の入力から出力までの期間を検出し、
データバッファの動作を制御するデータストップ回路付
きデータバッファ132を設けている。このデータスト
ップ回路付きデータバッファ132により、各液晶駆動
回路に並列して入力されたデータ信号(R・G・B信
号)は、特定の液晶駆動回路が動作している間は他の液
晶駆動回路内には供給を止められている構成となってい
る。これにより、低消費電力化を実現している。
ド信号、STHRはスタート信号、CLKはクロック信
号、R/Lはシフト方向切り替え信号、DR0〜DP7
・DG0〜DG7・DB0〜DB7は表示データ、ST
Bはラッチ信号、V0〜V255は階調レベル電源である。ま
た、C1〜C80 はシフトレジスタ131からの内部信号で
あり、S1〜S240は階調レベル電源V0〜V255から選択され
て出力される階調レベルである。
示モジュール等の表示モジュールに対する市場からのさ
らなる低コスト化、薄型化、軽量化、小型化及び低消費
電力化への要求はさらに厳しくなってきている。そこ
で、これらの要求に対する対応の一つとして、上記従来
の構成のように、複数の駆動回路に対して、各信号がそ
れぞれ共通の信号線を介して並列的に供給されるのでは
なく、複数の駆動回路間で信号線を接続することによ
り、信号を駆動回路に供給する方式が提案されている。
り信号を伝搬させることで、信号線長短縮化による浮遊
容量の削減が実現されて高速化に対応できるようになる
ことや、これによる消費電力の削減を可能とする。ま
た、上記のような方式を採用することで、共通の信号線
を配置するために必要となる外付けの基板(フレキシブ
ル基板もしくはプリント基板)を廃することも可能とな
り、極力基板の面積を縮小することも可能となる。
せる、ソース側の表示素子用駆動装置のシステム構成の
一例を図17に示す。
バ用スタートパルス信号SPIだけではなく、各6ビッ
トの映像データ信号R・G・B、クロック信号CK、ラ
ッチ信号LSや、電源関係電圧としての電源電圧Vcc,
接地電位GND,64ビット階調表示用電圧Vref 1〜
9,液晶パネル印加電圧調整用電圧VLSを、8個のソー
スドライバLSI141の内部ロジック(内部回路)や
あるいは、A1線等の内部配線を使用することで、第1
ソースドライバから次段の第2ソースドライバへ、各種
信号をそれぞれ伝搬させた構成となっている。
1の回路構成についてのブロック図を示している。尚、
説明の便宜上、前記した図13で示した各部材と同一の
機能を有する部材には、同一の符号を付記し、その説明
を省略する。
液晶パネルヘの出力端子XO1〜100,YO1〜10
0,ZO1〜100が配されている。この一辺の側方の
二辺のうちの一方の辺には、クロック信号CK、映像デ
ータ信号R・G・B各6ビット、及びラッチ信号LSの
入力端子CKin,Rin・Gin・Bin,LSinが配され、
さらに他辺にはそれらの出力端子CKout ,Rout ・G
out ・Bout ,LSout が配されている。
ット階調表示用電圧Vref 1〜9、液晶パネル印加電圧
調整用電圧VLS、電源電圧Vcc、接地電位GNDを供給
するための入力端子Vref 1〜9in,VLS,Vcc,GN
Dと、出力端子Vref 1〜9out ,VLS,Vcc,GND
とが配されている。該電源関係電圧は、各電圧配線であ
るVcc,GND,Vref 1〜9,VLS線を、ソースドラ
イバLSI141の内部配線により、各入力端子Vcc,
GND,Vref 1〜9in,VLSと出力端子Vcc,GN
D,Vref 1〜9out ,VLSとの2つの端子を接続して
使用される。
は、各ソースドライバLSI141のAl線等の内部配
線で接続されている。図18には、これら入力端子CK
in,Rin・Gin・Bin,LSin,Vref 1〜9in,VL
S,Vcc,GNDと、出力端子CKout ,Rout ・Gout
・Bout ,LSout ,Vref 1〜9out ,VLS,Vc
c,GNDとが、ソースドライバLSI141の内部配
線で接続された構成が、模式的に示されている。
Iは、入力端子SPinより入力され、ソースドライバL
SI141内部のシフトレジスタ111でクロック信号
CKに同期を取りシフトされ、ソースドライバ用スター
トパルス信号SPOとして出力端子SPout から出力さ
れる。
の動作は、前述のソースドライバLSI101と同じで
ある。
子用駆動装置のシステム構成の一例を示す。
る各種信号線を8個のソースドライバLSI151間で
接続し、電源関係電圧は、それぞれ共通の配線により各
ソースドライバLSI151に並列して供給される構成
となっている。
表示モジュール等の表示モジュールの低コスト化、薄型
化、軽量化、小型化を実現することは可能である。しか
し、このような構成では上述したように消費電力の増大
化が問題となる。
ので、上記のような近年著しく進んだ低コスト化、薄型
化、軽量化並びに小型化に対応したシステム構成、すな
わち、駆動回路規模の大幅な増大がなく、さらに各信号
をある駆動回路から次段の駆動回路へ伝搬させるよう
に、各駆動回路を互いにカスケード接続して配線長を短
くした、高速なクロック信号による映像データ信号の転
送が可能なシステム構成の表示素子用駆動装置におい
て、低消費電力化が可能な表示素子用駆動装置及びそれ
を用いた大画面パネルに対応できる低消費電力型表示モ
ジュールを提供するものである。
用駆動装置は、上記の課題を解決するために、映像デー
タ信号に基づいて表示素子を駆動する、縦続接続された
複数の駆動回路からなり、該駆動回路には、クロック信
号に同期してスタートパルス信号をシフトして転送する
転送手段と、該転送手段の出力に基づいて映像データ信
号を選択する選択手段と、該選択手段により選択された
映像データ信号をラッチ信号によってラッチするラッチ
手段とが設けられ、少なくとも上記クロック信号及びス
タートパルス信号が、上記駆動回路間でカスケード接続
されている表示素子用駆動装置において、上記各駆動回
路は、次段の駆動回路へのスタートパルス信号の出力
時、または出力より所定時間だけ早い出力所定時間前ま
で、上記クロック信号の次段の駆動回路への出力を停止
する出力制御手段を有していることを特徴としている。
複数の駆動回路にそれぞれ設けられている出力制御手段
は、スタートパルス信号の出力時、または出力より所定
時間早い出力所定時間前まで、クロック信号の出力を停
止している。つまり、上記出力制御手段は、次段の駆動
回路へのスタートパルス信号の出力と同時、または出力
時より所定時間だけ早いタイミングで、クロック信号を
次段の駆動回路へ出力する。従って、映像データ信号の
取り込み動作が行われていない次段以降の駆動回路に
は、クロック信号が入力されず、その転送手段、選択手
段、及びラッチ手段等はその動作を停止している。
つ以上の装置を一方の出力がそれに続く装置の入力とな
るように接続することであることから、ここで用いられ
ているような、クロック信号及びスタートパルス信号
が、駆動回路間でカスケード接続されているとは、これ
ら各信号が、ある駆動回路から、該駆動回路とカスケー
ド接続されている次段の駆動回路へと順次伝搬していく
ことである。
している転送手段、選択手段、ラッチ手段等は高速動作
を行っている。よって、映像データ信号の取り込みが行
われていない、すなわち、動作させる必要のない駆動回
路において、上記転送手段、選択手段、ラッチ手段等が
不必要に動作すると、消費電力が大幅に増加することに
なる。
用駆動装置のような構成を用いることで、映像データ信
号の取り込み動作が行われていない駆動回路において、
高速動作する上記転送手段、選択手段、ラッチ手段等の
不要な動作を停止させることができる。
信号であるので、該クロック信号が、動作させる必要の
ない次段以降の駆動回路に入力されないことにより、該
クロック信号を伝搬するために駆動回路外部に配される
外部配線や、該外部配線が配されている外部基板等の浮
遊容量の充放電が行われない。
路において、転送手段、選択手段、ラッチ手段等の高速
動作による消費電力や、外部配線等の浮遊容量の充放電
による消費電力を大幅に削減し、表示素子用駆動装置の
低消費電力化を実現することができる。
スタートパルス信号が、駆動回路間でカスケード接続さ
れて各駆動回路間を伝搬するので、上記クロック信号及
びスタートパルス信号を各駆動回路に並列して供給する
ための外部配線が不要となる。
で、表示素子用駆動装置の小型化を実現することができ
る。また、外部配線を配置するための外付けの基板を小
型化、あるいは省略して、更なる表示素子用駆動装置の
小型化を実現することができる。
記の課題を解決するために、請求項1に記載の構成にお
いて、上記映像データ信号は、上記複数の駆動回路間で
カスケード接続されており、上記出力制御手段は、次段
の駆動回路へのスタートパルス信号の出力時、または出
力より所定時間だけ早い出力所定時間前まで、上記映像
データ信号の次段の駆動回路への出力を停止することを
特徴としている。
に、映像データ信号も複数の駆動回路間でカスケード接
続されている。さらに、出力制御手段は、上記クロック
信号と同様に、上記映像データ信号に対しても、次段の
駆動回路への出力を制御している。すなわち、上記出力
制御手段は、スタートパルス信号の出力時、または出力
時より所定時間前まで、上記映像データ信号の出力を停
止している。
ータ信号も、映像データ信号の取り込み動作が行われて
いない次段以降の駆動回路に出力されないので、例え
ば、駆動回路外部に配された外部配線や該外部配線を配
置するための外付けの基板等の浮遊容量の充放電は行わ
れない。さらに、次段以降の駆動回路において、例えば
映像データ信号の入力バッファと一時的に映像データ信
号をラッチする回路との間の動作による不要な消費電力
を削減することができる。
路の高速動作による消費電力や、外部配線等の浮遊容量
の充放電による消費電力を大幅に削減し、さらなる低消
費電力化を実現することができる。
ルス信号に加えて、映像データ信号も駆動回路間でカス
ケード接続されているので、映像データ信号を各駆動回
路に並列して供給するための共通配線としての外部配線
も不要となる。
で、その結果、表示素子用駆動回路をさらに小型化する
ことができる。また、外部配線を配置するための外付け
の基板を小型化、あるいは省略して、更なる表示素子用
駆動装置の小型化を実現することができる。
記の課題を解決するために、請求項1に記載の構成にお
いて、上記出力制御手段は、上記転送手段の出力のうち
の一つの出力に基づいて、上記クロック信号を次段の駆
動回路に出力していることを特徴としている。
送手段の出力のうちの一つの出力に基づいて、クロック
信号の出力のタイミングを決定している。従って、複雑
な構成は必要ではなく、簡単な構成の付加回路で上記出
力制御手段を構成することが可能である。
加させることなく、またコストアップも極力避けなが
ら、消費電力を削減することができる。
記の課題を解決するために、請求項2に記載の構成にお
いて、上記出力制御手段は、上記転送手段の出力のうち
の一つの出力に基づいて、上記クロック信号または/及
び上記映像データ信号を次段の駆動回路に出力している
ことを特徴としている。
送手段の出力のうちの一つの出力に基づいて、クロック
信号または/及び映像データ信号の出力のタイミングを
決定している。従って、複雑な構成は必要ではなく、簡
単な構成の付加回路で上記出力制御回路を構成すること
が可能である。
加させることなく、またコストアップも極力避けなが
ら、消費電力を削減することができる。
課題を解決するために、請求項1ないし4の何れか1項
に記載の表示素子用駆動装置と、該表示素子用駆動装置
により駆動される表示素子とを備えていることを特徴と
している。
何れか1項に記載されているような、低消費電力化、さ
らに小型化された表示素子用駆動装置が、表示モジュー
ルにおける表示素子を駆動している。
低コスト化が実現された表示モジュールを実現すること
ができる。
一形態について図1ないし図7に基づいて説明すれば、
以下のとおりである。
は、液晶表示素子(表示素子)としての液晶パネルを駆
動する、縦続接続された複数のソースドライバLSI
(LargeScale Integrated Circuit)(駆動回路)から
なる。
CP(Tape Carrier Package)に搭載されている。尚、
TCPとは、テープ・フィルムにドライバLSIを貼り
付けた薄型パッケージのことである。
画素数は、800画素×3(RGB)[ソース側]×6
00画素[ゲート側]である。上記各ソースドライバL
SIは、64階調表示を行い、100画素×3(RG
B)を駆動するものであるので、TCPに搭載されたソ
ースドライバLSIは8個必要となる。
装置を構成している複数のソースドライバLSIと、こ
れらソースドライバLSIの接続構成を図1、図2及び
図3に基づいて説明する。
ソースドライバLSIの構成は一例であり、これによっ
て限定されるものではない。
示素子用駆動装置は、ソース側の複数の駆動回路として
の8個のソースドライバLSI1と、これら8個のソー
スドライバLSI1に電圧や信号を供給するコントロー
ラ2とを備えている。上記8個のソースドライバLSI
1は縦続接続されており、以下ソースドライバLSI1
を互いに区別する必要がある場合には、1〜7段目のソ
ースドライバLSI1をそれぞれ第1〜第7ソースドラ
イバと記し、最終段のソースドライバLSI1を第8ソ
ースドライバと記す。
内部ロジック1aと、出力制御回路(出力制御手段)1
bとを備えている。
cc,GND,Vref 1〜9を有している。これら出力端
子VLS,Vcc,GND,Vref 1〜9からは、それぞ
れ、液晶パネル印加電圧調整用電圧VLS、電源電圧Vc
c、接地電位GND、及び64ビット階調表示用電圧Vr
ef 1〜9が出力される。尚、液晶パネル印加電圧調整
用電圧VLS、電源電圧Vcc、接地電位GND、及び64
ビット階調表示用電圧Vref 1〜9は、以下、電源関係
電圧と称する。これら電源関係電圧は、それぞれ共通の
配線を介して、上記第1〜第8ソースドライバに並列し
て供給されている。尚、出力制御回路1bへ接続される
電源電圧Vcc及び接地電位GNDの配線は省略されてい
る。
SSPI,LS,R・G・B,SCKを有している。こ
れら出力端子SSPI,LS,R・G・B,SCKから
は、ソースドライバ用スタートパルス信号SPI、ラッ
チ信号LS、映像データ信号R・G・B、クロック信号
CKの各種信号が出力される。出力される各信号は、第
1〜第8ソースドライバ間を接続する各接続配線によ
り、第1〜第8ソースドライバに入力されている。すな
わち、上記した各種信号は、第1〜第8ソースドライバ
間でカスケード接続されることにより、各ソースドライ
バへ順次伝搬されている構成となっている。
つ以上の装置を一方の出力がそれに続く装置の入力とな
るように接続することである。そこで、ここで用いられ
ているような、各種信号が第1〜第8ソースドライバ間
でカスケード接続されているとは、これら各種信号が、
あるソースドライバLSI1から、該ソースドライバL
SI1とカスケード接続されている次段のソースドライ
バLSI1へと順次伝搬されていることである。
SPI,LS,R・G・B,SCKから出力される各種
信号の流通経路について具体的に説明する。
力されたソースドライバ用スタートパルス信号SPI
は、まず第1ソースドライバに入力される。該第1ソー
スドライバに入力されたソースドライバ用スタートパル
ス信号SPIは、該ソースドライバ内部を転送され、ソ
ースドライバ用スタートパルス信号SPOとして出力さ
れる。該ソースドライバ用スタートパルス信号SPO
は、ソースドライバ用スタートパルス信号SPIとし
て、次段の第2ソースドライバに入力される。
出力された映像データ信号R・G・Bは、まず第1ソー
スドライバに入力される。これら各映像データ信号R・
G・Bは、それぞれ6ビットからなる。第1ソースドラ
イバに入力された映像データ信号R・G・Bは、後述す
る出力制御回路1bを経由して、該第1ソースドライバ
から次段の第2ソースドライバに入力される。
されたクロック信号CKは、まず、第1ソースドライバ
に入力される。該第1ソースドライバに入力されたクロ
ック信号CKは、後述する出力制御回路1bを経由し
て、該第1ソースドライバから、次段の第2ソースドラ
イバに入力される。
ートパルス信号SPI、映像データ信号R・G・B、及
びクロック信号CKは、それぞれ第1〜第8ソースドラ
イバ間の接続配線により、第8ソースドライバまで順次
伝搬される。
出力されたラッチ信号LSは、第1〜第8ソースドライ
バの内部配線、及び第1〜第8ソースドライバ間の接続
配線を用いることにより、第1〜第8ソースドライバに
並列して入力されている。
bに出力されるTrig信号については、後述する出力
制御回路1bと共に説明する。
ースドライバLSI1の内部ロジック1a、及び出力制
御回路1bの回路構成を、図2のブロック図に基づいて
説明する。
SI1は、内部ロジック1aを構成しているシフトレジ
スタ(転送手段)11、データラッチ回路12、サンプ
リングメモリ(選択手段)13、ホールドメモリ(ラッ
チ手段)14、基準電圧発生回路15、D/Aコンバー
タ16、及び出力回路17と、出力制御回路1bとを備
えている。
タ11には、コントローラ2の出力端子SSPIから出
力され、第1ソースドライバの入力端子SPinから入力
されたソースドライバ用スタートパルス信号SPIが入
力される。該ソースドライバ用スタートパルス信号SP
Iは、後述する映像データ信号R・G・Bの水平同期信
号と同期を取った同期信号である。
トローラ2の出力端子SCKから出力されて、第1ソー
スドライバの入力端子CKinから入力されたクロック信
号CKが入力される。
11は、上記ソースドライバ用スタートパルス信号SP
Iをスタートパルスとし、該ソースドライバ用スタート
パルス信号SPIのハイレベル期間に入力されたクロッ
ク信号CKの最初の立ち上がりにより、該ソースドライ
バ用スタートパルス信号SPIをシフトして転送する。
っており、該シフトレジスタ11の最終段(本実施の形
態においては100段)までシフトされて、第1ソース
ドライバの出力端子SPout から出力されるソースドラ
イバ用スタートパルス信号SPOは、次段の第2ソース
ドライバの入力端子SPinに、ソースドライバ用スター
トパルス信号SPIとして入力される。
ルス信号SPIは、最終段の第8ソースドライバまで、
同様にシフトされる。
段で構成されているシフトレジスタ11の98段目の出
力がTrig信号として取り出されて、出力制御回路1
bに入力されている。すなわち、一般的に説明すれば、
m段のシフトレジスタの内、(m−x)段からの出力を
Trig信号として後述の出力制御回路1bに入力させ
ていることになる(x=0,1,2,…,m−1)。
尚、本実施の形態において、シフトレジスタ11の98
段目の出力をTrig信号として使用していることによ
る作用効果については、後で詳細に説明する。
Bから出力された映像データ信号R・G・Bは、第1ソ
ースドライバの入力端子R1〜6in,G1〜6in,B1
〜6inから入力される。入力された該映像データ信号R
・G・Bは、各々並列的にデータラッチ回路12に入力
される。該映像データ信号R・G・Bは、データラッチ
回路12で一時的にラッチされた後、サンプリングメモ
リ13に送られる。尚、上記映像データ信号R・G・B
は、R(Red ),G(Green ),B(Blue)各々6ビッ
ト、計18ビットで構成されるカラーデジタル映像信号
である。
フトレジスタ11の各段の出力信号により、時分割で送
られてくる映像データ信号R・G・Bをサンプリング
し、後述のラッチ信号LS(コントローラ2の出力端子
LSから出力される)が入力されるまで記憶している。
いる映像データ信号R・G・Bは、次にホールドメモリ
14に入力される。そして、映像データ信号R・G・B
の1水平期間のデータが該ホールドメモリ14に入力さ
れた時点で、入力端子LSinから入力されたラッチ信号
LSによりラッチされる。該ホールドメモリ14は、次
の水平期間の映像データ信号R・G・Bがサンプリング
メモリ13からホールドメモリ14に入力されるまでの
間、映像データ信号R・G・Bの1水平期間のデータ保
持して、D/Aコンバータ16に出力する。このとき、
シフトレジスタ11及びサンプリングメモリ13は、次
の水平期間の新たな映像データ信号R・G・Bの取り込
みを行っている。
の出力端子Vref 1〜9から出力されて、第1〜第8ソ
ースドライバの入力端子Vref 1〜9に並列して入力さ
れる基準電圧を基に、例えば、抵抗分割により階調表示
に用いる64レベルの電圧を発生させる。
6ビットのデジタルの映像データ信号R・G・Bを、ア
ナログ信号に変換する。そして、出力回路17は、コン
トローラ2の出力端子VLSから出力され、第1〜第8ソ
ースドライバの入力端子VLSに並列して入力される液晶
パネル印加電圧調整用電圧VLSにより、64レベルのア
ナログ信号を増幅し、出力端子XO1〜XO100・Y
O1〜YO100・ZO1〜ZO100から液晶パネル
の入力端子(図示せず)へ出力する。
〜YO100・ZO1〜ZO100は、R,G,B各1
00端子の映像データ信号R・G・Bにそれぞれ対応す
るものである。尚、入力端子Vcc及びGNDは、電源電
圧Vcc及び接地電位GNDを供給するための電源用入力
端子である。
素子用駆動装置のソース側のシステムは、高速に動作す
るクロック信号CK等の各種信号が第1〜第8ソースド
ライバ間でそれぞれカスケード接続され、電源関係電圧
は、それぞれ共通の配線により、第1〜第8ソースドラ
イバに並列的に供給される構成となっている。
子CKin,R1〜6in,G1〜6in,B1〜6inから
入力されたクロック信号CK及び映像データ信号R・G
・Bは、ソースドライバLSI1内に設けられたAl線
(アルミニウム線)等からなる内部配線を使用すること
により、出力制御回路1bを経由して、出力端子CKou
t ,R1〜6out ,G1〜6out ,B1〜6out から出
力され、後段のソースドライバLSI1に入力されてい
る。
LSinから入力されたラッチ信号LSは、ソースドラ
イバLSI1内に設けられたAl線(アルミニウム線)
等からなる内部配線を使用することにより、出力制御回
路1bに入力されると共に、出力端子LSout から出力
されて、後段のソースドライバLSI1にも並列して供
給されている。
について具体的に説明する。出力制御回路1bは、Dタ
イプフリップフロップ(以下、DF/Fと称す)21
と、19個の2入力NANDゲート22と、19個のイ
ンバータ23とで構成されている。
圧Vccが、入力端子CKにはTrig信号が、リセット
R(Vccレベルでリセットされる)にはラッチ信号LS
が接続されている。該DF/F21の出力端子Qは、2
入力NANDゲート22の2入力端子の一方の入力端子
に接続されている。
Bは各6ビットずつで合計18ビットとなるため、上記
19個の2入力NANDゲート22のうち、18個の2
入力NANDゲート22aの他方の入力端子には、映像
データ信号R・G・Bが各々入力されている。該2入力
NANDゲート22aの出力は、それぞれインバータ2
3aを介して、18ビットの映像データ信号Ro・Go
・Boとして出力される。
ち、残り1個の2入力NANDゲート22bの他方の入
力端子は、クロック信号CKの入力端子CKinと接続さ
れている。該クロック信号CKが入力された2入力NA
NDゲート22bの出力は、インバータ23bを介して
クロック信号CKoとして出力される。
実施の形態に係る表示素子用駆動装置のシステム動作及
び各信号のタイミングチャートである。
と、第1〜第8ソースドライバ全てに、入力端子LSin
からラッチ信号LSが入力される。このHighレベル
のラッチ信号LSは、第1〜第8ソースドライバの出力
制御回路1bのDF/F21に入力される。このラッチ
信号LSの入力により、該出力制御回路1bはリセット
されるので、DF/F21の出力端子Qから出力される
信号はLowレベルとなる。従って、インバータ23か
ら出力される映像データ信号Ro・Go・Boとクロッ
ク信号CKoとは、共にLowレベルとなる。
後、ソースドライバ用スタートパルス信号SPIは、第
1ソースドライバに入力され、クロック信号CKに同期
を取り、内部ロジック1aの100段のシフトレジスタ
11内を転送される。該第1ソースドライバから出力さ
れたソースドライバ用スタートパルス信号SPOは、次
段の第2ソースドライバに、ソースドライバ用スタート
パルス信号SPIとして入力される。
信号としてシフトレジスタ11の98段目の出力が、出
力制御回路1bのDF/F21の入力端子CKから該D
F/F21に入力される。上記Trig信号の立ち上が
りに、該DF/F21は入力端子Dから入力されるHi
ghレベル(Vccレベル)の信号を出力端子Qから出力
する。
へ出力される信号がHighレベルになることにより、
ゲートが開かれる。これにより18ビットの映像データ
信号R・G・B及びクロック信号CKは、各々18ビッ
トの映像データ信号Ro・Go・Bo及びクロック信号
CKoとして、次段の第2ソースドライバへ出力され
る。
スドライバ用スタートパルス信号SPIが取り込まれた
後、映像データ信号Ro・Go・Bo及びクロック信号
CKoが第1ソースドライバから出力されるまでの期間
(図4での第1ソースドライバデータ取込み期間)に
は、第1ソースドライバ内のシフトレジスタ11、デー
タラッチ回路12及びサンプリングメモリ13は、先に
説明した通りの動作を行っている。
には、クロック信号CK及び映像データ信号R・G・B
が入力されないため、内部ロジック1a及び出力制御回
路1bの動作は行われていない。
びRout ・Gout ・Bout から出力されたクロック信号
CKo及び映像データ信号Ro・Go・Boは、次段の
第2ソースドライバの入力端子CKin及びRin・Gin・
Binから、クロック信号CK及び映像データ信号R・G
・Bとして入力される。それと共に、ソースドライバ用
スタートパルス信号SPIが該第2ソースドライバに取
り込まれると、該第2ソースドライバも、上記第1ソー
スドライバと同様に、動作を開始する。
同様に、第2ソースドライバに入力されたソースドライ
バ用スタートパルス信号SPIは、クロック信号CK
(第1ソースドライバからの出力)に同期を取り、内部
ロジック1aの100段のシフトレジスタ11により転
送される。シフトレジスタ11の最終段(100段)の
出力は、ソースドライバ用スタートパルス信号SPOと
して出力される。該ソースドライバ用スタートパルス信
号SPOは、次段の第3ソースドライバに、ソースドラ
イバ用スタートパルス信号SPIとして入力される。
レジスタ11の98段目の出力は、Trig信号とし
て、出力制御回路1bのDF/F21の入力端子CKに
入力される。該Trig信号の立ち上がりに、DF/F
21が入力端子Dから入力されるHighレベル(Vcc
レベル)の信号を出力端子Qから出力する。
へ出力される信号がHighレベルになることにより、
ゲートが開かれる。これにより映像データ信号R・G・
B及びクロック信号CKは、各々映像データ信号Ro・
Go・Bo及びクロック信号CKoとして、次段の第3
ソースドライバへ出力されることになる。
タートパルス信号SPIが取り込まれてから、上記映像
データ信号Ro・Go・Bo及びクロック信号CKoが
該第2ソースドライバから出力されるまでの期間、第1
及び第2ソースドライバ内のシフトレジスタ11、デー
タラッチ回路12、及びサンプリングメモリ13は、先
に説明したとおり、映像データの取り込み等の動作を行
っている。
には、映像データ信号R・G・B及びクロック信号CK
が入力されないので、内部ロジック1a及び出力制御回
路1bの動作は行われていない。
ータ信号R・G・Bは、出力制御回路1bにより、映像
データ信号R・G・Bの取り込み動作が行われていない
次段以降のソースドライバLSI1には入力されないよ
うに制御されている。これにより、動作させる必要のな
いソースドライバLSI1を不必要に動作させることが
ないので、消費電力を大幅に低減することができる。
ライバは、ソースドライバ用スタートパルス信号SPI
をクロック信号CKに同期して取り込むことにより、順
次動作を開始する。すなわち、内部ロジック1aのシフ
トレジスタ11におけるソースドライバ用スタートパル
ス信号SPIの転送と、転送された該ソースドライバ用
スタートパルス信号SPIによるシフトレジスタ11の
各段の出力とに基づいて、18ビットの映像データ信号
R・G・Bのサンプリングメモリ13ヘの取り込みを行
う。そして、最終的には、最終段の第8ソースドライバ
までの全てのソースドライバLSI1が、動作を行う。
間における各信号の詳細なタイミングチャートを図5に
示す。
8)には、前段の第n−1ソースドライバから出力され
たソースドライバ用スタートパルス信号SPOが、ソー
スドライバ用スタートパルス信号SPIとして入力され
る。上記第nソースドライバは、該ソースドライバ用ス
タートパルス信号SPIが入力された後、最初のクロッ
ク信号CK(図5ではCK1と記載)の入力時を開始時
とし、該第nソースドライバ内で上記クロック信号CK
に同期を取り転送される。
を基にして、上記第nソースドライバに入力された映像
データ信号R・G・Bは、サンプリングメモリ13の所
定のメモリ番地に入力される。
してソースドライバ用スタートパルス信号SPOを出力
する。この信号が、ソースドライバ用スタートパルス信
号SPIとして、次段の第n+1ソースドライバに入力
される。
タ11の98段目の出力は、Trig信号として出力制
御回路1bに入力される。上述したような出力制御回路
1bでの動作により、DF/F21の出力端子Qから出
力される信号がHighレベルになると、第nソースド
ライバは、第n+1ソースドライバにクロック信号CK
o及び映像データ信号Ro・Go・Boを出力する。
スドライバ用スタートパルス信号SPI(第nソースド
ライバから出力されたソースドライバ用スタートパルス
信号SPO)の入力後、最初に入力されたクロック信号
CK(図5に1と記載されている)から、第n+1ソー
スドライバ内で、上記クロック信号CKに同期を取り、
上記ソースドライバ用スタートパルス信号SPIの転送
を開始する。そして、シフトレジスタ11の各段の出力
に基づいて、映像データ信号R・G・Bはサンプリング
メモリ13の所定のメモリ番地に入力される。
0段のシフトレジスタ11における98段目の出力が、
Trig信号として取り出されている。前記した(m−
x)段で言えば、m=100,x=2の例となる。
発生させることで、図5に示すような時間Tを得ること
ができる。この時間Tを確保することにより、映像デー
タ信号R・G・B及びクロック信号CK(特にクロック
信号CK)をソースドライバ用スタートパルス信号SP
Iに先だって入力することになる。これにより、第n+
1ソースドライバがソースドライバ用スタートパルス信
号SPIを安定して取り込むことができる。
は、第nソースドライバのホールドメモリ14、D/A
コンバータ16及び出力回路17は、一つ前に入力され
たラッチ信号LSでラッチされた信号を出力し続けてい
る。
平期間分に必要な全映像データ信号R・G・Bが、最終
段の第8ソースドライバのサンプリングメモリ13に取
り込まれた段階で、コントローラ2からラッチ信号LS
が出力される。このラッチ信号LSの入力により、第1
〜第8ソースドライバは、サンプリングメモリ13にメ
モリされているデータを、ホールドメモリ14ヘ転送す
ると共に、D/Aコンバータ16及び出力回路17を介
して、液晶パネルヘ所定の駆動電圧として出力される。
御回路1bのDF/F21は、上記ラッチ信号LSによ
りリセットされ、一旦、出力されている映像データ信号
R・G・B及びクロック信号CKをLowレベルにす
る。その後、コントラローラ2から、次のソースドライ
バ用スタートパルス信号SPI及びクロック信号CKが
第1ソースドライバに入力されると、上述した動作を順
次行う。このような動作を600回繰り返すことで、8
00×600画素からなる1画面が表示されることにな
る。
路が省略されている。
ースドライバ並びにそのシステム構成を用いた液晶表示
モジュール(表示モジュール)のシステム構成を図6に
示す。
に係る表示用駆動装置を構成している複数の駆動回路と
してのソースドライバLSI1及びゲートドライバLS
I3と、該ソースドライバLSI1及びゲートドライバ
LSI3を搭載している各TCP4,5と、液晶表示素
子としての液晶パネル6と、コントローラ2が設けられ
たフレキシブル基板7とで構成されている。
は、TCP4上のTCP配線を介して、TCP4におけ
る液晶パネル6への出力端子に対して電気的に接続され
ている。TCP4における液晶パネル6への出力端子
(TCP配線)は液晶パネル6上のITO端子( Indium
Tin Oxide:インジウムすず酸化物)に、例えば、AC
F(Anisotropic Conductive Film :異方性導電膜)を
介して、熱圧着され電気的に接続されている。
CP配線とは、例えばACFやハンダを介して、電気的
に接続されている。
される映像データ信号R・G・B、クロック信号CK、
ラッチ信号LSは、コントラローラ2の各端子から、フ
レキシブル基板7上の各配線を通っている。
号は、該第1ソースドライバから出力され、フレキシブ
ル基板7上の配線を介して、次段の第2ソースドライバ
に入力される。以下、第3〜第8ソースドライバにも、
同様に、上記各信号が順次入力される。
ように、ソースドライバ用スタートパルス信号SPI
は、第1ソースドライバの入力端子SPinに入力され、
ソースドライバLSI1の内部ロジック1aのシフトレ
ジスタ11を転送される。該シフトレジスタ11の最終
段まで転送されたソースドライバ用スタートパルス信号
SPIは、ソースドライバ用スタートパルス信号SPO
として、出力端子SPout から出力される。
されたソースドライバ用スタートパルス信号SPOは、
再びフレキシブル基板7上の配線を介して、次段の第2
ソースドライバの入力端子SPinに、ソースドライバ用
スタートパルス信号SPIとして入力される。以下、第
3〜第8ソースドライバまで、同様にしてソースドライ
バ用スタートパルス信号SPIが転送される。
4ビット階調表示用電圧Vref 1〜9、及び液晶パネル
印加電圧調整用電圧VLSも同様に、コントローラ2の出
力端子Vcc,GND,Vref 1〜9,VLSからフレキシ
ブル基板7上の配線を介して、それぞれ第1〜第8ソー
スドライバに共通に供給されている。
CP5に搭載され、そのTCP配線はソースドライバL
SI1のTCP配線と同様に、液晶パネル6の端子、並
びにフレキシブル基板7の配線とそれぞれ電気的に接続
されている。
ロック信号GCK(コントラローラ2の出力端子GCK
から出力)と、電源電圧Vcc、接地電位GND、及び液
晶パネル印加電圧調整用電圧Vref 1〜2(コントロー
ラの出力端子Vcc,GND,Vref 1〜2から出力)
が、各ゲートドライバLSI3に供給されている。
号GSPI(コントローラの出力端子GSPIから出
力)が、第1ゲートドライバに入力されている。そし
て、該ゲートドライバ用スタートパルス信号GSPI
は、該第1ゲートドライバの内部を、ゲートドライバ用
クロック信号GCKに同期を取り転送されて出力され
る。出力されたゲートドライバ用スタートパルス信号G
SPIは、次段の第2ゲートドライバへ入力されてい
る。
細は、先に説明した通りである。
7に、ソースドライバLSI1を搭載した際の断面図を
図7に示す。
いる液晶パネル側端子6bと、ソースドライバLSI1
を搭載したTCP配線とは、ACFを介して熱圧着によ
り電気的に接続され、かつ固定されている。一方、TC
P配線とフレキシブル基板7のTCP配線部とは、上記
ACFもしくはハンダ付けにより電気的に接続、かつ固
定されている。上記ソースドライバLSI1は、バンプ
を介してTCP配線(インナーリード部)と接続され
る。TCP配線における接続部以外は、ソルダーレジス
トで保護されている。尚、図7では、ソースドライバL
SI1を保護するための封止材は省略されている。
ース側の12本の電源関係電圧(電源電圧Vcc、接地電
位GND,64ビット階調表示用電圧Vref1〜9,
液晶パネル印加電圧調整用電圧VLS)の配線は、外付
けの基板であるフレキシブル基板7上の配線を介して、
第1〜第8ソースドライバに並列に各電圧を供給してい
る。
ドライバ用スタートパルス信号SPI、クロック信号C
K、ラッチ信号LS、映像データ信号R・G・B各6ビ
ット)は、上記フレキシブル基板7上の配線を介して、
隣接する第1〜第8ソースドライバ間を接続している。
これらの信号線は、フレキシブル基板7上の配線を介し
て接続されているが、電源関係電圧の配線のように配線
長が長くないため、浮遊容量等は小さい。従って、高速
なクロック信号CKの動作にも問題はない。
は第1〜第8ソースドライバ間で接続することで、浮遊
容量等の影響を極力減らし、電源関係電圧の配線はフレ
キシブル基板7上等の外部配線を使用することで配線抵
抗を下げている。
素子用駆動装置は、クロック信号CK及び映像データ信
号R・G・Bを、出力制御回路1bにより、映像データ
信号R・G・Bの取り込み動作が行われていない次段以
降のソースドライバLSI1には入力されないように制
御されているので、動作させる必要のないソースドライ
バLSI1を不必要に動作させることがない。また、上
記出力制御回路1bは、シフトレジスタ11の出力のう
ちの1つの出力により、クロック信号CK及び映像デー
タ信号R・G・Bの出力のタイミングを決定する構成で
あるので、複雑な回路構成は必要ではない。これによ
り、高速に動作する信号線をソースドライバLSI1間
でカスケード接続させて高速処理を行い、かつサイズを
大幅に増加させることなく、消費電力を大幅に低減する
ことができる。
用いることにより、液晶表示モジュールの軽量化、薄型
化、小型化及び低コスト化を実現することができる。
信号線は、第1〜第8ソースドライバに入力端子LSi
n、出力端子LSout を設けることにより、隣接する第
1〜第8ソースドライバ間で接続されている。しかし、
上記ラッチ信号LSは低速であるため、出力端子LSou
t を廃し、電源関係電圧の配線と同じく、第1〜第8ソ
ースドライバに並列に、入力端子LSinから供給する構
成でも良い。
ースドライバでは、クロック信号CKと映像データ信号
R・G・Bとが、共に出力制御回路1bを介して制御さ
れている構成となっているが、クロック信号CKに対し
てのみ出力制御回路1bを介して制御を行い、映像デー
タ信号R・G・Bは、そのまま第1〜第8ソースドライ
バ内の配線を介して、出力端子Rout ・Gout ・Bout
から出力される構成とすることもできる。
ないソースドライバLSI1内にも映像データ信号R・
G・Bが出力されるので、例えばフレキシブル基板7等
の外部基板の不要容量を充放電する。従って、クロック
信号CKと映像データ信号R・G・Bとの両方を出力制
御回路1bにより制御する構成よりも不要な消費電力が
増えることになる。しかし、18ビットの映像データ信
号R・G・Bが出力制御回路1bを経由しないので、出
力制御回路1bのNANDゲート22a及びインバータ
23aの回路を削減することができ、コストダウンにつ
ながるという効果を奏する。
態について、図8ないし図11に基づいて説明すれば、
以下のとおりである。尚、説明の便宜上、前記した実施
の形態1で説明した部材と同様の作用を行う部材につい
ては同一の番号を付記し、その説明を省略する。
は、ソースドライバLSI(駆動回路)31が前記した
実施の形態1のソースドライバLSI1の変形したもの
であること以外は、実施の形態1の表示素子用駆動装置
とほぼ同様の構成である。
示素子用駆動装置は、ソース側の複数の駆動回路として
の8個のソースドライバLSI31と、これら8個のソ
ースドライバLSI31に電圧や信号を供給するコント
ローラ2とを備えている。上記8個のソースドライバL
SI31は縦続接続されており、以下ソースドライバL
SI31を互いに区別する必要がある場合には、1〜7
段目のソースドライバLSI31をそれぞれ第1〜第7
ソースドライバと記し、最終段のソースドライバLSI
31を第8ソースドライバと記す。
れ内部ロジック31aと、出力制御回路1bとを備えて
おり、内部ロジック31aは実施の形態1の内部ロジッ
ク1aとほぼ同様の動作を行う。
動装置を構成しているソースドライバLSI31のシス
テム構成を示すブロック図である。
ドライバLSI31は、各種信号線に加えて、電源関係
電圧の配線も、A1線等のソースドライバLSI31の
内部配線を用いて、隣接する第1〜第8ソースドライバ
間をカスケード接続している構成となっている。尚、図
9に示すように、電源関係電圧である電源電圧Vccおよ
び接地電位GNDも、それぞれ内部ロジック31a及び
出力制御回路1bの内部回路に供給されている。これら
電源関係電圧の動作は、実施の形態1に係る表示素子用
駆動装置と同じであるのでその説明は省略する。また、
出力制御回路1bへ接続される電源電圧Vcc及び接地電
位GNDの配線は省略されている。
本実施の形態の液晶モジュールは、図10に示すよう
に、実施の形態1の液晶モジュールにおいて、隣接する
TCP4を電気的に接続するとともに、ソースドライバ
LSI31内に設けられたAl線等からなる内部配線を
使用することによって、各種信号及び電源関係電圧がT
CP4内部を通って伝達するようにし、外部配線を供給
するための外付けの基板であるフレキシブル基板7を排
するものである。
TCP4を、液晶パネル6に接続する接続形態を図11
に示す。
1のソースドライバLSI1と同様に、TCP4に搭載
されている。該ソースドライバLSI31を搭載した各
TCP4の側面に配されたTCP配線4aと、下側基板
6aの接続用配線(ITO配線)6cとを接続し、該接
続用配線6cを介して互いに隣接するTCP4のTCP
配線4aと電気的に接続している。この接続は、TCP
出力端子4bと液晶パネル側端子6bとの接続と同時
に、同じACFを介して熱圧着を行うことで実現でき
る。
圧の外部配線を供給するフレキシブル基板7をなくすこ
とができる。図示していないが、コントラローラ2は、
別途フレキシブル基板7に搭載されて、先と同様に液晶
パネル6上の液晶パネル側端子6bに接続することで搭
載することができる。
用駆動装置は、消費電力を大幅に削減できることに加え
て、軽量化、小型化、及び低コスト化を実現することが
できる。
ールも、上記のような低消費電力化、薄型化、軽量化、
小型化及び低コスト化を実現した表示素子用駆動装置を
搭載しているので、この特性を生かしての低消費電力
化、薄型化、軽量化、小型化及び低コスト化を実現でき
る。
液晶パネル6の接続用配線6cを使用して、隣接するT
CP4同士を接続するものであるが、他の方法として液
晶パネル上の配線は使用せず、隣接するTCPの配線同
士を重ね合わせて接続することもできる。この方法は、
本出願人による特開平5−297394号公報や特開平
6−3684号公報や特開平10−214858号公報
等に開示されている。
(フレキシブル基板7あるいはプリント基板)をなくす
ことできるので、液晶モジュールの低価格化及び小型化
が実現できる。
示素子用駆動装置は、各駆動回路は、次段の駆動回路へ
のスタートパルス信号の出力時、または出力より所定時
間だけ早い出力所定時間前まで、クロック信号の次段の
駆動回路への出力を停止する出力制御手段を有している
構成である。
路において、転送手段、選択手段、ラッチ手段等の高速
動作による消費電力や、外部配線等の浮遊容量の充放電
による消費電力を大幅に削減し、表示素子用駆動装置の
低消費電力化を実現することができるという効果を奏す
る。
示素子用駆動装置の小型化を実現することができる。ま
た、外部配線を配置するための外付けの基板を小型化、
あるいは省略して、更なる表示素子用駆動装置の小型化
を実現することができるという効果も併せて奏する。
は、映像データ信号は、複数の駆動回路間でカスケード
接続されており、上記出力制御手段は、次段の駆動回路
へのスタートパルス信号の出力時、または出力より所定
時間だけ早い出力所定時間前まで、上記映像データ信号
の次段の駆動回路への出力を停止する構成である。
加えて、動作させる必要のない駆動回路の高速動作によ
る消費電力や、外部配線等の浮遊容量の充放電による消
費電力を大幅に削減し、さらなる低消費電力化を実現す
ることができるという効果を奏する。
の結果、表示素子用駆動回路をさらに小型化することが
できる。また、外部配線を配置するための外付けの基板
を小型化、あるいは省略して、更なる表示素子用駆動装
置の小型化を実現することができるという効果も併せて
奏する。
は、上記出力制御手段は、上記転送手段の出力のうちの
一つの出力に基づいて、上記クロック信号を次段の駆動
回路に出力している構成である。
加えて、駆動回路のサイズを大幅に増加させることな
く、またコストアップも極力避けながら、消費電力を削
減することができるという効果を奏する。
は、上記出力制御手段は、上記転送手段の出力のうちの
一つの出力に基づいて、上記クロック信号または/及び
上記映像データ信号を次段の駆動回路に出力している構
成である。
加えて、駆動回路のサイズを大幅に増加させることな
く、またコストアップも極力避けながら、消費電力を削
減することができるという効果を奏する。
請求項1ないし4の何れか1項に記載の表示素子用駆動
装置と、該表示素子用駆動装置により駆動される表示素
子とを備えている構成である。
低コスト化が実現された表示モジュールを実現すること
ができるという効果を奏する。
動装置のシステム構成を示す説明図である。
イバLSIの構成を示すブロック図である。
回路の回路図である。
タイミングチャートである。
る各種信号を示すタイミングチャートである。
ルの実施の一形態を示す平面図である。
イバLSIの搭載状態を示す断面図である。
動装置のシステム構成を示す説明図である。
イバLSIの構成を示すブロック図である。
ールの実施の一形態を示す平面図である。
ライバLSIの搭載状態を示す説明図である。
示す説明図である。
ースドライバLSIの構成を示すブロック図である。
信号を示すタイミングチャートである。
る従来の表示素子用駆動装置の構成を示すブロック図で
ある。
る従来の表示素子用駆動装置の構成を示すブロック図で
ある。
成を示す説明図である。
ースドライバLSIの構成を示すブロック図である。
成を示す説明図である。
Claims (5)
- 【請求項1】映像データ信号に基づいて表示素子を駆動
する、縦続接続された複数の駆動回路からなり、 該駆動回路には、クロック信号に同期してスタートパル
ス信号をシフトして転送する転送手段と、該転送手段の
出力に基づいて映像データ信号を選択する選択手段と、
該選択手段により選択された映像データ信号をラッチ信
号によってラッチするラッチ手段とが設けられ、 少なくとも上記クロック信号及びスタートパルス信号
が、上記駆動回路間でカスケード接続されている表示素
子用駆動装置において、 上記各駆動回路は、次段の駆動回路へのスタートパルス
信号の出力時、または出力より所定時間だけ早い出力所
定時間前まで、上記クロック信号の次段の駆動回路への
出力を停止する出力制御手段を有していることを特徴と
する表示素子用駆動装置。 - 【請求項2】上記映像データ信号は、上記複数の駆動回
路間でカスケード接続されており、 上記出力制御手段は、次段の駆動回路へのスタートパル
ス信号の出力時、または出力より所定時間だけ早い出力
所定時間前まで、上記映像データ信号の次段の駆動回路
への出力を停止することを特徴とする請求項1に記載の
表示素子用駆動装置。 - 【請求項3】上記出力制御手段は、上記転送手段の出力
のうちの一つの出力に基づいて、上記クロック信号を次
段の駆動回路に出力していることを特徴とする請求項1
に記載の表示素子用駆動装置。 - 【請求項4】上記出力制御手段は、上記転送手段の出力
のうちの一つの出力に基づいて、上記クロック信号また
は/及び上記映像データ信号を次段の駆動回路に出力し
ていることを特徴とする請求項2に記載の表示素子用駆
動装置。 - 【請求項5】請求項1ないし4の何れか1項に記載の表
示素子用駆動装置と、該表示素子用駆動装置により駆動
される表示素子とを備えていることを特徴とする表示モ
ジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04706499A JP3647666B2 (ja) | 1999-02-24 | 1999-02-24 | 表示素子用駆動装置及びそれを用いた表示モジュール |
US09/478,003 US6456271B1 (en) | 1999-02-24 | 2000-01-05 | Display element driving devices and display module using such a device |
KR1020000000714A KR100353048B1 (ko) | 1999-02-24 | 2000-01-07 | 표시소자용 구동장치 및 이를 사용한 표시모듈 |
TW089100221A TW511043B (en) | 1999-02-24 | 2000-01-07 | Display element driving device and display module using such a device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04706499A JP3647666B2 (ja) | 1999-02-24 | 1999-02-24 | 表示素子用駆動装置及びそれを用いた表示モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000242240A true JP2000242240A (ja) | 2000-09-08 |
JP3647666B2 JP3647666B2 (ja) | 2005-05-18 |
Family
ID=12764739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04706499A Expired - Fee Related JP3647666B2 (ja) | 1999-02-24 | 1999-02-24 | 表示素子用駆動装置及びそれを用いた表示モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US6456271B1 (ja) |
JP (1) | JP3647666B2 (ja) |
KR (1) | KR100353048B1 (ja) |
TW (1) | TW511043B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001306015A (ja) * | 2000-02-18 | 2001-11-02 | Semiconductor Energy Lab Co Ltd | 画像表示装置の駆動回路、および電子機器 |
JP2003084721A (ja) * | 2001-09-12 | 2003-03-19 | Fujitsu Display Technologies Corp | 表示装置用駆動回路装置とそれを利用した表示装置 |
US6771248B2 (en) | 2000-10-27 | 2004-08-03 | Sharp Kabushiki Kaisha | Display module |
JP2006023589A (ja) * | 2004-07-08 | 2006-01-26 | Sanyo Electric Co Ltd | 液晶表示装置 |
KR100548840B1 (ko) * | 2001-04-26 | 2006-02-02 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
JP2006072328A (ja) * | 2004-08-31 | 2006-03-16 | Samsung Sdi Co Ltd | 簡素化された電子放出ディスプレイ装置 |
KR100813138B1 (ko) | 2005-08-12 | 2008-03-17 | 세이코 엡슨 가부시키가이샤 | 신호 전송 회로와 전기 광학 장치 및 전자 기기 |
JP2008107780A (ja) * | 2006-09-29 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 信号伝達回路,表示データ処理装置,および表示装置 |
JP2011070189A (ja) * | 2009-09-25 | 2011-04-07 | Lg Display Co Ltd | 表示装置用駆動回路 |
CN102693707A (zh) * | 2011-03-22 | 2012-09-26 | 联咏科技股份有限公司 | 显示装置与其驱动方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100666317B1 (ko) | 1999-12-15 | 2007-01-09 | 삼성전자주식회사 | 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법 |
US6702407B2 (en) * | 2000-01-31 | 2004-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Color image display device, method of driving the same, and electronic equipment |
JP4783890B2 (ja) * | 2000-02-18 | 2011-09-28 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP4190706B2 (ja) * | 2000-07-03 | 2008-12-03 | Necエレクトロニクス株式会社 | 半導体装置 |
JP4562963B2 (ja) * | 2001-08-16 | 2010-10-13 | 株式会社日立製作所 | 液晶表示装置 |
JP2003162262A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Display Technologies Corp | 液晶パネル駆動回路及び液晶表示装置 |
JP2003167557A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | 半導体装置および液晶表示パネルドライバ装置 |
JP4678755B2 (ja) * | 2004-08-06 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | 液晶表示装置,ソースドライバ,及びソースドライバ動作方法 |
TWI301606B (en) * | 2004-08-09 | 2008-10-01 | Chi Mei Optoelectronics Corp | Device for generating gamma correction voltage and display ultilizing the same |
JP4736614B2 (ja) * | 2005-08-12 | 2011-07-27 | セイコーエプソン株式会社 | 信号伝送回路及び電気光学装置並びに電子機器 |
JP2007171592A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 表示駆動装置、表示信号転送装置、および表示装置 |
KR20070080933A (ko) * | 2006-02-09 | 2007-08-14 | 삼성전자주식회사 | 표시 장치, 이를 위한 구동 장치 및 방법 |
TW200737109A (en) * | 2006-03-30 | 2007-10-01 | Au Optronics Corp | Display module |
JP5027435B2 (ja) * | 2006-03-31 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US20080221434A1 (en) * | 2007-03-09 | 2008-09-11 | Voegele James W | Displaying an internal image of a body lumen of a patient |
US20090262292A1 (en) * | 2008-04-16 | 2009-10-22 | Au Optronics Corporation | Electrical connectors between electronic devices |
TWI426446B (zh) * | 2009-12-31 | 2014-02-11 | Ite Tech Inc | 資料處理模組、堆疊式資料傳輸系統、發光模組、顯示系統及資料處理方法 |
US9165509B2 (en) * | 2011-04-28 | 2015-10-20 | Sharp Kabushiki Kaisha | Display module, display device comprising same, and electronic device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3752232T2 (de) * | 1986-08-18 | 1999-04-29 | Canon K.K., Tokio/Tokyo | Anzeigegerät |
JP3142319B2 (ja) | 1991-09-12 | 2001-03-07 | 富士通株式会社 | 制御回路 |
KR950007126B1 (ko) * | 1993-05-07 | 1995-06-30 | 삼성전자주식회사 | 액정 디스플레이 구동장치 |
JP3165594B2 (ja) | 1994-08-12 | 2001-05-14 | シャープ株式会社 | 表示駆動装置 |
JPH08263016A (ja) * | 1995-03-17 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
JPH08262402A (ja) | 1995-03-24 | 1996-10-11 | Sharp Corp | 液晶表示駆動装置 |
JP3277106B2 (ja) | 1995-08-02 | 2002-04-22 | シャープ株式会社 | 表示装置の駆動装置 |
JPH0968949A (ja) | 1995-08-31 | 1997-03-11 | Nec Kansai Ltd | 液晶駆動回路 |
US5828357A (en) | 1996-03-27 | 1998-10-27 | Sharp Kabushiki Kaisha | Display panel driving method and display apparatus |
JP3294114B2 (ja) * | 1996-08-29 | 2002-06-24 | シャープ株式会社 | データ信号出力回路および画像表示装置 |
-
1999
- 1999-02-24 JP JP04706499A patent/JP3647666B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-05 US US09/478,003 patent/US6456271B1/en not_active Expired - Fee Related
- 2000-01-07 TW TW089100221A patent/TW511043B/zh not_active IP Right Cessation
- 2000-01-07 KR KR1020000000714A patent/KR100353048B1/ko not_active IP Right Cessation
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001306015A (ja) * | 2000-02-18 | 2001-11-02 | Semiconductor Energy Lab Co Ltd | 画像表示装置の駆動回路、および電子機器 |
US6771248B2 (en) | 2000-10-27 | 2004-08-03 | Sharp Kabushiki Kaisha | Display module |
US7102609B2 (en) | 2001-04-26 | 2006-09-05 | Hitachi, Ltd. | Liquid crystal display |
KR100548840B1 (ko) * | 2001-04-26 | 2006-02-02 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
JP2003084721A (ja) * | 2001-09-12 | 2003-03-19 | Fujitsu Display Technologies Corp | 表示装置用駆動回路装置とそれを利用した表示装置 |
JP2006023589A (ja) * | 2004-07-08 | 2006-01-26 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2006072328A (ja) * | 2004-08-31 | 2006-03-16 | Samsung Sdi Co Ltd | 簡素化された電子放出ディスプレイ装置 |
KR100813138B1 (ko) | 2005-08-12 | 2008-03-17 | 세이코 엡슨 가부시키가이샤 | 신호 전송 회로와 전기 광학 장치 및 전자 기기 |
JP2008107780A (ja) * | 2006-09-29 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 信号伝達回路,表示データ処理装置,および表示装置 |
JP2011070189A (ja) * | 2009-09-25 | 2011-04-07 | Lg Display Co Ltd | 表示装置用駆動回路 |
CN102034415A (zh) * | 2009-09-25 | 2011-04-27 | 乐金显示有限公司 | 用于显示装置的驱动电路 |
CN102034415B (zh) * | 2009-09-25 | 2013-06-05 | 乐金显示有限公司 | 用于显示装置的驱动电路 |
US9240136B2 (en) | 2009-09-25 | 2016-01-19 | Lg Display Co., Ltd. | Driving circuit for display device |
CN102693707A (zh) * | 2011-03-22 | 2012-09-26 | 联咏科技股份有限公司 | 显示装置与其驱动方法 |
CN102693707B (zh) * | 2011-03-22 | 2014-11-05 | 联咏科技股份有限公司 | 显示装置与其驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3647666B2 (ja) | 2005-05-18 |
KR100353048B1 (ko) | 2002-09-16 |
US6456271B1 (en) | 2002-09-24 |
TW511043B (en) | 2002-11-21 |
KR20000062443A (ko) | 2000-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3647666B2 (ja) | 表示素子用駆動装置及びそれを用いた表示モジュール | |
KR100355312B1 (ko) | 표시용 구동장치 및 이를 사용한 액정모듈 | |
US7999799B2 (en) | Data transfer method and electronic device | |
TWI404008B (zh) | 行驅動器及具有此驅動器之平坦面板顯示器 | |
US6603466B1 (en) | Semiconductor device and display device module | |
US6147672A (en) | Display signal interface system between display controller and display apparatus | |
JP3638123B2 (ja) | 表示モジュール | |
US20080001944A1 (en) | Low power lcd source driver | |
JP3739663B2 (ja) | 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置 | |
JP4088422B2 (ja) | 表示データの伝送方法及び液晶表示装置 | |
JP2009092729A (ja) | 電気光学装置および電子機器 | |
KR20090010933A (ko) | 반도체 집적회로, 표시장치 및 전자회로 | |
US7992063B2 (en) | Control circuit for releasing residual charges | |
US6909418B2 (en) | Image display apparatus | |
US7245281B2 (en) | Drive circuit device for display device, and display device using the same | |
JP4390451B2 (ja) | 表示装置およびデータ側駆動回路 | |
WO2006121914A2 (en) | Pixel slice architecture for flat panel display technology | |
JP2003295836A (ja) | 液晶表示装置及びそのドライバ | |
US20100053060A1 (en) | Control Signal Generation Method of Integrated Gate Driver Circuit Integrated Gate Driver Circuit and Liquid Crystal Display Device | |
US7158128B2 (en) | Drive unit and display module including same | |
US7079104B2 (en) | Semiconductor device and liquid crystal panel display driver | |
JPH08248926A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
JP4019851B2 (ja) | 電流駆動装置 | |
JP3222882B2 (ja) | 表示パネル駆動用ドライバ駆動方法および表示装置 | |
JP2003347919A (ja) | カスケード接続回路およびその回路を備えた電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |