JP2000236485A - Solid-state image pickup device - Google Patents
Solid-state image pickup deviceInfo
- Publication number
- JP2000236485A JP2000236485A JP11035765A JP3576599A JP2000236485A JP 2000236485 A JP2000236485 A JP 2000236485A JP 11035765 A JP11035765 A JP 11035765A JP 3576599 A JP3576599 A JP 3576599A JP 2000236485 A JP2000236485 A JP 2000236485A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- vertical
- bias current
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、固体撮像装置に関
する。さらに詳しくは、転送速度などの変化に応じて固
体撮像装置を省電力化する技術に関する。[0001] The present invention relates to a solid-state imaging device. More specifically, the present invention relates to a technique for saving power of a solid-state imaging device according to a change in a transfer speed or the like.
【０００２】[0002]
【従来の技術】従来、固体撮像装置において、画素単位
に増幅素子を設けたものが知られている。図３は、この
種の固体撮像装置１０を示す図である。図３において、
固体撮像装置１０の受光面には、複数の単位画素１がマ
トリックス状に配列される。これらの単位画素１は、光
電変換を行うホトダイオードＰＤと、電荷転送用のＭＯ
ＳスイッチＱＴと、電荷リセット用のＭＯＳスイッチＱ
Ｐと、行選択用のＭＯＳスイッチＱＸと、増幅素子ＱＡ
とからそれぞれ構成されている。2. Description of the Related Art Conventionally, a solid-state imaging device in which an amplification element is provided for each pixel has been known. FIG. 3 is a diagram illustrating a solid-state imaging device 10 of this type. In FIG.
A plurality of unit pixels 1 are arranged in a matrix on a light receiving surface of the solid-state imaging device 10. These unit pixels 1 include a photodiode PD for performing photoelectric conversion and an MO for charge transfer.
S switch QT and charge reset MOS switch Q
P, a MOS switch QX for selecting a row, and an amplifying element QA
Respectively.
【０００３】このような単位画素１の出力は、垂直列ご
とに共通接続され、垂直読み出し線２を形成する。この
ような垂直読み出し線２には、それぞれ定電流源４が接
続される。この定電流源４は、垂直読み出し線２を介し
て、単位画素１内の増幅素子ＱＡにバイアス電流ＩＢの
供給を行う。The outputs of such unit pixels 1 are commonly connected for each vertical column to form a vertical read line 2. A constant current source 4 is connected to each of the vertical read lines 2. The constant current source 4 supplies a bias current IB to the amplification element QA in the unit pixel 1 via the vertical readout line 2.
【０００４】また、固体撮像装置１０には、垂直シフト
レジスタ３が設けられる。この垂直シフトレジスタ３
は、ＭＯＳスイッチＱＴ，ＱＰ，ＱＸの開閉を制御して
単位画素１の画素出力を垂直読み出し線２上に出力す
る。さらに、垂直読み出し線２の出力端には、水平転送
回路８が設けられる。この水平転送回路８は、垂直読み
出し線２上を垂直転送される画素出力をラインごとに取
り込み、水平転送を実行する。[0006] The solid-state imaging device 10 is provided with a vertical shift register 3. This vertical shift register 3
Controls the opening and closing of the MOS switches QT, QP, QX to output the pixel output of the unit pixel 1 onto the vertical readout line 2. Further, a horizontal transfer circuit 8 is provided at an output end of the vertical read line 2. The horizontal transfer circuit 8 captures the pixel output vertically transferred on the vertical readout line 2 for each line and executes horizontal transfer.
【０００５】また一方、本出願人は、特開平１０−３１
３４２６号公報において、動き検出用の固体撮像装置を
開示している。この固体撮像装置では、単位画素内の増
幅素子の記憶機能を利用して、過去の画素出力を単位画
素ごとに記憶する。このように記憶された過去の画素出
力と、最新の画素出力とは、垂直転送回路によって時分
割に垂直読み出し線へ出力される。このように時分割転
送される新旧の画素出力は、水平転送の時点で比較さ
れ、被写体の動きを示す動き検出信号が生成される。On the other hand, the present applicant has disclosed in Japanese Patent Laid-Open No. Hei 10-31
Japanese Patent No. 3426 discloses a solid-state imaging device for motion detection. In this solid-state imaging device, the past pixel output is stored for each unit pixel using the storage function of the amplification element in the unit pixel. The past pixel output and the latest pixel output stored in this way are output to the vertical readout line in a time division manner by the vertical transfer circuit. The new and old pixel outputs thus time-divisionally transferred are compared at the time of horizontal transfer, and a motion detection signal indicating the motion of the subject is generated.
【０００６】[0006]
【発明が解決しようとする課題】ところで、上述したよ
うな従来例では、単位画素内の増幅素子を駆動するた
め、垂直読出し線ごとにバイアス電流ＩＢが供給され
る。３０〜６０フレーム／秒程度の通常の転送速度を実
現する場合、バイアス電流ＩＢとしては、例えば２０μ
Ａ程度もしくはそれ以上の電流量が必要となる。By the way, in the conventional example as described above, a bias current IB is supplied for each vertical read line in order to drive an amplifying element in a unit pixel. In order to realize a normal transfer speed of about 30 to 60 frames / sec, the bias current IB is, for example, 20 μm.
A current amount of about A or more is required.
【０００７】このバイアス電流ＩＢは、垂直読み出し線
２の本数（水平画素数）だけ必要となるため、固体撮像
装置全体としては、 （バイアス電流ＩＢ）×（水平画素数） の電流量が消費される。そのため、１画素分のバイアス
電流ＩＢの値は小さいが、バイアス電流の総量は非常に
大きくなる。Since this bias current IB is required for the number of vertical readout lines 2 (the number of horizontal pixels), a current amount of (bias current IB) × (the number of horizontal pixels) is consumed for the entire solid-state imaging device. You. Therefore, the value of the bias current IB for one pixel is small, but the total amount of the bias current is very large.
【０００８】特に、近年の水平画素数の増加に伴い、全
消費電流に占めるバイアス電流の割合は大きくなる傾向
にあり、固体撮像装置の省電力化を阻む大きな要因とな
っている。そこで、本発明では、上述した問題点を解決
して、固体撮像装置の省電力化を実現することを目的と
する。In particular, as the number of horizontal pixels increases in recent years, the ratio of the bias current to the total current consumption tends to increase, which is a major factor that hinders power saving of the solid-state imaging device. Therefore, it is an object of the present invention to solve the above-described problems and realize power saving of a solid-state imaging device.
【０００９】[0009]
【課題を解決するための手段】（請求項１）請求項１に
記載の発明は、マトリックス状に配列されて入射光に応
じた信号電荷を蓄積する複数の受光部と、受光部ごとに
設けられて信号電荷に応じた画素出力を生成する増幅回
路と、受光部の垂直列ごとに設けられる垂直読み出し線
と、増幅回路の画素出力を垂直読み出し線を介して垂直
転送する垂直転送回路と、垂直読み出し線ごとに設けら
れて垂直読み出し線を介して増幅回路へバイアス電流を
供給するバイアス電流源と、垂直読み出し線から出力さ
れる画素出力を水平転送する水平転送回路とを備えてな
る固体撮像装置において、バイアス電流源の供給するバ
イアス電流の値を変更する電流可変回路を設けたことを
特徴とする。According to a first aspect of the present invention, there are provided a plurality of light receiving portions arranged in a matrix and storing signal charges corresponding to incident light, and provided for each of the light receiving portions. An amplifier circuit that generates a pixel output according to the signal charge, a vertical read line provided for each vertical column of the light receiving unit, and a vertical transfer circuit that vertically transfers the pixel output of the amplifier circuit via the vertical read line, A solid-state imaging device including a bias current source provided for each vertical read line and supplying a bias current to an amplifier circuit via the vertical read line, and a horizontal transfer circuit for horizontally transferring a pixel output output from the vertical read line. The device is characterized in that a current variable circuit for changing a value of a bias current supplied from a bias current source is provided.
【００１０】このような構成では、電流可変回路の追加
により、従来、一定電流であった増幅回路のバイアス電
流を変更することが可能となる。増幅回路のバイアス電
流が変化すると、増幅回路の出力インピーダンス、ダイ
ナミックレンジ、ゲイン、応答速度、周波数特性および
波形特性などの回路スペックが変化する。したがって、
固体撮像装置の使用形態から決定される回路スペックに
応じて、電流可変回路で余分なバイアス電流を制限する
ことにより、固体撮像装置の省電力化を確実に実現する
ことが可能となる。In such a configuration, by adding the current variable circuit, it is possible to change the bias current of the amplifier circuit, which was conventionally a constant current. When the bias current of the amplifier circuit changes, circuit specifications such as the output impedance, dynamic range, gain, response speed, frequency characteristics, and waveform characteristics of the amplifier circuit change. Therefore,
By limiting the extra bias current with the current variable circuit according to the circuit specifications determined from the usage of the solid-state imaging device, it is possible to reliably realize the power-saving of the solid-state imaging device.
【００１１】特に、本発明では、画素単位の設けられる
増幅回路のバイアス電流を可変するため、 （バイアス電流の制限量）×（水平画素数） に相当する大量の電流量をまとめて削減することが可能
となる。また、このように、バイアス電流を一様に可変
する際には、多数のバイアス電流源を個々にコントロー
ルする必要は特にない。例えば、バイアス電流の基準と
なる基準電圧や基準電流などを可変するのみで、多数の
バイアス電流源のバイアス電流を一度にかつ容易に可変
することが可能となる。In particular, in the present invention, since the bias current of the amplifier circuit provided for each pixel is made variable, a large amount of current corresponding to (a limit amount of the bias current) × (the number of horizontal pixels) is collectively reduced. Becomes possible. Further, when the bias current is uniformly varied, it is not particularly necessary to individually control a large number of bias current sources. For example, it is possible to easily and simultaneously change the bias currents of a large number of bias current sources only by changing the reference voltage, the reference current, etc., which are the references of the bias current.
【００１２】したがって、その他多数の分散配置された
回路の電流量を個々に可変するような構成に比べ、本発
明では、大量の電流量を一度にかつ容易に削減すること
が可能であり、特に顕著な省電力効果が得られる。な
お、上記の説明では、作用効果をわかりやすく示すた
め、バイアス電流を一様に可変する場合について説明し
たが、本発明はこれに限定されるものではない。例え
ば、電流可変回路が、バイアス電流を画素単位（または
画素列の単位、画素行の単位、画素ブロックの単位）に
細かく可変してもよい。この場合、使用しない画素（ま
たは画素列、画素行、画素ブロック）についてはバイア
ス電流を選択的にゼロにすることなどが可能となり、さ
らに使用形態に適応した省電力効果を得ることが可能と
なる。Therefore, the present invention can easily and easily reduce a large amount of current at a time as compared with a configuration in which the amount of current of many other distributed circuits is individually varied. A remarkable power saving effect is obtained. In the above description, the case where the bias current is uniformly varied has been described in order to clearly show the operation and effect, but the present invention is not limited to this. For example, the current variable circuit may finely vary the bias current in pixel units (or pixel column units, pixel row units, and pixel block units). In this case, it is possible to selectively set the bias current to zero for unused pixels (or pixel columns, pixel rows, and pixel blocks), and it is possible to obtain a power saving effect adapted to the usage pattern. .
【００１３】（請求項２）請求項２に記載の発明は、請
求項１に記載の固体撮像装置において、電流可変回路
は、垂直転送回路の転送速度に応じて、画素出力を高速
転送する場合はバイアス電流の値を増やし、低速転送す
る場合はバイアス電流の値を減らす回路であることを特
徴とする。According to a second aspect of the present invention, in the solid-state imaging device according to the first aspect, the current variable circuit transfers the pixel output at high speed in accordance with the transfer speed of the vertical transfer circuit. Is characterized by a circuit that increases the value of the bias current and decreases the value of the bias current when performing low-speed transfer.
【００１４】このような構成では、電流可変回路が、垂
直転送速度の高低に応じて、バイアス電流の値を増減す
る。その結果、垂直転送を高速に行う場合には、増幅回
路に流れるバイアス電流が増加して、増幅回路の応答速
度が自動的に速くなる。したがって、画素出力を充分な
応答速度で垂直読み出し線へ出力することが可能とな
り、画素出力を正確かつ確実に垂直転送することが可能
となる。In such a configuration, the current variable circuit increases or decreases the value of the bias current according to the level of the vertical transfer rate. As a result, when vertical transfer is performed at high speed, the bias current flowing through the amplifier circuit increases, and the response speed of the amplifier circuit automatically increases. Therefore, it is possible to output the pixel output to the vertical readout line with a sufficient response speed, and it is possible to transfer the pixel output vertically and accurately and reliably.
【００１５】また一方、垂直転送を低速に行う場合に
は、増幅回路に流れるバイアス電流は自動的に制限さ
れ、増幅回路の過度な応答速度が抑制できる。その結
果、余分なバイアス電流を消費することがなく、省電力
化が達成できる。また、場合によっては、過度な応答速
度によって出力波形に生じるリンギングなどを、改善す
ることもできる。On the other hand, when the vertical transfer is performed at a low speed, the bias current flowing through the amplifier circuit is automatically limited, and the excessive response speed of the amplifier circuit can be suppressed. As a result, power consumption can be achieved without consuming extra bias current. In some cases, ringing or the like generated in an output waveform due to an excessive response speed can be improved.
【００１６】（請求項３）請求項３に記載の発明は、請
求項１または請求項２に記載の固体撮像装置において、
増幅回路は、画素出力を保持する機能を有する回路であ
り、垂直転送回路は、増幅回路で過去保持した画素出力
と、新規に保持した画素出力とを、垂直読み出し線へ時
分割に転送する回路であり、水平転送回路は、垂直読み
出し線を介して時分割に転送される新旧の画素出力を比
較して画素単位の動き検出を行い、その動き検出結果を
水平転送する回路であることを特徴とする。According to a third aspect of the present invention, in the solid-state imaging device according to the first or second aspect,
The amplifier circuit is a circuit having a function of holding a pixel output, and the vertical transfer circuit is a circuit that transfers the pixel output held in the past by the amplifier circuit and the newly held pixel output to the vertical readout line in a time sharing manner. The horizontal transfer circuit is a circuit that compares the new and old pixel outputs transferred in a time-division manner via a vertical readout line, performs motion detection in pixel units, and horizontally transfers the motion detection result. And
【００１７】上記構成の動き検出用の固体撮像装置で
は、垂直読み出し線を時分割使用して、新旧の画素出力
を多重に転送する。そのため、画像信号のみを生成する
固体撮像装置に比べ、垂直転送の最高速度は１．５〜２
倍程度と速くなり、その分だけ大きなバイアス電流が必
要となる。従来の動き検出用の固体撮像装置では、使用
形態に関わらず、上記のような大きなバイアス電流を恒
常的に流す必要があった。In the solid-state imaging device for motion detection having the above-described configuration, new and old pixel outputs are multiplexed and transferred by using a vertical readout line in a time division manner. Therefore, the maximum vertical transfer speed is 1.5 to 2 compared to a solid-state imaging device that generates only an image signal.
This is about twice as fast, and a correspondingly large bias current is required. In a conventional solid-state imaging device for motion detection, it is necessary to constantly flow such a large bias current as described above, regardless of the usage form.
【００１８】しかしながら、本発明では、電流可変回路
が設けられているので、使用形態（放送方式、画像の転
送サイクル、画面サイズ、監視用途、画像信号のみを生
成する用途など）の違いを考慮して、上記の大きなバイ
アス電流を制限することが可能となる。したがって、動
き検出用の固体撮像装置においては、本発明の省電力効
果を特に顕著に得ることができる。However, in the present invention, since the current variable circuit is provided, the difference in the use form (broadcast system, image transfer cycle, screen size, monitoring application, application for generating only image signal, etc.) is taken into consideration. Thus, the large bias current can be limited. Therefore, in the solid-state imaging device for motion detection, the power saving effect of the present invention can be particularly remarkably obtained.
【００１９】[0019]
【発明の実施の形態】以下、図面に基づいて本発明にお
ける実施の形態を説明する。本実施形態は、請求項１〜
３に記載の発明に対応した実施形態である。図１は、動
き検出機能を有する固体撮像装置５０の回路構成を示す
図である。図１に示す固体撮像装置５０には、単位画素
１が、ｎ行ｍ列でマトリックス配列される。これらの単
位画素１は、光電変換を行うホトダイオードＰＤと、電
荷転送用のＭＯＳスイッチＱＴと、電荷リセット用のＭ
ＯＳスイッチＱＰと、行選択用のＭＯＳスイッチＱＸ
と、増幅素子ＱＡとから構成されている。Embodiments of the present invention will be described below with reference to the drawings. This embodiment is defined by claims 1 to
3 is an embodiment corresponding to the invention described in FIG. FIG. 1 is a diagram illustrating a circuit configuration of a solid-state imaging device 50 having a motion detection function. In the solid-state imaging device 50 shown in FIG. 1, unit pixels 1 are arranged in a matrix of n rows and m columns. These unit pixels 1 include a photodiode PD for performing photoelectric conversion, a MOS switch QT for charge transfer, and an M for charge reset.
OS switch QP and row selection MOS switch QX
And an amplifying element QA.
【００２０】このような単位画素１の出力は、垂直列ご
とに共通接続され、ｍ本分の垂直読み出し線２を形成す
る。また、固体撮像装置５０には、垂直シフトレジスタ
５３が設けられる。この垂直シフトレジスタ５３は、制
御パルスφＴＧ１，φＰＸ１，φＲＧ１によりＭＯＳス
イッチＱＴ，ＱＰ，ＱＸを開閉制御し、単位画素１の画
素出力を垂直読み出し線２上に出力する。The outputs of such unit pixels 1 are commonly connected for each vertical column, and form m vertical read lines 2. Further, the solid-state imaging device 50 is provided with a vertical shift register 53. The vertical shift register 53 controls the opening and closing of the MOS switches QT, QP, and QX by the control pulses φTG1, φPX1, and φRG1, and outputs the pixel output of the unit pixel 1 onto the vertical readout line 2.
【００２１】また、これらの垂直読み出し線２は、バイ
アス電流回路５４にそれぞれ接続される。このバイアス
電流回路５４は、垂直読み出し線２を介して、単位画素
１内の増幅素子ＱＡにバイアス電流ＩＢを供給する。さ
らに、これらの垂直読み出し線２は、差分処理回路５５
をそれぞれ介して、水平読み出し線５７に接続される。
この水平読み出し線５７には、リセット用のＭＯＳスイ
ッチＱＲＳＨが接続される。これらのＭＯＳスイッチＱ
ＲＳＨには、水平シフトレジスタ５８などからリセット
用の制御パルスφＲＳＨが供給される。The vertical read lines 2 are connected to a bias current circuit 54, respectively. The bias current circuit 54 supplies a bias current IB to the amplification element QA in the unit pixel 1 via the vertical read line 2. Further, these vertical read lines 2 are connected to the difference processing circuit 55
Are connected to the horizontal readout line 57 through the respective lines.
The horizontal read line 57 is connected to a reset MOS switch QRSH. These MOS switches Q
RSH is supplied with a reset control pulse φRSH from the horizontal shift register 58 or the like.
【００２２】一方、上述した差分処理回路５５は、電荷
保持用のコンデンサＣＶと、コンデンサの充電路を形成
するためのＭＯＳスイッチＱＶと、水平転送用のＭＯＳ
スイッチＱＨとから構成される。これらのＭＯＳスイッ
チＱＨには、水平シフトレジスタ５８のパラレル出力φ
Ｈ１〜φＨｍがそれぞれ接続される。また、差分処理回
路５５には、電荷保持のタイミングを決定するための制
御パルスφＶが垂直シフトレジスタ５３などから供給さ
れる。On the other hand, the above-described difference processing circuit 55 includes a capacitor CV for holding a charge, a MOS switch QV for forming a charging path of the capacitor, and a MOS for horizontal transfer.
And a switch QH. These MOS switches QH are connected to the parallel output φ of the horizontal shift register 58.
H1 to φHm are respectively connected. In addition, the difference processing circuit 55 is supplied with a control pulse φV for determining the charge holding timing from the vertical shift register 53 or the like.
【００２３】さらに、垂直読み出し線２には、異値検出
回路５６がそれぞれ接続される。これらの異値検出回路
５６は、垂直転送される新旧の画素出力を比較する回路
であり、例えば、サンプリングホールド回路などの標本
回路と、その標本回路の出力に基づいて新旧の画素出力
を比較する比較回路などから構成される。この異値検出
回路５６には、標本タイミングを決定するための制御パ
ルスφＳＡ，φＳＢが垂直シフトレジスタ５３などから
供給される。Further, the vertical read lines 2 are connected to different value detection circuits 56, respectively. The outlier detection circuit 56 is a circuit for comparing new and old pixel outputs that are vertically transferred. For example, a sample circuit such as a sampling and holding circuit is compared with new and old pixel outputs based on the output of the sample circuit. It is composed of a comparison circuit and the like. Control pulses φSA and φSB for determining the sampling timing are supplied to the outlier detection circuit 56 from the vertical shift register 53 and the like.
【００２４】このような異値検出回路５６の各出力は、
シフトレジスタ５９のパラレル入力Ｑ１〜Ｑｍにそれぞ
れ接続される。このシフトレジスタ５９には、パラレル
入力の取り込みタイミングを決定するための制御パルス
φＬＤと、シリアル転送の転送クロックφＣＫとが入力
される。これらのパルスφＬＤ，φＣＫは、例えば水平
シフトレジスタ５８などから供給される。Each output of such an outlier detection circuit 56 is
It is connected to the parallel inputs Q1 to Qm of the shift register 59, respectively. The shift register 59 is supplied with a control pulse φLD for determining the timing of taking in a parallel input and a transfer clock φCK for serial transfer. These pulses φLD and φCK are supplied from, for example, the horizontal shift register 58 or the like.
【００２５】＜バイアス電流回路５４の回路構成につい
て＞次に、上述したバイアス電流回路５４について、具
体的な回路構成を説明する。図２は、バイアス電流回路
５４の回路構成を説明するための図である。図２に示す
ように、バイアス電流回路５４は、基準電流回路７１、
カレントミラー回路７２および電流可変回路７３から構
成される。<Circuit Configuration of Bias Current Circuit 54> Next, a specific circuit configuration of the above-described bias current circuit 54 will be described. FIG. 2 is a diagram for explaining a circuit configuration of the bias current circuit 54. As shown in FIG. 2, the bias current circuit 54 includes a reference current circuit 71,
It comprises a current mirror circuit 72 and a current variable circuit 73.
【００２６】この基準電流回路７１は、外付けされる抵
抗Ｒ１，Ｒ２の抵抗値に基づいて、基準電流Ｉrefを発
生する回路である。カレントミラー回路７２は、この基
準電流Ｉrefの値に基づいて複数のバイアス電流ＩＢを
発生し、各垂直読み出し線２に供給する回路である。ま
た、電流可変回路７３は、固体撮像装置５０の垂直転送
速度を示す制御信号ＳＷBIASに応じて、外付け抵抗Ｒ２
と基準電流回路７１とを断続し、基準電流Ｉrefの電流
値を変更する回路である。図２では、この制御信号ＳＷ
BIASが、装置外部の撮像素子制御回路７４から入力され
る場合の構成を示す。The reference current circuit 71 is a circuit for generating a reference current Iref based on the resistance values of the externally connected resistors R1 and R2. The current mirror circuit 72 is a circuit that generates a plurality of bias currents IB based on the value of the reference current Iref and supplies the plurality of bias currents IB to the respective vertical read lines 2. In addition, the current variable circuit 73 responds to a control signal SWBIAS indicating the vertical transfer speed of the solid-state imaging device 50, by using an external resistor R2.
And a reference current circuit 71 for changing the current value of the reference current Iref. In FIG. 2, the control signal SW
The configuration when BIAS is input from the image sensor control circuit 74 outside the device is shown.
【００２７】＜本発明と本実施形態との対応関係＞ここ
で、本発明と本実施形態との対応関係について説明す
る。まず、請求項１，２に記載の発明と本実施形態との
対応関係については、受光部はホトダイオードＰＤに対
応し、増幅回路は増幅素子ＱＡに対応し、垂直読み出し
線は垂直読み出し線２に対応し、垂直転送回路は「垂直
シフトレジスタ５３，垂直転送用のＭＯＳスイッチＱ
Ｘ，電荷転送用のＭＯＳスイッチＱＴおよび信号電荷リ
セット用のＭＯＳスイッチＱＰ」に対応し、バイアス電
流源は基準電流回路７１およびカレントミラー回路７２
に対応し、水平転送回路はシフトレジスタ５９および水
平読み出し線５７に対応し、電流可変回路は電流可変回
路７３に対応する。請求項３に記載の発明と本実施形態
との対応関係については、上述の対応関係に加えて、水
平転送回路が異値検出回路５６およびシフトレジスタ５
９に対応する。<Correspondence between the present invention and the present embodiment> Here, the correspondence between the present invention and the present embodiment will be described. First, regarding the correspondence between the first and second aspects of the present invention and the present embodiment, the light receiving section corresponds to the photodiode PD, the amplifier circuit corresponds to the amplifier element QA, and the vertical read line corresponds to the vertical read line 2. Correspondingly, the vertical transfer circuit is composed of "vertical shift register 53, MOS switch Q for vertical transfer.
X, a charge transfer MOS switch QT and a signal charge reset MOS switch QP, and the bias current source is a reference current circuit 71 and a current mirror circuit 72.
, The horizontal transfer circuit corresponds to the shift register 59 and the horizontal readout line 57, and the current variable circuit corresponds to the current variable circuit 73. The correspondence between the invention described in claim 3 and the present embodiment is, in addition to the correspondence described above, the horizontal transfer circuit includes the different value detection circuit 56 and the shift register 5.
9 corresponds.
【００２８】＜本実施形態の各種動作モードの説明＞本
実施形態の固体撮像装置５０では、複数種類の動作モー
ドが選択可能である。以下、これらの動作モードについ
て個別に説明する。<Explanation of Various Operation Modes of this Embodiment> In the solid-state imaging device 50 of this embodiment, a plurality of types of operation modes can be selected. Hereinafter, these operation modes will be described individually.
【００２９】［Ａ］画像信号のみを生成するモード まず、垂直シフトレジスタ５３は、読み出し行のＭＯＳ
スイッチＱＸを選択的にオン状態にし、読み出し行の増
幅素子ＱＡを垂直読み出し線２に接続してバイアス電流
ＩＢを供給する。このとき、読み出し行のＭＯＳスイッ
チＱＴはオフ状態にあり、増幅素子ＱＡのゲート容量に
は、前フレームの信号電荷が残留する。垂直シフトレジ
スタ５３は、読み出し行のＭＯＳスイッチＱＰを一時的
にオン状態にして、この残留電荷をリセットする。[A] Mode for Generating Only Image Signals First, the vertical shift register 53
The switch QX is selectively turned on, the amplifier element QA in the readout row is connected to the vertical readout line 2, and the bias current IB is supplied. At this time, the MOS switch QT in the readout row is in the off state, and the signal charge of the previous frame remains in the gate capacitance of the amplification element QA. The vertical shift register 53 temporarily turns on the MOS switch QP in the readout row to reset this residual charge.
【００３０】この状態で、読み出し行の増幅素子ＱＡか
ら垂直読み出し線２に、暗信号が出力される。この暗信
号は、リセット時の雑音（いわゆるｋＴＣ雑音）や、増
幅素子ＱＡにおけるゲート−ソース間電圧のバラツキを
含んだ信号である。差分処理回路５５は、ＭＯＳスイッ
チＱＶを一時的にオン状態にして、この暗信号をコンデ
ンサＣＶに保持する。In this state, a dark signal is output from the amplification element QA in the readout row to the vertical readout line 2. The dark signal is a signal including noise at the time of reset (so-called kTC noise) and variations in the gate-source voltage of the amplifier element QA. The difference processing circuit 55 turns on the MOS switch QV temporarily, and holds this dark signal in the capacitor CV.
【００３１】次に、垂直シフトレジスタ５３は、読み出
し行のＭＯＳスイッチＱＴをオン状態にして、ホトダイ
オードＰＤの信号電荷を増幅素子ＱＡのゲート容量に転
送する。すると、垂直読み出し線２には、信号電荷に応
じた画素出力（暗信号を含む）が増幅素子ＱＡから出力
される。この画素出力は、暗信号を保持したコンデンサ
ＣＶの一端側に印加される。その結果、コンデンサＣＶ
の他端側の電位は、暗信号を除いた真の画素出力とな
る。Next, the vertical shift register 53 turns on the MOS switch QT in the readout row to transfer the signal charge of the photodiode PD to the gate capacitance of the amplification element QA. Then, a pixel output (including a dark signal) corresponding to the signal charge is output from the amplifying element QA to the vertical readout line 2. This pixel output is applied to one end of a capacitor CV holding a dark signal. As a result, the capacitor CV
Is the true pixel output excluding the dark signal.
【００３２】水平シフトレジスタ５８は、この状態で、
水平転送用のＭＯＳスイッチＱＨを順番にオン状態に設
定し、１行分の画素出力を水平読み出し線５７へ順次出
力する。上記のような動作を、読み出し行を１行ずつず
らしながら繰り返すことにより、画像信号の読み出しが
完了する。In this state, the horizontal shift register 58
The MOS switches QH for horizontal transfer are sequentially set to the ON state, and pixel outputs for one row are sequentially output to the horizontal readout line 57. By repeating the above operation while shifting the readout rows one by one, the readout of the image signal is completed.
【００３３】［Ｂ］動き検出信号を生成するモード まず、垂直シフトレジスタ５３は、読み出し行のＭＯＳ
スイッチＱＸを選択的にオン状態にし、読み出し行の増
幅素子ＱＡを垂直読み出し線２に接続してバイアス電流
ＩＢを供給する。このとき、読み出し行のＭＯＳスイッ
チＱＴはオフ状態にあり、増幅素子ＱＡのゲート容量に
は、前回読み出しを行った際の信号電荷が残留する。そ
の結果、読み出し行の増幅素子ＱＡからは、前回分の画
素出力が垂直読み出し線２に出力される。異値検出回路
５６は、この前回分の画素出力を取り込み、保持する。[B] Mode for Generating a Motion Detection Signal First, the vertical shift register 53
The switch QX is selectively turned on, the amplifier element QA in the readout row is connected to the vertical readout line 2, and the bias current IB is supplied. At this time, the MOS switch QT in the readout row is in the off state, and the signal charge from the previous readout remains in the gate capacitance of the amplifier element QA. As a result, the previous pixel output is output to the vertical read line 2 from the amplification element QA in the read row. The outlier detection circuit 56 captures and holds the previous pixel output.
【００３４】次に、垂直シフトレジスタ５３は、読み出
し行のＭＯＳスイッチＱＰを一時的にオン状態にして、
ゲート容量の残留電荷をリセットする。続いて、垂直シ
フトレジスタ５３は、読み出し行のＭＯＳスイッチＱＴ
をオン状態にして、ホトダイオードＰＤの信号電荷を増
幅素子ＱＡのゲート容量に転送する。その結果、垂直読
み出し線２には、最新の画素出力が増幅素子ＱＡから出
力される。Next, the vertical shift register 53 temporarily turns on the MOS switch QP in the read row,
Reset the residual charge of the gate capacitance. Subsequently, the vertical shift register 53 reads the MOS switch QT
Is turned on to transfer the signal charge of the photodiode PD to the gate capacitance of the amplification element QA. As a result, the latest pixel output is output from the amplification element QA to the vertical readout line 2.
【００３５】異値検出回路５６は、直前に保持した前回
分の画素出力と、この最新の画素出力とが許容範囲内で
一致しているか否かの判定を行い、その判定結果を出力
する。シフトレジスタ５９は、これらの判定結果をパラ
レル入力端子を介して取り込み、水平転送用のクロック
ΦＣＫに応じて、順次にシリアル出力する。上記のよう
な動作を、読み出し行を１行ずつずらしながら繰り返す
ことにより、動き検出信号が生成される。The outlier detection circuit 56 determines whether or not the previous pixel output held immediately before and the latest pixel output match within an allowable range, and outputs the determination result. The shift register 59 takes in these determination results via a parallel input terminal, and sequentially outputs serially in response to a horizontal transfer clock ΦCK. A motion detection signal is generated by repeating the above operation while shifting the readout rows one by one.
【００３６】［Ｃ］動き検出信号および画像信号を同時
出力するモード 垂直シフトレジスタ５３は、１行分を垂直転送する期間
に、次の３種類の信号を垂直読み出し線２に時分割出力
する。[C] Mode for Simultaneously Outputting Motion Detection Signal and Image Signal The vertical shift register 53 outputs the following three types of signals to the vertical readout line 2 in a time-sharing manner during the vertical transfer of one row.
【００３７】(1)前回の画素出力（暗信号を含む） (2)暗信号 (3)最新の画素出力（暗信号を含む） 差分処理回路５５は、これら３種類の信号の内、「暗信
号」と「最新の画素出力」との差分をとり、１行分の
（真の）画素出力を生成する。水平シフトレジスタ５８
は、この１行分の画素出力を水平転送して、画像信号１
行分を出力する。(1) Previous pixel output (including a dark signal) (2) Dark signal (3) Latest pixel output (including a dark signal) The difference processing circuit 55 selects “dark” from these three types of signals. The difference between the "signal" and the "latest pixel output" is taken, and a (true) pixel output for one row is generated. Horizontal shift register 58
Transfers the pixel output for one row horizontally to form an image signal 1
Output lines.
【００３８】一方、異値検出回路５６は、上記３種類の
信号の内、「前回の画素出力」と「最新の画素出力」と
の新旧比較を行い、１行分の動き検出信号を生成する。
シフトレジスタ５９は、この１行分の動き検出信号を水
平転送する。上記の動作を、読み出し行を１行ずつずら
しながら繰り返すことにより、画像信号と動き検出信号
とが同時並行に出力される。On the other hand, the outlier detection circuit 56 compares the "previous pixel output" and the "latest pixel output" of the three types of signals to generate a motion detection signal for one row. .
The shift register 59 horizontally transfers the motion detection signal for one row. By repeating the above operation while shifting the readout rows one by one, an image signal and a motion detection signal are output simultaneously and in parallel.
【００３９】［α］低速転送モード この低速転送モードは、上記［Ａ］〜［Ｃ］の基本モー
ドのいずれかと付随して設定される属性モードである。
この低速転送モードが設定されると、垂直シフトレジス
タ５３は、画像の転送サイクルを長くに設定し、垂直転
送速度を低速化する。その結果、静止画像の撮像や、低
速度物体の動き検出などに適したモードとなる。[Α] Low-speed transfer mode This low-speed transfer mode is an attribute mode set in association with one of the basic modes [A] to [C].
When the low-speed transfer mode is set, the vertical shift register 53 sets the image transfer cycle to be long and reduces the vertical transfer speed. As a result, the mode is suitable for capturing a still image, detecting the motion of a low-speed object, and the like.
【００４０】［β］低垂直解像度用の転送モード この低垂直解像度用の転送モードも、上記［Ａ］〜
［Ｃ］の基本モードのいずれかと付随して設定される属
性モードである。この低垂直解像度用の転送モードが設
定されると、垂直シフトレジスタ５３は、数行おきに垂
直転送を実行する。この場合、垂直転送の回数が減るた
め、垂直転送の１周期分は長くなり、その分だけ垂直転
送速度は低速化する。このような転送モードは、モニタ
表示用の低解像度画像を生成する場合などに適したモー
ドとなる。[Β] Transfer Mode for Low Vertical Resolution This transfer mode for low vertical resolution also corresponds to the above [A]-
This is an attribute mode set in association with one of the basic modes [C]. When the transfer mode for the low vertical resolution is set, the vertical shift register 53 executes the vertical transfer every several rows. In this case, since the number of times of the vertical transfer is reduced, one cycle of the vertical transfer becomes longer, and the vertical transfer speed is reduced accordingly. Such a transfer mode is a mode suitable for, for example, generating a low-resolution image for monitor display.
【００４１】［γ］ワイド画面用の転送モード このワイド画面用の転送モードも、上記［Ａ］〜［Ｃ］
の基本モードのいずれかと付随して設定される属性モー
ドである。このワイド画面用の転送モードが設定される
と、垂直シフトレジスタ５３は、一部の水平行に限定し
て垂直転送を実行する。この場合も、垂直転送の回数が
減るため、垂直転送の１周期は長くなり、垂直転送速度
は低速化する。このような転送モードは、画面上下を切
って横長ワイド画面用の画像を生成する場合に適したモ
ードとなる。[Γ] Transfer Mode for Wide Screen This transfer mode for wide screen also corresponds to the above [A] to [C].
Is an attribute mode set in association with one of the basic modes. When the transfer mode for the wide screen is set, the vertical shift register 53 executes the vertical transfer limited to a part of the horizontal rows. Also in this case, since the number of times of the vertical transfer is reduced, one cycle of the vertical transfer is lengthened, and the vertical transfer speed is reduced. Such a transfer mode is a mode suitable for generating an image for a horizontally wide screen by cutting the screen vertically.
【００４２】＜バイアス電流ＩＢの切り換え動作の説明
＞上記した動作モードの選択において、属性モード
［α］〜［γ］のいずれかが選択されると、撮像素子制
御回路７４は、制御信号ＳＷBIASをハイレベルに変更す
る。そのため、電流可変回路７３では、外付け抵抗Ｒ２
と基準電流回路７１との接続が絶たれ、基準電流回路７
１から出力される基準電流Ｉrefは減少する。その結
果、カレントミラー回路７２から一様に出力されるバイ
アス電流ＩＢは、低速度の垂直転送を実行可能な程度ま
で、減少する。<Explanation of Switching Operation of Bias Current IB> In the above operation mode selection, if any of the attribute modes [α] to [γ] is selected, the image sensor control circuit 74 outputs the control signal SWBIAS. Change to high level. Therefore, in the current variable circuit 73, the external resistor R2
And the reference current circuit 71 is disconnected.
The reference current Iref output from 1 decreases. As a result, the bias current IB uniformly output from the current mirror circuit 72 decreases to such an extent that low-speed vertical transfer can be performed.
【００４３】＜本実施形態の効果など＞以上説明した動
作により、本実施形態では、属性モード［α］〜［γ］
のいずれかが選択されて垂直転送速度が低下すると、余
分なバイアス電流ＩＢが自動的に制限される。その結
果、 （バイアス電流ＩＢの制限量）×（水平方向の読み出し
画素数） に相当する大きな電流量が節約され、固体撮像装置５０
の大幅な省電力化を達成することができる。また、本実
施形態では、垂直読み出し線２ごとの各バイアス電流Ｉ
Ｂを一様に可変しているので、電流可変回路７３は、個
々のバイアス電流ＩＢを個別にコントロールする必要が
ない。したがって、例えば、図２に示されるように、電
流可変回路７３の回路構成を極めて単純にすることがで
きる。<Effects of this Embodiment> According to the operation described above, in this embodiment, the attribute modes [α] to [γ]
Is selected, the extra bias current IB is automatically limited when the vertical transfer speed is reduced. As a result, a large amount of current corresponding to (the limit amount of the bias current IB) × (the number of readout pixels in the horizontal direction) is saved, and the solid-state imaging device 50
Can achieve significant power saving. Further, in the present embodiment, each bias current I
Since B is uniformly varied, the current variable circuit 73 does not need to individually control each bias current IB. Therefore, for example, as shown in FIG. 2, the circuit configuration of the current variable circuit 73 can be extremely simplified.
【００４４】＜本実施形態の補足事項＞なお、上述した
実施形態では、装置外部から制御信号ＳＷBIASが入力さ
れる場合について説明したが、これに限定されるもので
はない。例えば、固体撮像装置５０内に、『動作モード
や動作クロックなどの情報に基づいて垂直転送速度の高
低を判定する転送速度判定回路』を設け、電流可変回路
が、この垂直転送速度の高低に応じてバイアス電流ＩＢ
を増減制御してもよい。<Supplementary Items of the Present Embodiment> In the above-described embodiment, the case where the control signal SWBIAS is input from outside the device has been described, but the present invention is not limited to this. For example, in the solid-state imaging device 50, a “transfer speed determination circuit that determines the level of the vertical transfer rate based on information such as an operation mode and an operation clock” is provided, and the current variable circuit responds to the level of the vertical transfer rate. Bias current IB
May be increased or decreased.
【００４５】また、上述した実施形態では、外付け抵抗
Ｒ２の断続制御によって、バイアス電流ＩＢの電流量を
大小２段階に切り換えているが、これに限定されるもの
ではない。一般的には、電流可変回路７３においてバイ
アス電流ＩＢの電流量を細かく増減可能としてもよい。
この場合、使用形態に応じてバイアス電流ＩＢの電流量
を細かく調整することが可能となり、より高い省電力効
果を得ることができる。In the above-described embodiment, the amount of the bias current IB is switched between large and small by controlling the intermittent control of the external resistor R2. However, the present invention is not limited to this. Generally, the current variable circuit 73 may be capable of finely increasing or decreasing the amount of the bias current IB.
In this case, the amount of the bias current IB can be finely adjusted according to the usage mode, and a higher power saving effect can be obtained.
【００４６】さらに、上述した実施形態の基本モード
［Ｃ］では、動き検出信号と画像信号との同時出力を行
うため、垂直読み出し線２の時分割多重の度合いが高く
なり、その分だけ垂直転送速度が高速化する。一方、そ
の他の基本モード［Ａ］，［Ｂ］では、垂直読み出し線
２の時分割多重の度合いは低く、垂直転送速度は低速化
する。そこで、このような垂直転送速度の高低変化に応
じて、電流可変回路７３が、バイアス電流ＩＢの電流量
を増減するようにしてもよい。Furthermore, in the basic mode [C] of the above-described embodiment, since the motion detection signal and the image signal are simultaneously output, the degree of time division multiplexing of the vertical read line 2 is increased, and the vertical transfer is accordingly performed. Speed increases. On the other hand, in the other basic modes [A] and [B], the degree of time division multiplexing of the vertical read line 2 is low, and the vertical transfer speed is reduced. Therefore, the current variable circuit 73 may increase or decrease the amount of the bias current IB according to such a change in the vertical transfer speed.
【００４７】また、上述した実施形態では、すべてのバ
イアス電流ＩＢを一様に可変しているが、これに限定さ
れるものではない。例えば、個々のバイアス電流ＩＢを
独立もしくはいくつかのグループ単位で可変してもよ
い。このような構成では、不使用の画素（画素列，画素
行，画素ブロック）に供給するバイアス電流ＩＢを選択
的にゼロにすることなどが可能となり、より大きな省電
力効果を得ることができる。さらに、上述した実施形態
では、単位画素１が２次元マトリクス状に配列される場
合について説明したが、これに限定されるものではな
い。例えば、１次元マトリクス状に単位画素が配列され
たラインセンサなどに、本発明を適用してももちろんよ
い。In the above-described embodiment, all the bias currents IB are uniformly varied. However, the present invention is not limited to this. For example, the individual bias currents IB may be varied independently or in groups. In such a configuration, the bias current IB supplied to the unused pixels (pixel columns, pixel rows, pixel blocks) can be selectively set to zero, and a greater power saving effect can be obtained. Furthermore, in the above-described embodiment, the case where the unit pixels 1 are arranged in a two-dimensional matrix has been described, but the present invention is not limited to this. For example, the present invention may of course be applied to a line sensor in which unit pixels are arranged in a one-dimensional matrix.
【００４８】[0048]
【発明の効果】（請求項１）請求項１に記載の固体撮像
装置では、電流可変回路の追加により、従来、一定電流
であった増幅回路のバイアス電流を変更する。したがっ
て、固体撮像装置の使用形態に応じて、余分なバイアス
電流を制限することが可能となり、固体撮像装置の省電
力化を確実に実現することができる。According to the first aspect of the present invention, in the solid-state imaging device according to the first aspect, the bias current of the amplifier circuit, which has been a constant current, is changed by adding a current variable circuit. Therefore, it is possible to limit the extra bias current according to the usage of the solid-state imaging device, and it is possible to reliably realize power saving of the solid-state imaging device.
【００４９】（請求項２）請求項２に記載の固体撮像装
置では、垂直転送速度に応じて、バイアス電流の値を自
動調整する。したがって、垂直転送速度が低速の場合に
は、バイアス電流が自動的に制限され、固体撮像装置の
省電力化を確実かつ容易に実現することが可能となる。(Second Aspect) In the solid-state imaging device according to the second aspect, the value of the bias current is automatically adjusted according to the vertical transfer speed. Therefore, when the vertical transfer speed is low, the bias current is automatically limited, and power saving of the solid-state imaging device can be reliably and easily realized.
【００５０】（請求項３）動き検出用の固体撮像装置で
は、垂直読み出し線を時分割して新旧の画素出力を多重
転送する。そのため、垂直転送の最高速度は通常の固体
撮像装置よりも速く、その分だけ大きなバイアス電流が
必要となる。しかしながら、請求項３に記載の発明で
は、この大きなバイアス電流を使用形態などに応じて制
限できるので、大きな省電力効果をあげることができ
る。(Claim 3) In the solid-state imaging device for motion detection, the vertical readout line is time-division-multiplexed and new and old pixel outputs are multiplexed and transferred. Therefore, the maximum speed of the vertical transfer is faster than that of a normal solid-state imaging device, and a correspondingly larger bias current is required. However, according to the third aspect of the present invention, since the large bias current can be limited according to the usage mode, a large power saving effect can be achieved.
【図１】本実施形態における固体撮像装置５０の回路構
成を示す図である。FIG. 1 is a diagram illustrating a circuit configuration of a solid-state imaging device 50 according to an embodiment.
【図２】本実施形態におけるバイアス電流回路５４の回
路構成を示す図である。FIG. 2 is a diagram illustrating a circuit configuration of a bias current circuit according to the present embodiment.
【図３】従来の固体撮像装置１０を示す図である。FIG. 3 is a diagram showing a conventional solid-state imaging device 10.
１ 単位画素 ２ 垂直読み出し線 ３ 垂直シフトレジスタ ４ 定電流源 ８ 水平転送回路 ５０ 固体撮像装置 ５３ 垂直シフトレジスタ ５４ バイアス電流回路 ５５ 差分処理回路 ５６ 異値検出回路 ５８ 水平シフトレジスタ ５９ シフトレジスタ ７１ 基準電流回路 ７２ カレントミラー回路 ７３ 電流可変回路 ＰＤ ホトダイオード ＱＡ 増幅素子 Reference Signs List 1 unit pixel 2 vertical readout line 3 vertical shift register 4 constant current source 8 horizontal transfer circuit 50 solid-state imaging device 53 vertical shift register 54 bias current circuit 55 difference processing circuit 56 outlier detection circuit 58 horizontal shift register 59 shift register 71 reference current Circuit 72 Current mirror circuit 73 Current variable circuit PD Photodiode QA Amplifying element
Claims (3)
じた信号電荷を蓄積する複数の受光部と、 前記受光部ごとに設けられ、前記信号電荷に応じた画素
出力を生成する増幅回路と、 前記受光部の垂直列ごとに設けられる垂直読み出し線
と、 前記増幅回路の画素出力を、前記垂直読み出し線を介し
て垂直転送する垂直転送回路と、 前記垂直読み出し線ごとに設けられ、前記垂直読み出し
線を介して前記増幅回路へバイアス電流を供給するバイ
アス電流源と、 前記垂直読み出し線から出力される画素出力を水平転送
する水平転送回路とを備えてなる固体撮像装置におい
て、 前記バイアス電流源の供給するバイアス電流の値を変更
する電流可変回路を設けたことを特徴とする固体撮像装
置。A plurality of light receiving units arranged in a matrix and accumulating signal charges according to incident light; an amplifier circuit provided for each of the light receiving units and generating a pixel output according to the signal charges; A vertical read line provided for each vertical column of the light receiving section; a vertical transfer circuit for vertically transferring a pixel output of the amplifier circuit via the vertical read line; and a vertical read line provided for each vertical read line. A solid-state imaging device comprising: a bias current source that supplies a bias current to the amplification circuit via a line; and a horizontal transfer circuit that horizontally transfers a pixel output output from the vertical readout line. A solid-state imaging device comprising a current variable circuit for changing a value of a bias current to be supplied.
て、 前記電流可変回路は、 前記垂直転送回路の転送速度に応じて、画素出力を高速
転送する場合は前記バイアス電流の値を増やし、低速転
送する場合は前記バイアス電流の値を減らす回路である
ことを特徴とする固体撮像装置。2. The solid-state imaging device according to claim 1, wherein the current variable circuit increases a value of the bias current when transferring a pixel output at a high speed according to a transfer speed of the vertical transfer circuit. The solid-state imaging device is a circuit for reducing the value of the bias current when transferring.
像装置において、 前記増幅回路は、画素出力を保持する機能を有する回路
であり、 前記垂直転送回路は、前記増幅回路で過去保持した画素
出力と、新規に保持した画素出力とを、前記垂直読み出
し線へ時分割に転送する回路であり、 前記水平転送回路は、前記垂直読み出し線を介して時分
割に転送される新旧の画素出力を比較して画素単位の動
き検出を行い、その動き検出結果を水平転送する回路で
あることを特徴とする動き検出用の固体撮像装置。3. The solid-state imaging device according to claim 1, wherein the amplification circuit is a circuit having a function of holding a pixel output, and the vertical transfer circuit has been held by the amplification circuit in the past. A pixel output and a newly held pixel output are time-divisionally transferred to the vertical readout line, and the horizontal transfer circuit is a new and old pixel output that is time-divisionally transferred through the vertical readout line. A motion detection solid-state imaging device, which is a circuit for performing motion detection on a pixel-by-pixel basis and horizontally transferring the motion detection result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11035765A JP2000236485A (en) | 1999-02-15 | 1999-02-15 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11035765A JP2000236485A (en) | 1999-02-15 | 1999-02-15 | Solid-state image pickup device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000236485A true JP2000236485A (en) | 2000-08-29 |
Family
ID=12450965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11035765A Pending JP2000236485A (en) | 1999-02-15 | 1999-02-15 | Solid-state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000236485A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186467A (en) * | 2004-12-27 | 2006-07-13 | Sony Corp | Method and device for acquiring physical information |
| KR100718646B1 (en) | 2005-08-05 | 2007-05-15 | 삼성전자주식회사 | Analog-to-digital converter and cmos image sensor with the same and method of operating cmos image sensor |
| JP2007151170A (en) * | 2007-02-05 | 2007-06-14 | Sony Corp | Solid-state imaging apparatus and image input device |
| JP2008153909A (en) * | 2006-12-18 | 2008-07-03 | Sony Corp | Imaging apparatus, and camera |
| WO2009087726A1 (en) * | 2008-01-11 | 2009-07-16 | Nikon Corporation | Imaging device |
| WO2010119957A1 (en) * | 2009-04-17 | 2010-10-21 | 国立大学法人静岡大学 | Sensor integrated circuit |
| US8023027B2 (en) | 2007-02-27 | 2011-09-20 | Sony Corporation | Solid-state imaging device and imaging apparatus utilizing a dynamic bias current for reduced power consumption |
-
1999
- 1999-02-15 JP JP11035765A patent/JP2000236485A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186467A (en) * | 2004-12-27 | 2006-07-13 | Sony Corp | Method and device for acquiring physical information |
| JP4661212B2 (en) * | 2004-12-27 | 2011-03-30 | ソニー株式会社 | Physical information acquisition method, physical information acquisition device, and semiconductor device |
| KR100718646B1 (en) | 2005-08-05 | 2007-05-15 | 삼성전자주식회사 | Analog-to-digital converter and cmos image sensor with the same and method of operating cmos image sensor |
| US7995126B2 (en) | 2006-12-18 | 2011-08-09 | Sony Corporation | Imaging apparatus and camera |
| JP2008153909A (en) * | 2006-12-18 | 2008-07-03 | Sony Corp | Imaging apparatus, and camera |
| US8493490B2 (en) | 2006-12-18 | 2013-07-23 | Sony Corporation | Imaging apparatus and camera |
| JP2007151170A (en) * | 2007-02-05 | 2007-06-14 | Sony Corp | Solid-state imaging apparatus and image input device |
| JP4548428B2 (en) * | 2007-02-05 | 2010-09-22 | ソニー株式会社 | Solid-state imaging device and image input device |
| US8023027B2 (en) | 2007-02-27 | 2011-09-20 | Sony Corporation | Solid-state imaging device and imaging apparatus utilizing a dynamic bias current for reduced power consumption |
| WO2009087726A1 (en) * | 2008-01-11 | 2009-07-16 | Nikon Corporation | Imaging device |
| WO2010119957A1 (en) * | 2009-04-17 | 2010-10-21 | 国立大学法人静岡大学 | Sensor integrated circuit |
| KR101271303B1 (en) * | 2009-04-17 | 2013-06-04 | 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 | Sensor integrated circuit |
| US8598507B2 (en) | 2009-04-17 | 2013-12-03 | National University Corporation Shizuoka University | Sensor circuit integrated with signal processing circuit and charging circuit |
| JP5605357B2 (en) * | 2009-04-17 | 2014-10-15 | 国立大学法人静岡大学 | Sensor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626624B2 (en) | Serial output from a CMOS imager | |
| US8553101B2 (en) | Solid-state image sensing device and image sensing system | |
| JP4192428B2 (en) | Solid-state imaging device and image input device | |
| US7209169B2 (en) | Imaging system using solid-state CMOS imaging device | |
| US7106915B2 (en) | Methods and devices for reading out an image sensor with reduced delay time between lines | |
| KR970003032B1 (en) | Solid-state image pick-up apparatus | |
| US20060054783A1 (en) | Imager flicker compensation systems and methods | |
| CN102165763A (en) | Solid-state imaging device, method for driving same, and camera system | |
| JP4277911B2 (en) | Solid-state imaging device and imaging device | |
| US20060208158A1 (en) | Solid-state image device, driving method thereof, and camera | |
| US6856349B1 (en) | Method and apparatus for controlling exposure of a CMOS sensor array | |
| JP2008104150A (en) | Photo detecting apparatus | |
| US8675103B2 (en) | Image sensor | |
| JP2002300476A (en) | Imaging device | |
| JP2000236485A (en) | Solid-state image pickup device | |
| KR20030001309A (en) | Image pickup device | |
| US20070030371A1 (en) | Frame shuttering scheme for increased frame rate | |
| JP4169415B2 (en) | Solid-state imaging device | |
| JP2005020039A (en) | Imaging element | |
| JP3444906B2 (en) | Photoelectric conversion device | |
| JP2014053838A (en) | Solid-state imaging apparatus | |
| JP4548428B2 (en) | Solid-state imaging device and image input device | |
| JP4581573B2 (en) | Solid-state imaging device | |
| JP2000253321A (en) | Solid-state image pickup device | |
| JPH0556213A (en) | Solid-state image pickup device |