JP2000228682A - Circuit and method for interface - Google Patents
Circuit and method for interfaceInfo
- Publication number
- JP2000228682A JP2000228682A JP11029780A JP2978099A JP2000228682A JP 2000228682 A JP2000228682 A JP 2000228682A JP 11029780 A JP11029780 A JP 11029780A JP 2978099 A JP2978099 A JP 2978099A JP 2000228682 A JP2000228682 A JP 2000228682A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- functional block
- output
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、二つの機能ブロッ
ク間を接続するインターフェースに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface for connecting two functional blocks.
【０００２】[0002]
【従来の技術】複数の機能ブロックからなる回路の消費
電力を低減させるための第一の従来例を図１１に示す。2. Description of the Related Art FIG. 11 shows a first conventional example for reducing the power consumption of a circuit composed of a plurality of functional blocks.
【０００３】図１１に示した回路は４個の機能ブロック
１、２、３、４からなり、これら４個の機能ブロック
１、２、３、４は隣接する機能ブロック間において相互
に隣接され、相互に内部信号の送受信を行っている。こ
れら４個の機能ブロック１、２、３、４には１個の電源
ＶＤＤ１が接続されており、各機能ブロック１、２、
３、４は電源ＶＤＤ１から共通に電力の供給を受けて作
動している。The circuit shown in FIG. 11 comprises four functional blocks 1, 2, 3, and 4, and these four functional blocks 1, 2, 3, and 4 are adjacent to each other between adjacent functional blocks. The transmission and reception of internal signals are mutually performed. One power supply VDD1 is connected to these four functional blocks 1, 2, 3, and 4, and each of the functional blocks 1, 2,.
Reference numerals 3 and 4 operate by receiving power supply from the power supply VDD1 in common.
【０００４】図１１に示した回路においては、動作させ
ない機能ブロックはパワーダウン状態にすることによっ
て、消費電力の削減を図っている。In the circuit shown in FIG. 11, the power consumption of the functional blocks that are not operated is reduced by putting them in a power-down state.
【０００５】図１２は複数の機能ブロックからなる回路
の消費電力を低減させるための第二の従来例を示す。FIG. 12 shows a second conventional example for reducing the power consumption of a circuit composed of a plurality of functional blocks.
【０００６】図１２に示した回路は、図１１に示した回
路と同様に、４個の機能ブロック１、２、３、４からな
り、これら４個の機能ブロック１、２、３、４は隣接す
る機能ブロック間において相互に隣接され、相互に内部
信号の送受信を行っている。これら４個の機能ブロック
１、２、３、４にはそれぞれ電源ＶＤＤ１、ＶＤＤ２、
ＶＤＤ３、ＶＤＤ４が独立に接続されており、各機能ブ
ロック１、２、３、４は、対応する電源ＶＤＤ１、ＶＤ
Ｄ２、ＶＤＤ３、ＶＤＤ４から電力の供給を受けて作動
している。The circuit shown in FIG. 12 comprises four functional blocks 1, 2, 3, and 4, similar to the circuit shown in FIG. 11, and these four functional blocks 1, 2, 3, and 4 are Adjacent functional blocks are adjacent to each other, and mutually transmit and receive internal signals. These four functional blocks 1, 2, 3, and 4 have power supplies VDD1, VDD2,
VDD3 and VDD4 are independently connected, and each of the functional blocks 1, 2, 3, and 4 has a corresponding power supply VDD1, VDD
It operates by receiving power supply from D2, VDD3, and VDD4.
【０００７】図１２に示した回路においても、図１１に
示した回路と同様に、動作させない機能ブロックはパワ
ーダウン状態にすることによって、回路全体の消費電力
の削減を図っている。In the circuit shown in FIG. 12, similarly to the circuit shown in FIG. 11, the functional blocks that are not operated are put into a power-down state, thereby reducing the power consumption of the entire circuit.
【０００８】[0008]
【発明が解決しようとする課題】図１１及び図１２に示
した何れの回路においても、パワーダウンしている機能
ブロックの回路規模が大きくなるほど、パワーダウン時
に流れるリーク電流は多くなる。In any of the circuits shown in FIGS. 11 and 12, the larger the circuit scale of the functional block being powered down, the larger the leak current flowing at the time of power down.
【０００９】例えば、図１１又は図１２に示した機能ブ
ロック１、２、３、４をＣＭＯＳ回路で構成した場合、
パワーダウン時に流れる電流は、ＣＭＯＳ回路を構成し
ているＭＯＳトランジスタ一個当たりのオフ時のリーク
電流と、使用しているＭＯＳトランジスタ素子数との積
で表される。従って、使用しているＭＯＳトランジスタ
素子数が多くなるほど、すなわち、機能ブロックの回路
規模が大きくなるほど、パワーダウン時のリーク電流は
増加する。For example, when the functional blocks 1, 2, 3, and 4 shown in FIG. 11 or FIG.
The current flowing at the time of power down is represented by the product of the off-state leak current per MOS transistor constituting the CMOS circuit and the number of MOS transistor elements used. Therefore, as the number of MOS transistor elements used increases, that is, as the circuit scale of the functional block increases, the leak current at the time of power down increases.
【００１０】このようなパワーダウン時のリーク電流の
増加は電力の消費量を無駄に上昇させる。[0010] Such an increase in the leak current at the time of power down unnecessarily increases the power consumption.
【００１１】特に、電池を電源として作動する携帯電話
などの携帯機器装置においては、１個の電源が供給し得
る電力量は限られている。このため、パワーダウン時に
流れるリーク電流の値が大きくなるほど、電池１個当た
り（あるいは、電池の１回の充電量当たり）の当該携帯
機器装置の動作可能時間は短くなり、パワーダウン時に
流れるリーク電流の値を減少させることは急務となって
いる。In particular, in a portable device such as a portable telephone that operates using a battery as a power supply, the amount of power that one power supply can supply is limited. For this reason, as the value of the leak current flowing at the time of power down becomes larger, the operable time of the portable device per battery (or per charge amount of the battery) becomes shorter, and the leak current flowing at the time of power down becomes smaller. It is urgent to reduce the value of.
【００１２】例えば、特開平５−１５２５３０公報は、
ＣＭＯＳ出力バッファに接続される入力バッファの電源
がオフとなったときに、ＣＭＯＳ出力バッファの出力段
トランジスタに電流が流れることを防止し得る半導体集
積回路を提案している。For example, JP-A-5-152530 discloses that
A semiconductor integrated circuit that can prevent a current from flowing to an output transistor of a CMOS output buffer when a power supply of an input buffer connected to the CMOS output buffer is turned off has been proposed.
【００１３】しかしながら、この半導体集積回路におい
ては、ＣＭＯＳ出力バッファと入力バッファとにそれぞ
れ独立に電源配線が接続されており、これらの電源配線
からのＣＭＯＳ出力バッファ及び入力バッファへの電力
供給は相互に独立に行われている。However, in this semiconductor integrated circuit, power supply lines are independently connected to the CMOS output buffer and the input buffer, and power supply from these power supply lines to the CMOS output buffer and the input buffer is mutually performed. It is done independently.
【００１４】従って、この半導体集積回路は、パワーダ
ウン時のリーク電流に関しては、図１２に示した回路と
等価であり、従って、回路規模が大きくなるほど、パワ
ーダウン時に流れるリーク電流が多くなるという問題を
内包している。Therefore, this semiconductor integrated circuit is equivalent to the circuit shown in FIG. 12 with respect to the leak current at the time of power down. Therefore, the larger the circuit scale, the more the leak current flowing at the time of power down. Is included.
【００１５】本発明は上記のような問題点に鑑みてなさ
れたものであり、回路を構成する各機能ブロックのパワ
ーダウン時におけるリーク電流を低減し、リーク電流に
よる電力消費を低下させることができる手段を提供する
ことを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and it is possible to reduce a leak current at the time of power-down of each functional block constituting a circuit, thereby reducing power consumption due to the leak current. It is intended to provide a means.
【００１６】[0016]
【課題を解決するための手段】この目的を達成するた
め、本発明のうち、請求項１は、第一の電源で動作する
第一の機能ブロックと第二の電源で動作する第二の機能
ブロックとの間に配置されるインターフェース回路にお
いて、２入力論理演算回路と、排他的論理和回路と、か
らなり、２入力論理演算回路は、第二の機能ブロックか
ら出力される出力信号と、第二の電源とを入力とし、排
他的論理和回路は、２入力論理演算回路の出力を入力と
し、第一の機能ブロックに対して内部信号を出力するも
のであることを特徴とするインターフェース回路を提供
する。In order to achieve this object, the present invention provides a first function block operated by a first power supply and a second function operated by a second power supply. An interface circuit disposed between the first and second blocks includes a two-input logical operation circuit and an exclusive OR circuit. The two-input logical operation circuit includes an output signal output from the second functional block, An interface circuit having two power supplies as inputs and an exclusive-OR circuit receiving an output of the two-input logical operation circuit as an input and outputting an internal signal to the first functional block. provide.
【００１７】図１に本インターフェース回路の一例を示
す。本インターフェース回路は、第一の電源ＶＤＤ１で
動作する第一の機能ブロック１０と第二の電源ＶＤＤ２
で動作する第二の機能ブロック２０との間に配置される
ものとする。第一の機能ブロック１０と第二の機能ブロ
ック２０とは機能的に相互に独立している。FIG. 1 shows an example of the present interface circuit. This interface circuit includes a first functional block 10 operating on a first power supply VDD1 and a second power supply VDD2.
And the second functional block 20 that operates in the above. The first function block 10 and the second function block 20 are functionally independent of each other.
【００１８】本インターフェース回路は、２入力論理演
算回路としての２入力ＡＮＤ回路１１と、排他的論理和
（ＥＸＯＲ）回路１２とからなる。第一の機能ブロック
１０と第二の機能ブロック２０との間で信号のやり取り
が行われる場合、第二の機能ブロック２０から入力され
る全ての信号は２入力ＡＮＤ回路１１に直接入力され
る。さらに、信号はその論理を任意に反転し得るように
ＥＸＯＲ回路１２を通過した後に、内部信号１３として
第一の機能ブロック１０内の内部回路（図示せず）へ伝
えられる。２入力ＡＮＤ回路１１のもう一方の入力は第
二の電源ＶＤＤ２に接続される。This interface circuit comprises a two-input AND circuit 11 as a two-input logical operation circuit and an exclusive OR (EXOR) circuit 12. When signals are exchanged between the first function block 10 and the second function block 20, all signals input from the second function block 20 are directly input to the two-input AND circuit 11. Further, the signal passes through an EXOR circuit 12 so that its logic can be arbitrarily inverted, and is transmitted as an internal signal 13 to an internal circuit (not shown) in the first functional block 10. The other input of the two-input AND circuit 11 is connected to the second power supply VDD2.
【００１９】インターフェース回路をこのように構成す
ることによって、第二の電源ＶＤＤ２の電圧レベルに応
じて、２入力ＡＮＤ回路１１は入力された信号又はロウ
レベル固定信号の何れかを出力することになる。By configuring the interface circuit in this manner, the two-input AND circuit 11 outputs either the input signal or the low-level fixed signal according to the voltage level of the second power supply VDD2.
【００２０】例えば、第二の電源ＶＤＤ２に接続された
第二の機能ブロック２０を動作させない場合、第二の電
源ＶＤＤ２をロウレベルに固定し、電圧を印加しなけれ
ば、第二の電源ＶＤＤ２における電力消費をゼロにする
ことができる。すなわち、第二の電源ＶＤＤ２を、リー
ク電流を含む電流が全く流れない状態にすることができ
る。For example, when the second function block 20 connected to the second power supply VDD2 is not operated, the second power supply VDD2 is fixed at a low level, and when no voltage is applied, the power of the second power supply VDD2 is not applied. Consumption can be reduced to zero. That is, the second power supply VDD2 can be brought into a state where no current including the leak current flows at all.
【００２１】しかも、第一の電源ＶＤＤ１で動作してい
る２入力ＡＮＤ回路１１の一方の入力がロウレベルとな
るので、２入力ＡＮＤ回路１１の出力としての内部信号
１３は、もう一方の入力レベルに依存することなく、ロ
ウレベルに固定される。Further, since one input of the two-input AND circuit 11 operating at the first power supply VDD1 is at a low level, the internal signal 13 as the output of the two-input AND circuit 11 is at the other input level. It is fixed to the low level without depending.
【００２２】以上のように、本請求項に係るインターフ
ェース回路によれば、第二の機能ブロック２０における
リーク電流を低減し、リーク電流による第二の電源ＶＤ
Ｄ２の電力消費を低下させることができるとともに、第
一の機能ブロック１０に対してもロウレベルの内部信号
１３が送られることになるので、第１の電源ＶＤＤ１に
おける電力消費の低下をも図ることができる。As described above, according to the interface circuit of the present invention, the leakage current in the second functional block 20 is reduced, and the second power supply VD due to the leakage current is reduced.
Since the power consumption of D2 can be reduced and the low-level internal signal 13 is also sent to the first functional block 10, the power consumption of the first power supply VDD1 can be reduced. it can.
【００２３】請求項２に記載されているように、排他的
論理和回路は、第一の機能ブロックにおいて生成される
制御信号を入力とし、制御信号に従って、内部信号を反
転又は正転させるように構成することもできる。According to a second aspect of the present invention, the exclusive OR circuit receives a control signal generated in the first functional block as an input, and inverts or inverts an internal signal according to the control signal. It can also be configured.
【００２４】この制御信号によって、内部信号１３の信
号レベルを任意に決定することができる。With this control signal, the signal level of the internal signal 13 can be arbitrarily determined.
【００２５】請求項３は、第一の電源で動作する第一の
機能ブロックと第二の電源で動作する第二の機能ブロッ
クとの間に配置されるインターフェース回路において、
２入力論理演算回路と、排他的論理和回路と、からな
り、２入力論理演算回路は、第二の機能ブロックから出
力される第一の出力信号と、外部回路からの第二の出力
信号とを入力とし、排他的論理和回路は、２入力論理演
算回路の出力と第一の機能ブロックにおいて生成される
制御信号とを入力とし、第一の機能ブロックに対して内
部信号を出力するとともに、制御信号に従って、内部信
号を反転又は正転させるものであることを特徴とするイ
ンターフェース回路を提供する。A third aspect of the present invention is an interface circuit arranged between a first functional block operated by a first power supply and a second functional block operated by a second power supply,
The two-input logical operation circuit includes a two-input logical operation circuit and an exclusive-OR circuit. The two-input logical operation circuit includes a first output signal output from the second functional block and a second output signal from the external circuit. The exclusive OR circuit receives the output of the two-input logical operation circuit and the control signal generated in the first functional block as inputs, and outputs an internal signal to the first functional block. An interface circuit for inverting or rotating an internal signal in accordance with a control signal is provided.
【００２６】本請求項に係るインターフェース回路にお
いては、２入力論理演算回路が外部回路からの第二の出
力信号を入力信号として入力するように構成されている
ので、この第二の出力信号のレベルに応じて、排他的論
理和回路から出力される内部信号をロウレベル又はハイ
レベルに固定することができる。In the interface circuit according to the present invention, since the two-input logical operation circuit is configured to input the second output signal from the external circuit as an input signal, the level of the second output signal , The internal signal output from the exclusive OR circuit can be fixed to a low level or a high level.
【００２７】請求項４は、第一の電源で動作する第一の
機能ブロックと第二の電源で動作する第二の機能ブロッ
クとの間に配置されるインターフェース回路において、
２入力論理演算回路と、排他的論理和回路と、からな
り、２入力論理演算回路は、第二の機能ブロックから出
力される第一の出力信号と、第一の電源により作動する
制御回路から出力される第二の出力信号とを入力とし、
排他的論理和回路は、２入力論理演算回路の出力と第一
の機能ブロックにおいて生成される制御信号とを入力と
し、第一の機能ブロックに対して内部信号を出力すると
ともに、制御信号に従って、内部信号を反転又は正転さ
せるものであることを特徴とするインターフェース回路
を提供する。According to a fourth aspect of the present invention, there is provided an interface circuit disposed between a first functional block operated by a first power supply and a second functional block operated by a second power supply.
The two-input logical operation circuit comprises a two-input logical operation circuit and an exclusive OR circuit. The two-input logical operation circuit includes a first output signal output from the second functional block and a control circuit operated by the first power supply. And the second output signal that is output as an input,
The exclusive OR circuit receives the output of the two-input logical operation circuit and the control signal generated in the first functional block as inputs, outputs an internal signal to the first functional block, and, in accordance with the control signal, An interface circuit for inverting or normalizing an internal signal is provided.
【００２８】本請求項に係るインターフェース回路にお
いては、２入力論理演算回路が第一の電源により作動す
る制御回路からの第二の出力信号を入力信号として入力
するように構成されているので、この第二の出力信号の
レベルに応じて、排他的論理和回路から出力される内部
信号をロウレベル又はハイレベルに固定することができ
る。In the interface circuit according to the present invention, the two-input logical operation circuit is configured to input the second output signal from the control circuit operated by the first power supply as an input signal. The internal signal output from the exclusive OR circuit can be fixed to a low level or a high level according to the level of the second output signal.
【００２９】請求項５は、第一の電源で動作する第一の
機能ブロックと第二の電源で動作する第二の機能ブロッ
クとの間に配置されるインターフェース回路において、
第一の２入力論理演算回路と、第一の排他的論理和回路
と、第二の２入力論理演算回路と、第二の排他的論理和
回路と、からなり、第一の２入力論理演算回路は、第二
の機能ブロックから出力される出力信号と、第二の電源
とを入力とし、第一の排他的論理和回路は、第一の２入
力論理演算回路の出力を入力とし、第一の機能ブロック
に対して第一の内部信号を出力し、第二の２入力論理演
算回路は、第一の機能ブロックから出力される出力信号
と、第一の電源とを入力とし、第二の排他的論理和回路
は、第二の２入力論理演算回路の出力を入力とし、第二
の機能ブロックに対して第二の内部信号を出力するもの
であることを特徴とするインターフェース回路を提供す
る。A fifth aspect of the present invention is an interface circuit disposed between a first functional block operated by a first power supply and a second functional block operated by a second power supply.
A first two-input logical operation circuit comprising a first two-input logical operation circuit, a first exclusive-OR circuit, a second two-input logical operation circuit, and a second exclusive-OR circuit The circuit receives an output signal output from the second functional block and a second power supply as inputs, the first exclusive OR circuit receives an output of the first two-input logical operation circuit as an input, A first internal signal is output to one functional block, and a second two-input logical operation circuit receives an output signal output from the first functional block and a first power supply as inputs, Is an interface circuit which receives an output of a second two-input logical operation circuit as an input and outputs a second internal signal to a second functional block. I do.
【００３０】請求項１に係るインターフェース回路にお
いては、２入力論理演算回路及び排他的論理和回路は第
一の機能ブロックに対してのみ設けられていたが、本請
求項に係るインターフェース回路においては、２入力論
理演算回路及び排他的論理和回路は第二の機能ブロック
に対しても設けられている。このため、本請求項に係る
インターフェース回路は請求項１に係るインターフェー
ス回路による効果を倍増させることができる。In the interface circuit according to the first aspect, the two-input logical operation circuit and the exclusive OR circuit are provided only for the first functional block. The two-input logical operation circuit and the exclusive OR circuit are also provided for the second functional block. Therefore, the interface circuit according to the present invention can double the effect of the interface circuit according to the first embodiment.
【００３１】請求項６に記載されているように、第一の
排他的論理和回路は、第一の機能ブロックにおいて生成
される第一の制御信号を入力とし、第一の制御信号に従
って、第一の内部信号を反転又は正転させるものであ
り、第二の排他的論理和回路は、第二の機能ブロックに
おいて生成される第二の制御信号を入力とし、第二の制
御信号に従って、第二の内部信号を反転又は正転させる
ように構成することもできる。According to a sixth aspect of the present invention, the first exclusive OR circuit receives the first control signal generated in the first functional block as an input, and receives the first control signal in accordance with the first control signal. Inverts or forwards one internal signal, the second exclusive OR circuit receives a second control signal generated in the second functional block as an input, and outputs the second control signal according to the second control signal. It is also possible to configure the two internal signals to be inverted or forward.
【００３２】第一の制御信号によって、第一の内部信号
の信号レベルを任意に決定することができ、第二の制御
信号によって、第二の内部信号の信号レベルを任意に決
定することができる。The signal level of the first internal signal can be arbitrarily determined by the first control signal, and the signal level of the second internal signal can be arbitrarily determined by the second control signal. .
【００３３】請求項７は、第一の電源で動作する第一の
機能ブロックと第二の電源で動作する第二の機能ブロッ
クとの間に配置されるインターフェース回路において、
第一の２入力論理演算回路と、第一の排他的論理和回路
と、第二の２入力論理演算回路と、第二の排他的論理和
回路と、からなり、第一の２入力論理演算回路は、第二
の機能ブロックから出力される第一の出力信号と、第一
の外部回路からの第二の出力信号とを入力とし、第一の
排他的論理和回路は、第一の２入力論理演算回路の出力
と第一の機能ブロックにおいて生成される第一の制御信
号とを入力とし、第一の機能ブロックに対して第一の内
部信号を出力するとともに、第一の制御信号に従って、
第一の内部信号を反転又は正転させ、第二の２入力論理
演算回路は、第一の機能ブロックから出力される第三の
出力信号と、第二の外部回路からの第四の出力信号とを
入力とし、第二の排他的論理和回路は、第二の２入力論
理演算回路の出力と第二の機能ブロックにおいて生成さ
れる第二の制御信号とを入力とし、第二の機能ブロック
に対して第二の内部信号を出力するとともに、第二の制
御信号に従って、第二の内部信号を反転又は正転させる
ものであることを特徴とするインターフェース回路を提
供する。According to a seventh aspect of the present invention, there is provided an interface circuit disposed between a first functional block operated by a first power supply and a second functional block operated by a second power supply.
A first two-input logical operation circuit comprising a first two-input logical operation circuit, a first exclusive-OR circuit, a second two-input logical operation circuit, and a second exclusive-OR circuit The circuit receives the first output signal output from the second functional block and the second output signal from the first external circuit as inputs, and the first exclusive OR circuit outputs the first exclusive OR circuit. With the output of the input logical operation circuit and the first control signal generated in the first functional block as inputs, while outputting the first internal signal to the first functional block, according to the first control signal ,
Invert or forward the first internal signal, the second two-input logical operation circuit includes a third output signal output from the first functional block, and a fourth output signal from the second external circuit. The second exclusive OR circuit receives the output of the second two-input logical operation circuit and the second control signal generated in the second functional block as inputs, And an interface circuit for outputting a second internal signal to the second internal signal and inverting or normalizing the second internal signal in accordance with the second control signal.
【００３４】請求項３に係るインターフェース回路にお
いては、２入力論理演算回路が第一の機能ブロックに対
してのみ設けられていたが、本請求項に係るインターフ
ェース回路においては、２入力論理演算回路が第一の機
能ブロックと第二の機能ブロックの双方に対して設けら
れており、第一の２入力論理演算回路は第一の外部回路
からの第二の出力信号を入力信号として入力し、第二の
２入力論理演算回路は第二の外部回路からの第四の出力
信号を入力信号として入力するように構成されている。
この第二及び第四の出力信号のレベルに応じて、第一及
び第二の排他的論理和回路から出力される第一及び第二
の内部信号をロウレベル又はハイレベルに固定すること
ができる。In the interface circuit according to the third aspect, the two-input logical operation circuit is provided only for the first functional block, but in the interface circuit according to the present invention, the two-input logical operation circuit is provided. Provided for both the first functional block and the second functional block, the first two-input logical operation circuit inputs a second output signal from the first external circuit as an input signal, The two-input logical operation circuit is configured to input a fourth output signal from the second external circuit as an input signal.
According to the levels of the second and fourth output signals, the first and second internal signals output from the first and second exclusive OR circuits can be fixed to a low level or a high level.
【００３５】請求項８は、第一の電源で動作する第一の
機能ブロックと第二の電源で動作する第二の機能ブロッ
クとの間に配置されるインターフェース回路において、
第一の２入力論理演算回路と、第一の排他的論理和回路
と、第二の２入力論理演算回路と、第二の排他的論理和
回路と、からなり、第一の２入力論理演算回路は、第二
の機能ブロックから出力される第一の出力信号と、第一
の電源により作動する第一の制御回路から出力される第
二の出力信号とを入力とし、第一の排他的論理和回路
は、第一の２入力論理演算回路の出力と第一の機能ブロ
ックにおいて生成される第一の制御信号とを入力とし、
第一の機能ブロックに対して第一の内部信号を出力する
とともに、第一の制御信号に従って、第一の内部信号を
反転又は正転させ、第二の２入力論理演算回路は、第一
の機能ブロックから出力される第三の出力信号と、第二
の電源により作動する第二の制御回路から出力される第
四の出力信号とを入力とし、第二の排他的論理和回路
は、第二の２入力論理演算回路の出力と第二の機能ブロ
ックにおいて生成される第二の制御信号とを入力とし、
第二の機能ブロックに対して第二の内部信号を出力する
とともに、第二の制御信号に従って、第二の内部信号を
反転又は正転させるものであることを特徴とするインタ
ーフェース回路を提供する。An eighth aspect of the present invention is an interface circuit disposed between a first functional block operated by a first power supply and a second functional block operated by a second power supply,
A first two-input logical operation circuit comprising a first two-input logical operation circuit, a first exclusive-OR circuit, a second two-input logical operation circuit, and a second exclusive-OR circuit The circuit receives the first output signal output from the second functional block and the second output signal output from the first control circuit operated by the first power supply, and receives the first exclusive signal. The OR circuit receives the output of the first two-input logical operation circuit and the first control signal generated in the first functional block as inputs,
A first internal signal is output to the first functional block, and the first internal signal is inverted or inverted in accordance with the first control signal. The third output signal output from the functional block and the fourth output signal output from the second control circuit operated by the second power supply are input, and the second exclusive OR circuit receives the third output signal. An output of the two-input logical operation circuit and a second control signal generated in the second functional block are input,
An interface circuit for outputting a second internal signal to a second functional block and for inverting or inverting the second internal signal according to a second control signal is provided.
【００３６】請求項４に係るインターフェース回路にお
いては、２入力論理演算回路が第一の機能ブロックに対
してのみ設けられていたが、本請求項に係るインターフ
ェース回路においては、２入力論理演算回路が第一の機
能ブロックと第二の機能ブロックの双方に対して設けら
れており、第一の２入力論理演算回路は第一の電源によ
り作動する第一の制御回路から出力される第二の出力信
号を入力信号として入力し、第二の２入力論理演算回路
は第二の電源により作動する第二の制御回路から出力さ
れる第四の出力信号を入力信号として入力するように構
成されている。この第二及び第四の出力信号のレベルに
応じて、第一及び第二の排他的論理和回路から出力され
る第一及び第二の内部信号をロウレベル又はハイレベル
に固定することができる。In the interface circuit according to the fourth aspect, the two-input logical operation circuit is provided only for the first functional block. However, in the interface circuit according to the present invention, the two-input logical operation circuit is provided. The first two-input logical operation circuit is provided for both the first functional block and the second functional block, and the second output logic operation circuit outputs a second output from a first control circuit operated by a first power supply. A signal is input as an input signal, and the second two-input logical operation circuit is configured to input, as an input signal, a fourth output signal output from a second control circuit operated by a second power supply. . According to the levels of the second and fourth output signals, the first and second internal signals output from the first and second exclusive OR circuits can be fixed to a low level or a high level.
【００３７】請求項９に記載されているように、２入力
論理演算回路としては、２入力論理積回路、２入力否定
論理積回路、２入力論理和回路又は２入力否定論理和回
路の何れかを選択することができる。According to a ninth aspect of the present invention, the two-input logical operation circuit is any of a two-input logical product circuit, a two-input logical product circuit, a two-input logical product circuit, and a two-input logical product circuit. Can be selected.
【００３８】請求項１０は、第一の電源で動作する第一
の機能ブロックと第二の電源で動作する第二の機能ブロ
ックとの間で行われるインターフェイス方法において、
第二の機能ブロックから出力される出力信号と、第二の
電源とを入力として論理演算を行う第一の過程と、第一
の過程における出力を入力として排他的論理和を行い、
第一の機能ブロックに対して内部信号を出力する第二の
過程と、を備えることを特徴とするインターフェース方
法を提供する。According to a tenth aspect of the present invention, there is provided an interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply.
An output signal output from the second functional block, a first step of performing a logical operation with the second power supply as an input, and performing an exclusive OR with an output in the first step as an input,
And a second step of outputting an internal signal to the first functional block.
【００３９】本請求項に係る方法によれば、請求項１に
係るインターフェース回路と同様の効果を得ることがで
きる。According to the method of the present invention, the same effects as those of the interface circuit of the first aspect can be obtained.
【００４０】請求項１１に記載されているように、上記
のインターフェース方法は、第一の機能ブロックにおい
て生成される制御信号に従って、内部信号を反転又は正
転させる第三の過程をさらに備えることができる。As set forth in claim 11, the interface method further comprises a third step of inverting or inverting the internal signal according to a control signal generated in the first functional block. it can.
【００４１】本請求項に係る方法によれば、請求項２に
係るインターフェース回路と同様の効果を得ることがで
きる。According to the method of the present invention, the same effect as that of the interface circuit of the second aspect can be obtained.
【００４２】請求項１２は、第一の電源で動作する第一
の機能ブロックと第二の電源で動作する第二の機能ブロ
ックとの間で行われるインターフェース方法において、
第二の機能ブロックから出力される第一の出力信号と、
外部回路からの第二の出力信号とを入力として論理演算
を行う第一の過程と、第一の過程の出力と第一の機能ブ
ロックにおいて生成される制御信号とを入力として排他
的論理和を行い、第一の機能ブロックに対して内部信号
を出力するとともに、制御信号に従って、内部信号を反
転又は正転させる第二の過程と、を備えることを特徴と
するインターフェース方法を提供する。A twelfth aspect of the present invention is an interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply,
A first output signal output from the second functional block,
A first step of performing a logical operation with a second output signal from an external circuit as an input, and an exclusive OR of an output of the first step and a control signal generated in a first functional block as an input Performing an internal signal to the first functional block, and inverting or rotating the internal signal in accordance with a control signal.
【００４３】本請求項に係る方法によれば、請求項３に
係るインターフェース回路と同様の効果を得ることがで
きる。According to the method of the present invention, the same effects as those of the interface circuit of the third aspect can be obtained.
【００４４】請求項１３は、第一の電源で動作する第一
の機能ブロックと第二の電源で動作する第二の機能ブロ
ックとの間で行われるインターフェース方法において、
第二の機能ブロックから出力される第一の出力信号と、
第一の電源により作動する制御回路から出力される第二
の出力信号とを入力として論理演算を行う第一の過程
と、第一の過程の出力と、第一の機能ブロックにおいて
生成される制御信号とを入力として排他的論理和を行
い、第一の機能ブロックに対して内部信号を出力すると
ともに、制御信号に従って、内部信号を反転又は正転さ
せる第二の過程と、を備えることを特徴とするインター
フェース方法を提供する。According to a thirteenth aspect, in an interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply,
A first output signal output from the second functional block,
A first step of performing a logical operation with a second output signal output from a control circuit operated by a first power supply as an input, an output of the first step, and control generated in a first functional block A second process of inverting or inverting the internal signal in accordance with the control signal while performing an exclusive OR with the signal and the input to output an internal signal to the first functional block. Is provided.
【００４５】本請求項に係る方法によれば、請求項４に
係るインターフェース回路と同様の効果を得ることがで
きる。According to the method of the present invention, the same effect as the interface circuit of the fourth aspect can be obtained.
【００４６】請求項１４は、第一の電源で動作する第一
の機能ブロックと第二の電源で動作する第二の機能ブロ
ックとの間で行われるインターフェース方法において、
第二の機能ブロックから出力される出力信号と、第二の
電源とを入力として第一の論理演算を行う第一の過程
と、第一の過程の出力を入力として排他的論理和を行
い、第一の機能ブロックに対して第一の内部信号を出力
する第二の過程と、第一の機能ブロックから出力される
出力信号と、第一の電源とを入力として第二の論理演算
を行う第三の過程と、第三の過程の出力を入力として排
他的論理和を行い、第二の機能ブロックに対して第二の
内部信号を出力する第四の過程と、を備えることを特徴
とするインターフェース方法を提供する。According to a fourteenth aspect, in an interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply,
An output signal output from the second functional block, a first step of performing a first logical operation with the second power supply as an input, and performing an exclusive OR with an output of the first step as an input, A second process of outputting a first internal signal to the first functional block, an output signal output from the first functional block, and a first power supply are input to perform a second logical operation. A third step, performing an exclusive OR operation with the output of the third step as an input, and a fourth step of outputting a second internal signal to the second functional block, To provide an interface method.
【００４７】本請求項に係る方法によれば、請求項５に
係るインターフェース回路と同様の効果を得ることがで
きる。According to the method of the present invention, the same effect as that of the interface circuit of the fifth aspect can be obtained.
【００４８】請求項１５に記載されているように、上記
のインターフェース方法は、第一の機能ブロックにおい
て生成される第一の制御信号に従って、第一の内部信号
を反転又は正転させる第五の過程と、第二の機能ブロッ
クにおいて生成される第二の制御信号に従って、第二の
内部信号を反転又は正転させる第六の過程と、をさらに
備えることできる。According to a fifteenth aspect of the present invention, in the interface method, a fifth internal signal is inverted or rotated in accordance with a first control signal generated in the first functional block. The method may further include a step and a sixth step of inverting or rotating the second internal signal in accordance with the second control signal generated in the second functional block.
【００４９】本請求項に係る方法によれば、請求項６に
係るインターフェース回路と同様の効果を得ることがで
きる。According to the method of the present invention, the same effect as that of the interface circuit of the sixth aspect can be obtained.
【００５０】請求項１６は、第一の電源で動作する第一
の機能ブロックと第二の電源で動作する第二の機能ブロ
ックとの間で行われるインターフェース方法において、
第二の機能ブロックから出力される第一の出力信号と、
第一の外部回路からの第二の出力信号とを入力として第
一の論理演算を行う第一の過程と、第一の過程の出力
と、第一の機能ブロックにおいて生成される第一の制御
信号とを入力として第一の排他的論理和を行い、第一の
機能ブロックに対して第一の内部信号を出力するととも
に、第一の制御信号に従って、第一の内部信号を反転又
は正転させる第二の過程と、第一の機能ブロックから出
力される第三の出力信号と、第二の外部回路からの第四
の出力信号とを入力として第二の論理演算を行う第三の
過程と、第三の過程の出力と、第二の機能ブロックにお
いて生成される第二の制御信号とを入力として第二の排
他的論理和を行い、第二の機能ブロックに対して第二の
内部信号を出力するとともに、第二の制御信号に従っ
て、第二の内部信号を反転又は正転させる第四の過程
と、を備えることを特徴とするインターフェース方法を
提供する。The present invention provides an interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply.
A first output signal output from the second functional block,
A first step of performing a first logical operation with a second output signal from a first external circuit as an input, an output of the first step, and a first control generated in a first functional block Performs a first exclusive OR operation with a signal as an input, outputs a first internal signal to the first functional block, and inverts or inverts the first internal signal according to the first control signal. A second step of performing a second logical operation using the third output signal output from the first functional block and the fourth output signal from the second external circuit as inputs, And an output of the third process and a second control signal generated in the second functional block as inputs, perform a second exclusive OR operation, and perform a second internal OR operation on the second functional block. Output a second internal signal in accordance with the second control signal. It provides an interface method characterized by comprising a fourth step for rolling or forward, the.
【００５１】本請求項に係る方法によれば、請求項７に
係るインターフェース回路と同様の効果を得ることがで
きる。According to the method of the present invention, the same effect as that of the interface circuit of the seventh aspect can be obtained.
【００５２】請求項１７は、第一の電源で動作する第一
の機能ブロックと第二の電源で動作する第二の機能ブロ
ックとの間で行われるインターフェース方法において、
第二の機能ブロックから出力される第一の出力信号と、
第一の電源により作動する第一の制御回路から出力され
る第二の出力信号とを入力として第一の論理演算を行う
第一の過程と、第一の過程の出力と、第一の機能ブロッ
クにおいて生成される第一の制御信号とを入力として第
一の排他的論理和を行い、第一の機能ブロックに対して
第一の内部信号を出力するとともに、第一の制御信号に
従って、第一の内部信号を反転又は正転させる第二の過
程と、第一の機能ブロックから出力される第三の出力信
号と、第二の電源により作動する第二の制御回路から出
力される第四の出力信号とを入力として第二の論理演算
を行う第三の過程と、第三の出力と、第二の機能ブロッ
クにおいて生成される第二の制御信号とを入力として第
二の排他的論理和を行い、第二の機能ブロックに対して
第二の内部信号を出力するとともに、第二の制御信号に
従って、第二の内部信号を反転又は正転させる第四の過
程と、を備えることを特徴とするインターフェース方法
を提供する。In a preferred embodiment of the present invention, there is provided an interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply.
A first output signal output from the second functional block,
A first step of performing a first logical operation with a second output signal output from a first control circuit operated by a first power supply as an input, an output of the first step, and a first function A first exclusive OR is performed with a first control signal generated in the block as an input, a first internal signal is output to the first functional block, and a first control signal is output in accordance with the first control signal. A second step of inverting or rotating one internal signal, a third output signal output from the first functional block, and a fourth output signal output from a second control circuit operated by a second power supply. A third process of performing a second logical operation by using the output signal of the second logical operation as an input, a third output and a second control signal generated in the second functional block as an input, and And sum the second internal signal to the second functional block. While the force is provided in accordance with a second control signal, and a fourth step of reversing or forward a second internal signal, the interface method, characterized in that it comprises a.
【００５３】本請求項に係る方法によれば、請求項８に
係るインターフェース回路と同様の効果を得ることがで
きる。According to the method of the present invention, the same effect as the interface circuit of the eighth aspect can be obtained.
【００５４】請求項１８に記載されているように、上記
の論理演算は、論理積、否定論理積、論理和又は否定論
理和の何れかから選択することができる。As set forth in claim 18, the above logical operation can be selected from any one of a logical product, a negative logical product, a logical sum or a negative logical sum.
【００５５】[0055]
【発明の実施の形態】本発明に係るインターフェース回
路の第一の実施形態のブロック図を図１に示す。FIG. 1 is a block diagram showing a first embodiment of an interface circuit according to the present invention.
【００５６】本実施形態に係るインターフェース回路
は、第一の電源ＶＤＤ１で動作する第一の機能ブロック
１０と第二の電源ＶＤＤ２で動作する第二の機能ブロッ
ク２０との間に配置される。本実施形態に係るインター
フェース回路は、第一の２入力ＡＮＤ回路１１と、第一
のＥＸＯＲ回路１２と、第二の２入力ＡＮＤ回路２１
と、第二のＥＸＯＲ回路２２と、からなる。The interface circuit according to the present embodiment is arranged between a first functional block 10 operated by a first power supply VDD1 and a second functional block 20 operated by a second power supply VDD2. The interface circuit according to the present embodiment includes a first two-input AND circuit 11, a first EXOR circuit 12, and a second two-input AND circuit 21.
And a second EXOR circuit 22.
【００５７】第一の２入力ＡＮＤ回路１１は、第二の機
能ブロック２０から第二のバッファー回路２４を経て出
力される第二の出力信号２５と、第二の電源ＶＤＤ２と
を入力としている。第一のＥＸＯＲ回路１２は、第一の
２入力ＡＮＤ回路１１の出力と、第一の機能ブロック１
０において生成される第一の制御信号１６とを入力と
し、第一の機能ブロック１０内の内部回路（図示せず）
に対して第一の内部信号１３を出力する。第一の内部信
号１３は第一の制御信号１６に従って反転又は正転した
状態で出力される。The first two-input AND circuit 11 receives as input the second output signal 25 output from the second function block 20 via the second buffer circuit 24 and the second power supply VDD2. The first EXOR circuit 12 is connected to the output of the first two-input AND circuit 11 and the first functional block 1
0 and a first control signal 16 generated as an input, an internal circuit (not shown) in the first functional block 10
To output a first internal signal 13 to the first. The first internal signal 13 is output in a state of being inverted or rotated in accordance with the first control signal 16.
【００５８】第二の２入力ＡＮＤ回路２１は、第一の機
能ブロック１０から第一のバッファー回路１４を経て出
力される第一の出力信号１５と、第一の電源ＶＤＤ１と
を入力としている。第二のＥＸＯＲ回路２２は、第二の
２入力ＡＮＤ回路２１の出力と、第二の機能ブロック２
０において生成される第二の制御信号２６とを入力と
し、第二の機能ブロック２０内の内部回路（図示せず）
に対して第二の内部信号２３を出力する。第二の内部信
号２３は第二の制御信号２６に従って反転又は正転した
状態で出力される。The second two-input AND circuit 21 receives as input the first output signal 15 output from the first functional block 10 via the first buffer circuit 14 and the first power supply VDD1. The second EXOR circuit 22 is connected to the output of the second two-input AND circuit 21 and the second functional block 2
0 and a second control signal 26 generated as an input, and an internal circuit (not shown) in the second functional block 20.
, And outputs a second internal signal 23. The second internal signal 23 is output in a state of being inverted or rotated in accordance with the second control signal 26.
【００５９】以下、第二の電源ＶＤＤ２で動作する第二
の機能ブロック２０から出力される第二の出力信号２５
が第一の電源ＶＤＤ１で動作する第一の機能ブロック１
０に入力される場合について説明する。Hereinafter, a second output signal 25 output from the second functional block 20 operated by the second power supply VDD2.
Is a first functional block 1 operated by a first power supply VDD1.
A case where the value is input to 0 will be described.
【００６０】図２の区間Ａと区間Ｃに示すように、第一
の電源ＶＤＤ１及び第二の電源ＶＤＤ２から第一の機能
ブロック１０及び第二の機能ブロック２０に対してそれ
ぞれ電力が供給されている場合、第二の出力信号２５
は、第一の２入力ＡＮＤ回路１１の一方の入力が第二の
電源ＶＤＤ２に接続されているため、第一の２入力ＡＮ
Ｄ回路１１に直接入力された後、第一の２入力ＡＮＤ回
路１１からそのまま出力される。As shown in sections A and C of FIG. 2, power is supplied from the first power supply VDD1 and the second power supply VDD2 to the first functional block 10 and the second functional block 20, respectively. If the second output signal 25
Since one input of the first two-input AND circuit 11 is connected to the second power supply VDD2,
After being directly input to the D circuit 11, it is directly output from the first two-input AND circuit 11.
【００６１】さらに、第一の２入力ＡＮＤ回路１１の出
力信号は第一のＥＸＯＲ回路１２に入力され、第一のＥ
ＸＯＲ回路１２から第一の内部信号１３として出力され
る。Further, the output signal of the first two-input AND circuit 11 is input to the first EXOR circuit 12 and
It is output as the first internal signal 13 from the XOR circuit 12.
【００６２】この場合、第一の内部信号１３は、第一の
ＥＸＯＲ回路１２に入力される第一の制御信号１６によ
って、反転又は正転へと切り替えることが可能である。
例えば、第一の制御信号１６がハイレベルのときには第
一の内部信号１３を反転させ、第一の制御信号１６がロ
ウレベルのときには第一の内部信号１３を正転させるよ
うにすることができる。In this case, the first internal signal 13 can be switched to inversion or normal rotation by the first control signal 16 input to the first EXOR circuit 12.
For example, when the first control signal 16 is at a high level, the first internal signal 13 can be inverted, and when the first control signal 16 is at a low level, the first internal signal 13 can be inverted.
【００６３】また、図２の区間Ｂに示されるように、第
一の機能ブロック１０のみを動作させ、第二の機能ブロ
ック２０を動作させない場合は、第二の電源ＶＤＤ２か
ら第二の機能ブロック２０に電力が供給されないため、
第二の出力信号２５の信号レベルは確定しないが、第二
の電源ＶＤＤ２がロウレベルとなるため、第一の２入力
ＡＮＤ回路１１の出力は、第二の出力信号２５の論理レ
ベルには関係なく、ロウレベルに固定される。When only the first function block 10 is operated and the second function block 20 is not operated, as shown in a section B of FIG. 2, the second function block VDD is supplied from the second power supply VDD2. 20 is not powered,
Although the signal level of the second output signal 25 is not determined, the output of the first two-input AND circuit 11 is independent of the logical level of the second output signal 25 because the second power supply VDD2 is at a low level. , Is fixed to the low level.
【００６４】この第一の２入力ＡＮＤ回路１１の出力
は、第一のＥＸＯＲ回路１２に入力され、第一のＥＸＯ
Ｒ回路１２から第一の内部信号１３として出力される。The output of the first two-input AND circuit 11 is input to the first EXOR circuit 12, and is output to the first EXO circuit 12.
It is output from the R circuit 12 as a first internal signal 13.
【００６５】この場合、前述のように、第一の内部信号
１３は、第一のＥＸＯＲ回路１２に入力される第一の制
御信号１６によって、反転又は正転へと切り替えること
が可能である。In this case, as described above, the first internal signal 13 can be switched to inversion or normal rotation by the first control signal 16 input to the first EXOR circuit 12.
【００６６】次いで、第一の電源ＶＤＤ１で動作する第
一の機能ブロック１０から出力される第一の出力信号１
５が第二の電源ＶＤＤ２で動作する第二の機能ブロック
２０に入力される場合について説明する。Next, the first output signal 1 output from the first functional block 10 operated by the first power supply VDD1
5 is input to the second functional block 20 that operates on the second power supply VDD2.
【００６７】図２の区間Ａと区間Ｃに示すように、第一
の電源ＶＤＤ１及び第二の電源ＶＤＤ２から第一の機能
ブロック１０及び第二の機能ブロック２０に対してそれ
ぞれ電力が供給されている場合、第一の出力信号１５
は、第二の２入力ＡＮＤ回路２２の一方の入力が第一の
電源ＶＤＤ１に接続されているため、第二の２入力ＡＮ
Ｄ回路２２に直接入力された後、第二の２入力ＡＮＤ回
路２２からそのまま出力される。As shown in the section A and the section C in FIG. 2, power is supplied from the first power supply VDD1 and the second power supply VDD2 to the first functional block 10 and the second functional block 20, respectively. If present, the first output signal 15
Since one input of the second two-input AND circuit 22 is connected to the first power supply VDD1,
After being directly input to the D circuit 22, it is directly output from the second two-input AND circuit 22.
【００６８】この第二の２入力ＡＮＤ回路２２の出力信
号は第二のＥＸＯＲ回路２２に入力され、第二の内部信
号２３として出力される。The output signal of the second two-input AND circuit 22 is input to the second EXOR circuit 22 and output as the second internal signal 23.
【００６９】この場合、第二の内部信号２３は、第二の
ＥＸＯＲ回路２２に入力される第二の制御信号２６によ
って、反転又は正転へと切り替えることが可能である。
例えば、第二の制御信号２６がハイレベルのときには第
二の内部信号２３を反転させ、第二の制御信号２６がロ
ウレベルのときには第二の内部信号２３を正転させるよ
うにすることができる。In this case, the second internal signal 23 can be switched to inversion or normal rotation by the second control signal 26 input to the second EXOR circuit 22.
For example, when the second control signal 26 is at a high level, the second internal signal 23 can be inverted, and when the second control signal 26 is at a low level, the second internal signal 23 can be inverted.
【００７０】また、図２の区間Ｄに示されるように、第
二の機能ブロック２０のみを動作させ、第一の機能ブロ
ック１０を動作させない場合は、第一の電源ＶＤＤ１か
ら第一の機能ブロック１０に電力を供給しないため、第
一の出力信号１５の信号レベルは確定しないが、第一の
電源ＶＤＤ１がロウレベルとなるため、第二の２入力Ａ
ＮＤ回路２１の出力は、第一の出力信号１５の論理レベ
ルに関係なく、ロウレベルに固定される。When only the second function block 20 is operated and the first function block 10 is not operated, as shown in section D of FIG. 2, the first function block 20 is switched from the first power supply VDD1. 10 is not supplied with power, the signal level of the first output signal 15 is not determined, but since the first power supply VDD1 is at a low level, the second two-input A
The output of the ND circuit 21 is fixed at a low level regardless of the logic level of the first output signal 15.
【００７１】第二の２入力ＡＮＤ回路２１の出力信号は
第二のＥＸＯＲ回路２２に入力され、第二の内部信号２
３として出力される。The output signal of the second two-input AND circuit 21 is input to the second EXOR circuit 22 and the second internal signal 2
It is output as 3.
【００７２】この場合、前述のように、第二の内部信号
２３は、第二のＥＸＯＲ回路２２に入力される第二の制
御信号２６によって、反転又は正転へと切り替えること
が可能である。In this case, as described above, the second internal signal 23 can be switched to inversion or normal rotation by the second control signal 26 input to the second EXOR circuit 22.
【００７３】ＣＭＯＳ回路で構成した２入力ＮＡＮＤ回
路の一例を図３に、インバータ回路の一例を図４にそれ
ぞれ示す。図３に示した２入力ＮＡＮＤ回路の出力ＯＵ
Ｔに図４に示したインバータ回路を接続することによっ
て、２入力ＡＮＤ回路を構成することができる。FIG. 3 shows an example of a two-input NAND circuit constituted by a CMOS circuit, and FIG. 4 shows an example of an inverter circuit. Output OU of 2-input NAND circuit shown in FIG.
By connecting the inverter circuit shown in FIG. 4 to T, a two-input AND circuit can be formed.
【００７４】また、図３から明らかであるように、２入
力ＮＡＮＤ回路においては、二つの入力ＩＮ１又はＩＮ
２のどちらか一方がロウレベルとなれば、その出力はハ
イレベルに確定する。このため、電源ＶＤＤから接地Ｇ
ＮＤへ流れる電流はＭＯＳトランジスタのオフ時のリー
ク電流だけと考えることができる。As is apparent from FIG. 3, in the two-input NAND circuit, two inputs IN1 or IN1 are provided.
If one of the two becomes low level, the output is determined to be high level. For this reason, the power supply VDD is switched to the ground G
It can be considered that the current flowing to ND is only the leakage current when the MOS transistor is off.
【００７５】また、図１に戻って、第一の電源ＶＤＤ１
及び第二の電源ＶＤＤ２から第一の機能ブロック１０及
び第二の機能ブロック２０にそれぞれ電力が供給されて
いる動作状態においても、第一の制御信号１６及び第二
の制御信号２６を介して、第一の内部信号１３と第二の
内部信号２３の論理レベルを任意のレベルに制御するこ
とができる。Returning to FIG. 1, the first power supply VDD1
Also, in an operation state in which power is supplied from the second power supply VDD2 to the first function block 10 and the second function block 20, respectively, via the first control signal 16 and the second control signal 26, The logic levels of the first internal signal 13 and the second internal signal 23 can be controlled to any levels.
【００７６】以上のように、本実施形態に係るインター
フェース回路によれば、電力を供給する電源がそれぞれ
独立している複数の機能ブロックで構成された回路にお
いて、各機能ブロック間で信号の送受信を行う場合、第
一の機能ブロックに対応する２入力ＡＮＤ回路の一方の
入力には第二の機能ブロックからの全ての信号が直接入
力され、他方の入力は第二の機能ブロックに対応する電
源に接続される。As described above, according to the interface circuit according to the present embodiment, in a circuit composed of a plurality of functional blocks, each of which supplies power independently, a signal is transmitted and received between the functional blocks. In this case, all signals from the second functional block are directly input to one input of a two-input AND circuit corresponding to the first functional block, and the other input is connected to a power supply corresponding to the second functional block. Connected.
【００７７】さらに、これらの入力信号は、信号の論理
を任意に反転するためにＥＸＯＲ回路を通した後に、内
部回路に伝えられる。Further, these input signals are transmitted to an internal circuit after passing through an EXOR circuit to arbitrarily invert the logic of the signals.
【００７８】これによって、内部回路に出力される内部
信号の信号レベルを確定させ、動作させない機能ブロッ
クについては電源を供給しないことにより、機能ブロッ
クを構成するＭＯＳトランジスタのオフ時のリーク電流
による消費電力をゼロにすることができる。As a result, the signal level of the internal signal output to the internal circuit is determined, and power is not supplied to the functional blocks that are not operated, so that the power consumption due to the leakage current when the MOS transistors constituting the functional blocks are off is generated. Can be set to zero.
【００７９】また、機能ブロックの動作状態において
も、ＥＸＯＲ回路に入力される制御信号によって、各機
能ブロック間で送受信される信号の論理レベルを任意に
制御することができる。Further, even in the operation state of the functional block, the logic level of the signal transmitted and received between the functional blocks can be arbitrarily controlled by the control signal input to the EXOR circuit.
【００８０】本発明に係るインターフェース回路の第二
の実施形態のブロック図を図６に示す。FIG. 6 is a block diagram showing a second embodiment of the interface circuit according to the present invention.
【００８１】本実施形態に係るインターフェース回路
は、第一の実施形態に係るインターフェース回路におけ
る第一の２入力ＡＮＤ回路１１と第二の２入力ＡＮＤ回
路２１とをそれぞれ第一の２入力ＮＡＮＤ回路３１と第
二の２入力ＮＡＮＤ回路４１とに置き換えた構成を有し
ている。この点以外の構成は図１に示した第一の実施形
態に係るインターフェース回路と同様である。The interface circuit according to the present embodiment is different from the interface circuit according to the first embodiment in that the first two-input AND circuit 11 and the second two-input AND circuit 21 are respectively connected to the first two-input NAND circuit 31. And a second two-input NAND circuit 41. The configuration other than this is the same as the interface circuit according to the first embodiment shown in FIG.
【００８２】ＣＭＯＳ回路で構成した２入力ＮＡＮＤ回
路の一例を図３に示す。FIG. 3 shows an example of a two-input NAND circuit constituted by a CMOS circuit.
【００８３】本実施形態に係るインターフェース回路に
おいては、第一の電源ＶＤＤ１及び第二の電源ＶＤＤ２
から第一の機能ブロック１０及び第二の機能ブロック２
０に対してそれぞれ電力が供給されている状態では、第
一の２入力ＮＡＮＤ回路３１及び第二の２入力ＮＡＮＤ
回路４１がインバータ動作を行う。このため、第一の出
力信号１５及び第二の出力信号２５と第一の内部信号１
３及び第二の内部信号２３の論理レベルとの関係が第一
の実施形態に係るインターフェース回路における場合と
反転すること以外は、本実施形態に係るインターフェー
ス回路は第一の実施形態に係るインターフェース回路と
同様の動作を行う。In the interface circuit according to the present embodiment, the first power supply VDD1 and the second power supply VDD2
From the first functional block 10 and the second functional block 2
In a state where power is supplied to each of the first two-input NAND circuit 31 and the second two-input NAND
The circuit 41 performs an inverter operation. Therefore, the first output signal 15 and the second output signal 25 and the first internal signal 1
The interface circuit according to the present embodiment is different from the interface circuit according to the first embodiment except that the relationship between the logic levels of the third and second internal signals 23 is inverted from that in the interface circuit according to the first embodiment. The same operation as is performed.
【００８４】本発明に係るインターフェース回路の第三
の実施形態のブロック図を図７に示す。FIG. 7 is a block diagram showing a third embodiment of the interface circuit according to the present invention.
【００８５】本実施形態に係るインターフェース回路
は、第一の実施形態に係るインターフェース回路におけ
る第一の２入力ＡＮＤ回路１１と第二の２入力ＡＮＤ回
路２１とをそれぞれ第一の２入力ＮＯＲ回路５１と第二
の２入力ＮＯＲ回路６１とに置き換えた構成を有してい
る。この点以外の構成は図１に示した第一の実施形態に
係るインターフェース回路と同様である。The interface circuit according to the present embodiment differs from the interface circuit according to the first embodiment in that the first two-input AND circuit 11 and the second two-input AND circuit 21 are respectively connected to the first two-input NOR circuit 51. And a second two-input NOR circuit 61. The configuration other than this is the same as the interface circuit according to the first embodiment shown in FIG.
【００８６】２入力ＮＯＲ回路の一例を図５に示す。図
５から明らかであるように、２入力ＮＯＲ回路において
は、二つの入力ＩＮ１又はＩＮ２のどちらか一方がハイ
レベルとなれば、その出力はロウレベルに確定し、この
ため、電源ＶＤＤから接地ＧＮＤに流れる電流はＭＯＳ
トランジスタのオフ時のリーク電流だけと考えることが
できる。FIG. 5 shows an example of a two-input NOR circuit. As is apparent from FIG. 5, in the two-input NOR circuit, when one of the two inputs IN1 or IN2 goes to a high level, the output is determined to be at a low level, and therefore, the power supply VDD is switched to the ground GND. The flowing current is MOS
This can be considered only as the leakage current when the transistor is off.
【００８７】本発明に係るインターフェース回路の第四
の実施形態のブロック図を図８に示す。FIG. 8 is a block diagram showing a fourth embodiment of the interface circuit according to the present invention.
【００８８】本実施形態に係るインターフェース回路
は、第一の実施形態に係るインターフェース回路におけ
る第一の２入力ＡＮＤ回路１１と第二の２入力ＡＮＤ回
路２１とをそれぞれ第一の２入力ＯＲ回路７１と第二の
２入力ＯＲ回路８１とに置き換えた構成を有している。
この点以外の構成は図１に示した第一の実施形態に係る
インターフェース回路と同様である。The interface circuit according to the present embodiment differs from the interface circuit according to the first embodiment in that the first two-input AND circuit 11 and the second two-input AND circuit 21 are respectively connected to the first two-input OR circuit 71. And a second two-input OR circuit 81.
The configuration other than this is the same as the interface circuit according to the first embodiment shown in FIG.
【００８９】図５に示した２入力ＮＯＲ回路の出力に図
４に示したインバータ回路を接続することにより、２入
力ＯＲ回路を構成することができる。By connecting the inverter circuit shown in FIG. 4 to the output of the two-input NOR circuit shown in FIG. 5, a two-input OR circuit can be formed.
【００９０】本実施形態に係るインターフェース回路に
おいては、第一の電源ＶＤＤ１及び第二の電源ＶＤＤ２
から第一の機能ブロック１０及び第二の機能ブロック２
０に対してそれぞれ電力が供給されている状態では、第
一の２入力ＯＲ回路７１及び第二の２入力ＯＲ回路８１
がインバータ動作を行う。このため、第一の出力信号１
５及び第二の出力信号２５と第一の内部信号１３及び第
二の内部信号２３の論理レベルとの関係が第三の実施形
態に係るインターフェース回路における場合と反転する
こと以外は、本実施形態に係るインターフェース回路は
第三の実施形態に係るインターフェース回路と同様の動
作を行う。In the interface circuit according to the present embodiment, the first power supply VDD1 and the second power supply VDD2
From the first functional block 10 and the second functional block 2
In the state where power is supplied to each of the first two-input OR circuit 71 and the second two-input OR circuit 81,
Performs an inverter operation. Therefore, the first output signal 1
5 except that the relationship between the logic levels of the first and second output signals 25 and the first internal signal 13 and the second internal signal 23 is inverted from that in the interface circuit according to the third embodiment. Performs the same operation as the interface circuit according to the third embodiment.
【００９１】本発明に係るインターフェース回路の第五
の実施形態のブロック図を図９に示す。FIG. 9 is a block diagram showing a fifth embodiment of the interface circuit according to the present invention.
【００９２】本実施形態に係るインターフェース回路に
おいては、第一の実施形態に係るインターフェース回路
における第一の２入力ＡＮＤ回路１１の一方の入力が第
二の電源ＶＤＤ２に接続されることに代えて、第一の外
部回路（図示せず）に接続されており、第一の２入力Ａ
ＮＤ回路１１は、この第一の外部回路から出力される第
三の出力信号９１と、第二の機能ブロック２０から出力
される第二の出力信号２５とを入力としている。同様
に、第二の２入力ＡＮＤ回路２１の一方の入力が第一の
電源ＶＤＤ１に接続されることに代えて、第二の外部回
路（図示せず）に接続されており、第二の２入力ＡＮＤ
回路２１は、この第二の外部回路から出力される第四の
出力信号１０１と、第一の機能ブロック１０から出力さ
れる第一の出力信号１５とを入力としている。この点以
外の構成は図１に示した第一の実施形態に係るインター
フェース回路と同様である。In the interface circuit according to the present embodiment, instead of connecting one input of the first two-input AND circuit 11 to the second power supply VDD2 in the interface circuit according to the first embodiment, Connected to a first external circuit (not shown),
The ND circuit 11 receives the third output signal 91 output from the first external circuit and the second output signal 25 output from the second functional block 20 as inputs. Similarly, one input of the second two-input AND circuit 21 is connected to a second external circuit (not shown) instead of being connected to the first power supply VDD1. Input AND
The circuit 21 receives the fourth output signal 101 output from the second external circuit and the first output signal 15 output from the first functional block 10 as inputs. The configuration other than this is the same as the interface circuit according to the first embodiment shown in FIG.
【００９３】本実施形態に係るインターフェース回路に
おいては、第一の２入力ＡＮＤ回路１１及び第二の２入
力ＡＮＤ回路２１が第一の外部回路及び第二の外部回路
からの第三の出力信号９１及び第四の出力信号１０１を
それぞれ入力信号として入力するように構成されている
ので、この第三の出力信号９１及び第四の出力信号１０
１のレベルを制御することによって、第一のＥＸＯＲ回
路１２及び第二のＥＸＯＲ回路２２からそれぞれ出力さ
れる第一の内部信号１３及び第二の内部信号２３をロウ
レベル又はハイレベルに固定することができる。In the interface circuit according to the present embodiment, the first two-input AND circuit 11 and the second two-input AND circuit 21 serve as the third output signal 91 from the first external circuit and the second external circuit. And the fourth output signal 101 as input signals, respectively, so that the third output signal 91 and the fourth output signal 10
By controlling the level of “1”, the first internal signal 13 and the second internal signal 23 output from the first EXOR circuit 12 and the second EXOR circuit 22, respectively, are fixed to a low level or a high level. it can.
【００９４】本実施形態における第一の外部回路は第二
の外部回路と同一の構成を有することができる。例え
ば、第一の外部回路と第二の外部回路として、共通の回
路を用いることができる。これによって、第一のＥＸＯ
Ｒ回路１２から出力される第一の内部信号１３と、第二
のＥＸＯＲ回路２２から出力される第二の内部信号２３
とを同一の論理レベルを有するように制御することがで
きる。The first external circuit in this embodiment can have the same configuration as the second external circuit. For example, a common circuit can be used as the first external circuit and the second external circuit. As a result, the first EXO
A first internal signal 13 output from the R circuit 12 and a second internal signal 23 output from the second EXOR circuit 22
Can be controlled to have the same logic level.
【００９５】あるいは、本実施形態における第一の外部
回路は第二の外部回路と異なる構成を有することができ
る。これによって、第一のＥＸＯＲ回路１２から出力さ
れる第一の内部信号１３と、第二のＥＸＯＲ回路２２か
ら出力される第二の内部信号２３との論理レベルをそれ
ぞれ独立に制御することができる。Alternatively, the first external circuit in the present embodiment can have a different configuration from the second external circuit. Thus, the logic levels of the first internal signal 13 output from the first EXOR circuit 12 and the second internal signal 23 output from the second EXOR circuit 22 can be controlled independently. .
【００９６】本発明に係るインターフェース回路の第六
の実施形態のブロック図を図１０に示す。FIG. 10 is a block diagram showing a sixth embodiment of the interface circuit according to the present invention.
【００９７】本実施形態に係るインターフェース回路に
おいては、第一の実施形態に係るインターフェース回路
における第一の２入力ＡＮＤ回路１１の一方の入力が第
二の電源ＶＤＤ２に接続されることに代えて、第一の電
源ＶＤＤ１により作動する第一の制御回路（図示せず）
に接続されており、第一の２入力ＡＮＤ回路１１は、こ
の第一の制御回路から出力される第五の出力信号１１１
と、第二の機能ブロック２０から出力される第二の出力
信号２５とを入力としている。同様に、第二の２入力Ａ
ＮＤ回路２１の一方の入力が第一の電源ＶＤＤ１に接続
されることに代えて、第二の電源ＶＤＤ２により作動す
る第二の制御回路（図示せず）に接続されており、第二
の２入力ＡＮＤ回路２１は、この第二の制御回路から出
力される第六の出力信号１２１と、第一の機能ブロック
１０から出力される第一の出力信号１５とを入力として
いる。この点以外の構成は図１に示した第一の実施形態
に係るインターフェース回路と同様である。In the interface circuit according to the present embodiment, instead of connecting one input of the first two-input AND circuit 11 in the interface circuit according to the first embodiment to the second power supply VDD2, First control circuit (not shown) operated by first power supply VDD1
And the first two-input AND circuit 11 outputs a fifth output signal 111 output from the first control circuit.
And a second output signal 25 output from the second functional block 20. Similarly, the second two-input A
One input of the ND circuit 21 is connected to a second control circuit (not shown) operated by a second power supply VDD2 instead of being connected to the first power supply VDD1. The input AND circuit 21 has a sixth output signal 121 output from the second control circuit and a first output signal 15 output from the first functional block 10 as inputs. The configuration other than this is the same as the interface circuit according to the first embodiment shown in FIG.
【００９８】本実施形態に係るインターフェース回路に
おいては、第一の２入力ＡＮＤ回路１１及び第二の２入
力ＡＮＤ回路２１が第一の制御回路及び第二の制御回路
からの第五の出力信号１１１及び第六の出力信号１２１
をそれぞれ入力信号として入力するように構成されてい
るので、この第五の出力信号１１１及び第六の出力信号
１２１のレベルを制御することによって、第一のＥＸＯ
Ｒ回路１２及び第二のＥＸＯＲ回路２２からそれぞれ出
力される第一の内部信号１３及び第二の内部信号２３を
ロウレベル又はハイレベルに固定することができる。In the interface circuit according to the present embodiment, the first two-input AND circuit 11 and the second two-input AND circuit 21 serve as the fifth output signal 111 from the first control circuit and the second control circuit. And the sixth output signal 121
Are input as input signals. By controlling the levels of the fifth output signal 111 and the sixth output signal 121, the first EXO
The first internal signal 13 and the second internal signal 23 output from the R circuit 12 and the second EXOR circuit 22, respectively, can be fixed to a low level or a high level.
【００９９】上記の第五及び第六の実施形態において
も、前述の第一乃至第四の実施形態のように、第一の２
入力ＡＮＤ回路１１及び第二の２入力ＡＮＤ回路２１に
代えて、２入力ＮＡＮＤ回路、２入力ＯＲ回路又は２入
力ＮＯＲ回路を用いることができる。In the fifth and sixth embodiments, as in the first to fourth embodiments, the first 2
Instead of the input AND circuit 11 and the second two-input AND circuit 21, a two-input NAND circuit, a two-input OR circuit, or a two-input NOR circuit can be used.
【０１００】[0100]
【発明の効果】以上のように、本発明に係るインターフ
ェース回路によれば、電力を供給する電源がそれぞれ独
立している複数の機能ブロックで構成された回路におい
て、各機能ブロック間で信号の送受信を行う場合、一方
の機能ブロックに対応する２入力論理演算回路の一方の
入力には他方の機能ブロックからの出力信号が直接入力
され、他方の入力は他方の機能ブロックに対応する電源
に接続される。As described above, according to the interface circuit of the present invention, in a circuit composed of a plurality of functional blocks, each of which supplies power independently, a signal is transmitted and received between the functional blocks. Is performed, an output signal from the other functional block is directly input to one input of a two-input logical operation circuit corresponding to one functional block, and the other input is connected to a power supply corresponding to the other functional block. You.
【０１０１】さらに、これらの入力信号は、信号の論理
を任意に反転するために排他的論理和回路を通した後
に、一方の機能ブロック内の内部回路に内部信号として
伝えられる。Further, these input signals pass through an exclusive OR circuit to arbitrarily invert the logic of the signals, and are transmitted as internal signals to an internal circuit in one of the functional blocks.
【０１０２】これによって、内部信号の信号レベルを確
定させ、動作させない機能ブロックについては電源を供
給しないことにより、機能ブロックを構成するＭＯＳト
ランジスタのオフ時のリーク電流による消費電力をゼロ
にすることができる。As a result, the signal level of the internal signal is determined, and power is not supplied to the functional blocks that are not operated, so that the power consumption due to the leakage current when the MOS transistors constituting the functional blocks are turned off can be reduced to zero. it can.
【０１０３】また、機能ブロックが動作している状態に
おいても、排他的論理和回路に入力される制御信号によ
って、各機能ブロック間で送受信される信号の論理レベ
ルを任意に制御することができる。Further, even when the functional blocks are operating, the logic level of the signal transmitted and received between the functional blocks can be arbitrarily controlled by the control signal input to the exclusive OR circuit.
【図１】本発明の第一の実施形態に係るインターフェー
ス回路のブロック図である。FIG. 1 is a block diagram of an interface circuit according to a first embodiment of the present invention.
【図２】各電源のオン・オフ状態を示す波形図である。FIG. 2 is a waveform diagram showing an on / off state of each power supply.
【図３】２入力ＮＡＮＤ回路の一例のブロック図であ
る。FIG. 3 is a block diagram illustrating an example of a two-input NAND circuit;
【図４】インバータ回路の一例のブロック図である。FIG. 4 is a block diagram illustrating an example of an inverter circuit.
【図５】２入力ＮＯＲ回路の一例のブロック図である。FIG. 5 is a block diagram illustrating an example of a two-input NOR circuit;
【図６】本発明の第二の実施形態に係るインターフェー
ス回路のブロック図である。FIG. 6 is a block diagram of an interface circuit according to a second embodiment of the present invention.
【図７】本発明の第三の実施形態に係るインターフェー
ス回路のブロック図である。FIG. 7 is a block diagram of an interface circuit according to a third embodiment of the present invention.
【図８】本発明の第四の実施形態に係るインターフェー
ス回路のブロック図である。FIG. 8 is a block diagram of an interface circuit according to a fourth embodiment of the present invention.
【図９】本発明の第五の実施形態に係るインターフェー
ス回路のブロック図である。FIG. 9 is a block diagram of an interface circuit according to a fifth embodiment of the present invention.
【図１０】本発明の第六の実施形態に係るインターフェ
ース回路のブロック図である。FIG. 10 is a block diagram of an interface circuit according to a sixth embodiment of the present invention.
【図１１】インターフェース回路の第一の従来例のブロ
ック図である。FIG. 11 is a block diagram of a first conventional example of an interface circuit.
【図１２】インターフェース回路の第二の従来例のブロ
ック図である。FIG. 12 is a block diagram of a second conventional example of an interface circuit.
１０ 第一の機能ブロック １１ 第一の２入力ＡＮＤ回路 １２ 第一のＥＸＯＲ回路 １３ 第一の内部信号 １４ 第一のバッファー回路 １５ 第一の出力信号 １６ 第一の制御信号 ２０ 第二の機能ブロック ２１ 第二の２入力ＡＮＤ回路 ２２ 第二のＥＸＯＲ回路 ２３ 第二の内部信号 ２４ 第二のバッファー回路 ２５ 第二の出力信号 ２６ 第二の制御信号 ３１ 第一の２入力ＮＡＮＤ回路 ４１ 第二の２入力ＮＡＮＤ回路 ５１ 第一の２入力ＮＯＲ回路 ６１ 第二の２入力ＮＯＲ回路 ７１ 第一の２入力ＯＲ回路 ８１ 第二の２入力ＯＲ回路 ９１ 第三の出力信号 １０１ 第四の出力信号 １１１ 第五の出力信号 １２１ 第六の出力信号 DESCRIPTION OF SYMBOLS 10 1st functional block 11 1st 2-input AND circuit 12 1st EXOR circuit 13 1st internal signal 14 1st buffer circuit 15 1st output signal 16 1st control signal 20 2nd functional block Reference Signs List 21 second two-input AND circuit 22 second EXOR circuit 23 second internal signal 24 second buffer circuit 25 second output signal 26 second control signal 31 first two-input NAND circuit 41 second Two-input NAND circuit 51 First two-input NOR circuit 61 Second two-input NOR circuit 71 First two-input OR circuit 81 Second two-input OR circuit 91 Third output signal 101 Fourth output signal 111 No. Fifth output signal 121 Sixth output signal
Claims (18)
クと第二の電源で動作する第二の機能ブロックとの間に
配置されるインターフェース回路において、 ２入力論理演算回路と、排他的論理和回路と、からな
り、 前記２入力論理演算回路は、前記第二の機能ブロックか
ら出力される出力信号と、前記第二の電源とを入力と
し、 前記排他的論理和回路は、前記２入力論理演算回路の出
力を入力とし、前記第一の機能ブロックに対して内部信
号を出力するものであることを特徴とするインターフェ
ース回路。1. An interface circuit disposed between a first functional block operated by a first power supply and a second functional block operated by a second power supply, comprising: a two-input logical operation circuit; An OR circuit, wherein the two-input logical operation circuit receives an output signal output from the second functional block and the second power supply as inputs, and the exclusive-OR circuit comprises: An interface circuit for receiving an output of an input logical operation circuit and outputting an internal signal to the first functional block.
能ブロックにおいて生成される制御信号を入力とし、前
記制御信号に従って、前記内部信号を反転又は正転させ
るものであることを特徴とする請求項１に記載のインタ
ーフェース回路。2. The exclusive OR circuit receives a control signal generated in the first functional block as an input, and inverts or inverts the internal signal in accordance with the control signal. The interface circuit according to claim 1, wherein:
クと第二の電源で動作する第二の機能ブロックとの間に
配置されるインターフェース回路において、 ２入力論理演算回路と、排他的論理和回路と、からな
り、 前記２入力論理演算回路は、前記第二の機能ブロックか
ら出力される第一の出力信号と、外部回路からの第二の
出力信号とを入力とし、 前記排他的論理和回路は、前記２入力論理演算回路の出
力と前記第一の機能ブロックにおいて生成される制御信
号とを入力とし、前記第一の機能ブロックに対して内部
信号を出力するとともに、前記制御信号に従って、前記
内部信号を反転又は正転させるものであることを特徴と
するインターフェース回路。3. An interface circuit disposed between a first functional block operated by a first power supply and a second functional block operated by a second power supply, wherein: a two-input logical operation circuit; An OR circuit, wherein the two-input logical operation circuit receives a first output signal output from the second functional block and a second output signal from an external circuit as inputs, and An OR circuit receives an output of the two-input logical operation circuit and a control signal generated in the first functional block, outputs an internal signal to the first functional block, and outputs the control signal. An interface circuit for inverting or rotating the internal signal in accordance with the following.
クと第二の電源で動作する第二の機能ブロックとの間に
配置されるインターフェース回路において、 ２入力論理演算回路と、排他的論理和回路と、からな
り、 前記２入力論理演算回路は、前記第二の機能ブロックか
ら出力される第一の出力信号と、前記第一の電源により
作動する制御回路から出力される第二の出力信号とを入
力とし、 前記排他的論理和回路は、前記２入力論理演算回路の出
力と前記第一の機能ブロックにおいて生成される制御信
号とを入力とし、前記第一の機能ブロックに対して内部
信号を出力するとともに、前記制御信号に従って、前記
内部信号を反転又は正転させるものであることを特徴と
するインターフェース回路。4. An interface circuit disposed between a first functional block operated by a first power supply and a second functional block operated by a second power supply, wherein: a two-input logical operation circuit; An OR circuit, wherein the two-input logical operation circuit has a first output signal output from the second function block and a second output signal output from a control circuit operated by the first power supply. An output signal is input, and the exclusive OR circuit receives an output of the two-input logical operation circuit and a control signal generated in the first functional block, and inputs the output signal to the first functional block. An interface circuit that outputs an internal signal and inverts or rotates the internal signal in accordance with the control signal.
クと第二の電源で動作する第二の機能ブロックとの間に
配置されるインターフェース回路において、 第一の２入力論理演算回路と、第一の排他的論理和回路
と、第二の２入力論理演算回路と、第二の排他的論理和
回路と、からなり、 前記第一の２入力論理演算回路は、前記第二の機能ブロ
ックから出力される出力信号と、前記第二の電源とを入
力とし、 前記第一の排他的論理和回路は、前記第一の２入力論理
演算回路の出力を入力とし、前記第一の機能ブロックに
対して第一の内部信号を出力し、 前記第二の２入力論理演算回路は、前記第一の機能ブロ
ックから出力される出力信号と、前記第一の電源とを入
力とし、 前記第二の排他的論理和回路は、前記第二の２入力論理
演算回路の出力を入力とし、前記第二の機能ブロックに
対して第二の内部信号を出力するものであることを特徴
とするインターフェース回路。5. An interface circuit arranged between a first functional block operated by a first power supply and a second functional block operated by a second power supply, comprising: a first two-input logical operation circuit; , A first exclusive OR circuit, a second two-input logical operation circuit, and a second exclusive OR circuit, wherein the first two-input logical operation circuit has the second function. An output signal output from the block and the second power supply are input, the first exclusive OR circuit receives an output of the first two-input logical operation circuit as an input, and the first function Outputting a first internal signal to the block, wherein the second two-input logical operation circuit receives an output signal output from the first functional block and the first power supply as inputs, The two exclusive OR circuits are the same as those of the second two-input logical operation circuit. As input power, interface circuit, characterized in that with respect to the second functional block and outputs the second internal signal.
一の機能ブロックにおいて生成される第一の制御信号を
入力とし、前記第一の制御信号に従って、前記第一の内
部信号を反転又は正転させるものであり、 前記第二の排他的論理和回路は、前記第二の機能ブロッ
クにおいて生成される第二の制御信号を入力とし、前記
第二の制御信号に従って、前記第二の内部信号を反転又
は正転させるものであることを特徴とする請求項５に記
載のインターフェース回路。6. The first exclusive OR circuit receives a first control signal generated in the first functional block as an input, and converts the first internal signal according to the first control signal. The second exclusive OR circuit receives a second control signal generated in the second functional block as an input, and according to the second control signal, 6. The interface circuit according to claim 5, wherein the internal circuit inverts or forwards the internal signal.
クと第二の電源で動作する第二の機能ブロックとの間に
配置されるインターフェース回路において、 第一の２入力論理演算回路と、第一の排他的論理和回路
と、第二の２入力論理演算回路と、第二の排他的論理和
回路と、からなり、 前記第一の２入力論理演算回路は、前記第二の機能ブロ
ックから出力される第一の出力信号と、第一の外部回路
からの第二の出力信号とを入力とし、 前記第一の排他的論理和回路は、前記第一の２入力論理
演算回路の出力と前記第一の機能ブロックにおいて生成
される第一の制御信号とを入力とし、前記第一の機能ブ
ロックに対して第一の内部信号を出力するとともに、前
記第一の制御信号に従って、前記第一の内部信号を反転
又は正転させ、 前記第二の２入力論理演算回路は、前記第一の機能ブロ
ックから出力される第三の出力信号と、第二の外部回路
からの第四の出力信号とを入力とし、 前記第二の排他的論理和回路は、前記第二の２入力論理
演算回路の出力と前記第二の機能ブロックにおいて生成
される第二の制御信号とを入力とし、前記第二の機能ブ
ロックに対して第二の内部信号を出力するとともに、前
記第二の制御信号に従って、前記第二の内部信号を反転
又は正転させるものであることを特徴とするインターフ
ェース回路。7. An interface circuit arranged between a first functional block operated by a first power supply and a second functional block operated by a second power supply, comprising: a first two-input logical operation circuit; , A first exclusive OR circuit, a second two-input logical operation circuit, and a second exclusive OR circuit, wherein the first two-input logical operation circuit has the second function. A first output signal output from the block and a second output signal from a first external circuit are input, and the first exclusive-OR circuit is provided by the first two-input logical operation circuit. With an output and a first control signal generated in the first functional block as inputs, and while outputting a first internal signal to the first functional block, according to the first control signal, Inverting or rotating the first internal signal; The two-input logical operation circuit receives a third output signal output from the first functional block and a fourth output signal from a second external circuit as inputs, and the second exclusive-OR circuit Receives an output of the second two-input logical operation circuit and a second control signal generated in the second functional block, and outputs a second internal signal to the second functional block An interface circuit for inverting or inverting the second internal signal in accordance with the second control signal.
クと第二の電源で動作する第二の機能ブロックとの間に
配置されるインターフェース回路において、 第一の２入力論理演算回路と、第一の排他的論理和回路
と、第二の２入力論理演算回路と、第二の排他的論理和
回路と、からなり、 前記第一の２入力論理演算回路は、前記第二の機能ブロ
ックから出力される第一の出力信号と、前記第一の電源
により作動する第一の制御回路から出力される第二の出
力信号とを入力とし、 前記第一の排他的論理和回路は、前記第一の２入力論理
演算回路の出力と前記第一の機能ブロックにおいて生成
される第一の制御信号とを入力とし、前記第一の機能ブ
ロックに対して第一の内部信号を出力するとともに、前
記第一の制御信号に従って、前記第一の内部信号を反転
又は正転させ、 前記第二の２入力論理演算回路は、前記第一の機能ブロ
ックから出力される第三の出力信号と、前記第二の電源
により作動する第二の制御回路から出力される第四の出
力信号とを入力とし、 前記第二の排他的論理和回路は、前記第二の２入力論理
演算回路の出力と前記第二の機能ブロックにおいて生成
される第二の制御信号とを入力とし、前記第二の機能ブ
ロックに対して第二の内部信号を出力するとともに、前
記第二の制御信号に従って、前記第二の内部信号を反転
又は正転させるものであることを特徴とするインターフ
ェース回路。8. An interface circuit arranged between a first functional block operated by a first power supply and a second functional block operated by a second power supply, comprising: a first two-input logical operation circuit; , A first exclusive OR circuit, a second two-input logical operation circuit, and a second exclusive OR circuit, wherein the first two-input logical operation circuit has the second function. A first output signal output from the block and a second output signal output from a first control circuit operated by the first power supply are input, and the first exclusive OR circuit is An output of the first two-input logical operation circuit and a first control signal generated in the first functional block are input, and a first internal signal is output to the first functional block. According to the first control signal, The second two-input logical operation circuit, a third output signal output from the first functional block, and a second control circuit operated by the second power supply And a fourth output signal output from the second exclusive OR circuit, wherein the second exclusive OR circuit outputs the second two-input logical operation circuit and a second output signal generated in the second functional block. A control signal and an input, outputting a second internal signal to the second functional block, and inverting or inverting the second internal signal according to the second control signal. An interface circuit characterized by the above.
積回路、２入力否定論理積回路、２入力論理和回路及び
２入力否定論理和回路の何れかであることを特徴とする
請求項１乃至８の何れか一項に記載のインターフェース
回路。9. The circuit according to claim 2, wherein said two-input logical operation circuit is one of a two-input logical product circuit, a two-input logical product circuit, a two-input logical logical sum circuit, and a two-input logical logical sum circuit. The interface circuit according to any one of claims 1 to 8.
ックと第二の電源で動作する第二の機能ブロックとの間
で行われるインターフェイス方法において、 前記第二の機能ブロックから出力される出力信号と、前
記第二の電源とを入力として論理演算を行う第一の過程
と、 前記第一の過程における出力を入力として排他的論理和
を行い、前記第一の機能ブロックに対して内部信号を出
力する第二の過程と、 を備えることを特徴とするインターフェース方法。10. An interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply, wherein the output from the second functional block is performed. An output signal, a first step of performing a logical operation using the second power supply as an input, and performing an exclusive OR operation using the output of the first step as an input, and performing an internal logical operation on the first functional block. A second step of outputting a signal.
される制御信号に従って、前記内部信号を反転又は正転
させる第三の過程を備えることを特徴とする請求項１０
に記載のインターフェース方法。11. The method according to claim 10, further comprising a third step of inverting or rotating the internal signal in accordance with a control signal generated in the first functional block.
The interface method described in 1.
ックと第二の電源で動作する第二の機能ブロックとの間
で行われるインターフェース方法において、 前記第二の機能ブロックから出力される第一の出力信号
と、外部回路からの第二の出力信号とを入力として論理
演算を行う第一の過程と、 前記第一の過程の出力と前記第一の機能ブロックにおい
て生成される制御信号とを入力として排他的論理和を行
い、前記第一の機能ブロックに対して内部信号を出力す
るとともに、前記制御信号に従って、前記内部信号を反
転又は正転させる第二の過程と、 を備えることを特徴とするインターフェース方法。12. An interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply, wherein the output from the second functional block is performed. A first step of performing a logical operation with a first output signal and a second output signal from an external circuit as inputs, an output of the first step and a control signal generated in the first functional block Performing an exclusive OR operation with the input as an input, outputting an internal signal to the first functional block, and inverting or rotating the internal signal in accordance with the control signal. An interface method characterized by the following.
ックと第二の電源で動作する第二の機能ブロックとの間
で行われるインターフェース方法において、 前記第二の機能ブロックから出力される第一の出力信号
と、前記第一の電源により作動する制御回路から出力さ
れる第二の出力信号とを入力として論理演算を行う第一
の過程と、 前記第一の過程の出力と、前記第一の機能ブロックにお
いて生成される制御信号とを入力として排他的論理和を
行い、前記第一の機能ブロックに対して内部信号を出力
するとともに、前記制御信号に従って、前記内部信号を
反転又は正転させる第二の過程と、 を備えることを特徴とするインターフェース方法。13. An interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply, wherein an output is provided from the second functional block. A first step of performing a logical operation with a first output signal and a second output signal output from a control circuit operated by the first power supply, and an output of the first step; An exclusive OR is performed with a control signal generated in the first functional block as an input, and an internal signal is output to the first functional block, and the internal signal is inverted or corrected according to the control signal. And a second step of inverting.
ックと第二の電源で動作する第二の機能ブロックとの間
で行われるインターフェース方法において、 前記第二の機能ブロックから出力される出力信号と、前
記第二の電源とを入力として第一の論理演算を行う第一
の過程と、 前記第一の過程の出力を入力として排他的論理和を行
い、前記第一の機能ブロックに対して第一の内部信号を
出力する第二の過程と、 前記第一の機能ブロックから出力される出力信号と、前
記第一の電源とを入力として第二の論理演算を行う第三
の過程と、 前記第三の過程の出力を入力として排他的論理和を行
い、前記第二の機能ブロックに対して第二の内部信号を
出力する第四の過程と、 を備えることを特徴とするインターフェース方法。14. An interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply, wherein the output from the second functional block is performed. An output signal, a first step of performing a first logical operation using the second power supply as an input, and performing an exclusive OR operation using an output of the first step as an input, and performing the first functional block. A second step of outputting a first internal signal, and a third step of performing a second logical operation using the output signal output from the first functional block and the first power supply as inputs. And a fourth step of performing an exclusive OR operation with the output of the third step as an input and outputting a second internal signal to the second functional block. Method.
される第一の制御信号に従って、前記第一の内部信号を
反転又は正転させる第五の過程と、 前記第二の機能ブロックにおいて生成される第二の制御
信号に従って、前記第二の内部信号を反転又は正転させ
る第六の過程と、 を備えることを特徴とする請求項１４に記載のインター
フェース方法。15. A fifth step of inverting or rotating the first internal signal in accordance with a first control signal generated in the first functional block, and a fifth step generated in the second functional block. The interface method according to claim 14, further comprising: a sixth step of inverting or rotating the second internal signal in accordance with a second control signal.
ックと第二の電源で動作する第二の機能ブロックとの間
で行われるインターフェース方法において、 前記第二の機能ブロックから出力される第一の出力信号
と、第一の外部回路からの第二の出力信号とを入力とし
て第一の論理演算を行う第一の過程と、 前記第一の過程の出力と、前記第一の機能ブロックにお
いて生成される第一の制御信号とを入力として第一の排
他的論理和を行い、前記第一の機能ブロックに対して第
一の内部信号を出力するとともに、前記第一の制御信号
に従って、前記第一の内部信号を反転又は正転させる第
二の過程と、 前記第一の機能ブロックから出力される第三の出力信号
と、第二の外部回路からの第四の出力信号とを入力とし
て第二の論理演算を行う第三の過程と、 前記第三の過程の出力と、前記第二の機能ブロックにお
いて生成される第二の制御信号とを入力として第二の排
他的論理和を行い、前記第二の機能ブロックに対して第
二の内部信号を出力するとともに、前記第二の制御信号
に従って、前記第二の内部信号を反転又は正転させる第
四の過程と、 を備えることを特徴とするインターフェース方法。16. An interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply, wherein an output is provided from the second functional block. A first step of performing a first logical operation with a first output signal and a second output signal from a first external circuit as input, the output of the first step, and the first function Performing a first exclusive OR with a first control signal generated in the block as an input and outputting a first internal signal to the first functional block, and according to the first control signal A second process of inverting or rotating the first internal signal, a third output signal output from the first functional block, and a fourth output signal from a second external circuit. Perform a second logical operation as input Step, The output of the third step, and a second control signal generated in the second functional block as an input to perform a second exclusive OR, and the second functional block A fourth step of outputting a second internal signal and inverting or rotating the second internal signal in accordance with the second control signal.
ックと第二の電源で動作する第二の機能ブロックとの間
で行われるインターフェース方法において、 前記第二の機能ブロックから出力される第一の出力信号
と、前記第一の電源により作動する第一の制御回路から
出力される第二の出力信号とを入力として第一の論理演
算を行う第一の過程と、 前記第一の過程の出力と、前記第一の機能ブロックにお
いて生成される第一の制御信号とを入力として第一の排
他的論理和を行い、前記第一の機能ブロックに対して第
一の内部信号を出力するとともに、前記第一の制御信号
に従って、前記第一の内部信号を反転又は正転させる第
二の過程と、 前記第一の機能ブロックから出力される第三の出力信号
と、前記第二の電源により作動する第二の制御回路から
出力される第四の出力信号とを入力として第二の論理演
算を行う第三の過程と、 前記第三の出力と、前記第二の機能ブロックにおいて生
成される第二の制御信号とを入力として第二の排他的論
理和を行い、前記第二の機能ブロックに対して第二の内
部信号を出力するとともに、前記第二の制御信号に従っ
て、前記第二の内部信号を反転又は正転させる第四の過
程と、 を備えることを特徴とするインターフェース方法。17. An interface method performed between a first functional block operated by a first power supply and a second functional block operated by a second power supply, wherein an output is provided from the second functional block. A first step of performing a first logical operation with a first output signal and a second output signal output from a first control circuit operated by the first power supply, and Performing a first exclusive OR operation with an output of the process and a first control signal generated in the first functional block as input, and outputting a first internal signal to the first functional block And, in accordance with the first control signal, a second step of inverting or rotating the first internal signal, a third output signal output from the first functional block, Second control activated by power supply A third step of performing a second logical operation with a fourth output signal output from the circuit as an input, the third output, and a second control signal generated in the second functional block. Performs a second exclusive OR operation as an input, outputs a second internal signal to the second functional block, and inverts or corrects the second internal signal according to the second control signal. And a fourth step of inverting.
積、論理和及び否定論理和の何れかであることを特徴と
する請求項１０乃至１７の何れか一項に記載のインター
フェース方法。18. The interface method according to claim 10, wherein the logical operation is one of a logical product, a negative logical product, a logical sum, and a negative logical sum.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029780A JP2000228682A (en) | 1999-02-08 | 1999-02-08 | Circuit and method for interface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029780A JP2000228682A (en) | 1999-02-08 | 1999-02-08 | Circuit and method for interface |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000228682A true JP2000228682A (en) | 2000-08-15 |
Family
ID=12285542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11029780A Pending JP2000228682A (en) | 1999-02-08 | 1999-02-08 | Circuit and method for interface |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000228682A (en) |
-
1999
- 1999-02-08 JP JP11029780A patent/JP2000228682A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3657235B2 (en) | Level shifter circuit and semiconductor device provided with the level shifter circuit | |
| JP3562725B2 (en) | Output buffer circuit and input / output buffer circuit | |
| JP2790215B2 (en) | Semiconductor integrated circuit device | |
| US5469080A (en) | Low-power, logic signal level converter | |
| JP2004343396A (en) | Level shift circuit | |
| US20080178020A1 (en) | Semiconductor integrated circuit device and electronic device | |
| JPH0338873A (en) | Integrated circuit | |
| JP2005086805A (en) | Power-gating technique, circuit and integrated circuit device | |
| US5450356A (en) | Programmable pull-up buffer | |
| JP4731056B2 (en) | Semiconductor integrated circuit | |
| GB2275840A (en) | Programmable pin for use in programmable logic devices | |
| JPH10301680A (en) | Pull-up circuit and semiconductor device | |
| JPH06350435A (en) | Power down circuit | |
| US6351150B1 (en) | Low switching activity dynamic driver for high performance interconnects | |
| JP2000228682A (en) | Circuit and method for interface | |
| US6292026B1 (en) | Semiconductor device and electronic apparatus using the same | |
| JPH06291638A (en) | Semiconductor unit | |
| JP3093410B2 (en) | Open drain type output circuit | |
| JPH11122092A (en) | Signal level conversion circuit | |
| US6198316B1 (en) | CMOS off-chip driver circuit | |
| JP3297773B2 (en) | CMOS logic circuit | |
| JP2003179476A (en) | Semiconductor integrated circuit | |
| JP2007049671A (en) | Integrated circuit device, and method for driving output signal with output of inverter stage | |
| JPH11219240A (en) | Dynamic type driving circuit | |
| JP3080048B2 (en) | Clock supply circuit |