JP3093410B2 - Open drain type output circuit - Google Patents
Open drain type output circuitInfo
- Publication number
- JP3093410B2 JP3093410B2 JP04017123A JP1712392A JP3093410B2 JP 3093410 B2 JP3093410 B2 JP 3093410B2 JP 04017123 A JP04017123 A JP 04017123A JP 1712392 A JP1712392 A JP 1712392A JP 3093410 B2 JP3093410 B2 JP 3093410B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel mos
- power supply
- mos transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明はオープンドレイン型出
力回路に関し、特に、ＮチャネルＭＯＳトランジスタを
用いたオープンドレイン型出力回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an open drain type output circuit, and more particularly to an open drain type output circuit using an N-channel MOS transistor.
【０００２】[0002]
【従来の技術】従来のＮチャネルＭＯＳトランジスタを
用いた一般的なオープンドレイン型出力回路を図５に示
す。図５に示されるオープンドレイン型出力回路は、出
力端子２に接続されたドレイン電極と接地端子４に接続
されたソース電極及び基板電極を備えるＮチャネルＭＯ
Ｓトランジスタ７と、このＮチャネルＭＯＳトランジス
タ７のゲートに接続された駆動用インバータ回路５から
構成されている。2. Description of the Related Art FIG. 5 shows a general open drain type output circuit using a conventional N-channel MOS transistor. The open drain type output circuit shown in FIG. 5 has an N-channel MO having a drain electrode connected to the output terminal 2 and a source electrode and a substrate electrode connected to the ground terminal 4.
It comprises an S transistor 7 and a driving inverter circuit 5 connected to the gate of the N channel MOS transistor 7.
【０００３】図５の出力回路では、入力端子１の信号状
態がローレベルの場合は、出力端子２がローレベル状態
になり、出力端子１の信号状態がハイレベルの場合に
は、出力端子２はハイインピーダンス状態になる。In the output circuit of FIG. 5, when the signal state of the input terminal 1 is low, the output terminal 2 is low, and when the signal state of the output terminal 1 is high, the output terminal 2 is low. Goes into a high impedance state.
【０００４】なお、図５の出力回路において、インバー
タ回路５をバッファ回路に変更すれば、入力端子１がハ
イレベルの時出力信号端子２がローレベルとなり、入力
端子１がローレベルの時出力端子２がハイインピーダン
ス状態になるという前述の動作とは逆の動作が可能であ
る。In the output circuit of FIG. 5, if the inverter circuit 5 is changed to a buffer circuit, the output signal terminal 2 goes low when the input terminal 1 is high, and the output terminal 2 goes low when the input terminal 1 is low. The operation opposite to the above-mentioned operation in which the device 2 enters a high impedance state is possible.
【０００５】また、出力端子２がハイインピーダンス状
態の時に、出力端子２を抵抗等で電源端子等に接続し、
ハイレベル状態にするということも行われている。When the output terminal 2 is in a high impedance state, the output terminal 2 is connected to a power supply terminal or the like by a resistor or the like,
A high level state is also performed.
【０００６】ＣＭＯＳなどの半導体集積回路では、ＭＯ
Ｓトランジスタの微細化が進み、ホットキャリア効果や
ゲート絶縁膜の薄膜化等によりチャネル長０．６μｍ以
下では電源電圧を３Ｖ程度に低下させなければならない
状態になってきた。In semiconductor integrated circuits such as CMOS, MO
With the miniaturization of the S transistor, the power supply voltage has to be reduced to about 3 V when the channel length is 0.6 μm or less due to the hot carrier effect, the thinning of the gate insulating film, and the like.
【０００７】このような１μｍ以下のプロセス技術で製
造されたＭＯＳ型半導体集積回路を使用した電子装置で
は、従来一般的に用いられていた５Ｖ電源の半導体集積
回路と３Ｖ電源の低電源電圧の半導体集積回路が混在
し、その間で、信号の伝達が行われる場合がある。特
に、オープンドレイン型出力回路（トライステート型出
力回路を含む）のように、ハイインピーダンス状態が設
定可能な回路では、出力端子同士をワイヤード接続して
信号を伝達させる場合があるが、この場合、３Ｖ電源を
使用した半導体集積回路の出力端子に５Ｖ電源を使用し
た半導体集積回路のハイレベル信号である５Ｖ電圧が印
加される場合も生ずる。In an electronic device using a MOS type semiconductor integrated circuit manufactured by such a process technology of 1 μm or less, a semiconductor integrated circuit of 5V power supply and a semiconductor of a low power supply voltage of 3V power supply which have been generally used in the past. There are cases where integrated circuits are mixed and signals are transmitted between them. In particular, in a circuit in which a high impedance state can be set, such as an open drain type output circuit (including a tri-state type output circuit), the output terminals may be wired to each other to transmit a signal. In this case, In some cases, a 5V voltage which is a high-level signal of a semiconductor integrated circuit using a 5V power supply is applied to an output terminal of the semiconductor integrated circuit using a 3V power supply.
【０００８】[0008]
【発明が解決しようとする課題】前述のように、従来の
オープンドレイン出力回路では、負荷駆動用のＮチャネ
ルＭＯＳトランジスタのドレイン電極と出力端子が直接
接続されている。従って、ＭＯＳトランジスタの微細化
によるゲート絶縁膜の薄膜化やホットキャリア対策のた
め、回路全体の電源電圧を低電圧化しても、出力端子が
ハイインピーダンス状態の場合に使用電源電圧よりも高
い電圧の信号が印加され、信頼性が劣化する虞れがあ
る。As described above, in the conventional open drain output circuit, the drain electrode of the N-channel MOS transistor for driving the load is directly connected to the output terminal. Therefore, even if the power supply voltage of the entire circuit is reduced in order to reduce the thickness of the gate insulating film due to the miniaturization of the MOS transistor and to take measures against hot carriers, when the output terminal is in a high impedance state, a voltage higher than the used power supply voltage is used. A signal may be applied and reliability may be degraded.
【０００９】また、サージ電圧や静電気による、出力ト
ランジスタの破壊を防止するため、オープンドレイン型
出力トランジスタのドレインに直列に抵抗を接続した構
造も提案されてはいるが、従来の提案においては、電源
電圧の異なる回路との接続等は一切考慮されておらず、
電源電圧の異なる回路に定常的に接続して使用する場合
には、依然として信頼性が低かった。Although a structure in which a resistor is connected in series to the drain of an open-drain output transistor has been proposed in order to prevent the output transistor from being destroyed due to surge voltage or static electricity, a conventional proposal proposes a power supply. Connections with circuits with different voltages are not considered at all,
When used constantly connected to circuits having different power supply voltages, reliability was still low.
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、外部から使用電源電圧よりも高い電圧の信
号が印加された場合でも、ホットキャリア問題やゲート
絶縁膜の劣化の問題が発生しない信頼性の高いオープン
ドレイン型出力回路を提供することである。The present invention has been made in view of such a problem, and even when a signal having a voltage higher than a used power supply voltage is externally applied, the problem of hot carriers and the problem of deterioration of a gate insulating film occur. The object of the present invention is to provide an open drain type output circuit which does not have high reliability.
【００１１】この発明の他の目的は、使用電源電圧より
も高い電源で動作する回路に接続される出力回路であっ
て、信頼性が高いものを提供することである。Another object of the present invention is to provide an output circuit which is connected to a circuit which operates with a power supply higher than a used power supply voltage and has high reliability.
【００１２】[0012]
【課題を解決するための手段】本発明に係るオープンド
レイン型出力回路は、ソース電極と基板が接地端子に接
続された出力負荷駆動用の第１のＮチャネルＭＯＳトラ
ンジスタと、ゲート電極が前記第１のＮチャネルＭＯＳ
トランジスタの駆動回路の電源電圧である第１の電源電
圧に接続され、基板が接地端子に接続され、ソース電極
が前記第１のＮチャネルＭＯＳトランジスタのドレイン
電極に接続され、ドレイン電極が前記第１の電源電圧よ
り高い第２の電源電圧に接続された出力端子を有する第
２のＮチャネルＭＯＳトランジスタとを具備したオープ
ンドレイン型出力回路であって、前記第１のＮチャネル
ＭＯＳトランジスタの出力がハイインピーダンス状態に
おいて、前記第１のＮチャネルＭＯＳトランジスタと前
記第２のＮチャネルＭＯＳトランジスタの各々のドレイ
ン電極とソース電極間の電位差を第１の電源電圧以下に
することを特徴とする。Open-drain output circuit according to the present invention According to an aspect of the first N channel to the Le MOS transistor, a gate electrode for an output load driving source electrode and the substrate is connected to the ground terminal Is the first N-channel MOS
A first power supply voltage which is a power supply voltage of a transistor driving circuit; a substrate connected to a ground terminal; a source electrode connected to a drain electrode of the first N-channel MOS transistor; And a second N-channel MOS transistor having an output terminal connected to a second power supply voltage higher than the power supply voltage of the first and second N-channel MOS transistors, wherein the output of the first N-channel MOS transistor is high. In the impedance state, a potential difference between a drain electrode and a source electrode of each of the first N-channel MOS transistor and the second N-channel MOS transistor is set to be equal to or less than a first power supply voltage.
【００１３】また、オープンドレイン型出力回路は、前
記第１のＮチャネルＭＯＳトランジスタのゲート電極が
組み合わせゲート回路の出力端子に接続されてもよい。In the open drain type output circuit, a gate electrode of the first N-channel MOS transistor may be connected to an output terminal of the combination gate circuit.
【００１４】前記組み合わせゲート回路は、前記第１の
ＮチャネルＭＯＳトランジスタを常に遮断状態にするか
又は遮断状態と導通状態のどちらか一方に設定可能な制
御端子と、信号入力端子を具備するように構成してもよ
い。The combination gate circuit has a control terminal capable of setting the first N-channel MOS transistor to a cutoff state at all times, or one of a cutoff state and a conduction state, and a signal input terminal. You may comprise.
【００１５】前記第１のＮチャネルＭＯＳトランジスタ
のドレイン電極の信号を内部回路に伝達する回路を具備
してもよい。A circuit may be provided for transmitting a signal of the drain electrode of the first N-channel MOS transistor to an internal circuit.
【００１６】[0016]
【作用】上記構成においては、第１及び第２のＮチャネ
ルＭＯＳトランジスタには、出力端子に供給された電圧
が直接印加されず、低減された電圧が印加される。従っ
て、前記第１及び第２のＮチャネルＭＯＳトランジスタ
のゲート絶縁膜の劣化、ホットキャリアの発生等の問題
が低減される。In the above arrangement, the voltage supplied to the output terminal is not directly applied to the first and second N-channel MOS transistors, but a reduced voltage is applied. Therefore, problems such as deterioration of the gate insulating films of the first and second N-channel MOS transistors and generation of hot carriers are reduced.
【００１７】[0017]
【実施例】以下、添付の図面を参照して、本発明の実施
例について説明する。Embodiments of the present invention will be described below with reference to the accompanying drawings.
【００１８】図１は本発明の第１実施例に係るオープン
ドレイン型出力回路を示す。図１のオープンドレイン型
出力回路は、ソース電極と基板電極が接地端子４に接続
された出力負荷駆動用ＮチャネルＭＯＳトランジスタ７
と、ゲート電極が電源端子３に接続され、基板電極が接
地端子４に接続され、ソース電極とドレイン電極の一方
がＮチャネルＭＯＳトランジスタ７のドレイン電極に接
続され、他方が出力端子２に接続されたＮチャネルＭＯ
Ｓトランジスタ６から構成される。ＮチャネルＭＯＳト
ランジスタ７のゲート電極はインバータ回路５により駆
動されており、信号は入力端子１より印加される。FIG. 1 shows an open drain type output circuit according to a first embodiment of the present invention. The open drain type output circuit shown in FIG. 1 includes an output load driving N-channel MOS transistor 7 having a source electrode and a substrate electrode connected to a ground terminal 4.
The gate electrode is connected to the power supply terminal 3, the substrate electrode is connected to the ground terminal 4, one of the source electrode and the drain electrode is connected to the drain electrode of the N-channel MOS transistor 7, and the other is connected to the output terminal 2. N channel MO
It comprises an S transistor 6. The gate electrode of N-channel MOS transistor 7 is driven by inverter circuit 5, and a signal is applied from input terminal 1.
【００１９】このような構成の出力回路においては、入
力端子１にローレベルの信号が印加されるとＮチャネル
ＭＯＳトランジスタ７がオンし、ＮチャネルＭＯＳトラ
ンジスタ６が常時オンしているため、出力端子２は接地
端子４と同一電位、即ち、ローレベルになる。一方、入
力端子１にハイレベル信号が印加された場合、Ｎチャネ
ルＭＯＳトランジスタ７がオフし、出力端子２はハイイ
ンピーダンス状態になる。In the output circuit having such a configuration, when a low-level signal is applied to the input terminal 1, the N-channel MOS transistor 7 is turned on and the N-channel MOS transistor 6 is always turned on. 2 has the same potential as the ground terminal 4, that is, a low level. On the other hand, when a high-level signal is applied to the input terminal 1, the N-channel MOS transistor 7 turns off and the output terminal 2 enters a high impedance state.
【００２０】この動作は、例えば、図５に示される従来
のオープンドレイン型出力回路の動作と基本的に同一で
あるが、出力端子２に外部からの高電源電圧ＬＳＩなど
の高電圧信号が印加された場合、ＮチャネルＭＯＳトラ
ンジスタ６、７の各電極に加わる電圧は、従来のオープ
ンドレイン型出力回路と異なる。This operation is basically the same as, for example, the operation of the conventional open drain type output circuit shown in FIG. 5, except that an external high voltage signal such as a high power supply voltage LSI is applied to the output terminal 2. In this case, the voltages applied to the respective electrodes of the N-channel MOS transistors 6 and 7 are different from those of the conventional open drain type output circuit.
【００２１】例えば、ＮチャネルＭＯＳトランジスタ
６、７のしきい値電圧を０．７Ｖ、電源端子３の電圧を
３Ｖとし、入力端子１の信号状態がハイレベルの状態を
想定する。このとき、ＮチャネルＭＯＳトランジスタ７
はオフ状態であり、出力端子２はハイインピーダンス状
態となる。ここで、出力端子２に外部の５Ｖ電源電圧の
半導体集積回路からのハイレベル信号である５Ｖ電圧が
印加された場合、ＮチャンネルＭＯＳトランジスタ７の
ドレイン電極には電源電圧３ＶからＮチャンネッルＭＯ
Ｓトランジスタ６の基板バイアス効果分を含んだしきい
値電圧である約１Ｖを差し引いた電圧しか加わらず、た
とえ、ＮチャネルＭＯＳトランジスタ７が３Ｖ電源を考
慮したプロセス技術で製造された微細ＭＯＳトランジス
タであっても、信頼性を劣化させることはない。For example, assume that the threshold voltages of the N-channel MOS transistors 6 and 7 are 0.7 V, the voltage of the power supply terminal 3 is 3 V, and the signal state of the input terminal 1 is at a high level. At this time, N channel MOS transistor 7
Is in an off state, and the output terminal 2 is in a high impedance state. Here, when a 5 V voltage which is a high level signal from an external 5 V power supply voltage semiconductor integrated circuit is applied to the output terminal 2, the power supply voltage of 3 V to the N channel MO is applied to the drain electrode of the N-channel MOS transistor 7.
Only a voltage obtained by subtracting a threshold voltage of about 1 V including the substrate bias effect of the S transistor 6 is applied. Even if the N-channel MOS transistor 7 is a fine MOS transistor manufactured by a process technology considering a 3 V power supply, However, the reliability does not deteriorate.
【００２２】また、ＮチャンルＭＯＳトランジスタ６に
ついても、常時オン状態であるため、出力端子２に５Ｖ
の電圧が印加されても、ゲート、基板、ソース、ドレイ
ン各電極には、高々３Ｖの電圧しか加わらず、信頼性を
劣化させることがない。Also, since the N-channel MOS transistor 6 is always on, the output terminal 2
Is applied, only a voltage of at most 3 V is applied to each of the gate, substrate, source, and drain electrodes, and the reliability is not degraded.
【００２３】図２は本発明の第２実施例を示す。この第
２実施例は、第１実施例の回路に制御端子８を設けた回
路であり、ＮチャンネルＭＯＳトランジスタ７はＮＯＲ
回路９により駆動される。制御端子８がローレベルの時
は第１の実施例と同様の動作をする。即ち、ＮＯＲ回路
９は入力端子１の信号レベルに応じてＮチャネルＭＯＳ
トランジスタ７を遮断状態と導通状態のどちらか一方に
設定可能する。一方、制御端子８がハイレベルの時はＮ
ＯＲ回路９は、入力端子１のレベルにかかわらず常にＮ
チャネルＭＯＳトランジスタ７をオフ状態に設定し、出
力端子２はハイインピーダンス状態となる。FIG. 2 shows a second embodiment of the present invention. The second embodiment is a circuit in which a control terminal 8 is provided in the circuit of the first embodiment.
Driven by the circuit 9. When the control terminal 8 is at a low level, the same operation as in the first embodiment is performed. That is, the NOR circuit 9 is an N-channel MOS transistor according to the signal level of the input terminal 1.
The transistor 7 can be set to either the cutoff state or the conduction state. On the other hand, when the control terminal 8 is at a high level, N
The OR circuit 9 always operates at N regardless of the level of the input terminal 1.
The channel MOS transistor 7 is set to the off state, and the output terminal 2 enters a high impedance state.
【００２４】この実施例においても、第１実施例と同様
に、出力端子２に、例えば、５Ｖの高電圧が外部から印
加されても、ＮチャネルＭＯＳトランジスタ６、７に
は、高々３Ｖ程度しか印加されず、出力回路の信頼性を
劣化させることがない。In this embodiment, as in the first embodiment, even if a high voltage of, for example, 5 V is applied to the output terminal 2 from the outside, the N-channel MOS transistors 6 and 7 have only about 3 V at most. It is not applied and does not degrade the reliability of the output circuit.
【００２５】図３は本発明の第３実施例を示す。この実
施例の回路は、第２実施例の回路に入力バッファ１０を
追加したもので、制御端子８をハイレベル状態にして出
力端子２をハイインピーダンス状態にし、次に、外部か
ら出力端子２にハイレベル或いはローレベルの信号が印
加されるとその信号が出力端子１１に伝達されるという
機能を有する。FIG. 3 shows a third embodiment of the present invention. The circuit of this embodiment is obtained by adding an input buffer 10 to the circuit of the second embodiment. The control terminal 8 is set to a high level to set the output terminal 2 to a high impedance state. When a high-level or low-level signal is applied, the signal is transmitted to the output terminal 11.
【００２６】図４は本発明を応用した回路のブロック図
である。図４では、５Ｖ電源ＬＳＩ１２と３Ｖ電源ＬＳ
Ｉ１３とが本発明に係るオープンドレイン型出力回路を
有するインターフェース回路２０と通常のインターフェ
ース回路１９を介し外部のワイヤード接続部１６で信号
の伝達を行っている。ワイヤード接続部１６はプルアッ
プ抵抗１７を介して５Ｖ電源端子１８に接続されてい
る。このような接続構成をとると、インターフェース回
路２０には、ワイヤード接続部１６がハイレベルになっ
た時、５Ｖ電圧が印加される。FIG. 4 is a block diagram of a circuit to which the present invention is applied. In FIG. 4, the 5V power supply LSI 12 and the 3V power supply LS
I13 transmits a signal at an external wired connection section 16 via an interface circuit 20 having an open drain type output circuit according to the present invention and a normal interface circuit 19. The wired connection section 16 is connected to a 5V power supply terminal 18 via a pull-up resistor 17. With such a connection configuration, a voltage of 5 V is applied to the interface circuit 20 when the wired connection unit 16 goes high.
【００２７】しかし、インターフェース回路２０では、
図３に示すような、回路構成を取っているため、第１乃
至第３実施例同様、インターフェース回路２０を構成す
る出力回路の各ＮチャネルＭＯＳトランジスタ６、７に
は、３Ｖ程度しか加わらない。従って、ホットキャリア
問題やゲート絶縁膜の劣化の問題を発生させることな
く、５Ｖ電源ＬＳＩ１２と３Ｖ電源ＬＳＩ１３間で信号
の伝達が可能となる。However, in the interface circuit 20,
Since the circuit configuration as shown in FIG. 3 is employed, only about 3 V is applied to each of the N-channel MOS transistors 6 and 7 of the output circuit constituting the interface circuit 20, as in the first to third embodiments. Therefore, signals can be transmitted between the 5V power supply LSI 12 and the 3V power supply LSI 13 without causing the problem of hot carriers and the problem of deterioration of the gate insulating film.
【００２８】なお、本願発明は上記実施例に限定され
ず、種々の変形が可能である。例えば、上記実施例にお
いては、駆動回路として、インバータ回路、ＮＯＲ回路
を示したが、他の論理回路を使用してもよい。The present invention is not limited to the above-described embodiment, and various modifications are possible. For example, in the above embodiments, the inverter circuit and the NOR circuit are shown as the drive circuits, but other logic circuits may be used.
【００２９】[0029]
【発明の効果】以上説明したように、本願発明のオープ
ンドレイン型出力回路は、使用電源電圧よりも高電圧の
電源で動作する回路に接続された場合でも、ホットキャ
リア問題やゲート絶縁膜の劣化の問題を発生させること
なく、即ち、信頼性を劣化させることなく、信号の伝達
が可能である。As described above, the open drain type output circuit of the present invention has a hot carrier problem and a deteriorated gate insulating film even when connected to a circuit operated by a power supply having a voltage higher than a used power supply voltage. The signal can be transmitted without causing the problem described above, that is, without deteriorating the reliability.
【図１】この発明の第１実施例に係るオープンドレイン
型出力回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an open drain type output circuit according to a first embodiment of the present invention.
【図２】この発明の第２実施例に係るオープンドレイン
型出力回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of an open drain type output circuit according to a second embodiment of the present invention.
【図３】この発明の第３実施例に係るオープンドレイン
型出力回路の構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of an open drain type output circuit according to a third embodiment of the present invention.
【図４】この発明の実施例に係るオープンドレイン型出
力回路の利用例を示す回路図である。FIG. 4 is a circuit diagram showing an application example of an open drain type output circuit according to an embodiment of the present invention.
【図５】従来のオープンドレイン型出力回路の回路図で
ある。FIG. 5 is a circuit diagram of a conventional open drain type output circuit.
１；入力端子 ２；出力端子 ３；電源端子 ４；接地端子 ５；インバータ回路 ６、７；ＮチャネルＭＯＳトランジスタ ８；制御端子 ９；ＮＯＲ回路 １０；入力バッファ回路 １２；５Ｖ電源ＬＳＩ １３；３Ｖ電源ＬＳＩ １４、１５；内部回路 １６；ワイヤード接続部 １７；プルアップ抵抗 １８；５Ｖ電源端子 １９、２０；インターフェース回路 Reference Signs List 1: input terminal 2: output terminal 3: power supply terminal 4: ground terminal 5: inverter circuit 6, 7; N-channel MOS transistor 8; control terminal 9: NOR circuit 10; input buffer circuit 12; LSI 14, 15; internal circuit 16, wired connection 17, pull-up resistor 18, 5V power supply terminal 19, 20; interface circuit
Claims (1)
出力負荷駆動用の第１のＮチャネルＭＯＳトランジスタ
と、ゲート電極が前記第１のＮチャネルＭＯＳトランジ
スタの駆動回路の電源電圧である第１の電源電圧に接続
され、基板が接地端子に接続され、ソース電極が前記第
１のＮチャネルＭＯＳトランジスタのドレイン電極に接
続され、ドレイン電極が前記第１の電源電圧より高い第
２の電源電圧に接続された出力端子を有する第２のＮチ
ャネルＭＯＳトランジスタとを具備したオープンドレイ
ン型出力回路であって、前記第１のＮチャネルＭＯＳト
ランジスタの出力がハイインピーダンス状態において、
前記第１のＮチャネルＭＯＳトランジスタと前記第２の
ＮチャネルＭＯＳトランジスタの各々のドレイン電極と
ソース電極間の電位差を第１の電源電圧以下にすること
を特徴とするオープンドレイン型出力回路。1. A first N channel to MOS transistors and said gate electrode and the first power supply voltage of the driving circuit of the N-channel MOS transistor of the source electrode and the substrate for the connected output load driving to the ground terminal , The substrate is connected to the ground terminal, the source electrode is connected to the drain electrode of the first N-channel MOS transistor, and the drain electrode is higher than the first power supply voltage. And a second N-channel MOS transistor having an output terminal connected to the power supply voltage, wherein the output of the first N-channel MOS transistor is in a high impedance state.
An open drain type output circuit, wherein a potential difference between a drain electrode and a source electrode of each of the first N-channel MOS transistor and the second N-channel MOS transistor is equal to or lower than a first power supply voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04017123A JP3093410B2 (en) | 1992-01-31 | 1992-01-31 | Open drain type output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04017123A JP3093410B2 (en) | 1992-01-31 | 1992-01-31 | Open drain type output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218312A JPH05218312A (en) | 1993-08-27 |
| JP3093410B2 true JP3093410B2 (en) | 2000-10-03 |
Family
ID=11935259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04017123A Expired - Lifetime JP3093410B2 (en) | 1992-01-31 | 1992-01-31 | Open drain type output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3093410B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100551474B1 (en) | 2004-07-21 | 2006-02-14 | 삼성전자주식회사 | Open drain driver to minimize substrate noise and current driving method there of |
| JP5385711B2 (en) * | 2009-07-09 | 2014-01-08 | パナソニック株式会社 | Data communication circuit, transmitter, receiver, transmission / reception system |
-
1992
- 1992-01-31 JP JP04017123A patent/JP3093410B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05218312A (en) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562725B2 (en) | Output buffer circuit and input / output buffer circuit | |
| JP3258866B2 (en) | Integrated circuit | |
| JP3210567B2 (en) | Semiconductor output circuit | |
| US6040729A (en) | Digital output buffer for multiple voltage system | |
| US5917348A (en) | CMOS bidirectional buffer for mixed voltage applications | |
| JPH0746511B2 (en) | Data output driver for high output gain | |
| US6043681A (en) | CMOS I/O circuit with high-voltage input tolerance | |
| US6150843A (en) | Five volt tolerant I/O buffer | |
| WO1998037634A1 (en) | Voltage tolerant input/output buffer | |
| JP3899092B2 (en) | Power gating technology, circuit and integrated circuit device | |
| JP3105512B2 (en) | MOS type semiconductor integrated circuit | |
| JP3400294B2 (en) | Pull-up circuit and semiconductor device | |
| JP3093410B2 (en) | Open drain type output circuit | |
| JP2806532B2 (en) | Semiconductor integrated circuit device | |
| KR100391991B1 (en) | Semiconductor integrated circuit device with voltage interface circuit | |
| JP2669346B2 (en) | Semiconductor integrated circuit device | |
| JPH11330942A (en) | Output buffer circuit | |
| JP2565076B2 (en) | Semiconductor device | |
| JP2978346B2 (en) | Input circuit of semiconductor integrated circuit device | |
| US5905618A (en) | Voltage protected level shifting of chip driver | |
| JP2827963B2 (en) | Semiconductor integrated circuit device | |
| US6011409A (en) | Input/output buffer capable of accepting an input logic signal higher in voltage level than the system voltage | |
| US20040125645A1 (en) | Semiconductor device | |
| JP2002198800A (en) | Level shift circuit | |
| JPH0563540A (en) | Input circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |