JP2000223424A - 電子デバイス製造装置および電子デバイス製造方法 - Google Patents
電子デバイス製造装置および電子デバイス製造方法Info
- Publication number
- JP2000223424A JP2000223424A JP2227499A JP2227499A JP2000223424A JP 2000223424 A JP2000223424 A JP 2000223424A JP 2227499 A JP2227499 A JP 2227499A JP 2227499 A JP2227499 A JP 2227499A JP 2000223424 A JP2000223424 A JP 2000223424A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electronic device
- pulse
- vacuum vessel
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 11
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000007599 discharging Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 20
- 239000010408 film Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 101710112287 DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 101710183183 Probable DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- 102100034616 Protein POLR1D, isoform 2 Human genes 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
- H01J37/32146—Amplitude modulation, includes pulsing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 １つの真空容器内に複数対の電極を設置し、
それぞれにプラズマの相互干渉を生じることなく高周波
電力を印加すること。 【解決手段】 内部に第１および第２対の対向電極を有
する真空容器と、真空容器に材料ガスを導入するガス導
入部と、第１および第２対の電極間にパルス変調した高
周波電圧をそれぞれ印加してプラズマ放電させる第１お
よび第２電源部とを備え、第１および第２電源部は変調
パルスのオン時間が互いに重ならないように制御され
る。
それぞれにプラズマの相互干渉を生じることなく高周波
電力を印加すること。 【解決手段】 内部に第１および第２対の対向電極を有
する真空容器と、真空容器に材料ガスを導入するガス導
入部と、第１および第２対の電極間にパルス変調した高
周波電圧をそれぞれ印加してプラズマ放電させる第１お
よび第２電源部とを備え、第１および第２電源部は変調
パルスのオン時間が互いに重ならないように制御され
る。
Description
【０００１】
【発明の属する技術分野】この発明は、電子デバイス製
造装置とその方法に関し、より詳しくは電子産業におけ
る水素化アモルファスシリコン（以下ａ−Ｓｉ：Ｈとい
う）等の半導体膜や絶縁膜の製造に用いられるプラズマ
励起化学気相成長装置（以下プラズマＣＶＤ装置とい
う）、或いは半導体素子や液晶素子等を加工するために
用いられるプラズマエッチング装置に好適な電子デバイ
ス製造装置及び電子デバイス製造方法に関する。
造装置とその方法に関し、より詳しくは電子産業におけ
る水素化アモルファスシリコン（以下ａ−Ｓｉ：Ｈとい
う）等の半導体膜や絶縁膜の製造に用いられるプラズマ
励起化学気相成長装置（以下プラズマＣＶＤ装置とい
う）、或いは半導体素子や液晶素子等を加工するために
用いられるプラズマエッチング装置に好適な電子デバイ
ス製造装置及び電子デバイス製造方法に関する。
【０００２】
【従来の技術】今日、原料ガスをプラズマ励起・分解し
て気相から薄膜を堆積するプラズマＣＶＤ装置、或いは
その逆に半導体素子や液晶表示素子等を加工するために
用いられるプラズマエッチング装置は、金属膜／半導体
膜／誘電体膜或いは結晶ウェハー等を対象として電子デ
バイスの製造に広く用いられている。
て気相から薄膜を堆積するプラズマＣＶＤ装置、或いは
その逆に半導体素子や液晶表示素子等を加工するために
用いられるプラズマエッチング装置は、金属膜／半導体
膜／誘電体膜或いは結晶ウェハー等を対象として電子デ
バイスの製造に広く用いられている。
【０００３】これらの製造装置において、高いスループ
ット（処理量）を実現するためには多数の基板を一度に
処理することが非常に重要である。そのために、反応室
のサイズを大きくし、カソード電極及びアノード電極の
電極寸法を大きくすることや、カソード電極及びアノー
ド電極の数を増やすなどの方策が取られている。
ット（処理量）を実現するためには多数の基板を一度に
処理することが非常に重要である。そのために、反応室
のサイズを大きくし、カソード電極及びアノード電極の
電極寸法を大きくすることや、カソード電極及びアノー
ド電極の数を増やすなどの方策が取られている。
【０００４】また、装置の処理速度を高くすることによ
って、高いスループットを実現することも重要である。
膜堆積に関しては、ショートパルス・ＶＨＦプラズマＣ
ＶＤ法による高速・高品質ａ−Ｓｉ：Ｈ膜成長技術が知
られている（例えば、特開平７−１６６３５８号公報参
照）。
って、高いスループットを実現することも重要である。
膜堆積に関しては、ショートパルス・ＶＨＦプラズマＣ
ＶＤ法による高速・高品質ａ−Ｓｉ：Ｈ膜成長技術が知
られている（例えば、特開平７−１６６３５８号公報参
照）。
【０００５】
【発明が解決しようとする課題】プラズマＣＶＤ装置で
は、放電電力や放電周波数などを増加させていけば処理
速度を早くできるが、ある限度を越えると、パーティク
ル（粉）が発生したり、希望する空間（処理する基板の
設置してある空間）以外で放電が起こるというような異
常放電現象が発生し、所望の処理が不可能となる。
は、放電電力や放電周波数などを増加させていけば処理
速度を早くできるが、ある限度を越えると、パーティク
ル（粉）が発生したり、希望する空間（処理する基板の
設置してある空間）以外で放電が起こるというような異
常放電現象が発生し、所望の処理が不可能となる。
【０００６】パーティクルの発生を抑制するには、パル
ス変調放電が有効であることが知られている（Appl.Phy
s.Lett.,57.1616(1990),Y.Watanabe et al. ）。一方、
異常放電が起き始める放電電力は、使用している放電周
波数や電極の大きさ等で決まってしまう。従って、さら
なる高スループットを実現するためには、多数の基板を
一度に処理すること、つまり、電極の数を増やす必要が
ある。
ス変調放電が有効であることが知られている（Appl.Phy
s.Lett.,57.1616(1990),Y.Watanabe et al. ）。一方、
異常放電が起き始める放電電力は、使用している放電周
波数や電極の大きさ等で決まってしまう。従って、さら
なる高スループットを実現するためには、多数の基板を
一度に処理すること、つまり、電極の数を増やす必要が
ある。
【０００７】しかしながら、１つの空間内（真空容器
内）に複数の電極を設置し、それらに高周波電力を印加
するとプラズマの相互干渉が起き、異常放電現象が起き
易くなり、電極が１つの場合と比べて、電極１つ当たり
の処理速度が低下してしまうという問題がある。
内）に複数の電極を設置し、それらに高周波電力を印加
するとプラズマの相互干渉が起き、異常放電現象が起き
易くなり、電極が１つの場合と比べて、電極１つ当たり
の処理速度が低下してしまうという問題がある。
【０００８】この発明はこのような事情を考慮してなさ
れたものであり、複数の電極を用いて複数の基板を処理
する場合に、電極１つ当たりの処理速度が低下せず、結
果的にａ−Ｓｉ：Ｈ系薄膜を用いた太陽電池や液晶表示
素子等の電子産業分野において、これらの電子デバイス
の量産能率を格段に向上できる製造装置および方法を提
供するものである。
れたものであり、複数の電極を用いて複数の基板を処理
する場合に、電極１つ当たりの処理速度が低下せず、結
果的にａ−Ｓｉ：Ｈ系薄膜を用いた太陽電池や液晶表示
素子等の電子産業分野において、これらの電子デバイス
の量産能率を格段に向上できる製造装置および方法を提
供するものである。
【０００９】
【課題を解決するための手段】この発明は、内部に第１
および第２対の対向電極を有する真空容器と、真空容器
に材料ガスを導入するガス導入部と、第１および第２対
の電極間にパルス変調した高周波電圧をそれぞれ印加し
てプラズマ放電させる第１および第２電源部とを備え、
第１および第２電源部は変調パルスのオン時間が互いに
重ならないように制御される電子デバイス製造装置を提
供するものである。
および第２対の対向電極を有する真空容器と、真空容器
に材料ガスを導入するガス導入部と、第１および第２対
の電極間にパルス変調した高周波電圧をそれぞれ印加し
てプラズマ放電させる第１および第２電源部とを備え、
第１および第２電源部は変調パルスのオン時間が互いに
重ならないように制御される電子デバイス製造装置を提
供するものである。
【００１０】また、この発明は、内部に第１および第２
対の対向する電極を有する真空容器の各対の電極間に被
加工部材を設置する工程と、真空容器に材料ガスを導入
する工程と、第１および第２対の電極間にパルス変調し
た高周波電圧をそれぞれ印加してプラズマ放電させる工
程からなり、第１および第２対の電極間にそれぞれ印加
される電圧は変調パルスのオン時間が互いに重ならない
ように制御される電子デバイス製造方法を提供するもの
である。
対の対向する電極を有する真空容器の各対の電極間に被
加工部材を設置する工程と、真空容器に材料ガスを導入
する工程と、第１および第２対の電極間にパルス変調し
た高周波電圧をそれぞれ印加してプラズマ放電させる工
程からなり、第１および第２対の電極間にそれぞれ印加
される電圧は変調パルスのオン時間が互いに重ならない
ように制御される電子デバイス製造方法を提供するもの
である。
【００１１】
【発明の実施の形態】この発明における第１および第２
対の対向電極とは、少なくとも２対の対向電極というこ
とであって３対以上の対向電極であってもよい。対向電
極とは例えば互いに向き合った平行平板電極である。
対の対向電極とは、少なくとも２対の対向電極というこ
とであって３対以上の対向電極であってもよい。対向電
極とは例えば互いに向き合った平行平板電極である。
【００１２】そして、各対の対向電極のうちいずれか一
方の電極上に被加工部材、例えばウェハーが設置され
る。通常、被加工部材を設置する側の電極はカソード電
極と呼ばれ接地される。その場合、逆の電極はアノード
電極と呼ばれる。
方の電極上に被加工部材、例えばウェハーが設置され
る。通常、被加工部材を設置する側の電極はカソード電
極と呼ばれ接地される。その場合、逆の電極はアノード
電極と呼ばれる。
【００１３】この発明における真空容器は、その内部に
材料ガスが導入される時、そのガス圧を１０-1〜１Ｔｏ
ｒｒ程度の圧力に保持するような容器である。この装置
をプラズマＣＶＤ装置として使用しａ−Ｓｉ：Ｈ膜を形
成する場合には、材料ガスとしては、例えば、ＳｉＨ4
又はＳｉ2 Ｈ6 又はこれらのガスにＣＨ4 、Ｃ2 Ｈ6 、
ＰＨ3 、Ｂ2 Ｈ6 、ＧｅＨ4 のいずれかを添加するか、
あるいはＨ2 、Ｈｅ、Ａｒ、Ｘｅ、Ｋｒのいずれかを添
加して稀釈したものが用いられる。また、Ｓｉ酸化膜を
形成する場合、材料ガスとしては、例えばＳｉＨ4 −Ｎ
2 Ｏ系が用いられる。
材料ガスが導入される時、そのガス圧を１０-1〜１Ｔｏ
ｒｒ程度の圧力に保持するような容器である。この装置
をプラズマＣＶＤ装置として使用しａ−Ｓｉ：Ｈ膜を形
成する場合には、材料ガスとしては、例えば、ＳｉＨ4
又はＳｉ2 Ｈ6 又はこれらのガスにＣＨ4 、Ｃ2 Ｈ6 、
ＰＨ3 、Ｂ2 Ｈ6 、ＧｅＨ4 のいずれかを添加するか、
あるいはＨ2 、Ｈｅ、Ａｒ、Ｘｅ、Ｋｒのいずれかを添
加して稀釈したものが用いられる。また、Ｓｉ酸化膜を
形成する場合、材料ガスとしては、例えばＳｉＨ4 −Ｎ
2 Ｏ系が用いられる。
【００１４】更に、この装置をプラズマエッチング装置
として用いる場合の反応ガスとしては、被加工部材が例
えばＳｉのときにはＣＦ4 、ＣＦ3 Ｃｌ、ＣＦ2 Ｃ
ｌ2 、ＣＦＣｌ3 、ＣＦ3 Ｂｒ、ＣＣｌ4 などが用いら
れ、被加工部材がＳｉＯ2 のときには、ＣＦ4 、Ｃ2 Ｆ
6 、Ｃ3 Ｆ8 、ＣＨＦ3 などが用いられる。
として用いる場合の反応ガスとしては、被加工部材が例
えばＳｉのときにはＣＦ4 、ＣＦ3 Ｃｌ、ＣＦ2 Ｃ
ｌ2 、ＣＦＣｌ3 、ＣＦ3 Ｂｒ、ＣＣｌ4 などが用いら
れ、被加工部材がＳｉＯ2 のときには、ＣＦ4 、Ｃ2 Ｆ
6 、Ｃ3 Ｆ8 、ＣＨＦ3 などが用いられる。
【００１５】また、ガス導入部とは、例えばガスボンベ
から真空容器にガスを供給する手段である。第１および
第２電源部は第１および第２対の電極間にプラズマ放電
を発生させるためにパルス変調した高周波電圧を出力す
る電源であり、その高周波出力は同一周波数であること
が好ましいが、異なる周波数であってもよい。
から真空容器にガスを供給する手段である。第１および
第２電源部は第１および第２対の電極間にプラズマ放電
を発生させるためにパルス変調した高周波電圧を出力す
る電源であり、その高周波出力は同一周波数であること
が好ましいが、異なる周波数であってもよい。
【００１６】また、その周波数は、ラジオ波〜超高周波
の帯域内にあればよく、例えば、１３．５６ＭＨｚのラ
ジオ波、高高周波（ＶＨＦ、数十ＭＨｚ）又は超高周波
（ＵＨＦ、数百ＭＨｚ）などを含む。
の帯域内にあればよく、例えば、１３．５６ＭＨｚのラ
ジオ波、高高周波（ＶＨＦ、数十ＭＨｚ）又は超高周波
（ＵＨＦ、数百ＭＨｚ）などを含む。
【００１７】また、第１および第２電源部は高周波電圧
をパルス変調して電極間に印加するが、その変調パルス
はオン時間が互いに重ならないように制御される。これ
により、プラズマ放電の電力を増大させても第１および
第２対の電極間のプラズマ放電が相互干渉せず、従って
異常放電が防止される。
をパルス変調して電極間に印加するが、その変調パルス
はオン時間が互いに重ならないように制御される。これ
により、プラズマ放電の電力を増大させても第１および
第２対の電極間のプラズマ放電が相互干渉せず、従って
異常放電が防止される。
【００１８】この場合変調パルスのオン時間は１〜１０
０μｓの範囲に、オフ時間は５〜５００μｓの範囲にあ
ればよい。また、パルス変調のデューティ比は２０％以
下であれば、異常放電の防止効果がさらに顕著である。
０μｓの範囲に、オフ時間は５〜５００μｓの範囲にあ
ればよい。また、パルス変調のデューティ比は２０％以
下であれば、異常放電の防止効果がさらに顕著である。
【００１９】
【実施例】以下、図面に示す実施例に基づいてこの発明
を具体的に説明する。図１は電子デバイス製造装置の構
成説明図であり、図２は同装置の電極間に印加される変
調パルスのタイミングチャートを示す。この電子デバイ
ス製造装置は、プラズマＣＶＤ装置として使用されるも
のである。
を具体的に説明する。図１は電子デバイス製造装置の構
成説明図であり、図２は同装置の電極間に印加される変
調パルスのタイミングチャートを示す。この電子デバイ
ス製造装置は、プラズマＣＶＤ装置として使用されるも
のである。
【００２０】図１に示すように、真空容器１の内部に、
２枚のアノード電極２Ａ，２Ｂと、それらと平行にカソ
ード電極３Ａ，３Ｂが配置されている。処理する基板
（被加工部材）６Ａ，６Ｂはカソード電極３Ａ，３Ｂ上
に設置される。カソード電極３Ａ，３Ｂは真空容器１に
電気的に接地され、その電位はグランドレベルである。
２枚のアノード電極２Ａ，２Ｂと、それらと平行にカソ
ード電極３Ａ，３Ｂが配置されている。処理する基板
（被加工部材）６Ａ，６Ｂはカソード電極３Ａ，３Ｂ上
に設置される。カソード電極３Ａ，３Ｂは真空容器１に
電気的に接地され、その電位はグランドレベルである。
【００２１】また、真空容器１の上部にはガス導入口７
が設けられており、ボンベ１０からバルブ１１とガス導
入口７を介して真空容器１内へ材料ガスが導入されるよ
うになっている。真空容器１内のガスは真空ポンプ９に
よりメインバルブ８を介して真空排気される。
が設けられており、ボンベ１０からバルブ１１とガス導
入口７を介して真空容器１内へ材料ガスが導入されるよ
うになっている。真空容器１内のガスは真空ポンプ９に
よりメインバルブ８を介して真空排気される。
【００２２】真空容器１の左右壁中央は電気的に開口さ
れており、この開口部を通して、アノード電極２Ａ，２
Ｂにパルス変調高周波電力発生源４Ａ，４Ｂがそれぞれ
接続されている。なお、パルス信号ディレー回路５によ
って、アノード電極２Ａ，２Ｂそれぞれに印加される変
調パルス列はオン期間が重ならないように制御されてい
る。
れており、この開口部を通して、アノード電極２Ａ，２
Ｂにパルス変調高周波電力発生源４Ａ，４Ｂがそれぞれ
接続されている。なお、パルス信号ディレー回路５によ
って、アノード電極２Ａ，２Ｂそれぞれに印加される変
調パルス列はオン期間が重ならないように制御されてい
る。
【００２３】ここで、真空容器１の寸法は、電極面と平
行方向の断面が１．６ｍ×１．６ｍになっている。アノ
ード電極２Ａ，２Ｂ及びカソード電極３Ａ，３Ｂの寸法
は７００ｍｍ角である。
行方向の断面が１．６ｍ×１．６ｍになっている。アノ
ード電極２Ａ，２Ｂ及びカソード電極３Ａ，３Ｂの寸法
は７００ｍｍ角である。
【００２４】また、材料ガスとしてはシランと水素の混
合ガスを用いる。使用する放電パラメーターはそれぞ
れ、高周波周波数が２７．１２ＭＨｚ、変調パルスのオ
ン時間が１０μｓｅｃ、デューティ比が２０％である。
合ガスを用いる。使用する放電パラメーターはそれぞ
れ、高周波周波数が２７．１２ＭＨｚ、変調パルスのオ
ン時間が１０μｓｅｃ、デューティ比が２０％である。
【００２５】このような条件で真空容器１に材料ガスを
導入しながら電極２Ａ−６Ａ間と電極２Ｂ−６Ｂ間にプ
ラズマ放電を発生させ、基板６Ａ，６Ｂ上にａ−Ｓｉ：
Ｈ膜を形成する成膜処理を行う。この時、アノード電極
２Ａ，２Ｂそれぞれに印加される変調パルス列のオン期
間を重ねた場合、放電電力が５００Ｗで異常放電が発生
した。
導入しながら電極２Ａ−６Ａ間と電極２Ｂ−６Ｂ間にプ
ラズマ放電を発生させ、基板６Ａ，６Ｂ上にａ−Ｓｉ：
Ｈ膜を形成する成膜処理を行う。この時、アノード電極
２Ａ，２Ｂそれぞれに印加される変調パルス列のオン期
間を重ねた場合、放電電力が５００Ｗで異常放電が発生
した。
【００２６】しかし、パルス列のオン期間を２５μｓｅ
ｃだけずらした所、放電電力が９５０Ｗまで正常な放電
（アノード電極とカソード電極間の放電）が可能となっ
た。従って、この装置によれば、２枚の基板を同時に処
理する場合において、高速成膜が達成でき、量産性の向
上を図ることができる。
ｃだけずらした所、放電電力が９５０Ｗまで正常な放電
（アノード電極とカソード電極間の放電）が可能となっ
た。従って、この装置によれば、２枚の基板を同時に処
理する場合において、高速成膜が達成でき、量産性の向
上を図ることができる。
【００２７】この実施例では電子デバイス製造装置をプ
ラズマＣＶＤ装置に適用する場合について説明したが、
プラズマ粒子及びプラズマ励起による活性種が膜をエッ
チングするプラズマドライエッチング装置についても適
用でき、上記同様の効果を奏することができる。
ラズマＣＶＤ装置に適用する場合について説明したが、
プラズマ粒子及びプラズマ励起による活性種が膜をエッ
チングするプラズマドライエッチング装置についても適
用でき、上記同様の効果を奏することができる。
【００２８】
【発明の効果】この発明によれば、電子デバイス製造装
置をプラズマＣＶＤ装置に適用する場合には、複数対の
電極を用いて複数の基板を処理する場合にも、電極１対
当たりの処理速度が低下せず、結果的にａ−Ｓｉ：Ｈ系
薄膜を用いた太陽電池や液晶表示素子等の電子産業分野
において、これらの電子デバイスの量産性を向上でき
る。同様に、プラズマ粒子及びプラズマ励起による活性
種が膜をエッチングするプラズマエッチング装置に適用
する場合も、液晶ディスプレイ素子等の量産性を向上で
きる。
置をプラズマＣＶＤ装置に適用する場合には、複数対の
電極を用いて複数の基板を処理する場合にも、電極１対
当たりの処理速度が低下せず、結果的にａ−Ｓｉ：Ｈ系
薄膜を用いた太陽電池や液晶表示素子等の電子産業分野
において、これらの電子デバイスの量産性を向上でき
る。同様に、プラズマ粒子及びプラズマ励起による活性
種が膜をエッチングするプラズマエッチング装置に適用
する場合も、液晶ディスプレイ素子等の量産性を向上で
きる。
【図１】この発明の電子デバイス製造装置をプラズマＣ
ＶＤ装置に適用する場合の実施例を示す構成説明図であ
る。
ＶＤ装置に適用する場合の実施例を示す構成説明図であ
る。
【図２】この発明の実施例に適用される変調パルス波形
を示すタイムチャートである。
を示すタイムチャートである。
１ 真空容器 ２Ａ，２Ｂ アノード電極 ３Ａ，３Ｂ カソード電極 ４Ａ，４Ｂ パルス変調高周波電極発生源 ５ パルス信号ディレー回路 ６Ａ，６Ｂ 基板 ７ ガス導入口 ８ メインバルブ ９ 真空ポンプ １０ ボンベ １１ バルブ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA06 AA17 BA30 BA31 FA03 JA11 JA17 JA18 5F004 BA04 BB11 BD04 CA03 DA00 DA01 DA02 DA03 DA05 DA06 DA07 DA10 DA16 DB01 DB03 5F045 AA08 AB04 AC01 AC07 AC16 AC17 AC19 DP11 DQ14 EH13 EH19
Claims (8)
- 【請求項１】 内部に第１および第２対の対向電極を有
する真空容器と、真空容器に材料ガスを導入するガス導
入部と、第１および第２対の電極間にパルス変調した高
周波電圧をそれぞれ印加してプラズマ放電させる第１お
よび第２電源部とを備え、第１および第２電源部は変調
パルスのオン時間が互いに重ならないように制御される
電子デバイス製造装置。 - 【請求項２】 高周波電圧は周波数がラジオ波〜超高周
波の帯域にある請求項１記載の電子デバイス製造装置。 - 【請求項３】 変調パルスはオン時間が１〜１００μｓ
で、オフ時間が５〜５００μｓの範囲にある請求項１又
は２記載の電子デバイス製造装置。 - 【請求項４】 変調パルスはデューティ比が２０％以下
である請求項１〜３のいずれか１つに記載の電子デバイ
ス製造装置。 - 【請求項５】 内部に第１および第２対の対向する電極
を有する真空容器の各対の電極間に被加工部材を設置す
る工程と、真空容器に材料ガスを導入する工程と、第１
および第２対の電極間にパルス変調した高周波電圧をそ
れぞれ印加してプラズマ放電させる工程からなり、第１
および第２対の電極間にそれぞれ印加される電圧は変調
パルスのオン時間が互いに重ならないように制御される
電子デバイス製造方法。 - 【請求項６】 高周波電圧は周波数がラジオ波〜超高周
波の帯域にある請求項５記載の電子デバイス製造方法。 - 【請求項７】 変調パルスはオン時間が１〜１００μｓ
で、オフ時間が５〜５００μｓの範囲にある請求項５又
は６記載の電子デバイス製造方法。 - 【請求項８】 変調パルスはデューティ比が２０％以下
である請求項５〜７のいずれか１つに記載の電子デバイ
ス製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227499A JP3420960B2 (ja) | 1999-01-29 | 1999-01-29 | 電子デバイス製造装置および電子デバイス製造方法 |
| DE2000623781 DE60023781T2 (de) | 1999-01-29 | 2000-01-27 | Apparat und Verfahren zur Herstellung von Halbleitervorrichtungen |
| EP20000101598 EP1039501B1 (en) | 1999-01-29 | 2000-01-27 | Apparatus and method for production of electronic devices |
| US09/997,244 US20020056415A1 (en) | 1999-01-29 | 2001-11-30 | Apparatus and method for production of solar cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227499A JP3420960B2 (ja) | 1999-01-29 | 1999-01-29 | 電子デバイス製造装置および電子デバイス製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223424A true JP2000223424A (ja) | 2000-08-11 |
| JP3420960B2 JP3420960B2 (ja) | 2003-06-30 |
Family
ID=12078192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2227499A Expired - Fee Related JP3420960B2 (ja) | 1999-01-29 | 1999-01-29 | 電子デバイス製造装置および電子デバイス製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1039501B1 (ja) |
| JP (1) | JP3420960B2 (ja) |
| DE (1) | DE60023781T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004813A (ja) * | 2006-06-23 | 2008-01-10 | Sharp Corp | シリコン系薄膜光電変換素子の製造方法、製造装置およびシリコン系薄膜光電変換素子 |
| US7927981B2 (en) | 2008-03-31 | 2011-04-19 | Ngk Insulators, Ltd. | Apparatus for depositing silicon-based thin film and method for depositing silicon-based thin film |
| US7927982B2 (en) | 2008-03-31 | 2011-04-19 | Ngk Insulators, Ltd. | Apparatus for mass-producing silicon-based thin film and method for mass-producing silicon-based thin film |
| US8277906B2 (en) | 2008-09-09 | 2012-10-02 | Samsung Electronics Co., Ltd. | Method of processing a substrate |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MX2010002570A (es) * | 2008-09-26 | 2010-05-27 | Ngk Insulators Ltd | Aparato de deposicion de pelicula. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3499284B2 (ja) * | 1993-10-20 | 2004-02-23 | 株式会社アルバック | プラズマＣＶＤによるａ−Ｓｉ：Ｈ膜の成膜方法 |
| EP0653501B1 (en) * | 1993-11-11 | 1998-02-04 | Nissin Electric Company, Limited | Plasma-CVD method and apparatus |
-
1999
- 1999-01-29 JP JP2227499A patent/JP3420960B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-27 EP EP20000101598 patent/EP1039501B1/en not_active Expired - Lifetime
- 2000-01-27 DE DE2000623781 patent/DE60023781T2/de not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004813A (ja) * | 2006-06-23 | 2008-01-10 | Sharp Corp | シリコン系薄膜光電変換素子の製造方法、製造装置およびシリコン系薄膜光電変換素子 |
| US7927981B2 (en) | 2008-03-31 | 2011-04-19 | Ngk Insulators, Ltd. | Apparatus for depositing silicon-based thin film and method for depositing silicon-based thin film |
| US7927982B2 (en) | 2008-03-31 | 2011-04-19 | Ngk Insulators, Ltd. | Apparatus for mass-producing silicon-based thin film and method for mass-producing silicon-based thin film |
| US8277906B2 (en) | 2008-09-09 | 2012-10-02 | Samsung Electronics Co., Ltd. | Method of processing a substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1039501A3 (en) | 2003-09-10 |
| EP1039501A2 (en) | 2000-09-27 |
| DE60023781T2 (de) | 2006-07-20 |
| EP1039501B1 (en) | 2005-11-09 |
| DE60023781D1 (de) | 2005-12-15 |
| JP3420960B2 (ja) | 2003-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6675816B2 (en) | Plasma CVD apparatus and dry cleaning method of the same | |
| JP4714166B2 (ja) | 基板のプラズマ処理装置及びプラズマ処理方法 | |
| JP3224011B2 (ja) | プラズマ励起化学蒸着装置及びプラズマエッチング装置 | |
| JPH09120956A (ja) | 物質処理用容量結合式二重周波数プラズマリアクタ | |
| KR20010096568A (ko) | 박막 형성용 플라즈마 성막 장치 | |
| JPH0831808A (ja) | 半導体材料内にトレンチをエッチングする方法及び装置 | |
| JP2002093721A (ja) | 堆積膜形成方法及び装置 | |
| JPH1131685A (ja) | プラズマｃｖｄ装置およびそのクリーニング方法 | |
| TW307027B (en) | Process for reducing circuit damage during pecvd in single wafer pecvd system | |
| JP3420960B2 (ja) | 電子デバイス製造装置および電子デバイス製造方法 | |
| JP2000268994A (ja) | 高周波グロー放電を利用した表面処理方法 | |
| JP2003109908A (ja) | プラズマ処理装置、プラズマ処理方法、基板および半導体装置 | |
| US20020056415A1 (en) | Apparatus and method for production of solar cells | |
| JP2002313744A (ja) | プラズマ処理装置およびプラズマ処理方法、それらを用いて作製した薄膜、基板および半導体装置 | |
| JP3228679B2 (ja) | プラズマ励起化学気相成長装置及びプラズマエッチング装置 | |
| JPH07142400A (ja) | プラズマ処理方法及び装置 | |
| JPH0776781A (ja) | プラズマ気相成長装置 | |
| JP3581813B2 (ja) | 薄膜製造方法並びに薄膜太陽電池の製造方法 | |
| JP2002313743A (ja) | プラズマ処理装置およびプラズマ処理方法、それらを用いて作製した薄膜、基板および半導体装置 | |
| JPH09263948A (ja) | プラズマを用いた薄膜形成方法、薄膜製造装置、エッチング方法、及びエッチング装置 | |
| JP2001011641A (ja) | 成膜処理方法 | |
| JP2001093890A (ja) | プラズマエッチング装置及びエッチング方法 | |
| KR100911327B1 (ko) | 플라즈마 발생 장치 | |
| JPH10317150A (ja) | 成膜方法及び成膜装置 | |
| JP2002151495A (ja) | プラズマ処理装置およびそれを用いて作製した半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090418 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100418 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120418 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130418 |
|
| LAPS | Cancellation because of no payment of annual fees |