JP2000209508A - Solid-state image pickup device - Google Patents
Solid-state image pickup deviceInfo
- Publication number
- JP2000209508A JP2000209508A JP11010597A JP1059799A JP2000209508A JP 2000209508 A JP2000209508 A JP 2000209508A JP 11010597 A JP11010597 A JP 11010597A JP 1059799 A JP1059799 A JP 1059799A JP 2000209508 A JP2000209508 A JP 2000209508A
- Authority
- JP
- Japan
- Prior art keywords
- pixel amplifier
- photoelectric conversion
- reset
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数の光電変換素
子が列設された固体撮像素子に関し、特に、複数種類の
電圧を用いることなく電荷転送を行うことができるイメ
ージセンサを対象とする。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device having a plurality of photoelectric conversion elements arranged in a row, and more particularly to an image sensor capable of performing charge transfer without using a plurality of types of voltages.
【０００２】[0002]
【従来の技術】固体撮像装置には、代表的なものとし
て、転送ゲートに印加する電圧を順に切り換えて蓄積電
荷の転送を行うＣＣＤと、単一の電圧で蓄積電荷の転送
を行うCMOSイメージセンサとがある。2. Description of the Related Art A typical solid-state imaging device is a CCD that transfers stored charges by sequentially switching a voltage applied to a transfer gate, and a CMOS image sensor that transfers stored charges with a single voltage. There is.
【０００３】CMOSイメージセンサは、低電圧の単一電源
で駆動でき、消費電力も少なく、また、駆動タイミング
回路をオンチップ化できるため、カメラ等の携帯機器で
の利用が期待されている。[0005] CMOS image sensors can be driven by a single low-voltage power supply, consume less power, and can have a drive timing circuit on-chip, and are therefore expected to be used in portable devices such as cameras.
【０００４】図８は従来のCMOSイメージセンサの概略構
成を示すブロック図である。図示のCMOSイメージセンサ
は、画素ごとにフォトダイオードＰＤと画素アンプ１を
備えており、この他に、水平方向に走査する水平ライン
走査回路２と、垂直方向に走査する垂直ライン走査回路
３と、これら走査回路２，３の動作タイミングを制御す
るタイミング発生回路４と、画素アンプ１の出力に含ま
れるノイズ成分を除去するノイズキャンセラ回路５と、
読み出し回路６と、ロードトランジスタ１０とを備え
る。FIG. 8 is a block diagram showing a schematic configuration of a conventional CMOS image sensor. The illustrated CMOS image sensor includes a photodiode PD and a pixel amplifier 1 for each pixel. In addition, a horizontal line scanning circuit 2 for scanning in a horizontal direction, a vertical line scanning circuit 3 for scanning in a vertical direction, A timing generation circuit 4 for controlling the operation timing of the scanning circuits 2 and 3; a noise canceller circuit 5 for removing a noise component included in the output of the pixel amplifier 1;
A read circuit 6 and a load transistor 10 are provided.
【０００５】ロードトランジスタ１０は画素列ごとに配
列されており、選択された画素列の画素アンプ１ととも
に、ソースフォロワアンプを構成する。[0005] The load transistors 10 are arranged for each pixel column, and constitute a source follower amplifier together with the pixel amplifier 1 of the selected pixel column.
【０００６】不図示の光学レンズで集光された光は、図
８のフォトダイオードＰＤに入力されて光電変換され、
電荷（光生成電子）が生成される。この電荷は、フォト
ダイオードＰＤに一定期間貯められ、光量に応じてフォ
トダイオードＰＤの電圧を変化させる。この電圧信号
は、画素アンプ１で増幅された後、ノイズキャンセラ回
路５に入力されて固定パターン雑音が除去される。The light condensed by an optical lens (not shown) is input to a photodiode PD shown in FIG.
Charges (photogenerated electrons) are generated. This charge is stored in the photodiode PD for a certain period of time, and changes the voltage of the photodiode PD according to the amount of light. This voltage signal is amplified by the pixel amplifier 1 and then input to the noise canceller circuit 5 to remove fixed pattern noise.
【０００７】固定パターン雑音が除去された信号は、ノ
イズキャンセラ回路５内で保持され、水平ライン走査回
路２によって時系列に読み出され、画素アンプ１で増幅
されて最終的な画素信号が得られる。The signal from which the fixed pattern noise has been removed is held in the noise canceller circuit 5, read out in a time series by the horizontal line scanning circuit 2, and amplified by the pixel amplifier 1 to obtain a final pixel signal.
【０００８】上述した固定パターン雑音とは、画素アン
プ１の出力オフセットのばらつきにより生じる雑音であ
り、MOSトランジスタのしきい値電圧のばらつきにより
発生するものである。[0008] The above-mentioned fixed pattern noise is noise caused by variations in the output offset of the pixel amplifier 1, and is caused by variations in the threshold voltage of the MOS transistor.
【０００９】ノイズキャンセラ回路５は、画素信号のレ
ベルとリセット直後の信号レベルとの差分をとることに
より、固定パターン雑音を相殺する。The noise canceller circuit 5 cancels the fixed pattern noise by calculating the difference between the pixel signal level and the signal level immediately after reset.
【００１０】図９は従来のCMOSイメージセンサの動作タ
イミング図であり、図９の上から順に、水平同期信号
（H-BLK）、リセット用トランジスタのゲート電圧（リ
セットゲート電圧）、転送用トランジスタのゲート電圧
（転送ゲート電圧）、リセットホールド信号、画素信号
ホールド信号のタイミング波形を示している。FIG. 9 is a timing chart of the operation of the conventional CMOS image sensor. The horizontal synchronization signal (H-BLK), the gate voltage of the reset transistor (reset gate voltage), and the transfer transistor 3 shows timing waveforms of a gate voltage (transfer gate voltage), a reset hold signal, and a pixel signal hold signal.
【００１１】図９のリセットホールド信号と画素信号ホ
ールド信号は、ノイズキャンセラ回路５の内部で用いら
れる信号であり、リセットホールド信号がハイレベルの
期間内にはリセット状態での画素アンプ１の出力レベル
が保持され、画素信号ホールド信号がハイレベルの期間
内にはフォトダイオードＰＤから出力された電荷に応じ
た画素アンプ１の出力レベルが保持される。The reset hold signal and the pixel signal hold signal shown in FIG. 9 are signals used inside the noise canceller circuit 5, and the output level of the pixel amplifier 1 in the reset state during the period when the reset hold signal is at a high level. The output level of the pixel amplifier 1 corresponding to the charge output from the photodiode PD is held during a period in which the pixel signal hold signal is at a high level.
【００１２】図８では、リセット用トランジスタと転送
用トランジスタをともに省略しているが、これらトラン
ジスタはフォトダイオードＰＤと画素アンプ１の間に接
続される。すなわち、フォトダイオードＰＤのカソード
端子に転送用トランジスタＱ２のソース端子が接続さ
れ、転送用トランジスタＱ２のドレイン端子はリセット
用トランジスタＱ１のソース端子に接続され、リセット
用トランジスタＱ１のドレイン端子には電源端子Ｖddが
印加される。また、転送用トランジスタＱ２のドレイン
端子とリセット用トランジスタＱ１のソース端子はとも
に、画素アンプ１を構成するトランジスタＱ４のゲート
端子に接続される。FIG. 8 omits both the reset transistor and the transfer transistor, but these transistors are connected between the photodiode PD and the pixel amplifier 1. That is, the source terminal of the transfer transistor Q2 is connected to the cathode terminal of the photodiode PD, the drain terminal of the transfer transistor Q2 is connected to the source terminal of the reset transistor Q1, and the power terminal is connected to the drain terminal of the reset transistor Q1. Vdd is applied. The drain terminal of the transfer transistor Q2 and the source terminal of the reset transistor Q1 are both connected to the gate terminal of the transistor Q4 constituting the pixel amplifier 1.
【００１３】また、ノイズキャンセラ回路５は、図９に
波形を示すリセットホールド信号がハイレベルのときの
画素アンプ１の出力レベルと、画素信号ホールド信号が
ハイレベルのときの画素アンプ１の出力レベルとを比較
する。The noise canceller circuit 5 outputs the output level of the pixel amplifier 1 when the reset hold signal whose waveform is shown in FIG. 9 is high, and the output level of the pixel amplifier 1 when the pixel signal hold signal is high. Compare.
【００１４】図９の時刻Ｔ１でリセットが解除された
後、時刻Ｔ２〜Ｔ３の間に、ノイズキャンセラ回路５
は、リセット時の信号レベルを保持する。次に、時刻Ｔ
４になると、転送用トランジスタがオンになり、フォト
ダイオードＰＤで光電変換された電荷が画素アンプ１を
介してノイズキャンセラ回路５に入力される。その後、
時刻Ｔ６〜Ｔ７の間に、ノイズキャンセラ回路５は、画
素信号レベルを保持する。After the reset is released at time T1 in FIG. 9, the noise canceller circuit 5 is connected between time T2 and time T3.
Holds the signal level at the time of reset. Next, at time T
When the signal becomes 4, the transfer transistor is turned on, and the charge photoelectrically converted by the photodiode PD is input to the noise canceller circuit 5 via the pixel amplifier 1. afterwards,
Between times T6 and T7, the noise canceller circuit 5 holds the pixel signal level.
【００１５】[0015]
【発明が解決しようとする課題】従来のCMOSイメージセ
ンサは、フォトダイオードＰＤに大量の電荷が蓄積され
ると、転送用トランジスタのオン期間中にすべての電荷
を外部に取り出すことができず、フォトダイオードＰＤ
に一部の電荷が残って残像が生じるという問題があっ
た。また、フォトダイオードＰＤに強烈な光が入射する
と、光電変換された電荷がフォトダイオードＰＤからあ
ふれ、ブルーミングを引き起こすという問題もあった。In a conventional CMOS image sensor, when a large amount of electric charge is accumulated in the photodiode PD, all the electric charge cannot be taken out during the on-period of the transfer transistor. Diode PD
However, there is a problem that an afterimage is generated due to the remaining of a part of the charges. Further, when intense light is incident on the photodiode PD, there is a problem in that photoelectrically converted charges overflow from the photodiode PD and cause blooming.
【００１６】また、フォトダイオードＰＤから取り出さ
れた電荷は、画素アンプ１に入力される前に、いったん
転送用トランジスタのゲート端子とリセット用トランジ
スタのゲート端子との間の検出部に蓄積される。フォト
ダイオードＰＤの感度をよくするには、フォトダイオー
ドＰＤの容量が大きくて、検出部の容量が小さいのが望
ましいが、このようにすると、フォトダイオードＰＤに
蓄積された電荷をすべて取り出すことができなくなり、
フォトダイオードＰＤに残留した電荷によって残像が生
じてしまう。The electric charge taken out of the photodiode PD is temporarily stored in a detection unit between the gate terminal of the transfer transistor and the gate terminal of the reset transistor before being input to the pixel amplifier 1. In order to improve the sensitivity of the photodiode PD, it is desirable that the capacitance of the photodiode PD is large and the capacitance of the detection unit is small. In this case, all the charges accumulated in the photodiode PD can be taken out. Gone
An afterimage is caused by the electric charge remaining in the photodiode PD.
【００１７】本発明は、このような点に鑑みてなされた
ものであり、その目的は、素子の構造を複雑化すること
なく、残像やブルーミングのない高性能の固体撮像装置
を提供することにある。The present invention has been made in view of the above points, and an object of the present invention is to provide a high-performance solid-state imaging device free from afterimages and blooming without complicating the structure of an element. is there.
【００１８】[0018]
【課題を解決するための手段】上述した課題を解決する
ために、本発明は、１列または複数列に配設された複数
の光電変換素子と、前記複数の光電変換素子のそれぞれ
に対応して設けられ、対応する前記光電変換素子で光電
変換された電荷を増幅する画素アンプと、前記光電変換
素子で光電変換された電荷を前記画素アンプに転送する
転送ゲートと、前記画素アンプの入力電圧を所定の電圧
に初期設定するリセットゲートと、前記転送ゲートおよ
び前記リセットゲートのオン・オフを制御するタイミン
グ発生回路と、ブランキング期間内に、リセット状態で
の前記画素アンプの出力レベルと前記光電変換素子で光
電変換された電荷に応じた前記画素アンプの出力レベル
との差分を検出することにより、前記画素アンプの出力
に含まれるノイズ成分を除去するノイズキャンセラ回路
と、を備えた固体撮像装置において、前記タイミング発
生回路は、前記光電変換素子で光電変換された電荷に応
じた信号が前記画素アンプから出力された後、同一のブ
ランキング期間内に、前記転送ゲートおよび前記リセッ
トゲートをともにオンさせるものである。In order to solve the above-mentioned problems, the present invention relates to a plurality of photoelectric conversion elements arranged in one or more rows and a plurality of photoelectric conversion elements respectively corresponding to the plurality of photoelectric conversion elements. A pixel amplifier that amplifies the charge photoelectrically converted by the corresponding photoelectric conversion element, a transfer gate that transfers the charge photoelectrically converted by the photoelectric conversion element to the pixel amplifier, and an input voltage of the pixel amplifier. A reset gate that initializes the transfer gate and the reset gate to a predetermined voltage, a timing generation circuit that controls on / off of the transfer gate and the reset gate, an output level of the pixel amplifier in a reset state, and By detecting a difference between the output level of the pixel amplifier and the output level of the pixel amplifier according to the charge photoelectrically converted by the conversion element, noise included in the output of the pixel amplifier is detected. And a noise canceller circuit that removes the same component, wherein the timing generation circuit outputs the same blanking after a signal corresponding to the charge photoelectrically converted by the photoelectric conversion element is output from the pixel amplifier. During the period, both the transfer gate and the reset gate are turned on.
【００１９】また、本発明は、１列または複数列に配設
された複数の光電変換素子と、前記複数の光電変換素子
のそれぞれに対応して設けられ、対応する前記光電変換
素子で光電変換された電荷を増幅する画素アンプと、前
記光電変換素子で光電変換された電荷を前記画素アンプ
に転送する転送ゲートと、前記画素アンプの入力電圧を
所定の電圧に初期設定するリセットゲートと、前記転送
ゲートおよび前記リセットゲートのオン・オフを制御す
るタイミング発生回路と、ブランキング期間内に、リセ
ット状態での前記画素アンプの出力レベルと前記光電変
換素子で光電変換された電荷に応じた前記画素アンプの
出力レベルとの差分を検出することにより、前記画素ア
ンプの出力に含まれるノイズ成分を除去するノイズキャ
ンセラ回路と、を備えた固体撮像装置において、電源電
圧を昇圧する昇圧回路を備え、前記タイミング発生回路
は、リセット状態での前記画素アンプの出力レベルを検
出する前で、かつ同一のブランキング期間内に、前記昇
圧回路を用いて生成した通常のオン電圧よりも高い電圧
で前記リセットゲートをオンさせるものである。Further, the present invention provides a plurality of photoelectric conversion elements arranged in one row or a plurality of rows, and a plurality of photoelectric conversion elements provided corresponding to each of the plurality of photoelectric conversion elements. A pixel amplifier that amplifies the transferred charge, a transfer gate that transfers the charge photoelectrically converted by the photoelectric conversion element to the pixel amplifier, a reset gate that initializes an input voltage of the pixel amplifier to a predetermined voltage, A timing generation circuit for controlling on / off of a transfer gate and the reset gate; and a pixel according to an output level of the pixel amplifier in a reset state and a charge photoelectrically converted by the photoelectric conversion element during a blanking period. A noise canceller circuit that removes a noise component included in the output of the pixel amplifier by detecting a difference from the output level of the amplifier. The solid-state imaging device, further comprising a booster circuit for boosting a power supply voltage, wherein the timing generator circuit detects the booster circuit before detecting the output level of the pixel amplifier in a reset state and within the same blanking period. The reset gate is turned on at a voltage higher than the normal on-voltage generated by using the reset gate.
【００２０】また、本発明は、１列または複数列に配設
された複数の光電変換素子と、前記複数の光電変換素子
のそれぞれに対応して設けられ、対応する前記光電変換
素子で光電変換された電荷を増幅する画素アンプと、前
記光電変換素子で光電変換された電荷を前記画素アンプ
に転送する転送ゲートと、前記画素アンプの入力電圧を
所定の電圧に初期設定するリセットゲートと、前記転送
ゲートおよび前記リセットゲートのオン・オフを制御す
るタイミング発生回路と、ブランキング期間内に、リセ
ット状態での前記画素アンプの出力レベルと前記光電変
換素子で光電変換された電荷に応じた前記画素アンプの
出力レベルとの差分を検出することにより、前記画素ア
ンプの出力に含まれるノイズ成分を除去するノイズキャ
ンセラ回路と、を備えた固体撮像装置において、電源電
圧を昇圧する昇圧回路を備え、前記タイミング発生回路
は、前記光電変換素子で光電変換された電荷に応じた前
記画素アンプの出力レベルを検出する際、前記昇圧回路
を用いて生成した通常のオン電圧よりも高い電圧で前記
転送ゲートをオンさせるものである。The present invention also provides a plurality of photoelectric conversion elements arranged in one row or a plurality of rows, and is provided corresponding to each of the plurality of photoelectric conversion elements. A pixel amplifier that amplifies the transferred charge, a transfer gate that transfers the charge photoelectrically converted by the photoelectric conversion element to the pixel amplifier, a reset gate that initializes an input voltage of the pixel amplifier to a predetermined voltage, A timing generation circuit for controlling on / off of a transfer gate and the reset gate; and a pixel according to an output level of the pixel amplifier in a reset state and a charge photoelectrically converted by the photoelectric conversion element during a blanking period. A noise canceller circuit that removes a noise component included in the output of the pixel amplifier by detecting a difference from the output level of the amplifier. The solid-state imaging device, further comprising a booster circuit for boosting a power supply voltage, wherein the timing generator detects the booster circuit when detecting the output level of the pixel amplifier according to the charge photoelectrically converted by the photoelectric conversion element. The transfer gate is turned on at a voltage higher than a normal ON voltage generated by using the transfer gate.
【００２１】[0021]
【発明の実施の形態】以下、本発明に係る固体撮像装置
について、図面を参照しながら具体的に説明する。以下
では、固体撮像装置の一例として、CMOSイメージセンサ
について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a solid-state imaging device according to the present invention will be specifically described with reference to the drawings. Hereinafter, a CMOS image sensor will be described as an example of the solid-state imaging device.
【００２２】（第１の実施形態）図１はCMOSイメージセ
ンサの第１の実施形態の概略構成を示すブロック図であ
る。図１のCMOSイメージセンサは、図８に示した従来の
CMOSイメージセンサと同様に、画素ごとにフォトダイオ
ードＰＤと画素アンプ１を備えており、この他に、水平
方向に走査する水平ライン走査回路２と、垂直方向に走
査する垂直ライン走査回路３と、これら走査回路２，３
の動作タイミングを制御するタイミング発生回路４と、
画素アンプ１の出力に含まれるノイズ成分を除去するノ
イズキャンセラ回路５と、読み出し回路６と、ロードト
ランジスタ１０とを備える。(First Embodiment) FIG. 1 is a block diagram showing a schematic configuration of a first embodiment of a CMOS image sensor. The CMOS image sensor shown in FIG. 1 is a conventional one shown in FIG.
Like the CMOS image sensor, each pixel includes a photodiode PD and a pixel amplifier 1. In addition, a horizontal line scanning circuit 2 that scans in the horizontal direction, a vertical line scanning circuit 3 that scans in the vertical direction, and These scanning circuits 2 and 3
A timing generation circuit 4 for controlling the operation timing of
The pixel amplifier 1 includes a noise canceller circuit 5 for removing a noise component included in an output of the pixel amplifier 1, a readout circuit 6, and a load transistor 10.
【００２３】ロードトランジスタ１０は画素列ごとに配
列されており、選択された画素列の画素アンプ１ととも
に、ソースフォロワアンプを構成する。The load transistors 10 are arranged for each pixel column, and constitute a source follower amplifier together with the pixel amplifier 1 of the selected pixel column.
【００２４】垂直ライン走査回路３内には、リセット用
トランジスタＱ１と、転送用トランジスタＱ２と、選択
用トランジスタＱ３と、垂直レジスタ回路７とが設けら
れる。これらトランジスタＱ１，Ｑ２，Ｑ３は、タイミ
ング発生回路４からの信号により制御される。In the vertical line scanning circuit 3, a reset transistor Q1, a transfer transistor Q2, a selection transistor Q3, and a vertical register circuit 7 are provided. These transistors Q1, Q2, Q3 are controlled by a signal from the timing generation circuit 4.
【００２５】また、本実施形態の垂直ライン走査回路３
内には、図８に示した従来のCMOSイメージセンサになか
った構成として、電源電圧を昇圧する昇圧回路１１と、
昇圧回路１１で昇圧された電圧に基づいてリセット用ト
ランジスタＱ１のゲート端子を駆動する昇圧バッファ１
２とが設けられる。昇圧バッファ１２の出力により、リ
セット用トランジスタＱ１、転送用トランジスタＱ２、
および選択用トランジスタＱ３のオン・オフが制御され
る。The vertical line scanning circuit 3 of the present embodiment
A booster circuit 11 for boosting a power supply voltage has a configuration not included in the conventional CMOS image sensor shown in FIG.
Boost buffer 1 that drives the gate terminal of reset transistor Q1 based on the voltage boosted by booster circuit 11
2 are provided. By the output of the boost buffer 12, the reset transistor Q1, the transfer transistor Q2,
And ON / OFF of the selection transistor Q3 is controlled.
【００２６】昇圧バッファ１２は、昇圧回路１１で昇圧
された電圧に依存する信号か、あるいは、通常の電源電
圧Ｖddに依存する信号を出力する。The boosting buffer 12 outputs a signal depending on the voltage boosted by the boosting circuit 11 or a signal depending on the normal power supply voltage Vdd.
【００２７】転送用トランジスタＱ２のソース端子はフ
ォトダイオードＰＤのカソード端子に接続され、転送用
トランジスタＱ２のドレイン端子はリセット用トランジ
スタＱ１のソース端子に接続され、リセット用トランジ
スタＱ１のドレイン端子には電源電圧Ｖddが印加され
る。また、転送用トランジスタＱ２のドレイン端子とリ
セット用トランジスタＱ１のソース端子はともに、画素
アンプ１を構成するトランジスタＱ４のゲート端子に接
続される。このトランジスタＱ４のソース端子はノイズ
キャンセラ回路５に接続され、そのドレイン端子は垂直
ライン走査回路３によりそのゲート端子を駆動する選択
用トランジスタＱ３のソース端子に接続される。The source terminal of the transfer transistor Q2 is connected to the cathode terminal of the photodiode PD, the drain terminal of the transfer transistor Q2 is connected to the source terminal of the reset transistor Q1, and the power terminal is connected to the drain terminal of the reset transistor Q1. The voltage Vdd is applied. The drain terminal of the transfer transistor Q2 and the source terminal of the reset transistor Q1 are both connected to the gate terminal of the transistor Q4 constituting the pixel amplifier 1. The source terminal of the transistor Q4 is connected to the noise canceller circuit 5, and its drain terminal is connected to the source terminal of the selection transistor Q3 for driving its gate terminal by the vertical line scanning circuit 3.
【００２８】図２は図１のCMOSイメージセンサの断面構
造を模式的に示した図である。図示のように、フォトダ
イオードＰＤを構成するｎ領域２１とｐ+領域２２が基
板の内部に形成され、このフォトダイオードＰＤに近接
する基板上面に、転送用トランジスタＱ２のゲート領域
２３が形成される。また、転送用トランジスタＱ２のゲ
ート領域２３に近接する基板上面に、リセット用トラン
ジスタＱ１のゲート領域２４が形成される。転送用トラ
ンジスタＱ２のゲート領域２３とリセット用トランジス
タＱ１のゲート領域２４の間の基板表面付近には、拡散
層からなる検出部２５が形成される。この検出部２５に
は、フォトダイオードＰＤから取り出した電荷が蓄積さ
れる。FIG. 2 is a diagram schematically showing a sectional structure of the CMOS image sensor of FIG. As shown, an n region 21 and ap + region 22 forming the photodiode PD are formed inside the substrate, and a gate region 23 of the transfer transistor Q2 is formed on the upper surface of the substrate adjacent to the photodiode PD. . A gate region 24 of the reset transistor Q1 is formed on the upper surface of the substrate near the gate region 23 of the transfer transistor Q2. A detector 25 made of a diffusion layer is formed near the substrate surface between the gate region 23 of the transfer transistor Q2 and the gate region 24 of the reset transistor Q1. The detection unit 25 stores the charge extracted from the photodiode PD.
【００２９】図３は図１のCMOSイメージセンサの動作タ
イミング図、図４は図３に示す期間(1)〜(5)内のCMOSイ
メージセンサの電位図であり、以下、これらの図を用い
て本実施形態のCMOSイメージセンサの動作を説明する。
なお、図４の電位図の縦軸は電位を表しており、この縦
軸の下方ほど電位が高いことを示す。FIG. 3 is an operation timing diagram of the CMOS image sensor of FIG. 1, and FIG. 4 is a potential diagram of the CMOS image sensor during periods (1) to (5) shown in FIG. The operation of the CMOS image sensor according to the present embodiment will be described.
Note that the vertical axis of the potential diagram in FIG. 4 represents the potential, and the lower the vertical axis, the higher the potential.
【００３０】水平有効期間が終了した後、図３の(1)の
期間内に、タイミング発生回路４はリセット用トランジ
スタＱ１をオンさせる。このとき、リセット用トランジ
スタＱ１のゲート端子には、昇圧回路１１で昇圧された
電圧が供給される。昇圧電圧をリセット用トランジスタ
Ｑ１のゲート端子に供給することにより、図４（ａ）に
示すように、検出部２５に蓄積されていた残留電荷をリ
セット用トランジスタＱ１の電源端子を介して外部に排
出することができ、検出部２５には残留電荷が存在しな
くなる。After the end of the horizontal effective period, the timing generating circuit 4 turns on the reset transistor Q1 within the period (1) of FIG. At this time, the voltage boosted by the booster circuit 11 is supplied to the gate terminal of the reset transistor Q1. By supplying the boosted voltage to the gate terminal of the reset transistor Q1, as shown in FIG. 4A, the residual charge accumulated in the detection unit 25 is discharged to the outside via the power terminal of the reset transistor Q1. The residual charge does not exist in the detection unit 25.
【００３１】その後、図３の(2)の期間内に、タイミン
グ発生回路４はリセットホールド信号を出力し、この信
号により、ノイズキャンセラ回路５はリセット時の信号
レベルを保持する。図３の(1)の期間内に検出部２５の
残留電荷を除去しているため、ノイズキャンセラ回路５
により保持されるリセット時の信号レベルは、残留電荷
の影響を受けなくなり、信号レベルのばらつきが抑制さ
れる。この期間内の電位図は、図４（ｂ）のようにな
る。Thereafter, within the period (2) of FIG. 3, the timing generation circuit 4 outputs a reset hold signal, whereby the noise canceller circuit 5 holds the signal level at the time of reset. Since the residual charges of the detection unit 25 are removed during the period (1) of FIG.
, The signal level at the time of resetting is not affected by the residual charge, and the variation in the signal level is suppressed. The potential diagram during this period is as shown in FIG.
【００３２】その後、図３の(3)の期間内に、タイミン
グ発生回路４は転送用トランジスタＱ２をオンさせる。
これにより、図４（ｃ）に示すように、フォトダイオー
ドＰＤで光電変換された電荷は、転送用トランジスタＱ
２を通って検出部２５に蓄積される。Thereafter, the timing generation circuit 4 turns on the transfer transistor Q2 during the period (3) in FIG.
As a result, as shown in FIG. 4C, the electric charge photoelectrically converted by the photodiode PD is transferred to the transfer transistor Q.
2 and is stored in the detection unit 25.
【００３３】その後、図３の(4)の期間内に、タイミン
グ発生回路４は画素信号ホールド信号を出力する。この
信号により、ノイズキャンセラ回路５は、フォトダイオ
ードＰＤで光電変換された電荷に応じた信号レベルを保
持する。この期間内の電位図は、図４（ｄ）のようにな
る。Thereafter, the timing generation circuit 4 outputs a pixel signal hold signal during the period (4) in FIG. With this signal, the noise canceller circuit 5 holds a signal level corresponding to the charge photoelectrically converted by the photodiode PD. The potential diagram during this period is as shown in FIG.
【００３４】その後、図３の(5)の期間内に、タイミン
グ発生回路４は、リセット用トランジスタＱ１と転送用
トランジスタＱ２をともにオンさせる。このとき、リセ
ット用トランジスタＱ１のゲート端子には、昇圧回路１
１で昇圧された電圧が供給される。これにより、図４
（ｅ）に示すように、フォトダイオードＰＤや検出部２
５に蓄積されていた残留電荷が転送用トランジスタＱ２
とリセット用トランジスタＱ１の各ゲート端子を介して
電源端子側に排出される。Thereafter, within the period (5) in FIG. 3, the timing generation circuit 4 turns on both the reset transistor Q1 and the transfer transistor Q2. At this time, the booster circuit 1 is connected to the gate terminal of the reset transistor Q1.
The voltage boosted by 1 is supplied. As a result, FIG.
As shown in (e), the photodiode PD and the detection unit 2
5 is transferred to the transfer transistor Q2.
Is discharged to the power supply terminal side through each gate terminal of the reset transistor Q1.
【００３５】このように、本実施形態は、ノイズキャン
セラ回路５でリセットレベルを検出する前に、いったん
リセット用トランジスタＱ１のゲート端子に通常のオン
電圧よりも高い電圧を供給してこのトランジスタＱ１を
オンさせるようにしたため、検出部２５の電位が高くな
る。このため、転送用トランジスタＱ２をオンした場合
に、より多くの光電変換された電荷をフォトダイオード
ＰＤから検出部２５に転送することができる。したがっ
て、フォトダイオードＰＤに残留電荷が残ることを防ぐ
ことができる。As described above, in the present embodiment, before the noise canceller circuit 5 detects the reset level, a voltage higher than the normal on-voltage is once supplied to the gate terminal of the reset transistor Q1 to turn on the transistor Q1. As a result, the potential of the detection unit 25 increases. Therefore, when the transfer transistor Q2 is turned on, more photoelectrically converted charges can be transferred from the photodiode PD to the detection unit 25. Therefore, it is possible to prevent the residual charge from remaining on the photodiode PD.
【００３６】また、入射光量が多い場合には、図４
（ｄ）に示すように、フォトダイオードＰＤに電荷が残
留してしまうが、この場合も、転送用トランジスタＱ２
をオンさせて画素信号の信号レベルを検出した後、転送
用トランジスタＱ２とリセット用トランジスタＱ１の双
方をオンさせるようにしたため、フォトダイオードＰＤ
と検出部２５に蓄積されていた残留電荷を、リセット用
トランジスタＱ１のドレイン端子を介して電源端子側に
排出させることができる。したがって、フォトダイオー
ドＰＤに残留電荷が存在しなくなり、残像のない表示品
質の高い画像が得られる。When the amount of incident light is large, FIG.
As shown in (d), charges remain in the photodiode PD, but in this case also, the transfer transistor Q2
Is turned on to detect the signal level of the pixel signal, and then both the transfer transistor Q2 and the reset transistor Q1 are turned on.
And the residual charge accumulated in the detection unit 25 can be discharged to the power supply terminal side via the drain terminal of the reset transistor Q1. Therefore, there is no residual charge in the photodiode PD, and an image with high display quality without an afterimage can be obtained.
【００３７】（第２の実施形態）第２の実施形態は、昇
圧回路１１を設けずに、従来の構成のままで残留電荷を
なくすものである。(Second Embodiment) In a second embodiment, the booster circuit 11 is not provided and the remaining charge is eliminated with the conventional configuration.
【００３８】図５は本発明に係るCMOSイメージセンサの
第２の実施形態の概略構成を示すブロック図である。図
５では、図１のCMOSイメージセンサと同一の構成部分に
は同一符号を付しており、以下では相違点を中心に説明
する。FIG. 5 is a block diagram showing a schematic configuration of a second embodiment of the CMOS image sensor according to the present invention. 5, the same components as those of the CMOS image sensor of FIG. 1 are denoted by the same reference numerals, and the following description will focus on the differences.
【００３９】図５のCMOSイメージセンサは、昇圧回路１
１と昇圧バッファ１２を持たない点を除いて、図１に示
したCMOSイメージセンサとほぼ同様に構成される。The CMOS image sensor shown in FIG.
The configuration is substantially the same as that of the CMOS image sensor shown in FIG.
【００４０】図６は図５のCMOSイメージセンサの動作タ
イミング図であり、以下、この図を用いて図５のCMOSイ
メージセンサの動作を説明する。第１の実施形態では、
リセットホールド期間（図３の期間(2)）の前に、いっ
たんリセット用トランジスタＱ１をオンさせていたが、
本実施形態は、リセット用トランジスタＱ１をオンさせ
る期間を持たない。FIG. 6 is an operation timing chart of the CMOS image sensor of FIG. 5. Hereinafter, the operation of the CMOS image sensor of FIG. 5 will be described with reference to FIG. In the first embodiment,
Before the reset hold period (period (2) in FIG. 3), the reset transistor Q1 was once turned on.
In the present embodiment, there is no period for turning on the reset transistor Q1.
【００４１】また、第１の実施形態では、信号ホールド
期間（図３の期間(4)）の後に、リセット用トランジス
タＱ１と転送用トランジスタＱ２をほぼ同時に同期間だ
けオンさせていた（図３の期間(5)）が、本実施形態
は、リセット用トランジスタＱ１と転送用トランジスタ
Ｑ２をほぼ同時にオンさせる（図６の期間(4)）点では
同じであるが、リセット用トランジスタＱ１はその後も
オン状態を保持する。In the first embodiment, after the signal hold period (period (4) in FIG. 3), the reset transistor Q1 and the transfer transistor Q2 are turned on almost simultaneously only for the synchronous period (FIG. 3). The period (5) is the same in this embodiment in that the reset transistor Q1 and the transfer transistor Q2 are turned on almost simultaneously (period (4) in FIG. 6), but the reset transistor Q1 is also turned on thereafter. Keep state.
【００４２】この第２の実施形態においても、画素信号
をホールドした後にリセット用トランジスタＱ１と転送
用トランジスタＱ２を両方とも同時にオンさせるため、
フォトダイオードＰＤと検出部２５に蓄積されていた残
留電荷をすべて、外部に排出させることができ、残像の
ない表示品質の高い画像が得られる。In the second embodiment, both the resetting transistor Q1 and the transfer transistor Q2 are simultaneously turned on after holding the pixel signal.
All the residual charges accumulated in the photodiode PD and the detection unit 25 can be discharged to the outside, and an image with high display quality without an afterimage can be obtained.
【００４３】（第３の実施形態）第３の実施形態は、第
１の実施形態の変形例であり、フォトダイオードＰＤで
光電変換された電荷を画素アンプ１に供給する際、転送
用トランジスタＱ２のゲート端子に通常のオン電圧より
も高い電圧を供給するものである。(Third Embodiment) The third embodiment is a modification of the first embodiment. When the charge photoelectrically converted by the photodiode PD is supplied to the pixel amplifier 1, the transfer transistor Q2 To supply a voltage higher than the normal on-voltage to the gate terminal of the gate.
【００４４】第３の実施形態は、図１に示した第１の実
施形態のCMOSイメージセンサとほぼ同じ構成であるが、
転送用トランジスタＱ２をオンする際にそのゲート端子
に昇圧回路１１で昇圧した電圧を供給する点で図１と異
なる。The third embodiment has almost the same configuration as the CMOS image sensor of the first embodiment shown in FIG.
1 in that a voltage boosted by the booster circuit 11 is supplied to the gate terminal when the transfer transistor Q2 is turned on.
【００４５】図７は第３の実施形態のCMOSイメージセン
サの動作タイミング図である。図７のリセットホールド
期間(1)が終了した後、期間(2)に転送用トランジスタＱ
２をオンさせて、フォトダイオードＰＤで光電変換され
た電荷を転送用トランジスタＱ２を介して画素アンプ１
に導く。このとき、通常のオン電圧よりも高い電圧を転
送用トランジスタＱ２のゲート端子に与える。これによ
り、フォトダイオードＰＤに蓄積されていた電荷のすべ
てを画素アンプ１側に転送させることができ、フォトダ
イオードＰＤの残留電荷すべてを排出することができ
る。FIG. 7 is an operation timing chart of the CMOS image sensor according to the third embodiment. After the reset hold period (1) of FIG. 7 ends, the transfer transistor Q
2 is turned on, and the charges photoelectrically converted by the photodiode PD are transferred to the pixel amplifier 1 via the transfer transistor Q2.
Lead to. At this time, a voltage higher than the normal ON voltage is applied to the gate terminal of the transfer transistor Q2. As a result, all the charges accumulated in the photodiode PD can be transferred to the pixel amplifier 1 side, and all the residual charges in the photodiode PD can be discharged.
【００４６】（その他の実施形態）図３では、期間
(1)，(5)にそれぞれリセット用トランジスタＱ１、転送
用トランジスタＱ２の各ゲート端子に昇圧電圧を供給す
る例を示したが、これら期間の少なくとも一方におい
て、通常のオン電圧をゲート端子に供給してもよい。(Other Embodiments) In FIG.
(1) and (5) show examples in which a boosted voltage is supplied to each gate terminal of the reset transistor Q1 and the transfer transistor Q2, respectively. In at least one of these periods, a normal ON voltage is supplied to the gate terminal. May be.
【００４７】また、第１の実施形態では、図３の期間
(5)にリセット用トランジスタＱ１と転送用トランジス
タＱ２の双方をオンさせているが、この期間を省略して
もよい。In the first embodiment, the period shown in FIG.
In (5), both the reset transistor Q1 and the transfer transistor Q2 are turned on, but this period may be omitted.
【００４８】また、第２の実施形態では、通常のオン電
圧でリセット用トランジスタＱ１や転送用トランジスタ
Ｑ２をオンさせているが、昇圧回路１１で昇圧した電圧
でリセット用トランジスタＱ１や転送用トランジスタＱ
２をオンさせてもよい。In the second embodiment, the reset transistor Q1 and the transfer transistor Q2 are turned on with a normal on-voltage. However, the reset transistor Q1 and the transfer transistor Q2 are turned on with the voltage boosted by the booster circuit 11.
2 may be turned on.
【００４９】また、第１の実施形態において、水平有効
期間中にリセット用トランジスタＱ１をオフしてもよ
い。In the first embodiment, the reset transistor Q1 may be turned off during the horizontal valid period.
【００５０】[0050]
【発明の効果】以上詳細に説明したように、本発明によ
れば、光電変換素子で光電変換された電荷を読み出した
後に、転送ゲートとリセットゲートをともにオンさせる
ようにしたため、光電変換素子に蓄積された電荷をすべ
て外部に排出させることができ、光電変換素子の残留電
荷がなくなって、残像のない表示品質の高い画像が得ら
れる。したがって、光電変換素子に強烈な光が入射され
たり、感度向上のために転送ゲートとリセットゲートの
間の検出部の容量を小さくしても、ブルーミングや残像
が起きなくなる。As described above in detail, according to the present invention, both the transfer gate and the reset gate are turned on after reading out the charges photoelectrically converted by the photoelectric conversion element. All of the accumulated charges can be discharged to the outside, and the residual charges of the photoelectric conversion element are eliminated, so that an image with no display lag and high display quality can be obtained. Therefore, even if intense light is incident on the photoelectric conversion element or the capacity of the detection unit between the transfer gate and the reset gate is reduced to improve sensitivity, blooming and afterimages do not occur.
【００５１】また、本発明によれば、転送ゲートやリセ
ットゲートをオンさせる際に、通常のオン電圧よりも高
い電圧を転送ゲートやリセットゲートに供給するように
したため、光電変換素子や検出部に蓄積された残留電荷
を効率よく外部に排出することができる。Further, according to the present invention, when the transfer gate and the reset gate are turned on, a voltage higher than the normal on-voltage is supplied to the transfer gate and the reset gate. The accumulated residual charges can be efficiently discharged to the outside.
【図１】CMOSイメージセンサの第１の実施形態の概略構
成を示すブロック図。FIG. 1 is a block diagram showing a schematic configuration of a first embodiment of a CMOS image sensor.
【図２】図１のCMOSイメージセンサの断面構造を模式的
に示した図。FIG. 2 is a diagram schematically showing a cross-sectional structure of the CMOS image sensor of FIG. 1;
【図３】図１のCMOSイメージセンサの動作タイミング
図。FIG. 3 is an operation timing chart of the CMOS image sensor of FIG. 1;
【図４】図３に示す期間(1)〜(5)内のCMOSイメージセン
サの電位図。FIG. 4 is a potential diagram of the CMOS image sensor during periods (1) to (5) shown in FIG.
【図５】CMOSイメージセンサの第２の実施形態の概略構
成を示すブロック図。FIG. 5 is a block diagram showing a schematic configuration of a second embodiment of the CMOS image sensor.
【図６】図５のCMOSイメージセンサの動作タイミング
図。6 is an operation timing chart of the CMOS image sensor of FIG.
【図７】第３の実施形態のCMOSイメージセンサの動作タ
イミング図。FIG. 7 is an operation timing chart of the CMOS image sensor according to the third embodiment.
【図８】従来のCMOSイメージセンサの概略構成を示すブ
ロック図。FIG. 8 is a block diagram showing a schematic configuration of a conventional CMOS image sensor.
【図９】従来のCMOSイメージセンサの動作タイミング
図。FIG. 9 is an operation timing chart of a conventional CMOS image sensor.
１ 画素アンプ ２ 水平ライン走査回路 ３ 垂直ライン走査回路 ４ タイミング発生回路 ５ ノイズキャンセラ回路 ６ 読み出し回路 ７ タイミング発生回路 １１ 昇圧回路 １２ 昇圧バッファ Ｑ１ リセット用トランジスタ Ｑ２ 転送用トランジスタ Ｑ３ 選択用トランジスタ Ｑ４ 画素アンプ用トランジスタ Reference Signs List 1 pixel amplifier 2 horizontal line scanning circuit 3 vertical line scanning circuit 4 timing generation circuit 5 noise canceller circuit 6 readout circuit 7 timing generation circuit 11 booster circuit 12 booster buffer Q1 reset transistor Q2 transfer transistor Q3 selection transistor Q4 pixel amplifier transistor
Claims (5)
変換素子と、 前記複数の光電変換素子のそれぞれに対応して設けら
れ、対応する前記光電変換素子で光電変換された電荷を
増幅する画素アンプと、 前記光電変換素子で光電変換された電荷を前記画素アン
プに転送する転送ゲートと、 前記画素アンプの入力電圧を所定の電圧に初期設定する
リセットゲートと、 前記転送ゲートおよび前記リセットゲートのオン・オフ
を制御するタイミング発生回路と、 ブランキング期間内に、リセット状態での前記画素アン
プの出力レベルと前記光電変換素子で光電変換された電
荷に応じた前記画素アンプの出力レベルとの差分を検出
することにより、前記画素アンプの出力に含まれるノイ
ズ成分を除去するノイズキャンセラ回路と、を備えた固
体撮像装置において、 前記タイミング発生回路は、前記光電変換素子で光電変
換された電荷に応じた信号が前記画素アンプから出力さ
れた後、同一のブランキング期間内に、前記転送ゲート
および前記リセットゲートをともにオンさせることを特
徴とする固体撮像装置。1. A plurality of photoelectric conversion elements arranged in one or a plurality of rows, and electric charges which are provided corresponding to each of the plurality of photoelectric conversion elements and which are photoelectrically converted by the corresponding photoelectric conversion elements. A pixel amplifier that amplifies, a transfer gate that transfers the charge photoelectrically converted by the photoelectric conversion element to the pixel amplifier, a reset gate that initializes an input voltage of the pixel amplifier to a predetermined voltage, the transfer gate, and the transfer gate. A timing generation circuit for controlling ON / OFF of a reset gate; and an output level of the pixel amplifier in a reset state and an output level of the pixel amplifier according to a charge photoelectrically converted by the photoelectric conversion element during a blanking period. A noise canceller circuit that removes a noise component included in the output of the pixel amplifier by detecting a difference between In the device, after the signal according to the charge photoelectrically converted by the photoelectric conversion element is output from the pixel amplifier, within the same blanking period, the timing generation circuit sets both the transfer gate and the reset gate together. A solid-state imaging device which is turned on.
リセットゲートをともにオンさせる際、前記転送ゲート
および前記リセットゲートの少なくとも一方を、前記昇
圧回路を用いて生成した通常のオン電圧よりも高い電圧
でオンさせることを特徴とする請求項１に記載の固体撮
像装置。2. A booster circuit for boosting a power supply voltage, wherein the timing generating circuit, when turning on both the transfer gate and the reset gate, switches at least one of the transfer gate and the reset gate to the booster circuit. 2. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is turned on at a voltage higher than a normal on-voltage generated by using the device.
変換素子と、 前記複数の光電変換素子のそれぞれに対応して設けら
れ、対応する前記光電変換素子で光電変換された電荷を
増幅する画素アンプと、 前記光電変換素子で光電変換された電荷を前記画素アン
プに転送する転送ゲートと、 前記画素アンプの入力電圧を所定の電圧に初期設定する
リセットゲートと、 前記転送ゲートおよび前記リセットゲートのオン・オフ
を制御するタイミング発生回路と、 ブランキング期間内に、リセット状態での前記画素アン
プの出力レベルと前記光電変換素子で光電変換された電
荷に応じた前記画素アンプの出力レベルとの差分を検出
することにより、前記画素アンプの出力に含まれるノイ
ズ成分を除去するノイズキャンセラ回路と、を備えた固
体撮像装置において、 電源電圧を昇圧する昇圧回路を備え、 前記タイミング発生回路は、リセット状態での前記画素
アンプの出力レベルを検出する前で、かつ同一のブラン
キング期間内に、前記昇圧回路を用いて生成した通常の
オン電圧よりも高い電圧で前記リセットゲートをオンさ
せることを特徴とする固体撮像装置。3. A plurality of photoelectric conversion elements arranged in one row or a plurality of rows, and electric charges which are provided corresponding to each of the plurality of photoelectric conversion elements and which are photoelectrically converted by the corresponding photoelectric conversion elements. A pixel amplifier that amplifies, a transfer gate that transfers the charge photoelectrically converted by the photoelectric conversion element to the pixel amplifier, a reset gate that initializes an input voltage of the pixel amplifier to a predetermined voltage, the transfer gate, and the transfer gate. A timing generation circuit for controlling ON / OFF of a reset gate; and an output level of the pixel amplifier in a reset state and an output level of the pixel amplifier according to a charge photoelectrically converted by the photoelectric conversion element during a blanking period. A noise canceller circuit that removes a noise component included in the output of the pixel amplifier by detecting a difference between The apparatus further comprises a booster circuit for boosting a power supply voltage, wherein the timing generation circuit uses the booster circuit before detecting an output level of the pixel amplifier in a reset state and within the same blanking period. A solid-state imaging device, wherein the reset gate is turned on at a voltage higher than the generated normal on-voltage.
変換素子と、 前記複数の光電変換素子のそれぞれに対応して設けら
れ、対応する前記光電変換素子で光電変換された電荷を
増幅する画素アンプと、 前記光電変換素子で光電変換された電荷を前記画素アン
プに転送する転送ゲートと、 前記画素アンプの入力電圧を所定の電圧に初期設定する
リセットゲートと、 前記転送ゲートおよび前記リセットゲートのオン・オフ
を制御するタイミング発生回路と、 ブランキング期間内に、リセット状態での前記画素アン
プの出力レベルと前記光電変換素子で光電変換された電
荷に応じた前記画素アンプの出力レベルとの差分を検出
することにより、前記画素アンプの出力に含まれるノイ
ズ成分を除去するノイズキャンセラ回路と、を備えた固
体撮像装置において、 電源電圧を昇圧する昇圧回路を備え、 前記タイミング発生回路は、前記光電変換素子で光電変
換された電荷に応じた前記画素アンプの出力レベルを検
出する際、前記昇圧回路を用いて生成した通常のオン電
圧よりも高い電圧で前記転送ゲートをオンさせることを
特徴とする固体撮像装置。4. A plurality of photoelectric conversion elements arranged in one row or a plurality of rows, and electric charges which are provided corresponding to each of the plurality of photoelectric conversion elements and which are photoelectrically converted by the corresponding photoelectric conversion elements. A pixel amplifier that amplifies, a transfer gate that transfers the charge photoelectrically converted by the photoelectric conversion element to the pixel amplifier, a reset gate that initializes an input voltage of the pixel amplifier to a predetermined voltage, the transfer gate, and the transfer gate. A timing generation circuit for controlling ON / OFF of a reset gate; and an output level of the pixel amplifier in a reset state and an output level of the pixel amplifier according to a charge photoelectrically converted by the photoelectric conversion element during a blanking period. A noise canceller circuit that removes a noise component included in the output of the pixel amplifier by detecting a difference between In the device, a booster circuit for boosting a power supply voltage is provided, and the timing generation circuit uses the booster circuit when detecting the output level of the pixel amplifier according to the charge photoelectrically converted by the photoelectric conversion element. Wherein the transfer gate is turned on at a voltage higher than the normal on-voltage.
素子で光電変換された電荷に応じた信号が前記画素アン
プから出力された後、同一のブランキング期間内に、前
記転送ゲートおよび前記リセットゲートをともにオンさ
せることを特徴とする請求項３または４に記載の固体撮
像装置。5. The transfer gate and the reset gate within the same blanking period after a signal corresponding to the charge photoelectrically converted by the photoelectric conversion element is output from the pixel amplifier. The solid-state imaging device according to claim 3, wherein both of them are turned on.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010597A JP2000209508A (en) | 1999-01-19 | 1999-01-19 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010597A JP2000209508A (en) | 1999-01-19 | 1999-01-19 | Solid-state image pickup device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000209508A true JP2000209508A (en) | 2000-07-28 |
Family
ID=11754661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11010597A Pending JP2000209508A (en) | 1999-01-19 | 1999-01-19 | Solid-state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000209508A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003085964A1 (en) * | 2002-04-04 | 2003-10-16 | Sony Corporation | Solid-state image pickup device |
| JP2006191623A (en) * | 2004-12-30 | 2006-07-20 | Magnachip Semiconductor Ltd | Cmos image sensor |
| US7113214B2 (en) | 2001-12-14 | 2006-09-26 | Kabushiki Kaisha Toshiba | Solid state imaging apparatus |
| JP2006314025A (en) * | 2005-05-09 | 2006-11-16 | Sony Corp | Imaging apparatus and power supply method for the same |
| JP2006319684A (en) * | 2005-05-13 | 2006-11-24 | Sony Corp | Imaging device and power feeding method for image pickup device |
| US7626625B2 (en) | 2003-09-16 | 2009-12-01 | Sony Corporation | Solid-state imaging device and camera system |
| JP2009302978A (en) * | 2008-06-13 | 2009-12-24 | Sharp Corp | Solid-state imaging apparatus and control method thereof, and electronic information device |
| WO2011064924A1 (en) * | 2009-11-26 | 2011-06-03 | パナソニック株式会社 | Solid-state imaging device and imaging device |
| JP2012065309A (en) * | 2010-08-16 | 2012-03-29 | Nikon Corp | Image pickup device |
| JP2017220949A (en) * | 2010-08-16 | 2017-12-14 | 株式会社ニコン | Imaging apparatus |
-
1999
- 1999-01-19 JP JP11010597A patent/JP2000209508A/en active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113214B2 (en) | 2001-12-14 | 2006-09-26 | Kabushiki Kaisha Toshiba | Solid state imaging apparatus |
| US7515185B2 (en) | 2002-04-04 | 2009-04-07 | Sony Corporation | Solid-state imaging device |
| WO2003085964A1 (en) * | 2002-04-04 | 2003-10-16 | Sony Corporation | Solid-state image pickup device |
| JP2009182992A (en) * | 2002-04-04 | 2009-08-13 | Sony Corp | Driving method of solid-state imaging apparatus |
| JP2009182349A (en) * | 2002-04-04 | 2009-08-13 | Sony Corp | Solid state image pickup apparatus |
| CN100362659C (en) * | 2002-04-04 | 2008-01-16 | 索尼株式会社 | Solid-state image pickup device |
| US7626625B2 (en) | 2003-09-16 | 2009-12-01 | Sony Corporation | Solid-state imaging device and camera system |
| US8558932B2 (en) | 2003-09-16 | 2013-10-15 | Sony Corporation | Solid state imaging device and camera system |
| US8072528B2 (en) | 2003-09-16 | 2011-12-06 | Sony Corporation | Solid state imaging device and camera system |
| US8149311B2 (en) | 2004-12-30 | 2012-04-03 | Intellectual Ventures Ii Llc | Complementary metal-oxide semiconductor (CMOS) image sensor |
| JP2006191623A (en) * | 2004-12-30 | 2006-07-20 | Magnachip Semiconductor Ltd | Cmos image sensor |
| US8139134B2 (en) | 2004-12-30 | 2012-03-20 | Intellectual Ventures Ii Llc | Complementary metal-oxide semiconductor (CMOS) image sensor |
| JP2006314025A (en) * | 2005-05-09 | 2006-11-16 | Sony Corp | Imaging apparatus and power supply method for the same |
| JP2006319684A (en) * | 2005-05-13 | 2006-11-24 | Sony Corp | Imaging device and power feeding method for image pickup device |
| JP4645294B2 (en) * | 2005-05-13 | 2011-03-09 | ソニー株式会社 | Imaging device and power supply method for imaging device |
| JP2009302978A (en) * | 2008-06-13 | 2009-12-24 | Sharp Corp | Solid-state imaging apparatus and control method thereof, and electronic information device |
| WO2011064924A1 (en) * | 2009-11-26 | 2011-06-03 | パナソニック株式会社 | Solid-state imaging device and imaging device |
| US8710421B2 (en) | 2009-11-26 | 2014-04-29 | Panasonic Corporation | Solid-state imaging device and imaging apparatus |
| JP5796218B2 (en) * | 2009-11-26 | 2015-10-21 | パナソニックＩｐマネジメント株式会社 | Solid-state imaging device and imaging device |
| JP2012065309A (en) * | 2010-08-16 | 2012-03-29 | Nikon Corp | Image pickup device |
| JP2017220949A (en) * | 2010-08-16 | 2017-12-14 | 株式会社ニコン | Imaging apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9479715B2 (en) | Solid-state imaging device, method of driving the same, and electronic system including the device | |
| JP5552858B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus | |
| KR100552946B1 (en) | Extended dynamic range image sensor system | |
| JP4529834B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
| US8513710B2 (en) | Solid-state imaging device and control method for same | |
| KR101186734B1 (en) | Solid?state imaging device, camera and driving method thereof | |
| US8179459B2 (en) | Imaging apparatus and processing method thereof | |
| US6842192B1 (en) | Solid state image pickup device having an amplifier for each vertical signal line and driving method therefor | |
| JP3546985B2 (en) | Amplifying photoelectric conversion element, amplifying solid-state imaging device, and method of driving the same | |
| JP2010011224A (en) | Solid-state imaging apparatus | |
| JP2004214772A (en) | Solid state imaging apparatus | |
| JP2000059688A (en) | Photoelectric converter | |
| US6831691B1 (en) | Solid-state image pickup device | |
| JP2008028474A (en) | Solid-state imaging apparatus | |
| JP2000324396A (en) | Solid image pickup element and method for driving the same | |
| US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
| JP4807014B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
| JP3251104B2 (en) | Solid-state imaging device | |
| JP2000209508A (en) | Solid-state image pickup device | |
| JP3628970B2 (en) | Solid-state imaging device and driving method thereof | |
| JPH1093868A (en) | Solid-state image pickup element and its drive method | |
| JP4229770B2 (en) | Amplification type solid-state imaging device | |
| JP2005217705A (en) | Semiconductor device of detecting physical quantity distribution, method of driving and control thereof, and driving control apparatus | |
| JP4054624B2 (en) | Solid-state imaging device and signal readout method thereof | |
| US7683957B2 (en) | Image sensing apparatus for stable clamping operation and draining unnecessary charges |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060914 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070206 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070323 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071101 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111109 |
|
| LAPS | Cancellation because of no payment of annual fees |