JP2000208622A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000208622A
JP2000208622A JP11005468A JP546899A JP2000208622A JP 2000208622 A JP2000208622 A JP 2000208622A JP 11005468 A JP11005468 A JP 11005468A JP 546899 A JP546899 A JP 546899A JP 2000208622 A JP2000208622 A JP 2000208622A
Authority
JP
Japan
Prior art keywords
film
gas
wirings
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11005468A
Other languages
English (en)
Inventor
Shuichi Ishizuka
修一 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP11005468A priority Critical patent/JP2000208622A/ja
Priority to EP00900172A priority patent/EP1152463A1/en
Priority to KR10-2001-7007266A priority patent/KR100433727B1/ko
Priority to PCT/JP2000/000079 priority patent/WO2000042652A1/ja
Priority to TW089100415A priority patent/TW457558B/zh
Publication of JP2000208622A publication Critical patent/JP2000208622A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】配線間に空洞部を設けることにより配線間の容
量を低減させる半導体装置において、前記空洞部の形状
を配線間の凹部に沿った形状とすること。 【解決手段】 第１の層間絶縁膜４１の上に、複数の配
線３５と、隣接する配線３５間に凹部３０が形成された
第２の配線層３４を形成する。次いで配線層３４の上
に、埋め込み特性の悪い成膜材料を用いて例えばＣＦ膜
よりなる第２の層間絶縁膜４３を成膜する。ここで埋め
込み特性の悪い成膜材料として例えばＣ6 Ｆ6 ガスを用
い、このガスをプラズマ化することによりＣＦ膜の成膜
を行うと、凹部３０内へのＣＦ膜の埋め込みを抑えなが
ら配線層３４の上にＣＦ膜を成膜でき、これにより配線
３５間に、凹部３０に沿った形状のエアギャップ３６を
形成することができる。このような半導体装置では、機
械的強度の低減を抑えながら、配線間の容量を低減させ
ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線間に空洞部を
設けることにより、配線間の容量を低減させる半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化を図るために、パ
ターンの微細化、回路の多層化といった工夫が進められ
ており、そのうちの一つとして配線を多層化する技術が
ある。多層配線構造をとるためには、ｎ層目の配線層と
（ｎ＋１）番目の配線層の間を導電層で接続すると共
に、導電層以外の領域は層間絶縁膜と呼ばれる薄膜が形
成される。
【０００３】ところで半導体装置の微細化が進むにつれ
て、回路にパルス信号を伝送した際の信号遅延が問題と
なってくるが、この信号遅延τは配線間の抵抗値Ｒと配
線間の容量Ｃに依存し、τ＝Ｒ×Ｃにより与えられる。
従って信号遅延τを小さくするためには配線間の容量Ｃ
を小さくすればよいが、この容量Ｃは層間絶縁膜の比誘
電率に依存するので、近年デバイスの動作についてより
一層の高速化を図るために比誘電率を低い層間絶縁膜の
材質についての検討がなされている。
【０００４】即ち層間絶縁膜の代表的なものとしてＳｉ
Ｏ2 膜があるが、ＳｉＯ2 膜は比誘電率がおよそ４であ
り、これよりも小さい材質の発掘に力が注がれている。
そのうちの一つとして比誘電率が３．５であるＳｉＯＦ
膜の実現化が進められているが、本発明者は比誘電率が
更に小さいフッ素添加カーボン膜（以下「ＣＦ膜」とい
う）に注目している。
【０００５】一方真空状態では比誘電率が１であること
から、配線間にいわゆるエアギャップと呼ばれる空洞を
形成して、配線間の容量を低減させる技術も検討されて
いる。例えば特開平１０−１５０１０３号に開示されて
いる技術では、例えば図１１（ａ）に示すように、下地
膜１１上に例えばアルミニウム（Ａｌ）よりなる配線１
２，１２を形成した後、ＳｉＨ4 ガス及びＯ2 ガスを用
いてプラズマＣＶＤにより配線１２，１２の上部にＳｉ
Ｏ2 膜１３よりなる絶縁膜を形成している。
【０００６】
【発明が解決しようとする課題】しかしながら上述の方
法では、成膜途中において、ＳｉＯ2 膜１３は、図１１
（ｂ）に示すように、配線１２，１２間の凹部１４の底
部や側壁部分を埋め込みながら、凹部１４の肩部が互い
に迫出すように、いわゆるオ−バ−ハングと呼ばれる状
態で堆積していく。このような状態で成膜が進行する
と、図１１（ｃ）に示すように配線１２，１２の上方側
で前記肩部同士が合わせられるようにＳｉＯ2 膜が堆積
するので、配線１２，１２間にエアギャップ１５が形成
されるものの、その形状は凹部１４に沿った形状ではな
く、図１１（ｄ）に示すように凹部１４よりも小さく、
配線１２，１２の上側に伸びた形となる。
【０００７】このように配線１２，１２の上側にもエア
ギャップ１５による空洞ができると、この部分のＳｉＯ
2 膜１３の厚さが他の部分に比べて薄くなるので、当該
部分の機械的強度が弱くなり、クラックが入りやすくな
ってしまう。仮にクラックが入ると、後の工程でＣＭＰ
（研磨）処理を行った場合に、クラック部分に砥粒が入
り込んで素子にダメ−ジを与えたり、クラック部分の上
部に配線を形成する場合には、配線にもクラックが発生
するおそれもある。
【０００８】ここでエアギャップ１５の大きさは、配線
の上部側に形成される絶縁膜の成膜条件によってある程
度制御でき、例えば成膜時の圧力を高くすると、配線１
２，１２間の凹部１４の底部や側壁部に膜を堆積させる
ことなく絶縁膜を形成することができるという技術も提
案されているが、この場合にもエアギャップ１５は図１
２に示すように配線１２，１２の上側に突き出るように
形成されてしまう。一方これを避けようとすると、結局
図１３に示すようにエアギャップ１５が小さくなってし
まうので、配線間にエアギャップを形成して配線間の容
量を低減させる技術の実用化は現状では困難であった。
【０００９】本発明はこのような事情の下になされたも
のであり、その目的は、配線間に空洞部を設けることに
より配線間の容量を低減させる半導体装置において、前
記空洞部の形状を配線間の凹部に近い形状とすることに
より、機械的強度の低減を抑えながら配線間の容量を低
減させる半導体装置及びその製造方法を提供することに
ある。
【００１０】
【課題を解決するための手段】このため本発明の半導体
装置は、複数の配線が形成された配線層と、この配線層
の上に設けられ、埋め込み特性の悪い成膜材料により形
成された絶縁膜と、を備え、前記配線層には、隣接する
配線の間に空洞部が形成されていることを特徴とする。
ここで前記埋め込み特性の悪い成膜材料により形成され
た絶縁膜としては、フッ素添加カ−ボン膜や塗布膜を用
いることができる。
【００１１】また本発明の半導体装置の製造方法は、複
数の配線と、隣接する配線の間に形成された凹部とを備
えた配線層を基板上に形成する工程と、この配線層の上
に、埋め込み特性の悪い成膜材料により絶縁膜を形成す
る工程と、を備え、前記絶縁膜を形成する工程は、隣接
する配線の間の凹部への絶縁膜の埋め込みを抑えながら
配線層の上に絶縁膜を形成することにより、隣接する配
線の間に空洞部を形成する工程であることを特徴とす
る。
【００１２】前記配線層の上に形成される絶縁膜として
は、フッ素添加カ−ボン膜や塗布膜を用いることができ
る。この際フッ素添加カ−ボン膜を形成する場合には、
炭素とフッ素との化合物であって埋め込み特性の悪い成
膜材料として、ベンゼン環を有する化合物例えばヘキサ
フルオロベンゼンを用いることが望ましい。
【００１３】
【発明の実施の形態】先ず本発明の半導体装置の実施の
形態の一例について図１に基づいて説明する。図１は半
導体装置の一部を示す断面図であり、２はシリコン（Ｓ
ｉ）基板、２１は例えばＳｉＯ2 膜よりなる絶縁膜であ
って、絶縁膜２１には例えばタングステン（Ｗ）が埋め
込まれたコンタクト２２が形成されている。絶縁膜２１
の上面には第１の配線層３１が設けられており、この配
線層３１には例えばアルミニウム（Ａｌ）の配線３２が
形成されていると共に、隣接する配線３２同士の間には
エアギャップと呼ばれる空洞３３が形成されている。
【００１４】このような第１の配線層３１の上面には、
埋め込み特性の悪い成膜材料により形成された、例えば
ＣＦ膜よりなる第１の層間絶縁膜４１が設けられてお
り、この層間絶縁膜４１には、第１の配線層３１の配線
３２と後述する第２の配線層３４の配線３５との間を接
続するための、例えばＷが埋め込まれたプラグ４２が形
成されている。
【００１５】第１の層間絶縁膜４１の上面には第２の配
線層３４が設けられており、この配線層３４にも第１の
配線層と同様に、例えばＡｌの配線３５が形成されてい
ると共に、隣接する配線３５同士の間にはエアギャップ
３６が形成されている。また第２の配線層３４上面には
第１の層間絶縁膜４１と同様に、埋め込み特性の悪い成
膜材料により形成された、例えばＣＦ膜よりなる第２の
層間絶縁膜４３が設けられており、この層間絶縁膜４３
には、当該層間絶縁膜４３の上面に形成された第３の配
線層３７の配線３８との間を接続するための、例えばＷ
が埋め込まれたプラグ４４が形成されている。
【００１６】このような半導体装置の製造方法の一例に
ついて、第１の層間絶縁膜４１の上面に第２の配線層３
４と第２の層間絶縁膜４３とを形成する場合を例にし
て、図２〜図４に基づいて説明する。先ず第１の層間絶
縁膜４１の上面に第１の配線層３１を形成する処理を行
う。この場合、例えば図２（ａ）に示すように、第１の
層間絶縁膜４１の上面に、例えば３００オングストロ−
ムの厚さのチタン（Ｔｉ）層５１と５００オングストロ
−ムの厚さのチタンナイトライド（ＴｉＮ）層５２とを
この順序で形成した後、ＴｉＮ層５２の上面に例えば８
０００オングストロ−ムの厚さのＡｌ層３を形成する。
なお図では便宜上Ｔｉ層５１とＴｉＮ層５２はまとめて
ＴｉＮ層／Ｔｉ層５Ａとして記載してある。
【００１７】この後Ａｌ層３の上面に例えば３００オン
グストロ−ムの厚さのＴｉ層５３と５００オングストロ
−ムの厚さのＴｉＮ層５４とをこの順序で形成する。な
お図では便宜上Ｔｉ層５３とＴｉＮ層５４はまとめてＴ
ｉＮ層／Ｔｉ層５Ｂとして記載してある。ここで第１の
層間絶縁膜４１とＡｌ層３との間に形成されるＴｉ層５
１は、ＣＦ膜よりなる層間絶縁膜４１とＡｌ層３との間
の剥離を抑えるための密着層として作用するものであ
り、ＴｉＮ層５２はＡｌ層３から層間絶縁膜４１へのＡ
ｌの拡散や、層間絶縁膜４１からＡｌ層３へのフッ素
（Ｆ）の拡散を防止するためのバリア膜として作用する
ものである。
【００１８】またＡｌ層３の上面に形成されるＴｉＮ層
５４は、レジストを露光する際にＡｌの反射率を低く抑
えるための反射膜や、Ａｌ配線の寿命を延ばすためのバ
リア膜として作用するものであり、Ｔｉ層５３はＡｌ層
３との間で合金を形成して、Ａｌ層３とＴｉＮ層５４と
の間の密着性を高めるために形成されている。
【００１９】これらＡｌ層３やＴｉ層５１，５３、Ｔｉ
Ｎ層５２，５４は、図示しないスパッタ装置にて形成さ
れ、例えばＡｌ層３はＡｌ−Ｓｉからなるタ−ゲットを
アルゴン（Ａｒ）ガスでスパッタすることにより形成さ
れる。またＴｉ層５１，５３とＴｉＮ層５２，５４と
は、例えばＴｉをタ−ゲットとする同一のスパッタ装置
にて、Ｔｉ層５１，５３の場合にはＡｒガス、ＴｉＮ層
５２，５４の場合にはＡｒガスと窒素（Ｎ2 ）ガスでス
パッタすることにより夫々形成される。
【００２０】続いて図２（ｂ）〜（ｃ）に示すように、
ＴｉＮ層５４の上面にレジスト５５を塗布して、所定の
パタ−ン形状を露光し、現像した後、図示しないエッチ
ング装置にて、塩素（Ｃｌ）系ガスを用いてＡｌ層のエ
ッチングを行ない、Ａｌ配線３５と、隣接するＡｌ配線
３５との間に凹部３０を備えた第２の配線層３４を形成
する。
【００２１】次いで図２（ｄ）に示すように、第２の配
線層３４の上面に第２の層間絶縁膜４３を形成する処理
を行う。本発明方法は、配線を備えた配線層の上面に埋
め込み特性の悪い成膜材料により形成された層間絶縁膜
を成膜することに特徴があり、この例では埋め込み特性
の悪い成膜材料としてヘキサフルオロベンゼン（Ｃ6Ｆ6
）ガスを用いてＣＦ膜を形成する場合を例にして説明
する。
【００２２】このＣＦ膜は例えばＥＣＲ（電子サイクロ
トロン共鳴）を利用したプラズマ処理装置において成膜
ガスをプラズマ化することにより形成されるが、ここで
前記プラズマ処理装置について図３により簡単に説明す
る。この装置では第１の真空室６１と第２の真空室６２
とからなる真空容器６の内部には、高周波電源部６３か
ら導波管６４及び透過窓６５を介して例えば２．４５Ｇ
Ｈｚの高周波（マイクロ波）が供給されると共に、第１
の真空室６１の周囲と第２の真空室６２の下部側に夫々
設けられた主電磁コイル６６と補助電磁コイル６７とに
より、第１の真空室６１から第２の真空室６２に向か
い、ＥＣＲポイントＰ付近にて磁場の強さが８７５ガウ
スとなる磁場が形成される。こうして磁場とマイクロ波
との相互作用により前記ＥＣＲポイントＰにて電子サイ
クロトロン共鳴が生じる。
【００２３】この装置にてＣＦ膜を形成するときには、
先ず第１の真空室６１にプラズマガス供給管７３を介し
てプラズマガス例えばＡｒガスを導入し、次いで第２の
真空室６２に設けられ、上面が静電チャックとして構成
された載置台７１に基板をなす半導体ウエハＷを載置し
て、ウエハＷをチャッキングする。そして高周波電源部
６３によりマイクロ波を導入すると共に、主電磁コイル
６６と補助電磁コイル６７とにより磁場を形成した後、
真空容器６内を排気管６８を介して排気しながら、第２
の真空室６２に成膜ガス供給部７４を介して成膜ガスで
あるＣ6 Ｆ6 ガスを導入する。こうしてＣ6 Ｆ6 ガスを
前記電子サイクロトロン共鳴によりプラズマ化すること
によりＣＦ膜を形成する。
【００２４】この時の成膜条件は、ＡｒガスとＣ6 Ｆ6
ガスの流量が夫々９０ｓｃｃｍ，４０ｓｃｃｍ，マイク
ロ波電力が１．０ｋＷ，基板温度が３６０℃であり、バ
イアス電力を印加しないで処理が行われる。なお載置台
７１にウエハＷをチャッキングする工程と、マイクロ波
を導入し、かつ磁場を形成する工程は同時に行うように
してもよいが、プラズマによるウエハＷの温度上昇を抑
制するためにはプラズマ印加前に載置台７１にウエハＷ
をチャッキングすることが好ましい。
【００２５】このようにＣ6 Ｆ6 ガスを用いてＣＦ膜を
成膜すると、Ｃ6 Ｆ6 ガスはベンゼン環を有する化合物
（芳香族化合物）のガスであって分子が大きく、しかも
結合が強いので、成膜時には大きな分子構造を維持した
状態で堆積していくと推察される。このためＣＦ膜は図
４（ａ）に示すようにＡｌ配線３５の上面に堆積し、徐
々に横に広がる状態で成長していって、隣接するＡｌ配
線３５の上面に堆積したＣＦ膜とつながっていき（図４
（ｂ）参照）、結局Ａｌ配線３５の間の凹部３０の間口
を塞いでしまって、当該凹部３０の内部にはほとんどＣ
Ｆ膜が埋め込まれない状態となる。
【００２６】この際、高周波電源部７２を印加せず、即
ちバイアス電力を印加しないことにより、成膜時にプラ
ズマイオンがウエハＷに引き込まれることを抑え、さら
にＣＦ膜の埋め込み特性を悪くすることができる。こう
して凹部３０への埋め込みを抑えながら、ＴｉＮ層５４
の上面に例えば８０００オングストロ−ムの厚さのＣＦ
膜４３が成膜され、これによりＡｌ配線３５，３５の間
にはエアギャップ３６が形成される（図２（ｄ），図４
（ｃ）参照）。この後第２の層間絶縁膜４３に対して所
定のパタ−ンでエッチングを行い、溝部にＷ膜を埋込ん
でプラグ４４を形成する。
【００２７】本発明方法はＣ6 Ｆ6 ガス等の埋め込み特
性の悪い成膜材料に着目して成されたものであり、予め
隣接するＡｌ配線３５の間に凹部３０が設けられた配線
層３４を形成し、次いでＣ6 Ｆ6 ガスを成膜ガスとして
用いて配線層３４の上面に層間絶縁膜としてＣＦ膜の成
膜を行っているので、既述のように凹部３０内をほとん
ど埋め込むことなく、ＣＦ膜を成膜することができる。
このため隣接するＡｌ配線３５，３５同士の間にエアギ
ャップ３６を容易に形成することができ、しかもエアギ
ャップ３６の形状を凹部３０の形状に沿った形状に形成
することができる。
【００２８】つまりＣＦ膜の成膜条件を選択することに
より、ＣＦ膜を凹部３０の底部や側壁にはほとんど堆積
させずに、しかも配線の上面に沿った状態で凹部３０の
上を塞ぐように成膜することができ、こうして配線間に
形成されるエアギャップの形状をほぼ凹部３０に沿った
形状とすることができる。
【００２９】このように本発明方法により製造された半
導体装置は、隣接するＡｌ配線同士の間が空洞となって
おり、この部分は真空状態、即ち成膜時におけるプロセ
ス条件に近く、比誘電率が１近傍の大きさであることか
ら、配線間の容量が低く、半導体装置の微細化に適して
いる。また配線間に形成されるエアギャップの形状はほ
ぼ凹部３０に沿った形状であり、配線の上側にまでエア
ギャップが伸び出さないので、この部分の機械的強度が
弱くなるおそれがなく、当該部分にクラックが入って素
子にダメ−ジを与えるおそれはない。
【００３０】また、上述の実施の形態においては、エア
ギャップ３６の形状をほぼ凹部３０に沿った形状とする
ため、ＣＦ膜の成膜条件を例えばバイアス電力を印加せ
ずに行なっていたが、通常のバイアス電力より低い電力
を印加することでも達成できることはいうまでもない。
【００３１】以上において、第１及び第２の層間絶縁膜
をなすＣＦ膜の成膜ガスとして用いられる埋め込み特性
の悪いガスとしては、上述のＣ6 Ｆ6 ガス以外に、Ｃ6
Ｆ5Ｈ（ペンタフルオロベンゼン）ガスやＣ6 Ｈ5 ＣＦ3
（パ−クロロトルエン）ガス，Ｃ4 Ｆ8 ガス，Ｃ5 Ｆ8
ガス，Ｃ6 Ｆ10ガス等の炭素（Ｃ）とフッ素（Ｆ）の
化合物のガスを用いることができ、特にＣ6 Ｆ6 ガスや
Ｃ6 Ｆ5 Ｈガス，Ｃ6Ｈ5 ＣＦ3 ガスなどのベンゼン環
を有するＣとＦの化合物のガスを用いることが望まし
い。
【００３２】また本発明では、エアギャップが形成され
る配線層の上部側に形成される絶縁膜はＣＦ膜に限定さ
れるものではなく、配線間の凹部を埋め込むことのない
埋め込み特性の悪い成膜材料により形成された絶縁膜で
あればいかなる絶縁膜も用いることができる。このよう
な絶縁膜としては、例えばＳｉＬＫ膜（Ｄａｗ Ｃｈｅ
ｍｉｃａｌ社の登録商標）やＨＳＱ（Ｈｙｄｒｏｇｅｎ
Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜、ＭＳＱ（Ｍｅｔ
ｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜や、その他
の流動性の低い低誘電率の塗布膜を用いることができ
る。
【００３３】ここで上述の実施の形態の第１及び第２の
層間絶縁膜として塗布膜を用いた場合の成膜についてＳ
ｉＬＫ膜を例にして図により説明すると、先ず例えば図
５（ａ）に示すように、ウエハＷを水平方向に回転可能
な保持部材８１に保持させた状態で、当該ウエハＷの表
面にＳｉＬＫ膜の成膜材料と当該成膜材料の溶剤とを含
む塗布材料８２を供給し、次いで図８（ｂ）に示すよう
にウエハＷを水平方向に回転させることにより、回転の
遠心力で前記塗布材料８２をウエハＷ表面全体に拡散さ
せる。
【００３４】続いてウエハＷを、処理容器８３の内部に
加熱プレ−ト８３ａを備えたベ−ク装置に搬送して前記
加熱プレ−ト８３ａの上に載置し、例えば１４０℃の温
度にて所定時間ベ−ク処理を行い、この処理により溶剤
を蒸発させて除去する。この後ウエハＷを、処理容器８
４の内部に加熱プレ−ト８４ａを備えた加熱装置に搬送
して前記加熱プレ−ト８４ａの上に載置し、例えば４０
０℃の温度にて所定時間キュア処理を行い、この処理に
より重合反応を起こさせて塗布材料８２を固化させ、こ
うしてＳｉＬＫ膜８の成膜が行われる。この際キュア処
理は熱処理炉にて行うようにしてもよい。
【００３５】このようにＳｉＬＫ膜８は塗布材料８２を
ウエハＷ上に塗布することにより形成されるが、溶剤の
表面張力を高くしたり、ウエハＷを高速で回転させたり
等といった塗布条件を選択することにより、例えば図６
（ａ）に示すように、塗布材料８２を配線３５，３５間
の凹部３０の間口を塞ぐように拡散させ、前記凹部３０
に塗布材料をほとんど埋め込ませない状態でＳｉＬＫ膜
８を塗布することができる（図６（ｂ）参照）。従って
塗布膜を第２の層間絶縁膜として利用する場合であって
も、配線３５，３５間に、凹部３０の形状に沿った形状
のエアギャップ３６を容易に形成することができる。
【００３６】また本発明では、図７に示すように配線層
と当該配線層の上面に形成される層間絶縁膜との間に密
着層を形成するようにしてもよい。図７には、第２の配
線層３４の上面に第２の層間絶縁膜４３としてＣＦ膜を
形成する場合について示しているが、先ず図７（ａ）に
示すように、Ａｌの配線３５を備えた第２の配線層３４
の上面に例えば３００オングストロ−ムの厚さのＳｉＮ
膜、ＳｉＯ2 膜、ＳｉＣ膜からなる密着層９を形成す
る。なお図中５Ａ，５Ｂは、上述の実施の形態と同様に
形成されたＴｉＮ層／Ｔｉ層５Ａ，５Ｂである。
【００３７】この密着層９は、例えば図３に示すプラズ
マ処理装置にて成膜ガスをプラズマ化することにより形
成されるが、ＳｉＮ膜の場合のプロセス条件の一例を示
すと、プラズマガス例えばＡｒガスの流量が２００ｓｃ
ｃｍ、成膜ガス例えばＳｉＨ4 ガス及びＮ2 ガスの流量
が夫々６０ｓｃｃｍ，１００ｓｃｃｍであって、マイク
ロ波電力が２．３ｋＷ，バイアス電力が０ｋＷである。
またＳｉＯ2 膜の場合のプロセス条件の一例を示すと、
プラズマガス例えばＡｒガスの流量が２００ｓｃｃｍ、
成膜ガス例えばＳｉＨ4 ガス及びＯ2 ガスの流量が夫々
８０ｓｃｃｍ，１１０ｓｃｃｍであって、マイクロ波電
力が２．５ｋＷ，バイアス電力が０．５ｋＷである。さ
らにＳｉＣ膜の場合のプロセス条件の一例を示すと、プ
ラズマガス例えばＡｒガスの流量が２００ｓｃｃｍ、成
膜ガス例えばＳｉＨ4 及びＣ2 Ｈ4 ガスの流量が夫々１
０ｓｃｃｍ，１５ｓｃｃｍであって、マイクロ波電力が
２．４ｋＷ、バイアス電力が０ｋＷである。
【００３８】次いで図７（ｂ）に示すように、密着層９
が形成された第２の配線層３４の上に上述の実施の形態
と同様の方法にて、埋め込み特性の悪い成膜材料を用い
て第２の層間絶縁膜４３であるＣＦ膜を形成する。この
ように密着層９を形成すると、Ａｌ配線３５とＣＦ膜と
の間での剥離が抑えられると共に、ＣＦ膜からＡｌへの
Ｆの拡散も抑えられる。なおこのような効果を得るため
には、少なくともＣＦ膜が形成される配線（Ａｌ）上部
表面部分に密着層９が形成されていればよい。続いて本
発明者が本発明の効果を確認するために行った実験につ
いて説明する。先ずエアギャップの有無による配線間の
誘電率特性への影響を確認するために、高さが８０００
オングストロ−ム，幅が６０００オングストロ−ムのＡ
ｌの配線を、４０００オングストロ−ムの配線間隔で形
成した配線層の上に、８０００オングストロ−ムの層間
絶縁膜を形成し、この場合の配線間の誘電率εを測定し
た。この際の成膜条件は次の実施例及び比較例に示す通
りである。
【００３９】［実施例１］成膜ガスとしてＣ6 Ｆ6 ガス
を用い、上述のプラズマ処理装置にて、プラズマガス例
えばＡｒガスを９０ｓｃｃｍ、Ｃ6 Ｆ6 ガスを４０ｓｃ
ｃｍの流量で夫々導入し、マイクロ波電力を１．０ｋ
Ｗ、バイアス電力を０ｋＷとして、Ｃ6 Ｆ6ガスをプラ
ズマ化し、配線間にエアギャップを形成するように、配
線層の上面に厚さ８０００オングストロ−ムのＣＦ膜を
形成した。この際Ａｌ配線とＣＦ膜との間には、３００
オングストロ−ムの厚さのＳｉＣ膜よりなる密着層を上
述のプラズマ処理装置にて既述のプロセス条件により形
成した。
【００４０】［実施例２］成膜ガスとしてＣ6 Ｆ5 ＣＦ
3 ガスを用い、上述のプラズマ処理装置にて、プラズマ
ガス例えばＡｒガスを９０ｓｃｃｍ、Ｃ6 Ｆ5 ＣＦ3 ガ
スを４０ｓｃｃｍの流量で夫々導入し、マイクロ波電力
を１．０ｋＷ、バイアス電力を０ｋＷとして、Ｃ6 Ｆ5
ＣＦ3 ガスをプラズマ化し、配線間にエアギャップを形
成するように、配線層の上面に厚さ８０００オングスト
ロ−ムのＣＦ膜を形成した。この場合においてもＡｌ配
線とＣＦ膜との間には、上述のプロセスにより３００オ
ングストロ−ムの厚さのＳｉＣ膜よりなる密着層を形成
した。
【００４１】［実施例３］成膜ガスとしてＣ6 Ｆ5 Ｈガ
スを用い、上述のプラズマ処理装置にて、プラズマガス
例えばＡｒガスを９０ｓｃｃｍ、Ｃ6 Ｆ5 Ｈガスを４０
ｓｃｃｍの流量で夫々導入し、マイクロ波電力を１．０
ｋＷ、バイアス電力を０ｋＷとして、Ｃ6Ｆ5 Ｈガスを
プラズマ化し、配線間にエアギャップを形成するよう
に、配線層の上面に厚さ８０００オングストロ−ムのＣ
Ｆ膜を形成した。この場合においてもＡｌ配線とＣＦ膜
との間には、上述のプロセスにより３００オングストロ
−ムの厚さのＳｉＣ膜よりなる密着層を形成した。
【００４２】［比較例１］成膜ガスとしてＳｉＨ4 ガス
及びＯ2 ガスを用い、上述のプラズマ処理装置にて、プ
ラズマガス例えばＡｒガスを２００ｓｃｃｍ、ＳｉＨ4
ガス及びＯ2 ガスを夫々８０ｓｃｃｍ，１１０ｓｃｃｍ
の流量で夫々導入し、マイクロ波電力を２．３ｋＷ、バ
イアス電力を２．０ｋＷとして、成膜ガスをプラズマ化
し、配線間の凹部をエアギャップを形成しないように埋
め込みながら、配線層の上面に厚さ８０００オングスト
ロ−ムのＳｉＯ2 膜を形成した。
【００４３】［比較例２］成膜ガスとしてＣ6 Ｆ6 ガス
を用い、上述のプラズマ処理装置にて、プラズマガス例
えばＡｒガスを１５０ｓｃｃｍ、成膜ガス例えばＣ6 Ｆ
6 ガス及びＣＦ4ガスを夫々４０ｓｃｃ及び２０ｓｃｃ
ｍの流量で導入し、マイクロ波電力を１．０ｋＷ、バイ
アス電力を２．５ｋＷとして、成膜ガスをプラズマ化
し、配線間の凹部をエアギャップを形成しないように埋
め込みながら、配線層の上面に厚さ８０００オングスト
ロ−ムのＣＦ膜を形成した。
【００４４】［比較例３］成膜ガスとしてＣ6 Ｆ5 ＣＦ
3 ガスを用い、上述のプラズマ処理装置にて、プラズマ
ガス例えばＡｒガスを１５０ｓｃｃｍ、成膜ガス例えば
Ｃ6 Ｆ5 ＣＦ3 ガス及びＣＦ4 ガスを夫々４０ｓｃｃ及
び２０ｓｃｃｍの流量で導入し、マイクロ波電力を１．
０ｋＷ、バイアス電力を２．５ｋＷとして、成膜ガスを
プラズマ化し、配線間の凹部をエアギャップを形成しな
いように埋め込みながら、配線層の上面に厚さ８０００
オングストロ−ムのＣＦ膜を形成した。
【００４５】［比較例４］成膜ガスとしてＣ6 Ｆ5 Ｈガ
スを用い、上述のプラズマ処理装置にて、プラズマガス
例えばＡｒガスを１５０ｓｃｃｍ、成膜ガス例えばＣ6
Ｆ5 Ｈガス及びＣＦ4 ガスを夫々４０ｓｃｃ及び２０ｓ
ｃｃｍの流量で導入し、マイクロ波電力を１．０ｋＷ、
バイアス電力を２．５ｋＷとして、成膜ガスをプラズマ
化し、配線間の凹部をエアギャップを形成しないように
埋め込みながら、配線層の上面に厚さ８０００オングス
トロ−ムのＣＦ膜を形成した。
【００４６】この結果を図８に示すが、線間誘電率は、
配線間にＳｉＯ2 膜を埋め込んだ場合の配線間の誘電率
をεＳｉＯ2 、夫々の場合の配線間の誘電率をεとした
際の相対的な線間誘電率特性ε／εＳｉＯ2 として示し
てある。この結果より、実施例１〜３及び比較例２〜４
のように層間絶縁膜としてＣＦ膜を用いた場合には、比
較例１のように層間絶縁膜としてＳｉＯ2 膜を用いた場
合に比べて前記線間誘電率特性ε／εＳｉＯ2 が低く、
さらに実施例１〜３のように配線間にエアギャップを形
成した場合については、配線間を層間絶縁膜で充填した
場合に比べて前記線間誘電率特性ε／εＳｉＯ2 がかな
り低くなることが認められた。
【００４７】この際実施例１〜３と比較例２〜４では、
同じ成膜ガスを用いた場合であっても成膜条件を変える
ことにより、配線間の凹部へのＣＦ膜の堆積量を変化さ
せて、エアギャップを形成したり、形成しなかったりと
いった制御ができることが確認された。
【００４８】また層間絶縁膜としてＳｉＬＫ膜、ＨＳＱ
膜、ＭＳＱ膜を用いた場合にも同様に実験を行ったとこ
ろ、エアギャップを形成する場合には前記線間誘電率特
性ε／εＳｉＯ2 はいずれも０．３程度、配線間を層間
絶縁膜で充填する場合には前記線間誘電率特性ε／εＳ
ｉＯ2 はいずれも０．７５程度であり、エアギャップを
形成することにより前記線間誘電率特性ε／εＳｉＯ2
が低くなることが認められた。
【００４９】続いて層間絶縁膜の種類や成膜条件の変化
のエアギャップ形状への影響を確認するために、高さが
８０００オングストロ−ム，幅が６０００オングストロ
−ムのＡｌの配線を、４０００オングストロ−ムの配線
間隔で形成した配線層の上に、６０００オングストロ−
ムの層間絶縁膜を種類や成膜条件を変えて形成して、こ
のときに配線間に形成されるエアギャップの形状を観察
した。この際の成膜条件は次の実施例及び比較例に示す
通りである。
【００５０】［実施例４］成膜ガスとしてＣ6 Ｆ6 ガス
を用い、上述のプラズマ処理装置にて、プラズマガス例
えばＡｒガスを９０ｓｃｃｍ、Ｃ6 Ｆ6 ガスを４０ｓｃ
ｃｍの流量で夫々導入し、マイクロ波電力を２．０ｋ
Ｗ、バイアス電力を０ｋＷとして、Ｃ6 Ｆ6ガスをプラ
ズマ化し、配線層の上面に厚さ６０００オングストロ−
ムのＣＦ膜を形成した。
【００５１】［実施例５］成膜ガスとしてＣ6 Ｆ6 ガス
を用い、上述のプラズマ処理装置にて、プラズマガス例
えばＡｒガスを９０ｓｃｃｍ、Ｃ6 Ｆ6 ガスを４０ｓｃ
ｃｍの流量で夫々導入し、マイクロ波電力を２．０ｋ
Ｗ、バイアス電力を１．０ｋＷとして、Ｃ6Ｆ6 ガスを
プラズマ化し、配線層の上面に厚さ６０００オングスト
ロ−ムのＣＦ膜を形成した。
【００５２】［実施例６］成膜ガスとしてＣ6 Ｆ5 ＣＦ
3 ガスを用い、上述のプラズマ処理装置にて、プラズマ
ガス例えばＡｒガスを９０ｓｃｃｍ、Ｃ6 Ｆ5 ＣＦ3 ガ
スを４０ｓｃｃｍの流量で夫々導入し、マイクロ波電力
を２．０ｋＷ、バイアス電力を０ｋＷとして、Ｃ6 Ｆ5
ＣＦ3 ガスをプラズマ化し、配線層の上面に厚さ６００
０オングストロ−ムのＣＦ膜を形成した。
【００５３】［実施例７］成膜ガスとしてＣ6 Ｆ5 Ｈガ
スを用い、上述のプラズマ処理装置にて、プラズマガス
例えばＡｒガスを９０ｓｃｃｍ、Ｃ6 Ｆ5 Ｈガスを４０
ｓｃｃｍの流量で夫々導入し、マイクロ波電力を２．０
ｋＷ、バイアス電力を０ｋＷとして、Ｃ6Ｆ5 Ｈガスを
プラズマ化し、配線層の上面に厚さ６０００オングスト
ロ−ムのＣＦ膜を形成した。
【００５４】［比較例５］成膜ガスとしてＳｉＨ4 ガス
及びＯ2 ガスを用い、上述のプラズマ処理装置にて、プ
ラズマガス例えばＡｒガスを１００ｓｃｃｍ、ＳｉＨ4
ガス及びＯ2 ガスを夫々８０ｓｃｃｍ，１２０ｓｃｃｍ
の流量で夫々導入し、マイクロ波電力を２．０ｋＷ、バ
イアス電力を０ｋＷとして、成膜ガスをプラズマ化し、
配線層の上面に厚さ６０００オングストロ−ムのＳｉＯ
2 膜を形成した。
【００５５】このようにして得られた夫々の半導体装置
について、配線間に形成されたエアギャップの形状をＳ
ＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）により観察したところ、図９に示すよう
な形状が確認された。また図９には、夫々のエアギャッ
プについて、Ｈａ／Ｈｂと、Ｗａ／Ｗｂとを計算した結
果も合わせて記載する。
【００５６】ここで図１０に示すように、Ｈａは配線９
１の上面からエアギャップ９２の最上部までの距離、Ｈ
ｂは配線９１の高さであり、またＷａは配線９１の外側
面とエアギャップ９２の側面との間の最小の距離、Ｗｂ
は配線９１間の距離であって、Ｈａ／Ｈｂが小さいほど
エアギャップ９２が配線９１の上部に伸び出した程度が
小さいことを示し、Ｗａ／Ｗｂが小さいほど配線９１の
側面への層間絶縁膜の体積が少ないことを示しており、
つまりＨａ／ＨｂとＷａ／Ｗｂが小さいほどエアギャッ
プ９２の形状が配線間９１に形成された凹部の形状に近
いことを意味している。
【００５７】図９に示す結果により、層間絶縁膜として
ＣＦ膜を用いた場合には、ＳｉＯ2膜を用いた場合に比
べてＨａ／Ｈｂ及びＷａ／Ｗｂの値が小さいことが認め
られ、ＣＦ膜を用いることにより、配線９１間の凹部の
底部や側壁への層間絶縁膜の堆積が抑えられると共に、
配線９１の上側へのエアギャップ９２の伸び出しも抑え
られ、当該凹部の形状に沿った形状のエアギャップを形
成できることが確認された。
【００５８】さらに実施例４と実施例５との結果によ
り、同じ成膜ガスを用いた場合であってもプロセス条件
を変化させることにより形成されるエアギャップの形状
が変化し、成膜のときにバイアス電力を印加しないこと
によって、配線９１間の凹部への埋め込み量が少なくな
り、凹部の形状に沿った形状のエアギャップ９２を形成
できることが確認された。
【００５９】また同様の実験をＳｉＬＫ膜、ＨＳＱ膜、
ＭＳＱ膜にて行ったところ、前記Ｈａ／Ｈｂ及びＷａ／
Ｗｂの値は夫々５，２．２程度であって、層間絶縁膜と
してＳｉＯ2 膜を用いた場合に比べて小さく、これらの
塗布膜を用いることにより、配線間の凹部の形状に沿っ
た形状のエアギャップを形成できることが確認された。
【００６０】以上において本発明の半導体装置では、配
線層の配線やプラグは、銅により形成するようにしても
よい。またＴｉ層及びＴｉＮ層は、第１の層間絶縁膜と
配線層の間や、配線層と第２の層間絶縁膜との間に適宜
設けられるものであり、必要の無い場合にはこれらを設
けない構成としてもよい。
【００６１】また絶縁膜として設けられるＣＦ膜はＥＣ
Ｒによりプラズマを生成することに限られず、例えばＩ
ＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓ
ｍａ）などと呼ばれている、ドーム状の容器に巻かれた
コイルから電界及び磁界を処理ガスに与える方法などに
よりプラズマを生成する装置を用いても形成できる。さ
らにヘリコン波プラズマなどと呼ばれている例えば１
３．５６ＭＨｚの高周波と磁気コイルにより印加された
磁場との相互作用によりヘリコンプラズマを生成する装
置や、マグネトロンプラズマなどと呼ばれている２枚の
平行なカソ−ドにほぼ平行をなすように磁界を印加する
ことによってプラズマを生成する装置、平行平板などと
呼ばれている互いに対向する電極間に高周波電力を印加
してプラズマを生成する装置を用いても形成することが
できる。
【００６２】
【発明の効果】以上のように本発明によれば、配線間に
空洞部を設けることにより配線間の容量を低減させる半
導体装置において、前記空洞部の形状を配線間の凹部に
沿った形状とすることができ、半導体装置の機械的強度
の低減を抑えながら、配線間の容量を低減させることが
できる。また配線間に、配線間の凹部に沿った形状の空
洞部が形成された半導体装置を容易な手法で製造するこ
とができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例の一部を示す断面図
である。
【図２】本発明の半導体装置の製造方法の一例を示す工
程図である。
【図３】本発明の半導体装置の製造に用いられるプラズ
マ処理装置の一例を示す縦断側面図である。
【図４】本発明の作用を説明するための工程図である。
【図５】本発明の半導体装置に塗布膜を用いた場合の、
塗布膜の成膜工程の一例を示す工程図である。
【図６】本発明の作用を説明するための工程図である。
【図７】本発明の半導体装置の他の例の製造方法の一例
を示す工程図である。
【図８】本発明の効果を確認するための実験の結果を示
す特性図である。
【図９】本発明の効果を確認するための実験の結果を示
す特性図である。
【図１０】図９に示す特性図の説明に用いるための半導
体装置の一部の断面図である。
【図１１】従来の半導体装置の製造方法の一例を示す工
程図である。
【図１２】従来の半導体装置に形成されたエアギャップ
一例を示す断面図である。
【図１３】従来の半導体装置に形成されたエアギャップ
一例を示す断面図である。
【符号の説明】
Ｗ 半導体ウエハ ２ 基板 ３１，３４ 配線層 ３２，３５ 配線 ３３，３６ エアギャップ ４１，４３，８ 層間絶縁膜
フロントページの続き Ｆターム(参考） 5F033 HH08 HH18 HH33 JJ19 KK01 KK08 KK18 KK33 MM08 MM13 PP12 PP15 QQ08 QQ11 QQ81 RR01 RR04 RR06 RR11 RR25 RR29 SS01 SS02 SS15 SS19 SS22 TT02 TT04 XX14 XX17 XX25 5F045 AA08 AA09 AA10 AB39 AC02 AF01 AF02 AF03 AF07 AF08 AF10 CB05 DC51 DC61 DC63 DP01 DP02 DP03 EH02 EH11 EH12 EH13 EH16 EH17 EM05 5F058 AA10 AB10 AC03 AC05 AD02 AD05 AD06 AD10 AD11 AD12 AE01 AF02 AF04 AG01 AH01 AH02

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 複数の配線が形成された配線層と、 この配線層の上に設けられ、埋め込み特性の悪い成膜材
    料により形成された絶縁膜と、を備え、 前記配線層には、隣接する配線の間に空洞部が形成され
    ていることを特徴とする半導体装置。
  2. 【請求項２】 前記埋め込み特性の悪い成膜材料により
    形成された絶縁膜は、フッ素添加カ−ボン膜であること
    を特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記埋め込み特性の悪い成膜材料により
    形成された絶縁膜は、塗布膜であることを特徴とする請
    求項１記載の半導体装置。
  4. 【請求項４】 複数の配線と、隣接する配線の間に形成
    された凹部とを備えた配線層を基板上に形成する工程
    と、 この配線層の上に、埋め込み特性の悪い成膜材料により
    絶縁膜を形成する工程と、を備え、 前記絶縁膜を形成する工程は、隣接する配線の間の凹部
    への絶縁膜の埋め込みを抑えながら配線層の上に絶縁膜
    を形成することにより、隣接する配線の間に空洞部を形
    成する工程であることを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 複数の配線と、隣接する配線の間に形成
    された凹部とを備えた配線層を基板上に形成する工程
    と、 この配線層の上に、炭素とフッ素との化合物であって埋
    め込み特性の悪い成膜材料を用いてフッ素添加カ−ボン
    膜よりなる絶縁膜を形成する工程と、を備え、 前記絶縁膜を形成する工程は、隣接する配線の間の凹部
    への絶縁膜の埋め込みを抑えながら配線層の上に絶縁膜
    を形成することにより、隣接する配線の間に空洞部を形
    成する工程であることを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】 前記炭素とフッ素との化合物であって埋
    め込み特性の悪い成膜材料は、ベンゼン環を有する化合
    物であることを特徴とする請求項５記載の半導体装置の
    製造方法。
  7. 【請求項７】 前記炭素とフッ素との化合物であって埋
    め込み特性の悪い成膜材料は、ヘキサフルオロベンゼン
    であることを特徴とする請求項５又は６記載の半導体装
    置の製造方法。
  8. 【請求項８】 複数の配線と、隣接する配線の間に形成
    された凹部とを備えた配線層を基板上に形成する工程
    と、 この配線層の上に、埋め込み特性の悪い成膜材料により
    塗布膜よりなる絶縁膜を形成する工程と、を備え、 前記絶縁膜を形成する工程は、隣接する配線の間の凹部
    への絶縁膜の埋め込みを抑えながら配線層の上に絶縁膜
    を形成することにより、隣接する配線の間に空洞部を形
    成する工程であることを特徴とする半導体装置の製造方
    法。
JP11005468A 1999-01-12 1999-01-12 半導体装置及びその製造方法 Pending JP2000208622A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11005468A JP2000208622A (ja) 1999-01-12 1999-01-12 半導体装置及びその製造方法
EP00900172A EP1152463A1 (en) 1999-01-12 2000-01-11 Semiconductor device and its production method
KR10-2001-7007266A KR100433727B1 (ko) 1999-01-12 2000-01-11 반도체 장치 및 그 제조 방법
PCT/JP2000/000079 WO2000042652A1 (fr) 1999-01-12 2000-01-11 Dispositif a semiconducteur et procede de fabrication
TW089100415A TW457558B (en) 1999-01-12 2000-01-12 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11005468A JP2000208622A (ja) 1999-01-12 1999-01-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000208622A true JP2000208622A (ja) 2000-07-28

Family

ID=11612083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11005468A Pending JP2000208622A (ja) 1999-01-12 1999-01-12 半導体装置及びその製造方法

Country Status (5)

Country Link
EP (1) EP1152463A1 (ja)
JP (1) JP2000208622A (ja)
KR (1) KR100433727B1 (ja)
TW (1) TW457558B (ja)
WO (1) WO2000042652A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002046810A1 (en) * 2000-12-08 2002-06-13 Sony Corporation Semiconductor device and method for manufacture thereof
US6737350B1 (en) * 1998-09-02 2004-05-18 Tokyo Electron Limited Method of manufacturing semiconductor device
JP2008004841A (ja) * 2006-06-23 2008-01-10 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法
JP2008021768A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置およびその製造方法
CN100416838C (zh) * 2001-06-29 2008-09-03 英特尔公司 低电压和界面免损聚合物存储器设备及其制造方法
US7538012B2 (en) 2003-05-22 2009-05-26 Tadahiro Ohmi Fluorine-containing carbon film forming method
JP2011181898A (ja) * 2010-02-04 2011-09-15 Tokyo Ohka Kogyo Co Ltd エアギャップ形成用シリカ系被膜形成材料及びエアギャップ形成方法
US8026150B2 (en) 2008-06-09 2011-09-27 Tokyo Electron Limited Semiconductor device manufacturing method and storage medium
JP2013026347A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064137A (ja) * 2000-08-15 2002-02-28 Tokyo Electron Ltd 半導体装置およびその製造方法
DE10228344B4 (de) 2002-06-25 2007-02-08 Infineon Technologies Ag Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148556A (ja) * 1994-11-16 1996-06-07 Sony Corp 半導体装置およびその製造方法
JPH0955431A (ja) * 1995-08-15 1997-02-25 Nippon Steel Corp 半導体装置の製造方法
JP2763023B2 (ja) * 1995-12-18 1998-06-11 日本電気株式会社 半導体装置の製造方法
JPH09172079A (ja) * 1995-12-20 1997-06-30 Nec Corp 半導体装置およびその製造方法
JP2773729B2 (ja) * 1996-02-29 1998-07-09 日本電気株式会社 半導体装置の製造方法
US5942328A (en) * 1996-02-29 1999-08-24 International Business Machines Corporation Low dielectric constant amorphous fluorinated carbon and method of preparation
JP3962443B2 (ja) * 1997-03-05 2007-08-22 富士通株式会社 半導体装置とその製造方法
JP3052892B2 (ja) * 1997-05-29 2000-06-19 日本電気株式会社 半導体集積回路装置の製造方法
JP2957543B1 (ja) * 1998-04-13 1999-10-04 九州日本電気株式会社 半導体装置およびその製造方法
JPH11312733A (ja) * 1998-04-28 1999-11-09 Nkk Corp 集積回路装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737350B1 (en) * 1998-09-02 2004-05-18 Tokyo Electron Limited Method of manufacturing semiconductor device
WO2002046810A1 (en) * 2000-12-08 2002-06-13 Sony Corporation Semiconductor device and method for manufacture thereof
US6856018B2 (en) 2000-12-08 2005-02-15 Sony Corporation Semiconductor device and method of manufacture thereof
US6989330B2 (en) 2000-12-08 2006-01-24 Sony Corporation Semiconductor device and method of manufacture thereof
KR100840880B1 (ko) 2000-12-08 2008-06-24 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
CN100416838C (zh) * 2001-06-29 2008-09-03 英特尔公司 低电压和界面免损聚合物存储器设备及其制造方法
US7538012B2 (en) 2003-05-22 2009-05-26 Tadahiro Ohmi Fluorine-containing carbon film forming method
JP2008004841A (ja) * 2006-06-23 2008-01-10 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法
JP2008021768A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置およびその製造方法
US8026150B2 (en) 2008-06-09 2011-09-27 Tokyo Electron Limited Semiconductor device manufacturing method and storage medium
JP2011181898A (ja) * 2010-02-04 2011-09-15 Tokyo Ohka Kogyo Co Ltd エアギャップ形成用シリカ系被膜形成材料及びエアギャップ形成方法
JP2013026347A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW457558B (en) 2001-10-01
WO2000042652A1 (fr) 2000-07-20
EP1152463A1 (en) 2001-11-07
KR20010080750A (ko) 2001-08-22
KR100433727B1 (ko) 2004-06-04

Similar Documents

Publication Publication Date Title
US5679606A (en) method of forming inter-metal-dielectric structure
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP4361625B2 (ja) 半導体装置及びその製造方法
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
WO2000014786A1 (fr) Procede de production d'un dispositif a semi-conducteur
JP2000208622A (ja) 半導体装置及びその製造方法
JP2985789B2 (ja) 半導体装置の製造方法
JP2004153266A (ja) 積層構造体の形成方法及び絶縁膜の集積方法
JP2001284449A (ja) 半導体装置の製造方法
JP3737366B2 (ja) 半導体装置及びその製造方法
JP2000332106A (ja) 半導体装置およびその製造方法
JPH1140669A (ja) 多層配線構造とその製造方法
US20060138667A1 (en) Method for forming an intermetal dielectric layer in a semiconductor device using HDP-CVD, and a semiconductor device manufactured thereby
KR100529388B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
JP2003258088A (ja) 半導体装置、その製造方法、及びその製造装置
TW389984B (en) Inter-metal dielectric process made by O3-TEOS
KR100752177B1 (ko) 층간 절연막 형성 방법
KR100325597B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20020048720A (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100571404B1 (ko) 반도체 소자의 금속 플러그 제조 방법
KR100528071B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20000075302A (ko) 다단계 알루미늄 스퍼터링을 이용한 반도체 소자의 금속배선형성방법
JP2001118843A (ja) 集積回路の高アスペクト比機能ギャップフィルの堆積工程およびその集積回路
KR20060006261A (ko) 반도체 소자의 금속 배선 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110