JP2000196439A - プリスケーラ回路 - Google Patents

Abstract

(57)【要約】 【課題】 出力信号のＣ／Ｎ比（キャリア／ノイズ比）
を向上させる。 【解決手段】 ダイナミック型フリップフロップ２９と
インバータ９〜１１で構成される１／２分周器の出力と
その反転出力を信号選択回路３０に加え、この信号選択
回路３０の選択状態を外部制御信号ｍのレベルが変化す
る毎に反転させ、なおかつ信号選択回路３０が外部制御
信号ｍのレベル変化を取り込むタイミングを信号選択回
路３０の出力によって決定する。また、信号選択回路３
０の出力をさらにダイナミック型フリップフロップ３１
で入力クロックＸＩＮで同期させ、分周信号として出力
する。これによって、外部制御信号ｍのレベルが一定の
期間は１／２分周動作を継続し、外部制御信号ｍがレベ
ル変化を起こした直後に各々１回だけ１／３分周動作を
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のチャンネル
を持つコードレス電話や自動車電話等の周波数シンセサ
イザなどに使用されるプリスケーラ回路に関するもので
ある。

【０００２】

【従来の技術】従来から、移動無線システムを利用した
コードレス電話や自動車電話等において、その複数のチ
ャンネルを得るために内蔵されている周波数シンセサイ
ザなどには、基準信号となる入力クロックに対して、そ
の周波数を分周して入力クロックに基づく分周信号を出
力するプリスケーラ回路が広く使用されている。

【０００３】このような従来のプリスケーラ回路につい
て、以下に説明する。

【０００４】図５は従来のプリスケーラ回路の構成を示
す回路図であり、その動作を表すタイミングチャートを
図６に示す。図５において、１〜４はそれぞれＰチャネ
ルＭＯＳトランジスタ、５〜８はそれぞれＮチャネルＭ
ＯＳトランジスタ、９〜１３はそれぞれインバータ、１
４〜２０はそれぞれＮＡＮＤ回路である。また、ＶＤＤ
は電源電圧、ＶＳＳは接地電圧、ｍは外部制御信号、Ｘ
ＩＮは入力クロックを示している。

【０００５】このプリスケーラ回路においては、Ｐチャ
ネルＭＯＳトランジスタ１〜４とＮチャネルＭＯＳトラ
ンジスタ５〜８とはダイナミック型フリップフロップ２
９を構成し、このダイナミック型フリップフロップ２９
とインバータ９〜１１とで１／２分周器を構成してい
る。また、ＮＡＮＤ回路１４〜１６，１９，２０は信号
選択回路３０を構成し、ＮＡＮＤ回路１７，１８はタイ
ミングゲート３２を構成している。インバータ１２，１
３はそれぞれ反転信号生成用のインバータである。

【０００６】なお、上記の信号選択回路３０とタイミン
グゲート３２については、特公昭６１ー４１１７５号公
報に開示されている。

【０００７】また、図６において、ＸＩＮは入力クロッ
ク、ｂはダイナミック型フリップフロップ２９およびイ
ンバータ９〜１１とで構成される１／２分周器の出力信
号、ｃはインバータ１２の出力信号、ｍは外部制御信
号、ｇはＮＡＮＤ回路１８の出力信号、ｈはＮＡＮＤ回
路１７の出力信号、ｉはＮＡＮＤ回路２０の出力信号、
ｊはＮＡＮＤ回路１９の出力信号、ｌはＮＡＮＤ回路１
４の出力信号、ｋはＮＡＮＤ回路１５の出力信号、ｄは
ＮＡＮＤ回路１６の出力信号である。

【０００８】以上のように構成された従来のプリスケー
ラ回路においては、入力クロックＸＩＮを、縦続接続さ
れた２個のインバータ９，１０に入力することで、２相
のクロックを生成し、ダイナミック型フリップフロップ
２９の出力をインバータ１１に入力し、その出力をダイ
ナミック型フリップフロップ２９の入力に帰還すること
により、１／２分周器として動作する。

【０００９】この１／２分周器の出力信号ｂとインバー
タ１２によって逆相とした出力信号ｃとを各々ＮＡＮＤ
回路１４，１５に入力する。また、外部制御信号ｍにレ
ベルの変化が起こった時には、３入力のＮＡＮＤ回路１
９，２０によって構成したＲＳラッチ回路の出力信号
ｉ，ｊはＬレベルとＨレベルとに交互に変化する。ＮＡ
ＮＤ回路１９，２０の出力を、各ＮＡＮＤ回路１４，１
５の他方の入力とすることにより、インバータ１１の出
力信号ｂとインバータ１２の出力信号ｃとを切り替え
る。

【００１０】そのようにして切り替えられた出力信号
ｌ，ｋをＮＡＮＤ回路１６に入力して合成することによ
り、外部制御信号ｍが変化する毎にＮＡＮＤ回路１６の
出力信号ｄの位相が半周期だけシフトされることとな
り、入力クロックＸＩＮからみると、１個分のクロック
の立ち上がりが間引かれることとなる。

【００１１】さらに、外部制御信号ｍのレベル変化をＲ
Ｓラッチ回路に取り込むタイミングを、インバータ１１
の出力信号ｂとインバータ１２の出力信号ｃとを切り替
えた後の出力信号ｌ，ｋ、つまりＮＡＮＤ回路１６の出
力信号ｄで決定している。

【００１２】以上のような動作により、入力クロックＸ
ＩＮに対して、外部制御信号ｍのレベル変化がない時は
１／２分周動作し、レベル変化がある時は１／３分周動
作をすることとなる。

【００１３】図７は上記のプリスケーラ回路を用いて構
成される代表的なＰＬＬシンセサイザの構成を示すブロ
ック図である。図７において、５１は電圧制御発振器
（ＶＣＯ）、５２はＮ分の１分周もしくは（Ｎ＋１）の
１分周を行うプリスケーラ回路、５３はプログラマブル
カウンタ、５４は位相比較器、５５は水晶発振器、５６
は基準周波数カウンタ、５７はローパスフィルタ（ＬＰ
Ｆ）である。

【００１４】

【発明が解決しようとする課題】しかしながら、上記の
ような従来のプリスケーラ回路では、以下のような問題
点が発生する。その問題点について説明する。

【００１５】偶数分周時には、最終分周出力信号である
ＡＮＤ回路１６の出力信号ｄはインバータ１１の出力信
号ｂもしくはインバータ１２の出力信号ｃのどちらか一
方で生成される。これに対し奇数分周時、つまり間引き
が行われて信号選択回路３１の出力切り替えが起こった
時には、最終分周出力信号であるＡＮＤ回路１６の出力
信号ｄはインバータ１１の出力信号ｂとインバータ１２
の出力信号ｃで交互に生成されることになる。

【００１６】この時、インバータ１２の出力信号ｃはイ
ンバータ１１の出力信号ｂに対してインバータ１２の遅
延時間だけ遅れることとなり、僅かではあるがＡＮＤ回
路１６の出力信号ｄにＦＭ変調がかかってしまい、例え
ば周波数シンセサイザで用いると、その電圧制御発振器
（以下、ＶＣＯと略す）の出力周波数の近傍に不要なス
プリアス成分を発生してしまう。

【００１７】ここで、ＶＣＯの近傍に発生するスプリア
スについて説明する。例えば周波数シンセサイザは、Ｖ
ＣＯ、位相比較器、基準周波数カウンタ、プリスケーラ
回路、プログラマブルカウンタおよびループフィルタ
（ローパスフィルタ）で構成されている。ここで、プリ
スケーラ回路とプログラマブルカウンタとは、合わせて
モデュラスカウンタとも呼ばれる。上記のプリスケーラ
回路を、奇数分周に設定した場合には、位相比較器に入
力されている基準周波数をＦｒｅｆとすると、ＶＣＯの
発振周波数Ｆｖｃｏ＋（Ｆｒｅｆ／２）のところに、目
的とする信号以外の不要なスプリアス成分が発生し、出
力信号のＣ／Ｎ比（キャリア／ノイズ比）を劣化させて
しまうという問題点を有していた。

【００１８】本発明は、上記従来の問題点を解決するも
ので、例えばＶＣＯ、位相比較器、基準周波数カウン
タ、プリスケーラ回路、プログラマブルカウンタおよび
ループフィルタで構成されている周波数シンセサイザに
おいて、プリスケーラ回路を奇数分周に設定した場合で
も、位相比較器に入力されている基準周波数をＦｒｅｆ
として、ＶＣＯの発振周波数Ｆｖｃｏ＋（Ｆｒｅｆ／
２）のところにおけるスプリアスの発生を防止し、出力
信号のＣ／Ｎ比を向上させることができるプリスケーラ
回路を提供することを目的とする。

【００１９】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明のプリスケーラ回路は、外部制御信号のレ
ベルが一定の期間は１／２分周動作を継続し、外部制御
信号がレベル変化を起こした直後に各々１回だけ１／３
分周動作をすることになり、外部制御信号のレベル変化
の回数を変えることで、１／３分周する回数を変更し、
この際にダイナミック型フリップフロップを用いて、分
周信号を入力クロックに同期させ、プリスケーラ回路を
単一の位相で動作させている。これによって、偶数分周
の時も奇数分周の時も、回路の遅延によるＦＭ変調がか
かることなく１／２分周と１／３分周の切り替えを行う
ことができる。

【００２０】また、上記の構成に加え、信号選択回路の
出力を１／Ｎ（Ｎは２以上の整数）分周器に供給するよ
うにして、外部制御信号のレベルが一定の期間は１／２
Ｎ分周動作を継続し、外部制御信号がレベル変化をした
直後に各々１回だけ１／（２Ｎ＋１）分周動作をさせ、
外部制御信号のレベル変化の回数を変えることにより、
１／（２Ｎ＋１）分周する回数を変更するようにしてい
る。

【００２１】このように、ダイナミック型フリップフロ
ップによって、分周信号を入力クロックに同期させるこ
とで、プリスケーラ回路を単一の位相で動作させると、
分周比Ｎと遅延の影響を受けずに、分周比として２Ｎ分
周ならびに（２Ｎ＋１）分周を安定して行うことがで
き、利用対象とする装置においてその出力信号として、
目的とする信号以外のスプリアスの発生を防止し、出力
信号におけるＣ／Ｎ比を向上させることができる。

【００２２】

【発明の実施の形態】本発明の請求項１記載のプリスケ
ーラ回路は、各種電子回路の動作タイミングを発生する
ための基準信号となる入力クロックに対して、その周波
数を分周して入力クロックに基づく分周信号を出力する
プリスケーラ回路であって、各種電子回路の動作タイミ
ングを発生するための基準信号となる入力クロックに対
して、その周波数を分周して入力クロックに基づく分周
信号を出力するプリスケーラ回路であって、第１のダイ
ナミック型フリップフロップと第１のインバータとから
なり入力クロックを１／２分周する１／２分周器と、１
／２分周器の出力を反転させる第２のインバータと、第
１および第２のインバータの出力信号を、外部制御信号
のレベル変化に応答して選択的に出力する信号選択回路
と、信号選択回路が外部制御信号のレベル変化を取り込
むタイミングを、信号選択回路の出力信号により決定す
るタイミングゲートと、信号選択回路の出力信号をデー
タ信号として入力クロックと同期をとる第２のダイナミ
ック型フリップフロップとを備え、第２のダイナミック
型フリップフロップの出力端から分周信号を得るように
したことを特徴とする。

【００２３】この構成によると、外部制御信号のレベル
が一定の期間は１／２分周動作を継続し、外部制御信号
がレベル変化を起こした直後に各々１回だけ１／３分周
動作をすることになり、外部制御信号のレベル変化の回
数を変えることで、１／３分周する回数を変更する。こ
の際に、第２のダイナミック型フリップフロップから入
力クロックで同期をとった分周信号が出力されているの
で、偶数分周の時も奇数分周の時も、回路の遅延による
ＦＭ変調がかかることなく１／２分周と１／３分周の切
り替えを行うことができる。

【００２４】請求項２記載のプリスケーラ回路は、各種
電子回路の動作タイミングを発生するための基準信号と
なる入力クロックに対して、その周波数を分周して入力
クロックに基づく分周信号を出力するプリスケーラ回路
であって、第１のダイナミック型フリップフロップと第
１のインバータとからなり入力クロックを１／２分周す
る１／２分周器と、１／２分周器の出力を反転させる第
２のインバータと、第１および第２のインバータの出力
信号を、外部制御信号のレベル変化に応答して選択的に
出力する信号選択回路と、信号選択回路の出力信号をデ
ータ信号として入力クロックと同期をとる第２のダイナ
ミック型フリップフロップと第２のダイナミック型フリ
ップフロップの出力信号を１／Ｎ（Ｎは２以上の整数）
分周する１／Ｎ分周器と、信号選択回路が外部制御信号
のレベル変化を取り込む期間を、１／Ｎ分周器における
１／Ｎ分周するまでの中間分周信号により決定し、かつ
信号選択回路が外部制御信号のレベル変化を取り込むタ
イミングを、信号選択回路の出力信号により決定するタ
イミングゲートとを備え、１／Ｎ分周器の出力端から分
周信号を得るようにしたことを特徴とする。

【００２５】この構成によると、信号選択回路の出力を
１／Ｎ分周器に供給するようにしたので、外部制御信号
のレベルが一定の期間は１／２Ｎ分周動作を継続し外部
制御信号がレベル変化をした直後に各々１回だけ１／
（２Ｎ＋１）分周動作をすることとなり、外部制御信号
のレベル変化の回数を変えることにより、１／（２Ｎ＋
１）分周する回数を変更する。この際に、第２のダイナ
ミック型フリップフロップは入力クロックで同期をとっ
た信号が出力されているので、偶数分周の時も奇数分周
の時も、回路の遅延によるＦＭ変調がかかることなく１
／２Ｎ分周と１／（２Ｎ＋１）分周の切り替えを行うこ
とができる。

【００２６】このように、第２のダイナミック型フリッ
プフロップによって、分周信号を入力クロックに同期さ
せることで、プリスケーラ回路を単一の位相で動作させ
ると、分周比Ｎと遅延の影響を受けずに、分周比として
２Ｎ分周ならびに（２Ｎ＋１）分周を安定して行うこと
ができ、利用対象とする装置においてその出力信号とし
て、目的とする信号以外のスプリアスの発生を防止し、
出力信号におけるＣ／Ｎ比を向上させることができる。

【００２７】以下、本発明の実施の形態を示すプリスケ
ーラ回路について、図面を参照しながら具体的に説明す
る。

【００２８】（第１の実施の形態）本発明の第１の実施
の形態のプリスケーラ回路について説明する。

【００２９】図１は第１の実施の形態のプリスケーラ回
路の構成を示す回路図である。この回路の動作を表すタ
イミングチャートを図２に示す。図１において、１〜
４、２１〜２４はＰチャネルＭＯＳトランジスタ、５〜
８，２５〜２８はＮチャネルＭＯＳトランジスタであ
り、これらで第１および第２のダイナミック型フリップ
フロップ２９，３１を構成している。また、第１のダイ
ナミック型フリップフロップ２９とインバータ９〜１１
とで１／２分周器が構成される。

【００３０】また、１２，１３はインバータ、１４〜２
０はＮＡＮＤ回路である。ＮＡＮＤ回路１４〜１６，１
９，２０は信号選択回路３０を構成し、ＮＡＮＤ回路１
７、１８はタイミングゲート３２を構成している。イン
バータ１２，１３はそれぞれ反転信号生成用のインバー
タである。なお、信号選択回路３０とタイミングゲート
３２については特公昭６１−４１１７５号公報に開示さ
れている。従来例との違いは、第２のダイナミック型フ
リップフロップ３１を設けて、ＮＡＮＤ回路１６の出力
信号ｄを入力クロックＸＩＮに同期させてダイナミック
型フリップフロップ３１の出力信号を分周信号として取
り出している点である。

【００３１】図２において、ＸＩＮは入力クロック、ｂ
はダイナミック型フリップフロップ２９とインバータ９
〜１１で構成される１／２分周器の出力信号、ｃはイン
バータ１２の出力信号、ｍは外部制御信号、ｇはＮＡＮ
Ｄ回路１８の出力信号、ｈはＮＡＮＤ回路１７の出力信
号、ｉはＮＡＮＤ回路２０の出力信号、ｊはＮＡＮＤ回
路１９の出力信号、ｌはＮＡＮＤ回路１４の出力信号、
ｋはＮＡＮＤ回路１５の出力信号、ｄはＮＡＮＤ回路１
６の出力信号、ｅはダイナミック型フリップフロップ３
１の出力信号である。その他は図６と同様である。

【００３２】以上のように構成されたプリスケーラ回路
においては、入力クロックＸＩＮを、縦続接続された２
個のインバータ９，１０に入力することで、２相のクロ
ックを生成し、ダイナミック型フリップフロップ２９の
出力をインバータ１１に入力し、その出力をダイナミッ
ク型フリップフロップ２９の入力に帰還することによ
り、１／２分周器として動作する。

【００３３】この１／２分周器の出力信号ｂとインバー
タ１２によって逆相とした出力信号ｃとを各々ＮＡＮＤ
回路１４，１５に入力する。また、外部制御信号ｍにレ
ベルの変化が起こった時には、３入力のＮＡＮＤ回路１
９，２０によって構成したＲＳラッチ回路の出力信号
ｉ，ｊはＬレベルとＨレベルとに交互に変化する。ＮＡ
ＮＤ回路１９，２０の出力を各ＮＡＮＤ回路１４，１５
の他方の入力とすることにより２相を切り替える。

【００３４】そのようにして切り替えられた出力信号
ｌ，ｋを入力とするＮＡＮＤ回路１６の出力信号ｄは、
外部制御信号ｍの極性が変化すると、第１のダイナミッ
ク型フリップフロップ２９とインバータ９〜１１で構成
されている１／２分周器の出力信号ｂとインバータ１２
によって逆相とした出力信号ｃは、交互に出力されてい
くこととなり、位相が半周期ずつ変化することになる。
出力信号ｄが半周期変化するということは、入力クロッ
クＸＩＮが１周期分間引かれたこととなって１／３分周
器として動作する。

【００３５】さらに、ＮＡＮＤ回路１６の出力信号ｄを
入力とする第２のダイナミック型フリップフロップ３１
は入力クロックＸＩＮで出力ｄの状態を取り込み、入力
クロックＸＩＮの立ち上がりのタイミングで出力信号ｅ
を生成することにより、外部制御信号ｍの極性変化が起
こっても、入力クロックＸＩＮの一つの位相で出力され
ていくことになる。

【００３６】この実施の形態のプリスケーラ回路によれ
ば、外部制御信号のレベルが一定の期間は１／２分周動
作を継続し、外部制御信号がレベル変化を起こした直後
に各々１回だけ１／３分周動作をすることになり、外部
制御信号のレベル変化の回数を変えることで、１／３分
周する回数を変更し、この際に第２のダイナミック型フ
リップフロップ３１からは入力クロックＸＩＮで同期を
とった分周信号が出力されているので、偶数分周の時も
奇数分周の時も、回路の遅延によるＦＭ変調がかかるこ
となく１／２分周と１／３分周の切り替えを行うことが
できる。

【００３７】したがって、例えばＶＣＯ、位相比較器、
基準周波数カウンタ、プリスケーラ回路、プログラマブ
ルカウンタおよびループフィルタで構成されている周波
数シンセサイザにおいて、プリスケーラ回路を奇数分周
に設定した場合でも、位相比較器に入力されている基準
周波数をＦｒｅｆとして、ＶＣＯの発振周波数Ｆｖｃｏ
＋（Ｆｒｅｆ／２）のところにおけるスプリアスの発生
を防止し、出力信号のＣ／Ｎ比を向上させることができ
る。

【００３８】（第２の実施の形態）本発明の第２の実施
の形態のプリスケーラ回路について説明する。

【００３９】図３は第２の実施の形態のプリスケーラ回
路の構成を示す回路図である。このプリスケーラ回路は
１／１６・１／１７分周回路である。その動作を表すタ
イミングチャートを図４に示す。図３において、３６は
インバータ、３７はＮＡＮＤ回路である。３３〜３５は
トグル型フリップフロップであり、１／８分周器を構成
している。

【００４０】また、図４において、ＸＩＮは入力クロッ
ク、ｂはダイナミック型フリップフロップ２９とインバ
ータ９〜１１で構成される１／２分周器の出力信号、ｃ
はインバータ１２の出力信号、ｍは外部制御信号、ｇは
ＮＡＮＤ回路１８の出力信号、ｈはＮＡＮＤ回路１７の
出力信号、ｉはＮＡＮＤ回路２０の出力信号、ｊはＮＡ
ＮＤ回路１９の出力信号、ｌはＮＡＮＤ回路１４の出力
信号、ｋはＮＡＮＤ回路１５の出力信号、ｄはＮＡＮＤ
回路１６の出力信号、ｅはダイナミック型フリップフロ
ップ３１の出力信号、ｎはトグル型フリップフロップ３
３の出力信号、ｏはトグル型フリップフロップ３４の出
力信号、ｐはインバータ３９の出力信号である。

【００４１】ここで、信号ｐと信号ｍの関係について説
明する。信号ｎ，ｏがともにＨレべルのとき、信号ｐは
Ｈレベルになる。このとき、３入力ＮＡＮＤ回路１７，
１８は信号ｐ以外の信号ｍ，ｄによって出力状態が決定
する。信号ｎ，ｏのどちらか一方でもＬレベルであるな
ら、信号ｐはＬレベルになり、３入力ＮＡＮＤ回路１
７，１８の出力は信号ｍ，ｄに関係なくＨレベルにな
る。

【００４２】なお、信号ｐで信号ｍを制限しているの
は、信号ｇ，ｈのＬレベルを出力する回数を減少させる
ためである。このようにすると、外部制御信号ｍの極性
変化を信号ｇ，ｈとして出力する際に、入力クロックＸ
ＩＮで同期をとったダイナミック型フリップフロップと
次段のトグル型フリップフロップの遅延時間のタイミン
グで取り込むことができるので、より安定した動作が可
能となる。つまり、これは、信号ｇ，ｈの出力タイミン
グが入力クロックＸＩＮに対して確定できているという
ことになる。

【００４３】また、上記の実施の形態２では、１／８分
周器を用いたが、分周比Ｎは８に限らず、２以上ならい
くらでもよい。

【００４４】以上の実施の形態の構成により、プリスケ
ーラ回路を単一の位相で動作させることによって、分周
比Ｎと遅延の影響を受けずに、分周比として２Ｎ分周な
らびに（２Ｎ＋１）分周を安定して行うことができる。

【００４５】その結果、利用対象とする装置において、
その出力信号として目的とする信号以外のスプリアスの
発生を防止し、出力信号におけるＣ／Ｎ比を向上するこ
とができる。

【００４６】例えばＶＣＯ、位相比較器、基準周波数カ
ウンタ、プリスケーラ回路、プログラマブルカウンタお
よびループフィルタで構成されている周波数シンセサイ
ザにおいて、プリスケーラ回路を奇数分周に設定した場
合でも、位相比較器に入力されている基準周波数をＦｒ
ｅｆとして、ＶＣＯの発振周波数Ｆｖｃｏ＋（Ｆｒｅｆ
／２）のところにおけるスプリアスの発生を防止し、出
力信号のＣ／Ｎ比を向上することができる。

【００４７】

【発明の効果】以上のように、本発明によれば、外部制
御信号のレベルが一定の期間は１／２分周動作を継続
し、外部制御信号がレベル変化を起こした直後に各々１
回だけ１／３分周動作をすることになり、外部制御信号
のレベル変化の回数を変えることで、１／３分周する回
数を変更し、この際に信号選択回路の出力信号を第２の
ダイナミック型フリップフロップで入力クロックで同期
させているので、偶数分周の時も奇数分周の時も、回路
の遅延によるＦＭ変調がかかることなく１／２分周と１
／３分周の切り替えを行うことができる。

【００４８】また、第２のダイナミック型フリップフロ
ップの出力を１／Ｎ分周器に供給するようにしたので、
外部制御信号のレベルが一定の期間は１／２Ｎ分周を継
続し外部制御信号がレベル変化をした直後に各々１回だ
け１／（２Ｎ＋１）分周動作をすることになり、外部制
御信号のレベル変化の回数を変えることにより、１／
（２Ｎ＋１）する回数を変更することができる。

【００４９】以上により、プリスケーラ回路を単一の位
相で動作させることにができ、分周比Ｎと回路の遅延の
影響を受けずに、分周比として２Ｎ分周ならびに（２Ｎ
＋１）分周を安定して行うことができる。

【００５０】その結果、利用対象とする装置において、
その出力信号として目的とする信号以外のスプリアスの
発生を防止し、出力信号におけるＣ／Ｎ比を向上するこ
とができる。

【００５１】例えばＶＣＯ、位相比較器、基準周波数カ
ウンタ、プリスケーラ回路、プログラマブルカウンタ、
ループフィルタで構成されている周波数シンセサイザに
おいて、プリスケーラ回路を奇数分周に設定した場合で
も、位相比較器に入力されている基準周波数をＦｒｅｆ
として、ＶＣＯの発振周波数Ｆｖｃｏ＋（Ｆｒｅｆ／
２）のところにおけるスプリアスの発生を防止し、出力
信号のＣ／Ｎ比を向上することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１のプリスケーラ回路の構
成を示す回路図である。

【図２】図１のプリスケーラ回路の動作を示すタイミン
グチャートである。

【図３】本発明の実施の形態２のプリスケーラ回路の構
成を示す回路図である。

【図４】図３のプリスケーラ回路の動作を示すタイミン
グチャートである。

【図５】従来のプリスケーラ回路の構成を示す回路図で
ある。

【図６】図５のプリスケーラ回路の動作を示すタイミン
グチャートである。

【図７】プリスケーラ回路を用いて構成される代表的な
ＰＬＬシンセサイザの構成を示すブロック図である。

【符号の説明】

１〜４，２１〜２４ Ｐ型チャネルＭＯＳトランジス
タ ５〜８，２５〜２８ Ｎ型チャネルＭＯＳトランジス
タ ９〜１３，３６ インバータ回路 １４〜２０，３７ ＮＡＮＤ回路 ３３〜３５ トグル型フリップフロップ ２９，３１ ダイナミック型フリップフロップ ３０ 信号選択回路 ３２ タイミングゲート

Claims (2)

【特許請求の範囲】
1. 【請求項１】 各種電子回路の動作タイミングを発生す
   るための基準信号となる入力クロックに対して、その周
   波数を分周して前記入力クロックに基づく分周信号を出
   力するプリスケーラ回路であって、 第１のダイナミック型フリップフロップと第１のインバ
   ータとからなり前記入力クロックを１／２分周する１／
   ２分周器と、 前記１／２分周器の出力を反転させる第２のインバータ
   と、 前記第１および第２のインバータの出力信号を、外部制
   御信号のレベル変化に応答して選択的に出力する信号選
   択回路と、 前記信号選択回路が前記外部制御信号のレベル変化を取
   り込むタイミングを、前記信号選択回路の出力信号によ
   り決定するタイミングゲートと、 前記信号選択回路の出力信号をデータ信号として前記入
   力クロックと同期をとる第２のダイナミック型フリップ
   フロップとを備え、 前記第２のダイナミック型フリップフロップの出力端か
   ら分周信号を得るようにしたことを特徴とするプリスケ
   ーラ回路。
2. 【請求項２】 各種電子回路の動作タイミングを発生す
   るための基準信号となる入力クロックに対して、その周
   波数を分周して前記入力クロックに基づく分周信号を出
   力するプリスケーラ回路であって、 第１のダイナミック型フリップフロップと第１のインバ
   ータとからなり前記入力クロックを１／２分周する１／
   ２分周器と、 前記１／２分周器の出力を反転させる第２のインバータ
   と、 前記第１および第２のインバータの出力信号を、外部制
   御信号のレベル変化に応答して選択的に出力する信号選
   択回路と、 前記信号選択回路の出力信号をデータ信号として入力ク
   ロックと同期をとる第２のダイナミック型フリップフロ
   ップと、 前記第２のダイナミック型フリップフロップの出力信号
   を１／Ｎ（Ｎは２以上の整数）分周する１／Ｎ分周器
   と、 前記信号選択回路が前記外部制御信号のレベル変化を取
   り込む期間を、前記１／Ｎ分周器における１／Ｎ分周す
   るまでの中間分周信号により決定し、かつ前記信号選択
   回路が前記外部制御信号のレベル変化を取り込むタイミ
   ングを、前記信号選択回路の出力信号により決定するタ
   イミングゲートとを備え、 前記１／Ｎ分周器の出力端から分周信号を得るようにし
   たことを特徴とするプリスケーラ回路。