JP2000196225A - Printed wiring board and its manufacture - Google Patents
Printed wiring board and its manufactureInfo
- Publication number
- JP2000196225A JP2000196225A JP37447398A JP37447398A JP2000196225A JP 2000196225 A JP2000196225 A JP 2000196225A JP 37447398 A JP37447398 A JP 37447398A JP 37447398 A JP37447398 A JP 37447398A JP 2000196225 A JP2000196225 A JP 2000196225A
- Authority
- JP
- Japan
- Prior art keywords
- conductive polymer
- layer
- printed wiring
- wiring board
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、パッケージ基板等
を製造する際に用いることができるプリント配線板とそ
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board which can be used when manufacturing a package substrate and the like, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年、信号の高周波化に伴ない、パッケ
ージ基板の材料は、低誘電率、低誘電正接であることが
求められており、そのため、パッケージ基板の材料に
は、セラミックから樹脂へとその主流が移りつつある。
さらに、最近では、配線の高密度化が求められているた
め、配線が多層化されたビルドアップ多層配線基板とい
われるプリント配線板が主流となりつつある。2. Description of the Related Art In recent years, as the frequency of a signal has been increased, the material of a package substrate is required to have a low dielectric constant and a low dielectric loss tangent. And the mainstream is shifting.
Further, recently, since high-density wiring is required, a printed wiring board called a build-up multilayer wiring board in which wiring is multilayered is becoming mainstream.
【０００３】このような背景の下、樹脂基板を用いたプ
リント配線板に関する技術として、例えば、特公平４−
５５５５５号公報には、回路形成がされたガラスエポキ
シ基板にエポキシアクリレートを層間樹脂絶縁層として
形成し、続いて、フォトリソグラフィーの手法を用いて
バイアホール形成用開口を設け、表面を粗化した後、め
っきレジストを設けて、めっき処理によって導体回路お
よびバイアホールを形成する方法が提案されている。Under such a background, as a technique relating to a printed wiring board using a resin substrate, for example, Japanese Patent Publication No.
No. 55555 discloses that an epoxy acrylate is formed as an interlayer resin insulating layer on a glass epoxy substrate on which a circuit is formed, and then an opening for forming a via hole is formed by using a photolithography method, and the surface is roughened. There has been proposed a method in which a plating resist is provided and a conductive circuit and a via hole are formed by plating.
【０００４】しかしながら、エポキシアクリレート等の
樹脂からなる層間樹脂絶縁層は、金属である上層導体回
路との密着性を確保するために、その表面および上層導
体回路の表面を粗化しなければならない。このため、高
周波数帯域の信号を伝搬させると、その表面の凹凸に起
因して信号にノイズが生じてしまうという問題があっ
た。この問題は、セラミック基板に比べて低誘電率およ
び低誘電正接を持つ樹脂製基板を使用する場合に、特に
顕著であった。However, the surface of the interlayer resin insulation layer made of a resin such as epoxy acrylate must be roughened in order to secure the adhesion to the upper conductor circuit which is a metal. For this reason, when a signal in a high frequency band is propagated, there is a problem that noise is generated in the signal due to unevenness of the surface. This problem was particularly remarkable when a resin substrate having a lower dielectric constant and a lower dielectric loss tangent than a ceramic substrate was used.
【０００５】そこで、特開平7-４５９４８号公報では、
これらの問題を解決するために、層間樹脂絶縁層上に平
坦な導体回路を形成する技術を提案している。この従来
技術は、セラミック基板や金属基板の片面に樹脂をスピ
ンコート等の方法によって塗布し、形成された平坦な樹
脂絶縁層の表面に、まず無電解めっきして樹脂との密着
性に優れるＮｉ等の金属層を形成し、その金属層上にめ
っきレジストを形成した後、電気めっき処理によって、
導体回路となる導体層を厚付け形成し、そして、めっき
レジスト下に存在するＮｉ等の無電解めっき金属層をエ
ッチング処理して除去することにより独立の回路とする
方法である。Therefore, Japanese Patent Application Laid-Open No. 7-45948 discloses that
To solve these problems, a technique for forming a flat conductor circuit on an interlayer resin insulating layer has been proposed. According to this conventional technique, a resin is applied to one surface of a ceramic substrate or a metal substrate by a method such as spin coating, and Ni is formed on the surface of the formed flat resin insulating layer by first electroless plating to provide excellent adhesion to the resin. After forming a metal layer such as, and forming a plating resist on the metal layer, by electroplating process,
In this method, a conductor layer to be a conductor circuit is formed by thickening, and an electroless plating metal layer such as Ni existing under a plating resist is removed by etching.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来技術は、樹脂絶縁層と導体回路となる導体層との間に
形成する薄付け無電解めっき金属層として、ＮｉやＡｌ
等の不動態を形成しやすい金属を用いているため、エッ
チング処理が円滑にできず、エッチングの残滓が多く、
絶縁不良が発生するという問題点があった。However, in the above prior art, Ni or Al is used as a thin electroless plating metal layer formed between a resin insulating layer and a conductor layer serving as a conductor circuit.
Etching is not smooth due to the use of metal that easily forms passivation such as
There is a problem that insulation failure occurs.
【０００７】また、Ｎｉ等の金属層は硬いために、この
層を支持する樹脂絶縁層の方が脆くなり、またこの金属
層とめっきレジスト層、および樹脂絶縁層とは熱膨張率
の差が大きいため、製造工程中や使用環境のヒートサイ
クルによって、樹脂絶縁層上にクラックが発生してしま
うという問題があった。Further, since the metal layer such as Ni is hard, the resin insulating layer supporting this layer becomes brittle, and the difference in the coefficient of thermal expansion between the metal layer, the plating resist layer, and the resin insulating layer is small. Due to the large size, there is a problem that cracks are generated on the resin insulating layer during the manufacturing process or due to a heat cycle in the use environment.
【０００８】本発明は、上述した問題を解決するために
なされたものであり、その目的とするところは、導体回
路と絶縁基板との密着性の低下を招くことなく、エッチ
ング残滓およびクラックの発生を防止する効果に優れた
プリント配線板およびその製造方法を提案することにあ
る。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to produce etching residues and cracks without lowering the adhesion between a conductor circuit and an insulating substrate. An object of the present invention is to propose a printed wiring board excellent in the effect of preventing the occurrence of the problem and a method of manufacturing the same.
【０００９】[0009]
【課題を解決するための手段】発明者らは、上記目的の
実現に向け鋭意研究した結果、以下の内容を要旨構成と
する発明に想到した。Means for Solving the Problems The inventors of the present invention have intensively studied for realizing the above-mentioned object, and as a result, have conceived an invention having the following contents as the main components.
【００１０】(1) 絶縁基板上に、導体回路を有するプリ
ント配線板において、前記導体回路が、導電性ポリマー
層を介して形成されていることを特徴とする。(1) In a printed wiring board having a conductor circuit on an insulating substrate, the conductor circuit is formed via a conductive polymer layer.
【００１１】上記(1) に記載のプリント配線板におい
て、導電性ポリマー層は、ポリピロール、ポリアセチレ
ン、ポリフェニレン、ポリチオフェン、ポリアニリンお
よびポリパラフェレンビニレンから選ばれる少なくとも
１種の高分子化合物にて形成されていることが好まし
く、また、その厚さは０．１〜１００μｍの範囲内であ
ることが好ましい。また、上記(1) に記載のプリント配
線板において、前記絶縁基板は、樹脂製基板であること
が好ましく、そして、前記導体回路は、樹脂絶縁層上の
導電性ポリマー層を介して形成されることが好ましい実
施態様である。In the printed wiring board according to the above (1), the conductive polymer layer is formed of at least one polymer compound selected from polypyrrole, polyacetylene, polyphenylene, polythiophene, polyaniline and polyparaphenylenevinylene. It is preferable that the thickness is in the range of 0.1 to 100 μm. Further, in the printed wiring board according to the above (1), the insulating substrate is preferably a resin substrate, and the conductive circuit is formed via a conductive polymer layer on a resin insulating layer. Is a preferred embodiment.
【００１２】(2) 次に、本発明にかかるプリント配線板
の製造方法は、絶縁基板上に、導体回路が形成されてい
るプリント配線板の製造方法に当たり、その製造工程中
に少なくとも下記〜の工程を含んでいることを特徴
とする。 絶縁基板上に樹脂絶縁層を介して導電性ポリマー層を
形成する工程、 前記導電性ポリマー層上にめっきレジストを形成する
工程、 めっきレジストが形成された前記導電性ポリマー上
に、電気めっきにより導体層を形成する工程、 めっきレジストを剥離した後、導電性ポリマーを溶解
または分解して、めっきレジスト下の導電性ポリマーを
除去する工程。(2) Next, a method for manufacturing a printed wiring board according to the present invention corresponds to a method for manufacturing a printed wiring board having a conductive circuit formed on an insulating substrate. It is characterized by including a step. A step of forming a conductive polymer layer on the insulating substrate via a resin insulating layer, a step of forming a plating resist on the conductive polymer layer, a conductor by electroplating on the conductive polymer on which the plating resist is formed A step of forming a layer, a step of removing or removing the conductive polymer under the plating resist by dissolving or decomposing the conductive polymer after the plating resist is removed.
【００１３】上記(2) に記載の製造方法において、前記
導電性ポリマー層は、ポリピロール、ポリアセチレン、
ポリフェニレン、ポリチオフェン、ポリアニリンおよび
ポリパラフェレンビニレンから選ばれる少なくとも１種
の高分子化合物から形成されることが好ましく、また、
前記導電性ポリマー層の溶解または分解は、有機溶媒、
酸水溶液およびアルカリ水溶液から選ばれる少なくとも
１種の水溶液を用いることが好ましい実施態様である。[0013] In the manufacturing method according to the above (2), the conductive polymer layer may be made of polypyrrole, polyacetylene,
It is preferably formed from at least one polymer compound selected from polyphenylene, polythiophene, polyaniline and polyparaphenylene vinylene,
The dissolution or decomposition of the conductive polymer layer is performed by using an organic solvent,
In a preferred embodiment, at least one aqueous solution selected from an aqueous acid solution and an aqueous alkaline solution is used.
【００１４】[0014]
【発明の実施の形態】本発明は、絶縁基板上に、樹脂絶
縁層を介して導体回路を形成してなるプリント配線板で
あって、その導体回路を樹脂絶縁層上の導電性ポリマー
層を介して形成したことを特徴とするプリント配線板で
ある。導電性ポリマーは、分子内のπ電子が非局在化す
るためにあたかも自由電子のように振る舞って導電性が
生じるものと考えられている。このため、自由電子を持
つ金属との密着性に優れるという特徴があり、それゆえ
に、樹脂絶縁層や導電性ポリマー層それ自身に粗化層を
設けなくとも、導体回路と樹脂絶縁層との密着性を確保
できる。また、導電性ポリマーは無電解めっき用金属
（Ｎｉ等）とは異なり、樹脂絶縁層を硬く脆くさせるこ
とがなく、樹脂との熱膨張率差もないことからクラック
が発生しにくい。さらに、この導電性ポリマーは、有機
溶剤や酸、アルカリ水溶液で簡単に溶解除去することが
でき、エッチング残滓が少ないという特徴もある。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a printed wiring board comprising a conductive circuit formed on an insulating substrate via a resin insulating layer, wherein the conductive circuit is formed by forming a conductive polymer layer on the resin insulating layer. A printed wiring board characterized in that the printed wiring board is formed through a via hole. It is considered that the conductive polymer behaves like a free electron due to the delocalization of π electrons in the molecule, thereby generating conductivity. For this reason, it has the feature that it has excellent adhesion to metals having free electrons, and therefore, even if a roughening layer is not provided on the resin insulation layer or conductive polymer layer itself, the adhesion between the conductor circuit and the resin insulation layer is excellent. Nature can be secured. Also, unlike a metal for electroless plating (such as Ni), the conductive polymer does not harden and make the resin insulating layer hard and brittle, and has no difference in thermal expansion coefficient with the resin, so that cracks are less likely to occur. Further, the conductive polymer can be easily dissolved and removed with an organic solvent, an acid, or an aqueous alkali solution, and has a feature that an etching residue is small.
【００１５】本発明において、前記導電性ポリマー層
は、ポリピロール、ポリアセチレン、ポリフェニレン、
ポリチオフェン、ポリアニリンおよびポリパラフェレン
ビニレンから選ばれる少なくとも１種の高分子化合物に
て形成されることが望ましい。In the present invention, the conductive polymer layer is made of polypyrrole, polyacetylene, polyphenylene,
It is desirable to be formed of at least one polymer compound selected from polythiophene, polyaniline and polyparaphenylenevinylene.
【００１６】これらの樹脂は、導電率が１０-7〜１０2
Ｓ／ｃｍという比較的広い範囲にあるので、電気めっき
処理を行うのに充分な導電特性を持ち、さらに、有機溶
媒、酸、アルカリ水溶液で溶解除去しやすいので、エッ
チング残滓が少ないという特性も持ち合わせている。These resins have a conductivity of 10 -7 to 10 2.
Since it has a relatively wide range of S / cm, it has sufficient conductive properties for electroplating, and has the property that it is easily dissolved and removed with an organic solvent, acid, or alkaline aqueous solution, so that there is little etching residue. ing.
【００１７】このような導電性ポリマーの合成に用いら
れるモノマーとしては、たとえば、市販品であるＢＡＳ
Ｆ社製の「Ｂａｓｏｔｒｏｎｉｃ ＰＹＲ」が採用でき
る。Examples of the monomer used for synthesizing such a conductive polymer include, for example, commercially available BAS
“Bastronic PYR” manufactured by Company F can be adopted.
【００１８】また、このようなモノマーから合成され得
る導電性ポリマー層の厚さは、０．１〜１００μｍの範
囲内であることが望ましい。その理由は、厚すぎるとエ
ッチング除去できないだけでなく、導体回路の厚さが厚
くなりすぎて層間樹脂絶縁層を薄くできず、結果的にバ
イアホールの直径を小さくできなくなってしまうからで
ある。一方、導電性ポリマー層の厚さが薄すぎると、導
電性が低下するだけでなく、導体回路との密着不良を招
くことになり好ましくないからである。Further, the thickness of the conductive polymer layer which can be synthesized from such a monomer is desirably in the range of 0.1 to 100 μm. The reason for this is that if it is too thick, not only can it not be removed by etching, but also the thickness of the conductor circuit becomes too thick to make the interlayer resin insulation layer thin, and consequently the diameter of the via hole cannot be reduced. On the other hand, if the thickness of the conductive polymer layer is too thin, not only the conductivity is lowered, but also poor adhesion to the conductor circuit is caused, which is not preferable.
【００１９】以下、本発明のプリント配線板の製造方法
を、多層プリント配線板の例で、さらに詳しく説明す
る。 (1) まず、絶縁基板の表面に下層導体回路（内層銅パタ
ーン）を形成した配線基板を作製する。ここで、上記絶
縁基板の例としては、無機繊維を用いた樹脂基板が望ま
しく、例えば、ガラス布エポキシ基板、ガラス布ポリイ
ミド基板、ガラス布ビスマレイミド−トリアジン樹脂基
板あるいはガラス布フッ素樹脂基板等が挙げられる。Hereinafter, the method for manufacturing a printed wiring board of the present invention will be described in more detail with reference to an example of a multilayer printed wiring board. (1) First, a wiring board having a lower conductor circuit (inner copper pattern) formed on the surface of an insulating substrate is manufactured. Here, as an example of the insulating substrate, a resin substrate using inorganic fibers is desirable, for example, a glass cloth epoxy substrate, a glass cloth polyimide substrate, a glass cloth bismaleimide-triazine resin substrate or a glass cloth fluororesin substrate, and the like. Can be
【００２０】このような樹脂製絶縁基板上への下層導体
回路の形成は、この基板の両面に銅箔を貼った銅貼積層
板の両面に必要により後述するめっき皮膜等を形成した
後、エッチング処理することにより行う。The formation of the lower conductor circuit on such a resin-made insulating substrate is performed by forming a plating film or the like which will be described later on both sides of a copper-clad laminate having copper foil on both sides of the substrate, and then etching the same. This is done by processing.
【００２１】次に、下層導体回路が形成された樹脂基板
にドリルで貫通孔を穿けた後、該貫通孔の内壁面および
銅箔表面に無電解めっきを施して、スルーホールを形成
する。無電解めっきとしては銅めっきが好ましい。な
お、下層導体回路の形成に際しては、銅箔の厚付けのた
めに電気めっきを行う。この電気めっきとしては銅めっ
きが好ましい。Next, after drilling a through hole in the resin substrate on which the lower conductor circuit is formed, the inner wall surface of the through hole and the surface of the copper foil are subjected to electroless plating to form a through hole. Copper plating is preferred as the electroless plating. In forming the lower conductor circuit, electroplating is performed for thickening the copper foil. Copper plating is preferred as the electroplating.
【００２２】なお、スルーホール内壁および電気めっき
膜表面は粗化処理してもよい。粗化処理としては、黒化
（酸化）−還元処理、有機酸と第二銅錯体の混合水溶液
によるスプレー処理、あるいは銅−ニッケル−リン針状
合金めっきによる粗化などがある。The inner wall of the through hole and the surface of the electroplated film may be roughened. Examples of the roughening treatment include a blackening (oxidation) -reduction treatment, a spray treatment with a mixed aqueous solution of an organic acid and a cupric complex, and a roughening treatment with copper-nickel-phosphorus needle-like alloy plating.
【００２３】また、必要に応じてスルーホール内に導電
ペーストを充填し、この導電ペーストを覆う導体層上を
さらに無電解めっきまたは電気めっきして、スルーホー
ル被覆導体層（ふためっき）を形成することもできる。If necessary, the through-hole is filled with a conductive paste, and the conductive layer covering the conductive paste is further subjected to electroless plating or electroplating to form a through-hole-covered conductive layer (lid plating). You can also.
【００２４】(2) 次に、上記(1) で作製した下層配線基
板の両面に、樹脂絶縁層を形成する。この樹脂絶縁層
は、多層プリント配線板の層間樹脂絶縁層の例で説明す
る。特に、上記樹脂絶縁層は、熱硬化性樹脂、熱可塑性
樹脂、またはこれらの複合樹脂で構成されていることが
望ましい。(2) Next, a resin insulating layer is formed on both surfaces of the lower wiring board manufactured in the above (1). This resin insulating layer will be described as an example of an interlayer resin insulating layer of a multilayer printed wiring board. In particular, it is desirable that the resin insulating layer is made of a thermosetting resin, a thermoplastic resin, or a composite resin thereof.
【００２５】上記熱硬化性樹脂の例としては、熱硬化型
ポリオレフィン樹脂や、エポキシ樹脂、ポリイミド樹
脂、フェノール樹脂、ビスマレイミドトアジン樹脂など
から選ばれる少なくとも１種の樹脂を用いることが望ま
しい。また、上記熱可塑性樹脂の例としては、ポリメチ
ルペンテン（ＰＭＰ）や、ポリスチレン（ＰＳ）、ポリ
エーテルスルフォン（ＰＥＳ）、ポリフェニレンエーテ
ル（ＰＰＥ）、ポリフェニレンスルフィド（ＰＰＳ）等
のエンジニアリングプラスチックなどを用いることが望
ましい。As examples of the above-mentioned thermosetting resin, it is desirable to use at least one resin selected from thermosetting polyolefin resins, epoxy resins, polyimide resins, phenol resins, bismaleimide toazine resins and the like. Examples of the thermoplastic resin include engineering plastics such as polymethylpentene (PMP), polystyrene (PS), polyethersulfone (PES), polyphenylene ether (PPE), and polyphenylene sulfide (PPS). Is desirable.
【００２６】(3) 次に、上記(2) で得られた樹脂絶縁層
（即ち、層間樹脂絶縁層）に、下層導体回路との電気的
接続を確保するためのバイアホール形成用の開口を設け
る。この層間樹脂絶縁層が感光性樹脂の場合は、露光、
現像して熱硬化することにより、また、熱硬化性樹脂や
ポリオレフィン樹脂の場合は、レーザー加工することに
より、上記層間樹脂絶縁層にバイアホール形成用開口を
設ける。レーザー加工の場合に使用されるレーザ光とし
ては、例えば、炭酸ガスレーザ、紫外線レーザ、エキシ
マレーザ等が挙げられる。(3) Next, an opening for forming a via hole for securing electrical connection with the lower conductive circuit is formed in the resin insulating layer (ie, the interlayer resin insulating layer) obtained in the above (2). Provide. When this interlayer resin insulation layer is a photosensitive resin, exposure,
An opening for forming a via hole is provided in the interlayer resin insulating layer by developing and thermosetting, or, in the case of a thermosetting resin or polyolefin resin, by laser processing. Examples of the laser beam used in the case of laser processing include a carbon dioxide laser, an ultraviolet laser, an excimer laser, and the like.
【００２７】(4) 次に、上記(3) の処理を終えた層間樹
脂絶縁層の表面に導電性ポリマー層を形成する。かかる
導電性ポリマー層の形成方法は、特に限定はないが、重
合前のモノマーの溶液をスピンコート、カーテンコート
などの方法で塗布し、層間樹脂絶縁層上で重合反応させ
て、０．１〜１００μｍの厚さに調整する。たとえば、
ピロール（Ｃ4 Ｈ5 Ｎ）をモノマーとして使用する場合
は、このピロールと酸化剤を反応させて、導電性ポリマ
ーであるポリピロールを得る。ここで重合反応において
用いる酸化剤としては、ベンソスルフォン酸、ＢＦ4 、
ＣＬＯ4 、過酸化二硫酸塩、過酸化ホウ酸塩、過塩素酸
塩、過酸化クロム酸塩、過マンガン酸塩から選ばれる少
なくとも１種を用いるのが望ましい。(4) Next, a conductive polymer layer is formed on the surface of the interlayer resin insulating layer after the treatment of (3). The method of forming such a conductive polymer layer is not particularly limited, but a solution of the monomer before polymerization is applied by a method such as spin coating or curtain coating, and a polymerization reaction is performed on the interlayer resin insulating layer. Adjust to a thickness of 100 μm. For example,
When pyrrole (C 4 H 5 N) is used as a monomer, the pyrrole is reacted with an oxidizing agent to obtain polypyrrole, which is a conductive polymer. Here, oxidizing agents used in the polymerization reaction include benzosulfonic acid, BF 4 ,
It is desirable to use at least one selected from CLO 4 , disulfate peroxide, borate peroxide, perchlorate, chromate peroxide, and permanganate.
【００２８】(5) 上記(4) で形成した導電性ポリマー層
に、めっきレジストを形成する。このめっきレジストの
形成方法は、特に限定されるものではないが、感光性ド
ライフィルムをラミネートした後、露光、現像処理を行
うことにより形成することが望ましい。(5) A plating resist is formed on the conductive polymer layer formed in (4). The method of forming the plating resist is not particularly limited, but it is preferable to form the plating resist by laminating a photosensitive dry film, and then performing exposure and development.
【００２９】(6) 次に、導電性ポリマー層をめっきリー
ドとして電気めっきを行って導体層を形成し、導体回路
を厚付けする。このような厚付けのための電気めっき膜
の厚さは、５〜３０μｍの範囲が好ましい。(6) Next, electroplating is performed using the conductive polymer layer as a plating lead to form a conductor layer, and a conductor circuit is thickened. The thickness of the electroplating film for such thickening is preferably in the range of 5 to 30 μm.
【００３０】(7) 上記導体層を形成した後、めっきレジ
ストを剥離し、めっきレジスト下の導電性ポリマー層
を、酸、アルカリ水溶液あるいは有機溶媒を用いたエッ
チング処理を施して除去し、独立した導体回路とする。
上記酸水溶液としては、塩酸、リン酸、硫酸、酢酸、ク
ロム酸水溶液から選ばれる少なくとも１種を用いること
ができる。また、上記アルカリ水溶液としては、水酸化
ナトリウム、水酸化カリウム、水酸化カルシウム、過マ
ンガン酸塩から選ばれる少なくとも１種を用いることが
できる。また、上記有機溶媒としては、アセトン、塩化
メチレン、ジエチレングリコールジメチルエーテル、ト
リエチレングリコールジメチルエーテルなどのグルコー
ルエーテル系溶媒、Ｎーメチルピロリドン、ジメチルス
ルフォキシド、ジメチルフォルムアミドから選ばれる少
なくとも１種を用いることができる。(7) After the formation of the conductor layer, the plating resist is peeled off, and the conductive polymer layer under the plating resist is removed by performing an etching treatment using an acid, an alkaline aqueous solution or an organic solvent. Conductor circuit.
As the acid aqueous solution, at least one selected from hydrochloric acid, phosphoric acid, sulfuric acid, acetic acid, and chromic acid aqueous solution can be used. Further, as the alkaline aqueous solution, at least one selected from sodium hydroxide, potassium hydroxide, calcium hydroxide, and permanganate can be used. As the organic solvent, at least one selected from glycol ether solvents such as acetone, methylene chloride, diethylene glycol dimethyl ether, and triethylene glycol dimethyl ether, N-methylpyrrolidone, dimethyl sulfoxide, and dimethylformamide is used. Can be.
【００３１】(8) さらに必要に応じて、上記工程(3) 〜
(7) を繰り返すことにより多層化したプリント配線板を
製造する。(8) If necessary, the above steps (3) to
By repeating (7), a multilayer printed wiring board is manufactured.
【００３２】[0032]
【実施例】（実施例１） (1) 厚さ０．８ｍｍのＢＴ（ビスマレイミド−トリアジ
ン）樹脂からなる基板１の両面に厚さ１８μｍの銅箔２
がラミネートされているＢＴレジン銅貼積層板（三菱ガ
ス化学社製、商品名：HL830-0.8T12D）を出発材料とし
て用いる（図1(a)参照）。最初に、この銅貼積層板をド
リル削孔して貫通孔を設け（図1(b)参照）、次いで、そ
の表面にパラジウム−スズコロイドを付着させ、下記組
成の無電解めっき水溶液で７０℃の液温度で約３０分
間、無電解めっきを施して、基板全面に０．７μｍの無
電解めっき膜を形成した。EXAMPLES (Example 1) (1) A copper foil 2 having a thickness of 18 μm is formed on both sides of a substrate 1 made of a BT (bismaleimide-triazine) resin having a thickness of 0.8 mm.
Is used as a starting material (see FIG. 1 (a)). A BT resin copper-clad laminate (trade name: HL830-0.8T12D, manufactured by Mitsubishi Gas Chemical Company) on which is laminated. First, this copper-clad laminate is drilled to form a through-hole (see FIG. 1 (b)). Then, a palladium-tin colloid is adhered to the surface of the laminate, and a 70 ° C. Electroless plating was performed at the solution temperature for about 30 minutes to form a 0.7 μm electroless plating film on the entire surface of the substrate.
【００３３】［無電解めっき水溶液］ ＥＤＴＡ １５０ ｇ／ｌ 硫酸銅 ２０ ｇ／ｌ ＨＣＨＯ ３０ ｍｌ／ｌ ＮａＯＨ ４０ ｇ／ｌ α、α′−ビピリジル ８０ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１ ｇ／ｌ ［無電解めっき条件］ ７０℃の液温度で３０分[Electroless electroplating aqueous solution] EDTA 150 g / l Copper sulfate 20 g / l HCHO 30 ml / l NaOH 40 g / l α, α'-bipyridyl 80 mg / l Polyethylene glycol (PEG) 0.1 g / l l [Electroless plating conditions] 30 minutes at a liquid temperature of 70 ° C
【００３４】ついで、以下の条件で厚付けのための電気
銅めっきを施し、厚さ１５μｍの電気銅めっき膜を形成
した。（図1(c)） ［電気めっき水溶液］ 硫酸 １８０ ｇ／ｌ 硫酸銅 ８０ ｇ／ｌ 添加剤（アトテックスジャパン社製、商品名：カパラシ
ドGL）１ ｍｌ／ｌ ［電気めっき条件］ 電流密度 １ Ａ／ｄｍ2 時間 ３０ 分 温度 室温Then, electrolytic copper plating for thickening was performed under the following conditions to form an electrolytic copper plating film having a thickness of 15 μm. (FIG. 1 (c)) [Electroplating aqueous solution] Sulfuric acid 180 g / l Copper sulfate 80 g / l Additive (manufactured by Atotex Japan Co., Ltd., trade name: Capparaside GL) 1 ml / l [Electroplating conditions] Current density 1 A / dm 2 hours 30 minutes Temperature Room temperature
【００３５】(2) 上記(1) によって全面に導体層３（ス
ルーホール３ａを含む）を形成した基板（図1(ｃ) 参
照）を水洗いし、乾燥した後、該基板をＮａＯＨ（２０
ｇ／ｌ）、ＮａＣｌＯ2 （５０ｇ／ｌ）、Ｎａ3 ＰＯ4
（１５．０ｇ／ｌ）を含む水溶液からなる酸化浴（黒化
浴）、ＮａＯＨ（２．７ｇ／ｌ）、ＮａＢＨ4 （１．０
ｇ／ｌ）を還元浴とした酸化還元処理に供し、そのスル
ーホール３ａを含む導体層３の全表面に粗化面４を設け
た（図１（ｄ）参照）。(2) The substrate (see FIG. 1 (c)) on which the conductor layer 3 (including the through hole 3a) is formed on the entire surface by the above (1) is washed with water and dried.
g / l), NaClO 2 (50 g / l), Na 3 PO 4
(Black bath), NaOH (2.7 g / l), NaBH 4 (1.0
g / l) was subjected to an oxidation-reduction treatment using a reduction bath, and a roughened surface 4 was provided on the entire surface of the conductor layer 3 including the through holes 3a (see FIG. 1 (d)).
【００３６】(3) そして、平均粒径１５μｍの銅粒子を
含む金属粒子ペースト（タツタ電線社製、ＤＤペース
ト：非導電性穴埋め銅ペースト）を、スルーホール３ａ
内にスクリーン印刷によって充填し、１００℃で３０分
の条件で乾燥し、１８０℃で２時間の条件で硬化させ
た。さらに、導体層３表面に形成された粗化面４および
スルーホール３ａからはみ出た金属粒子ペースト５を、
＃４００のベルト研磨紙（三共理化学社製）を用いたベ
ルトサンダー研磨により除去した。次いで、このベルト
サンダー研磨による傷を取り除くため、アルミナ研磨や
ＳｉＣ研粒によるバフ研磨を行い、基板表面を平坦化し
た（図１（ｅ）参照）。(3) Then, a metal particle paste containing copper particles having an average particle diameter of 15 μm (DD paste: non-conductive filled copper paste, manufactured by Tatsuta Electric Wire Co., Ltd.) is passed through the through hole 3a.
The inside was filled by screen printing, dried at 100 ° C. for 30 minutes, and cured at 180 ° C. for 2 hours. Further, the metal particle paste 5 protruding from the roughened surface 4 formed on the surface of the conductor layer 3 and the through hole 3a is applied.
It was removed by belt sander polishing using # 400 belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.). Next, in order to remove the scratches caused by the belt sander polishing, alumina polishing or buffing by SiC granulation was performed to flatten the substrate surface (see FIG. 1E).
【００３７】(4) 前記(3) で平坦化した基板表面に、常
法に従ってパラジウムコロイド触媒を付着させてから無
電解めっきを施すことにより、厚さ０．６μｍの無電解
銅めっき膜６を形成した（図１（ｆ）参照）。(4) A 0.6 μm-thick electroless copper plating film 6 is formed by attaching a palladium colloid catalyst to the surface of the substrate planarized in the above (3) according to a conventional method and then performing electroless plating. It was formed (see FIG. 1 (f)).
【００３８】(5) ついで、以下の条件で電解銅めっきを
施し、厚さ１５μｍの電解銅めっき膜７を形成し、後述
する下層導体回路９、およびスルーホール３ａに充填さ
れた金属粒子ペースト５を覆う導体層１０となるべき部
分を形成した。(5) Next, electrolytic copper plating is performed under the following conditions to form an electrolytic copper plating film 7 having a thickness of 15 μm, and a lower conductive circuit 9 described later and a metal particle paste 5 filled in the through hole 3a are formed. A portion to be the conductor layer 10 covering the metal was formed.
【００３９】〔電解めっき水溶液〕 硫酸 １８０ ｇ／ｌ 硫酸銅 ８０ ｇ／ｌ 添加剤（アトテックスジャパン社製、商品名：カパラシ
ドGL）１ ｍｌ／ｌ 〔電解めっき条件〕 電流密度 １ Ａ／ｄｍ2 時間 ３０ 分 温度 室温[Aqueous electrolytic plating solution] Sulfuric acid 180 g / l Copper sulfate 80 g / l Additive (captoside GL, manufactured by Atotex Japan Co., Ltd.) 1 ml / l [Electroplating conditions] Current density 1 A / dm 2 Time 30 minutes Temperature Room temperature
【００４０】(6) 前記(5) の処理によって、下層導体回
路９および導体層１０となるべき導体層を形成した基板
の両面に、市販の感光性ドライフィルムを貼り付け、マ
スクを載置して、１００ｍＪ／ｃｍ2 で露光した後、
０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍの
エッチングレジスト８を形成した（図２（ａ）参照）。(6) A commercially available photosensitive dry film is attached to both sides of the substrate on which the conductor layer to be the lower conductor circuit 9 and the conductor layer 10 is formed by the treatment of (5), and a mask is placed. After exposure at 100 mJ / cm 2 ,
Development processing was performed with 0.8% sodium carbonate to form an etching resist 8 having a thickness of 15 μm (see FIG. 2A).
【００４１】(7) そして、エッチングレジスト８を形成
していない部分のめっき膜を、硫酸と過酸化水素との混
合液を用いたエッチングにて溶解除去し、さらに、エッ
チングレジスト８を５％ＫＯＨで剥離除去することによ
り、独立した下層導体回路９および金属粒子ペースト５
を覆う導体層１０を形成した（図２（ｂ）参照）。 (8) 次に、上記工程を経た樹脂基板の両面に、厚さ５０
μｍの熱硬化型ポリオレフィン系樹脂シート（住友３Ｍ
社製、１５９２）を真空プレス法で積層し、温度５０〜
２００℃まで昇温しながら圧力１０ｋｇ／ｃｍ2 で加熱
プレスして積層し、ポリオレフィン系樹脂からなる層間
樹脂絶縁層１２を設けた（図２（ｃ）参照）。(7) Then, the portion of the plating film where the etching resist 8 is not formed is dissolved and removed by etching using a mixed solution of sulfuric acid and hydrogen peroxide. The lower conductive circuit 9 and the metal particle paste 5
Was formed (see FIG. 2B). (8) Next, a thickness of 50
μm thermosetting polyolefin resin sheet (Sumitomo 3M
Co., Ltd., 1592) are laminated by a vacuum press method,
The laminate was formed by heating and pressing at a pressure of 10 kg / cm 2 while the temperature was raised to 200 ° C. to provide an interlayer resin insulating layer 12 made of a polyolefin-based resin (see FIG. 2C).
【００４２】(9) 前記(8) の処理で得られた、ポリオレ
フィン系樹脂からなる層間樹脂絶縁層１２の表面に、波
長１０．４μｍの炭酸ガスレーザを照射して、直径８０
μｍのバイアホール形成用開口１３を設けた。この後、
酸素プラズマを用いてデスミア処理を行った（図２
（ｄ）参照）。(9) The surface of the interlayer resin insulating layer 12 made of polyolefin resin obtained by the treatment of the above (8) is irradiated with a carbon dioxide gas laser having a wavelength of 10.4 μm to have a diameter of 80 μm.
An opening 13 for forming a via hole of μm was provided. After this,
Desmear treatment was performed using oxygen plasma (Fig. 2
(D)).
【００４３】(10) 次に、層間樹脂絶縁層の表面洗浄、
表面改質を目的として、スパッタリングによるフィルム
のエッチングを行った。このスパッタリングは、徳田製
作所製のCFS-12P-100 を用い、内部をアルゴンガスで置
換した後、気圧０．６Ｐａ、基板温度７０℃、電力（Ｒ
Ｆ）２００Ｗ、時間２分間の条件で行った。(10) Next, cleaning the surface of the interlayer resin insulation layer,
For the purpose of surface modification, the film was etched by sputtering. This sputtering uses CFS-12P-100 manufactured by Tokuda Seisakusho, and after the inside is replaced with argon gas, the pressure is 0.6 Pa, the substrate temperature is 70 ° C., and the electric power (R
F) The test was performed under the conditions of 200 W for 2 minutes.
【００４４】(11) さらに、前記(10)において表面改質
処理を行った層間樹脂絶縁層の表面に、ＢＡＳＦ社製の
「Basotronic PYR 」という商品名のピロールモノマー
と、スルフォン酸塩とを含むアセトン溶液をスピンコー
ト法によって塗布し、５０ｋＰａで加圧しながら２００
℃まで昇温して重合反応を行なわせ、厚さ１μｍの導電
性ポリマー層１４を設けた（図3(a)参照）。(11) Further, the surface of the interlayer resin insulating layer subjected to the surface modification treatment in the above (10) contains a pyrrole monomer having a trade name of “Basotronic PYR” manufactured by BASF and a sulfonate. An acetone solution is applied by a spin coating method, and 200 pressure is applied at 50 kPa.
The temperature was raised to ° C. to cause a polymerization reaction, and a conductive polymer layer 14 having a thickness of 1 μm was provided (see FIG. 3A).
【００４５】(12) 前記(11)の処理を終えた基板の両面
に、市販の感光性ドライフィルム（ニチゴーモートン社
製、NIT-215 ）を貼り付け、フォトマスクフィルムを載
置して、４０ｍＪ／ｃｍ2 で露光した後、０．８％炭酸
ナトリウムで現像処理し、厚さ１５μｍのめっきレジス
ト１６のパターンを形成した（図３（ｂ）参照）。(12) A commercially available photosensitive dry film (NIT-215, manufactured by Nichigo Morton Co., Ltd.) is attached to both surfaces of the substrate after the treatment of the above (11), and a photomask film is placed on the substrate, and the photosensitive dry film is placed at 40 mJ. / Cm 2 , and then developed with 0.8% sodium carbonate to form a 15 μm-thick pattern of a plating resist 16 (see FIG. 3B).
【００４６】(13) 次に、上記(1) に記載した条件とほ
ぼ同様の条件で電解めっき処理を施して、厚さ１０μｍ
の電解めっき膜１５を形成した。なお、この電解めっき
膜１５により、導体回路９部分の厚付けおよびバイアホ
ール１７部分のめっき充填が行われたことになる（図３
（ｃ）参照）。(13) Next, electrolytic plating is performed under substantially the same conditions as those described in (1) above, to a thickness of 10 μm.
Was formed. It is to be noted that the electroplating film 15 thickens the conductor circuit 9 and fills the via hole 17 with plating (FIG. 3).
(C)).
【００４７】(14) さらに、めっきレジスト１６を５％
ＫＯＨで剥離除去した後、そのめっきレジスト１６の下
に存在していた導電性ポリマー層１４を80℃に加熱した
NMP(N-メチルピロリドン) を用いて溶解除去し、上層導
体回路１９（バイアホール１７を含む）を形成した（図
３（ｄ）参照）。このようにして得られたプリント配線
板について導体回路間の導電性ポリマーの残滓を光学顕
微鏡で観察し、また−５５℃〜１２５℃の１０００回熱
サイクルで層間樹脂絶縁層にクラックが発生するか否
か、また導体回路の剥離の有無について確認した。その
結果、残滓、クラック、剥離は見出されなかった。(14) Further, 5% of plating resist 16
After peeling off with KOH, the conductive polymer layer 14 existing under the plating resist 16 was heated to 80 ° C.
It was dissolved and removed using NMP (N-methylpyrrolidone) to form an upper conductor circuit 19 (including the via hole 17) (see FIG. 3D). Observe the residue of the conductive polymer between the conductive circuits on the printed wiring board obtained in this manner with an optical microscope, and determine whether cracks occur in the interlayer resin insulating layer in 1000 thermal cycles at −55 ° C. to 125 ° C. No, and the presence or absence of peeling of the conductor circuit was confirmed. As a result, no residue, crack, or peeling was found.
【００４８】（比較例１）実施例１と同様にして、上記
(1) 〜(10)までの処理を行い、表面改質処理を行った層
間樹脂絶縁層上にＮｉ層からなる導体層を形成した後、
実施例１と同様にして、感光性ドライフィルムを用いて
めっきレジストパターンを形成する処理(12)、およびそ
れに引き続いた電解めっき処理(13)を行った。その後、
めっきレジストを剥離し、硫酸−過酸化水素の水溶液か
らなるエッチング液を用いて、Ｎｉ層からなる導体層の
エッチングを試みたが、エッチングを完全に行うことが
できなかった。また、ヒートサイクルにより層間樹脂絶
縁層にクラックが生じた。(Comparative Example 1)
(1) to (10), after forming a conductor layer consisting of a Ni layer on the interlayer resin insulating layer subjected to the surface modification treatment,
In the same manner as in Example 1, a treatment (12) for forming a plating resist pattern using a photosensitive dry film and a subsequent electrolytic plating treatment (13) were performed. afterwards,
The plating resist was peeled off, and an attempt was made to etch the conductor layer consisting of the Ni layer using an etching solution consisting of an aqueous solution of sulfuric acid-hydrogen peroxide, but the etching could not be performed completely. In addition, cracks occurred in the interlayer resin insulating layer due to the heat cycle.
【００４９】[0049]
【発明の効果】以上説明したように、本発明のプリント
配線板は、導体回路が導電性ポリマー層を介して樹脂絶
縁層上に形成されているので、樹脂だけでなく金属との
密着性にも優れる導電性ポリマーの特質によって、導体
回路と樹脂絶縁層との間に粗化層を設けることなく、優
れた密着性を得ることができる。また、導電性ポリマー
と樹脂との熱膨張率の差が小さいので、クラックが発生
し難く、さらに、導電性ポリマーは、有機溶剤や酸、ア
ルカリ水溶液に容易に溶解され、導体回路形成のための
エッチング処理終了後、簡単に除去できるので、エッチ
ング残りがないという効果がある。As described above, in the printed wiring board of the present invention, since the conductive circuit is formed on the resin insulating layer via the conductive polymer layer, the printed circuit board has not only the adhesion to the resin but also the metal. Due to the excellent properties of the conductive polymer, excellent adhesion can be obtained without providing a roughened layer between the conductor circuit and the resin insulating layer. In addition, since the difference in the coefficient of thermal expansion between the conductive polymer and the resin is small, cracks are unlikely to occur, and the conductive polymer is easily dissolved in an organic solvent, an acid, or an aqueous alkaline solution to form a conductive circuit. After the etching process is completed, it can be easily removed, so that there is an effect that no etching remains.
【図１】（ａ）〜（ｆ）は、本発明のプリント配線板の
製造工程の一部を示す断面図である。FIGS. 1A to 1F are cross-sectional views showing a part of a manufacturing process of a printed wiring board according to the present invention.
【図２】（ａ）〜（ｄ）は、本発明のプリント配線板の
製造工程の一部を示す断面図である。FIGS. 2A to 2D are cross-sectional views showing a part of the manufacturing process of the printed wiring board of the present invention.
【図３】（ａ）〜（ｄ）は、本発明のプリント配線板の
製造工程の一部を示す断面図である。FIGS. 3A to 3D are cross-sectional views showing a part of the manufacturing process of the printed wiring board of the present invention.
１ 基板 ２ 銅箔 ３ 導体層 ３ａ スルーホール ４ 粗化面 ５ 金属粒子ペースト ６ 無電解銅めっき膜 ７ 電解銅めっき膜 ８ エッチングレジスト ９ 下層導体回路 １０ 導体層 １２ 層間樹脂絶縁層 １３ 開口 １４ 導電性ポリマー層 １５ 電解銅めっき層 １６ めっきレジスト １７ バイアホール １９ 上層導体回路 DESCRIPTION OF SYMBOLS 1 Substrate 2 Copper foil 3 Conductor layer 3a Through hole 4 Roughened surface 5 Metal particle paste 6 Electroless copper plating film 7 Electrolytic copper plating film 8 Etching resist 9 Lower conductor circuit 10 Conductor layer 12 Interlayer resin insulation layer 13 Opening 14 Conductivity Polymer layer 15 Electrolytic copper plating layer 16 Plating resist 17 Via hole 19 Upper conductor circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 王 東冬 岐阜県揖斐郡揖斐川町北方１−１ イビデ ン株式会社内 (72)発明者 関根 浩司 岐阜県揖斐郡揖斐川町北方１−１ イビデ ン株式会社内 Ｆターム(参考） 4J002 BM001 CE001 CM051 GQ05 5E343 AA12 BB24 BB60 BB67 DD33 DD43 ER11 ER16 ER18 ER26 GG02 GG20 5E346 CC08 CC31 CC32 DD24 EE33 FF07 FF13 FF14 GG17 HH13 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Wang East Winter 1-1, Ibigawa-cho, Ibi-gun, Gifu 1-1 Inside Ibiden Co., Ltd. (72) Inventor Koji Sekine 1-1, Ibigawa-cho, Ibi-gun, Gifu In-house F-term (reference) 4J002 BM001 CE001 CM051 GQ05 5E343 AA12 BB24 BB60 BB67 DD33 DD43 ER11 ER16 ER18 ER26 GG02 GG20 5E346 CC08 CC31 CC32 DD24 EE33 FF07 FF13 FF14 GG17 HH13
Claims (8)
ト配線板において、その導体回路が、導電性ポリマー層
を介して形成されていることを特徴とするプリント配線
板。1. A printed wiring board having a conductive circuit on an insulating substrate, wherein the conductive circuit is formed via a conductive polymer layer.
ル、ポリアセチレン、ポリフェニレン、ポリチオフェ
ン、ポリアニリン、およびポリパラフェレンビニレンか
ら選ばれる少なくとも１種の高分子化合物にて形成され
ることを特徴とする請求項１に記載のプリント配線板。2. The conductive polymer layer is formed of at least one polymer compound selected from polypyrrole, polyacetylene, polyphenylene, polythiophene, polyaniline, and polyparaphenylenevinylene. 2. The printed wiring board according to 1.
〜１００μｍの範囲内であることを特徴とする請求項１
に記載のプリント配線板。3. The thickness of the conductive polymer layer is 0.1
2. The method according to claim 1, wherein the distance is in the range of about 100 .mu.m.
A printed wiring board according to claim 1.
ことを特徴とする請求項１に記載のプリント配線板。4. The printed wiring board according to claim 1, wherein the insulating substrate is a resin insulating substrate.
ポリマー層を介して形成されていることを特徴とする請
求項１に記載のプリント配線板。5. The printed wiring board according to claim 1, wherein the conductive circuit is formed via a conductive polymer layer on a resin insulating layer.
ト配線板の製造方法に当たり、その製造工程の中に少な
くとも下記〜の工程； 絶縁基板上に、樹脂絶縁層を介して導電性ポリマー層
を形成する工程、 前記導電性ポリマー層上にめっきレジストを形成する
工程、 めっきレジストが形成された前記導電性ポリマー上
に、電気めっきにより導体層を形成する工程、 前記めっきレジストを剥離した後、導電性ポリマーを
溶解または分解し、該めっきレジスト下の導電性ポリマ
ーを除去する工程、を含むことを特徴とするプリント配
線板の製造方法。6. A method for manufacturing a printed wiring board having a conductor circuit on an insulating substrate, wherein at least the following steps are included in the manufacturing process: A conductive polymer layer is formed on the insulating substrate via a resin insulating layer. Forming; forming a plating resist on the conductive polymer layer; forming a conductive layer by electroplating on the conductive polymer on which the plating resist is formed; Dissolving or decomposing the conductive polymer to remove the conductive polymer under the plating resist.
ル、ポリアセチレン、ポリフェニレン、ポリチオフェ
ン、ポリアニリン、およびポリパラフェレンビニレンか
ら選ばれる少なくとも１種の高分子化合物を用いて形成
することを特徴とする請求項４に記載のプリント配線板
の製造方法。7. The conductive polymer layer is formed using at least one polymer compound selected from polypyrrole, polyacetylene, polyphenylene, polythiophene, polyaniline, and polyparaphenylenevinylene. 5. The method for manufacturing a printed wiring board according to 4.
は、有機溶媒、酸水溶液およびアルカリ水溶液から選ば
れる少なくとも１種の溶液を用いて行うことを特徴とす
る請求項４に記載のプリント配線板の製造方法。8. The printed wiring board according to claim 4, wherein the conductive polymer is dissolved or decomposed using at least one solution selected from an organic solvent, an aqueous acid solution and an aqueous alkaline solution. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37447398A JP2000196225A (en) | 1998-12-28 | 1998-12-28 | Printed wiring board and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37447398A JP2000196225A (en) | 1998-12-28 | 1998-12-28 | Printed wiring board and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000196225A true JP2000196225A (en) | 2000-07-14 |
Family
ID=18503911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37447398A Pending JP2000196225A (en) | 1998-12-28 | 1998-12-28 | Printed wiring board and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000196225A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009002232A1 (en) * | 2007-06-25 | 2008-12-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Continued telecommunication with weak links |
| CN103442519A (en) * | 2013-08-14 | 2013-12-11 | 上海淞渡电子有限公司 | Method for manufacturing printed wiring board by means of addition process |
| CN107645855A (en) * | 2016-07-20 | 2018-01-30 | 鹏鼎控股(深圳)股份有限公司 | Non-conductor electroplating circuit board and preparation method thereof |
-
1998
- 1998-12-28 JP JP37447398A patent/JP2000196225A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009002232A1 (en) * | 2007-06-25 | 2008-12-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Continued telecommunication with weak links |
| CN103442519A (en) * | 2013-08-14 | 2013-12-11 | 上海淞渡电子有限公司 | Method for manufacturing printed wiring board by means of addition process |
| CN107645855A (en) * | 2016-07-20 | 2018-01-30 | 鹏鼎控股(深圳)股份有限公司 | Non-conductor electroplating circuit board and preparation method thereof |
| CN107645855B (en) * | 2016-07-20 | 2020-01-07 | 庆鼎精密电子（淮安）有限公司 | Leadless electroplating circuit board and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3752161B2 (en) | Method for roughening copper surface of printed wiring board, printed wiring board, and manufacturing method thereof | |
| JPH11186729A (en) | Multilayered printed wiring board | |
| WO2010150310A1 (en) | Process for producing wiring board | |
| JP2000196225A (en) | Printed wiring board and its manufacture | |
| JP2002043753A (en) | Manufacturing method of multilayer printed circuit board | |
| JP4240243B2 (en) | Manufacturing method of build-up multilayer wiring board | |
| JP2000036660A (en) | Manufacture of build-up multilayer interconnection board | |
| JP3500977B2 (en) | Manufacturing method of double-sided circuit board | |
| JP5298740B2 (en) | Multilayer circuit board manufacturing method | |
| JP2000036659A (en) | Manufacture of build-up multilayer interconnection board | |
| JPH10215072A (en) | Manufacture of multilayer printed wiring board | |
| JP2000143967A (en) | Resin composite, printed circuit board and multilayer printed circuit board | |
| JP2000091742A (en) | Method for manufacturing printed-wiring board | |
| JPH098458A (en) | Printed-wiring board and manufacture thereof | |
| JP2011023428A (en) | Method for manufacturing composite, and composite | |
| JP2004235202A (en) | Via forming method in wiring board | |
| JP3222097B2 (en) | Manufacturing method of printed wiring board | |
| JP2000216521A (en) | Manufacture of wiring board and wiring board using the same | |
| JP2001085840A (en) | Method for manufacture of multilayer printed wiring board | |
| JP2003224367A (en) | High frequency printed wiring board and its manufacturing method | |
| JP2000077851A (en) | Manufacture of multilayer printed wiring board | |
| WO2020226125A1 (en) | Method for producing printed wiring board, and printed wiring board | |
| JP2000138452A (en) | Manufacture of multilayered printed wiring board | |
| JPH1168291A (en) | Printed wiring board and production thereof | |
| TWI342179B (en) | Method of manufacturing build-up printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051111 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20080620 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
| A02 | Decision of refusal |
Effective date: 20090203 Free format text: JAPANESE INTERMEDIATE CODE: A02 |