JP2000196108A - Manufacture of schottky barrier diode - Google Patents
Manufacture of schottky barrier diodeInfo
- Publication number
- JP2000196108A JP2000196108A JP10371697A JP37169798A JP2000196108A JP 2000196108 A JP2000196108 A JP 2000196108A JP 10371697 A JP10371697 A JP 10371697A JP 37169798 A JP37169798 A JP 37169798A JP 2000196108 A JP2000196108 A JP 2000196108A
- Authority
- JP
- Japan
- Prior art keywords
- barrier
- barrier metal
- sbd
- metal
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、２種類のバリヤメタル
を使用することにより製造工程を標準化できるショット
キー・バリヤ・ダイオードの製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a Schottky barrier diode which can standardize a manufacturing process by using two kinds of barrier metals.
【０００２】[0002]
【従来の技術】ショットキー・バリヤ・ダイオード（Sc
hottky Barrier Diode,以下ＳＢＤと略記する。）は、
金属と半導体とが接触している時、その接触部にできて
いるショットキーバリヤを利用して整流性を持たせたダ
イオードである。ＳＢＤは、キャリヤの蓄積電荷量が非
常に小さく、ターンオン時間、ターンオフ時間が極端に
短いという特徴を有し、そのため検波やミクサ用、高速
スイッチング用等多用途に使用されている。2. Description of the Related Art Schottky barrier diodes (Sc
hottky Barrier Diode, hereafter abbreviated as SBD. )
When a metal and a semiconductor are in contact with each other, the diode has a rectifying property using a Schottky barrier formed at the contact portion. The SBD has a feature that the amount of charge stored in a carrier is extremely small and the turn-on time and the turn-off time are extremely short. Therefore, the SBD is used for various purposes such as detection, a mixer, and high-speed switching.
【０００３】また、ショトキーバリヤを形成するバリヤ
メタルを種々選択することにより、順電圧降下（以下、
順電圧という。）の値、逆電圧を印加した時の逆方向漏
れ電流（以下、逆電流という。）値を変えた種々の仕様
のＳＢＤを設計することができる。In addition, by selecting various barrier metals forming a Schottky barrier, a forward voltage drop (hereinafter, referred to as a forward voltage drop) can be obtained.
It is called forward voltage. ) And a reverse leakage current (hereinafter referred to as a reverse current) when a reverse voltage is applied.
【０００４】例えば、順電圧を低くすることを優先した
ＳＢＤを設計するのであれば、バリヤメタルとして例え
ばチタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）の中から選択する。これらは金属・半導体接合の
障壁の高さであるいわゆるバリヤハイト（Barrier heig
ht）の低いグループである。また、逆電流を小さくした
いのであれば白金（Ｐｔ）、パラジウム（Pｄ）、アル
ミニウム（Ａｌ）の中から選択する。これらはバリヤハ
イトの高いグループである。[0004] For example, when designing an SBD in which priority is given to lowering the forward voltage, a barrier metal is selected from, for example, titanium (Ti), molybdenum (Mo), and tungsten (W). These are so-called barrier heights, which are the heights of the barriers at the metal-semiconductor junction.
ht). If it is desired to reduce the reverse current, it is selected from platinum (Pt), palladium (Pd), and aluminum (Al). These are high barrier height groups.
【０００５】ところで、順電圧を小さく、かつ、逆電流
が小さいＳＢＤが理想的であるが、これらの特性は互い
にトレードオフの関係にあるため、現実には要求される
特性値の範囲内で、できるだけ最適値が得られるよう設
計している。すなわち、最適値が得られるようなバリヤ
ハイトを有するバリヤメタルを選択して使用しているの
が現実である。By the way, an SBD having a small forward voltage and a small reverse current is ideal. However, since these characteristics are in a trade-off relationship with each other, actually, within the range of required characteristic values, It is designed to obtain the best possible value. That is, it is a reality that a barrier metal having a barrier height such that an optimum value is obtained is selected and used.
【０００６】図５乃至図７を参照して、この種のＳＢＤ
の製造工程について説明する。まず、図５に示すよう
に、半導体基板１に酸化膜２を形成し、後のエッチング
工程により開口部３を形成する。次に、図６に示すよう
に、ショトキーバリヤを形成するための選択された１種
類のバリヤメタル４を前記開口部３に被着する。次に、
所定の熱処理を施した後、図７に示すように、バリヤメ
タル４上及び半導体基板１の他方の主面にそれぞれ電極
５,６を形成して所定のＳＢＤを完成させる。Referring to FIGS. 5 to 7, this type of SBD
Will be described. First, as shown in FIG. 5, an oxide film 2 is formed on a semiconductor substrate 1, and an opening 3 is formed by a later etching process. Next, as shown in FIG. 6, one selected type of barrier metal 4 for forming a Schottky barrier is applied to the opening 3. next,
After performing a predetermined heat treatment, as shown in FIG. 7, electrodes 5 and 6 are formed on the barrier metal 4 and the other main surface of the semiconductor substrate 1, respectively, to complete a predetermined SBD.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上記従
来のＳＢＤの製造方法では、順電圧、逆電流といったＳ
ＢＤに要求される特性によって、バイヤハイトの異なる
バリヤメタルをその都度選択しなければならず、このた
め製造工程を標準化することが困難であった。However, in the above-mentioned conventional method for manufacturing an SBD, the SBD such as a forward voltage and a
Depending on the characteristics required for the BD, barrier metals having different via heights must be selected each time, which makes it difficult to standardize the manufacturing process.
【０００８】[0008]
【発明の目的】本発明は上記のような課題を解決すため
になされたもので、バリヤメタルの種類を固定し、その
後の処理工程で要求されるＳＢＤの特性を得ることがで
きるようにし、製造工程の標準化を可能としたＳＢＤの
製造方法を提供することを目的とするものである。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and to fix the type of barrier metal so as to obtain the SBD characteristics required in subsequent processing steps. It is an object of the present invention to provide a method of manufacturing an SBD that enables standardization of a process.
【０００９】[0009]
【課題を解決するための手段】第1の発明は、半導体基
板の一方の主面に設けた絶縁膜の開口部に拡散係数Ａを
有する第１のバリヤメタルを被着する第１の工程と、次
いで、前記第１のバリヤメタルの上面に、拡散係数Ｂが
前記拡散係数Ａとの関係でＡ＜Ｂとなる第２のバリヤメ
タルを被着する第２の工程と、次いで、前記第１及び第
２の工程を経た半導体基板に熱処理を施す第３の工程と
を含むことを特徴とするものである。According to a first aspect of the present invention, there is provided a first step of depositing a first barrier metal having a diffusion coefficient A into an opening of an insulating film provided on one main surface of a semiconductor substrate; Next, a second step of applying a second barrier metal having a diffusion coefficient B satisfying A <B in relation to the diffusion coefficient A on the upper surface of the first barrier metal; and then, applying the first and second barrier metals. And a third step of performing a heat treatment on the semiconductor substrate having undergone the steps (a) to (c).
【００１０】第２の発明は、第１のバリヤメタルとし
て、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステ
ン（Ｗ）のうちからいずれか１つの金属を選択し、第２
のバリヤメタルとして白金（Ｐｔ）、パラジウム（Ｐ
ｄ）、アルミニウム（Ａｌ）のうちからいずれか１つの
金属を選択することを特徴とするものである。According to a second aspect of the present invention, any one of titanium (Ti), molybdenum (Mo), and tungsten (W) is selected as the first barrier metal,
Platinum (Pt) and Palladium (P
d) and one of aluminum (Al) is selected.
【００１１】第３の発明は、第１のバリヤメタルとし
て、Ｔｉを選択し、第２のバリヤメタルとしてＡｌを選
択することを特徴とするものである。The third invention is characterized in that Ti is selected as the first barrier metal and Al is selected as the second barrier metal.
【００１２】[0012]
【実施例】以下に本発明の一実施例を、図を参照して説
明する。まず、本発明の特徴は、少なくとも２種類のバ
リヤハイトの異なるバリヤメタルを半導体基板の表面に
順次積層して、その後の熱処理によって所望するバリヤ
ハイトのＳＢＤを得ることである。図１において、従来
と同様に半導体基板１に酸化膜２を形成し、後のエッチ
ング工程により開口部３を形成する。なお、実際の工程
では円板状の半導体基板１の中に多数の素子を形成する
が、以下の説明ではその中の１素子分について説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. First, a feature of the present invention is that at least two types of barrier metals having different barrier heights are sequentially laminated on the surface of a semiconductor substrate, and a subsequent heat treatment is performed to obtain a desired barrier height SBD. In FIG. 1, an oxide film 2 is formed on a semiconductor substrate 1 in the same manner as in the related art, and an opening 3 is formed by a later etching process. In the actual process, a large number of elements are formed in the disc-shaped semiconductor substrate 1. In the following description, only one of the elements will be described.
【００１３】次に、図２に示すように、ショトキーバリ
ヤを形成するための選択された第１のバリヤメタル４１
を前記開口部３に、スパッタ法若しくは蒸着法等の公知
の方法で被着する。Next, as shown in FIG. 2, a selected first barrier metal 41 for forming a Schottky barrier is formed.
Is applied to the opening 3 by a known method such as a sputtering method or a vapor deposition method.
【００１４】次に、第１のバリヤメタル４１上に、選択
された第２のバリヤメタル４２を上記と同様の方法で被
着する。この時、第１のバリヤメタル４１の半導体基板
１中への拡散速度（拡散係数）よりも第２のバリヤメタ
ル４２の方が、拡散速度の速い、すなわち拡散係数の大
きいバリヤメタルを選択することが重要である。Next, the selected second barrier metal 42 is deposited on the first barrier metal 41 in the same manner as described above. At this time, it is important that the second barrier metal 42 has a higher diffusion rate, that is, a barrier metal having a larger diffusion coefficient than the diffusion rate (diffusion coefficient) of the first barrier metal 41 into the semiconductor substrate 1. is there.
【００１５】なお、ここでは、半導体基板１中への拡散
速度が相対的に遅いものを拡散係数が小さいと、半導体
基板１中への拡散速度が相対的に速いものを拡散係数が
大きいと定義する。Here, the diffusion coefficient into the semiconductor substrate 1 is defined as a small diffusion coefficient when the diffusion rate is relatively low, and the diffusion coefficient into the semiconductor substrate 1 is defined as a large diffusion coefficient when the diffusion rate is relatively high. I do.
【００１６】本発明の実施例の１つとして、第１のバリ
ヤメタル４１をＴｉ、第２のバリヤメタル４２としてＡ
ｌを選択し、開口部３への被着の膜厚をそれぞれ２００
０オングストロームとした。In one embodiment of the present invention, the first barrier metal 41 is Ti, and the second barrier metal 42 is A
1 is selected and the thickness of the film deposited on the opening 3 is 200
0 angstrom.
【００１７】次に、所定の熱処理を施すことによって、
第１のバリヤメタル４１と第２のバリヤメタル４２が半
導体基板１中に拡散される。ところで、熱処理時間
（ｔ）と、第１及び第２のバリヤメタルの合成されたバ
リヤハイト（φ）との関係は、本発明者の実験により図
４に示すような結果であった。Next, by performing a predetermined heat treatment,
First barrier metal 41 and second barrier metal 42 are diffused into semiconductor substrate 1. By the way, the relationship between the heat treatment time (t) and the barrier height (φ) in which the first and second barrier metals are synthesized was as shown in FIG.
【００１８】すなわち、図４は横軸に熱処理時間
（ｔ）、縦軸にバリヤハイト（φ）を採り、目盛りは任
意であるが、これらはバリヤメタル４１,４２の組み合
わせにより種々の値を採ることが可能であった。１つの
実験例では、横軸をフルスケールで６０分、縦軸のバリ
ヤハイトを０.５０〜０．７０（φ）とした。That is, FIG. 4 shows the heat treatment time (t) on the horizontal axis and the barrier height (φ) on the vertical axis, and the scale is arbitrary. These values may be various values depending on the combination of the barrier metals 41 and 42. It was possible. In one experimental example, the horizontal axis was 60 minutes in full scale, and the barrier height on the vertical axis was 0.50 to 0.70 (φ).
【００１９】また、図４における直線Ｌは、第１のバリ
ヤメタル４１と第２のバリヤメタル４２の拡散係数の相
違から熱処理時間が短い時は、第１のバリヤメタル４１
のバリヤハイトに近く、熱処理時間が長くなると、第２
のバリヤメタル４２のバリヤハイトに近づく値となるこ
とを示している。The straight line L in FIG. 4 indicates the first barrier metal 41 when the heat treatment time is short due to the difference in diffusion coefficient between the first barrier metal 41 and the second barrier metal 42.
When the heat treatment time is long, the second
The value approaches the barrier height of the barrier metal 42 of FIG.
【００２０】次に、図３に示すように、第２のバリヤメ
タル４２上及び半導体基板１の他方の主面にそれぞれ電
極５,６を形成する。最後に、図示を省略したが、上記
の半導体チップに他の部材を接続して所定のＳＢＤを完
成させる。Next, as shown in FIG. 3, electrodes 5 and 6 are formed on the second barrier metal 42 and on the other main surface of the semiconductor substrate 1, respectively. Finally, although not shown, another member is connected to the semiconductor chip to complete a predetermined SBD.
【００２１】本発明は、図４に示したグラフからも分か
るように、バリヤハイトの異なる２種類のバリヤメタル
４１,４２を選択することによりそれらのバリヤハイト
の合成された種々のＳＢＤを得ることができる。According to the present invention, as can be seen from the graph shown in FIG. 4, by selecting two types of barrier metals 41 and 42 having different barrier heights, various SBDs in which the barrier heights are synthesized can be obtained.
【００２２】なお、上記の実施例では、第１のバリヤメ
タル４１としてＴｉ、第２のバリヤメタル４２としてＡ
ｌを選択した。しかし、第１と第２のバリヤメタル４
１,４２の間で、バリヤハイトの数値の差が大きく、か
つ、半導体基板１中への拡散速度（拡散係数）の差があ
るものを２種類組み合わせることによって種々の値のバ
リヤハイトが得られるので、上記のＴｉとＡｌとの組み
合わせに限定されるものではない。In the above embodiment, Ti is used as the first barrier metal 41 and A is used as the second barrier metal 42.
l was selected. However, the first and second barrier metal 4
The barrier heights of various values can be obtained by combining two types having a large barrier height difference between 1, 42 and having a difference in diffusion rate (diffusion coefficient) into the semiconductor substrate 1. It is not limited to the combination of Ti and Al described above.
【００２３】例えば、第１のバリヤメタル４１としてＴ
ｉ、Ｍｏ、Ｗ等、第２のバリヤメタル４２としてＰｔ、
Ｐｄ、Ａｌ等が採用でき、これらの金属の中からそれぞ
れ１種類選択し、それを組み合わせて用いるようにすれ
ば良い。For example, as the first barrier metal 41, T
Pt as the second barrier metal 42 such as i, Mo, W, etc.
Pd, Al, or the like can be adopted, and one kind of each of these metals may be selected and used in combination.
【００２４】[0024]
【発明の効果】本発明は、上記のように、少なくとも２
種類のバリヤハイトの異なるバリヤメタルを半導体基板
の表面に順次積層して、その後の熱処理によって所望す
るバリヤハイトのＳＢＤを得るようにしたので、製造工
程が標準化できる。また、バリヤメタルの固有のバリヤ
ハイトに限定されることなく所望の順電圧及び逆電流の
値を有するＳＢＤを設計することが可能となる。According to the present invention, as described above, at least two
Barrier metals of different barrier heights are sequentially laminated on the surface of the semiconductor substrate, and a subsequent heat treatment is performed to obtain a desired barrier height SBD, so that the manufacturing process can be standardized. Further, it is possible to design an SBD having desired forward voltage and reverse current values without being limited to the barrier height inherent to the barrier metal.
【図１】本発明の製造方法を説明するための第１の工程
図である。FIG. 1 is a first process chart for explaining a manufacturing method of the present invention.
【図２】上記の方法を説明するための第２の工程図であ
る。FIG. 2 is a second process chart for explaining the above method.
【図３】上記の方法を説明するための第３の工程図であ
る。FIG. 3 is a third process chart for explaining the above method.
【図４】本発明の第１のバリヤメタルと第２のバリヤメ
タルを組み合わせて熱処理した場合の熱処理時間と合成
されたバリヤハイトとの関係を示すグラフである。FIG. 4 is a graph showing a relationship between a heat treatment time and a synthesized barrier height when a first barrier metal and a second barrier metal of the present invention are heat-treated in combination.
【図５】従来のＳＢＤの製造方法を説明するための第１
の工程図である。FIG. 5 is a first view for explaining a conventional method of manufacturing an SBD.
FIG.
【図６】上記従来の製造方法を説明するための第２の工
程図である。FIG. 6 is a second process chart for explaining the conventional manufacturing method.
【図７】上記従来の製造方法を説明するための第３の工
程図である。FIG. 7 is a third process diagram for describing the conventional manufacturing method.
１ 半導体基板 ２ 酸化膜 ３ 開口部 ５ 電極金属 ６ 電極金属 ４１ 第１のバリヤメタル ４２ 第２のバリヤメタル Reference Signs List 1 semiconductor substrate 2 oxide film 3 opening 5 electrode metal 6 electrode metal 41 first barrier metal 42 second barrier metal
Claims (3)
開口部に拡散係数Ａを有する第１のバリヤメタルを被着
する第１の工程と、 次いで、前記第１のバリヤメタルの上面に、拡散係数Ｂ
が前記拡散係数Ａとの関係でＡ＜Ｂとなる第２のバリヤ
メタルを被着する第２の工程と、 次いで、前記第１及び第２の工程を経た半導体基板に熱
処理を施す第３の工程とを含むことを特徴とするショッ
トキー・バリヤ・ダイオードの製造方法。A first step of applying a first barrier metal having a diffusion coefficient A to an opening of an insulating film provided on one main surface of a semiconductor substrate; and a step of applying a first barrier metal on an upper surface of the first barrier metal. , Diffusion coefficient B
A second step of applying a second barrier metal that satisfies A <B in relation to the diffusion coefficient A; and a third step of performing a heat treatment on the semiconductor substrate that has undergone the first and second steps. And a method for manufacturing a Schottky barrier diode.
ｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）のうち
からいずれか１つの金属を選択し、第２のバリヤメタル
として白金（Ｐｔ）、パラジウム（Ｐｄ）、アルミニウ
ム（Ａｌ）のうちからいずれか１つの金属を選択するこ
とを特徴とする請求項１に記載のショットキー・バリヤ
・ダイオードの製造方法。2. Titanium (T) is used as a first barrier metal.
i), any one of molybdenum (Mo) and tungsten (W) is selected, and any one of platinum (Pt), palladium (Pd), and aluminum (Al) is used as a second barrier metal. 2. The method according to claim 1, wherein a metal is selected.
し、第２のバリヤメタルとしてＡｌを選択することを特
徴とする請求項１に記載のショットキー・バリヤ・ダイ
オードの製造方法。3. The method according to claim 1, wherein Ti is selected as the first barrier metal, and Al is selected as the second barrier metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10371697A JP2000196108A (en) | 1998-12-28 | 1998-12-28 | Manufacture of schottky barrier diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10371697A JP2000196108A (en) | 1998-12-28 | 1998-12-28 | Manufacture of schottky barrier diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000196108A true JP2000196108A (en) | 2000-07-14 |
Family
ID=18499154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10371697A Pending JP2000196108A (en) | 1998-12-28 | 1998-12-28 | Manufacture of schottky barrier diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000196108A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110159675A1 (en) * | 2006-03-07 | 2011-06-30 | Vishay-Siliconix | PROCESS FOR FORMING SCHOTTKY RECTIFIER WITH PtNi SILICIDE SCHOTTKY BARRIER |
| JP2013232564A (en) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | Semiconductor device and semiconductor device manufacturing method |
| CN115799065A (en) * | 2022-11-17 | 2023-03-14 | 扬州国宇电子有限公司 | Preparation method of TiSi potential barrier |
-
1998
- 1998-12-28 JP JP10371697A patent/JP2000196108A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110159675A1 (en) * | 2006-03-07 | 2011-06-30 | Vishay-Siliconix | PROCESS FOR FORMING SCHOTTKY RECTIFIER WITH PtNi SILICIDE SCHOTTKY BARRIER |
| US8895424B2 (en) * | 2006-03-07 | 2014-11-25 | Siliconix Technology C. V. | Process for forming schottky rectifier with PtNi silicide schottky barrier |
| JP2013232564A (en) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | Semiconductor device and semiconductor device manufacturing method |
| CN115799065A (en) * | 2022-11-17 | 2023-03-14 | 扬州国宇电子有限公司 | Preparation method of TiSi potential barrier |
| CN115799065B (en) * | 2022-11-17 | 2024-01-23 | 扬州国宇电子有限公司 | Preparation method of TiSi potential barrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9627552B2 (en) | Molybdenum barrier metal for SiC Schottky diode and process of manufacture | |
| JP4160752B2 (en) | Semiconductor device made of silicon carbide and method of manufacturing the same | |
| US3668481A (en) | A hot carrier pn-diode | |
| US20020020893A1 (en) | Monolithic assembly of semiconductor components including a fast diode | |
| US20020102809A1 (en) | Method of making a mim capacitor with self-passivating plates | |
| EP0804802B1 (en) | A method of producing an ohmic contact for a semiconductor device | |
| US6603153B2 (en) | Fast recovery diode and method for its manufacture | |
| US4574298A (en) | III-V Compound semiconductor device | |
| US20030227050A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH02275624A (en) | Ohmic electrode and its forming method | |
| US7166894B2 (en) | Schottky power diode with SiCOI substrate and process for making such diode | |
| US6727525B1 (en) | Diode comprising a metal semiconductor contact and a method for the production thereof | |
| JP2000196108A (en) | Manufacture of schottky barrier diode | |
| US6667495B2 (en) | Semiconductor configuration with ohmic contact-connection and method for contact-connecting a semiconductor configuration | |
| US6002144A (en) | Zener diode semiconductor device with contact portions | |
| JP2006120761A (en) | Semiconductor device manufacturing method | |
| JP2002083954A (en) | Integrated circuit member and its manufacturing method | |
| JPH07147418A (en) | Diode | |
| JP2000174293A (en) | Schottky barrier semiconductor device and manufacture thereof | |
| JPH03102819A (en) | Manufacture of semiconductor device | |
| CN210866186U (en) | VDMOS field effect transistor with low EMI | |
| JP4302329B2 (en) | Semiconductor device | |
| US7507620B2 (en) | Low-capacity vertical diode | |
| GB2079050A (en) | Schottky contacts | |
| JPH08236791A (en) | Schottky barrier semiconductor device |