JP2000188441A - 光半導体装置及びその製造方法 - Google Patents
光半導体装置及びその製造方法Info
- Publication number
- JP2000188441A JP2000188441A JP10366220A JP36622098A JP2000188441A JP 2000188441 A JP2000188441 A JP 2000188441A JP 10366220 A JP10366220 A JP 10366220A JP 36622098 A JP36622098 A JP 36622098A JP 2000188441 A JP2000188441 A JP 2000188441A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- core layer
- stripe
- face
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 光半導体装置及びその製造方法に関し、スト
ライプ構造体に於けるコア層の成長を平坦な基板上と殆
ど同じ状態で実施しながらコア層端面が斜めの構造とな
るようにする。 【解決手段】 上下をバッファ層３３（クラッド層）並
びにクラッド層３５で挟まれたストライプのコア層３４
に於ける少なくとも一方の端面が装置の端面から離隔し
た位置で終端され且つ該終端面がコア層３４の水平面に
対して（１１１）面の成長斜面をなすと共にストライプ
のコア層３４の両側面はメサ・エッチング面になってい
る。
ライプ構造体に於けるコア層の成長を平坦な基板上と殆
ど同じ状態で実施しながらコア層端面が斜めの構造とな
るようにする。 【解決手段】 上下をバッファ層３３（クラッド層）並
びにクラッド層３５で挟まれたストライプのコア層３４
に於ける少なくとも一方の端面が装置の端面から離隔し
た位置で終端され且つ該終端面がコア層３４の水平面に
対して（１１１）面の成長斜面をなすと共にストライプ
のコア層３４の両側面はメサ・エッチング面になってい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、光ファイバ通信な
どに用いられるＤＦＢ（ｄｉｓｔｒｉｂｕｔｅｄｆｅｅ
ｄｂａｃｋ）レーザ、光変調器、光増幅器など無反射端
面を必要とする光半導体装置及びその製造方法に関す
る。
どに用いられるＤＦＢ（ｄｉｓｔｒｉｂｕｔｅｄｆｅｅ
ｄｂａｃｋ）レーザ、光変調器、光増幅器など無反射端
面を必要とする光半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】光半導体装置に於ける無反射端面の端面
反射率を低減する手段は幾つか存在するが、無反射コー
ティング膜及び窓構造と呼ばれ導波路のコア層を端面ま
で設けない構造は、広い波長範囲に亙って端面反射率を
低く抑えるのに有効な構造として知られている。
反射率を低減する手段は幾つか存在するが、無反射コー
ティング膜及び窓構造と呼ばれ導波路のコア層を端面ま
で設けない構造は、広い波長範囲に亙って端面反射率を
低く抑えるのに有効な構造として知られている。
【０００３】図１４は端面反射率を低減した無反射端面
をもつ光半導体装置を表す要部切断平面図であり、図に
於いて、１は導波路、１Ａは導波路のコア、２は無反射
コーティング膜、３は窓構造をそれぞれ示し、そして、
この窓構造３を作成するにも幾つかの手段が存在する。
をもつ光半導体装置を表す要部切断平面図であり、図に
於いて、１は導波路、１Ａは導波路のコア、２は無反射
コーティング膜、３は窓構造をそれぞれ示し、そして、
この窓構造３を作成するにも幾つかの手段が存在する。
【０００４】図１５は窓構造の作成工程を説明する為の
工程要所に於ける光半導体装置を表す要部切断斜面図で
ある。尚、この例では、導波路のコア層を含むストライ
プ構造体をエッチングに依って形成している。
工程要所に於ける光半導体装置を表す要部切断斜面図で
ある。尚、この例では、導波路のコア層を含むストライ
プ構造体をエッチングに依って形成している。
【０００５】図１５（Ａ）参照 （１）基板１１にバッファ層１２、コア層（活性層）１
３、クラッド層１４を積層成長する。
３、クラッド層１４を積層成長する。
【０００６】図１５（Ｂ）参照 （２）クラッド層１４の表面から基板１１に達するエッ
チングを行って、端面に欠如部分をもつストライプ構造
体１５を形成する。
チングを行って、端面に欠如部分をもつストライプ構造
体１５を形成する。
【０００７】図１５（Ｃ）参照 （３）ストライプ構造体１５の両脇を埋め込む電流ブロ
ック層（区分せず）及び端面の欠如部分も含めて全体を
埋め込む平坦化クラッド層１６を成長する。
ック層（区分せず）及び端面の欠如部分も含めて全体を
埋め込む平坦化クラッド層１６を成長する。
【０００８】図１５について説明したストライプ構造体
１５を形成する方法に於いては、バッファ層１２、コア
層１３、クラッド層１４を平坦な基板１１上に成長させ
ることができる点が大きな利点になっているが、窓構造
を形成する際、エッチング法を適用しているので、意図
的に必要な手段を採らなければ端面は殆ど垂直な角度と
なって、反射率が低い無反射端面の実現は困難である。
１５を形成する方法に於いては、バッファ層１２、コア
層１３、クラッド層１４を平坦な基板１１上に成長させ
ることができる点が大きな利点になっているが、窓構造
を形成する際、エッチング法を適用しているので、意図
的に必要な手段を採らなければ端面は殆ど垂直な角度と
なって、反射率が低い無反射端面の実現は困難である。
【０００９】図１６は窓構造の他の作成工程を説明する
為の工程要所に於ける光半導体装置を表す要部切断斜面
図である（要すれば「加藤他、１９９４年電子情報通信
学会春季大会Ｃ−２２６」を参照）。尚、この例では、
ストライプ構造体を選択成長に依って形成していて、一
般に狭幅選択成長と呼ばれている。
為の工程要所に於ける光半導体装置を表す要部切断斜面
図である（要すれば「加藤他、１９９４年電子情報通信
学会春季大会Ｃ−２２６」を参照）。尚、この例では、
ストライプ構造体を選択成長に依って形成していて、一
般に狭幅選択成長と呼ばれている。
【００１０】図１６（Ａ）参照 （１）基板２１に選択成長用マスク２２を形成する。こ
の選択成長用マスク２２はストライプ構造体の下地（基
板２１）露出用開口２３をもち、そのストライプ構造体
の下地露出用開口２３は、ストライプ構造体の欠如部分
を生成させる為、両端が選択成長用マスク２２の一部２
２Ａで覆われている。
の選択成長用マスク２２はストライプ構造体の下地（基
板２１）露出用開口２３をもち、そのストライプ構造体
の下地露出用開口２３は、ストライプ構造体の欠如部分
を生成させる為、両端が選択成長用マスク２２の一部２
２Ａで覆われている。
【００１１】図１６（Ｂ）参照 （２）バッファ層２４、コア層２５、クラッド層２６を
成長させ、端面に欠如部分をもつストライプ構造体２７
を形成する。尚、選択成長用マスク２２が図に見られる
構成の場合、その外側に露出されている基板２１の表面
にもストライプ構造体２７と同様にバッファ層２４、コ
ア層２５、クラッド層２６が成長されるのであるが図示
を省略してある。
成長させ、端面に欠如部分をもつストライプ構造体２７
を形成する。尚、選択成長用マスク２２が図に見られる
構成の場合、その外側に露出されている基板２１の表面
にもストライプ構造体２７と同様にバッファ層２４、コ
ア層２５、クラッド層２６が成長されるのであるが図示
を省略してある。
【００１２】図１６（Ｃ）参照 （３）選択成長用マスク２２を除去した後、端面の欠如
部分も含めて全体を埋め込む平坦化クラッド層２８を成
長する。
部分も含めて全体を埋め込む平坦化クラッド層２８を成
長する。
【００１３】図１６について説明したストライプ構造体
２７を形成する方法に於いては、ストライプ構造体２７
を構成するバッファ層２４、コア層２５、クラッド層２
６を狭い領域に選択成長させる為、成長させた各成長層
が平坦になり難く、また、成長層が台形になるので、成
長が進行するにつれて組成や成長速度が変化する旨の性
質がある為、成長条件がかなり制限されてしまい、更に
また、ストライプ構造をバットジョイントで接続する光
半導体装置の作成にはプロセス的整合をとることが困難
である。
２７を形成する方法に於いては、ストライプ構造体２７
を構成するバッファ層２４、コア層２５、クラッド層２
６を狭い領域に選択成長させる為、成長させた各成長層
が平坦になり難く、また、成長層が台形になるので、成
長が進行するにつれて組成や成長速度が変化する旨の性
質がある為、成長条件がかなり制限されてしまい、更に
また、ストライプ構造をバットジョイントで接続する光
半導体装置の作成にはプロセス的整合をとることが困難
である。
【００１４】然しながら、図１６について説明した方法
でストライプ構造体２７を（０１１）方向に形成した場
合、コア層２５が終端に於いて自動的に（１１１）Ａ面
と垂直から傾いた構造になる為、更に低反射率化される
旨の利点がある。
でストライプ構造体２７を（０１１）方向に形成した場
合、コア層２５が終端に於いて自動的に（１１１）Ａ面
と垂直から傾いた構造になる為、更に低反射率化される
旨の利点がある。
【００１５】
【発明が解決しようとする課題】本発明では、ストライ
プ構造体に於けるコア層の成長を平坦な基板上と殆ど同
じ状態で実施しながらコア層端面が斜めの構造となるよ
うにする。
プ構造体に於けるコア層の成長を平坦な基板上と殆ど同
じ状態で実施しながらコア層端面が斜めの構造となるよ
うにする。
【００１６】
【課題を解決するための手段】本発明では、ストライプ
構造体を構成する半導体層を選択成長させること、そし
て、成長された半導体層をエッチングしてストライプ化
することが基本になっている。
構造体を構成する半導体層を選択成長させること、そし
て、成長された半導体層をエッチングしてストライプ化
することが基本になっている。
【００１７】図１乃至図３は本発明の原理を解説する為
の工程要所に於ける光半導体装置を表す要部切断斜面図
であり、以下、これ等の図を参照しつつ説明する。
の工程要所に於ける光半導体装置を表す要部切断斜面図
であり、以下、これ等の図を参照しつつ説明する。
【００１８】図１（Ａ）参照 １−（１） 基板３１に於ける窓構造形成予定部分にのみ選択成長用
マスク３２を形成する。
マスク３２を形成する。
【００１９】図１（Ｂ）参照 １−（２） 選択成長用マスク３２を形成したままの状態に於いて、
バッファ層３３、コア層３４、クラッド層３５を成長さ
せる。
バッファ層３３、コア層３４、クラッド層３５を成長さ
せる。
【００２０】図２（Ａ）参照 ２−（１） 選択成長用マスク３２を除去してから、クラッド層３５
の表面から基板３１内に達するメサ・エッチングを行っ
てストライプ構造体３６を形成する。
の表面から基板３１内に達するメサ・エッチングを行っ
てストライプ構造体３６を形成する。
【００２１】図２（Ｂ）参照 ２−（２） ストライプ構造体３６の両脇を埋め込む半導体層（電流
ブロック層）を再成長させる。
ブロック層）を再成長させる。
【００２２】図３参照 ３−（１） 平坦化する為の半導体層を成長させてクラッド層３７と
する。尚、前記平坦化クラッド層３７は、ストライプ構
造体３６の両端に於ける窓部分も埋め込むように形成さ
れる。
する。尚、前記平坦化クラッド層３７は、ストライプ構
造体３６の両端に於ける窓部分も埋め込むように形成さ
れる。
【００２３】前記のようにして作成した光半導体装置に
於いて、ストライプ構造体３６に於ける長手方向側面
は、基板３１の表面に対して７０°〜９０°の角度をな
し、横断面で見ると台形になっている。
於いて、ストライプ構造体３６に於ける長手方向側面
は、基板３１の表面に対して７０°〜９０°の角度をな
し、横断面で見ると台形になっている。
【００２４】また、ストライプ構造体３６を縦断面で見
ると上下は殆ど平坦であって、端部は約５５°の傾斜で
終端され、その端面と光半導体装置端面との間は平坦化
クラッド層３７の材料と同じ材料で埋め込まれた構造に
なっている。
ると上下は殆ど平坦であって、端部は約５５°の傾斜で
終端され、その端面と光半導体装置端面との間は平坦化
クラッド層３７の材料と同じ材料で埋め込まれた構造に
なっている。
【００２５】前記したところから、本発明に依る光半導
体装置及びその製造方法では、 （１）上下をクラッド層（例えばバッファ層４３並びに
クラッド層４５）で挟まれたストライプのコア層（例え
ばコア層４４）に於ける少なくとも一方の端面が装置の
端面から離隔した位置で終端され且つ該終端面がコア層
水平面に対して（１１１）面の成長斜面をなすと共にス
トライプのコア層両側面はメサ・エッチング面であるこ
とを特徴とするか、又は、
体装置及びその製造方法では、 （１）上下をクラッド層（例えばバッファ層４３並びに
クラッド層４５）で挟まれたストライプのコア層（例え
ばコア層４４）に於ける少なくとも一方の端面が装置の
端面から離隔した位置で終端され且つ該終端面がコア層
水平面に対して（１１１）面の成長斜面をなすと共にス
トライプのコア層両側面はメサ・エッチング面であるこ
とを特徴とするか、又は、
【００２６】（２）前記（１）に於いて、コア層に於け
る少なくとも一方の終端面と装置の端面との間が上部ク
ラッド層と同一材料（例えばｐ−ＩｎＰ）で埋められて
なることを特徴とするか、又は、
る少なくとも一方の終端面と装置の端面との間が上部ク
ラッド層と同一材料（例えばｐ−ＩｎＰ）で埋められて
なることを特徴とするか、又は、
【００２７】（３）前記（１）或いは（２）に於いて、
コア層に於ける少なくとも一方の終端面に対抗する装置
の端面に成膜された低反射コーティング膜（無反射コー
ティング膜５１）を備えてなることを特徴とするか、又
は、
コア層に於ける少なくとも一方の終端面に対抗する装置
の端面に成膜された低反射コーティング膜（無反射コー
ティング膜５１）を備えてなることを特徴とするか、又
は、
【００２８】（４）前記（１）乃至（３）の何れか１に
於いて、厚さが連続的に変化している部分をもつコア層
を備えてなる（例えば実施の形態３を参照）ことを特徴
とするか、又は、
於いて、厚さが連続的に変化している部分をもつコア層
を備えてなる（例えば実施の形態３を参照）ことを特徴
とするか、又は、
【００２９】（５）前記（１）乃至（４）の何れか１に
於いて、材料が非連続に変化している部分をもつコア層
を備えてなる（例えば実施の形態４を参照）ことを特徴
とするか、又は、
於いて、材料が非連続に変化している部分をもつコア層
を備えてなる（例えば実施の形態４を参照）ことを特徴
とするか、又は、
【００３０】（６）前記（１）乃至（５）の何れか１に
於いて、ストライプのコア層に於ける両側面に形成され
た絶縁体（例えば実施の形態５に於ける絶縁膜５２）を
備えてなることを特徴とするか、又は、
於いて、ストライプのコア層に於ける両側面に形成され
た絶縁体（例えば実施の形態５に於ける絶縁膜５２）を
備えてなることを特徴とするか、又は、
【００３１】（７）コア層（例えばコア層４４）を含む
ストライプ構造体（例えばストライプ構造体４７）の端
面予定位置から装置端面予定位置の間を覆う選択成長用
マスク（例えば選択成長用マスク膜４２）を形成する工
程と、次いで、選択成長用マスク以外の全面に少なくと
もコア層を含む多層の半導体層（例えばバッファ層４
３、コア層（活性層）４４、クラッド層４５など）を積
層形成する工程と、次いで、積層形成された多層の半導
体層を所望の幅（例えば１〔μｍ〕）にエッチングして
コア層を含むストライプ構造体を形成する工程とが含ま
れてなることを特徴とするか、又は、
ストライプ構造体（例えばストライプ構造体４７）の端
面予定位置から装置端面予定位置の間を覆う選択成長用
マスク（例えば選択成長用マスク膜４２）を形成する工
程と、次いで、選択成長用マスク以外の全面に少なくと
もコア層を含む多層の半導体層（例えばバッファ層４
３、コア層（活性層）４４、クラッド層４５など）を積
層形成する工程と、次いで、積層形成された多層の半導
体層を所望の幅（例えば１〔μｍ〕）にエッチングして
コア層を含むストライプ構造体を形成する工程とが含ま
れてなることを特徴とするか、又は、
【００３２】（８）前記（７）に於いて、方形（例えば
正方形或いは長方形）をなす選択成長用マスクの一方の
辺が＜１１０＞に平行し且つた他方の辺が＜１−１０＞
に平行することが含まれてなることを特徴とするか、又
は、
正方形或いは長方形）をなす選択成長用マスクの一方の
辺が＜１１０＞に平行し且つた他方の辺が＜１−１０＞
に平行することが含まれてなることを特徴とするか、又
は、
【００３３】（９）前記（７）或いは（８）に於いて、
コア層を含むストライプ構造体の端面予定位置から装置
端面予定位置の間を覆う選択成長用マスクをストライプ
と直交する方向に延在させてなることを特徴とする。
コア層を含むストライプ構造体の端面予定位置から装置
端面予定位置の間を覆う選択成長用マスクをストライプ
と直交する方向に延在させてなることを特徴とする。
【００３４】前記手段を採ることに依り、ストライプ構
造体の端部は選択成長で実現させている為に（１１１）
面に近い斜面となり、半導体層を所要ストライプと同じ
幅をなす狭い面に選択成長させた場合と同様、窓構造を
形成した際の端面反射率低減効果は良好に維持され、し
かも、半導体層を選択成長させる際、結晶を成長させな
い領域は、窓構造を形成する微小な領域近傍に限定する
ことに依って、半導体層の大部分が平坦な基板上に成長
されるので、従来の狭幅選択成長の場合と比較して許容
できる結晶成長条件が極めて広くなり、また、成長と共
に組成や成長速度が変化することもなくなって光半導体
装置の製造は容易になる。
造体の端部は選択成長で実現させている為に（１１１）
面に近い斜面となり、半導体層を所要ストライプと同じ
幅をなす狭い面に選択成長させた場合と同様、窓構造を
形成した際の端面反射率低減効果は良好に維持され、し
かも、半導体層を選択成長させる際、結晶を成長させな
い領域は、窓構造を形成する微小な領域近傍に限定する
ことに依って、半導体層の大部分が平坦な基板上に成長
されるので、従来の狭幅選択成長の場合と比較して許容
できる結晶成長条件が極めて広くなり、また、成長と共
に組成や成長速度が変化することもなくなって光半導体
装置の製造は容易になる。
【００３５】
【発明の実施の形態】図４乃至図９は本発明に於ける実
施の形態１を説明する為の工程要所に於ける光増幅器を
表す要部切断面図であり、何れの図に於いても、（Ａ）
が縦断面（長手方向）図であり、（Ｂ）が横断面（短手
方向）図である。
施の形態１を説明する為の工程要所に於ける光増幅器を
表す要部切断面図であり、何れの図に於いても、（Ａ）
が縦断面（長手方向）図であり、（Ｂ）が横断面（短手
方向）図である。
【００３６】図４参照 ４−（１） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、ｎ
−ＩｎＰ基板４１上に厚さ２００〔ｎｍ〕のＳｉＯ2 膜
を形成する。
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、ｎ
−ＩｎＰ基板４１上に厚さ２００〔ｎｍ〕のＳｉＯ2 膜
を形成する。
【００３７】４−（２） リソグラフィ技術に於けるレジスト・プロセス、並び
に、エッチャントを緩衝フッ酸とするウエット・エッチ
ング法を適用することに依り、前記工程４−（１）に於
いて形成したＳｉＯ2 膜のエッチングを行って、窓構造
形成予定部分に２０〔μｍ〕×２０〔μｍ〕の四角形を
なす選択成長用マスク膜４２を形成する。
に、エッチャントを緩衝フッ酸とするウエット・エッチ
ング法を適用することに依り、前記工程４−（１）に於
いて形成したＳｉＯ2 膜のエッチングを行って、窓構造
形成予定部分に２０〔μｍ〕×２０〔μｍ〕の四角形を
なす選択成長用マスク膜４２を形成する。
【００３８】マスク膜４２の方向は一辺が＜１１０＞方
向になって、その一辺に直交する方向の一辺が＜１−１
０＞方向となるようにする。
向になって、その一辺に直交する方向の一辺が＜１−１
０＞方向となるようにする。
【００３９】図５参照 ５−（１） 有機金属化学気相成長（ｍｅｔａｌｏｒｇａｎｉｃ ｖ
ａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＭＯＶＰＥ）
法を適用することに依り、基板４１上にバッファ層４
３、コア層（活性層）４４、クラッド層４５を成長す
る。
ａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＭＯＶＰＥ）
法を適用することに依り、基板４１上にバッファ層４
３、コア層（活性層）４４、クラッド層４５を成長す
る。
【００４０】ここで成長した各半導体層について主要な
データを例示すると次の通りである。 バッファ層４３について 材料：ｎ−ＩｎＰ 不純物濃度：５×１０17〔cm-3〕 層厚：５００〔ｎｍ〕 コア層４４について 材料：ＩｎＧａＡｓＰ 層厚：２００〔ｎｍ〕 クラッド層４５について 材料：ｐ−ＩｎＰ 不純物濃度：５×１０17〔cm-3〕 層厚：５００〔ｎｍ〕
データを例示すると次の通りである。 バッファ層４３について 材料：ｎ−ＩｎＰ 不純物濃度：５×１０17〔cm-3〕 層厚：５００〔ｎｍ〕 コア層４４について 材料：ＩｎＧａＡｓＰ 層厚：２００〔ｎｍ〕 クラッド層４５について 材料：ｐ−ＩｎＰ 不純物濃度：５×１０17〔cm-3〕 層厚：５００〔ｎｍ〕
【００４１】この場合、各半導体層はマスク膜４２上に
は成長されず、そして、マスク膜４２の近傍では成長速
度が遅い（１１１）面が現れ、また、成長エリアの面積
や原料の拡散長に比較してマスク膜４２の面積が小さい
為、マスク膜４２上で消費されない原料が隣接領域に拡
散して成長層厚が増大する現象は殆ど生じない。尚、成
長させる各半導体層の平坦性を向上するには、半導体層
の成長中に例えばＣＨ3 ＣｌやＨＣｌなど塩素系ガスを
原料ガスと同時に成長室中に導入すると有効である。
は成長されず、そして、マスク膜４２の近傍では成長速
度が遅い（１１１）面が現れ、また、成長エリアの面積
や原料の拡散長に比較してマスク膜４２の面積が小さい
為、マスク膜４２上で消費されない原料が隣接領域に拡
散して成長層厚が増大する現象は殆ど生じない。尚、成
長させる各半導体層の平坦性を向上するには、半導体層
の成長中に例えばＣＨ3 ＣｌやＨＣｌなど塩素系ガスを
原料ガスと同時に成長室中に導入すると有効である。
【００４２】図６参照 ６−（１） フッ酸中に浸漬してＳｉＯ2 からなるマスク膜４２を除
去する。
去する。
【００４３】６−（２） ＣＶＤ法を適用することに依り、厚さが例えば２５０
〔ｎｍ〕のＳｉＯ2 膜を形成する。
〔ｎｍ〕のＳｉＯ2 膜を形成する。
【００４４】６−（３） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチャントを緩衝フッ酸とするウエット・エッチング
法を適用することに依り、マスク膜４２が存在して結晶
が成長されていない領域を通る幅１〔μｍ〕のＳｉＯ2
からなるストライプ・マスク膜４６を形成する。
エッチャントを緩衝フッ酸とするウエット・エッチング
法を適用することに依り、マスク膜４２が存在して結晶
が成長されていない領域を通る幅１〔μｍ〕のＳｉＯ2
からなるストライプ・マスク膜４６を形成する。
【００４５】エッチング・ガスをＣ2 Ｈ6 ／Ｈ2 ／Ｏ2
からなる混合ガスとするドライ・エッチング法を適用す
ることに依り、ストライプ・マスク膜４６をマスクとし
てクラッド層４５の表面から基板４１内に達するメサ・
エッチングを行って、高さ約１．５〔μｍ〕程度のスト
ライプ構造体４７を形成する。
からなる混合ガスとするドライ・エッチング法を適用す
ることに依り、ストライプ・マスク膜４６をマスクとし
てクラッド層４５の表面から基板４１内に達するメサ・
エッチングを行って、高さ約１．５〔μｍ〕程度のスト
ライプ構造体４７を形成する。
【００４６】図７参照 ７−（１） ＳｉＯ2 からなるストライプ・マスク膜４６を残した状
態でＭＯＶＰＥ法を適用することに依り、ｐ型層とｎ型
層とからなる電流ブロック層４８を形成してストライプ
構造体４７の両脇を埋める。
態でＭＯＶＰＥ法を適用することに依り、ｐ型層とｎ型
層とからなる電流ブロック層４８を形成してストライプ
構造体４７の両脇を埋める。
【００４７】電流ブロック層４８に於ける主要なデータ
を例示すると次の通りである。 ｐ型層について 材料：ｐ−ＩｎＰ 不純物濃度：２×１０18〔cm-3〕 ｎ型層について 材料：ｎ−ＩｎＰ 不純物濃度：２×１０18〔cm-3〕 尚、電流ブロック層４８の厚さは、高さが約１．５〔μ
ｍ〕程度であるストライプ構造体４７が埋め込めれば良
い。
を例示すると次の通りである。 ｐ型層について 材料：ｐ−ＩｎＰ 不純物濃度：２×１０18〔cm-3〕 ｎ型層について 材料：ｎ−ＩｎＰ 不純物濃度：２×１０18〔cm-3〕 尚、電流ブロック層４８の厚さは、高さが約１．５〔μ
ｍ〕程度であるストライプ構造体４７が埋め込めれば良
い。
【００４８】図８参照 ８−（１） フッ酸中に浸漬してＳｉＯ2 からなるストライプ・マス
ク膜４６を除去してからＭＯＶＰＥ法を適用することに
依り、全面に平坦化クラッド層４９及び電極コンタクト
層５０を形成して全体を埋める。
ク膜４６を除去してからＭＯＶＰＥ法を適用することに
依り、全面に平坦化クラッド層４９及び電極コンタクト
層５０を形成して全体を埋める。
【００４９】この場合、ストライプ構造体４７両端の欠
如部分も平坦化クラッド層４９で埋められるので窓構造
が実現される。
如部分も平坦化クラッド層４９で埋められるので窓構造
が実現される。
【００５０】平坦化クラッド層４９及び電極コンタクト
層５０に於ける主要なデータを例示すると次の通りであ
る。 平坦化クラッド層４９について 材料：ｐ−ＩｎＰ 不純物濃度：２×１０18〔cm-3〕 厚さ：２．５〔μｍ〕（ストライプ構造体４７上に於い
て） 電極コンタクト層５０について 材料：ｐ−ＩｎＧａＡｓ 不純物濃度：１×１０19〔cm-3〕 厚さ：５００〔ｎｍ〕 尚、ストライプ構造体４７の頂面に在るクラッド層４５
は平坦化クラッド層４９と同材料である為、図中で破線
で示してある。
層５０に於ける主要なデータを例示すると次の通りであ
る。 平坦化クラッド層４９について 材料：ｐ−ＩｎＰ 不純物濃度：２×１０18〔cm-3〕 厚さ：２．５〔μｍ〕（ストライプ構造体４７上に於い
て） 電極コンタクト層５０について 材料：ｐ−ＩｎＧａＡｓ 不純物濃度：１×１０19〔cm-3〕 厚さ：５００〔ｎｍ〕 尚、ストライプ構造体４７の頂面に在るクラッド層４５
は平坦化クラッド層４９と同材料である為、図中で破線
で示してある。
【００５１】図９参照 ９−（１） 図示しないが、ｐ側電極及びｎ側電極を形成してから、
窓の位置で劈開し、通常の技法を適用することに依り、
劈開面に無反射コーティング膜５１を形成して完成す
る。
窓の位置で劈開し、通常の技法を適用することに依り、
劈開面に無反射コーティング膜５１を形成して完成す
る。
【００５２】このようにして作成した光増幅器では、端
面反射率の低下に依って、より高注入状態まで、両端面
の反射で形成される共振器に依る波長に対する利得の変
動が抑止され、より高い利得を得ることができる。
面反射率の低下に依って、より高注入状態まで、両端面
の反射で形成される共振器に依る波長に対する利得の変
動が抑止され、より高い利得を得ることができる。
【００５３】また、光増幅器では、その偏波依存性が大
きな問題となるが、バルクの半導体層をコア層として用
いた場合、図１６について説明した従来の技術では、コ
ア層の下部と上部とで歪量が異なってしまう為に設計が
極めて難しいのであるが、前記実施の形態１も含め、本
発明に依った場合、窓構造の作成はストライプ構造体の
コア層の組成や厚さなどに殆ど影響を与えないので、平
坦な基板上に作成する場合と同様な設計が可能である。
きな問題となるが、バルクの半導体層をコア層として用
いた場合、図１６について説明した従来の技術では、コ
ア層の下部と上部とで歪量が異なってしまう為に設計が
極めて難しいのであるが、前記実施の形態１も含め、本
発明に依った場合、窓構造の作成はストライプ構造体の
コア層の組成や厚さなどに殆ど影響を与えないので、平
坦な基板上に作成する場合と同様な設計が可能である。
【００５４】実施の形態１に於いては、ストライプ構造
体４７を＜１１０＞方向に形成しているが、これを＜１
１０＞方向から数度例えば５°程度傾けても良く、この
ようにストライプ構造体４７を光増幅器の端面に対して
垂直から傾けることは更なる反射率低減に有効である。
尚、この場合であっても、選択成長用マスク膜４２の各
辺は＜１１０＞方向と＜１−１０＞方向になるように形
成する。
体４７を＜１１０＞方向に形成しているが、これを＜１
１０＞方向から数度例えば５°程度傾けても良く、この
ようにストライプ構造体４７を光増幅器の端面に対して
垂直から傾けることは更なる反射率低減に有効である。
尚、この場合であっても、選択成長用マスク膜４２の各
辺は＜１１０＞方向と＜１−１０＞方向になるように形
成する。
【００５５】因みに、従来の狭幅選択成長では、前記の
ような傾きをもたせた場合、ストライプ構造体の側面に
ステップを生じ易くなり、そのステップは光損失の原因
となるのであるが、本発明では、ストライプ構造体をド
ライ・エッチングで形成しているので、側面にステップ
が生じることはない。
ような傾きをもたせた場合、ストライプ構造体の側面に
ステップを生じ易くなり、そのステップは光損失の原因
となるのであるが、本発明では、ストライプ構造体をド
ライ・エッチングで形成しているので、側面にステップ
が生じることはない。
【００５６】図１０は本発明に於ける実施の形態２を説
明する為のλ／４シフトＤＦＢレーザを表す要部縦断面
図であり、図９に於いて用いた記号と同記号は同部分を
表すか或いは同じ意味を持つものとする。
明する為のλ／４シフトＤＦＢレーザを表す要部縦断面
図であり、図９に於いて用いた記号と同記号は同部分を
表すか或いは同じ意味を持つものとする。
【００５７】実施の形態２に依るλ／４シフトＤＦＢレ
ーザと実施の形態１で作成した光増幅器とで構成が相違
するところは、ｎ−ＩｎＰ基板４１の表面に回折格子４
１Ｇが形成してあること、ｎ−ＩｎＰからなるバッファ
層４３がｎ−ＩｎＧａＡｓＰを材料とするガイド層４３
Ｇになっていること、そして、コア層（活性層）４４が
量子井戸で構成されていることである。尚、４１Ｓはλ
／４位相シフトを指示している。
ーザと実施の形態１で作成した光増幅器とで構成が相違
するところは、ｎ−ＩｎＰ基板４１の表面に回折格子４
１Ｇが形成してあること、ｎ−ＩｎＰからなるバッファ
層４３がｎ−ＩｎＧａＡｓＰを材料とするガイド層４３
Ｇになっていること、そして、コア層（活性層）４４が
量子井戸で構成されていることである。尚、４１Ｓはλ
／４位相シフトを指示している。
【００５８】このλ／４シフトＤＦＢレーザを作成する
には、実施の形態１について説明した選択成長用マスク
膜４２を形成する前の段階でλ／４位相シフト４１Ｇを
もつ回折格子４１Ｇを形成し、次いで、λ／４位相シフ
ト４１Ｇを中央にして所定長の両端に窓構造を形成する
為の選択成長用マスク膜４２を形成する工程を採れば良
く、その後の工程は実施の形態１と同じである。
には、実施の形態１について説明した選択成長用マスク
膜４２を形成する前の段階でλ／４位相シフト４１Ｇを
もつ回折格子４１Ｇを形成し、次いで、λ／４位相シフ
ト４１Ｇを中央にして所定長の両端に窓構造を形成する
為の選択成長用マスク膜４２を形成する工程を採れば良
く、その後の工程は実施の形態１と同じである。
【００５９】本発明で採用している選択成長用マスク膜
４２が形成されている領域は狭いので、実施の形態１と
同様、先ず選択成長用マスク膜４２を形成し、それから
回折格子４１Ｇを形成することもできる。
４２が形成されている領域は狭いので、実施の形態１と
同様、先ず選択成長用マスク膜４２を形成し、それから
回折格子４１Ｇを形成することもできる。
【００６０】図１１は本発明に於ける実施の形態３を説
明する為の変調器集積化ＤＦＢレーザを表す要部説明図
であり、（Ａ）は縦断面図、（Ｂ）は横断面図、（Ｃ）
は平面説明図をそれぞれ示し、図１０に於いて用いた記
号と同記号は同部分を表すか或いは同じ意味を持つもの
とする。
明する為の変調器集積化ＤＦＢレーザを表す要部説明図
であり、（Ａ）は縦断面図、（Ｂ）は横断面図、（Ｃ）
は平面説明図をそれぞれ示し、図１０に於いて用いた記
号と同記号は同部分を表すか或いは同じ意味を持つもの
とする。
【００６１】実施の形態３に依る変調器集積化ＤＦＢレ
ーザと実施の形態２に依るＤＦＢレーザとで構成が相違
するところは、ＤＦＢレーザ部分６１に変調器部分６２
が集積化されていること、ｐ−ＩｎＧａＡｓ電極コンタ
クト層がＤＦＢレーザ部分の電極コンタクト層５０Ｌと
変調器部分の電極コンタクト層５０Ｍに分断されている
こと、窓構造は変調器部分６２の端面近傍にのみ形成さ
れていること、変調器部分６２の端面には無反射コーテ
ィング膜５１Ｍが形成され且つＤＦＢレーザ部分の端面
には高反射コーティング膜５１Ｌが形成されていること
である。
ーザと実施の形態２に依るＤＦＢレーザとで構成が相違
するところは、ＤＦＢレーザ部分６１に変調器部分６２
が集積化されていること、ｐ−ＩｎＧａＡｓ電極コンタ
クト層がＤＦＢレーザ部分の電極コンタクト層５０Ｌと
変調器部分の電極コンタクト層５０Ｍに分断されている
こと、窓構造は変調器部分６２の端面近傍にのみ形成さ
れていること、変調器部分６２の端面には無反射コーテ
ィング膜５１Ｍが形成され且つＤＦＢレーザ部分の端面
には高反射コーティング膜５１Ｌが形成されていること
である。
【００６２】また、変調器集積化ＤＦＢレーザを高速変
調可能とする為、実施の形態３に於いては、ストライプ
構造体の両脇を埋める電流ブロック層４８が高抵抗Ｉｎ
Ｐ層とｎ−ＩｎＰ層とが順に積層されたものからなって
いる。
調可能とする為、実施の形態３に於いては、ストライプ
構造体の両脇を埋める電流ブロック層４８が高抵抗Ｉｎ
Ｐ層とｎ−ＩｎＰ層とが順に積層されたものからなって
いる。
【００６３】実施の形態３に依る変調器集積化ＤＦＢレ
ーザを作成する際、選択成長に依ってＤＦＢレーザ部分
よりも変調器部分のエネルギ・バンド・ギャップが少し
大きくなるようにバンド・ギャップ制御を行っている
が、その選択成長用マスクの形成工程を利用して窓構造
形成の為の選択成長用マスクの形成を行っている。
ーザを作成する際、選択成長に依ってＤＦＢレーザ部分
よりも変調器部分のエネルギ・バンド・ギャップが少し
大きくなるようにバンド・ギャップ制御を行っている
が、その選択成長用マスクの形成工程を利用して窓構造
形成の為の選択成長用マスクの形成を行っている。
【００６４】即ち、図１１（Ｃ）に見られるように成長
層のバンド・ギャップ波長を制御する為に形成するＳｉ
Ｏ2 からなるマスク膜４２Ｇと窓構造を形成する為の選
択成長用マスク膜４２とを一つのパターン・マスクを用
いて同じ工程で形成することができる。
層のバンド・ギャップ波長を制御する為に形成するＳｉ
Ｏ2 からなるマスク膜４２Ｇと窓構造を形成する為の選
択成長用マスク膜４２とを一つのパターン・マスクを用
いて同じ工程で形成することができる。
【００６５】図１２は本発明に於ける実施の形態４を説
明する為の変調器集積化ＤＦＢレーザを表す要部縦断面
図であり、図１１に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。
明する為の変調器集積化ＤＦＢレーザを表す要部縦断面
図であり、図１１に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。
【００６６】実施の形態４に依る変調器集積化ＤＦＢレ
ーザは、結晶再成長に依るバットジョイント法を採用し
て作成したところが実施の形態３に依る変調器集積化Ｄ
ＦＢレーザと相違している。
ーザは、結晶再成長に依るバットジョイント法を採用し
て作成したところが実施の形態３に依る変調器集積化Ｄ
ＦＢレーザと相違している。
【００６７】即ち、まず、ＤＦＢレーザ部分６１に在る
基板４１に回折格子４１Ｇを形成してから変調器部分６
２の端面近傍に窓構造を形成する為のＳｉＯ2 からなる
選択成長用マスク（図示せず）を形成し、その後、ｎ−
ＩｎＧａＡｓＰガイド層４３Ｇ、ＩｎＧａＡｓＰ歪み量
子井戸からなるコア層、ｐ−ＩｎＰクラッド層４５を形
成する。
基板４１に回折格子４１Ｇを形成してから変調器部分６
２の端面近傍に窓構造を形成する為のＳｉＯ2 からなる
選択成長用マスク（図示せず）を形成し、その後、ｎ−
ＩｎＧａＡｓＰガイド層４３Ｇ、ＩｎＧａＡｓＰ歪み量
子井戸からなるコア層、ｐ−ＩｎＰクラッド層４５を形
成する。
【００６８】ここで形成したコア層は、変調器部分６２
に於ける吸収層として形成するものであり、従って、こ
れをコア層４４Ｍとする。
に於ける吸収層として形成するものであり、従って、こ
れをコア層４４Ｍとする。
【００６９】次に、ＤＦＢレーザ部分６１のコア層４４
Ｍとｐ−ＩｎＰクラッド層４５を除去してからＩｎＧａ
ＡｓＰ歪み量子井戸からなるＤＦＢレーザの活性層とな
るコア層４４Ｌとｐ−ＩｎＰクラッド層４５を成長し、
以後、実施の形態３と同様、ＤＦＢレーザ部分６１及び
変調器部分６２をエッチングしてストライプ構造体に加
工し、両脇を電流ブロック層で埋め込み、全面に平坦化
クラッド層４９と電極コンタクト層を成長し、電極コン
タクト層のエッチングを行って電極コンタクト層５０Ｌ
及び５０Ｍに分断し、電極（図示せず）を形成してから
劈開し、高反射コーティング膜５１Ｌ及び無反射コーテ
ィング膜５１Ｍを形成して完成する。
Ｍとｐ−ＩｎＰクラッド層４５を除去してからＩｎＧａ
ＡｓＰ歪み量子井戸からなるＤＦＢレーザの活性層とな
るコア層４４Ｌとｐ−ＩｎＰクラッド層４５を成長し、
以後、実施の形態３と同様、ＤＦＢレーザ部分６１及び
変調器部分６２をエッチングしてストライプ構造体に加
工し、両脇を電流ブロック層で埋め込み、全面に平坦化
クラッド層４９と電極コンタクト層を成長し、電極コン
タクト層のエッチングを行って電極コンタクト層５０Ｌ
及び５０Ｍに分断し、電極（図示せず）を形成してから
劈開し、高反射コーティング膜５１Ｌ及び無反射コーテ
ィング膜５１Ｍを形成して完成する。
【００７０】通常、変調器集積化ＤＦＢレーザに於ける
限界性能を実現しようとする場合、ＤＦＢレーザ部分に
適合する半導体層構造と変調器部分に適合する半導体層
構造とが必要であり、従って、図１１について説明した
実施の形態３で適用した選択成長法では実現するのは困
難であるが、図１２について説明した実施の形態４で適
用したバットジョイント法を適用すれば可能である。
限界性能を実現しようとする場合、ＤＦＢレーザ部分に
適合する半導体層構造と変調器部分に適合する半導体層
構造とが必要であり、従って、図１１について説明した
実施の形態３で適用した選択成長法では実現するのは困
難であるが、図１２について説明した実施の形態４で適
用したバットジョイント法を適用すれば可能である。
【００７１】また、高性能の変調器集積化ＤＦＢレーザ
をバットジョイント法を適用して実現する場合、従来の
エッチングのみに依る方法では実現困難であった終端が
斜面になっている窓構造も、図１２について説明した実
施の形態４に依れば容易に形成することができる。
をバットジョイント法を適用して実現する場合、従来の
エッチングのみに依る方法では実現困難であった終端が
斜面になっている窓構造も、図１２について説明した実
施の形態４に依れば容易に形成することができる。
【００７２】図１３は本発明に於ける実施の形態５を説
明する為の工程要所に於けるハイ・メサ構造の電界吸収
型変調器を表す要部切断斜面図であり、図４乃至図９に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
明する為の工程要所に於けるハイ・メサ構造の電界吸収
型変調器を表す要部切断斜面図であり、図４乃至図９に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
【００７３】図１３（Ａ）参照 １３−（１） 図４及び図５について説明した実施の形態１に於ける工
程と全く同じ工程を実施して、ｎ−ＩｎＰ基板４１上に
選択成長用マスク膜４２を形成してからバッファ層４
３、コア層４４、クラッド層４５を形成し、その後、選
択成長用マスク膜４２を除去する。
程と全く同じ工程を実施して、ｎ−ＩｎＰ基板４１上に
選択成長用マスク膜４２を形成してからバッファ層４
３、コア層４４、クラッド層４５を形成し、その後、選
択成長用マスク膜４２を除去する。
【００７４】１３−（２） 実施の形態１では、次の工程として、ストライプ構造体
４７を形成する為のメサ・エッチングを実施するのであ
るが、本実施の形態では、再びＭＯＶＰＥ法を適用する
ことに依り、クラッド層４９及び電極コンタクト層５０
を形成する。
４７を形成する為のメサ・エッチングを実施するのであ
るが、本実施の形態では、再びＭＯＶＰＥ法を適用する
ことに依り、クラッド層４９及び電極コンタクト層５０
を形成する。
【００７５】本実施の形態に於いても、クラッド層４９
及び電極コンタクト層５０の材料は、実施の形態１と同
様、ｐ−ＩｎＰ及びｐ−ＩｎＧａＡｓを用いてよい。
及び電極コンタクト層５０の材料は、実施の形態１と同
様、ｐ−ＩｎＰ及びｐ−ＩｎＧａＡｓを用いてよい。
【００７６】図１３（Ｂ）参照 １３−（３） ＣＶＤ法を適用することに依り、ＳｉＯ2 膜を形成し、
リソグラフィ技術を適用することに依り、ＳｉＯ2 膜の
パターニングを行なって、窓構造形成予定領域を通る幅
２〔μｍ〕のストライプ・マスク膜を形成する。
リソグラフィ技術を適用することに依り、ＳｉＯ2 膜の
パターニングを行なって、窓構造形成予定領域を通る幅
２〔μｍ〕のストライプ・マスク膜を形成する。
【００７７】１３−（４） エッチング・ガスをＣ2 Ｈ6 ／Ｈ2 ／Ｏ2 からなる混合
ガスとするドライ・エッチング法を適用することに依
り、ストライプ・マスク膜をマスクとして電極コンタク
ト層５０の表面からコア層４４を越えて要すれば基板４
１内に達するメサ・エッチングを行って、高さ約３．５
〔μｍ〕程度に達するストライプ構造体４７を形成す
る。
ガスとするドライ・エッチング法を適用することに依
り、ストライプ・マスク膜をマスクとして電極コンタク
ト層５０の表面からコア層４４を越えて要すれば基板４
１内に達するメサ・エッチングを行って、高さ約３．５
〔μｍ〕程度に達するストライプ構造体４７を形成す
る。
【００７８】図１３（Ｃ）参照 １３−（５） クラッド層４９及び電極コンタクト層５０をもつハイ・
メサ構造のストライプ構造体４７を含む全面をＳｉＯ2
からなる絶縁膜５２で覆い、ストライプ構造体４７の頂
面に在る絶縁膜５２のみ除去してから電極を形成し、そ
の後、劈開工程などを経てハイ・メサ構造の電界吸収型
変調器を完成する。
メサ構造のストライプ構造体４７を含む全面をＳｉＯ2
からなる絶縁膜５２で覆い、ストライプ構造体４７の頂
面に在る絶縁膜５２のみ除去してから電極を形成し、そ
の後、劈開工程などを経てハイ・メサ構造の電界吸収型
変調器を完成する。
【００７９】実施の形態５は、単一モード導波路構造に
することが困難である為、半導体レーザや光増幅器など
には適用できないが、工程が全体として簡易化されるの
で、例示したような変調器には有効である。
することが困難である為、半導体レーザや光増幅器など
には適用できないが、工程が全体として簡易化されるの
で、例示したような変調器には有効である。
【００８０】本発明に於いては、前記各実施の形態に限
られることなく、他に多くの改変を実現することができ
る。
られることなく、他に多くの改変を実現することができ
る。
【００８１】例えば、各実施の形態に於けるＳｉＯ2 か
らなる選択成長用マスクは、正方形としてあるが、長方
形であっても良く、また、ストライプと直交しない辺は
直線である必要はない。
らなる選択成長用マスクは、正方形としてあるが、長方
形であっても良く、また、ストライプと直交しない辺は
直線である必要はない。
【００８２】また、マスクの面積が広くなるので、スト
ライプ構造体を平坦化する条件は若干狭くなるが、スト
ライプに直交する方向にストライプの選択成長用マスク
を設けても良い。
ライプ構造体を平坦化する条件は若干狭くなるが、スト
ライプに直交する方向にストライプの選択成長用マスク
を設けても良い。
【００８３】何れにしても、選択成長用マスクで覆われ
ている領域は極めて狭いので、コア層やガイド層に選択
性が悪い物質、即ち、Ａｌを含む材料を用いることも可
能であり、例えば実施の形態５に於けるコア層（吸収
層）にＩｎＡｌＡｓ／ＩｎＧａＡｓからなる引っ張り歪
み量子井戸構造を採用することもできる。
ている領域は極めて狭いので、コア層やガイド層に選択
性が悪い物質、即ち、Ａｌを含む材料を用いることも可
能であり、例えば実施の形態５に於けるコア層（吸収
層）にＩｎＡｌＡｓ／ＩｎＧａＡｓからなる引っ張り歪
み量子井戸構造を採用することもできる。
【００８４】
【発明の効果】本発明に依る光半導体装置及びその製造
方法に於いては、クラッド層で挟まれたストライプのコ
ア層に於ける少なくとも一方の端面を装置の端面から離
隔した位置で終端させ、終端面はコア層水平面に対して
（１１１）面の成長斜面をなすように形成され、ストラ
イプのコア層両側面はメサ・エッチング面そのままとす
る。
方法に於いては、クラッド層で挟まれたストライプのコ
ア層に於ける少なくとも一方の端面を装置の端面から離
隔した位置で終端させ、終端面はコア層水平面に対して
（１１１）面の成長斜面をなすように形成され、ストラ
イプのコア層両側面はメサ・エッチング面そのままとす
る。
【００８５】前記構成を採ることに依り、ストライプ構
造体の端部は選択成長で実現させている為に（１１１）
面に近い斜面となり、半導体層を所要ストライプと同じ
幅をなす狭い面に選択成長させた場合と同様、窓構造を
形成した際の端面反射率低減効果は良好に維持され、し
かも、半導体層を選択成長させる際、結晶を成長させな
い領域は、窓構造を形成する微小な領域近傍に限定する
ことに依って、半導体層の大部分が平坦な基板上に成長
されるので、従来の狭幅選択成長の場合と比較して許容
できる結晶成長条件が極めて広くなり、また、成長と共
に組成や成長速度が変化することもなくなって光半導体
装置の製造は容易になる。
造体の端部は選択成長で実現させている為に（１１１）
面に近い斜面となり、半導体層を所要ストライプと同じ
幅をなす狭い面に選択成長させた場合と同様、窓構造を
形成した際の端面反射率低減効果は良好に維持され、し
かも、半導体層を選択成長させる際、結晶を成長させな
い領域は、窓構造を形成する微小な領域近傍に限定する
ことに依って、半導体層の大部分が平坦な基板上に成長
されるので、従来の狭幅選択成長の場合と比較して許容
できる結晶成長条件が極めて広くなり、また、成長と共
に組成や成長速度が変化することもなくなって光半導体
装置の製造は容易になる。
【図１】本発明の原理を解説する為の工程要所に於ける
光半導体装置を表す要部切断斜面図である。
光半導体装置を表す要部切断斜面図である。
【図２】本発明の原理を解説する為の工程要所に於ける
光半導体装置を表す要部切断斜面図である。
光半導体装置を表す要部切断斜面図である。
【図３】本発明の原理を解説する為の工程要所に於ける
光半導体装置を表す要部切断斜面図である。
光半導体装置を表す要部切断斜面図である。
【図４】本発明に於ける実施の形態１を説明する為の工
程要所に於ける光増幅器を表す要部切断面図である。
程要所に於ける光増幅器を表す要部切断面図である。
【図５】本発明に於ける実施の形態１を説明する為の工
程要所に於ける光増幅器を表す要部切断面図である。
程要所に於ける光増幅器を表す要部切断面図である。
【図６】本発明に於ける実施の形態１を説明する為の工
程要所に於ける光増幅器を表す要部切断面図である。
程要所に於ける光増幅器を表す要部切断面図である。
【図７】本発明に於ける実施の形態１を説明する為の工
程要所に於ける光増幅器を表す要部切断面図である。
程要所に於ける光増幅器を表す要部切断面図である。
【図８】本発明に於ける実施の形態１を説明する為の工
程要所に於ける光増幅器を表す要部切断面図である。
程要所に於ける光増幅器を表す要部切断面図である。
【図９】本発明に於ける実施の形態１を説明する為の工
程要所に於ける光増幅器を表す要部切断面図である。
程要所に於ける光増幅器を表す要部切断面図である。
【図１０】本発明に於ける実施の形態２を説明する為の
λ／４シフトＤＦＢレーザを表す要部縦断面図である。
λ／４シフトＤＦＢレーザを表す要部縦断面図である。
【図１１】本発明に於ける実施の形態３を説明する為の
変調器集積化ＤＦＢレーザを表す要部説明図である。
変調器集積化ＤＦＢレーザを表す要部説明図である。
【図１２】本発明に於ける実施の形態４を説明する為の
変調器集積化ＤＦＢレーザを表す要部縦断面図である。
変調器集積化ＤＦＢレーザを表す要部縦断面図である。
【図１３】本発明に於ける実施の形態５を説明する為の
工程要所に於けるハイ・メサ構造の電界吸収型変調器を
表す要部切断斜面図である。
工程要所に於けるハイ・メサ構造の電界吸収型変調器を
表す要部切断斜面図である。
【図１４】端面反射率を低減した無反射端面をもつ光半
導体装置を表す要部切断平面図である。
導体装置を表す要部切断平面図である。
【図１５】窓構造の作成工程を説明する為の工程要所に
於ける光半導体装置を表す要部切断斜面図である。
於ける光半導体装置を表す要部切断斜面図である。
【図１６】窓構造の他の作成工程を説明する為の工程要
所に於ける光半導体装置を表す要部切断斜面図である。
所に於ける光半導体装置を表す要部切断斜面図である。
４１ 基板 ４２ 選択成長用マスク膜 ４３ バッファ層 ４４ コア層 ４５ クラッド層 ４６ ストライプ・マスク膜 ４７ ストライプ構造体 ４８ 電流ブロック層 ４９ 平坦化クラッド層 ５０ 電極コンタクト層 ５１ 無反射コーティング膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/306 Ｈ０１Ｌ 21/306 Ｄ Ｆターム(参考） 5F004 DA02 DA24 DA26 DB03 EA10 5F043 AA15 AA16 AA31 BB22 DD15 FF05 GG06 GG10 5F045 AA03 AB09 AB12 AB32 AC05 AC07 AC13 BB01 HA13 HA14 5F073 AA11 AA22 AA44 AA72 AA83 AA88 AA89 BA01 CA12 CB02 CB07 DA05 DA24 EA29
Claims (9)
- 【請求項１】上下をクラッド層で挟まれたストライプの
コア層に於ける少なくとも一方の端面が装置の端面から
離隔した位置で終端され且つ該終端面がコア層水平面に
対して（１１１）面の成長斜面をなすと共にストライプ
のコア層両側面はメサ・エッチング面であることを特徴
とする光半導体装置。 - 【請求項２】コア層に於ける少なくとも一方の終端面と
装置の端面との間が上部クラッド層と同一材料で埋めら
れてなることを特徴とする請求項１記載の光半導体装
置。 - 【請求項３】コア層に於ける少なくとも一方の終端面に
対抗する装置の端面に成膜された低反射コーティング膜
を備えてなることを特徴とする請求項１或いは２記載の
光半導体装置。 - 【請求項４】厚さが連続的に変化している部分をもつコ
ア層を備えてなることを特徴とする請求項１乃至３の何
れか１記載の光半導体装置。 - 【請求項５】材料が非連続に変化している部分をもつコ
ア層を備えてなることを特徴とする請求項１乃至４の何
れか１記載の光半導体装置。 - 【請求項６】ストライプのコア層に於ける両側面に形成
された絶縁体を備えてなることを特徴とする請求項１乃
至５の何れか１記載の光半導体装置。 - 【請求項７】コア層を含むストライプ構造体の端面予定
位置から装置端面予定位置の間を覆う選択成長用マスク
を形成する工程と、 次いで、選択成長用マスク以外の全面に少なくともコア
層を含む多層の半導体層を積層形成する工程と、 次いで、積層形成された多層の半導体層を所望の幅にエ
ッチングしてコア層を含むストライプ構造体を形成する
工程とが含まれてなることを特徴とする光半導体装置の
製造方法。 - 【請求項８】方形をなす選択成長用マスクの一方の辺が
＜１１０＞に平行し且つた他方の辺が＜１−１０＞に平
行することが含まれてなることを特徴とする請求項７記
載の光半導体装置の製造方法。 - 【請求項９】コア層を含むストライプ構造体の端面予定
位置から装置端面予定位置の間を覆う選択成長用マスク
をストライプと直交する方向に延在させてなることを特
徴とする請求項７或いは８記載の光半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36622098A JP4151043B2 (ja) | 1998-12-24 | 1998-12-24 | 光半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36622098A JP4151043B2 (ja) | 1998-12-24 | 1998-12-24 | 光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188441A true JP2000188441A (ja) | 2000-07-04 |
| JP4151043B2 JP4151043B2 (ja) | 2008-09-17 |
Family
ID=18486231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36622098A Expired - Fee Related JP4151043B2 (ja) | 1998-12-24 | 1998-12-24 | 光半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4151043B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135528A (ja) * | 2009-03-13 | 2009-06-18 | Hitachi Ltd | 半導体光素子 |
| JP2009253097A (ja) * | 2008-04-08 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光集積素子 |
| JP2010171098A (ja) * | 2009-01-21 | 2010-08-05 | Oki Electric Ind Co Ltd | 導波路型光機能素子及びその製造方法 |
| JP2011124445A (ja) * | 2009-12-11 | 2011-06-23 | Opnext Japan Inc | 半導体光素子及び半導体光素子の製造方法 |
| JP6537742B1 (ja) * | 2018-05-28 | 2019-07-03 | 三菱電機株式会社 | 半導体レーザ装置 |
| WO2020255183A1 (ja) * | 2019-06-17 | 2020-12-24 | 日本電信電話株式会社 | 半導体光源素子および光半導体導波路窓構造の製造方法 |
-
1998
- 1998-12-24 JP JP36622098A patent/JP4151043B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253097A (ja) * | 2008-04-08 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光集積素子 |
| JP2010171098A (ja) * | 2009-01-21 | 2010-08-05 | Oki Electric Ind Co Ltd | 導波路型光機能素子及びその製造方法 |
| JP2009135528A (ja) * | 2009-03-13 | 2009-06-18 | Hitachi Ltd | 半導体光素子 |
| JP2011124445A (ja) * | 2009-12-11 | 2011-06-23 | Opnext Japan Inc | 半導体光素子及び半導体光素子の製造方法 |
| JP6537742B1 (ja) * | 2018-05-28 | 2019-07-03 | 三菱電機株式会社 | 半導体レーザ装置 |
| WO2020255183A1 (ja) * | 2019-06-17 | 2020-12-24 | 日本電信電話株式会社 | 半導体光源素子および光半導体導波路窓構造の製造方法 |
| JPWO2020255183A1 (ja) * | 2019-06-17 | 2020-12-24 | ||
| CN113994555A (zh) * | 2019-06-17 | 2022-01-28 | 日本电信电话株式会社 | 半导体光源元件以及光半导体波导窗构造的制造方法 |
| EP3985812A4 (en) * | 2019-06-17 | 2023-02-01 | Nippon Telegraph And Telephone Corporation | SEMICONDUCTOR LIGHT SOURCE ELEMENT AND METHOD OF FABRICATING SEMICONDUCTOR WAVEGUIDE WINDOW STRUCTURE |
| JP7244784B2 (ja) | 2019-06-17 | 2023-03-23 | 日本電信電話株式会社 | 半導体光源素子および光半導体導波路窓構造の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4151043B2 (ja) | 2008-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101252469B1 (ko) | 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자 | |
| JP2008113041A (ja) | 導波管 | |
| US8637338B2 (en) | Method for producing integrated optical device | |
| US20090267195A1 (en) | Semiconductor element and method for manufacturing semiconductor element | |
| JP5314435B2 (ja) | 集積光デバイス及びその製造方法 | |
| CN113906640B (zh) | 半导体光集成元件及半导体光集成元件的制造方法 | |
| US6204078B1 (en) | Method of fabricating photonic semiconductor device using selective MOVPE | |
| JP2000188441A (ja) | 光半導体装置及びその製造方法 | |
| JP2001284712A (ja) | 分布帰還リッジ型半導体レーザ | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JP2006091880A (ja) | アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法 | |
| JP2004119467A (ja) | 半導体レーザ装置 | |
| US20050271327A1 (en) | Optoelectronic component with curved waveguide with inwardly sloped sides | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| US20020146050A1 (en) | Semiconductor laser device | |
| JP2953449B2 (ja) | 光半導体素子及びその製造方法 | |
| JPH11223739A (ja) | 集積型光回路素子及びその製造方法 | |
| JP4453937B2 (ja) | 光集積素子及びその製造方法 | |
| JP3275858B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH11307867A (ja) | 半導体光集積素子の作製方法及び半導体光集積素子 | |
| JP2757909B2 (ja) | 光半導体素子及びその製造方法 | |
| JPH1022572A (ja) | 光ガイド層に回折格子が形成されている半導体装置 | |
| JP3001390B2 (ja) | 半導体レーザとその製造方法 | |
| JPH09260782A (ja) | 選択成長導波型光制御素子およびその製造方法 | |
| JPH0730195A (ja) | 半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |