JP2000188374A - 昇圧電源回路及び半導体集積回路装置 - Google Patents
昇圧電源回路及び半導体集積回路装置Info
- Publication number
- JP2000188374A JP2000188374A JP10364731A JP36473198A JP2000188374A JP 2000188374 A JP2000188374 A JP 2000188374A JP 10364731 A JP10364731 A JP 10364731A JP 36473198 A JP36473198 A JP 36473198A JP 2000188374 A JP2000188374 A JP 2000188374A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- boosted
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】ノイズの少ない昇圧電源回路と、昇圧電圧に応
じて動作状態を自己調整する半導体集積回路装置を提供
する。 【解決手段】電源16の所定電圧Vccが供給されるダイ
オードD1と、ダイオードD1に接続されるコンデンサ
CD1と、ダイオードD1とコンデンサCD1との接続点に
接続されるダイオードD2と、ダイオードD2に接続さ
れるコンデンサCD2を備え、三角波発生回路7と増幅器
8及び駆動部9によって形成される台形波SDをコンデ
ンサCD1に印加して、ダイオードD1,D2をオン・オ
フ動作させることにより、コンデンサCD2に電圧Vccの
約2倍の昇圧電圧HVccを発生させる。かかる構成の昇
圧電源回路で生成される昇圧電圧HVccの下で増幅器A
M0〜AMnを動作させると共に、判定回路17により昇
圧電圧HVccを判定し、その判定結果に基づいて増幅器
AM0〜AMnの増幅率を自動的に可変調整する。
じて動作状態を自己調整する半導体集積回路装置を提供
する。 【解決手段】電源16の所定電圧Vccが供給されるダイ
オードD1と、ダイオードD1に接続されるコンデンサ
CD1と、ダイオードD1とコンデンサCD1との接続点に
接続されるダイオードD2と、ダイオードD2に接続さ
れるコンデンサCD2を備え、三角波発生回路7と増幅器
8及び駆動部9によって形成される台形波SDをコンデ
ンサCD1に印加して、ダイオードD1,D2をオン・オ
フ動作させることにより、コンデンサCD2に電圧Vccの
約2倍の昇圧電圧HVccを発生させる。かかる構成の昇
圧電源回路で生成される昇圧電圧HVccの下で増幅器A
M0〜AMnを動作させると共に、判定回路17により昇
圧電圧HVccを判定し、その判定結果に基づいて増幅器
AM0〜AMnの増幅率を自動的に可変調整する。
Description
【0001】
【発明の属する技術分野】本発明は、所定の電源電圧か
らそれより高い昇圧電圧を生成する昇圧電源回路と、昇
圧電源回路を備えた半導体集積回路装置に関するもので
ある。
らそれより高い昇圧電圧を生成する昇圧電源回路と、昇
圧電源回路を備えた半導体集積回路装置に関するもので
ある。
【0002】
【従来の技術】従来、出力電圧の比較的低い乾電池や車
載用バッテリ等を電源として用いる電子機器にあって
は、上記電源の出力電圧に基づいて昇圧電圧を生成する
昇圧電源回路を備え、その昇圧電圧を動作電源電圧とす
るものが知られている。
載用バッテリ等を電源として用いる電子機器にあって
は、上記電源の出力電圧に基づいて昇圧電圧を生成する
昇圧電源回路を備え、その昇圧電圧を動作電源電圧とす
るものが知られている。
【0003】図11は、上記従来の昇圧電源回路1と、
複数の増幅器AM0〜AM3を有する半導体集積回路装置
2を備えて構成された電子機器を示している。同図にお
いて、昇圧電源回路1には、乾電池や車載用バッテリ等
の電源3から出力される電源電圧Vccの下で動作する方
形波発生回路4と昇圧回路5が備えられている。
複数の増幅器AM0〜AM3を有する半導体集積回路装置
2を備えて構成された電子機器を示している。同図にお
いて、昇圧電源回路1には、乾電池や車載用バッテリ等
の電源3から出力される電源電圧Vccの下で動作する方
形波発生回路4と昇圧回路5が備えられている。
【0004】方形波発生回路4は、所定周期で振幅が急
激に反転する方形波Scを出力する非安定マルチバイブ
レータ等により構成されている。昇圧回路5は、整流ダ
イオードとコンデンサを備えた倍電圧整流回路で構成さ
れ、方形波Scに同期して整流ダイオードをオン・オフ
制御し、コンデンサを充電することにより、電源電圧V
ccよりも高電圧の昇圧電圧HVccを生成している。
激に反転する方形波Scを出力する非安定マルチバイブ
レータ等により構成されている。昇圧回路5は、整流ダ
イオードとコンデンサを備えた倍電圧整流回路で構成さ
れ、方形波Scに同期して整流ダイオードをオン・オフ
制御し、コンデンサを充電することにより、電源電圧V
ccよりも高電圧の昇圧電圧HVccを生成している。
【0005】この昇圧電圧HVccが半導体集積回路装置
2に供給され、増幅器AM0〜AM3は昇圧電圧HVccを
動作電源電圧として動作し、入力端子IN0〜IN3に入
力される信号を増幅して各出力端子Q0〜Q3へ出力す
る。
2に供給され、増幅器AM0〜AM3は昇圧電圧HVccを
動作電源電圧として動作し、入力端子IN0〜IN3に入
力される信号を増幅して各出力端子Q0〜Q3へ出力す
る。
【0006】
【発明が解決しようとする課題】ところで、上記従来の
昇圧電源回路1は、高周波成分を有する方形波Scに基
づいて昇圧回路5中の整流ダイオードをオン・オフ制御
するので、整流ダイオードから高周波のスイッチングノ
イズが発生し、このスイッチングノイズが半導体集積回
路装置2中の増幅器AM0〜AM3に飛び込んで、出力端
子Q0〜Q3の各出力信号中に混入する問題があった。
昇圧電源回路1は、高周波成分を有する方形波Scに基
づいて昇圧回路5中の整流ダイオードをオン・オフ制御
するので、整流ダイオードから高周波のスイッチングノ
イズが発生し、このスイッチングノイズが半導体集積回
路装置2中の増幅器AM0〜AM3に飛び込んで、出力端
子Q0〜Q3の各出力信号中に混入する問題があった。
【0007】また、スイッチングノイズの影響を防止す
るために、ノイズ吸収用のコンデンサや抵抗若しくはコ
イル等の外付け部品の部品点数が多くなるという問題が
あった。
るために、ノイズ吸収用のコンデンサや抵抗若しくはコ
イル等の外付け部品の部品点数が多くなるという問題が
あった。
【0008】また、半導体集積回路装置2への上記スイ
ッチングノイズの影響を防止するために、昇圧電源回路
1と半導体集積回路装置2が別々に配設されていたた
め、部品点数の増加を招くほか、限られた容積内で高密
度且つ高機能の電子機器を実現することが困難になる場
合等があった。また、従来の昇圧電源回路1とノイズの
影響を受け易い増幅器AM0〜AM3等を内蔵した半導体
集積回路装置を実現することが困難であった。
ッチングノイズの影響を防止するために、昇圧電源回路
1と半導体集積回路装置2が別々に配設されていたた
め、部品点数の増加を招くほか、限られた容積内で高密
度且つ高機能の電子機器を実現することが困難になる場
合等があった。また、従来の昇圧電源回路1とノイズの
影響を受け易い増幅器AM0〜AM3等を内蔵した半導体
集積回路装置を実現することが困難であった。
【0009】また、昇圧回路5で生成された昇圧電圧H
Vccを動作電源電圧として増幅器AM0〜AM3を動作さ
せると、ダイナミックレンジを向上させることができる
という効果が得られることになるが、実際にその効果を
得るためには、昇圧による動作電源電圧の上昇に応じ
て、増幅器AM0〜AM3の増幅率を高くする必要があ
る。
Vccを動作電源電圧として増幅器AM0〜AM3を動作さ
せると、ダイナミックレンジを向上させることができる
という効果が得られることになるが、実際にその効果を
得るためには、昇圧による動作電源電圧の上昇に応じ
て、増幅器AM0〜AM3の増幅率を高くする必要があ
る。
【0010】すなわち、増幅器AM0〜AM3に入力され
る入力信号の振幅と増幅器AM0〜AM3の増幅率が、増
幅器AM0〜AM3の動作電源電圧の高低にかかわらず同
じであった場合には、増幅器AM0〜AM3から出力され
る出力信号も動作電源電圧の高低にかかわらず同じにな
る。したがって、実際に広ダイナミックレンジの効果を
得るためには、動作電源電圧を高くするのに応じて、増
幅器AM0〜AM3の増幅率も高くするように調整する必
要がある。
る入力信号の振幅と増幅器AM0〜AM3の増幅率が、増
幅器AM0〜AM3の動作電源電圧の高低にかかわらず同
じであった場合には、増幅器AM0〜AM3から出力され
る出力信号も動作電源電圧の高低にかかわらず同じにな
る。したがって、実際に広ダイナミックレンジの効果を
得るためには、動作電源電圧を高くするのに応じて、増
幅器AM0〜AM3の増幅率も高くするように調整する必
要がある。
【0011】ところが、従来は、増幅器AM0〜AM3に
設けられている増幅率調整用の端子に可変抵抗器等を接
続し、この可変抵抗器の値を手作業で調整することによ
り増幅率を調整していた。このため、調整作業が煩雑と
なり、また、上記可変抵抗器等の外付け部品が必要にな
る等、部品点数の増加を招く問題があった。
設けられている増幅率調整用の端子に可変抵抗器等を接
続し、この可変抵抗器の値を手作業で調整することによ
り増幅率を調整していた。このため、調整作業が煩雑と
なり、また、上記可変抵抗器等の外付け部品が必要にな
る等、部品点数の増加を招く問題があった。
【0012】本発明は、このような上記従来技術の課題
に鑑みてなされたものであり、ノイズの発生を抑制する
昇圧電源回路と、その昇圧電源回路を内蔵すると共に、
昇圧電圧に応じて最適な動作状態を自動的に自己調整す
る半導体集積回路装置を提供することを目的とする。
に鑑みてなされたものであり、ノイズの発生を抑制する
昇圧電源回路と、その昇圧電源回路を内蔵すると共に、
昇圧電圧に応じて最適な動作状態を自動的に自己調整す
る半導体集積回路装置を提供することを目的とする。
【0013】
【課題を解決するための手段】上記目的を達成するため
本発明の昇圧電源回路は、第1の端子と第2の端子との
間に直列接続される第1の整流素子及び第1の容量素子
と、上記第1の整流素子と第1の容量素子との接続点と
第3の端子との間に接続される第2の整流素子と、上記
第3の端子と第4の端子との間に接続される第2の容量
素子と、急激な振幅変化を有さず所定の周期毎に一定の
振幅となる波形の信号を出力する駆動手段とを備え、上
記第1,第2の整流素子及び上記第1,第2の容量素子
を有する複数の組が複数段従属接続されると共に、前段
側の組の上記第3の端子と後段側の組の上記第1の端子
が接続され、上記第2の端子が共通接続され、最前段の
組の上記第1の端子に所定の電源電圧が供給され、最前
段の組の上記第2の端子に上記駆動手段の信号が供給さ
れ、上記第4の端子が上記所定電圧より低電圧に設定さ
れる構成とした。
本発明の昇圧電源回路は、第1の端子と第2の端子との
間に直列接続される第1の整流素子及び第1の容量素子
と、上記第1の整流素子と第1の容量素子との接続点と
第3の端子との間に接続される第2の整流素子と、上記
第3の端子と第4の端子との間に接続される第2の容量
素子と、急激な振幅変化を有さず所定の周期毎に一定の
振幅となる波形の信号を出力する駆動手段とを備え、上
記第1,第2の整流素子及び上記第1,第2の容量素子
を有する複数の組が複数段従属接続されると共に、前段
側の組の上記第3の端子と後段側の組の上記第1の端子
が接続され、上記第2の端子が共通接続され、最前段の
組の上記第1の端子に所定の電源電圧が供給され、最前
段の組の上記第2の端子に上記駆動手段の信号が供給さ
れ、上記第4の端子が上記所定電圧より低電圧に設定さ
れる構成とした。
【0014】かかる構成の昇圧電源回路によると、駆動
手段からの信号が第2の端子に供給されると、その信号
の振幅変化に応じて、各組の第1,第2の整流素子のバ
イアスが交互に反転して、オンオフの切換え動作が行わ
れる。このオンオフの切換え動作により、各組の第1,
第2の容量素子に充電が行われ、最前段の組の第3の端
子には、電源電圧のほぼ2倍の昇圧電圧が発生する。ま
た、第2段目以降の組の第3の端子には、それぞれ、電
源電圧のほぼ3倍、4倍等の電圧、すなわち、電源電圧
のほぼ整数倍の昇圧電圧が発生する。
手段からの信号が第2の端子に供給されると、その信号
の振幅変化に応じて、各組の第1,第2の整流素子のバ
イアスが交互に反転して、オンオフの切換え動作が行わ
れる。このオンオフの切換え動作により、各組の第1,
第2の容量素子に充電が行われ、最前段の組の第3の端
子には、電源電圧のほぼ2倍の昇圧電圧が発生する。ま
た、第2段目以降の組の第3の端子には、それぞれ、電
源電圧のほぼ3倍、4倍等の電圧、すなわち、電源電圧
のほぼ整数倍の昇圧電圧が発生する。
【0015】ここで、駆動手段の信号は、急激な振幅変
化を有さず所定の周期毎に一定の振幅となる波形の信号
であるため、所謂高周波成分を有しない信号である。こ
の信号の振幅変化に応じて各組の第1,第2の整流素子
がオンオフの切り換え動作をすると、これらの整流素子
からは高周波のスイッチングノイズが発生せず、ノイズ
の発生を抑えた昇圧電源回路が実現される。
化を有さず所定の周期毎に一定の振幅となる波形の信号
であるため、所謂高周波成分を有しない信号である。こ
の信号の振幅変化に応じて各組の第1,第2の整流素子
がオンオフの切り換え動作をすると、これらの整流素子
からは高周波のスイッチングノイズが発生せず、ノイズ
の発生を抑えた昇圧電源回路が実現される。
【0016】また、昇圧電源回路とその昇圧電源回路で
生成される昇圧電圧を動作電源電圧として動作する回路
とが同一の半導体基板に形成された半導体集積回路装置
であって、前記昇圧電源回路で生成される昇圧電圧を判
定する判定手段と、前記判定手段の前記判定の結果に基
づいて、前記昇圧電圧を動作電源電圧として動作する前
記回路の動作状態を調整する調整手段とを備える構成と
した。
生成される昇圧電圧を動作電源電圧として動作する回路
とが同一の半導体基板に形成された半導体集積回路装置
であって、前記昇圧電源回路で生成される昇圧電圧を判
定する判定手段と、前記判定手段の前記判定の結果に基
づいて、前記昇圧電圧を動作電源電圧として動作する前
記回路の動作状態を調整する調整手段とを備える構成と
した。
【0017】かかる構成の半導体集積回路装置によれ
ば、昇圧電源回路で生成される昇圧電圧を判定手段が判
定し、その昇圧電圧を動作電源電圧として動作する上記
回路の動作状態を、判定手段の判定結果に基づいて調整
手段が自動的に調整する。これにより、上記回路の動作
状態が昇圧電源回路で生成される昇圧電圧に応じて自動
的に調整される。
ば、昇圧電源回路で生成される昇圧電圧を判定手段が判
定し、その昇圧電圧を動作電源電圧として動作する上記
回路の動作状態を、判定手段の判定結果に基づいて調整
手段が自動的に調整する。これにより、上記回路の動作
状態が昇圧電源回路で生成される昇圧電圧に応じて自動
的に調整される。
【0018】また、上記昇圧電圧を動作電源電圧として
動作する回路を増幅器とし、上記調整手段により、増幅
器の増幅率を調整することとした。かかる構成による
と、昇圧電源回路で生成される昇圧電圧に応じて増幅器
の増幅率が自動的に調整される。このため、増幅器は、
昇圧電圧によって得られる広ダイナミックレンジを有効
に利用することが可能な増幅率に自動調整される。
動作する回路を増幅器とし、上記調整手段により、増幅
器の増幅率を調整することとした。かかる構成による
と、昇圧電源回路で生成される昇圧電圧に応じて増幅器
の増幅率が自動的に調整される。このため、増幅器は、
昇圧電圧によって得られる広ダイナミックレンジを有効
に利用することが可能な増幅率に自動調整される。
【0019】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本実施形態に係る昇圧電
源回路とその昇圧電源回路を備えたオーディオ信号等を
増幅するための半導体集積回路装置の構成を示すブロッ
ク図である。
を参照して説明する。図1は、本実施形態に係る昇圧電
源回路とその昇圧電源回路を備えたオーディオ信号等を
増幅するための半導体集積回路装置の構成を示すブロッ
ク図である。
【0020】同図において、本半導体集積回路装置6
は、半導体製造プロセスにより同一の半導体基板上にワ
ンチップとして形成されて樹脂中にモールドされた、複
数のリード端子を具備するシングルインライン型やデュ
アルインライン型のパッケージ構造を有している。
は、半導体製造プロセスにより同一の半導体基板上にワ
ンチップとして形成されて樹脂中にモールドされた、複
数のリード端子を具備するシングルインライン型やデュ
アルインライン型のパッケージ構造を有している。
【0021】半導体集積回路装置6には、昇圧電源回路
を構成する三角波発生回路7と増幅器8と駆動部9及び
整流素子としての整流ダイオードD1,D2と、複数チ
ャンネルのオーディオ信号等を増幅して出力するn個の
増幅器AM0〜AMnと、増幅器AM0〜AMnの動作電源
電圧を判定して増幅器AM0〜AMnの各増幅率Gvを自
動調整する判定回路17が備えられている。
を構成する三角波発生回路7と増幅器8と駆動部9及び
整流素子としての整流ダイオードD1,D2と、複数チ
ャンネルのオーディオ信号等を増幅して出力するn個の
増幅器AM0〜AMnと、増幅器AM0〜AMnの動作電源
電圧を判定して増幅器AM0〜AMnの各増幅率Gvを自
動調整する判定回路17が備えられている。
【0022】また、駆動部9のグランドを設定するため
のグランド端子PG1と、三角波発生回路7と増幅器8,
AM0〜AMnのグランドを設定するためのグランド端子
PG2と、増幅器AM0〜AMnの入力に接続された入力端
子IN0〜INnと、増幅器AM0〜AMnの出力に接続さ
れた出力端子Q0〜Qnが設けられている。
のグランド端子PG1と、三角波発生回路7と増幅器8,
AM0〜AMnのグランドを設定するためのグランド端子
PG2と、増幅器AM0〜AMnの入力に接続された入力端
子IN0〜INnと、増幅器AM0〜AMnの出力に接続さ
れた出力端子Q0〜Qnが設けられている。
【0023】更に、整流ダイオードD1のアノードに接
続された第1の電源端子10と、整流ダイオードD2の
カソードに接続されたリード端子11と、整流ダイオー
ドD1のカソード及び整流ダイオードD2のアノードに
接続されたリード端子12と、駆動部9の出力に接続さ
れたリード端子13と、三角波発生回路7の動作を調整
するための調整端子14と、増幅器AM0〜AMnに動作
電源電圧を供給するための第2の電源端子15が備えら
れている。
続された第1の電源端子10と、整流ダイオードD2の
カソードに接続されたリード端子11と、整流ダイオー
ドD1のカソード及び整流ダイオードD2のアノードに
接続されたリード端子12と、駆動部9の出力に接続さ
れたリード端子13と、三角波発生回路7の動作を調整
するための調整端子14と、増幅器AM0〜AMnに動作
電源電圧を供給するための第2の電源端子15が備えら
れている。
【0024】ここで、三角波発生回路7は、自走式の発
振回路で構成されている。調整端子14とグランド端子
PG2の間に調整抵抗r1を接続し、その抵抗値を外部調
整すると、それに応じた発振周期の三角波信号(以下、
単に三角波という)STAが出力される。
振回路で構成されている。調整端子14とグランド端子
PG2の間に調整抵抗r1を接続し、その抵抗値を外部調
整すると、それに応じた発振周期の三角波信号(以下、
単に三角波という)STAが出力される。
【0025】増幅器8は、三角波STAを増幅して信号S
D’を出力する電圧増幅器、駆動部9は、信号SD’を電
力増幅して出力する電力増幅器をそれぞれ備えている。
増幅器8は、図2の最大出力条件に示すように、三角波
STAを飽和領域まで増幅することにより大振幅の信号S
TBを発生させ、信号STBが飽和電圧(図2中のクリップ
電圧)でクリップされることによって形成される台形波
の信号SD’を出力する。そして、駆動部9が台形波の
信号SD’を電力増幅することにより、電力増幅された
台形波の信号(以下、単に台形波という)SDをリード
端子13へ出力する。
D’を出力する電圧増幅器、駆動部9は、信号SD’を電
力増幅して出力する電力増幅器をそれぞれ備えている。
増幅器8は、図2の最大出力条件に示すように、三角波
STAを飽和領域まで増幅することにより大振幅の信号S
TBを発生させ、信号STBが飽和電圧(図2中のクリップ
電圧)でクリップされることによって形成される台形波
の信号SD’を出力する。そして、駆動部9が台形波の
信号SD’を電力増幅することにより、電力増幅された
台形波の信号(以下、単に台形波という)SDをリード
端子13へ出力する。
【0026】判定回路17は、図3に示すように、所定
のヒステリシスを有する比較器18,19と、NAND
ゲート20とANDゲート21を備えて構成されてい
る。比較器18,19の非反転入力端子は、所定の抵抗
比に設定された分圧抵抗r1〜r3を介して第2の電源端
子15に接続され、比較器18,19の反転入力端子に
は、定電流源Icからの電流を受けて抵抗r4,r5に生
じる参照電圧Vref1 ,Vref2が印加されている。NA
NDゲート20とANDゲート21には、比較器18,
19の各出力C18,C19が供給されている。
のヒステリシスを有する比較器18,19と、NAND
ゲート20とANDゲート21を備えて構成されてい
る。比較器18,19の非反転入力端子は、所定の抵抗
比に設定された分圧抵抗r1〜r3を介して第2の電源端
子15に接続され、比較器18,19の反転入力端子に
は、定電流源Icからの電流を受けて抵抗r4,r5に生
じる参照電圧Vref1 ,Vref2が印加されている。NA
NDゲート20とANDゲート21には、比較器18,
19の各出力C18,C19が供給されている。
【0027】そして、比較器18,19の非反転入力端
子の電圧Vinが参照電圧Vref1とVref2の間の電圧とな
る場合には、図8の真理値表に示すように、比較器18
の出力C18が論理“L”、比較器19の出力C19が論理
“H”となり、それに応じて、NANDゲート20とA
NDゲート21からは、論理“H”の判定信号JD1と
論理“L”の判定信号JD2がそれぞれ出力される。
子の電圧Vinが参照電圧Vref1とVref2の間の電圧とな
る場合には、図8の真理値表に示すように、比較器18
の出力C18が論理“L”、比較器19の出力C19が論理
“H”となり、それに応じて、NANDゲート20とA
NDゲート21からは、論理“H”の判定信号JD1と
論理“L”の判定信号JD2がそれぞれ出力される。
【0028】一方、比較器18,19の非反転入力端子
の電圧Vinが参照電圧Vref1 ,Vref2より高い場合に
は、比較器18,19の出力C18,C19が共に論理
“H”となり、それに応じてNANDゲート20とAN
Dゲート21からは、論理“L”の判定信号JD1と論
理“H”の判定信号JD2がそれぞれ出力される。
の電圧Vinが参照電圧Vref1 ,Vref2より高い場合に
は、比較器18,19の出力C18,C19が共に論理
“H”となり、それに応じてNANDゲート20とAN
Dゲート21からは、論理“L”の判定信号JD1と論
理“H”の判定信号JD2がそれぞれ出力される。
【0029】尚、参照電圧Vref1とVref2は、既知の電
圧Vccを発生する電源16を対象として設定されてお
り、参照電圧Vref1は、その電圧Vccの約2倍以上、3
倍未満の昇圧電圧HVccに比例した電圧に設定され、参
照電圧Vref2は、その電圧Vccの約3倍以上の昇圧電圧
HVccに比例した電圧に設定されている。
圧Vccを発生する電源16を対象として設定されてお
り、参照電圧Vref1は、その電圧Vccの約2倍以上、3
倍未満の昇圧電圧HVccに比例した電圧に設定され、参
照電圧Vref2は、その電圧Vccの約3倍以上の昇圧電圧
HVccに比例した電圧に設定されている。
【0030】次に、増幅器AM0〜AMnの基本構成を図
4に基づいて説明する。尚、増幅器AM0〜AMnは、何
れも同じ構成を有しているので、増幅器AM0の構成を
代表して説明する。
4に基づいて説明する。尚、増幅器AM0〜AMnは、何
れも同じ構成を有しているので、増幅器AM0の構成を
代表して説明する。
【0031】図4において、トランジスタTr1〜Tr6と
定電流源22,23及び抵抗r6,r7によって、入力端
子IN0の入力信号を電圧増幅するプリアンプが構成さ
れている。定電流源22とトランジスタTr1,Tr2の間
と、定電流源23とトランジスタTr5,Tr6の間には、
判定回路17からの判定信号JD1,JD2に基づいて
オン・オフ動作する開閉回路SW1,SW2が接続さ
れ、定電流源22,23は共に第2の電源端子15に接
続されている。
定電流源22,23及び抵抗r6,r7によって、入力端
子IN0の入力信号を電圧増幅するプリアンプが構成さ
れている。定電流源22とトランジスタTr1,Tr2の間
と、定電流源23とトランジスタTr5,Tr6の間には、
判定回路17からの判定信号JD1,JD2に基づいて
オン・オフ動作する開閉回路SW1,SW2が接続さ
れ、定電流源22,23は共に第2の電源端子15に接
続されている。
【0032】トランジスタTr1,Tr2は、共にエミッタ
が開閉回路SW1を介して定電流源22に接続された差
動対を構成し、トランジスタTr5,Tr6は、共にエミッ
タが開閉回路SW2を介して定電流源23に接続された
差動対を構成している。トランジスタTr3,Tr4及び抵
抗r6,r7は、トランジスタTr1,Tr2で構成される差
動対と、トランジスタTr5,Tr6で構成される差動対に
対する能動負荷となっている。トランジスタTr3のコレ
クタPには、電圧増幅及び電力増幅を行う増幅器24が
接続され、増幅器24の出力が出力端子Q0に接続され
ている。
が開閉回路SW1を介して定電流源22に接続された差
動対を構成し、トランジスタTr5,Tr6は、共にエミッ
タが開閉回路SW2を介して定電流源23に接続された
差動対を構成している。トランジスタTr3,Tr4及び抵
抗r6,r7は、トランジスタTr1,Tr2で構成される差
動対と、トランジスタTr5,Tr6で構成される差動対に
対する能動負荷となっている。トランジスタTr3のコレ
クタPには、電圧増幅及び電力増幅を行う増幅器24が
接続され、増幅器24の出力が出力端子Q0に接続され
ている。
【0033】更に、増幅器24の出力とトランジスタT
r6のベースとの間に第1の帰還抵抗r8が接続され、ト
ランジスタTr6のベースとトランジスタTr2のベースと
の間に第2の帰還抵抗r9が接続され、トランジスタTr
2のベースとグランド端子PG2の間に抵抗r10が接続さ
れている。
r6のベースとの間に第1の帰還抵抗r8が接続され、ト
ランジスタTr6のベースとトランジスタTr2のベースと
の間に第2の帰還抵抗r9が接続され、トランジスタTr
2のベースとグランド端子PG2の間に抵抗r10が接続さ
れている。
【0034】かかる構成の増幅器AM0において、判定
回路17からの判定信号JD1,JD2が、JD1=
“H”且つJD2=“L”となる場合には、図8に示す
ように、開閉回路SW1がオフ(非導通)、開閉回路S
W2がオン(導通)の状態となる。この結果、トランジ
スタTr1,Tr2は実質的に動作しなくなり、トランジス
タTr5,Tr6とTr3,Tr4及び抵抗r6,r7がプリアン
プとして動作する第1の動作状態になる。この第1の動
作状態になると、図5(a)に示すように、増幅器AM
0の入力に対する出力の増幅率Gvが、抵抗r8〜r10の
抵抗比によって決まる、Gv=1+r8/(r9+r10)
となる。
回路17からの判定信号JD1,JD2が、JD1=
“H”且つJD2=“L”となる場合には、図8に示す
ように、開閉回路SW1がオフ(非導通)、開閉回路S
W2がオン(導通)の状態となる。この結果、トランジ
スタTr1,Tr2は実質的に動作しなくなり、トランジス
タTr5,Tr6とTr3,Tr4及び抵抗r6,r7がプリアン
プとして動作する第1の動作状態になる。この第1の動
作状態になると、図5(a)に示すように、増幅器AM
0の入力に対する出力の増幅率Gvが、抵抗r8〜r10の
抵抗比によって決まる、Gv=1+r8/(r9+r10)
となる。
【0035】これに対し、判定回路17からの判定信号
JD1,JD2が、JD1=“L”且つJD2=“H”
となる場合には、開閉回路SW1がオン(導通)、開閉
回路SW2がオフ(非導通)の状態となる。この結果、
トランジスタTr5,Tr6は実質的に動作しなくなり、ト
ランジスタTr1,Tr2とTr3,Tr4及び抵抗r6,r7が
プリアンプとして動作する第2の動作状態になる。この
第2の動作状態になると、図5(b)に示すように、増
幅器AM0の入力に対する出力の増幅率Gvが、抵抗r8
〜r10の抵抗比によって決まる、Gv=1+(r8+
r9)/r10となり、第2の動作状態における増幅率Gv
の方が第1の動作状態における増幅率Gvよりも高くな
る。
JD1,JD2が、JD1=“L”且つJD2=“H”
となる場合には、開閉回路SW1がオン(導通)、開閉
回路SW2がオフ(非導通)の状態となる。この結果、
トランジスタTr5,Tr6は実質的に動作しなくなり、ト
ランジスタTr1,Tr2とTr3,Tr4及び抵抗r6,r7が
プリアンプとして動作する第2の動作状態になる。この
第2の動作状態になると、図5(b)に示すように、増
幅器AM0の入力に対する出力の増幅率Gvが、抵抗r8
〜r10の抵抗比によって決まる、Gv=1+(r8+
r9)/r10となり、第2の動作状態における増幅率Gv
の方が第1の動作状態における増幅率Gvよりも高くな
る。
【0036】このように、第2の電源端子15の電圧を
判定回路17が判定し、その判定結果である判定信号J
D1,JD2に従って開閉回路SW1,SW2が排他的
にオン・オフすることにより、増幅器AM0〜AMnの増
幅率Gvが切り換えられる。よって、増幅器AM0〜AM
nの増幅率Gvは、第2の電源端子15の電圧に応じて自
動的に調整されるようになっている。
判定回路17が判定し、その判定結果である判定信号J
D1,JD2に従って開閉回路SW1,SW2が排他的
にオン・オフすることにより、増幅器AM0〜AMnの増
幅率Gvが切り換えられる。よって、増幅器AM0〜AM
nの増幅率Gvは、第2の電源端子15の電圧に応じて自
動的に調整されるようになっている。
【0037】次に、かかる構成を有する半導体集積回路
装置6の使用例とその使用例における動作を、図1〜図
7を参照して説明する。
装置6の使用例とその使用例における動作を、図1〜図
7を参照して説明する。
【0038】図1において、第1の電源端子10とグラ
ンド端子PG1間に、乾電池や車載用バッテリ等の比較的
低い電圧Vccを出力する電源16が接続され、リード端
子12,13の間にはコンデンサCD1、リード端子11
とグランド端子PG1との間にはコンデンサCD2が接続さ
れる。更に、リード端子11と第2の電源端子15が接
続され、調整端子14とグランド端子PG2の間に調整抵
抗r1が接続される。入力端子IN0〜INnには外部の
オーディオ信号源SG0〜SGn、出力端子Q0〜Qnに
は、外部スピーカを駆動するための電力増幅器等の負荷
R0〜Rnが接続される。
ンド端子PG1間に、乾電池や車載用バッテリ等の比較的
低い電圧Vccを出力する電源16が接続され、リード端
子12,13の間にはコンデンサCD1、リード端子11
とグランド端子PG1との間にはコンデンサCD2が接続さ
れる。更に、リード端子11と第2の電源端子15が接
続され、調整端子14とグランド端子PG2の間に調整抵
抗r1が接続される。入力端子IN0〜INnには外部の
オーディオ信号源SG0〜SGn、出力端子Q0〜Qnに
は、外部スピーカを駆動するための電力増幅器等の負荷
R0〜Rnが接続される。
【0039】また、本半導体集積回路装置6と上記コン
デンサCD1,CD2等の外部素子を電気回路基板上に搭載
して配線する場合には、互いに電気的な影響を及ぼさな
いグランド配線パターンGND1,GND2を電気回路
基板に形成しておく。そして、一方のグランド配線パタ
ーンGND1に、駆動部9とコンデンサCD2及び電源1
6のグランド端子PG1を接続し、他方のグランド配線パ
ターンGND2に、三角波発生回路7と増幅器8,AM
0〜AMnのグランド端子PG2を接続する。
デンサCD1,CD2等の外部素子を電気回路基板上に搭載
して配線する場合には、互いに電気的な影響を及ぼさな
いグランド配線パターンGND1,GND2を電気回路
基板に形成しておく。そして、一方のグランド配線パタ
ーンGND1に、駆動部9とコンデンサCD2及び電源1
6のグランド端子PG1を接続し、他方のグランド配線パ
ターンGND2に、三角波発生回路7と増幅器8,AM
0〜AMnのグランド端子PG2を接続する。
【0040】このように配線が行われると、図6に示す
ように、三角波発生回路7と増幅器8及び駆動部9によ
って生成される所定周期Tの台形波SDがコンデンサC
D1に供給される。台形波SDが低レベルのクランプ電圧
となる期間T1では、整流ダイオードD1が順バイアス
となってオン状態、整流ダイオードD2は逆バイアスと
なってオフ状態になる。この結果、電源16から整流ダ
イオードD1を介して流入する電流がコンデンサCD1に
充電され、コンデンサCD1には、電源16の電圧Vccと
ほぼ等しい充電電圧が発生する。
ように、三角波発生回路7と増幅器8及び駆動部9によ
って生成される所定周期Tの台形波SDがコンデンサC
D1に供給される。台形波SDが低レベルのクランプ電圧
となる期間T1では、整流ダイオードD1が順バイアス
となってオン状態、整流ダイオードD2は逆バイアスと
なってオフ状態になる。この結果、電源16から整流ダ
イオードD1を介して流入する電流がコンデンサCD1に
充電され、コンデンサCD1には、電源16の電圧Vccと
ほぼ等しい充電電圧が発生する。
【0041】一方、台形波SDが高レベルのクランプ電
圧になる期間T2では、整流ダイオードD1がオフ状
態、整流ダイオードD2はオン状態となる。この結果、
期間T1のときにコンデンサCD1に充電された上記充電
電圧と高レベルのクランプ電圧との加算電圧が、整流ダ
イオードD2を通じてコンデンサCD2に供給され、コン
デンサCD2には、電圧Vccの約2倍の昇圧電圧HVcc
(≒2×Vcc)が発生する。
圧になる期間T2では、整流ダイオードD1がオフ状
態、整流ダイオードD2はオン状態となる。この結果、
期間T1のときにコンデンサCD1に充電された上記充電
電圧と高レベルのクランプ電圧との加算電圧が、整流ダ
イオードD2を通じてコンデンサCD2に供給され、コン
デンサCD2には、電圧Vccの約2倍の昇圧電圧HVcc
(≒2×Vcc)が発生する。
【0042】そして、台形波SDの電圧が所定周期Tで
連続して変化すると、コンデンサCD1の充電電圧は、電
圧Vccとほぼ等しい電圧に維持され、コンデンサCD2の
充電電圧は、昇圧電圧HVccに維持される。また、方形
波と比べて高周波成分の少ない台形波SDに基づいて整
流ダイオードD1,D2をオン・オフ動作させるので、
整流ダイオードD1,D2からは高周波のスイッチング
ノイズが発生しない。このため、ノイズが抑えられた昇
圧電圧HVccが得られる。
連続して変化すると、コンデンサCD1の充電電圧は、電
圧Vccとほぼ等しい電圧に維持され、コンデンサCD2の
充電電圧は、昇圧電圧HVccに維持される。また、方形
波と比べて高周波成分の少ない台形波SDに基づいて整
流ダイオードD1,D2をオン・オフ動作させるので、
整流ダイオードD1,D2からは高周波のスイッチング
ノイズが発生しない。このため、ノイズが抑えられた昇
圧電圧HVccが得られる。
【0043】この昇圧電圧HVccが第2の電源端子15
に供給され、この昇圧電圧HVccを動作電源電圧として
増幅器AM0〜AMnが動作する。
に供給され、この昇圧電圧HVccを動作電源電圧として
増幅器AM0〜AMnが動作する。
【0044】更に、判定回路17が第2の電源端子15
に供給される昇圧電圧HVccを検出すると共に、昇圧電
圧HVccに応じた判定信号JD1,JD2を出力する。
この場合には、比較器18,19の非反転入力端子に印
加される電圧Vinが参照電圧Vref1とVref2の間の電圧
となり、判定信号JD1,JD2がJD1=“H”且つ
JD2=“L”となるため上記第1の動作状態が設定さ
れ、図5(a)に示したように、増幅器AM0〜AMnの
増幅率Gvは、Gv=1+r8/(r9+r10)に設定され
る。
に供給される昇圧電圧HVccを検出すると共に、昇圧電
圧HVccに応じた判定信号JD1,JD2を出力する。
この場合には、比較器18,19の非反転入力端子に印
加される電圧Vinが参照電圧Vref1とVref2の間の電圧
となり、判定信号JD1,JD2がJD1=“H”且つ
JD2=“L”となるため上記第1の動作状態が設定さ
れ、図5(a)に示したように、増幅器AM0〜AMnの
増幅率Gvは、Gv=1+r8/(r9+r10)に設定され
る。
【0045】したがって、電源16の出力電圧Vccより
高い昇圧電圧HVcc(≒2×Vcc)が第2の電源端子1
5に供給されると、増幅器AM0〜AMnは自動的にその
昇圧電圧HVccに適した増幅率Gvに設定される。
高い昇圧電圧HVcc(≒2×Vcc)が第2の電源端子1
5に供給されると、増幅器AM0〜AMnは自動的にその
昇圧電圧HVccに適した増幅率Gvに設定される。
【0046】また、図7に示すように、上述したコンデ
ンサCD1,CD2に加えて、ダイオードD12,D22及びコ
ンデンサCD12,CD22を更に接続し、コンデンサCD22
に生じる昇圧電圧HVcc2を第2の電源端子15に供給
するように配線をすると、上記第2の動作状態が設定さ
れる。
ンサCD1,CD2に加えて、ダイオードD12,D22及びコ
ンデンサCD12,CD22を更に接続し、コンデンサCD22
に生じる昇圧電圧HVcc2を第2の電源端子15に供給
するように配線をすると、上記第2の動作状態が設定さ
れる。
【0047】すなわち、リード端子11,13の間に、
整流ダイオードD1に相当するダイオードD12とコンデ
ンサCD1に相当するコンデンサCD12を直列接続し、ダ
イオードD12のカソードとグランド端子PG1の間に、整
流ダイオードD2に相当するダイオードD22とコンデン
サCD2に相当するコンデンサCD22を直列接続し、整流
ダイオードD22のカソードとコンデンサCD22との接続
点を第2の電源端子15に接続する。
整流ダイオードD1に相当するダイオードD12とコンデ
ンサCD1に相当するコンデンサCD12を直列接続し、ダ
イオードD12のカソードとグランド端子PG1の間に、整
流ダイオードD2に相当するダイオードD22とコンデン
サCD2に相当するコンデンサCD22を直列接続し、整流
ダイオードD22のカソードとコンデンサCD22との接続
点を第2の電源端子15に接続する。
【0048】かかる配線を行うと、駆動部9から出力さ
れる台形波SDの電圧変化にしたがって、整流ダイオー
ドD1,D2及びダイオードD12,D22がオン・オフ動
作を繰り返すことにより、図6に示したのと同様にコン
デンサCD2に昇圧電圧HVcc1(≒2×Vcc)が発生す
ると共に、コンデンサCD22には昇圧電圧HVcc1と電圧
Vccとの加算電圧、すなわち電圧Vccの約3倍の昇圧電
圧HVcc2(≒3×Vcc)が発生し、この昇圧電圧HVc
c2が第2の電源端子15に供給される。
れる台形波SDの電圧変化にしたがって、整流ダイオー
ドD1,D2及びダイオードD12,D22がオン・オフ動
作を繰り返すことにより、図6に示したのと同様にコン
デンサCD2に昇圧電圧HVcc1(≒2×Vcc)が発生す
ると共に、コンデンサCD22には昇圧電圧HVcc1と電圧
Vccとの加算電圧、すなわち電圧Vccの約3倍の昇圧電
圧HVcc2(≒3×Vcc)が発生し、この昇圧電圧HVc
c2が第2の電源端子15に供給される。
【0049】したがって、増幅器AM0〜AMnは昇圧電
圧HVcc2を動作電源電圧として動作すると共に、判定
回路17の判定信号JD1,JD2がそれぞれ、JD1
=“L”、JD2=“H”となることにより、図5
(b)に示したように、増幅器AM0〜AMnの増幅率G
vが、昇圧電圧HVcc2に応じた最適な増幅率Gv=1+
(r8+r9)/r10に設定される。
圧HVcc2を動作電源電圧として動作すると共に、判定
回路17の判定信号JD1,JD2がそれぞれ、JD1
=“L”、JD2=“H”となることにより、図5
(b)に示したように、増幅器AM0〜AMnの増幅率G
vが、昇圧電圧HVcc2に応じた最適な増幅率Gv=1+
(r8+r9)/r10に設定される。
【0050】このように、本実施形態の半導体集積回路
装置6によれば、増幅器AM0〜AMnは上記昇圧電圧に
応じて自動的に最適な増幅率が設定されるため、その昇
圧電圧によって設定される広ダイナミックレンジの効果
を、従来技術のような手動調整を行うことなく得ること
ができる。また、方形波と比べて高周波成分の少ない台
形波SDに基づいて整流ダイオードD1,D2をオン・
オフ動作させるので、整流ダイオードD1,D2からは
高周波のスイッチングノイズが発生しない。このため、
従来問題となっていた増幅器AM0〜AMnへのスイッチ
ングノイズの混入を抑制することができ、高品位のオー
ディオ機器等を実現することができる。
装置6によれば、増幅器AM0〜AMnは上記昇圧電圧に
応じて自動的に最適な増幅率が設定されるため、その昇
圧電圧によって設定される広ダイナミックレンジの効果
を、従来技術のような手動調整を行うことなく得ること
ができる。また、方形波と比べて高周波成分の少ない台
形波SDに基づいて整流ダイオードD1,D2をオン・
オフ動作させるので、整流ダイオードD1,D2からは
高周波のスイッチングノイズが発生しない。このため、
従来問題となっていた増幅器AM0〜AMnへのスイッチ
ングノイズの混入を抑制することができ、高品位のオー
ディオ機器等を実現することができる。
【0051】また、上述したように、整流ダイオードD
1,D2からの高周波のスイッチングノイズを抑えるこ
とができるため、ノイズの影響を受けや易い増幅器AM
0〜AMnと、昇圧回路を構成する整流ダイオードD1,
D2とを同一の半導体基板に形成した半導体集積回路装
置6を実現することが可能となっている。
1,D2からの高周波のスイッチングノイズを抑えるこ
とができるため、ノイズの影響を受けや易い増幅器AM
0〜AMnと、昇圧回路を構成する整流ダイオードD1,
D2とを同一の半導体基板に形成した半導体集積回路装
置6を実現することが可能となっている。
【0052】また、半導体集積回路装置1内にノイズの
発生を抑制した昇圧電源回路を内蔵したので、本半導体
集積回路装置1を使用すると、部品点数の低減が可能で
ある。特に、ノイズを吸収するためのコンデンサや抵抗
若しくはコイル等の外付け部品を大幅に低減することが
できる。
発生を抑制した昇圧電源回路を内蔵したので、本半導体
集積回路装置1を使用すると、部品点数の低減が可能で
ある。特に、ノイズを吸収するためのコンデンサや抵抗
若しくはコイル等の外付け部品を大幅に低減することが
できる。
【0053】尚、本実施形態では、図6に示したよう
に、振幅の立ち上りと立ち下りの傾斜がほぼ等しい台形
波SDによって整流ダイオードD1,D2をオン・オフ
制御する場合を説明したが、上記立ち上りと立ち下りの
傾斜が異なった台形波を用いてもよい。
に、振幅の立ち上りと立ち下りの傾斜がほぼ等しい台形
波SDによって整流ダイオードD1,D2をオン・オフ
制御する場合を説明したが、上記立ち上りと立ち下りの
傾斜が異なった台形波を用いてもよい。
【0054】また、三角波STAをクリップさせることで
台形波SDを生成する場合を説明したが、のこぎり波を
クリップさせることで台形波SDを生成してもよい。こ
の場合は、図1中の三角波発生回路7をのこぎり波発生
回路に置き換えることで実現できる。また、図1中の三
角波発生回路7を正弦波発生回路に置き換え、この正弦
波発生回路で生成される正弦波をクリップすることで得
られる信号に基づいて、整流ダイオードD1,D2をオ
ン・オフさせてもよい。
台形波SDを生成する場合を説明したが、のこぎり波を
クリップさせることで台形波SDを生成してもよい。こ
の場合は、図1中の三角波発生回路7をのこぎり波発生
回路に置き換えることで実現できる。また、図1中の三
角波発生回路7を正弦波発生回路に置き換え、この正弦
波発生回路で生成される正弦波をクリップすることで得
られる信号に基づいて、整流ダイオードD1,D2をオ
ン・オフさせてもよい。
【0055】また、本実施形態では、電源16の電圧V
ccの約2倍の昇圧電圧と、電圧Vccの約3倍の昇圧電圧
とを判定する判定回路17を備え、その判定結果に基づ
いて増幅器AM0〜AMnの各増幅率Gvを約2倍と約3
倍の昇圧電圧に対応させて自動調整させる半導体集積回
路装置6について説明したが、本発明はこれに限定され
るものではない。
ccの約2倍の昇圧電圧と、電圧Vccの約3倍の昇圧電圧
とを判定する判定回路17を備え、その判定結果に基づ
いて増幅器AM0〜AMnの各増幅率Gvを約2倍と約3
倍の昇圧電圧に対応させて自動調整させる半導体集積回
路装置6について説明したが、本発明はこれに限定され
るものではない。
【0056】すなわち、本発明の昇圧電源回路は、図9
に示すように、整流ダイオードD1,D2とコンデンサ
CD1,CD2に相当する、複数組の整流ダイオードD12〜
D1mとD22〜D2m、及びコンデンサCD12〜CD1mとC
D22〜CD2mを複数段従属接続させ、コンデンサCD12〜
CD1mを駆動部9から出力される台形波SD等によって駆
動することにより、各組のコンデンサCD2,CD22〜C
D2mに、電圧Vccの整数倍とほぼ等しい昇圧電圧2Vcc
〜mVccを生成することができる。
に示すように、整流ダイオードD1,D2とコンデンサ
CD1,CD2に相当する、複数組の整流ダイオードD12〜
D1mとD22〜D2m、及びコンデンサCD12〜CD1mとC
D22〜CD2mを複数段従属接続させ、コンデンサCD12〜
CD1mを駆動部9から出力される台形波SD等によって駆
動することにより、各組のコンデンサCD2,CD22〜C
D2mに、電圧Vccの整数倍とほぼ等しい昇圧電圧2Vcc
〜mVccを生成することができる。
【0057】このため、判定回路17の参照電圧
Vref1,Vref2と、増幅器AM0〜AMnの増幅率Gvを
設定する抵抗r8〜r10を所定の昇圧電圧に対応させて
予め設定しておくことで、様々なバリエーションを有す
る半導体集積回路装置を実現することができる。
Vref1,Vref2と、増幅器AM0〜AMnの増幅率Gvを
設定する抵抗r8〜r10を所定の昇圧電圧に対応させて
予め設定しておくことで、様々なバリエーションを有す
る半導体集積回路装置を実現することができる。
【0058】例えば、図3に示した参照電圧Vref1を電
源電圧Vccに対して任意の整数倍m1の昇圧電圧HVccm
1に比例した電圧に設定すると共に、参照電圧Vref2を
電源電圧Vccに対して任意の整数倍m2(但し、m2≠m
1)の昇圧電圧HVccm2に比例した電圧に設定し、更
に、図4及び図5に示した増幅率設定用の抵抗r8〜r
10の各抵抗値を昇圧電圧HVccm1とHVccm2に対応した
増幅率Gvが得られるように予め設定してもよい。
源電圧Vccに対して任意の整数倍m1の昇圧電圧HVccm
1に比例した電圧に設定すると共に、参照電圧Vref2を
電源電圧Vccに対して任意の整数倍m2(但し、m2≠m
1)の昇圧電圧HVccm2に比例した電圧に設定し、更
に、図4及び図5に示した増幅率設定用の抵抗r8〜r
10の各抵抗値を昇圧電圧HVccm1とHVccm2に対応した
増幅率Gvが得られるように予め設定してもよい。
【0059】かかる構成によると、図9に示した昇圧電
源回路の内の第m1段目の昇圧回路で生成される昇圧電
圧HVccm1を供給した場合と、第m2段目の昇圧回路で
生成される昇圧電圧HVccm2を供給した場合とで、増幅
器AM0〜AMnの各増幅率Gvが各昇圧電圧HVccm1,
HVccm2に対応した最適な増幅率に設定される。また、
ダイオードD1,D2,D12〜D1m,D22〜D2mがオン
・オフ動作する際に、高周波のスイッチングノイズが発
生しないため、低ノイズの昇圧電源回路を提供すること
ができる。
源回路の内の第m1段目の昇圧回路で生成される昇圧電
圧HVccm1を供給した場合と、第m2段目の昇圧回路で
生成される昇圧電圧HVccm2を供給した場合とで、増幅
器AM0〜AMnの各増幅率Gvが各昇圧電圧HVccm1,
HVccm2に対応した最適な増幅率に設定される。また、
ダイオードD1,D2,D12〜D1m,D22〜D2mがオン
・オフ動作する際に、高周波のスイッチングノイズが発
生しないため、低ノイズの昇圧電源回路を提供すること
ができる。
【0060】また、以上の説明では、昇圧回路を構成す
るための整流ダイオードD1,D2を半導体集積回路6
内に内蔵させた構成を説明したが、図9に示した残余の
ダイオードD12〜D1mとD22〜D2mを半導体集積回路6
内に予め内蔵してもよい。
るための整流ダイオードD1,D2を半導体集積回路6
内に内蔵させた構成を説明したが、図9に示した残余の
ダイオードD12〜D1mとD22〜D2mを半導体集積回路6
内に予め内蔵してもよい。
【0061】また、2種類の昇圧電圧に応じて増幅器A
M0〜AMnの増幅率Gvを自動的に2段階に変化させる
半導体集積回路装置6について説明したが、本発明は、
増幅率Gvを2段階に変化させるものに限定されるもの
ではない。
M0〜AMnの増幅率Gvを自動的に2段階に変化させる
半導体集積回路装置6について説明したが、本発明は、
増幅率Gvを2段階に変化させるものに限定されるもの
ではない。
【0062】例えば、判定回路17には、3以上の参照
電圧Vref1〜Vrefiを設定しておき、これらの参照電
圧Vref1〜Vrefiに基づいて第2の電源端子15に供
給される昇圧電圧を比較するように構成し、更に、図4
に示したトランジスタTr1,Tr2,Tr5,Tr6で構成さ
れる差動対と定電流源22,23及び開閉回路SW1,
SW2に相当する回路を昇圧電圧の数i(3≦i)に対
応させて設けておくと共に、上記各回路に抵抗r8〜r
10に相当する帰還抵抗を設けておくことにより、3以上
の昇圧電圧に対応した半導体集積回路装置を実現するこ
とができる。
電圧Vref1〜Vrefiを設定しておき、これらの参照電
圧Vref1〜Vrefiに基づいて第2の電源端子15に供
給される昇圧電圧を比較するように構成し、更に、図4
に示したトランジスタTr1,Tr2,Tr5,Tr6で構成さ
れる差動対と定電流源22,23及び開閉回路SW1,
SW2に相当する回路を昇圧電圧の数i(3≦i)に対
応させて設けておくと共に、上記各回路に抵抗r8〜r
10に相当する帰還抵抗を設けておくことにより、3以上
の昇圧電圧に対応した半導体集積回路装置を実現するこ
とができる。
【0063】また、図4に示したように、第2の電源端
子15に供給される昇圧電圧に応じて、トランジスタT
r1,Tr2の差動対とトランジスタTr5,Tr6の差動対と
を切り換えることで、増幅器AM0〜AMnの増幅率Gv
を可変設定する場合を説明したが、本発明はこれに限る
ものではなく、他の構成によってこれらの増幅率Gvを
変化させてもよい。
子15に供給される昇圧電圧に応じて、トランジスタT
r1,Tr2の差動対とトランジスタTr5,Tr6の差動対と
を切り換えることで、増幅器AM0〜AMnの増幅率Gv
を可変設定する場合を説明したが、本発明はこれに限る
ものではなく、他の構成によってこれらの増幅率Gvを
変化させてもよい。
【0064】例えば、図10に示すように、差動対を構
成するトランジスタTr1,Tr2に定電流源22を定常的
に接続し、増幅器24の出力を抵抗rf,rgによって、
トランジスタTr2のベースに負帰還を掛ける。更に、抵
抗rfをトランジスタ等の能動素子で構成し、判定回路
17から供給される判定信号に基づいて能動素子のオン
抵抗を可変制御することにより、抵抗rf,rgの抵抗比
で設定される増幅率Gvを変化させてもよい。
成するトランジスタTr1,Tr2に定電流源22を定常的
に接続し、増幅器24の出力を抵抗rf,rgによって、
トランジスタTr2のベースに負帰還を掛ける。更に、抵
抗rfをトランジスタ等の能動素子で構成し、判定回路
17から供給される判定信号に基づいて能動素子のオン
抵抗を可変制御することにより、抵抗rf,rgの抵抗比
で設定される増幅率Gvを変化させてもよい。
【0065】かかる構成によると、図10中のトランジ
スタTr5,Tr6を省略することができる。また、昇圧電
圧に比例して変化する判定信号を発生させる判定回路1
7を備え、この判定信号に基づいて上記能動素子で構成
される抵抗rfを制御すると、昇圧電圧に応じて、増幅
器AM0〜AMnの増幅率Gvをアナログ的に変化させる
ことができる。
スタTr5,Tr6を省略することができる。また、昇圧電
圧に比例して変化する判定信号を発生させる判定回路1
7を備え、この判定信号に基づいて上記能動素子で構成
される抵抗rfを制御すると、昇圧電圧に応じて、増幅
器AM0〜AMnの増幅率Gvをアナログ的に変化させる
ことができる。
【0066】
【発明の効果】以上説明したように本発明の昇圧電源回
路によれば、整流素子と容量素子とを所定の接続関係で
接続された構成の複数の組を複数段従属接続し、急激な
振幅変化を有さず所定の周期毎に一定の振幅となる波形
の信号に基づいて整流素子をオンオフさせることによ
り、容量素子に昇圧電圧を発生させるようにしたので、
整流素子のスイッチングノイズの発生を抑えることがで
き、ノイズの発生を抑えた昇圧電源回路を提供すること
ができる。
路によれば、整流素子と容量素子とを所定の接続関係で
接続された構成の複数の組を複数段従属接続し、急激な
振幅変化を有さず所定の周期毎に一定の振幅となる波形
の信号に基づいて整流素子をオンオフさせることによ
り、容量素子に昇圧電圧を発生させるようにしたので、
整流素子のスイッチングノイズの発生を抑えることがで
き、ノイズの発生を抑えた昇圧電源回路を提供すること
ができる。
【0067】また、昇圧電源回路とその昇圧電源回路で
生成される昇圧電圧を動作電源電圧として動作する回路
とが同一の半導体基板に形成された半導体集積回路装置
において、昇圧電源回路で生成される昇圧電圧を判定す
る判定手段と、判定手段の判定の結果に基づいて、昇圧
電圧を動作電源電圧として動作する回路の動作状態を調
整する調整手段とを備えたので、上記回路の動作状態
を、昇圧電源回路で生成される昇圧電圧に応じて自動的
に調整することができる。この結果、外付け部品の部品
点数の低減や、煩雑な調整が不要な半導体集積回路装置
を提供することができる。
生成される昇圧電圧を動作電源電圧として動作する回路
とが同一の半導体基板に形成された半導体集積回路装置
において、昇圧電源回路で生成される昇圧電圧を判定す
る判定手段と、判定手段の判定の結果に基づいて、昇圧
電圧を動作電源電圧として動作する回路の動作状態を調
整する調整手段とを備えたので、上記回路の動作状態
を、昇圧電源回路で生成される昇圧電圧に応じて自動的
に調整することができる。この結果、外付け部品の部品
点数の低減や、煩雑な調整が不要な半導体集積回路装置
を提供することができる。
【0068】特に、昇圧電圧を動作電源電圧として動作
する回路を増幅器とし、調整手段により増幅器の増幅率
を調整することにより、増幅器の増幅率を、昇圧電圧に
よって得られる広ダイナミックレンジを有効に利用する
ことが可能な増幅率に自動調整することが可能となる。
する回路を増幅器とし、調整手段により増幅器の増幅率
を調整することにより、増幅器の増幅率を、昇圧電圧に
よって得られる広ダイナミックレンジを有効に利用する
ことが可能な増幅率に自動調整することが可能となる。
【図1】本実施形態の昇圧電源回路及び半導体集積回路
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図2】台形波を生成するための原理を説明するための
最大出力条件を示す説明図である。
最大出力条件を示す説明図である。
【図3】判定回路の構成例を示す回路図である。
【図4】増幅器の構成例を示す回路図である。
【図5】増幅器の増幅率が自動調整される原理を説明す
るための回路図である。
るための回路図である。
【図6】昇圧電源回路の基本動作を説明するための波形
図である。
図である。
【図7】昇圧回路の構成を示す回路図である。
【図8】昇圧電圧に対する判定回路と開閉回路の動作を
説明する為の真理値表である。
説明する為の真理値表である。
【図9】昇圧回路の構成をより一般的に示した回路図で
ある。
ある。
【図10】増幅器の変形例の構成を示す回路図である。
【図11】従来の昇圧電源回路を備えた電子機器の構成
を示すブロック図である。
を示すブロック図である。
6…半導体集積回路装置 7…三角波発生回路 8…増幅器 9…駆動部 16…電源 17…判定回路 18,19…比較器 20…NANDゲート 21…ANDゲート 22,23…定電流源 r1〜r10…抵抗 Tr1〜Tr6…トランジスタ SW1,SW2…開閉回路 AM0〜AMn…増幅器 D1,D2,D12〜D1m,D22〜D2m…整流ダイオード CD1,CD2,CD12〜CD1m,CD22〜CD2m…コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小沢 昭夫 埼玉県川越市大字山田字西町25番地1 パ イオニア株式会社川越工場内 Fターム(参考) 5F038 BB04 BB05 BG02 BG03 BG04 BG05 BG10 DF01 DF14 EZ20 5H420 BB12 CC02 DD02 EA20 EB01 EB37 5H730 AA01 AS04 BB02
Claims (5)
- 【請求項1】 第1の接点と第2の接点との間に直列接
続される第1の整流素子及び第1の容量素子と、 前記第1の整流素子と第1の容量素子との接続点と第3
の接点との間に接続される第2の整流素子と、 前記第3の接点と第4の接点との間に接続される第2の
容量素子と、 急激な振幅変化を有さず所定の周期毎に一定の振幅とな
る波形の信号を出力する駆動手段とを備え、 前記第1,第2の整流素子及び前記第1,第2の容量素
子を有する複数の組が複数段従属接続されると共に、 前段側の組の前記第3の接点と後段側の組の前記第1の
接点が接続され、前記第2の接点が共通接続され、最前
段の組の前記第1の接点に所定の電源電圧が供給され、
最前段の組の前記第2の接点に前記駆動手段の信号が供
給され、前記第4の接点が前記所定電圧より低電圧に設
定されることを特徴とする昇圧電源回路。 - 【請求項2】 前記信号は、台形波の信号であることを
特徴とする請求項1に記載の昇圧電源回路。 - 【請求項3】 請求項1に記載の前記第1,第2の整流
素子を1組又は複数組備えることを特徴とする半導体集
積回路装置。 - 【請求項4】 昇圧電源回路と、前記昇圧電源回路で生
成される昇圧電圧を動作電源電圧として動作する回路と
が同一の半導体基板に形成された半導体集積回路装置で
あって、 前記昇圧電源回路で生成される昇圧電圧を判定する判定
手段と、 前記判定手段の前記判定の結果に基づいて、前記昇圧電
圧を動作電源電圧として動作する前記回路の動作状態を
調整する調整手段と、を具備することを特徴とする半導
体集積回路装置。 - 【請求項5】 前記昇圧電圧を動作電源電圧として動作
する前記回路は、増幅器であり、前記調整手段は、前記
回路の増幅率を調整することを特徴とする請求項4に記
載の半導体集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10364731A JP2000188374A (ja) | 1998-12-22 | 1998-12-22 | 昇圧電源回路及び半導体集積回路装置 |
US09/453,472 US6191962B1 (en) | 1998-12-22 | 1999-12-02 | Step-up power supply circuit and semiconductor integrated circuit device |
DE19960236A DE19960236A1 (de) | 1998-12-22 | 1999-12-14 | Aufwärts-Leistungsversorgungsschaltung und integrierte Halbleiterschaltungsvorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10364731A JP2000188374A (ja) | 1998-12-22 | 1998-12-22 | 昇圧電源回路及び半導体集積回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004045758A Division JP4082609B2 (ja) | 2004-02-23 | 2004-02-23 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000188374A true JP2000188374A (ja) | 2000-07-04 |
Family
ID=18482531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10364731A Pending JP2000188374A (ja) | 1998-12-22 | 1998-12-22 | 昇圧電源回路及び半導体集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6191962B1 (ja) |
JP (1) | JP2000188374A (ja) |
DE (1) | DE19960236A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008146275A (ja) * | 2006-12-08 | 2008-06-26 | Niigata Seimitsu Kk | 基準電圧発生回路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7075436B2 (en) | 2001-02-12 | 2006-07-11 | Symbol Technologies, Inc. | Method, system, and apparatus for binary traversal of a tag population |
TW200620795A (en) * | 2004-12-10 | 2006-06-16 | Asour Technology Inc | Voltage-doubling circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111375A (en) * | 1990-12-20 | 1992-05-05 | Texas Instruments Incorporated | Charge pump |
US5625544A (en) * | 1996-04-25 | 1997-04-29 | Programmable Microelectronics Corp. | Charge pump |
US5907484A (en) * | 1996-04-25 | 1999-05-25 | Programmable Microelectronics Corp. | Charge pump |
US5818288A (en) * | 1996-06-27 | 1998-10-06 | Advanced Micro Devices, Inc. | Charge pump circuit having non-uniform stage capacitance for providing increased rise time and reduced area |
SE509679C2 (sv) * | 1997-04-10 | 1999-02-22 | Ericsson Telefon Ab L M | Förfarande för att styra en likspänning från en DC-DC- omvandlare och en DC-DC-omvandlare |
JPH114575A (ja) * | 1997-06-11 | 1999-01-06 | Nec Corp | 昇圧回路 |
-
1998
- 1998-12-22 JP JP10364731A patent/JP2000188374A/ja active Pending
-
1999
- 1999-12-02 US US09/453,472 patent/US6191962B1/en not_active Expired - Fee Related
- 1999-12-14 DE DE19960236A patent/DE19960236A1/de not_active Ceased
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008146275A (ja) * | 2006-12-08 | 2008-06-26 | Niigata Seimitsu Kk | 基準電圧発生回路 |
Also Published As
Publication number | Publication date |
---|---|
DE19960236A1 (de) | 2000-06-29 |
US6191962B1 (en) | 2001-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6577514B2 (en) | Charge pump with constant boosted output voltage | |
US6396933B1 (en) | High-fidelity and high-efficiency analog amplifier combined with digital amplifier | |
US7279870B2 (en) | DC-DC converter and method of controlling DC-DC converter | |
US7990214B2 (en) | Power supply providing ultrafast modulation of output voltage | |
US20030141928A1 (en) | Power amplifier clipping circuit for minimizing output distortion | |
US10084369B2 (en) | Error amplifying and frequency compensating circuits and methods | |
US20080129377A1 (en) | Voltage regulator with current sink for diverting external current and digital amplifier including the same | |
US7304547B2 (en) | Method and apparatus to improve frequency stability of an integrated circuit oscillator | |
US20050122171A1 (en) | Power source circuit for high frequency power amplifying circuit and semiconductor integrated circuit for power source and electronics component for power source | |
US6734656B2 (en) | Buck regulator with monolithic N- channel upper FET and pilot current sensing | |
US7453303B2 (en) | Control circuit for lossless switching converter | |
WO2002045253A1 (fr) | Amplificateur haute fréquence | |
CN106487343B (zh) | 用于d类放大器的功率级的驱动器电路 | |
US20140169588A1 (en) | Boosted Differential Class H Amplifier | |
JPH0795765A (ja) | 直流安定化電源装置 | |
US7436042B2 (en) | Circuit for driving gate of power MOSFET | |
JP2000188374A (ja) | 昇圧電源回路及び半導体集積回路装置 | |
WO2011160330A1 (zh) | 跟踪电源装置及其控制方法 | |
US20050110571A1 (en) | Variable gain amplifier | |
EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
JP3477097B2 (ja) | 集積回路装置 | |
US6452457B1 (en) | Electronic apparatus comprising a power amplifier | |
JP4082609B2 (ja) | 半導体集積回路装置 | |
US10911010B2 (en) | Class-D amplifier and sound system | |
US8198879B2 (en) | Booster circuit and PWM signal generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040420 |