JP2000188374A - 昇圧電源回路及び半導体集積回路装置 - Google Patents
昇圧電源回路及び半導体集積回路装置Info
- Publication number
- JP2000188374A JP2000188374A JP10364731A JP36473198A JP2000188374A JP 2000188374 A JP2000188374 A JP 2000188374A JP 10364731 A JP10364731 A JP 10364731A JP 36473198 A JP36473198 A JP 36473198A JP 2000188374 A JP2000188374 A JP 2000188374A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- boosted
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】ノイズの少ない昇圧電源回路と、昇圧電圧に応
じて動作状態を自己調整する半導体集積回路装置を提供
する。 【解決手段】電源１６の所定電圧Ｖccが供給されるダイ
オードＤ１と、ダイオードＤ１に接続されるコンデンサ
ＣD1と、ダイオードＤ１とコンデンサＣD1との接続点に
接続されるダイオードＤ２と、ダイオードＤ２に接続さ
れるコンデンサＣD2を備え、三角波発生回路７と増幅器
８及び駆動部９によって形成される台形波ＳDをコンデ
ンサＣD1に印加して、ダイオードＤ１，Ｄ２をオン・オ
フ動作させることにより、コンデンサＣD2に電圧Ｖccの
約２倍の昇圧電圧ＨＶccを発生させる。かかる構成の昇
圧電源回路で生成される昇圧電圧ＨＶccの下で増幅器Ａ
Ｍ0〜ＡＭnを動作させると共に、判定回路１７により昇
圧電圧ＨＶccを判定し、その判定結果に基づいて増幅器
ＡＭ0〜ＡＭnの増幅率を自動的に可変調整する。
じて動作状態を自己調整する半導体集積回路装置を提供
する。 【解決手段】電源１６の所定電圧Ｖccが供給されるダイ
オードＤ１と、ダイオードＤ１に接続されるコンデンサ
ＣD1と、ダイオードＤ１とコンデンサＣD1との接続点に
接続されるダイオードＤ２と、ダイオードＤ２に接続さ
れるコンデンサＣD2を備え、三角波発生回路７と増幅器
８及び駆動部９によって形成される台形波ＳDをコンデ
ンサＣD1に印加して、ダイオードＤ１，Ｄ２をオン・オ
フ動作させることにより、コンデンサＣD2に電圧Ｖccの
約２倍の昇圧電圧ＨＶccを発生させる。かかる構成の昇
圧電源回路で生成される昇圧電圧ＨＶccの下で増幅器Ａ
Ｍ0〜ＡＭnを動作させると共に、判定回路１７により昇
圧電圧ＨＶccを判定し、その判定結果に基づいて増幅器
ＡＭ0〜ＡＭnの増幅率を自動的に可変調整する。
Description
【０００１】
【発明の属する技術分野】本発明は、所定の電源電圧か
らそれより高い昇圧電圧を生成する昇圧電源回路と、昇
圧電源回路を備えた半導体集積回路装置に関するもので
ある。
らそれより高い昇圧電圧を生成する昇圧電源回路と、昇
圧電源回路を備えた半導体集積回路装置に関するもので
ある。
【０００２】
【従来の技術】従来、出力電圧の比較的低い乾電池や車
載用バッテリ等を電源として用いる電子機器にあって
は、上記電源の出力電圧に基づいて昇圧電圧を生成する
昇圧電源回路を備え、その昇圧電圧を動作電源電圧とす
るものが知られている。
載用バッテリ等を電源として用いる電子機器にあって
は、上記電源の出力電圧に基づいて昇圧電圧を生成する
昇圧電源回路を備え、その昇圧電圧を動作電源電圧とす
るものが知られている。
【０００３】図１１は、上記従来の昇圧電源回路１と、
複数の増幅器ＡＭ0〜ＡＭ3を有する半導体集積回路装置
２を備えて構成された電子機器を示している。同図にお
いて、昇圧電源回路１には、乾電池や車載用バッテリ等
の電源３から出力される電源電圧Ｖccの下で動作する方
形波発生回路４と昇圧回路５が備えられている。
複数の増幅器ＡＭ0〜ＡＭ3を有する半導体集積回路装置
２を備えて構成された電子機器を示している。同図にお
いて、昇圧電源回路１には、乾電池や車載用バッテリ等
の電源３から出力される電源電圧Ｖccの下で動作する方
形波発生回路４と昇圧回路５が備えられている。
【０００４】方形波発生回路４は、所定周期で振幅が急
激に反転する方形波Ｓcを出力する非安定マルチバイブ
レータ等により構成されている。昇圧回路５は、整流ダ
イオードとコンデンサを備えた倍電圧整流回路で構成さ
れ、方形波Ｓcに同期して整流ダイオードをオン・オフ
制御し、コンデンサを充電することにより、電源電圧Ｖ
ccよりも高電圧の昇圧電圧ＨＶccを生成している。
激に反転する方形波Ｓcを出力する非安定マルチバイブ
レータ等により構成されている。昇圧回路５は、整流ダ
イオードとコンデンサを備えた倍電圧整流回路で構成さ
れ、方形波Ｓcに同期して整流ダイオードをオン・オフ
制御し、コンデンサを充電することにより、電源電圧Ｖ
ccよりも高電圧の昇圧電圧ＨＶccを生成している。
【０００５】この昇圧電圧ＨＶccが半導体集積回路装置
２に供給され、増幅器ＡＭ0〜ＡＭ3は昇圧電圧ＨＶccを
動作電源電圧として動作し、入力端子ＩＮ0〜ＩＮ3に入
力される信号を増幅して各出力端子Ｑ0〜Ｑ3へ出力す
る。
２に供給され、増幅器ＡＭ0〜ＡＭ3は昇圧電圧ＨＶccを
動作電源電圧として動作し、入力端子ＩＮ0〜ＩＮ3に入
力される信号を増幅して各出力端子Ｑ0〜Ｑ3へ出力す
る。
【０００６】
【発明が解決しようとする課題】ところで、上記従来の
昇圧電源回路１は、高周波成分を有する方形波Ｓcに基
づいて昇圧回路５中の整流ダイオードをオン・オフ制御
するので、整流ダイオードから高周波のスイッチングノ
イズが発生し、このスイッチングノイズが半導体集積回
路装置２中の増幅器ＡＭ0〜ＡＭ3に飛び込んで、出力端
子Ｑ0〜Ｑ3の各出力信号中に混入する問題があった。
昇圧電源回路１は、高周波成分を有する方形波Ｓcに基
づいて昇圧回路５中の整流ダイオードをオン・オフ制御
するので、整流ダイオードから高周波のスイッチングノ
イズが発生し、このスイッチングノイズが半導体集積回
路装置２中の増幅器ＡＭ0〜ＡＭ3に飛び込んで、出力端
子Ｑ0〜Ｑ3の各出力信号中に混入する問題があった。
【０００７】また、スイッチングノイズの影響を防止す
るために、ノイズ吸収用のコンデンサや抵抗若しくはコ
イル等の外付け部品の部品点数が多くなるという問題が
あった。
るために、ノイズ吸収用のコンデンサや抵抗若しくはコ
イル等の外付け部品の部品点数が多くなるという問題が
あった。
【０００８】また、半導体集積回路装置２への上記スイ
ッチングノイズの影響を防止するために、昇圧電源回路
１と半導体集積回路装置２が別々に配設されていたた
め、部品点数の増加を招くほか、限られた容積内で高密
度且つ高機能の電子機器を実現することが困難になる場
合等があった。また、従来の昇圧電源回路１とノイズの
影響を受け易い増幅器ＡＭ0〜ＡＭ3等を内蔵した半導体
集積回路装置を実現することが困難であった。
ッチングノイズの影響を防止するために、昇圧電源回路
１と半導体集積回路装置２が別々に配設されていたた
め、部品点数の増加を招くほか、限られた容積内で高密
度且つ高機能の電子機器を実現することが困難になる場
合等があった。また、従来の昇圧電源回路１とノイズの
影響を受け易い増幅器ＡＭ0〜ＡＭ3等を内蔵した半導体
集積回路装置を実現することが困難であった。
【０００９】また、昇圧回路５で生成された昇圧電圧Ｈ
Ｖccを動作電源電圧として増幅器ＡＭ0〜ＡＭ3を動作さ
せると、ダイナミックレンジを向上させることができる
という効果が得られることになるが、実際にその効果を
得るためには、昇圧による動作電源電圧の上昇に応じ
て、増幅器ＡＭ0〜ＡＭ3の増幅率を高くする必要があ
る。
Ｖccを動作電源電圧として増幅器ＡＭ0〜ＡＭ3を動作さ
せると、ダイナミックレンジを向上させることができる
という効果が得られることになるが、実際にその効果を
得るためには、昇圧による動作電源電圧の上昇に応じ
て、増幅器ＡＭ0〜ＡＭ3の増幅率を高くする必要があ
る。
【００１０】すなわち、増幅器ＡＭ0〜ＡＭ3に入力され
る入力信号の振幅と増幅器ＡＭ0〜ＡＭ3の増幅率が、増
幅器ＡＭ0〜ＡＭ3の動作電源電圧の高低にかかわらず同
じであった場合には、増幅器ＡＭ0〜ＡＭ3から出力され
る出力信号も動作電源電圧の高低にかかわらず同じにな
る。したがって、実際に広ダイナミックレンジの効果を
得るためには、動作電源電圧を高くするのに応じて、増
幅器ＡＭ0〜ＡＭ3の増幅率も高くするように調整する必
要がある。
る入力信号の振幅と増幅器ＡＭ0〜ＡＭ3の増幅率が、増
幅器ＡＭ0〜ＡＭ3の動作電源電圧の高低にかかわらず同
じであった場合には、増幅器ＡＭ0〜ＡＭ3から出力され
る出力信号も動作電源電圧の高低にかかわらず同じにな
る。したがって、実際に広ダイナミックレンジの効果を
得るためには、動作電源電圧を高くするのに応じて、増
幅器ＡＭ0〜ＡＭ3の増幅率も高くするように調整する必
要がある。
【００１１】ところが、従来は、増幅器ＡＭ0〜ＡＭ3に
設けられている増幅率調整用の端子に可変抵抗器等を接
続し、この可変抵抗器の値を手作業で調整することによ
り増幅率を調整していた。このため、調整作業が煩雑と
なり、また、上記可変抵抗器等の外付け部品が必要にな
る等、部品点数の増加を招く問題があった。
設けられている増幅率調整用の端子に可変抵抗器等を接
続し、この可変抵抗器の値を手作業で調整することによ
り増幅率を調整していた。このため、調整作業が煩雑と
なり、また、上記可変抵抗器等の外付け部品が必要にな
る等、部品点数の増加を招く問題があった。
【００１２】本発明は、このような上記従来技術の課題
に鑑みてなされたものであり、ノイズの発生を抑制する
昇圧電源回路と、その昇圧電源回路を内蔵すると共に、
昇圧電圧に応じて最適な動作状態を自動的に自己調整す
る半導体集積回路装置を提供することを目的とする。
に鑑みてなされたものであり、ノイズの発生を抑制する
昇圧電源回路と、その昇圧電源回路を内蔵すると共に、
昇圧電圧に応じて最適な動作状態を自動的に自己調整す
る半導体集積回路装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
本発明の昇圧電源回路は、第１の端子と第２の端子との
間に直列接続される第１の整流素子及び第１の容量素子
と、上記第１の整流素子と第１の容量素子との接続点と
第３の端子との間に接続される第２の整流素子と、上記
第３の端子と第４の端子との間に接続される第２の容量
素子と、急激な振幅変化を有さず所定の周期毎に一定の
振幅となる波形の信号を出力する駆動手段とを備え、上
記第１，第２の整流素子及び上記第１，第２の容量素子
を有する複数の組が複数段従属接続されると共に、前段
側の組の上記第３の端子と後段側の組の上記第１の端子
が接続され、上記第２の端子が共通接続され、最前段の
組の上記第１の端子に所定の電源電圧が供給され、最前
段の組の上記第２の端子に上記駆動手段の信号が供給さ
れ、上記第４の端子が上記所定電圧より低電圧に設定さ
れる構成とした。
本発明の昇圧電源回路は、第１の端子と第２の端子との
間に直列接続される第１の整流素子及び第１の容量素子
と、上記第１の整流素子と第１の容量素子との接続点と
第３の端子との間に接続される第２の整流素子と、上記
第３の端子と第４の端子との間に接続される第２の容量
素子と、急激な振幅変化を有さず所定の周期毎に一定の
振幅となる波形の信号を出力する駆動手段とを備え、上
記第１，第２の整流素子及び上記第１，第２の容量素子
を有する複数の組が複数段従属接続されると共に、前段
側の組の上記第３の端子と後段側の組の上記第１の端子
が接続され、上記第２の端子が共通接続され、最前段の
組の上記第１の端子に所定の電源電圧が供給され、最前
段の組の上記第２の端子に上記駆動手段の信号が供給さ
れ、上記第４の端子が上記所定電圧より低電圧に設定さ
れる構成とした。
【００１４】かかる構成の昇圧電源回路によると、駆動
手段からの信号が第２の端子に供給されると、その信号
の振幅変化に応じて、各組の第１，第２の整流素子のバ
イアスが交互に反転して、オンオフの切換え動作が行わ
れる。このオンオフの切換え動作により、各組の第１，
第２の容量素子に充電が行われ、最前段の組の第３の端
子には、電源電圧のほぼ２倍の昇圧電圧が発生する。ま
た、第２段目以降の組の第３の端子には、それぞれ、電
源電圧のほぼ３倍、４倍等の電圧、すなわち、電源電圧
のほぼ整数倍の昇圧電圧が発生する。
手段からの信号が第２の端子に供給されると、その信号
の振幅変化に応じて、各組の第１，第２の整流素子のバ
イアスが交互に反転して、オンオフの切換え動作が行わ
れる。このオンオフの切換え動作により、各組の第１，
第２の容量素子に充電が行われ、最前段の組の第３の端
子には、電源電圧のほぼ２倍の昇圧電圧が発生する。ま
た、第２段目以降の組の第３の端子には、それぞれ、電
源電圧のほぼ３倍、４倍等の電圧、すなわち、電源電圧
のほぼ整数倍の昇圧電圧が発生する。
【００１５】ここで、駆動手段の信号は、急激な振幅変
化を有さず所定の周期毎に一定の振幅となる波形の信号
であるため、所謂高周波成分を有しない信号である。こ
の信号の振幅変化に応じて各組の第１，第２の整流素子
がオンオフの切り換え動作をすると、これらの整流素子
からは高周波のスイッチングノイズが発生せず、ノイズ
の発生を抑えた昇圧電源回路が実現される。
化を有さず所定の周期毎に一定の振幅となる波形の信号
であるため、所謂高周波成分を有しない信号である。こ
の信号の振幅変化に応じて各組の第１，第２の整流素子
がオンオフの切り換え動作をすると、これらの整流素子
からは高周波のスイッチングノイズが発生せず、ノイズ
の発生を抑えた昇圧電源回路が実現される。
【００１６】また、昇圧電源回路とその昇圧電源回路で
生成される昇圧電圧を動作電源電圧として動作する回路
とが同一の半導体基板に形成された半導体集積回路装置
であって、前記昇圧電源回路で生成される昇圧電圧を判
定する判定手段と、前記判定手段の前記判定の結果に基
づいて、前記昇圧電圧を動作電源電圧として動作する前
記回路の動作状態を調整する調整手段とを備える構成と
した。
生成される昇圧電圧を動作電源電圧として動作する回路
とが同一の半導体基板に形成された半導体集積回路装置
であって、前記昇圧電源回路で生成される昇圧電圧を判
定する判定手段と、前記判定手段の前記判定の結果に基
づいて、前記昇圧電圧を動作電源電圧として動作する前
記回路の動作状態を調整する調整手段とを備える構成と
した。
【００１７】かかる構成の半導体集積回路装置によれ
ば、昇圧電源回路で生成される昇圧電圧を判定手段が判
定し、その昇圧電圧を動作電源電圧として動作する上記
回路の動作状態を、判定手段の判定結果に基づいて調整
手段が自動的に調整する。これにより、上記回路の動作
状態が昇圧電源回路で生成される昇圧電圧に応じて自動
的に調整される。
ば、昇圧電源回路で生成される昇圧電圧を判定手段が判
定し、その昇圧電圧を動作電源電圧として動作する上記
回路の動作状態を、判定手段の判定結果に基づいて調整
手段が自動的に調整する。これにより、上記回路の動作
状態が昇圧電源回路で生成される昇圧電圧に応じて自動
的に調整される。
【００１８】また、上記昇圧電圧を動作電源電圧として
動作する回路を増幅器とし、上記調整手段により、増幅
器の増幅率を調整することとした。かかる構成による
と、昇圧電源回路で生成される昇圧電圧に応じて増幅器
の増幅率が自動的に調整される。このため、増幅器は、
昇圧電圧によって得られる広ダイナミックレンジを有効
に利用することが可能な増幅率に自動調整される。
動作する回路を増幅器とし、上記調整手段により、増幅
器の増幅率を調整することとした。かかる構成による
と、昇圧電源回路で生成される昇圧電圧に応じて増幅器
の増幅率が自動的に調整される。このため、増幅器は、
昇圧電圧によって得られる広ダイナミックレンジを有効
に利用することが可能な増幅率に自動調整される。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本実施形態に係る昇圧電
源回路とその昇圧電源回路を備えたオーディオ信号等を
増幅するための半導体集積回路装置の構成を示すブロッ
ク図である。
を参照して説明する。図１は、本実施形態に係る昇圧電
源回路とその昇圧電源回路を備えたオーディオ信号等を
増幅するための半導体集積回路装置の構成を示すブロッ
ク図である。
【００２０】同図において、本半導体集積回路装置６
は、半導体製造プロセスにより同一の半導体基板上にワ
ンチップとして形成されて樹脂中にモールドされた、複
数のリード端子を具備するシングルインライン型やデュ
アルインライン型のパッケージ構造を有している。
は、半導体製造プロセスにより同一の半導体基板上にワ
ンチップとして形成されて樹脂中にモールドされた、複
数のリード端子を具備するシングルインライン型やデュ
アルインライン型のパッケージ構造を有している。
【００２１】半導体集積回路装置６には、昇圧電源回路
を構成する三角波発生回路７と増幅器８と駆動部９及び
整流素子としての整流ダイオードＤ１，Ｄ２と、複数チ
ャンネルのオーディオ信号等を増幅して出力するｎ個の
増幅器ＡＭ0〜ＡＭnと、増幅器ＡＭ0〜ＡＭnの動作電源
電圧を判定して増幅器ＡＭ0〜ＡＭnの各増幅率Ｇvを自
動調整する判定回路１７が備えられている。
を構成する三角波発生回路７と増幅器８と駆動部９及び
整流素子としての整流ダイオードＤ１，Ｄ２と、複数チ
ャンネルのオーディオ信号等を増幅して出力するｎ個の
増幅器ＡＭ0〜ＡＭnと、増幅器ＡＭ0〜ＡＭnの動作電源
電圧を判定して増幅器ＡＭ0〜ＡＭnの各増幅率Ｇvを自
動調整する判定回路１７が備えられている。
【００２２】また、駆動部９のグランドを設定するため
のグランド端子ＰG1と、三角波発生回路７と増幅器８，
ＡＭ0〜ＡＭnのグランドを設定するためのグランド端子
ＰG2と、増幅器ＡＭ0〜ＡＭnの入力に接続された入力端
子ＩＮ0〜ＩＮnと、増幅器ＡＭ0〜ＡＭnの出力に接続さ
れた出力端子Ｑ0〜Ｑnが設けられている。
のグランド端子ＰG1と、三角波発生回路７と増幅器８，
ＡＭ0〜ＡＭnのグランドを設定するためのグランド端子
ＰG2と、増幅器ＡＭ0〜ＡＭnの入力に接続された入力端
子ＩＮ0〜ＩＮnと、増幅器ＡＭ0〜ＡＭnの出力に接続さ
れた出力端子Ｑ0〜Ｑnが設けられている。
【００２３】更に、整流ダイオードＤ１のアノードに接
続された第１の電源端子１０と、整流ダイオードＤ２の
カソードに接続されたリード端子１１と、整流ダイオー
ドＤ１のカソード及び整流ダイオードＤ２のアノードに
接続されたリード端子１２と、駆動部９の出力に接続さ
れたリード端子１３と、三角波発生回路７の動作を調整
するための調整端子１４と、増幅器ＡＭ0〜ＡＭnに動作
電源電圧を供給するための第２の電源端子１５が備えら
れている。
続された第１の電源端子１０と、整流ダイオードＤ２の
カソードに接続されたリード端子１１と、整流ダイオー
ドＤ１のカソード及び整流ダイオードＤ２のアノードに
接続されたリード端子１２と、駆動部９の出力に接続さ
れたリード端子１３と、三角波発生回路７の動作を調整
するための調整端子１４と、増幅器ＡＭ0〜ＡＭnに動作
電源電圧を供給するための第２の電源端子１５が備えら
れている。
【００２４】ここで、三角波発生回路７は、自走式の発
振回路で構成されている。調整端子１４とグランド端子
ＰG2の間に調整抵抗ｒ1を接続し、その抵抗値を外部調
整すると、それに応じた発振周期の三角波信号（以下、
単に三角波という）ＳTAが出力される。
振回路で構成されている。調整端子１４とグランド端子
ＰG2の間に調整抵抗ｒ1を接続し、その抵抗値を外部調
整すると、それに応じた発振周期の三角波信号（以下、
単に三角波という）ＳTAが出力される。
【００２５】増幅器８は、三角波ＳTAを増幅して信号Ｓ
D’を出力する電圧増幅器、駆動部９は、信号ＳD’を電
力増幅して出力する電力増幅器をそれぞれ備えている。
増幅器８は、図２の最大出力条件に示すように、三角波
ＳTAを飽和領域まで増幅することにより大振幅の信号Ｓ
TBを発生させ、信号ＳTBが飽和電圧（図２中のクリップ
電圧）でクリップされることによって形成される台形波
の信号ＳD’を出力する。そして、駆動部９が台形波の
信号ＳD’を電力増幅することにより、電力増幅された
台形波の信号（以下、単に台形波という）ＳDをリード
端子１３へ出力する。
D’を出力する電圧増幅器、駆動部９は、信号ＳD’を電
力増幅して出力する電力増幅器をそれぞれ備えている。
増幅器８は、図２の最大出力条件に示すように、三角波
ＳTAを飽和領域まで増幅することにより大振幅の信号Ｓ
TBを発生させ、信号ＳTBが飽和電圧（図２中のクリップ
電圧）でクリップされることによって形成される台形波
の信号ＳD’を出力する。そして、駆動部９が台形波の
信号ＳD’を電力増幅することにより、電力増幅された
台形波の信号（以下、単に台形波という）ＳDをリード
端子１３へ出力する。
【００２６】判定回路１７は、図３に示すように、所定
のヒステリシスを有する比較器１８，１９と、ＮＡＮＤ
ゲート２０とＡＮＤゲート２１を備えて構成されてい
る。比較器１８，１９の非反転入力端子は、所定の抵抗
比に設定された分圧抵抗ｒ1〜ｒ3を介して第２の電源端
子１５に接続され、比較器１８，１９の反転入力端子に
は、定電流源Ｉcからの電流を受けて抵抗ｒ4，ｒ5に生
じる参照電圧Ｖref1 ，Ｖref2が印加されている。ＮＡ
ＮＤゲート２０とＡＮＤゲート２１には、比較器１８，
１９の各出力Ｃ18，Ｃ19が供給されている。
のヒステリシスを有する比較器１８，１９と、ＮＡＮＤ
ゲート２０とＡＮＤゲート２１を備えて構成されてい
る。比較器１８，１９の非反転入力端子は、所定の抵抗
比に設定された分圧抵抗ｒ1〜ｒ3を介して第２の電源端
子１５に接続され、比較器１８，１９の反転入力端子に
は、定電流源Ｉcからの電流を受けて抵抗ｒ4，ｒ5に生
じる参照電圧Ｖref1 ，Ｖref2が印加されている。ＮＡ
ＮＤゲート２０とＡＮＤゲート２１には、比較器１８，
１９の各出力Ｃ18，Ｃ19が供給されている。
【００２７】そして、比較器１８，１９の非反転入力端
子の電圧Ｖinが参照電圧Ｖref1とＶref2の間の電圧とな
る場合には、図８の真理値表に示すように、比較器１８
の出力Ｃ18が論理“Ｌ”、比較器１９の出力Ｃ19が論理
“Ｈ”となり、それに応じて、ＮＡＮＤゲート２０とＡ
ＮＤゲート２１からは、論理“Ｈ”の判定信号ＪＤ１と
論理“Ｌ”の判定信号ＪＤ２がそれぞれ出力される。
子の電圧Ｖinが参照電圧Ｖref1とＶref2の間の電圧とな
る場合には、図８の真理値表に示すように、比較器１８
の出力Ｃ18が論理“Ｌ”、比較器１９の出力Ｃ19が論理
“Ｈ”となり、それに応じて、ＮＡＮＤゲート２０とＡ
ＮＤゲート２１からは、論理“Ｈ”の判定信号ＪＤ１と
論理“Ｌ”の判定信号ＪＤ２がそれぞれ出力される。
【００２８】一方、比較器１８，１９の非反転入力端子
の電圧Ｖinが参照電圧Ｖref1 ，Ｖref2より高い場合に
は、比較器１８，１９の出力Ｃ18，Ｃ19が共に論理
“Ｈ”となり、それに応じてＮＡＮＤゲート２０とＡＮ
Ｄゲート２１からは、論理“Ｌ”の判定信号ＪＤ１と論
理“Ｈ”の判定信号ＪＤ２がそれぞれ出力される。
の電圧Ｖinが参照電圧Ｖref1 ，Ｖref2より高い場合に
は、比較器１８，１９の出力Ｃ18，Ｃ19が共に論理
“Ｈ”となり、それに応じてＮＡＮＤゲート２０とＡＮ
Ｄゲート２１からは、論理“Ｌ”の判定信号ＪＤ１と論
理“Ｈ”の判定信号ＪＤ２がそれぞれ出力される。
【００２９】尚、参照電圧Ｖref1とＶref2は、既知の電
圧Ｖccを発生する電源１６を対象として設定されてお
り、参照電圧Ｖref1は、その電圧Ｖccの約２倍以上、３
倍未満の昇圧電圧ＨＶccに比例した電圧に設定され、参
照電圧Ｖref2は、その電圧Ｖccの約３倍以上の昇圧電圧
ＨＶccに比例した電圧に設定されている。
圧Ｖccを発生する電源１６を対象として設定されてお
り、参照電圧Ｖref1は、その電圧Ｖccの約２倍以上、３
倍未満の昇圧電圧ＨＶccに比例した電圧に設定され、参
照電圧Ｖref2は、その電圧Ｖccの約３倍以上の昇圧電圧
ＨＶccに比例した電圧に設定されている。
【００３０】次に、増幅器ＡＭ0〜ＡＭnの基本構成を図
４に基づいて説明する。尚、増幅器ＡＭ0〜ＡＭnは、何
れも同じ構成を有しているので、増幅器ＡＭ0の構成を
代表して説明する。
４に基づいて説明する。尚、増幅器ＡＭ0〜ＡＭnは、何
れも同じ構成を有しているので、増幅器ＡＭ0の構成を
代表して説明する。
【００３１】図４において、トランジスタＴr1〜Ｔr6と
定電流源２２，２３及び抵抗ｒ6，ｒ7によって、入力端
子ＩＮ0の入力信号を電圧増幅するプリアンプが構成さ
れている。定電流源２２とトランジスタＴr1，Ｔr2の間
と、定電流源２３とトランジスタＴr5，Ｔr6の間には、
判定回路１７からの判定信号ＪＤ１，ＪＤ２に基づいて
オン・オフ動作する開閉回路ＳＷ１，ＳＷ２が接続さ
れ、定電流源２２，２３は共に第２の電源端子１５に接
続されている。
定電流源２２，２３及び抵抗ｒ6，ｒ7によって、入力端
子ＩＮ0の入力信号を電圧増幅するプリアンプが構成さ
れている。定電流源２２とトランジスタＴr1，Ｔr2の間
と、定電流源２３とトランジスタＴr5，Ｔr6の間には、
判定回路１７からの判定信号ＪＤ１，ＪＤ２に基づいて
オン・オフ動作する開閉回路ＳＷ１，ＳＷ２が接続さ
れ、定電流源２２，２３は共に第２の電源端子１５に接
続されている。
【００３２】トランジスタＴr1，Ｔr2は、共にエミッタ
が開閉回路ＳＷ１を介して定電流源２２に接続された差
動対を構成し、トランジスタＴr5，Ｔr6は、共にエミッ
タが開閉回路ＳＷ２を介して定電流源２３に接続された
差動対を構成している。トランジスタＴr3，Ｔr4及び抵
抗ｒ6,ｒ7は、トランジスタＴr1，Ｔr2で構成される差
動対と、トランジスタＴr5，Ｔr6で構成される差動対に
対する能動負荷となっている。トランジスタＴr3のコレ
クタＰには、電圧増幅及び電力増幅を行う増幅器２４が
接続され、増幅器２４の出力が出力端子Ｑ0に接続され
ている。
が開閉回路ＳＷ１を介して定電流源２２に接続された差
動対を構成し、トランジスタＴr5，Ｔr6は、共にエミッ
タが開閉回路ＳＷ２を介して定電流源２３に接続された
差動対を構成している。トランジスタＴr3，Ｔr4及び抵
抗ｒ6,ｒ7は、トランジスタＴr1，Ｔr2で構成される差
動対と、トランジスタＴr5，Ｔr6で構成される差動対に
対する能動負荷となっている。トランジスタＴr3のコレ
クタＰには、電圧増幅及び電力増幅を行う増幅器２４が
接続され、増幅器２４の出力が出力端子Ｑ0に接続され
ている。
【００３３】更に、増幅器２４の出力とトランジスタＴ
r6のベースとの間に第１の帰還抵抗ｒ8が接続され、ト
ランジスタＴr6のベースとトランジスタＴr2のベースと
の間に第２の帰還抵抗ｒ9が接続され、トランジスタＴr
2のベースとグランド端子ＰG2の間に抵抗ｒ10が接続さ
れている。
r6のベースとの間に第１の帰還抵抗ｒ8が接続され、ト
ランジスタＴr6のベースとトランジスタＴr2のベースと
の間に第２の帰還抵抗ｒ9が接続され、トランジスタＴr
2のベースとグランド端子ＰG2の間に抵抗ｒ10が接続さ
れている。
【００３４】かかる構成の増幅器ＡＭ0において、判定
回路１７からの判定信号ＪＤ１，ＪＤ２が、ＪＤ１＝
“Ｈ”且つＪＤ２＝“Ｌ”となる場合には、図８に示す
ように、開閉回路ＳＷ１がオフ（非導通）、開閉回路Ｓ
Ｗ２がオン（導通）の状態となる。この結果、トランジ
スタＴr1，Ｔr2は実質的に動作しなくなり、トランジス
タＴr5，Ｔr6とＴr3，Ｔr4及び抵抗ｒ6，ｒ7がプリアン
プとして動作する第１の動作状態になる。この第１の動
作状態になると、図５（ａ）に示すように、増幅器ＡＭ
0の入力に対する出力の増幅率Ｇvが、抵抗ｒ8〜ｒ10の
抵抗比によって決まる、Ｇv＝１＋ｒ8／（ｒ9＋ｒ10）
となる。
回路１７からの判定信号ＪＤ１，ＪＤ２が、ＪＤ１＝
“Ｈ”且つＪＤ２＝“Ｌ”となる場合には、図８に示す
ように、開閉回路ＳＷ１がオフ（非導通）、開閉回路Ｓ
Ｗ２がオン（導通）の状態となる。この結果、トランジ
スタＴr1，Ｔr2は実質的に動作しなくなり、トランジス
タＴr5，Ｔr6とＴr3，Ｔr4及び抵抗ｒ6，ｒ7がプリアン
プとして動作する第１の動作状態になる。この第１の動
作状態になると、図５（ａ）に示すように、増幅器ＡＭ
0の入力に対する出力の増幅率Ｇvが、抵抗ｒ8〜ｒ10の
抵抗比によって決まる、Ｇv＝１＋ｒ8／（ｒ9＋ｒ10）
となる。
【００３５】これに対し、判定回路１７からの判定信号
ＪＤ１，ＪＤ２が、ＪＤ１＝“Ｌ”且つＪＤ２＝“Ｈ”
となる場合には、開閉回路ＳＷ１がオン（導通）、開閉
回路ＳＷ２がオフ（非導通）の状態となる。この結果、
トランジスタＴr5，Ｔr6は実質的に動作しなくなり、ト
ランジスタＴr1，Ｔr2とＴr3，Ｔr4及び抵抗ｒ6，ｒ7が
プリアンプとして動作する第２の動作状態になる。この
第２の動作状態になると、図５（ｂ）に示すように、増
幅器ＡＭ0の入力に対する出力の増幅率Ｇvが、抵抗ｒ8
〜ｒ10の抵抗比によって決まる、Ｇv＝１＋（ｒ8＋
ｒ9）／ｒ10となり、第２の動作状態における増幅率Ｇv
の方が第１の動作状態における増幅率Ｇvよりも高くな
る。
ＪＤ１，ＪＤ２が、ＪＤ１＝“Ｌ”且つＪＤ２＝“Ｈ”
となる場合には、開閉回路ＳＷ１がオン（導通）、開閉
回路ＳＷ２がオフ（非導通）の状態となる。この結果、
トランジスタＴr5，Ｔr6は実質的に動作しなくなり、ト
ランジスタＴr1，Ｔr2とＴr3，Ｔr4及び抵抗ｒ6，ｒ7が
プリアンプとして動作する第２の動作状態になる。この
第２の動作状態になると、図５（ｂ）に示すように、増
幅器ＡＭ0の入力に対する出力の増幅率Ｇvが、抵抗ｒ8
〜ｒ10の抵抗比によって決まる、Ｇv＝１＋（ｒ8＋
ｒ9）／ｒ10となり、第２の動作状態における増幅率Ｇv
の方が第１の動作状態における増幅率Ｇvよりも高くな
る。
【００３６】このように、第２の電源端子１５の電圧を
判定回路１７が判定し、その判定結果である判定信号Ｊ
Ｄ１，ＪＤ２に従って開閉回路ＳＷ１，ＳＷ２が排他的
にオン・オフすることにより、増幅器ＡＭ0〜ＡＭnの増
幅率Ｇvが切り換えられる。よって、増幅器ＡＭ0〜ＡＭ
nの増幅率Ｇvは、第２の電源端子１５の電圧に応じて自
動的に調整されるようになっている。
判定回路１７が判定し、その判定結果である判定信号Ｊ
Ｄ１，ＪＤ２に従って開閉回路ＳＷ１，ＳＷ２が排他的
にオン・オフすることにより、増幅器ＡＭ0〜ＡＭnの増
幅率Ｇvが切り換えられる。よって、増幅器ＡＭ0〜ＡＭ
nの増幅率Ｇvは、第２の電源端子１５の電圧に応じて自
動的に調整されるようになっている。
【００３７】次に、かかる構成を有する半導体集積回路
装置６の使用例とその使用例における動作を、図１〜図
７を参照して説明する。
装置６の使用例とその使用例における動作を、図１〜図
７を参照して説明する。
【００３８】図１において、第１の電源端子１０とグラ
ンド端子ＰG1間に、乾電池や車載用バッテリ等の比較的
低い電圧Ｖccを出力する電源１６が接続され、リード端
子１２，１３の間にはコンデンサＣD1、リード端子１１
とグランド端子ＰG1との間にはコンデンサＣD2が接続さ
れる。更に、リード端子１１と第２の電源端子１５が接
続され、調整端子１４とグランド端子ＰG2の間に調整抵
抗ｒ1が接続される。入力端子ＩＮ0〜ＩＮnには外部の
オーディオ信号源ＳＧ0〜ＳＧn、出力端子Ｑ0〜Ｑnに
は、外部スピーカを駆動するための電力増幅器等の負荷
Ｒ0〜Ｒnが接続される。
ンド端子ＰG1間に、乾電池や車載用バッテリ等の比較的
低い電圧Ｖccを出力する電源１６が接続され、リード端
子１２，１３の間にはコンデンサＣD1、リード端子１１
とグランド端子ＰG1との間にはコンデンサＣD2が接続さ
れる。更に、リード端子１１と第２の電源端子１５が接
続され、調整端子１４とグランド端子ＰG2の間に調整抵
抗ｒ1が接続される。入力端子ＩＮ0〜ＩＮnには外部の
オーディオ信号源ＳＧ0〜ＳＧn、出力端子Ｑ0〜Ｑnに
は、外部スピーカを駆動するための電力増幅器等の負荷
Ｒ0〜Ｒnが接続される。
【００３９】また、本半導体集積回路装置６と上記コン
デンサＣD1，ＣD2等の外部素子を電気回路基板上に搭載
して配線する場合には、互いに電気的な影響を及ぼさな
いグランド配線パターンＧＮＤ１，ＧＮＤ２を電気回路
基板に形成しておく。そして、一方のグランド配線パタ
ーンＧＮＤ１に、駆動部９とコンデンサＣD2及び電源１
６のグランド端子ＰG1を接続し、他方のグランド配線パ
ターンＧＮＤ２に、三角波発生回路７と増幅器８，ＡＭ
0〜ＡＭnのグランド端子ＰG2を接続する。
デンサＣD1，ＣD2等の外部素子を電気回路基板上に搭載
して配線する場合には、互いに電気的な影響を及ぼさな
いグランド配線パターンＧＮＤ１，ＧＮＤ２を電気回路
基板に形成しておく。そして、一方のグランド配線パタ
ーンＧＮＤ１に、駆動部９とコンデンサＣD2及び電源１
６のグランド端子ＰG1を接続し、他方のグランド配線パ
ターンＧＮＤ２に、三角波発生回路７と増幅器８，ＡＭ
0〜ＡＭnのグランド端子ＰG2を接続する。
【００４０】このように配線が行われると、図６に示す
ように、三角波発生回路７と増幅器８及び駆動部９によ
って生成される所定周期Ｔの台形波ＳDがコンデンサＣ
D1に供給される。台形波ＳDが低レベルのクランプ電圧
となる期間Ｔ１では、整流ダイオードＤ１が順バイアス
となってオン状態、整流ダイオードＤ２は逆バイアスと
なってオフ状態になる。この結果、電源１６から整流ダ
イオードＤ１を介して流入する電流がコンデンサＣD1に
充電され、コンデンサＣD1には、電源１６の電圧Ｖccと
ほぼ等しい充電電圧が発生する。
ように、三角波発生回路７と増幅器８及び駆動部９によ
って生成される所定周期Ｔの台形波ＳDがコンデンサＣ
D1に供給される。台形波ＳDが低レベルのクランプ電圧
となる期間Ｔ１では、整流ダイオードＤ１が順バイアス
となってオン状態、整流ダイオードＤ２は逆バイアスと
なってオフ状態になる。この結果、電源１６から整流ダ
イオードＤ１を介して流入する電流がコンデンサＣD1に
充電され、コンデンサＣD1には、電源１６の電圧Ｖccと
ほぼ等しい充電電圧が発生する。
【００４１】一方、台形波ＳDが高レベルのクランプ電
圧になる期間Ｔ２では、整流ダイオードＤ１がオフ状
態、整流ダイオードＤ２はオン状態となる。この結果、
期間Ｔ１のときにコンデンサＣD1に充電された上記充電
電圧と高レベルのクランプ電圧との加算電圧が、整流ダ
イオードＤ２を通じてコンデンサＣD2に供給され、コン
デンサＣD2には、電圧Ｖccの約２倍の昇圧電圧ＨＶcc
（≒２×Ｖcc）が発生する。
圧になる期間Ｔ２では、整流ダイオードＤ１がオフ状
態、整流ダイオードＤ２はオン状態となる。この結果、
期間Ｔ１のときにコンデンサＣD1に充電された上記充電
電圧と高レベルのクランプ電圧との加算電圧が、整流ダ
イオードＤ２を通じてコンデンサＣD2に供給され、コン
デンサＣD2には、電圧Ｖccの約２倍の昇圧電圧ＨＶcc
（≒２×Ｖcc）が発生する。
【００４２】そして、台形波ＳDの電圧が所定周期Ｔで
連続して変化すると、コンデンサＣD1の充電電圧は、電
圧Ｖccとほぼ等しい電圧に維持され、コンデンサＣD2の
充電電圧は、昇圧電圧ＨＶccに維持される。また、方形
波と比べて高周波成分の少ない台形波ＳDに基づいて整
流ダイオードＤ１，Ｄ２をオン・オフ動作させるので、
整流ダイオードＤ１，Ｄ２からは高周波のスイッチング
ノイズが発生しない。このため、ノイズが抑えられた昇
圧電圧ＨＶccが得られる。
連続して変化すると、コンデンサＣD1の充電電圧は、電
圧Ｖccとほぼ等しい電圧に維持され、コンデンサＣD2の
充電電圧は、昇圧電圧ＨＶccに維持される。また、方形
波と比べて高周波成分の少ない台形波ＳDに基づいて整
流ダイオードＤ１，Ｄ２をオン・オフ動作させるので、
整流ダイオードＤ１，Ｄ２からは高周波のスイッチング
ノイズが発生しない。このため、ノイズが抑えられた昇
圧電圧ＨＶccが得られる。
【００４３】この昇圧電圧ＨＶccが第２の電源端子１５
に供給され、この昇圧電圧ＨＶccを動作電源電圧として
増幅器ＡＭ0〜ＡＭnが動作する。
に供給され、この昇圧電圧ＨＶccを動作電源電圧として
増幅器ＡＭ0〜ＡＭnが動作する。
【００４４】更に、判定回路１７が第２の電源端子１５
に供給される昇圧電圧ＨＶccを検出すると共に、昇圧電
圧ＨＶccに応じた判定信号ＪＤ１，ＪＤ２を出力する。
この場合には、比較器１８，１９の非反転入力端子に印
加される電圧Ｖinが参照電圧Ｖref1とＶref2の間の電圧
となり、判定信号ＪＤ１，ＪＤ２がＪＤ１＝“Ｈ”且つ
ＪＤ２＝“Ｌ”となるため上記第１の動作状態が設定さ
れ、図５（ａ）に示したように、増幅器ＡＭ0〜ＡＭnの
増幅率Ｇvは、Ｇv＝１＋ｒ8／（ｒ9＋ｒ10）に設定され
る。
に供給される昇圧電圧ＨＶccを検出すると共に、昇圧電
圧ＨＶccに応じた判定信号ＪＤ１，ＪＤ２を出力する。
この場合には、比較器１８，１９の非反転入力端子に印
加される電圧Ｖinが参照電圧Ｖref1とＶref2の間の電圧
となり、判定信号ＪＤ１，ＪＤ２がＪＤ１＝“Ｈ”且つ
ＪＤ２＝“Ｌ”となるため上記第１の動作状態が設定さ
れ、図５（ａ）に示したように、増幅器ＡＭ0〜ＡＭnの
増幅率Ｇvは、Ｇv＝１＋ｒ8／（ｒ9＋ｒ10）に設定され
る。
【００４５】したがって、電源１６の出力電圧Ｖccより
高い昇圧電圧ＨＶcc（≒２×Ｖcc）が第２の電源端子１
５に供給されると、増幅器ＡＭ0〜ＡＭnは自動的にその
昇圧電圧ＨＶccに適した増幅率Ｇvに設定される。
高い昇圧電圧ＨＶcc（≒２×Ｖcc）が第２の電源端子１
５に供給されると、増幅器ＡＭ0〜ＡＭnは自動的にその
昇圧電圧ＨＶccに適した増幅率Ｇvに設定される。
【００４６】また、図７に示すように、上述したコンデ
ンサＣD1，ＣD2に加えて、ダイオードＤ12，Ｄ22及びコ
ンデンサＣD12，ＣD22を更に接続し、コンデンサＣD22
に生じる昇圧電圧ＨＶcc2を第２の電源端子１５に供給
するように配線をすると、上記第２の動作状態が設定さ
れる。
ンサＣD1，ＣD2に加えて、ダイオードＤ12，Ｄ22及びコ
ンデンサＣD12，ＣD22を更に接続し、コンデンサＣD22
に生じる昇圧電圧ＨＶcc2を第２の電源端子１５に供給
するように配線をすると、上記第２の動作状態が設定さ
れる。
【００４７】すなわち、リード端子１１，１３の間に、
整流ダイオードＤ１に相当するダイオードＤ12とコンデ
ンサＣD1に相当するコンデンサＣD12を直列接続し、ダ
イオードＤ12のカソードとグランド端子ＰG1の間に、整
流ダイオードＤ２に相当するダイオードＤ22とコンデン
サＣD2に相当するコンデンサＣD22を直列接続し、整流
ダイオードＤ22のカソードとコンデンサＣD22との接続
点を第２の電源端子１５に接続する。
整流ダイオードＤ１に相当するダイオードＤ12とコンデ
ンサＣD1に相当するコンデンサＣD12を直列接続し、ダ
イオードＤ12のカソードとグランド端子ＰG1の間に、整
流ダイオードＤ２に相当するダイオードＤ22とコンデン
サＣD2に相当するコンデンサＣD22を直列接続し、整流
ダイオードＤ22のカソードとコンデンサＣD22との接続
点を第２の電源端子１５に接続する。
【００４８】かかる配線を行うと、駆動部９から出力さ
れる台形波ＳDの電圧変化にしたがって、整流ダイオー
ドＤ１，Ｄ２及びダイオードＤ12，Ｄ22がオン・オフ動
作を繰り返すことにより、図６に示したのと同様にコン
デンサＣD2に昇圧電圧ＨＶcc1（≒２×Ｖcc）が発生す
ると共に、コンデンサＣD22には昇圧電圧ＨＶcc1と電圧
Ｖccとの加算電圧、すなわち電圧Ｖccの約３倍の昇圧電
圧ＨＶcc2（≒３×Ｖcc）が発生し、この昇圧電圧ＨＶc
c2が第２の電源端子１５に供給される。
れる台形波ＳDの電圧変化にしたがって、整流ダイオー
ドＤ１，Ｄ２及びダイオードＤ12，Ｄ22がオン・オフ動
作を繰り返すことにより、図６に示したのと同様にコン
デンサＣD2に昇圧電圧ＨＶcc1（≒２×Ｖcc）が発生す
ると共に、コンデンサＣD22には昇圧電圧ＨＶcc1と電圧
Ｖccとの加算電圧、すなわち電圧Ｖccの約３倍の昇圧電
圧ＨＶcc2（≒３×Ｖcc）が発生し、この昇圧電圧ＨＶc
c2が第２の電源端子１５に供給される。
【００４９】したがって、増幅器ＡＭ0〜ＡＭnは昇圧電
圧ＨＶcc2を動作電源電圧として動作すると共に、判定
回路１７の判定信号ＪＤ１，ＪＤ２がそれぞれ、ＪＤ１
＝“Ｌ”、ＪＤ２＝“Ｈ”となることにより、図５
（ｂ）に示したように、増幅器ＡＭ0〜ＡＭnの増幅率Ｇ
vが、昇圧電圧ＨＶcc2に応じた最適な増幅率Ｇv＝１＋
（ｒ8＋ｒ9）／ｒ10に設定される。
圧ＨＶcc2を動作電源電圧として動作すると共に、判定
回路１７の判定信号ＪＤ１，ＪＤ２がそれぞれ、ＪＤ１
＝“Ｌ”、ＪＤ２＝“Ｈ”となることにより、図５
（ｂ）に示したように、増幅器ＡＭ0〜ＡＭnの増幅率Ｇ
vが、昇圧電圧ＨＶcc2に応じた最適な増幅率Ｇv＝１＋
（ｒ8＋ｒ9）／ｒ10に設定される。
【００５０】このように、本実施形態の半導体集積回路
装置６によれば、増幅器ＡＭ0〜ＡＭnは上記昇圧電圧に
応じて自動的に最適な増幅率が設定されるため、その昇
圧電圧によって設定される広ダイナミックレンジの効果
を、従来技術のような手動調整を行うことなく得ること
ができる。また、方形波と比べて高周波成分の少ない台
形波ＳDに基づいて整流ダイオードＤ１，Ｄ２をオン・
オフ動作させるので、整流ダイオードＤ１，Ｄ２からは
高周波のスイッチングノイズが発生しない。このため、
従来問題となっていた増幅器ＡＭ0〜ＡＭnへのスイッチ
ングノイズの混入を抑制することができ、高品位のオー
ディオ機器等を実現することができる。
装置６によれば、増幅器ＡＭ0〜ＡＭnは上記昇圧電圧に
応じて自動的に最適な増幅率が設定されるため、その昇
圧電圧によって設定される広ダイナミックレンジの効果
を、従来技術のような手動調整を行うことなく得ること
ができる。また、方形波と比べて高周波成分の少ない台
形波ＳDに基づいて整流ダイオードＤ１，Ｄ２をオン・
オフ動作させるので、整流ダイオードＤ１，Ｄ２からは
高周波のスイッチングノイズが発生しない。このため、
従来問題となっていた増幅器ＡＭ0〜ＡＭnへのスイッチ
ングノイズの混入を抑制することができ、高品位のオー
ディオ機器等を実現することができる。
【００５１】また、上述したように、整流ダイオードＤ
１，Ｄ２からの高周波のスイッチングノイズを抑えるこ
とができるため、ノイズの影響を受けや易い増幅器ＡＭ
0〜ＡＭnと、昇圧回路を構成する整流ダイオードＤ１，
Ｄ２とを同一の半導体基板に形成した半導体集積回路装
置６を実現することが可能となっている。
１，Ｄ２からの高周波のスイッチングノイズを抑えるこ
とができるため、ノイズの影響を受けや易い増幅器ＡＭ
0〜ＡＭnと、昇圧回路を構成する整流ダイオードＤ１，
Ｄ２とを同一の半導体基板に形成した半導体集積回路装
置６を実現することが可能となっている。
【００５２】また、半導体集積回路装置１内にノイズの
発生を抑制した昇圧電源回路を内蔵したので、本半導体
集積回路装置１を使用すると、部品点数の低減が可能で
ある。特に、ノイズを吸収するためのコンデンサや抵抗
若しくはコイル等の外付け部品を大幅に低減することが
できる。
発生を抑制した昇圧電源回路を内蔵したので、本半導体
集積回路装置１を使用すると、部品点数の低減が可能で
ある。特に、ノイズを吸収するためのコンデンサや抵抗
若しくはコイル等の外付け部品を大幅に低減することが
できる。
【００５３】尚、本実施形態では、図６に示したよう
に、振幅の立ち上りと立ち下りの傾斜がほぼ等しい台形
波ＳDによって整流ダイオードＤ１，Ｄ２をオン・オフ
制御する場合を説明したが、上記立ち上りと立ち下りの
傾斜が異なった台形波を用いてもよい。
に、振幅の立ち上りと立ち下りの傾斜がほぼ等しい台形
波ＳDによって整流ダイオードＤ１，Ｄ２をオン・オフ
制御する場合を説明したが、上記立ち上りと立ち下りの
傾斜が異なった台形波を用いてもよい。
【００５４】また、三角波ＳTAをクリップさせることで
台形波ＳDを生成する場合を説明したが、のこぎり波を
クリップさせることで台形波ＳDを生成してもよい。こ
の場合は、図１中の三角波発生回路７をのこぎり波発生
回路に置き換えることで実現できる。また、図１中の三
角波発生回路７を正弦波発生回路に置き換え、この正弦
波発生回路で生成される正弦波をクリップすることで得
られる信号に基づいて、整流ダイオードＤ１，Ｄ２をオ
ン・オフさせてもよい。
台形波ＳDを生成する場合を説明したが、のこぎり波を
クリップさせることで台形波ＳDを生成してもよい。こ
の場合は、図１中の三角波発生回路７をのこぎり波発生
回路に置き換えることで実現できる。また、図１中の三
角波発生回路７を正弦波発生回路に置き換え、この正弦
波発生回路で生成される正弦波をクリップすることで得
られる信号に基づいて、整流ダイオードＤ１，Ｄ２をオ
ン・オフさせてもよい。
【００５５】また、本実施形態では、電源１６の電圧Ｖ
ccの約２倍の昇圧電圧と、電圧Ｖccの約３倍の昇圧電圧
とを判定する判定回路１７を備え、その判定結果に基づ
いて増幅器ＡＭ0〜ＡＭnの各増幅率Ｇvを約２倍と約３
倍の昇圧電圧に対応させて自動調整させる半導体集積回
路装置６について説明したが、本発明はこれに限定され
るものではない。
ccの約２倍の昇圧電圧と、電圧Ｖccの約３倍の昇圧電圧
とを判定する判定回路１７を備え、その判定結果に基づ
いて増幅器ＡＭ0〜ＡＭnの各増幅率Ｇvを約２倍と約３
倍の昇圧電圧に対応させて自動調整させる半導体集積回
路装置６について説明したが、本発明はこれに限定され
るものではない。
【００５６】すなわち、本発明の昇圧電源回路は、図９
に示すように、整流ダイオードＤ１，Ｄ２とコンデンサ
ＣD1，ＣD2に相当する、複数組の整流ダイオードＤ12〜
Ｄ1mとＤ22〜Ｄ2m、及びコンデンサＣD12〜ＣD1mとＣ
D22〜ＣD2mを複数段従属接続させ、コンデンサＣD12〜
ＣD1mを駆動部９から出力される台形波ＳD等によって駆
動することにより、各組のコンデンサＣD2，ＣD22〜Ｃ
D2mに、電圧Ｖccの整数倍とほぼ等しい昇圧電圧２Ｖcc
〜ｍＶccを生成することができる。
に示すように、整流ダイオードＤ１，Ｄ２とコンデンサ
ＣD1，ＣD2に相当する、複数組の整流ダイオードＤ12〜
Ｄ1mとＤ22〜Ｄ2m、及びコンデンサＣD12〜ＣD1mとＣ
D22〜ＣD2mを複数段従属接続させ、コンデンサＣD12〜
ＣD1mを駆動部９から出力される台形波ＳD等によって駆
動することにより、各組のコンデンサＣD2，ＣD22〜Ｃ
D2mに、電圧Ｖccの整数倍とほぼ等しい昇圧電圧２Ｖcc
〜ｍＶccを生成することができる。
【００５７】このため、判定回路１７の参照電圧
Ｖref1，Ｖref2と、増幅器ＡＭ0〜ＡＭnの増幅率Ｇvを
設定する抵抗ｒ8〜ｒ10を所定の昇圧電圧に対応させて
予め設定しておくことで、様々なバリエーションを有す
る半導体集積回路装置を実現することができる。
Ｖref1，Ｖref2と、増幅器ＡＭ0〜ＡＭnの増幅率Ｇvを
設定する抵抗ｒ8〜ｒ10を所定の昇圧電圧に対応させて
予め設定しておくことで、様々なバリエーションを有す
る半導体集積回路装置を実現することができる。
【００５８】例えば、図３に示した参照電圧Ｖref1を電
源電圧Ｖccに対して任意の整数倍ｍ1の昇圧電圧ＨＶccm
1に比例した電圧に設定すると共に、参照電圧Ｖref2を
電源電圧Ｖccに対して任意の整数倍ｍ2（但し、ｍ2≠ｍ
1）の昇圧電圧ＨＶccm2に比例した電圧に設定し、更
に、図４及び図５に示した増幅率設定用の抵抗ｒ8〜ｒ
10の各抵抗値を昇圧電圧ＨＶccm1とＨＶccm2に対応した
増幅率Ｇvが得られるように予め設定してもよい。
源電圧Ｖccに対して任意の整数倍ｍ1の昇圧電圧ＨＶccm
1に比例した電圧に設定すると共に、参照電圧Ｖref2を
電源電圧Ｖccに対して任意の整数倍ｍ2（但し、ｍ2≠ｍ
1）の昇圧電圧ＨＶccm2に比例した電圧に設定し、更
に、図４及び図５に示した増幅率設定用の抵抗ｒ8〜ｒ
10の各抵抗値を昇圧電圧ＨＶccm1とＨＶccm2に対応した
増幅率Ｇvが得られるように予め設定してもよい。
【００５９】かかる構成によると、図９に示した昇圧電
源回路の内の第ｍ1段目の昇圧回路で生成される昇圧電
圧ＨＶccm1を供給した場合と、第ｍ2段目の昇圧回路で
生成される昇圧電圧ＨＶccm2を供給した場合とで、増幅
器ＡＭ0〜ＡＭnの各増幅率Ｇvが各昇圧電圧ＨＶccm1，
ＨＶccm2に対応した最適な増幅率に設定される。また、
ダイオードＤ１，Ｄ２，Ｄ12〜Ｄ1m，Ｄ22〜Ｄ2mがオン
・オフ動作する際に、高周波のスイッチングノイズが発
生しないため、低ノイズの昇圧電源回路を提供すること
ができる。
源回路の内の第ｍ1段目の昇圧回路で生成される昇圧電
圧ＨＶccm1を供給した場合と、第ｍ2段目の昇圧回路で
生成される昇圧電圧ＨＶccm2を供給した場合とで、増幅
器ＡＭ0〜ＡＭnの各増幅率Ｇvが各昇圧電圧ＨＶccm1，
ＨＶccm2に対応した最適な増幅率に設定される。また、
ダイオードＤ１，Ｄ２，Ｄ12〜Ｄ1m，Ｄ22〜Ｄ2mがオン
・オフ動作する際に、高周波のスイッチングノイズが発
生しないため、低ノイズの昇圧電源回路を提供すること
ができる。
【００６０】また、以上の説明では、昇圧回路を構成す
るための整流ダイオードＤ１，Ｄ２を半導体集積回路６
内に内蔵させた構成を説明したが、図９に示した残余の
ダイオードＤ12〜Ｄ1mとＤ22〜Ｄ2mを半導体集積回路６
内に予め内蔵してもよい。
るための整流ダイオードＤ１，Ｄ２を半導体集積回路６
内に内蔵させた構成を説明したが、図９に示した残余の
ダイオードＤ12〜Ｄ1mとＤ22〜Ｄ2mを半導体集積回路６
内に予め内蔵してもよい。
【００６１】また、２種類の昇圧電圧に応じて増幅器Ａ
Ｍ0〜ＡＭnの増幅率Ｇvを自動的に２段階に変化させる
半導体集積回路装置６について説明したが、本発明は、
増幅率Ｇvを２段階に変化させるものに限定されるもの
ではない。
Ｍ0〜ＡＭnの増幅率Ｇvを自動的に２段階に変化させる
半導体集積回路装置６について説明したが、本発明は、
増幅率Ｇvを２段階に変化させるものに限定されるもの
ではない。
【００６２】例えば、判定回路１７には、３以上の参照
電圧Ｖref１〜Ｖrefiを設定しておき、これらの参照電
圧Ｖref１〜Ｖrefiに基づいて第２の電源端子１５に供
給される昇圧電圧を比較するように構成し、更に、図４
に示したトランジスタＴr1，Ｔr2，Ｔr5，Ｔr6で構成さ
れる差動対と定電流源２２，２３及び開閉回路ＳＷ１，
ＳＷ２に相当する回路を昇圧電圧の数ｉ（３≦ｉ）に対
応させて設けておくと共に、上記各回路に抵抗ｒ8〜ｒ
10に相当する帰還抵抗を設けておくことにより、３以上
の昇圧電圧に対応した半導体集積回路装置を実現するこ
とができる。
電圧Ｖref１〜Ｖrefiを設定しておき、これらの参照電
圧Ｖref１〜Ｖrefiに基づいて第２の電源端子１５に供
給される昇圧電圧を比較するように構成し、更に、図４
に示したトランジスタＴr1，Ｔr2，Ｔr5，Ｔr6で構成さ
れる差動対と定電流源２２，２３及び開閉回路ＳＷ１，
ＳＷ２に相当する回路を昇圧電圧の数ｉ（３≦ｉ）に対
応させて設けておくと共に、上記各回路に抵抗ｒ8〜ｒ
10に相当する帰還抵抗を設けておくことにより、３以上
の昇圧電圧に対応した半導体集積回路装置を実現するこ
とができる。
【００６３】また、図４に示したように、第２の電源端
子１５に供給される昇圧電圧に応じて、トランジスタＴ
r1，Ｔr2の差動対とトランジスタＴr5，Ｔr6の差動対と
を切り換えることで、増幅器ＡＭ0〜ＡＭnの増幅率Ｇv
を可変設定する場合を説明したが、本発明はこれに限る
ものではなく、他の構成によってこれらの増幅率Ｇvを
変化させてもよい。
子１５に供給される昇圧電圧に応じて、トランジスタＴ
r1，Ｔr2の差動対とトランジスタＴr5，Ｔr6の差動対と
を切り換えることで、増幅器ＡＭ0〜ＡＭnの増幅率Ｇv
を可変設定する場合を説明したが、本発明はこれに限る
ものではなく、他の構成によってこれらの増幅率Ｇvを
変化させてもよい。
【００６４】例えば、図１０に示すように、差動対を構
成するトランジスタＴr1，Ｔr2に定電流源２２を定常的
に接続し、増幅器２４の出力を抵抗ｒf，ｒgによって、
トランジスタＴr2のベースに負帰還を掛ける。更に、抵
抗ｒfをトランジスタ等の能動素子で構成し、判定回路
１７から供給される判定信号に基づいて能動素子のオン
抵抗を可変制御することにより、抵抗ｒf，ｒgの抵抗比
で設定される増幅率Ｇvを変化させてもよい。
成するトランジスタＴr1，Ｔr2に定電流源２２を定常的
に接続し、増幅器２４の出力を抵抗ｒf，ｒgによって、
トランジスタＴr2のベースに負帰還を掛ける。更に、抵
抗ｒfをトランジスタ等の能動素子で構成し、判定回路
１７から供給される判定信号に基づいて能動素子のオン
抵抗を可変制御することにより、抵抗ｒf，ｒgの抵抗比
で設定される増幅率Ｇvを変化させてもよい。
【００６５】かかる構成によると、図１０中のトランジ
スタＴr5，Ｔr6を省略することができる。また、昇圧電
圧に比例して変化する判定信号を発生させる判定回路１
７を備え、この判定信号に基づいて上記能動素子で構成
される抵抗ｒfを制御すると、昇圧電圧に応じて、増幅
器ＡＭ0〜ＡＭnの増幅率Ｇvをアナログ的に変化させる
ことができる。
スタＴr5，Ｔr6を省略することができる。また、昇圧電
圧に比例して変化する判定信号を発生させる判定回路１
７を備え、この判定信号に基づいて上記能動素子で構成
される抵抗ｒfを制御すると、昇圧電圧に応じて、増幅
器ＡＭ0〜ＡＭnの増幅率Ｇvをアナログ的に変化させる
ことができる。
【００６６】
【発明の効果】以上説明したように本発明の昇圧電源回
路によれば、整流素子と容量素子とを所定の接続関係で
接続された構成の複数の組を複数段従属接続し、急激な
振幅変化を有さず所定の周期毎に一定の振幅となる波形
の信号に基づいて整流素子をオンオフさせることによ
り、容量素子に昇圧電圧を発生させるようにしたので、
整流素子のスイッチングノイズの発生を抑えることがで
き、ノイズの発生を抑えた昇圧電源回路を提供すること
ができる。
路によれば、整流素子と容量素子とを所定の接続関係で
接続された構成の複数の組を複数段従属接続し、急激な
振幅変化を有さず所定の周期毎に一定の振幅となる波形
の信号に基づいて整流素子をオンオフさせることによ
り、容量素子に昇圧電圧を発生させるようにしたので、
整流素子のスイッチングノイズの発生を抑えることがで
き、ノイズの発生を抑えた昇圧電源回路を提供すること
ができる。
【００６７】また、昇圧電源回路とその昇圧電源回路で
生成される昇圧電圧を動作電源電圧として動作する回路
とが同一の半導体基板に形成された半導体集積回路装置
において、昇圧電源回路で生成される昇圧電圧を判定す
る判定手段と、判定手段の判定の結果に基づいて、昇圧
電圧を動作電源電圧として動作する回路の動作状態を調
整する調整手段とを備えたので、上記回路の動作状態
を、昇圧電源回路で生成される昇圧電圧に応じて自動的
に調整することができる。この結果、外付け部品の部品
点数の低減や、煩雑な調整が不要な半導体集積回路装置
を提供することができる。
生成される昇圧電圧を動作電源電圧として動作する回路
とが同一の半導体基板に形成された半導体集積回路装置
において、昇圧電源回路で生成される昇圧電圧を判定す
る判定手段と、判定手段の判定の結果に基づいて、昇圧
電圧を動作電源電圧として動作する回路の動作状態を調
整する調整手段とを備えたので、上記回路の動作状態
を、昇圧電源回路で生成される昇圧電圧に応じて自動的
に調整することができる。この結果、外付け部品の部品
点数の低減や、煩雑な調整が不要な半導体集積回路装置
を提供することができる。
【００６８】特に、昇圧電圧を動作電源電圧として動作
する回路を増幅器とし、調整手段により増幅器の増幅率
を調整することにより、増幅器の増幅率を、昇圧電圧に
よって得られる広ダイナミックレンジを有効に利用する
ことが可能な増幅率に自動調整することが可能となる。
する回路を増幅器とし、調整手段により増幅器の増幅率
を調整することにより、増幅器の増幅率を、昇圧電圧に
よって得られる広ダイナミックレンジを有効に利用する
ことが可能な増幅率に自動調整することが可能となる。
【図１】本実施形態の昇圧電源回路及び半導体集積回路
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図２】台形波を生成するための原理を説明するための
最大出力条件を示す説明図である。
最大出力条件を示す説明図である。
【図３】判定回路の構成例を示す回路図である。
【図４】増幅器の構成例を示す回路図である。
【図５】増幅器の増幅率が自動調整される原理を説明す
るための回路図である。
るための回路図である。
【図６】昇圧電源回路の基本動作を説明するための波形
図である。
図である。
【図７】昇圧回路の構成を示す回路図である。
【図８】昇圧電圧に対する判定回路と開閉回路の動作を
説明する為の真理値表である。
説明する為の真理値表である。
【図９】昇圧回路の構成をより一般的に示した回路図で
ある。
ある。
【図１０】増幅器の変形例の構成を示す回路図である。
【図１１】従来の昇圧電源回路を備えた電子機器の構成
を示すブロック図である。
を示すブロック図である。
６…半導体集積回路装置 ７…三角波発生回路 ８…増幅器 ９…駆動部 １６…電源 １７…判定回路 １８，１９…比較器 ２０…ＮＡＮＤゲート ２１…ＡＮＤゲート ２２，２３…定電流源 ｒ1〜ｒ10…抵抗 Ｔr1〜Ｔr6…トランジスタ ＳＷ１，ＳＷ２…開閉回路 ＡＭ0〜ＡＭn…増幅器 Ｄ１，Ｄ２，Ｄ12〜Ｄ1m，Ｄ22〜Ｄ2m…整流ダイオード ＣD1，ＣD2，ＣD12〜ＣD1m，ＣD22〜ＣD2m…コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小沢 昭夫 埼玉県川越市大字山田字西町25番地１ パ イオニア株式会社川越工場内 Ｆターム(参考） 5F038 BB04 BB05 BG02 BG03 BG04 BG05 BG10 DF01 DF14 EZ20 5H420 BB12 CC02 DD02 EA20 EB01 EB37 5H730 AA01 AS04 BB02
Claims (5)
- 【請求項１】 第１の接点と第２の接点との間に直列接
続される第１の整流素子及び第１の容量素子と、 前記第１の整流素子と第１の容量素子との接続点と第３
の接点との間に接続される第２の整流素子と、 前記第３の接点と第４の接点との間に接続される第２の
容量素子と、 急激な振幅変化を有さず所定の周期毎に一定の振幅とな
る波形の信号を出力する駆動手段とを備え、 前記第１，第２の整流素子及び前記第１，第２の容量素
子を有する複数の組が複数段従属接続されると共に、 前段側の組の前記第３の接点と後段側の組の前記第１の
接点が接続され、前記第２の接点が共通接続され、最前
段の組の前記第１の接点に所定の電源電圧が供給され、
最前段の組の前記第２の接点に前記駆動手段の信号が供
給され、前記第４の接点が前記所定電圧より低電圧に設
定されることを特徴とする昇圧電源回路。 - 【請求項２】 前記信号は、台形波の信号であることを
特徴とする請求項１に記載の昇圧電源回路。 - 【請求項３】 請求項１に記載の前記第１，第２の整流
素子を１組又は複数組備えることを特徴とする半導体集
積回路装置。 - 【請求項４】 昇圧電源回路と、前記昇圧電源回路で生
成される昇圧電圧を動作電源電圧として動作する回路と
が同一の半導体基板に形成された半導体集積回路装置で
あって、 前記昇圧電源回路で生成される昇圧電圧を判定する判定
手段と、 前記判定手段の前記判定の結果に基づいて、前記昇圧電
圧を動作電源電圧として動作する前記回路の動作状態を
調整する調整手段と、を具備することを特徴とする半導
体集積回路装置。 - 【請求項５】 前記昇圧電圧を動作電源電圧として動作
する前記回路は、増幅器であり、前記調整手段は、前記
回路の増幅率を調整することを特徴とする請求項４に記
載の半導体集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10364731A JP2000188374A (ja) | 1998-12-22 | 1998-12-22 | 昇圧電源回路及び半導体集積回路装置 |
| US09/453,472 US6191962B1 (en) | 1998-12-22 | 1999-12-02 | Step-up power supply circuit and semiconductor integrated circuit device |
| DE19960236A DE19960236A1 (de) | 1998-12-22 | 1999-12-14 | Aufwärts-Leistungsversorgungsschaltung und integrierte Halbleiterschaltungsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10364731A JP2000188374A (ja) | 1998-12-22 | 1998-12-22 | 昇圧電源回路及び半導体集積回路装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004045758A Division JP4082609B2 (ja) | 2004-02-23 | 2004-02-23 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000188374A true JP2000188374A (ja) | 2000-07-04 |
Family
ID=18482531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10364731A Pending JP2000188374A (ja) | 1998-12-22 | 1998-12-22 | 昇圧電源回路及び半導体集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6191962B1 (ja) |
| JP (1) | JP2000188374A (ja) |
| DE (1) | DE19960236A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008146275A (ja) * | 2006-12-08 | 2008-06-26 | Niigata Seimitsu Kk | 基準電圧発生回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075436B2 (en) | 2001-02-12 | 2006-07-11 | Symbol Technologies, Inc. | Method, system, and apparatus for binary traversal of a tag population |
| TW200620795A (en) * | 2004-12-10 | 2006-06-16 | Asour Technology Inc | Voltage-doubling circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5111375A (en) * | 1990-12-20 | 1992-05-05 | Texas Instruments Incorporated | Charge pump |
| US5625544A (en) * | 1996-04-25 | 1997-04-29 | Programmable Microelectronics Corp. | Charge pump |
| US5907484A (en) * | 1996-04-25 | 1999-05-25 | Programmable Microelectronics Corp. | Charge pump |
| US5818288A (en) * | 1996-06-27 | 1998-10-06 | Advanced Micro Devices, Inc. | Charge pump circuit having non-uniform stage capacitance for providing increased rise time and reduced area |
| SE509679C2 (sv) * | 1997-04-10 | 1999-02-22 | Ericsson Telefon Ab L M | Förfarande för att styra en likspänning från en DC-DC- omvandlare och en DC-DC-omvandlare |
| JPH114575A (ja) * | 1997-06-11 | 1999-01-06 | Nec Corp | 昇圧回路 |
-
1998
- 1998-12-22 JP JP10364731A patent/JP2000188374A/ja active Pending
-
1999
- 1999-12-02 US US09/453,472 patent/US6191962B1/en not_active Expired - Fee Related
- 1999-12-14 DE DE19960236A patent/DE19960236A1/de not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008146275A (ja) * | 2006-12-08 | 2008-06-26 | Niigata Seimitsu Kk | 基準電圧発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19960236A1 (de) | 2000-06-29 |
| US6191962B1 (en) | 2001-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6577514B2 (en) | Charge pump with constant boosted output voltage | |
| US6396933B1 (en) | High-fidelity and high-efficiency analog amplifier combined with digital amplifier | |
| US7279870B2 (en) | DC-DC converter and method of controlling DC-DC converter | |
| US7990214B2 (en) | Power supply providing ultrafast modulation of output voltage | |
| US20030141928A1 (en) | Power amplifier clipping circuit for minimizing output distortion | |
| US10084369B2 (en) | Error amplifying and frequency compensating circuits and methods | |
| US20080129377A1 (en) | Voltage regulator with current sink for diverting external current and digital amplifier including the same | |
| US7304547B2 (en) | Method and apparatus to improve frequency stability of an integrated circuit oscillator | |
| US20050122171A1 (en) | Power source circuit for high frequency power amplifying circuit and semiconductor integrated circuit for power source and electronics component for power source | |
| US6734656B2 (en) | Buck regulator with monolithic N- channel upper FET and pilot current sensing | |
| US7453303B2 (en) | Control circuit for lossless switching converter | |
| WO2002045253A1 (fr) | Amplificateur haute fréquence | |
| CN106487343B (zh) | 用于d类放大器的功率级的驱动器电路 | |
| US20140169588A1 (en) | Boosted Differential Class H Amplifier | |
| JPH0795765A (ja) | 直流安定化電源装置 | |
| US7436042B2 (en) | Circuit for driving gate of power MOSFET | |
| JP2000188374A (ja) | 昇圧電源回路及び半導体集積回路装置 | |
| WO2011160330A1 (zh) | 跟踪电源装置及其控制方法 | |
| US20050110571A1 (en) | Variable gain amplifier | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| JP3477097B2 (ja) | 集積回路装置 | |
| US6452457B1 (en) | Electronic apparatus comprising a power amplifier | |
| JP4082609B2 (ja) | 半導体集積回路装置 | |
| US10911010B2 (en) | Class-D amplifier and sound system | |
| US8198879B2 (en) | Booster circuit and PWM signal generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040420 |