JP3477097B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP3477097B2 JP3477097B2 JP36473298A JP36473298A JP3477097B2 JP 3477097 B2 JP3477097 B2 JP 3477097B2 JP 36473298 A JP36473298 A JP 36473298A JP 36473298 A JP36473298 A JP 36473298A JP 3477097 B2 JP3477097 B2 JP 3477097B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- lead terminal
- signal
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
らそれより高い昇圧電圧を生成する昇圧電源回路と、昇
圧電源回路を備えた集積回路装置に関するものである。
載用バッテリ等を電源として用いる電子機器にあって
は、上記電源の出力電圧に基づいて昇圧電圧を生成する
昇圧電源回路を備え、その昇圧電圧を動作電源電圧とす
るものが知られている。
数の増幅器AM0〜AM3を有する半導体集積回路装置2
を備えて構成された電子機器の一例を示している。同図
において、昇圧電源回路1には、乾電池や車載用バッテ
リ等の電源3から出力される電源電圧Vccの下で動作す
る方形波発生回路4と昇圧回路5が備えられている。
激に反転する方形波Scを出力する非安定マルチバイブ
レータ等で構成されている。昇圧回路5は、整流ダイオ
ードとコンデンサを備えた倍電圧整流回路で構成され、
方形波Scに同期して整流ダイオードをオン・オフ制御
し、コンデンサを充電することにより、電源電圧Vccよ
りも高電圧の昇圧電圧HVccを生成している。
2に供給され、増幅器AM0〜AM3は昇圧電圧HVccを
動作電源電圧として動作することにより、入力端子IN
0〜IN3に入力される信号を増幅して各出力端子Q0〜
Q3へ出力するようになっている。
い昇圧電圧HVccを生成する昇圧電源回路1を備え、増
幅器AM0〜AM3を動作電源電圧HVccの下で動作させ
ることにより、ダイナミックレンジの拡大等を図るよう
にしている。
昇圧電源回路1は、高周波成分を有する方形波Scに基
づいて昇圧回路5中の整流ダイオードをオン・オフ制御
するので、整流ダイオードから高周波のスイッチングノ
イズが発生し、このスイッチングノイズが半導体集積回
路装置2中の増幅器AM0〜AM3に飛び込んで、出力端
子Q0〜Q3の各出力信号中に混入する問題があった。
避手段として、電気回路基板上に、昇圧電源回路1と半
導体集積回路装置2を別々に搭載すると共に、昇圧電源
回路1と半導体集積回路装置2のそれぞれのグランドG
ND1とGND2を引き離すようにして電気回路基板上
に形成し、更に、上記のスイッチングノイズを吸収する
ためのコンデンサや抵抗やコイル等を電気回路基板に搭
載していた。
数の増加や、電気回路基板が大型になる等の問題があっ
た。また、上記スイッチングノイズの影響を防止するた
めに、昇圧電源回路1と半導体集積回路装置2とが別々
に配設されていたため、部品点数の増加を招くほか、限
られた容積内で高密度且つ高機能の電子機器を実現する
ことが困難になる場合等があった。
に鑑みてなされたものであり、ノイズの発生を抑制する
昇圧電源回路と、その昇圧電源回路を内蔵する集積回路
装置を提供することを目的とする。
電源電圧を発生する第1の回路と前記電源電圧の供給を
受けて動作する第2の回路とが同一の半導体基板上に一
体形成されたチップと、前記第1,第2の回路に接続さ
れた複数のリード端子とを備えたパッケージ構造の集積
回路装置であって、前記第1の回路は、直列接続された
第1,第2の整流素子と、急激な振幅変化を有さず所定
周期毎に一定の振幅となる波形信号を発生する駆動回路
とを備えて形成され、前記複数の外部端子は、少なくと
も、前記第1,第2の整流素子の両端に接続された第
1,第2リード端子と、前記第1,第2の整流素子の接
続点に接続された第3リード端子と、前記駆動回路の出
力端に接続され前記波形信号を出力する第4リード端子
と、前記駆動回路のグランドを設定する第5リード端子
と、前記第2の回路のグランドを設定する第6リード端
子とから成り、第5リード端子と前記第6リード端子が
電気回路基板に形成された別個のグランド配線パターン
に接続されると共に、前記第1リード端子と第5リード
端子間に所定電圧の外部電源が接続され、前記第3リー
ド端子と第4リード端子間に第1の外部容量素子が接続
され、前記第2リード端子と第5リード端子間に第2の
外部容量素子が接続されることによって、前記第2の外
部容量素子に生ずる昇圧電圧を前記電源電圧として、前
記第2の回路を動作させることを特徴とする。 請求項2
記載の発明は、請求項1記載の集積回路装置であって、
前記第6リード端子に接続されてグランド設定されると
共に前記半導体基板上に一体形成された、三角波信号を
発生する三角波発生回路を更に備え、前記駆動回路は、
前記三角波信号をクリップさせることで前記波形信号を
発生することを特徴とする。 請求項3記載の発明は、請
求項1記載の集積回路装置であって、前記第6リード端
子に接続されてグランド設定されると共に前記半導体基
板上に一体形成された、正弦波信号を発生する正弦波発
生回路を更に備え、前記駆動回路は、前記正弦波信号を
クリップさせることで前記波形信号を発生することを特
徴とする。 請求項4記載の発明は、請求項2又は3に記
載の集積回路装置であって、前記信号発生回路が発生す
る信号の周期を調整する第7リード端子を更に備えるこ
と を特徴とする。
ば、集積回路装置に設けられている第5リード端子と第
6リード端子が電気回路基板に形成された別個のグラン
ド配線パターンに接続され、第1リード端子と第5リー
ド端子間に所定電圧の外部電源が接続され、第3リード
端子と第4リード端子間に第1の外部容量素子が接続さ
れ、第2リード端子と第5リード端子間に第2の外部容
量素子が接続されることによって、駆動回路から発生さ
れる波形信号が第1の外部容量素子に印可され、その波
形信号の振幅に応じて第1,第2の整流素子のバイアス
が交互に反転して、オンオフの切換え動作が行われる。
このオンオフの切換え動作により、第2の外部容量素子
に昇圧電圧が発生する。そして、第2の外部容量素子に
生ずる昇圧電圧が電源電圧となって第2の回路を動作さ
せる。ここで、第1の容量素子に印加される波形信号
は、急激な振幅変化を有さず所定の周期毎に一定の振幅
となる波形の信号であるため、所謂高周波成分を有しな
い信号である。この信号の振幅変化に応じて第1,第2
の整流素子がオンオフの切り換え動作をすると、これら
の整流素子からは高周波のスイッチングノイズが発生せ
ず、昇圧電圧を生成する第1の回路と第2の回路とを同
一半導体基板に形成しても、第2の回路に対しノイズの
影響を低減することが可能な集積回路装置を実現するこ
とができる。 更に、第2の回路に電源電圧を供給するた
めの第1の回路を同一半導体基板上に一体形成されるこ
とで、別個に第1の回路を形成する必要がなく、部品点
数を低減することができる。 更に、駆動回路のグランド
を設定する第5リード端子と、第2の回路のグランドを
設定する第6リード端子が別々に設けられており、これ
ら第5リード端子と第6リード端子は、電気回路基板に
形成された別個のグランド配線パターンに接続されるの
で、昇圧電圧を生成するために動作する駆動回路のグラ
ンドと、第2の回路のグランドも分けられ、第2の回路
に対するノイズの影響を低減することが可能な集積回路
装置を実現することができる。
ば、三角波発生回路から発生される三角波信号を駆動回
路がクリップすることで、急激な振幅変化を有さず所定
周期毎に一定の振幅となる波形信号を発生し、この波形
信号によって第1,第2の整流素子がオンオフの切り換
え動作を行わせることにより、高周波のスイッチングノ
イズを発生させずに第2の外部容量素子に昇圧電圧を発
生させ、第2の回路に対しノイズの影響を低減すること
が可能な集積回路装置を実現することができる。 更に、
三角波発生回路は、第2の回路のグランドを設定する第
6リード端子に接続されてグランド設定がなされること
により、昇圧電圧を生成するために動作する駆動回路の
グランドとは電気的に分離されるため、駆動回路からの
影響が低減される。その結果、ノイズを低減し得る昇圧
電圧を発生するのに寄与する。 請求項3に係る集積回路
装置の発明によれば、正弦波発生回路から発生される正
弦波信号を駆動回路がクリップすることで、急激な振幅
変化を有さず所定周期毎に一定の振幅となる波形信号を
発生し、この波形信号によって第1,第2の整流素子が
オンオフの切り換え動作を行わせることにより、高周波
のスイッチングノイズを発生させずに第2の外部容量素
子に昇圧電圧を発生させ、第2の回路に対しノイズの影
響を低減することが可能な集積回路装置を実現すること
ができる。 更に、正弦波発生回路は、第2の回路のグラ
ンドを設定する第6リード端子に接続されてグランド設
定がなされることにより、昇圧電圧を生成するために動
作する駆動回路のグランドとは電気的に分離されるた
め、駆動回路からの影響が低減される。その結果、ノイ
ズを低減し得る昇圧電圧を発生するのに寄与する。
ば、信号発生回路が発生する信号の周期を調整する第7
リード端子を備えることにより、第1の外部容量素子に
印加される波形信号を適宜調整することを可能にする。
を参照して説明する。図1は、本実施形態に係る昇圧電
源回路とその昇圧電源回路を備えたオーディオ信号増幅
用の半導体集積回路装置の構成を示すブロック図であ
る。
は、半導体製造プロセスにより同一の半導体基板上にワ
ンチップとして形成されて樹脂中にモールドされた、複
数のリード端子を具備するシングルインライン型やデュ
アルインライン型のパッケージ構造を有している。
を構成する三角波発生回路7と増幅器8と駆動部9及び
整流素子としての整流ダイオードD1,D2と、複数チ
ャンネルのオーディオ信号を増幅して出力するn個の増
幅器AM0〜AMnが備えられている。
のグランド端子PG1と、三角波発生回路7と増幅器8,
AM0〜AMnのグランドを設定するためのグランド端子
PG2と、増幅器AM0〜AMnの入力に接続された入力端
子IN0〜INnと、増幅器AM0〜AMnの出力に接続さ
れた出力端子Q0〜Qnが設けられている。
続された第1の電源端子10と、整流ダイオードD2の
カソードに接続されたリード端子11と、整流ダイオー
ドD1のカソード及び整流ダイオードD2のアノードに
接続されたリード端子12と、駆動部9の出力に接続さ
れたリード端子13と、三角波発生回路7の動作を調整
するための調整端子14と、増幅器AM0〜AMnに動作
電源電圧を供給するための第2の電源端子15が備えら
れている。
図1及び図2に基づいて説明する。
ンド端子PG1間に、乾電池や車載用バッテリ等の比較的
低い電圧Vccを出力する電源16が接続され、リード端
子12,13の間にはコンデンサCD1、リード端子11
とグランド端子PG1との間には、コンデンサCD2が接続
される。更に、リード端子11と第2の電源端子15が
接続され、調整端子14とグランド端子PG2の間に調整
用の抵抗r1が接続される。入力端子IN0〜INnには
外部のオーディオ信号源SG0〜SGn、出力端子Q0〜
Qnには、外部スピーカを駆動するための電力増幅回路
等の負荷R0〜Rnが接続される。
デンサCD1,CD2等の外部素子を電気回路基板上に搭載
して配線する場合には、図2に示すように、互いに電気
的な影響を及ぼさないグランド配線パターンGND1,
GND2を電気回路基板17に形成しておく。そして、
一方のグランド配線パターンGND1に、駆動部9とコ
ンデンサCD2及び電源16のグランド端子PG1を接続
し、他方のグランド配線パターンGND2に、三角波発
生回路7と増幅器8,AM0〜AMnのグランド端子PG2
を接続する。
動部9の構成を図3〜図5に基づいて説明する。
流源19を有する正相増幅器17と、正相増幅器17の
出力をその入力に正帰還する帰還回路18と、コンデン
サCpを備えて構成されている。正相増幅器17が内部
発振によって生じる所定周期の信号(図示略)に基づい
て、定電流源19からコンデンサCpへの定電流Ioの供
給(supply)と引き込み(sink)を行い、これによって
コンデンサCpに生じる三角波の信号(以下、単に三角
波という)STAを増幅器8に供給している。また、調整
端子14に抵抗r1を接続すると、定電流源19の定電
流Ioの値が抵抗r1の抵抗値に応じて調整され、三角波
STAの周期を適宜に調整できるようになっている。
増幅する電圧増幅器20と、電圧増幅器20で増幅され
た三角波STBが入力されるトランジスタTr1と、バイア
スダイオードD3,D4及び定電流源Icを備えて構成
されている。駆動部9は、バイアスダイオードD5,D
6とトランジスタTr2〜Tr5等により構成された電力増
幅回路となっている。
増幅することにより、トランジスタTr1を飽和領域へ駆
動する大振幅の三角波STBを出力する。これにより、図
5の最大出力条件に示すように、トランジスタTr1のコ
レクタには、飽和電圧(図中のクリップ電圧)でクリッ
プされた台形波の信号(以下、単に台形波という)
SD’が発生する。この台形波SD’を駆動部9が電力増
幅し、電力増幅された台形波SDをリード端子13へ出
力する。
装置6の動作を、図6の波形図及び図1及び図2に示し
た使用例に基づいて説明する。
8及び駆動部9によって生成される所定周期Tの台形波
SDがコンデンサCD1に供給されると、台形波SDが低レ
ベルのクランプ電圧となる期間T1では、整流ダイオー
ドD1が順バイアスとなってオン状態、整流ダイオード
D2は逆バイアスとなってオフ状態になる。この結果、
電源16から整流ダイオードD1を介して流入する電流
がコンデンサCD1に充電され、コンデンサCD1には、電
源16の電圧Vccとほぼ等しい充電電圧が発生する。
る期間T2では、整流ダイオードD1がオフ状態、整流
ダイオードD2はオン状態となる。この結果、期間T1
のときにコンデンサCD1に充電された上記充電電圧と高
レベルのクランプ電圧との加算電圧が、整流ダイオード
D2を通じてコンデンサCD2に供給され、コンデンサC
D2には、電圧Vccのほぼ2倍の昇圧電圧HVcc(≒2×
Vcc)が発生する。
連続して変化すると、コンデンサCD1の充電電圧は、電
圧Vccとほぼ等しい電圧に維持され、コンデンサCD2の
充電電圧は、昇圧電圧HVccに維持される。
の電源端子15に供給され、この昇圧電圧HVccを動作
電源電圧として増幅器AM0〜AMnが動作する。このた
め、増幅器AM0〜AMnは、信号源SG0〜SGnから供
給されるオーディオ信号を高ダイナミックレンジで増幅
することにより、大出力のオーディオ器機等を実現する
ことができる。
台形波SDに基づいて整流ダイオードD1,D2をオン
・オフ動作させるので、整流ダイオードD1,D2から
は高周波のスイッチングノイズが発生しない。このた
め、従来問題となっていた増幅器AM0〜AMnへのスイ
ッチングノイズの混入を抑制することができ、高品位の
オーディオ機器等を実現することができる。
1,D2からの高周波のスイッチングノイズを抑えるこ
とができるため、図1に示したように、ノイズの影響を
受けや易い増幅器AM0〜AMnと、昇圧回路を構成する
整流ダイオードD1,D2とを同一の半導体基板に形成
した半導体集積回路装置6を実現することが可能となっ
ている。
発生を抑制した昇圧電源回路を内蔵したので、本半導体
集積回路装置6を使用すると、部品点数の低減が可能で
ある。特に、ノイズを吸収するためのコンデンサや抵抗
若しくはコイル等の外付け部品を大幅に低減することが
できる。
ち下りの傾斜がほぼ等しい台形波SDによって整流ダイ
オードD1,D2をオン・オフ制御する場合を説明した
が、上記立ち上りと立ち下りの傾斜が異なった台形波を
用いてもよい。
台形波SDを生成する場合を説明したが、図7(a)に
示すように、のこぎり波をクリップさせることで台形波
SDを生成してもよい。この場合は、図1中の三角波発
生回路7をのこぎり波発生回路に置き換えることで実現
できる。また、図1中の三角波発生回路7を正弦波発生
回路に置き換え、この正弦波発生回路で生成される正弦
波を図7(b)に示すようにクリップすることで得られ
る信号に基づいて、整流ダイオードD1,D2をオン・
オフさせてもよい。
化しない波形であって、本実施形態の台形波のように所
定の周期毎にある一定の振幅レベルを保つ波形であれ
ば、適宜の波形の信号によって、整流ダイオードD1,
D2をオン・オフさせてもよい。
源電圧を発生する第1の回路と電源電圧の供給を受けて
動作する第2の回路とが同一の半導体基板上に一体形成
されたチップと、第1,第2の回路に接続された複数の
リード端子とを備えたパッケージ構造の集積回路装置に
おいて、直列接続された第1,第2の整流素子と、急激
な振幅変化を有さず所定周期毎に一定の振幅となる波形
信号を発生する駆動回路とを備えて第1の回路が形成さ
れており、上記複数のリード端子のうちの所定のリード
端子間に第1,第2の外部容量素子を接続させること
で、上記駆動回路の発生する波形信号によって第1,第
2の整流素子と第1,第2の外部容量素子とによる昇圧
動作を行わせるようにしたので、第1,第2の整流素子
のスイッチングノイズの発生を抑えることができる。こ
の結果、本発明の集積回路装置は、昇圧電圧を生じさせ
る第1の回路と、その昇圧電圧により動作する第2の回
路を同一の半導体基板に形成しても、ノイズの影響を受
けることなく第2の回路を動作させることができる。
めの第1の回路が同一半導体基板上に一体形成されるこ
とで、第2の回路を動作させるためのいわゆる電源装置
を別途設ける必要をなくすことができ、部品点数を低減
することができる。 更に、駆動回路のグランドと第2の
回路のグランドを設定するリード端子が別々に設けられ
ているので、昇圧電圧を生成するために動作する駆動回
路のグランドと、第2の回路のグランドを分けることが
でき、第2の回路に対するノイズの影響を低減すること
が可能な集積回路装置を実現することができる。
構成を示すブロック図である。
す説明図である。
ある。
最大出力条件を示す説明図である。
ある。
す波形図である。
示すブロック図である。
Claims (4)
- 【請求項1】 電源電圧を発生する第1の回路と前記電
源電圧の供給を受けて動作する第2の回路とが同一の半
導体基板上に一体形成されたチップと、前記第1,第2
の回路に接続された複数のリード端子とを備えたパッケ
ージ構造の集積回路装置であって、 前記第1の回路は、直列接続された第1,第2の整流素
子と、急激な振幅変化を有さず所定周期毎に一定の振幅
となる波形信号を発生する駆動回路とを備えて形成さ
れ、 前記複数の外部端子は、少なくとも、前記第1,第2の
整流素子の両端に接続された第1,第2リード端子と、
前記第1,第2の整流素子の接続点に接続された第3リ
ード端子と、前記駆動回路の出力端に接続され前記波形
信号を出力する第4リード端子と、前記駆動回路のグラ
ンドを設定する第5リード端子と、前記第2の回路のグ
ランドを設定する第6リード端子とから成り、 第5リード端子と前記第6リード端子が電気回路基板に
形成された別個のグランド配線パターンに接続されると
共に、前記第1リード端子と第5リード端子間に所定電
圧の外部電源が接続され、前記第3リード端子と第4リ
ード端子間に第1の外部容量素子が接続され、前記第2
リード端子と第5リード端子間に第2の外部容量素子が
接続されることによって、前記第2の外部容量素子に生
ずる昇圧電圧を前記電源電圧として、前記第2の回路を
動作させることを特徴とする集積回路装置。 - 【請求項2】 前記第6リード端子に接続されてグラン
ド設定されると共に前記半導体基板上に一体形成され
た、三角波信号を発生する信号発生回路を更に備え、 前記駆動回路は、前記三角波信号をクリップさせること
で前記波形信号を発生することを特徴とする請求項1記
載の集積回路装置。 - 【請求項3】 前記第6リード端子に接続されてグラン
ド設定されると共に前記半導体基板上に一体形成され
た、正弦波信号を発生する信号発生回路を更に備え、 前記駆動回路は、前記正弦波信号をクリップさせること
で前記波形信号を発生 することを特徴とする請求項1記
載の 集積回路装置。 - 【請求項4】 前記信号発生回路が発生する信号の周期
を調整する第7リード端子を更に備えることを特徴とす
る請求項2又は3に記載の集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36473298A JP3477097B2 (ja) | 1998-12-22 | 1998-12-22 | 集積回路装置 |
US09/450,739 US6201718B1 (en) | 1998-12-22 | 1999-11-30 | Step-up power supply circuit and integrated circuit device |
DE19960229A DE19960229A1 (de) | 1998-12-22 | 1999-12-14 | Aufwärts-Leistungsversorgungsschaltung und integrierte Schaltungsvorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36473298A JP3477097B2 (ja) | 1998-12-22 | 1998-12-22 | 集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000188861A JP2000188861A (ja) | 2000-07-04 |
JP3477097B2 true JP3477097B2 (ja) | 2003-12-10 |
Family
ID=18482534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36473298A Expired - Lifetime JP3477097B2 (ja) | 1998-12-22 | 1998-12-22 | 集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6201718B1 (ja) |
JP (1) | JP3477097B2 (ja) |
DE (1) | DE19960229A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6741845B1 (en) * | 2000-06-23 | 2004-05-25 | Stmicroelectronics S.R.L. | Wave-shaper device |
US20070230659A1 (en) * | 2005-03-21 | 2007-10-04 | Turner D C | Digital X-Ray Camera |
US20080119552A1 (en) * | 2006-11-17 | 2008-05-22 | Novus International Inc. | Matrix-embedded compositions having organic acids and fatty acids |
FR2981228B1 (fr) * | 2011-10-05 | 2013-12-20 | Valeo Systemes Thermiques | Circuit de commande d'un circuit elevateur de tension, dispositif de commande et systeme de regulation correspondants. |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111375A (en) * | 1990-12-20 | 1992-05-05 | Texas Instruments Incorporated | Charge pump |
US5625544A (en) * | 1996-04-25 | 1997-04-29 | Programmable Microelectronics Corp. | Charge pump |
US5907484A (en) * | 1996-04-25 | 1999-05-25 | Programmable Microelectronics Corp. | Charge pump |
US5818288A (en) * | 1996-06-27 | 1998-10-06 | Advanced Micro Devices, Inc. | Charge pump circuit having non-uniform stage capacitance for providing increased rise time and reduced area |
SE509679C2 (sv) * | 1997-04-10 | 1999-02-22 | Ericsson Telefon Ab L M | Förfarande för att styra en likspänning från en DC-DC- omvandlare och en DC-DC-omvandlare |
JPH114575A (ja) * | 1997-06-11 | 1999-01-06 | Nec Corp | 昇圧回路 |
-
1998
- 1998-12-22 JP JP36473298A patent/JP3477097B2/ja not_active Expired - Lifetime
-
1999
- 1999-11-30 US US09/450,739 patent/US6201718B1/en not_active Expired - Fee Related
- 1999-12-14 DE DE19960229A patent/DE19960229A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US6201718B1 (en) | 2001-03-13 |
DE19960229A1 (de) | 2000-06-29 |
JP2000188861A (ja) | 2000-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7342391B2 (en) | Power supply device and switching power supply device | |
US8476978B2 (en) | Headphone driver/charge pump combination | |
US7238992B2 (en) | Semiconductor circuit for DC-DC converter | |
US7332943B2 (en) | Method and circuit for controlling a PWM power stage | |
US20030141928A1 (en) | Power amplifier clipping circuit for minimizing output distortion | |
JP2008017596A (ja) | 半導体集積回路 | |
KR100963310B1 (ko) | Dc/dc 컨버터의 제어 회로 및 dc/dc 컨버터 | |
US6972973B2 (en) | Voltage booster having noise reducing structure | |
US7635970B2 (en) | Method for implementing radiation hardened, power efficient, non isolated low output voltage DC/DC converters with non-radiation hardened components | |
US6819177B2 (en) | Electronic circuit for a switching power amplifier and method for switching the output stage of a switching power amplifier | |
JP3477097B2 (ja) | 集積回路装置 | |
US7307465B2 (en) | Step-down voltage output circuit | |
US7986179B2 (en) | Circuit and method for reducing popping sound | |
US6191962B1 (en) | Step-up power supply circuit and semiconductor integrated circuit device | |
JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
JP2000262042A (ja) | 駆動回路およびそれを用いたチャージポンプ昇圧回路 | |
EP0678969A2 (en) | BiMOS semiconductor integrated circuit having boosted voltage line | |
JP4082609B2 (ja) | 半導体集積回路装置 | |
KR20090071713A (ko) | 저전력 버퍼를 이용한 스텝다운 dc-dc 변환기 | |
JP2006287989A (ja) | リップルフィルタ回路 | |
JPH09200015A (ja) | 半導体スイッチ制御回路 | |
TW202341624A (zh) | 直流電源裝置 | |
JPH10225109A (ja) | 正負電圧出力dc−dcコンバータ | |
KR20060027765A (ko) | 직류-직류 컨버터 | |
JPH1014223A (ja) | 昇降圧型チョッパ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |