JP3477097B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP3477097B2 JP3477097B2 JP36473298A JP36473298A JP3477097B2 JP 3477097 B2 JP3477097 B2 JP 3477097B2 JP 36473298 A JP36473298 A JP 36473298A JP 36473298 A JP36473298 A JP 36473298A JP 3477097 B2 JP3477097 B2 JP 3477097B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- lead terminal
- signal
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、所定の電源電圧か
らそれより高い昇圧電圧を生成する昇圧電源回路と、昇
圧電源回路を備えた集積回路装置に関するものである。
らそれより高い昇圧電圧を生成する昇圧電源回路と、昇
圧電源回路を備えた集積回路装置に関するものである。
【０００２】
【従来の技術】従来、出力電圧の比較的低い乾電池や車
載用バッテリ等を電源として用いる電子機器にあって
は、上記電源の出力電圧に基づいて昇圧電圧を生成する
昇圧電源回路を備え、その昇圧電圧を動作電源電圧とす
るものが知られている。
載用バッテリ等を電源として用いる電子機器にあって
は、上記電源の出力電圧に基づいて昇圧電圧を生成する
昇圧電源回路を備え、その昇圧電圧を動作電源電圧とす
るものが知られている。
【０００３】図８は、上記従来の昇圧電源回路１と、複
数の増幅器ＡＭ0〜ＡＭ3を有する半導体集積回路装置２
を備えて構成された電子機器の一例を示している。同図
において、昇圧電源回路１には、乾電池や車載用バッテ
リ等の電源３から出力される電源電圧Ｖccの下で動作す
る方形波発生回路４と昇圧回路５が備えられている。
数の増幅器ＡＭ0〜ＡＭ3を有する半導体集積回路装置２
を備えて構成された電子機器の一例を示している。同図
において、昇圧電源回路１には、乾電池や車載用バッテ
リ等の電源３から出力される電源電圧Ｖccの下で動作す
る方形波発生回路４と昇圧回路５が備えられている。
【０００４】方形波発生回路４は、所定周期で振幅が急
激に反転する方形波Ｓcを出力する非安定マルチバイブ
レータ等で構成されている。昇圧回路５は、整流ダイオ
ードとコンデンサを備えた倍電圧整流回路で構成され、
方形波Ｓcに同期して整流ダイオードをオン・オフ制御
し、コンデンサを充電することにより、電源電圧Ｖccよ
りも高電圧の昇圧電圧ＨＶccを生成している。
激に反転する方形波Ｓcを出力する非安定マルチバイブ
レータ等で構成されている。昇圧回路５は、整流ダイオ
ードとコンデンサを備えた倍電圧整流回路で構成され、
方形波Ｓcに同期して整流ダイオードをオン・オフ制御
し、コンデンサを充電することにより、電源電圧Ｖccよ
りも高電圧の昇圧電圧ＨＶccを生成している。
【０００５】この昇圧電圧ＨＶccが半導体集積回路装置
２に供給され、増幅器ＡＭ0〜ＡＭ3は昇圧電圧ＨＶccを
動作電源電圧として動作することにより、入力端子ＩＮ
0〜ＩＮ3に入力される信号を増幅して各出力端子Ｑ0〜
Ｑ3へ出力するようになっている。
２に供給され、増幅器ＡＭ0〜ＡＭ3は昇圧電圧ＨＶccを
動作電源電圧として動作することにより、入力端子ＩＮ
0〜ＩＮ3に入力される信号を増幅して各出力端子Ｑ0〜
Ｑ3へ出力するようになっている。
【０００６】このように、電源３の電源電圧Ｖccより高
い昇圧電圧ＨＶccを生成する昇圧電源回路１を備え、増
幅器ＡＭ0〜ＡＭ3を動作電源電圧ＨＶccの下で動作させ
ることにより、ダイナミックレンジの拡大等を図るよう
にしている。
い昇圧電圧ＨＶccを生成する昇圧電源回路１を備え、増
幅器ＡＭ0〜ＡＭ3を動作電源電圧ＨＶccの下で動作させ
ることにより、ダイナミックレンジの拡大等を図るよう
にしている。
【０００７】
【発明が解決しようとする課題】ところで、上記従来の
昇圧電源回路１は、高周波成分を有する方形波Ｓcに基
づいて昇圧回路５中の整流ダイオードをオン・オフ制御
するので、整流ダイオードから高周波のスイッチングノ
イズが発生し、このスイッチングノイズが半導体集積回
路装置２中の増幅器ＡＭ0〜ＡＭ3に飛び込んで、出力端
子Ｑ0〜Ｑ3の各出力信号中に混入する問題があった。
昇圧電源回路１は、高周波成分を有する方形波Ｓcに基
づいて昇圧回路５中の整流ダイオードをオン・オフ制御
するので、整流ダイオードから高周波のスイッチングノ
イズが発生し、このスイッチングノイズが半導体集積回
路装置２中の増幅器ＡＭ0〜ＡＭ3に飛び込んで、出力端
子Ｑ0〜Ｑ3の各出力信号中に混入する問題があった。
【０００８】この問題の発生を防止するための従来の回
避手段として、電気回路基板上に、昇圧電源回路１と半
導体集積回路装置２を別々に搭載すると共に、昇圧電源
回路１と半導体集積回路装置２のそれぞれのグランドＧ
ＮＤ１とＧＮＤ２を引き離すようにして電気回路基板上
に形成し、更に、上記のスイッチングノイズを吸収する
ためのコンデンサや抵抗やコイル等を電気回路基板に搭
載していた。
避手段として、電気回路基板上に、昇圧電源回路１と半
導体集積回路装置２を別々に搭載すると共に、昇圧電源
回路１と半導体集積回路装置２のそれぞれのグランドＧ
ＮＤ１とＧＮＤ２を引き離すようにして電気回路基板上
に形成し、更に、上記のスイッチングノイズを吸収する
ためのコンデンサや抵抗やコイル等を電気回路基板に搭
載していた。
【０００９】しかし、かかる回避手段によると、部品点
数の増加や、電気回路基板が大型になる等の問題があっ
た。また、上記スイッチングノイズの影響を防止するた
めに、昇圧電源回路１と半導体集積回路装置２とが別々
に配設されていたため、部品点数の増加を招くほか、限
られた容積内で高密度且つ高機能の電子機器を実現する
ことが困難になる場合等があった。
数の増加や、電気回路基板が大型になる等の問題があっ
た。また、上記スイッチングノイズの影響を防止するた
めに、昇圧電源回路１と半導体集積回路装置２とが別々
に配設されていたため、部品点数の増加を招くほか、限
られた容積内で高密度且つ高機能の電子機器を実現する
ことが困難になる場合等があった。
【００１０】本発明は、このような上記従来技術の課題
に鑑みてなされたものであり、ノイズの発生を抑制する
昇圧電源回路と、その昇圧電源回路を内蔵する集積回路
装置を提供することを目的とする。
に鑑みてなされたものであり、ノイズの発生を抑制する
昇圧電源回路と、その昇圧電源回路を内蔵する集積回路
装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
電源電圧を発生する第１の回路と前記電源電圧の供給を
受けて動作する第２の回路とが同一の半導体基板上に一
体形成されたチップと、前記第１，第２の回路に接続さ
れた複数のリード端子とを備えたパッケージ構造の集積
回路装置であって、前記第１の回路は、直列接続された
第１，第２の整流素子と、急激な振幅変化を有さず所定
周期毎に一定の振幅となる波形信号を発生する駆動回路
とを備えて形成され、前記複数の外部端子は、少なくと
も、前記第１，第２の整流素子の両端に接続された第
１，第２リード端子と、前記第１，第２の整流素子の接
続点に接続された第３リード端子と、前記駆動回路の出
力端に接続され前記波形信号を出力する第４リード端子
と、前記駆動回路のグランドを設定する第５リード端子
と、前記第２の回路のグランドを設定する第６リード端
子とから成り、第５リード端子と前記第６リード端子が
電気回路基板に形成された別個のグランド配線パターン
に接続されると共に、前記第１リード端子と第５リード
端子間に所定電圧の外部電源が接続され、前記第３リー
ド端子と第４リード端子間に第１の外部容量素子が接続
され、前記第２リード端子と第５リード端子間に第２の
外部容量素子が接続されることによって、前記第２の外
部容量素子に生ずる昇圧電圧を前記電源電圧として、前
記第２の回路を動作させることを特徴とする。 請求項２
記載の発明は、請求項１記載の集積回路装置であって、
前記第６リード端子に接続されてグランド設定されると
共に前記半導体基板上に一体形成された、三角波信号を
発生する三角波発生回路を更に備え、前記駆動回路は、
前記三角波信号をクリップさせることで前記波形信号を
発生することを特徴とする。 請求項３記載の発明は、請
求項１記載の集積回路装置であって、前記第６リード端
子に接続されてグランド設定されると共に前記半導体基
板上に一体形成された、正弦波信号を発生する正弦波発
生回路を更に備え、前記駆動回路は、前記正弦波信号を
クリップさせることで前記波形信号を発生することを特
徴とする。 請求項４記載の発明は、請求項２又は３に記
載の集積回路装置であって、前記信号発生回路が発生す
る信号の周期を調整する第７リード端子を更に備えるこ
と を特徴とする。
電源電圧を発生する第１の回路と前記電源電圧の供給を
受けて動作する第２の回路とが同一の半導体基板上に一
体形成されたチップと、前記第１，第２の回路に接続さ
れた複数のリード端子とを備えたパッケージ構造の集積
回路装置であって、前記第１の回路は、直列接続された
第１，第２の整流素子と、急激な振幅変化を有さず所定
周期毎に一定の振幅となる波形信号を発生する駆動回路
とを備えて形成され、前記複数の外部端子は、少なくと
も、前記第１，第２の整流素子の両端に接続された第
１，第２リード端子と、前記第１，第２の整流素子の接
続点に接続された第３リード端子と、前記駆動回路の出
力端に接続され前記波形信号を出力する第４リード端子
と、前記駆動回路のグランドを設定する第５リード端子
と、前記第２の回路のグランドを設定する第６リード端
子とから成り、第５リード端子と前記第６リード端子が
電気回路基板に形成された別個のグランド配線パターン
に接続されると共に、前記第１リード端子と第５リード
端子間に所定電圧の外部電源が接続され、前記第３リー
ド端子と第４リード端子間に第１の外部容量素子が接続
され、前記第２リード端子と第５リード端子間に第２の
外部容量素子が接続されることによって、前記第２の外
部容量素子に生ずる昇圧電圧を前記電源電圧として、前
記第２の回路を動作させることを特徴とする。 請求項２
記載の発明は、請求項１記載の集積回路装置であって、
前記第６リード端子に接続されてグランド設定されると
共に前記半導体基板上に一体形成された、三角波信号を
発生する三角波発生回路を更に備え、前記駆動回路は、
前記三角波信号をクリップさせることで前記波形信号を
発生することを特徴とする。 請求項３記載の発明は、請
求項１記載の集積回路装置であって、前記第６リード端
子に接続されてグランド設定されると共に前記半導体基
板上に一体形成された、正弦波信号を発生する正弦波発
生回路を更に備え、前記駆動回路は、前記正弦波信号を
クリップさせることで前記波形信号を発生することを特
徴とする。 請求項４記載の発明は、請求項２又は３に記
載の集積回路装置であって、前記信号発生回路が発生す
る信号の周期を調整する第７リード端子を更に備えるこ
と を特徴とする。
【００１２】請求項１に係る集積回路装置の発明によれ
ば、集積回路装置に設けられている第５リード端子と第
６リード端子が電気回路基板に形成された別個のグラン
ド配線パターンに接続され、第１リード端子と第５リー
ド端子間に所定電圧の外部電源が接続され、第３リード
端子と第４リード端子間に第１の外部容量素子が接続さ
れ、第２リード端子と第５リード端子間に第２の外部容
量素子が接続されることによって、駆動回路から発生さ
れる波形信号が第１の外部容量素子に印可され、その波
形信号の振幅に応じて第１，第２の整流素子のバイアス
が交互に反転して、オンオフの切換え動作が行われる。
このオンオフの切換え動作により、第２の外部容量素子
に昇圧電圧が発生する。そして、第２の外部容量素子に
生ずる昇圧電圧が電源電圧となって第２の回路を動作さ
せる。ここで、第１の容量素子に印加される波形信号
は、急激な振幅変化を有さず所定の周期毎に一定の振幅
となる波形の信号であるため、所謂高周波成分を有しな
い信号である。この信号の振幅変化に応じて第１，第２
の整流素子がオンオフの切り換え動作をすると、これら
の整流素子からは高周波のスイッチングノイズが発生せ
ず、昇圧電圧を生成する第１の回路と第２の回路とを同
一半導体基板に形成しても、第２の回路に対しノイズの
影響を低減することが可能な集積回路装置を実現するこ
とができる。 更に、第２の回路に電源電圧を供給するた
めの第１の回路を同一半導体基板上に一体形成されるこ
とで、別個に第１の回路を形成する必要がなく、部品点
数を低減することができる。 更に、駆動回路のグランド
を設定する第５リード端子と、第２の回路のグランドを
設定する第６リード端子が別々に設けられており、これ
ら第５リード端子と第６リード端子は、電気回路基板に
形成された別個のグランド配線パターンに接続されるの
で、昇圧電圧を生成するために動作する駆動回路のグラ
ンドと、第２の回路のグランドも分けられ、第２の回路
に対するノイズの影響を低減することが可能な集積回路
装置を実現することができる。
ば、集積回路装置に設けられている第５リード端子と第
６リード端子が電気回路基板に形成された別個のグラン
ド配線パターンに接続され、第１リード端子と第５リー
ド端子間に所定電圧の外部電源が接続され、第３リード
端子と第４リード端子間に第１の外部容量素子が接続さ
れ、第２リード端子と第５リード端子間に第２の外部容
量素子が接続されることによって、駆動回路から発生さ
れる波形信号が第１の外部容量素子に印可され、その波
形信号の振幅に応じて第１，第２の整流素子のバイアス
が交互に反転して、オンオフの切換え動作が行われる。
このオンオフの切換え動作により、第２の外部容量素子
に昇圧電圧が発生する。そして、第２の外部容量素子に
生ずる昇圧電圧が電源電圧となって第２の回路を動作さ
せる。ここで、第１の容量素子に印加される波形信号
は、急激な振幅変化を有さず所定の周期毎に一定の振幅
となる波形の信号であるため、所謂高周波成分を有しな
い信号である。この信号の振幅変化に応じて第１，第２
の整流素子がオンオフの切り換え動作をすると、これら
の整流素子からは高周波のスイッチングノイズが発生せ
ず、昇圧電圧を生成する第１の回路と第２の回路とを同
一半導体基板に形成しても、第２の回路に対しノイズの
影響を低減することが可能な集積回路装置を実現するこ
とができる。 更に、第２の回路に電源電圧を供給するた
めの第１の回路を同一半導体基板上に一体形成されるこ
とで、別個に第１の回路を形成する必要がなく、部品点
数を低減することができる。 更に、駆動回路のグランド
を設定する第５リード端子と、第２の回路のグランドを
設定する第６リード端子が別々に設けられており、これ
ら第５リード端子と第６リード端子は、電気回路基板に
形成された別個のグランド配線パターンに接続されるの
で、昇圧電圧を生成するために動作する駆動回路のグラ
ンドと、第２の回路のグランドも分けられ、第２の回路
に対するノイズの影響を低減することが可能な集積回路
装置を実現することができる。
【００１３】請求項２に係る集積回路装置の発明によれ
ば、三角波発生回路から発生される三角波信号を駆動回
路がクリップすることで、急激な振幅変化を有さず所定
周期毎に一定の振幅となる波形信号を発生し、この波形
信号によって第１，第２の整流素子がオンオフの切り換
え動作を行わせることにより、高周波のスイッチングノ
イズを発生させずに第２の外部容量素子に昇圧電圧を発
生させ、第２の回路に対しノイズの影響を低減すること
が可能な集積回路装置を実現することができる。 更に、
三角波発生回路は、第２の回路のグランドを設定する第
６リード端子に接続されてグランド設定がなされること
により、昇圧電圧を生成するために動作する駆動回路の
グランドとは電気的に分離されるため、駆動回路からの
影響が低減される。その結果、ノイズを低減し得る昇圧
電圧を発生するのに寄与する。 請求項３に係る集積回路
装置の発明によれば、正弦波発生回路から発生される正
弦波信号を駆動回路がクリップすることで、急激な振幅
変化を有さず所定周期毎に一定の振幅となる波形信号を
発生し、この波形信号によって第１，第２の整流素子が
オンオフの切り換え動作を行わせることにより、高周波
のスイッチングノイズを発生させずに第２の外部容量素
子に昇圧電圧を発生させ、第２の回路に対しノイズの影
響を低減することが可能な集積回路装置を実現すること
ができる。 更に、正弦波発生回路は、第２の回路のグラ
ンドを設定する第６リード端子に接続されてグランド設
定がなされることにより、昇圧電圧を生成するために動
作する駆動回路のグランドとは電気的に分離されるた
め、駆動回路からの影響が低減される。その結果、ノイ
ズを低減し得る昇圧電圧を発生するのに寄与する。
ば、三角波発生回路から発生される三角波信号を駆動回
路がクリップすることで、急激な振幅変化を有さず所定
周期毎に一定の振幅となる波形信号を発生し、この波形
信号によって第１，第２の整流素子がオンオフの切り換
え動作を行わせることにより、高周波のスイッチングノ
イズを発生させずに第２の外部容量素子に昇圧電圧を発
生させ、第２の回路に対しノイズの影響を低減すること
が可能な集積回路装置を実現することができる。 更に、
三角波発生回路は、第２の回路のグランドを設定する第
６リード端子に接続されてグランド設定がなされること
により、昇圧電圧を生成するために動作する駆動回路の
グランドとは電気的に分離されるため、駆動回路からの
影響が低減される。その結果、ノイズを低減し得る昇圧
電圧を発生するのに寄与する。 請求項３に係る集積回路
装置の発明によれば、正弦波発生回路から発生される正
弦波信号を駆動回路がクリップすることで、急激な振幅
変化を有さず所定周期毎に一定の振幅となる波形信号を
発生し、この波形信号によって第１，第２の整流素子が
オンオフの切り換え動作を行わせることにより、高周波
のスイッチングノイズを発生させずに第２の外部容量素
子に昇圧電圧を発生させ、第２の回路に対しノイズの影
響を低減することが可能な集積回路装置を実現すること
ができる。 更に、正弦波発生回路は、第２の回路のグラ
ンドを設定する第６リード端子に接続されてグランド設
定がなされることにより、昇圧電圧を生成するために動
作する駆動回路のグランドとは電気的に分離されるた
め、駆動回路からの影響が低減される。その結果、ノイ
ズを低減し得る昇圧電圧を発生するのに寄与する。
【００１４】請求項４に係る集積回路装置の発明によれ
ば、信号発生回路が発生する信号の周期を調整する第７
リード端子を備えることにより、第１の外部容量素子に
印加される波形信号を適宜調整することを可能にする。
ば、信号発生回路が発生する信号の周期を調整する第７
リード端子を備えることにより、第１の外部容量素子に
印加される波形信号を適宜調整することを可能にする。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本実施形態に係る昇圧電
源回路とその昇圧電源回路を備えたオーディオ信号増幅
用の半導体集積回路装置の構成を示すブロック図であ
る。
を参照して説明する。図１は、本実施形態に係る昇圧電
源回路とその昇圧電源回路を備えたオーディオ信号増幅
用の半導体集積回路装置の構成を示すブロック図であ
る。
【００１６】同図において、本半導体集積回路装置６
は、半導体製造プロセスにより同一の半導体基板上にワ
ンチップとして形成されて樹脂中にモールドされた、複
数のリード端子を具備するシングルインライン型やデュ
アルインライン型のパッケージ構造を有している。
は、半導体製造プロセスにより同一の半導体基板上にワ
ンチップとして形成されて樹脂中にモールドされた、複
数のリード端子を具備するシングルインライン型やデュ
アルインライン型のパッケージ構造を有している。
【００１７】半導体集積回路装置６には、昇圧電源回路
を構成する三角波発生回路７と増幅器８と駆動部９及び
整流素子としての整流ダイオードＤ１，Ｄ２と、複数チ
ャンネルのオーディオ信号を増幅して出力するｎ個の増
幅器ＡＭ0〜ＡＭnが備えられている。
を構成する三角波発生回路７と増幅器８と駆動部９及び
整流素子としての整流ダイオードＤ１，Ｄ２と、複数チ
ャンネルのオーディオ信号を増幅して出力するｎ個の増
幅器ＡＭ0〜ＡＭnが備えられている。
【００１８】また、駆動部９のグランドを設定するため
のグランド端子ＰG1と、三角波発生回路７と増幅器８，
ＡＭ0〜ＡＭnのグランドを設定するためのグランド端子
ＰG2と、増幅器ＡＭ0〜ＡＭnの入力に接続された入力端
子ＩＮ0〜ＩＮnと、増幅器ＡＭ0〜ＡＭnの出力に接続さ
れた出力端子Ｑ0〜Ｑnが設けられている。
のグランド端子ＰG1と、三角波発生回路７と増幅器８，
ＡＭ0〜ＡＭnのグランドを設定するためのグランド端子
ＰG2と、増幅器ＡＭ0〜ＡＭnの入力に接続された入力端
子ＩＮ0〜ＩＮnと、増幅器ＡＭ0〜ＡＭnの出力に接続さ
れた出力端子Ｑ0〜Ｑnが設けられている。
【００１９】更に、整流ダイオードＤ１のアノードに接
続された第１の電源端子１０と、整流ダイオードＤ２の
カソードに接続されたリード端子１１と、整流ダイオー
ドＤ１のカソード及び整流ダイオードＤ２のアノードに
接続されたリード端子１２と、駆動部９の出力に接続さ
れたリード端子１３と、三角波発生回路７の動作を調整
するための調整端子１４と、増幅器ＡＭ0〜ＡＭnに動作
電源電圧を供給するための第２の電源端子１５が備えら
れている。
続された第１の電源端子１０と、整流ダイオードＤ２の
カソードに接続されたリード端子１１と、整流ダイオー
ドＤ１のカソード及び整流ダイオードＤ２のアノードに
接続されたリード端子１２と、駆動部９の出力に接続さ
れたリード端子１３と、三角波発生回路７の動作を調整
するための調整端子１４と、増幅器ＡＭ0〜ＡＭnに動作
電源電圧を供給するための第２の電源端子１５が備えら
れている。
【００２０】ここで、半導体集積回路装置６の使用例を
図１及び図２に基づいて説明する。
図１及び図２に基づいて説明する。
【００２１】図１において、第１の電源端子１０とグラ
ンド端子ＰG1間に、乾電池や車載用バッテリ等の比較的
低い電圧Ｖccを出力する電源１６が接続され、リード端
子１２，１３の間にはコンデンサＣD1、リード端子１１
とグランド端子ＰG1との間には、コンデンサＣD2が接続
される。更に、リード端子１１と第２の電源端子１５が
接続され、調整端子１４とグランド端子ＰG2の間に調整
用の抵抗ｒ1が接続される。入力端子ＩＮ0〜ＩＮnには
外部のオーディオ信号源ＳＧ0〜ＳＧn、出力端子Ｑ0〜
Ｑnには、外部スピーカを駆動するための電力増幅回路
等の負荷Ｒ0〜Ｒnが接続される。
ンド端子ＰG1間に、乾電池や車載用バッテリ等の比較的
低い電圧Ｖccを出力する電源１６が接続され、リード端
子１２，１３の間にはコンデンサＣD1、リード端子１１
とグランド端子ＰG1との間には、コンデンサＣD2が接続
される。更に、リード端子１１と第２の電源端子１５が
接続され、調整端子１４とグランド端子ＰG2の間に調整
用の抵抗ｒ1が接続される。入力端子ＩＮ0〜ＩＮnには
外部のオーディオ信号源ＳＧ0〜ＳＧn、出力端子Ｑ0〜
Ｑnには、外部スピーカを駆動するための電力増幅回路
等の負荷Ｒ0〜Ｒnが接続される。
【００２２】また、本半導体集積回路装置６と上記コン
デンサＣD1，ＣD2等の外部素子を電気回路基板上に搭載
して配線する場合には、図２に示すように、互いに電気
的な影響を及ぼさないグランド配線パターンＧＮＤ１，
ＧＮＤ２を電気回路基板１７に形成しておく。そして、
一方のグランド配線パターンＧＮＤ１に、駆動部９とコ
ンデンサＣD2及び電源１６のグランド端子ＰG1を接続
し、他方のグランド配線パターンＧＮＤ２に、三角波発
生回路７と増幅器８，ＡＭ0〜ＡＭnのグランド端子ＰG2
を接続する。
デンサＣD1，ＣD2等の外部素子を電気回路基板上に搭載
して配線する場合には、図２に示すように、互いに電気
的な影響を及ぼさないグランド配線パターンＧＮＤ１，
ＧＮＤ２を電気回路基板１７に形成しておく。そして、
一方のグランド配線パターンＧＮＤ１に、駆動部９とコ
ンデンサＣD2及び電源１６のグランド端子ＰG1を接続
し、他方のグランド配線パターンＧＮＤ２に、三角波発
生回路７と増幅器８，ＡＭ0〜ＡＭnのグランド端子ＰG2
を接続する。
【００２３】次に、三角波発生回路７と増幅器８及び駆
動部９の構成を図３〜図５に基づいて説明する。
動部９の構成を図３〜図５に基づいて説明する。
【００２４】図３において、三角波発生回路７は、定電
流源１９を有する正相増幅器１７と、正相増幅器１７の
出力をその入力に正帰還する帰還回路１８と、コンデン
サＣpを備えて構成されている。正相増幅器１７が内部
発振によって生じる所定周期の信号（図示略）に基づい
て、定電流源１９からコンデンサＣpへの定電流Ｉoの供
給（supply）と引き込み（sink）を行い、これによって
コンデンサＣpに生じる三角波の信号（以下、単に三角
波という）ＳTAを増幅器８に供給している。また、調整
端子１４に抵抗ｒ1を接続すると、定電流源１９の定電
流Ｉoの値が抵抗ｒ1の抵抗値に応じて調整され、三角波
ＳTAの周期を適宜に調整できるようになっている。
流源１９を有する正相増幅器１７と、正相増幅器１７の
出力をその入力に正帰還する帰還回路１８と、コンデン
サＣpを備えて構成されている。正相増幅器１７が内部
発振によって生じる所定周期の信号（図示略）に基づい
て、定電流源１９からコンデンサＣpへの定電流Ｉoの供
給（supply）と引き込み（sink）を行い、これによって
コンデンサＣpに生じる三角波の信号（以下、単に三角
波という）ＳTAを増幅器８に供給している。また、調整
端子１４に抵抗ｒ1を接続すると、定電流源１９の定電
流Ｉoの値が抵抗ｒ1の抵抗値に応じて調整され、三角波
ＳTAの周期を適宜に調整できるようになっている。
【００２５】図４において、増幅器８は、三角波ＳTAを
増幅する電圧増幅器２０と、電圧増幅器２０で増幅され
た三角波ＳTBが入力されるトランジスタＴr1と、バイア
スダイオードＤ３，Ｄ４及び定電流源Ｉcを備えて構成
されている。駆動部９は、バイアスダイオードＤ５，Ｄ
６とトランジスタＴr2〜Ｔr5等により構成された電力増
幅回路となっている。
増幅する電圧増幅器２０と、電圧増幅器２０で増幅され
た三角波ＳTBが入力されるトランジスタＴr1と、バイア
スダイオードＤ３，Ｄ４及び定電流源Ｉcを備えて構成
されている。駆動部９は、バイアスダイオードＤ５，Ｄ
６とトランジスタＴr2〜Ｔr5等により構成された電力増
幅回路となっている。
【００２６】ここで、電圧増幅器２０は、三角波ＳTAを
増幅することにより、トランジスタＴr1を飽和領域へ駆
動する大振幅の三角波ＳTBを出力する。これにより、図
５の最大出力条件に示すように、トランジスタＴr1のコ
レクタには、飽和電圧（図中のクリップ電圧）でクリッ
プされた台形波の信号（以下、単に台形波という）
ＳD’が発生する。この台形波ＳD’を駆動部９が電力増
幅し、電力増幅された台形波ＳDをリード端子１３へ出
力する。
増幅することにより、トランジスタＴr1を飽和領域へ駆
動する大振幅の三角波ＳTBを出力する。これにより、図
５の最大出力条件に示すように、トランジスタＴr1のコ
レクタには、飽和電圧（図中のクリップ電圧）でクリッ
プされた台形波の信号（以下、単に台形波という）
ＳD’が発生する。この台形波ＳD’を駆動部９が電力増
幅し、電力増幅された台形波ＳDをリード端子１３へ出
力する。
【００２７】次に、かかる構成を有する半導体集積回路
装置６の動作を、図６の波形図及び図１及び図２に示し
た使用例に基づいて説明する。
装置６の動作を、図６の波形図及び図１及び図２に示し
た使用例に基づいて説明する。
【００２８】図６において、三角波発生回路７と増幅器
８及び駆動部９によって生成される所定周期Ｔの台形波
ＳDがコンデンサＣD1に供給されると、台形波ＳDが低レ
ベルのクランプ電圧となる期間Ｔ１では、整流ダイオー
ドＤ１が順バイアスとなってオン状態、整流ダイオード
Ｄ２は逆バイアスとなってオフ状態になる。この結果、
電源１６から整流ダイオードＤ１を介して流入する電流
がコンデンサＣD1に充電され、コンデンサＣD1には、電
源１６の電圧Ｖccとほぼ等しい充電電圧が発生する。
８及び駆動部９によって生成される所定周期Ｔの台形波
ＳDがコンデンサＣD1に供給されると、台形波ＳDが低レ
ベルのクランプ電圧となる期間Ｔ１では、整流ダイオー
ドＤ１が順バイアスとなってオン状態、整流ダイオード
Ｄ２は逆バイアスとなってオフ状態になる。この結果、
電源１６から整流ダイオードＤ１を介して流入する電流
がコンデンサＣD1に充電され、コンデンサＣD1には、電
源１６の電圧Ｖccとほぼ等しい充電電圧が発生する。
【００２９】台形波ＳDが高レベルのクランプ電圧にな
る期間Ｔ２では、整流ダイオードＤ１がオフ状態、整流
ダイオードＤ２はオン状態となる。この結果、期間Ｔ１
のときにコンデンサＣD1に充電された上記充電電圧と高
レベルのクランプ電圧との加算電圧が、整流ダイオード
Ｄ２を通じてコンデンサＣD2に供給され、コンデンサＣ
D2には、電圧Ｖccのほぼ２倍の昇圧電圧ＨＶcc（≒２×
Ｖcc）が発生する。
る期間Ｔ２では、整流ダイオードＤ１がオフ状態、整流
ダイオードＤ２はオン状態となる。この結果、期間Ｔ１
のときにコンデンサＣD1に充電された上記充電電圧と高
レベルのクランプ電圧との加算電圧が、整流ダイオード
Ｄ２を通じてコンデンサＣD2に供給され、コンデンサＣ
D2には、電圧Ｖccのほぼ２倍の昇圧電圧ＨＶcc（≒２×
Ｖcc）が発生する。
【００３０】そして、台形波ＳDの電圧が所定周期Ｔで
連続して変化すると、コンデンサＣD1の充電電圧は、電
圧Ｖccとほぼ等しい電圧に維持され、コンデンサＣD2の
充電電圧は、昇圧電圧ＨＶccに維持される。
連続して変化すると、コンデンサＣD1の充電電圧は、電
圧Ｖccとほぼ等しい電圧に維持され、コンデンサＣD2の
充電電圧は、昇圧電圧ＨＶccに維持される。
【００３１】こうして生成される昇圧電圧ＨＶccが第２
の電源端子１５に供給され、この昇圧電圧ＨＶccを動作
電源電圧として増幅器ＡＭ0〜ＡＭnが動作する。このた
め、増幅器ＡＭ0〜ＡＭnは、信号源ＳＧ0〜ＳＧnから供
給されるオーディオ信号を高ダイナミックレンジで増幅
することにより、大出力のオーディオ器機等を実現する
ことができる。
の電源端子１５に供給され、この昇圧電圧ＨＶccを動作
電源電圧として増幅器ＡＭ0〜ＡＭnが動作する。このた
め、増幅器ＡＭ0〜ＡＭnは、信号源ＳＧ0〜ＳＧnから供
給されるオーディオ信号を高ダイナミックレンジで増幅
することにより、大出力のオーディオ器機等を実現する
ことができる。
【００３２】更に、方形波と比べて高周波成分の少ない
台形波ＳDに基づいて整流ダイオードＤ１，Ｄ２をオン
・オフ動作させるので、整流ダイオードＤ１，Ｄ２から
は高周波のスイッチングノイズが発生しない。このた
め、従来問題となっていた増幅器ＡＭ0〜ＡＭnへのスイ
ッチングノイズの混入を抑制することができ、高品位の
オーディオ機器等を実現することができる。
台形波ＳDに基づいて整流ダイオードＤ１，Ｄ２をオン
・オフ動作させるので、整流ダイオードＤ１，Ｄ２から
は高周波のスイッチングノイズが発生しない。このた
め、従来問題となっていた増幅器ＡＭ0〜ＡＭnへのスイ
ッチングノイズの混入を抑制することができ、高品位の
オーディオ機器等を実現することができる。
【００３３】また、上述したように、整流ダイオードＤ
１，Ｄ２からの高周波のスイッチングノイズを抑えるこ
とができるため、図１に示したように、ノイズの影響を
受けや易い増幅器ＡＭ0〜ＡＭnと、昇圧回路を構成する
整流ダイオードＤ１，Ｄ２とを同一の半導体基板に形成
した半導体集積回路装置６を実現することが可能となっ
ている。
１，Ｄ２からの高周波のスイッチングノイズを抑えるこ
とができるため、図１に示したように、ノイズの影響を
受けや易い増幅器ＡＭ0〜ＡＭnと、昇圧回路を構成する
整流ダイオードＤ１，Ｄ２とを同一の半導体基板に形成
した半導体集積回路装置６を実現することが可能となっ
ている。
【００３４】また、半導体集積回路装置６内にノイズの
発生を抑制した昇圧電源回路を内蔵したので、本半導体
集積回路装置６を使用すると、部品点数の低減が可能で
ある。特に、ノイズを吸収するためのコンデンサや抵抗
若しくはコイル等の外付け部品を大幅に低減することが
できる。
発生を抑制した昇圧電源回路を内蔵したので、本半導体
集積回路装置６を使用すると、部品点数の低減が可能で
ある。特に、ノイズを吸収するためのコンデンサや抵抗
若しくはコイル等の外付け部品を大幅に低減することが
できる。
【００３５】尚、本実施形態では、振幅の立ち上りと立
ち下りの傾斜がほぼ等しい台形波ＳDによって整流ダイ
オードＤ１，Ｄ２をオン・オフ制御する場合を説明した
が、上記立ち上りと立ち下りの傾斜が異なった台形波を
用いてもよい。
ち下りの傾斜がほぼ等しい台形波ＳDによって整流ダイ
オードＤ１，Ｄ２をオン・オフ制御する場合を説明した
が、上記立ち上りと立ち下りの傾斜が異なった台形波を
用いてもよい。
【００３６】また、三角波ＳTBをクリップさせることで
台形波ＳDを生成する場合を説明したが、図７（ａ）に
示すように、のこぎり波をクリップさせることで台形波
ＳDを生成してもよい。この場合は、図１中の三角波発
生回路７をのこぎり波発生回路に置き換えることで実現
できる。また、図１中の三角波発生回路７を正弦波発生
回路に置き換え、この正弦波発生回路で生成される正弦
波を図７（ｂ）に示すようにクリップすることで得られ
る信号に基づいて、整流ダイオードＤ１，Ｄ２をオン・
オフさせてもよい。
台形波ＳDを生成する場合を説明したが、図７（ａ）に
示すように、のこぎり波をクリップさせることで台形波
ＳDを生成してもよい。この場合は、図１中の三角波発
生回路７をのこぎり波発生回路に置き換えることで実現
できる。また、図１中の三角波発生回路７を正弦波発生
回路に置き換え、この正弦波発生回路で生成される正弦
波を図７（ｂ）に示すようにクリップすることで得られ
る信号に基づいて、整流ダイオードＤ１，Ｄ２をオン・
オフさせてもよい。
【００３７】すなわち、方形波のように振幅が急激に変
化しない波形であって、本実施形態の台形波のように所
定の周期毎にある一定の振幅レベルを保つ波形であれ
ば、適宜の波形の信号によって、整流ダイオードＤ１，
Ｄ２をオン・オフさせてもよい。
化しない波形であって、本実施形態の台形波のように所
定の周期毎にある一定の振幅レベルを保つ波形であれ
ば、適宜の波形の信号によって、整流ダイオードＤ１，
Ｄ２をオン・オフさせてもよい。
【００３８】
【発明の効果】以上説明したように本発明によれば、電
源電圧を発生する第１の回路と電源電圧の供給を受けて
動作する第２の回路とが同一の半導体基板上に一体形成
されたチップと、第１，第２の回路に接続された複数の
リード端子とを備えたパッケージ構造の集積回路装置に
おいて、直列接続された第１，第２の整流素子と、急激
な振幅変化を有さず所定周期毎に一定の振幅となる波形
信号を発生する駆動回路とを備えて第１の回路が形成さ
れており、上記複数のリード端子のうちの所定のリード
端子間に第１，第２の外部容量素子を接続させること
で、上記駆動回路の発生する波形信号によって第１，第
２の整流素子と第１，第２の外部容量素子とによる昇圧
動作を行わせるようにしたので、第１，第２の整流素子
のスイッチングノイズの発生を抑えることができる。こ
の結果、本発明の集積回路装置は、昇圧電圧を生じさせ
る第１の回路と、その昇圧電圧により動作する第２の回
路を同一の半導体基板に形成しても、ノイズの影響を受
けることなく第２の回路を動作させることができる。
源電圧を発生する第１の回路と電源電圧の供給を受けて
動作する第２の回路とが同一の半導体基板上に一体形成
されたチップと、第１，第２の回路に接続された複数の
リード端子とを備えたパッケージ構造の集積回路装置に
おいて、直列接続された第１，第２の整流素子と、急激
な振幅変化を有さず所定周期毎に一定の振幅となる波形
信号を発生する駆動回路とを備えて第１の回路が形成さ
れており、上記複数のリード端子のうちの所定のリード
端子間に第１，第２の外部容量素子を接続させること
で、上記駆動回路の発生する波形信号によって第１，第
２の整流素子と第１，第２の外部容量素子とによる昇圧
動作を行わせるようにしたので、第１，第２の整流素子
のスイッチングノイズの発生を抑えることができる。こ
の結果、本発明の集積回路装置は、昇圧電圧を生じさせ
る第１の回路と、その昇圧電圧により動作する第２の回
路を同一の半導体基板に形成しても、ノイズの影響を受
けることなく第２の回路を動作させることができる。
【００３９】更に、第２の回路に電源電圧を供給するた
めの第１の回路が同一半導体基板上に一体形成されるこ
とで、第２の回路を動作させるためのいわゆる電源装置
を別途設ける必要をなくすことができ、部品点数を低減
することができる。 更に、駆動回路のグランドと第２の
回路のグランドを設定するリード端子が別々に設けられ
ているので、昇圧電圧を生成するために動作する駆動回
路のグランドと、第２の回路のグランドを分けることが
でき、第２の回路に対するノイズの影響を低減すること
が可能な集積回路装置を実現することができる。
めの第１の回路が同一半導体基板上に一体形成されるこ
とで、第２の回路を動作させるためのいわゆる電源装置
を別途設ける必要をなくすことができ、部品点数を低減
することができる。 更に、駆動回路のグランドと第２の
回路のグランドを設定するリード端子が別々に設けられ
ているので、昇圧電圧を生成するために動作する駆動回
路のグランドと、第２の回路のグランドを分けることが
でき、第２の回路に対するノイズの影響を低減すること
が可能な集積回路装置を実現することができる。
【図１】本実施形態の昇圧電源回路及び集積回路装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】昇圧電源回路の電気回路基板への配線方法を示
す説明図である。
す説明図である。
【図３】三角波発生回路の構成を模式的に示す回路図で
ある。
ある。
【図４】増幅器と駆動部の構成を示す回路図である。
【図５】台形波を生成するための原理を説明するための
最大出力条件を示す説明図である。
最大出力条件を示す説明図である。
【図６】昇圧電源回路の動作を説明するための波形図で
ある。
ある。
【図７】昇圧電源回路を駆動するための他の波形例を示
す波形図である。
す波形図である。
【図８】従来の昇圧電源回路を備えた電子機器の構成を
示すブロック図である。
示すブロック図である。
６…半導体集積回路装置
７…三角波発生回路
８…増幅器
９…駆動部
１６…電源
ＡＭ0〜ＡＭn…増幅器
Ｄ１，Ｄ２…整流ダイオード
ＣD1，ＣD2…コンデンサ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−225101（ＪＰ，Ａ)
実開 昭52−43625（ＪＰ，Ｕ)
実公 昭40−33066（ＪＰ，Ｙ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/07
Claims (4)
- 【請求項１】 電源電圧を発生する第１の回路と前記電
源電圧の供給を受けて動作する第２の回路とが同一の半
導体基板上に一体形成されたチップと、前記第１，第２
の回路に接続された複数のリード端子とを備えたパッケ
ージ構造の集積回路装置であって、 前記第１の回路は、直列接続された第１，第２の整流素
子と、急激な振幅変化を有さず所定周期毎に一定の振幅
となる波形信号を発生する駆動回路とを備えて形成さ
れ、 前記複数の外部端子は、少なくとも、前記第１，第２の
整流素子の両端に接続された第１，第２リード端子と、
前記第１，第２の整流素子の接続点に接続された第３リ
ード端子と、前記駆動回路の出力端に接続され前記波形
信号を出力する第４リード端子と、前記駆動回路のグラ
ンドを設定する第５リード端子と、前記第２の回路のグ
ランドを設定する第６リード端子とから成り、 第５リード端子と前記第６リード端子が電気回路基板に
形成された別個のグランド配線パターンに接続されると
共に、前記第１リード端子と第５リード端子間に所定電
圧の外部電源が接続され、前記第３リード端子と第４リ
ード端子間に第１の外部容量素子が接続され、前記第２
リード端子と第５リード端子間に第２の外部容量素子が
接続されることによって、前記第２の外部容量素子に生
ずる昇圧電圧を前記電源電圧として、前記第２の回路を
動作させることを特徴とする集積回路装置。 - 【請求項２】 前記第６リード端子に接続されてグラン
ド設定されると共に前記半導体基板上に一体形成され
た、三角波信号を発生する信号発生回路を更に備え、 前記駆動回路は、前記三角波信号をクリップさせること
で前記波形信号を発生することを特徴とする請求項１記
載の集積回路装置。 - 【請求項３】 前記第６リード端子に接続されてグラン
ド設定されると共に前記半導体基板上に一体形成され
た、正弦波信号を発生する信号発生回路を更に備え、 前記駆動回路は、前記正弦波信号をクリップさせること
で前記波形信号を発生 することを特徴とする請求項１記
載の 集積回路装置。 - 【請求項４】 前記信号発生回路が発生する信号の周期
を調整する第７リード端子を更に備えることを特徴とす
る請求項２又は３に記載の集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36473298A JP3477097B2 (ja) | 1998-12-22 | 1998-12-22 | 集積回路装置 |
| US09/450,739 US6201718B1 (en) | 1998-12-22 | 1999-11-30 | Step-up power supply circuit and integrated circuit device |
| DE19960229A DE19960229A1 (de) | 1998-12-22 | 1999-12-14 | Aufwärts-Leistungsversorgungsschaltung und integrierte Schaltungsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36473298A JP3477097B2 (ja) | 1998-12-22 | 1998-12-22 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188861A JP2000188861A (ja) | 2000-07-04 |
| JP3477097B2 true JP3477097B2 (ja) | 2003-12-10 |
Family
ID=18482534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36473298A Expired - Lifetime JP3477097B2 (ja) | 1998-12-22 | 1998-12-22 | 集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6201718B1 (ja) |
| JP (1) | JP3477097B2 (ja) |
| DE (1) | DE19960229A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6741845B1 (en) * | 2000-06-23 | 2004-05-25 | Stmicroelectronics S.R.L. | Wave-shaper device |
| US20070230659A1 (en) * | 2005-03-21 | 2007-10-04 | Turner D C | Digital X-Ray Camera |
| US20080119552A1 (en) * | 2006-11-17 | 2008-05-22 | Novus International Inc. | Matrix-embedded compositions having organic acids and fatty acids |
| FR2981228B1 (fr) * | 2011-10-05 | 2013-12-20 | Valeo Systemes Thermiques | Circuit de commande d'un circuit elevateur de tension, dispositif de commande et systeme de regulation correspondants. |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5111375A (en) * | 1990-12-20 | 1992-05-05 | Texas Instruments Incorporated | Charge pump |
| US5625544A (en) * | 1996-04-25 | 1997-04-29 | Programmable Microelectronics Corp. | Charge pump |
| US5907484A (en) * | 1996-04-25 | 1999-05-25 | Programmable Microelectronics Corp. | Charge pump |
| US5818288A (en) * | 1996-06-27 | 1998-10-06 | Advanced Micro Devices, Inc. | Charge pump circuit having non-uniform stage capacitance for providing increased rise time and reduced area |
| SE509679C2 (sv) * | 1997-04-10 | 1999-02-22 | Ericsson Telefon Ab L M | Förfarande för att styra en likspänning från en DC-DC- omvandlare och en DC-DC-omvandlare |
| JPH114575A (ja) * | 1997-06-11 | 1999-01-06 | Nec Corp | 昇圧回路 |
-
1998
- 1998-12-22 JP JP36473298A patent/JP3477097B2/ja not_active Expired - Lifetime
-
1999
- 1999-11-30 US US09/450,739 patent/US6201718B1/en not_active Expired - Fee Related
- 1999-12-14 DE DE19960229A patent/DE19960229A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US6201718B1 (en) | 2001-03-13 |
| DE19960229A1 (de) | 2000-06-29 |
| JP2000188861A (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7342391B2 (en) | Power supply device and switching power supply device | |
| US8476978B2 (en) | Headphone driver/charge pump combination | |
| US7238992B2 (en) | Semiconductor circuit for DC-DC converter | |
| US7332943B2 (en) | Method and circuit for controlling a PWM power stage | |
| US20030141928A1 (en) | Power amplifier clipping circuit for minimizing output distortion | |
| JP2008017596A (ja) | 半導体集積回路 | |
| KR100963310B1 (ko) | Ｄｃ／ｄｃ 컨버터의 제어 회로 및 ｄｃ／ｄｃ 컨버터 | |
| US6972973B2 (en) | Voltage booster having noise reducing structure | |
| US7635970B2 (en) | Method for implementing radiation hardened, power efficient, non isolated low output voltage DC/DC converters with non-radiation hardened components | |
| US6819177B2 (en) | Electronic circuit for a switching power amplifier and method for switching the output stage of a switching power amplifier | |
| JP3477097B2 (ja) | 集積回路装置 | |
| US7307465B2 (en) | Step-down voltage output circuit | |
| US7986179B2 (en) | Circuit and method for reducing popping sound | |
| US6191962B1 (en) | Step-up power supply circuit and semiconductor integrated circuit device | |
| JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
| JP2000262042A (ja) | 駆動回路およびそれを用いたチャージポンプ昇圧回路 | |
| EP0678969A2 (en) | BiMOS semiconductor integrated circuit having boosted voltage line | |
| JP4082609B2 (ja) | 半導体集積回路装置 | |
| KR20090071713A (ko) | 저전력 버퍼를 이용한 스텝다운 ｄｃ-ｄｃ 변환기 | |
| JP2006287989A (ja) | リップルフィルタ回路 | |
| JPH09200015A (ja) | 半導体スイッチ制御回路 | |
| TW202341624A (zh) | 直流電源裝置 | |
| JPH10225109A (ja) | 正負電圧出力ｄｃ−ｄｃコンバータ | |
| KR20060027765A (ko) | 직류-직류 컨버터 | |
| JPH1014223A (ja) | 昇降圧型チョッパ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |