JP2000187535A - 低電力モ―ド・コンピュ―タ - Google Patents
低電力モ―ド・コンピュ―タInfo
- Publication number
- JP2000187535A JP2000187535A JP11339961A JP33996199A JP2000187535A JP 2000187535 A JP2000187535 A JP 2000187535A JP 11339961 A JP11339961 A JP 11339961A JP 33996199 A JP33996199 A JP 33996199A JP 2000187535 A JP2000187535 A JP 2000187535A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- network
- event
- wake
- low power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 単一電力面を介して電源から給電されるマザ
ーボード、クロック・ジェネレータ、プロセッサ、シス
テム・メモリおよびネットワーク・インターフェースと
を含むネットワーク・コンピュータを提供する。 【解決手段】 ネットワーク・コンピュータは、低電力
事象に応答して低電力状態になるように構成され、さら
に覚醒事象に応答して低電力状態からフル電力状態に移
行するように構成される。覚醒事象は、ネットワークを
介してネットワーク・コンピュータに結合されたサーバ
・コンピュータから発行されたコマンドの形のLAN覚
醒を含むことができる。一実施形態において、ネットワ
ーク・コンピュータは、ディスク・ベース記憶装置がな
いが、コンパクト・フラッシュ・カードを含むローカル
永続記憶装置を含む。ネットワーク・コンピュータのク
ロック・ジェネレータは、ネットワーク・コンピュータ
がフル電力モードのときプロセッサにクロック信号を生
成するように構成され、さらに低電力モードのときクロ
ック信号を生成しないように構成することが好ましい。
ーボード、クロック・ジェネレータ、プロセッサ、シス
テム・メモリおよびネットワーク・インターフェースと
を含むネットワーク・コンピュータを提供する。 【解決手段】 ネットワーク・コンピュータは、低電力
事象に応答して低電力状態になるように構成され、さら
に覚醒事象に応答して低電力状態からフル電力状態に移
行するように構成される。覚醒事象は、ネットワークを
介してネットワーク・コンピュータに結合されたサーバ
・コンピュータから発行されたコマンドの形のLAN覚
醒を含むことができる。一実施形態において、ネットワ
ーク・コンピュータは、ディスク・ベース記憶装置がな
いが、コンパクト・フラッシュ・カードを含むローカル
永続記憶装置を含む。ネットワーク・コンピュータのク
ロック・ジェネレータは、ネットワーク・コンピュータ
がフル電力モードのときプロセッサにクロック信号を生
成するように構成され、さらに低電力モードのときクロ
ック信号を生成しないように構成することが好ましい。
Description
【0001】
【発明の属する技術分野】本発明は、一般に、マイクロ
プロセッサ・ベースのコンピュータの分野に関し、より
詳細には、ネットワーク・コンピュータやその他のリソ
ースの限られたコンピュータにおける信頼性、柔軟性お
よび消費電力の改善に関する。
プロセッサ・ベースのコンピュータの分野に関し、より
詳細には、ネットワーク・コンピュータやその他のリソ
ースの限られたコンピュータにおける信頼性、柔軟性お
よび消費電力の改善に関する。
【0002】
【従来の技術】ローカル・エリア・ネットワークが好ま
しい解決策を提供するコンピューティング適用業務の数
の増大により、ネットワークにおける各コンピュータ上
のリソースの実装を注意深く制御することによってネッ
トワークの価値を最大にすることに関心が集まってき
た。過去において、ローカル・エリア・ネットワークは
しばしば、場合によっては大容量の中央サーバ・マシン
と組み合わせて2台以上のパーソナル・コンピュータを
相互接続することによって設計されてきた。ローカル・
エリア・ネットワークの実装に伴う多くの設計オーバヘ
ッドをなくすディスク・ベースのオペレーティング・シ
ステム・ソフトウェアが幅広く使用可能になり受け入れ
られてきたことが、2台以上の本質的に独立型のマシン
からなるネットワークの普及に大きく寄与してきた。そ
のようなネットワークは、実装しやすいにもかかわら
ず、リソースを最適な形で分散できないため、エンド・
ユーザにとって価値が最大になるようには設計されてい
ない。より具体的には、単に独立型マシンの集まりから
なるネットワークは、ネットワークを介して提供するこ
とができ1つまたは複数のネットワーク・サーバに集中
することができるリソースを不必要に複製する。各ネッ
トワーク・コンピュータから単にリソースを取り除くこ
とによりこの問題に対処する試みは、望ましい柔軟性と
特徴を欠くネットワーク・マシンをもたらした。そのよ
うな試みの例には、独立型マシンの電源の修正または簡
略化、およびディスク・ベース装置などのローカル不揮
発性記憶装置の除去が含まれる。コストを削減しネット
ワーク・コンピュータから無駄な繰返しを除去しようと
するそのような試みによって生じる欠点は、残念なが
ら、得られる利点よりも大きい。たとえば、従来の電源
の簡略化によって、一般にコンピュータにおいて従来の
低電力モードを実装できなくなり、またマシンからディ
スク・ベース媒体を除去することにより、そのようなマ
シン上で動作できるソフトウェア適用業務が厳しく制限
される。
しい解決策を提供するコンピューティング適用業務の数
の増大により、ネットワークにおける各コンピュータ上
のリソースの実装を注意深く制御することによってネッ
トワークの価値を最大にすることに関心が集まってき
た。過去において、ローカル・エリア・ネットワークは
しばしば、場合によっては大容量の中央サーバ・マシン
と組み合わせて2台以上のパーソナル・コンピュータを
相互接続することによって設計されてきた。ローカル・
エリア・ネットワークの実装に伴う多くの設計オーバヘ
ッドをなくすディスク・ベースのオペレーティング・シ
ステム・ソフトウェアが幅広く使用可能になり受け入れ
られてきたことが、2台以上の本質的に独立型のマシン
からなるネットワークの普及に大きく寄与してきた。そ
のようなネットワークは、実装しやすいにもかかわら
ず、リソースを最適な形で分散できないため、エンド・
ユーザにとって価値が最大になるようには設計されてい
ない。より具体的には、単に独立型マシンの集まりから
なるネットワークは、ネットワークを介して提供するこ
とができ1つまたは複数のネットワーク・サーバに集中
することができるリソースを不必要に複製する。各ネッ
トワーク・コンピュータから単にリソースを取り除くこ
とによりこの問題に対処する試みは、望ましい柔軟性と
特徴を欠くネットワーク・マシンをもたらした。そのよ
うな試みの例には、独立型マシンの電源の修正または簡
略化、およびディスク・ベース装置などのローカル不揮
発性記憶装置の除去が含まれる。コストを削減しネット
ワーク・コンピュータから無駄な繰返しを除去しようと
するそのような試みによって生じる欠点は、残念なが
ら、得られる利点よりも大きい。たとえば、従来の電源
の簡略化によって、一般にコンピュータにおいて従来の
低電力モードを実装できなくなり、またマシンからディ
スク・ベース媒体を除去することにより、そのようなマ
シン上で動作できるソフトウェア適用業務が厳しく制限
される。
【0003】
【発明が解決しようとする課題】したがって、特にネッ
トワーク環境で使用されるように設計されたコンピュー
タに様々な改良および機能を導入して、コストを削減
し、信頼性、柔軟性およびパフォーマンスを大幅に低下
させずにネットワーク・リソースの不必要な冗長性を除
去するマシンを実現することが望ましい。
トワーク環境で使用されるように設計されたコンピュー
タに様々な改良および機能を導入して、コストを削減
し、信頼性、柔軟性およびパフォーマンスを大幅に低下
させずにネットワーク・リソースの不必要な冗長性を除
去するマシンを実現することが望ましい。
【0004】
【課題を解決するための手段】上記の問題の大部分は、
ネットワーク・マシンのローカル回復を容易にし、ロー
カル不揮発性記憶装置の低コストの実装を容易にし、ネ
ットワーク・コンピュータのEMI効果に対する感受性
を低減することにより信頼性の改善を促進し、後で詳細
に説明するような追加の利点を実現する、本発明による
ネットワーク・コンピュータによって対処される。本発
明は、ネットワーク・コンピュータ・リソースを最少限
に抑えることによって達成される節約と、リソースを単
に除去しただけのマシンに生じる大きな欠点の相殺とを
兼ね備える。
ネットワーク・マシンのローカル回復を容易にし、ロー
カル不揮発性記憶装置の低コストの実装を容易にし、ネ
ットワーク・コンピュータのEMI効果に対する感受性
を低減することにより信頼性の改善を促進し、後で詳細
に説明するような追加の利点を実現する、本発明による
ネットワーク・コンピュータによって対処される。本発
明は、ネットワーク・コンピュータ・リソースを最少限
に抑えることによって達成される節約と、リソースを単
に除去しただけのマシンに生じる大きな欠点の相殺とを
兼ね備える。
【0005】広義には、本発明の第1の応用例は、ネッ
トワーク・コンピュータなどのコンピュータのローカル
回復を容易にするためにブート事象に応答してブート・
コード妥当性検査を実行するコンピュータ命令を備える
ように構成されたブート・コード記憶装置を企図する。
ブート・コード記憶装置を配置したコンピュータの電源
投入などのブート事象に応答して、妥当性検査が不合格
の場合、ブート・コードのイメージが、第1の記憶媒体
からブート・コード記憶装置に複写される。妥当性検査
が合格の場合は、始動シーケンスを含むブート・コード
の残りの部分が実行される。一実施形態においては、ブ
ート・コード妥当性検査は、ブート・コード記憶装置が
接続されたマザーボードにおけるブート・コード・ジャ
ンパの有無を判定する。好ましい実施形態において、ブ
ート・コード記憶装置は、好ましくは複数のセクタを含
むフラッシュ・メモリ装置を含む。好ましい実施形態に
おいて、ブート・コード妥当性検査は、フラッシュ・メ
モリ装置の第1のセクタに存在するブート・コードのブ
ート・ブロックの一部である。ブート・ブロックおよび
ブート・コードは、一実装において、ブート・コード記
憶装置の隣り合ったメモリ内に存在する。一実施形態に
おいて、ブート・コードが複写される第1の記憶媒体
は、ブート・コード・イメージを備えるように構成され
たコンパクト・フラッシュ・カードである。
トワーク・コンピュータなどのコンピュータのローカル
回復を容易にするためにブート事象に応答してブート・
コード妥当性検査を実行するコンピュータ命令を備える
ように構成されたブート・コード記憶装置を企図する。
ブート・コード記憶装置を配置したコンピュータの電源
投入などのブート事象に応答して、妥当性検査が不合格
の場合、ブート・コードのイメージが、第1の記憶媒体
からブート・コード記憶装置に複写される。妥当性検査
が合格の場合は、始動シーケンスを含むブート・コード
の残りの部分が実行される。一実施形態においては、ブ
ート・コード妥当性検査は、ブート・コード記憶装置が
接続されたマザーボードにおけるブート・コード・ジャ
ンパの有無を判定する。好ましい実施形態において、ブ
ート・コード記憶装置は、好ましくは複数のセクタを含
むフラッシュ・メモリ装置を含む。好ましい実施形態に
おいて、ブート・コード妥当性検査は、フラッシュ・メ
モリ装置の第1のセクタに存在するブート・コードのブ
ート・ブロックの一部である。ブート・ブロックおよび
ブート・コードは、一実装において、ブート・コード記
憶装置の隣り合ったメモリ内に存在する。一実施形態に
おいて、ブート・コードが複写される第1の記憶媒体
は、ブート・コード・イメージを備えるように構成され
たコンパクト・フラッシュ・カードである。
【0006】第1の応用例はさらに、ブート・コード妥
当性検査が実行されるコンピュータ・ブート事象に応答
する方法を企図する。この場合、妥当性検査が不合格の
場合、ブート・コードのイメージが、第1の記憶媒体か
らコンピュータのブート・コード記憶装置に複写され
る。妥当性検査が合格の場合は、好ましくは始動シーケ
ンスを含むブート・コードの残りの部分が実行される。
ブート事象は、コンピュータの電源投入またはLANウ
ェークアップ事象を含むことができる。妥当性検査は、
コンピュータのマザーボード上にブート・コード・ジャ
ンパが存在するかどうかを判定する段階を含むことが好
ましい。好ましい実施形態において、ブート・コード妥
当性検査は、フラッシュ・メモリ装置などのブート・コ
ード記憶装置の第1のセクタに存在するブート・コード
の一部分を形成するブート・ブロックの一部として実行
される。
当性検査が実行されるコンピュータ・ブート事象に応答
する方法を企図する。この場合、妥当性検査が不合格の
場合、ブート・コードのイメージが、第1の記憶媒体か
らコンピュータのブート・コード記憶装置に複写され
る。妥当性検査が合格の場合は、好ましくは始動シーケ
ンスを含むブート・コードの残りの部分が実行される。
ブート事象は、コンピュータの電源投入またはLANウ
ェークアップ事象を含むことができる。妥当性検査は、
コンピュータのマザーボード上にブート・コード・ジャ
ンパが存在するかどうかを判定する段階を含むことが好
ましい。好ましい実施形態において、ブート・コード妥
当性検査は、フラッシュ・メモリ装置などのブート・コ
ード記憶装置の第1のセクタに存在するブート・コード
の一部分を形成するブート・ブロックの一部として実行
される。
【0007】本発明の第1の応用例はさらに、たとえば
コンピュータのマザーボードのブート・コード・ジャン
パ・ブロックにジャンパを差し込むことにより、コンピ
ュータをブート・コード妥当性検査に不合格になるよう
にオペレータまたはユーザが構成するネットワーク・コ
ンピュータを復元する方法を企図する。次に、ブート事
象が、たとえばコンピュータに電源投入することによっ
て実行され、妥当性検査が開始される。妥当性検査の不
合格に応答して、ブート・コードのイメージが、第1の
記憶媒体からコンピュータのブート・コード記憶装置に
複写される。第1の記憶媒体がコンパクト・フラッシュ
・カードである実施形態においては、この方法は、ハー
ド・ドライブやその他のディスク・ベースの記憶媒体を
持たないコンピュータのローカル回復を可能にする。
コンピュータのマザーボードのブート・コード・ジャン
パ・ブロックにジャンパを差し込むことにより、コンピ
ュータをブート・コード妥当性検査に不合格になるよう
にオペレータまたはユーザが構成するネットワーク・コ
ンピュータを復元する方法を企図する。次に、ブート事
象が、たとえばコンピュータに電源投入することによっ
て実行され、妥当性検査が開始される。妥当性検査の不
合格に応答して、ブート・コードのイメージが、第1の
記憶媒体からコンピュータのブート・コード記憶装置に
複写される。第1の記憶媒体がコンパクト・フラッシュ
・カードである実施形態においては、この方法は、ハー
ド・ドライブやその他のディスク・ベースの記憶媒体を
持たないコンピュータのローカル回復を可能にする。
【0008】本発明の第2の応用例は、バイパス検査を
実行する前にブート・コード生成バイパス検査が不合格
になるようにコンピュータが構成されるブート・コード
・イメージを生成する方法を企図する。バイパス検査を
次に実行したとき、ブート・コード記憶装置に記憶され
たブート・コードのイメージが、バイパス検査の不合格
に応答して第1の記憶媒体に複写される。コンピュータ
は、コンピュータのマザーボードに少なくとも1つのジ
ャンパを差し込むことによってバイパス検査に不合格に
なるように構成することが好ましい。この実施形態にお
いて、少なくとも1つのバイパス・ジャンパの有無がバ
イパス検査の結果を決定する。一実施形態において、ブ
ート・コード生成バイパス検査は、システム電源投入や
リセットなどのブート事象に応答して実行される。好ま
しい実施形態において、バイパス検査は、ブート・コー
ドのブート・ブロック部分の一部分を含む。一実施形態
において、ブート・コードは、バイパス検査の不合格に
応答してコンパクト・フラッシュ・カードに記憶され
る。複数のセクタを含むフラッシュ・メモリ装置が、ブ
ート・コード記憶装置として使用される。一実施形態に
おいて、ブート・ブロックおよびブート・コード生成バ
イパス検査は、フラッシュ・メモリ装置の最初のセクタ
に存在し、始動シーケンスを含むブート・コードの残り
の部分は、次のセクタに存在する。
実行する前にブート・コード生成バイパス検査が不合格
になるようにコンピュータが構成されるブート・コード
・イメージを生成する方法を企図する。バイパス検査を
次に実行したとき、ブート・コード記憶装置に記憶され
たブート・コードのイメージが、バイパス検査の不合格
に応答して第1の記憶媒体に複写される。コンピュータ
は、コンピュータのマザーボードに少なくとも1つのジ
ャンパを差し込むことによってバイパス検査に不合格に
なるように構成することが好ましい。この実施形態にお
いて、少なくとも1つのバイパス・ジャンパの有無がバ
イパス検査の結果を決定する。一実施形態において、ブ
ート・コード生成バイパス検査は、システム電源投入や
リセットなどのブート事象に応答して実行される。好ま
しい実施形態において、バイパス検査は、ブート・コー
ドのブート・ブロック部分の一部分を含む。一実施形態
において、ブート・コードは、バイパス検査の不合格に
応答してコンパクト・フラッシュ・カードに記憶され
る。複数のセクタを含むフラッシュ・メモリ装置が、ブ
ート・コード記憶装置として使用される。一実施形態に
おいて、ブート・ブロックおよびブート・コード生成バ
イパス検査は、フラッシュ・メモリ装置の最初のセクタ
に存在し、始動シーケンスを含むブート・コードの残り
の部分は、次のセクタに存在する。
【0009】本発明の第2の応用例はさらに、ブート事
象に応答してブート・コード生成バイパス検査を実行す
る命令を備えるように構成されたブート・コード記憶装
置を企図する。バイパス検査が不合格の場合、ブート・
コードは、前述のコンパクト・フラッシュ・カードなど
の第1の記憶媒体にブート・コード記憶装置からブート
・コード・イメージを複写するルーチンを実行する。バ
イパス検査が合格の場合、ブート・コードは、ブート・
ブロックと複写ルーチンをジャンプし、始動シーケンス
を実行してコンピュータを所定の初期状態にする。ブー
ト・コード記憶装置がフラッシュ・メモリ装置である実
施形態において、フラッシュ・メモリ装置は、複数のセ
クタを含むことが好ましく、ブート・ブロックは最初の
セクタに存在する。
象に応答してブート・コード生成バイパス検査を実行す
る命令を備えるように構成されたブート・コード記憶装
置を企図する。バイパス検査が不合格の場合、ブート・
コードは、前述のコンパクト・フラッシュ・カードなど
の第1の記憶媒体にブート・コード記憶装置からブート
・コード・イメージを複写するルーチンを実行する。バ
イパス検査が合格の場合、ブート・コードは、ブート・
ブロックと複写ルーチンをジャンプし、始動シーケンス
を実行してコンピュータを所定の初期状態にする。ブー
ト・コード記憶装置がフラッシュ・メモリ装置である実
施形態において、フラッシュ・メモリ装置は、複数のセ
クタを含むことが好ましく、ブート・ブロックは最初の
セクタに存在する。
【0010】本発明の第2の応用例はさらに、コンピュ
ータ・ネットワークを復元する方法を企図する。第1の
ネットワーク・コンピュータは、ブート・コード生成バ
イパス検査に不合格になるように構成される。次に、バ
イパス検査が実行され、バイパス検査の不合格に応答し
て、ブート・コード・イメージが、第1のネットワーク
・コンピュータのブート・コード記憶装置から第1の記
憶媒体に複写される。次に、第2のネットワーク・コン
ピュータが、ブート・コード妥当性検査と第2のコンピ
ュータ上で実行される妥当性検査に不合格になるように
構成される。次に、妥当性検査の不合格に応答して、ブ
ート・コードのイメージが、第1の記憶媒体から第2の
ネットワーク・コンピュータのブート・コード記憶装置
に複写される。第1のネットワーク・コンピュータの構
成は、第1のネットワーク・コンピュータのマザーボー
ドに少なくとも1つのブート・コード生成ジャンパを差
し込むことを含み、第2のネットワーク・コンピュータ
の構成は、第2のネットワーク・コンピュータのマザー
ボードに少なくとも1つのブート・コード検証ジャンパ
を差し込むことを含む。
ータ・ネットワークを復元する方法を企図する。第1の
ネットワーク・コンピュータは、ブート・コード生成バ
イパス検査に不合格になるように構成される。次に、バ
イパス検査が実行され、バイパス検査の不合格に応答し
て、ブート・コード・イメージが、第1のネットワーク
・コンピュータのブート・コード記憶装置から第1の記
憶媒体に複写される。次に、第2のネットワーク・コン
ピュータが、ブート・コード妥当性検査と第2のコンピ
ュータ上で実行される妥当性検査に不合格になるように
構成される。次に、妥当性検査の不合格に応答して、ブ
ート・コードのイメージが、第1の記憶媒体から第2の
ネットワーク・コンピュータのブート・コード記憶装置
に複写される。第1のネットワーク・コンピュータの構
成は、第1のネットワーク・コンピュータのマザーボー
ドに少なくとも1つのブート・コード生成ジャンパを差
し込むことを含み、第2のネットワーク・コンピュータ
の構成は、第2のネットワーク・コンピュータのマザー
ボードに少なくとも1つのブート・コード検証ジャンパ
を差し込むことを含む。
【0011】本発明の第3の応用例は、ネットワーク・
コンピュータを企図する。コンピュータは、単一電力面
を介して電源から給電されるマザーボードと、マザーボ
ードに取り付けられたクロック・ジェネレータ、プロセ
ッサおよびシステム・メモリと、好ましくはマザーボー
ドに統合されたネットワーク・インターフェースとを含
む。ネットワーク・コンピュータは、低電力事象に応答
して低電力状態になるように構成される。コンピュータ
はさらに、ウェークアップ事象に応答して低電力状態か
らフル電力状態に移行するように構成される。ウェーク
アップ事象は、ネットワークを介してネットワーク・コ
ンピュータに結合されたサーバ・コンピュータから発行
されたコマンドの形のLANウェークアップを含むこと
ができる。このようにして、ネットワーク・コンピュー
タの電力モードは、サーバ・コンピュータによってリモ
ートで管理可能である。一実施形態において、ネットワ
ーク・コンピュータは、ディスク・ベース記憶装置がな
いが、コンパクト・フラッシュ・カードを含むローカル
不揮発性記憶装置を含む。ネットワーク・コンピュータ
のクロック・ジェネレータは、ネットワーク・コンピュ
ータがフル電力モードのときプロセッサ向けにクロック
信号を生成するように構成され、さらに低電力モードで
はクロック信号を生成しないように構成することが好ま
しい。一実施形態において、ネットワーク・コンピュー
タはさらに、PCIバスなどの周辺バスを介してプロセ
ッサに結合された少なくとも1つの周辺機器を含む。こ
の実施形態において、コンピュータは、ネットワーク・
コンピュータが低電力モードに入るときに周辺バス上の
各周辺機器を電力管理モードに移行させるように構成す
ることが好ましい。本発明の好ましい実施形態は、フル
電力モード電力消費量が約65ワットよりも少なく、低
電力モードの最大電力消費量が約15ワットよりも少な
いコンピュータを含む。一実施形態において、低電力事
象は、ネットワーク・コンピュータのオン/オフ・ボタ
ンを単に押すことを含む。同様に、ウェークアップ事象
は、オン/オフを2回押すことを含むことができる。ウ
ェークアップ事象は、ネットワーク・インターフェース
を介してウェークアップ信号を受け取るLANウェーク
アップ事象でもよく、コンピュータへのモデム接続によ
ってウェークアップ信号を受け取る「呼出し時ウェーク
アップ(wake on ring)」事象でもよい。
コンピュータを企図する。コンピュータは、単一電力面
を介して電源から給電されるマザーボードと、マザーボ
ードに取り付けられたクロック・ジェネレータ、プロセ
ッサおよびシステム・メモリと、好ましくはマザーボー
ドに統合されたネットワーク・インターフェースとを含
む。ネットワーク・コンピュータは、低電力事象に応答
して低電力状態になるように構成される。コンピュータ
はさらに、ウェークアップ事象に応答して低電力状態か
らフル電力状態に移行するように構成される。ウェーク
アップ事象は、ネットワークを介してネットワーク・コ
ンピュータに結合されたサーバ・コンピュータから発行
されたコマンドの形のLANウェークアップを含むこと
ができる。このようにして、ネットワーク・コンピュー
タの電力モードは、サーバ・コンピュータによってリモ
ートで管理可能である。一実施形態において、ネットワ
ーク・コンピュータは、ディスク・ベース記憶装置がな
いが、コンパクト・フラッシュ・カードを含むローカル
不揮発性記憶装置を含む。ネットワーク・コンピュータ
のクロック・ジェネレータは、ネットワーク・コンピュ
ータがフル電力モードのときプロセッサ向けにクロック
信号を生成するように構成され、さらに低電力モードで
はクロック信号を生成しないように構成することが好ま
しい。一実施形態において、ネットワーク・コンピュー
タはさらに、PCIバスなどの周辺バスを介してプロセ
ッサに結合された少なくとも1つの周辺機器を含む。こ
の実施形態において、コンピュータは、ネットワーク・
コンピュータが低電力モードに入るときに周辺バス上の
各周辺機器を電力管理モードに移行させるように構成す
ることが好ましい。本発明の好ましい実施形態は、フル
電力モード電力消費量が約65ワットよりも少なく、低
電力モードの最大電力消費量が約15ワットよりも少な
いコンピュータを含む。一実施形態において、低電力事
象は、ネットワーク・コンピュータのオン/オフ・ボタ
ンを単に押すことを含む。同様に、ウェークアップ事象
は、オン/オフを2回押すことを含むことができる。ウ
ェークアップ事象は、ネットワーク・インターフェース
を介してウェークアップ信号を受け取るLANウェーク
アップ事象でもよく、コンピュータへのモデム接続によ
ってウェークアップ信号を受け取る「呼出し時ウェーク
アップ(wake on ring)」事象でもよい。
【0012】本発明の第3の応用例はさらに、ネットワ
ーク・コンピュータとサーバ・コンピュータを含むコン
ピュータ・ネットワークを企図する。ネットワーク・コ
ンピュータは、単一電力面を介して電源から給電される
マザーボードと、マザーボードに取り付けられたクロッ
ク・ジェネレータ、プロセッサおよびシステム・メモリ
と、好ましくはマザーボードに統合されたネットワーク
・インターフェースとを含む。ネットワーク・コンピュ
ータは、低電力事象に応答して低電力状態になるように
構成され、さらにウェークアップ事象に応答して低電力
状態からフル電力状態に移行するように構成される。ウ
ェークアップ事象は、ネットワーク媒体を介してネット
ワーク・コンピュータに結合されたサーバ・コンピュー
タから発行されるLANウェークアップ信号でもよい。
サーバ・コンピュータは、ネットワークを介してネット
ワーク・コンピュータにインターフェースされ、好まし
くはネットワーク・コンピュータにウェークアップ信号
を出すように構成される。一実施形態において、ネット
ワーク・コンピュータは、ディスク・ベース記憶装置が
なく、コンパクト・フラッシュ・カードの形のローカル
不揮発性記憶装置を含むことを特徴とする。一実施形態
において、サーバ・コンピュータのローカル不揮発性記
憶装置は、ディスク・ベース記憶装置を含み、さらにコ
ンパクト・フラッシュ・カードを含むことができる。好
ましい実施形態において、ネットワーク媒体は、ケーブ
ルまたはより線を含む。あるいは、ネットワークは無線
である。低電力事象は、ネットワーク・コンピュータ・
クロック・ジェネレータを停止し、ネットワーク・コン
ピュータの周辺バスに接続された周辺機器を電力管理モ
ードにする、ルーチンを呼び出すことが好ましい。ウェ
ークアップ事象は、周辺バスとクロック・ジェネレータ
のリセットを実行することが好ましい。
ーク・コンピュータとサーバ・コンピュータを含むコン
ピュータ・ネットワークを企図する。ネットワーク・コ
ンピュータは、単一電力面を介して電源から給電される
マザーボードと、マザーボードに取り付けられたクロッ
ク・ジェネレータ、プロセッサおよびシステム・メモリ
と、好ましくはマザーボードに統合されたネットワーク
・インターフェースとを含む。ネットワーク・コンピュ
ータは、低電力事象に応答して低電力状態になるように
構成され、さらにウェークアップ事象に応答して低電力
状態からフル電力状態に移行するように構成される。ウ
ェークアップ事象は、ネットワーク媒体を介してネット
ワーク・コンピュータに結合されたサーバ・コンピュー
タから発行されるLANウェークアップ信号でもよい。
サーバ・コンピュータは、ネットワークを介してネット
ワーク・コンピュータにインターフェースされ、好まし
くはネットワーク・コンピュータにウェークアップ信号
を出すように構成される。一実施形態において、ネット
ワーク・コンピュータは、ディスク・ベース記憶装置が
なく、コンパクト・フラッシュ・カードの形のローカル
不揮発性記憶装置を含むことを特徴とする。一実施形態
において、サーバ・コンピュータのローカル不揮発性記
憶装置は、ディスク・ベース記憶装置を含み、さらにコ
ンパクト・フラッシュ・カードを含むことができる。好
ましい実施形態において、ネットワーク媒体は、ケーブ
ルまたはより線を含む。あるいは、ネットワークは無線
である。低電力事象は、ネットワーク・コンピュータ・
クロック・ジェネレータを停止し、ネットワーク・コン
ピュータの周辺バスに接続された周辺機器を電力管理モ
ードにする、ルーチンを呼び出すことが好ましい。ウェ
ークアップ事象は、周辺バスとクロック・ジェネレータ
のリセットを実行することが好ましい。
【0013】本発明の第3の応用例はさらに、単一電力
面を介して電源から給電されるマザーボードを含むネッ
トワーク・コンピュータが、低電力事象に応答して強制
的に低電力モードにされる、コンピュータ・ネットワー
クにおける電力消費を管理する方法を企図する。次に、
ネットワークのサーバ・コンピュータから出されたLA
Nウェークアップ信号や、ネットワーク・コンピュータ
のモデム装置からのモデム信号などのウェークアップ事
象が実行され、ネットワーク・コンピュータが低電力状
態からフル電力状態に移行する。低電力事象は、ネット
ワーク・コンピュータのオン/オフ・ボタンを単に押す
ことを含むことができる。ネットワーク・コンピュータ
の低電力状態は、ネットワーク・コンピュータのクロッ
ク・ジェネレータが停止された状態を含むことが好まし
い。
面を介して電源から給電されるマザーボードを含むネッ
トワーク・コンピュータが、低電力事象に応答して強制
的に低電力モードにされる、コンピュータ・ネットワー
クにおける電力消費を管理する方法を企図する。次に、
ネットワークのサーバ・コンピュータから出されたLA
Nウェークアップ信号や、ネットワーク・コンピュータ
のモデム装置からのモデム信号などのウェークアップ事
象が実行され、ネットワーク・コンピュータが低電力状
態からフル電力状態に移行する。低電力事象は、ネット
ワーク・コンピュータのオン/オフ・ボタンを単に押す
ことを含むことができる。ネットワーク・コンピュータ
の低電力状態は、ネットワーク・コンピュータのクロッ
ク・ジェネレータが停止された状態を含むことが好まし
い。
【0014】本発明の第4の応用例は、シャシと、シャ
シの内面に取り付けられた電源と、電源から給電されク
ロック・ジェネレータとブート・コード記憶装置とプロ
セッサとシステム・メモリとを含むマザーボードとを含
むネットワーク・コンピュータと、ネットワーク・コン
ピュータをネットワークを介してサーバ・コンピュータ
にインターフェースするのに適したネットワーク・イン
ターフェースとを企図する。ネットワーク・コンピュー
タは、ディスク・ドライブがないが、コンパクト・フラ
ッシュ・カードなどのローカル不揮発性記憶装置を含
む。ネットワーク・コンピュータは、コンピュータの周
辺バスに接続された1つまたは複数の周辺機器を含むこ
とが好ましい。好ましい実施形態において、ネットワー
ク・インターフェースは、マザーボードに統合された1
つまたは複数の装置およびその関連回路を含み、RJ4
5コネクタを含む。一実施形態において、電源は、単一
電力面を介してマザーボードに給電し、コンピュータ
は、フル電力モードで約65ワットよりも少なく低電力
モードで約15ワットよりも少ない電力を消費する。ブ
ート・コード記憶装置は、ブート・コード・プロセッサ
命令を備えるように構成されたフラッシュ・メモリ装置
を含むことが好ましい。一実施形態において、ネットワ
ーク・コンピュータは、ネットワーク・コンピュータに
ディスク・ドライブを取り付けることができるようにデ
ィスク・ドライブ・ユニットを収容するためのディスク
・ドライブ機構を含む。
シの内面に取り付けられた電源と、電源から給電されク
ロック・ジェネレータとブート・コード記憶装置とプロ
セッサとシステム・メモリとを含むマザーボードとを含
むネットワーク・コンピュータと、ネットワーク・コン
ピュータをネットワークを介してサーバ・コンピュータ
にインターフェースするのに適したネットワーク・イン
ターフェースとを企図する。ネットワーク・コンピュー
タは、ディスク・ドライブがないが、コンパクト・フラ
ッシュ・カードなどのローカル不揮発性記憶装置を含
む。ネットワーク・コンピュータは、コンピュータの周
辺バスに接続された1つまたは複数の周辺機器を含むこ
とが好ましい。好ましい実施形態において、ネットワー
ク・インターフェースは、マザーボードに統合された1
つまたは複数の装置およびその関連回路を含み、RJ4
5コネクタを含む。一実施形態において、電源は、単一
電力面を介してマザーボードに給電し、コンピュータ
は、フル電力モードで約65ワットよりも少なく低電力
モードで約15ワットよりも少ない電力を消費する。ブ
ート・コード記憶装置は、ブート・コード・プロセッサ
命令を備えるように構成されたフラッシュ・メモリ装置
を含むことが好ましい。一実施形態において、ネットワ
ーク・コンピュータは、ネットワーク・コンピュータに
ディスク・ドライブを取り付けることができるようにデ
ィスク・ドライブ・ユニットを収容するためのディスク
・ドライブ機構を含む。
【0015】本発明の第4の応用例はさらに、ディスク
・ベース記憶装置がないがコンパクト・フラッシュ・カ
ードなどのローカル不揮発性記憶装置を含むネットワー
ク・コンピュータにディスク・ベース記憶装置を接続す
ることを含む、ネットワーク・コンピュータを検査する
方法を企図する。次に、OS/2(R)、Windows
98(R)またはWindows NT(R)などのディスク
・ベースのオペレーティング・システムが、ディスク・
ベースの記憶装置によってネットワーク・コンピュータ
にロードされる。次に、ネットワーク・コンピュータ上
のディスク・ベースのオペレーティング・システムによ
ってサポートされる検査スーツがロードされ、ネットワ
ーク・コンピュータ上で実行されてその機能が検証され
る。次に、ディスク・ベースの記憶装置が除去される。
一実施形態において、この方法はさらに、ネットワーク
を含む複数のネットワーク・コンピュータのそれぞれに
ディスク・ベースの記憶装置を同様にインストールする
ことを含み、それにより、単一のそのようなディスク・
ベース記憶装置を使用して複数のネットワーク・コンピ
ュータをそれぞれ検証することができる。
・ベース記憶装置がないがコンパクト・フラッシュ・カ
ードなどのローカル不揮発性記憶装置を含むネットワー
ク・コンピュータにディスク・ベース記憶装置を接続す
ることを含む、ネットワーク・コンピュータを検査する
方法を企図する。次に、OS/2(R)、Windows
98(R)またはWindows NT(R)などのディスク
・ベースのオペレーティング・システムが、ディスク・
ベースの記憶装置によってネットワーク・コンピュータ
にロードされる。次に、ネットワーク・コンピュータ上
のディスク・ベースのオペレーティング・システムによ
ってサポートされる検査スーツがロードされ、ネットワ
ーク・コンピュータ上で実行されてその機能が検証され
る。次に、ディスク・ベースの記憶装置が除去される。
一実施形態において、この方法はさらに、ネットワーク
を含む複数のネットワーク・コンピュータのそれぞれに
ディスク・ベースの記憶装置を同様にインストールする
ことを含み、それにより、単一のそのようなディスク・
ベース記憶装置を使用して複数のネットワーク・コンピ
ュータをそれぞれ検証することができる。
【0016】本発明の第4の応用例はさらに、シャシ
と、シャシの内面に取り付けられた電源と、電源から給
電されるマザーボードと、好ましくはマザーボードに統
合されネットワーク・コンピュータをネットワーク媒体
を介してサーバ・コンピュータとインターフェースする
のに適したネットワーク・インターフェースとを含む少
なくとも1つのネットワーク・コンピュータを含むコン
ピュータ・ネットワークを企図する。ネットワーク・コ
ンピュータは、ディスク・ベース記憶装置がないが、コ
ンパクト・フラッシュ・カードなどのローカル不揮発性
記憶装置を含む。ネットワークはさらに、ネットワーク
媒体を介してネットワーク・コンピュータにインターフ
ェースされたサーバ・コンピュータを含む。サーバ・コ
ンピュータは、シャシと、サーバ・コンピュータ・シャ
シの内部に取り付けられた電源と、マザーボードと、デ
ィスク・ベース記憶装置を含むローカル不揮発性記憶装
置とを含む。一実施形態において、ネットワーク・コン
ピュータの電源は、単一電力面を介してマザーボードに
給電し、約65ワットよりも少ない電力を消費する。ネ
ットワーク・インターフェースは、マザーボードに統合
され、RJ45コネクタを含むネットワークに対するイ
ーサネット接続を提供することが好ましい。ネットワー
ク媒体は、ケーブル、より線、あるいはネットワークの
無線実施形態では大気を含むことができる。サーバ・コ
ンピュータは、コンパクト・フラッシュ・カードの形の
追加のローカル不揮発性記憶装置を含むことができる。
と、シャシの内面に取り付けられた電源と、電源から給
電されるマザーボードと、好ましくはマザーボードに統
合されネットワーク・コンピュータをネットワーク媒体
を介してサーバ・コンピュータとインターフェースする
のに適したネットワーク・インターフェースとを含む少
なくとも1つのネットワーク・コンピュータを含むコン
ピュータ・ネットワークを企図する。ネットワーク・コ
ンピュータは、ディスク・ベース記憶装置がないが、コ
ンパクト・フラッシュ・カードなどのローカル不揮発性
記憶装置を含む。ネットワークはさらに、ネットワーク
媒体を介してネットワーク・コンピュータにインターフ
ェースされたサーバ・コンピュータを含む。サーバ・コ
ンピュータは、シャシと、サーバ・コンピュータ・シャ
シの内部に取り付けられた電源と、マザーボードと、デ
ィスク・ベース記憶装置を含むローカル不揮発性記憶装
置とを含む。一実施形態において、ネットワーク・コン
ピュータの電源は、単一電力面を介してマザーボードに
給電し、約65ワットよりも少ない電力を消費する。ネ
ットワーク・インターフェースは、マザーボードに統合
され、RJ45コネクタを含むネットワークに対するイ
ーサネット接続を提供することが好ましい。ネットワー
ク媒体は、ケーブル、より線、あるいはネットワークの
無線実施形態では大気を含むことができる。サーバ・コ
ンピュータは、コンパクト・フラッシュ・カードの形の
追加のローカル不揮発性記憶装置を含むことができる。
【0017】本発明の第5の応用例は、高速ネットワー
クにおけるEMI効果を減少させるためにネットワーク
・インターフェースで使用されるコネクタを対象とす
る。このコネクタは、アルミニウムなどの導電性材料で
形成されたコネクタ・ハウジングを含むことが好まし
い。ハウジングは、ソケット口を定義するソケット面を
含む。コネクタのソケットは、ハウジングの内面に取り
付けられ、ソケット口を介してネットワーク・ケーブル
の末端を受けるのに適する。コネクタは、ネットワーク
・ケーブルに結合されたケーブル・ポートと、ネットワ
ーク・インターフェースに結合されたインターフェース
・ポートとを含むコネクタ回路を有する。ハウジング
は、光パイプを受けるように適合された少なくとも1つ
の導管を定義する。ネットワーク・インターフェース
は、イーサネット接続のためにマザーボードに統合する
ことが好ましい。一実施形態において、コネクタ回路
は、磁気構成要素を含む。好ましい実施形態において、
コネクタは、RJ45コネクタを含む。ネットワーク・
コンピュータなどの物理的に小型のコンピュータに有利
な実施形態において、ハウジングの最大寸法は、約1イ
ンチ未満である。一実施形態において、コネクタは、さ
らに、光パイプ導管内に受け取る光パイプを含む。この
実施形態において、光パイプの第1の端は、ソケット口
の近くのハウジングのソケット面で終端する。
クにおけるEMI効果を減少させるためにネットワーク
・インターフェースで使用されるコネクタを対象とす
る。このコネクタは、アルミニウムなどの導電性材料で
形成されたコネクタ・ハウジングを含むことが好まし
い。ハウジングは、ソケット口を定義するソケット面を
含む。コネクタのソケットは、ハウジングの内面に取り
付けられ、ソケット口を介してネットワーク・ケーブル
の末端を受けるのに適する。コネクタは、ネットワーク
・ケーブルに結合されたケーブル・ポートと、ネットワ
ーク・インターフェースに結合されたインターフェース
・ポートとを含むコネクタ回路を有する。ハウジング
は、光パイプを受けるように適合された少なくとも1つ
の導管を定義する。ネットワーク・インターフェース
は、イーサネット接続のためにマザーボードに統合する
ことが好ましい。一実施形態において、コネクタ回路
は、磁気構成要素を含む。好ましい実施形態において、
コネクタは、RJ45コネクタを含む。ネットワーク・
コンピュータなどの物理的に小型のコンピュータに有利
な実施形態において、ハウジングの最大寸法は、約1イ
ンチ未満である。一実施形態において、コネクタは、さ
らに、光パイプ導管内に受け取る光パイプを含む。この
実施形態において、光パイプの第1の端は、ソケット口
の近くのハウジングのソケット面で終端する。
【0018】本発明の第5の応用例は、統合されたネッ
トワーク・インターフェースを備えたマザーボードを対
象とする。マザーボードは、プリント回路基板と、プリ
ント回路基板に取り付けられたコネクタと、プリント回
路基板に取り付けられたLEDと、光パイプとを含む。
LEDは、ネットワーク・インターフェースの状況を示
す。コネクタはハウジングと、ハウジングのソケット面
のソケット口を介してネットワーク・ケーブルの末端を
受けるように構成されたハウジング内のソケットを含
む。ハウジングは、光パイプを受け取るように適合され
た少なくとも1つの導管を定義する。光パイプは、光パ
イプの第1の端部がハウジングのソケット面の光パイプ
口で終端し、光パイプの第2の端部がLEDの近くで終
端するように光パイプ導管内で受けられる。この構成に
おいて、光パイプの第2の端部近くのLEDによって生
成された光は、LEDの第1の端部で観察できる。イン
ターフェースは、イーサネットとコネクタを備えること
が好ましい。RJ45コネクタなどのコネクタは、磁気
構成要素を有するコネクタ回路を含み、LEDと磁気構
成要素を離すことによりコネクタのEMI感受性が改善
される。
トワーク・インターフェースを備えたマザーボードを対
象とする。マザーボードは、プリント回路基板と、プリ
ント回路基板に取り付けられたコネクタと、プリント回
路基板に取り付けられたLEDと、光パイプとを含む。
LEDは、ネットワーク・インターフェースの状況を示
す。コネクタはハウジングと、ハウジングのソケット面
のソケット口を介してネットワーク・ケーブルの末端を
受けるように構成されたハウジング内のソケットを含
む。ハウジングは、光パイプを受け取るように適合され
た少なくとも1つの導管を定義する。光パイプは、光パ
イプの第1の端部がハウジングのソケット面の光パイプ
口で終端し、光パイプの第2の端部がLEDの近くで終
端するように光パイプ導管内で受けられる。この構成に
おいて、光パイプの第2の端部近くのLEDによって生
成された光は、LEDの第1の端部で観察できる。イン
ターフェースは、イーサネットとコネクタを備えること
が好ましい。RJ45コネクタなどのコネクタは、磁気
構成要素を有するコネクタ回路を含み、LEDと磁気構
成要素を離すことによりコネクタのEMI感受性が改善
される。
【0019】本発明の第5の応用例は、さらに、シャシ
と、統合されたネットワーク・インターフェースを含む
マザーボードとを含むネットワーク・コンピュータを企
図する。マザーボードは、シャシの内部に取り付けら
れ、シャシ内の電源から給電される。マザーボードは、
プロセッサを含み、好ましくは少なくとも1つの拡張ス
ロットを含む。インターフェースは、イーサネット接続
を備え、コネクタ、LEDおよび光パイプを含むことが
好ましい。RJ45コネクタなどのコネクタが、マザー
ボードに取り付けられ、光パイプを受け取るように適合
された少なくとも1つの導管を定義するハウジングを含
む。LEDは、マザーボードに取り付けられ、ネットワ
ーク・インターフェースの状況を示すように構成され
る。光パイプは、光パイプの第1の端部がハウジングの
ソケット面の光パイプ口で終端し、光パイプの第2の端
部がLEDによって生成された光がLEDの第1の端で
観察できるようにLEDの近くで終端する状態で光パイ
プ導管内に収容される。
と、統合されたネットワーク・インターフェースを含む
マザーボードとを含むネットワーク・コンピュータを企
図する。マザーボードは、シャシの内部に取り付けら
れ、シャシ内の電源から給電される。マザーボードは、
プロセッサを含み、好ましくは少なくとも1つの拡張ス
ロットを含む。インターフェースは、イーサネット接続
を備え、コネクタ、LEDおよび光パイプを含むことが
好ましい。RJ45コネクタなどのコネクタが、マザー
ボードに取り付けられ、光パイプを受け取るように適合
された少なくとも1つの導管を定義するハウジングを含
む。LEDは、マザーボードに取り付けられ、ネットワ
ーク・インターフェースの状況を示すように構成され
る。光パイプは、光パイプの第1の端部がハウジングの
ソケット面の光パイプ口で終端し、光パイプの第2の端
部がLEDによって生成された光がLEDの第1の端で
観察できるようにLEDの近くで終端する状態で光パイ
プ導管内に収容される。
【0020】
【発明の実施の形態】図面に移ると、図1ないし図6
は、コンピュータのブート・コードを復元し、コンピュ
ータのブート・コードを破損、削除、あるいは無効にす
る危険を最小限に抑えることを特徴とする本発明の第1
の応用例を示す。本発明のこの第1の応用例は、一般に
ネットワーク・コンピュータに関連するコンピューティ
ング環境を含む様々なコンピューティング環境において
有利である。この開示の全体にわたって、ネットワーク
・コンピュータは、コンピュータ・ネットワーク上のノ
ードとして実装されるように設計され、コンピュータ・
ネットワークを介して適切に提供することができるネッ
トワーク・コンピュータ設備を最小化または縮小するこ
とによって達成される小さな初期投資と運転経費を特徴
とするコンピュータを指す。集中されたリソースを利用
することにより、ネットワーク全体のコストが削減さ
れ、それにより様々な応用例におけるネットワーク問題
解決が可能になる。
は、コンピュータのブート・コードを復元し、コンピュ
ータのブート・コードを破損、削除、あるいは無効にす
る危険を最小限に抑えることを特徴とする本発明の第1
の応用例を示す。本発明のこの第1の応用例は、一般に
ネットワーク・コンピュータに関連するコンピューティ
ング環境を含む様々なコンピューティング環境において
有利である。この開示の全体にわたって、ネットワーク
・コンピュータは、コンピュータ・ネットワーク上のノ
ードとして実装されるように設計され、コンピュータ・
ネットワークを介して適切に提供することができるネッ
トワーク・コンピュータ設備を最小化または縮小するこ
とによって達成される小さな初期投資と運転経費を特徴
とするコンピュータを指す。集中されたリソースを利用
することにより、ネットワーク全体のコストが削減さ
れ、それにより様々な応用例におけるネットワーク問題
解決が可能になる。
【0021】次に図1を参照すると、本発明の第1の応
用例によるマザーボード102と、マザーボード102
を組み込んだコンピュータ100(図6に示す)とを示
す。マザーボード102は、プロセッサ104、コア・
チップ・セット106、クロック・ジェネレータ108
およびブート・コード記憶装置110を含み、これらは
すべて、マイクロプロセッサ・ベースのコンピュータ・
システムの当業者にはよく知られているように、プリン
ト回路基板113に取り付けられ相互接続される。プロ
セッサ104は、様々なRISCまたはCISCマイク
ロプロセッサのどちらで実装してもよく、本発明は、設
計者の実装の選択を制限するものではない。さらに、マ
ザーボード106のこの実施形態は、単一のプロセッサ
104を示しているが、本発明は、ホスト・バス(プロ
セッサ・バスやローカル・バスとも呼ばれる)によって
結合された2台以上のプロセッサ104を含むマルチプ
ロセッサ・マシンも企図する。マザーボード102は、
さらにコア・チップ106を含む。コア・チップ・セッ
ト106は、プロセッサ104がコンピュータ100の
様々な周辺構成要素との間で情報を通信できるようにす
るために必要な様々なサポート機能を適切に提供する。
図1に示したコア・チップ・セット106の実施形態
は、2つの装置を示すが、本質的にすべてのコア・チッ
プ機能が単一の装置に統合されあるいはプロセッサ10
4自体に直接組み込まれた実装を含む代替実装が可能な
ことを理解されたい、コア・チップ・セット106は、
一般に、プロセッサ104をシステム・メモリ112に
結合するメモリ・コントローラ、ホスト・バスを1つま
たは複数の周辺バスおよび1つまたは複数の拡張スロッ
ト114を介してマザーボード102に接続された周辺
機器にインターフェースするバス・ブリッジ、ならびに
割込み処理およびバス・アービトレーション機構を含
む。プロセッサ104とコア・チップ・セット106
は、クロック・ジェネレータ108によって生成された
クロック信号によってクロックされる。図1は、様々な
市販のメモリ・モジュールのどれでも受け入れるように
適合された1つまたは複数のコネクタ111によるシス
テム・メモリ112を示す。(モジュール自体は、分か
りやすくするために図1では取り外されている。)シス
テム・メモリ112は、コンピュータ設計の当業者には
理解されるように、容量、速度、信頼性およびコストの
組合せにとって望ましいDRAMメモリ・モジュールに
よって実装することが最も好ましい。
用例によるマザーボード102と、マザーボード102
を組み込んだコンピュータ100(図6に示す)とを示
す。マザーボード102は、プロセッサ104、コア・
チップ・セット106、クロック・ジェネレータ108
およびブート・コード記憶装置110を含み、これらは
すべて、マイクロプロセッサ・ベースのコンピュータ・
システムの当業者にはよく知られているように、プリン
ト回路基板113に取り付けられ相互接続される。プロ
セッサ104は、様々なRISCまたはCISCマイク
ロプロセッサのどちらで実装してもよく、本発明は、設
計者の実装の選択を制限するものではない。さらに、マ
ザーボード106のこの実施形態は、単一のプロセッサ
104を示しているが、本発明は、ホスト・バス(プロ
セッサ・バスやローカル・バスとも呼ばれる)によって
結合された2台以上のプロセッサ104を含むマルチプ
ロセッサ・マシンも企図する。マザーボード102は、
さらにコア・チップ106を含む。コア・チップ・セッ
ト106は、プロセッサ104がコンピュータ100の
様々な周辺構成要素との間で情報を通信できるようにす
るために必要な様々なサポート機能を適切に提供する。
図1に示したコア・チップ・セット106の実施形態
は、2つの装置を示すが、本質的にすべてのコア・チッ
プ機能が単一の装置に統合されあるいはプロセッサ10
4自体に直接組み込まれた実装を含む代替実装が可能な
ことを理解されたい、コア・チップ・セット106は、
一般に、プロセッサ104をシステム・メモリ112に
結合するメモリ・コントローラ、ホスト・バスを1つま
たは複数の周辺バスおよび1つまたは複数の拡張スロッ
ト114を介してマザーボード102に接続された周辺
機器にインターフェースするバス・ブリッジ、ならびに
割込み処理およびバス・アービトレーション機構を含
む。プロセッサ104とコア・チップ・セット106
は、クロック・ジェネレータ108によって生成された
クロック信号によってクロックされる。図1は、様々な
市販のメモリ・モジュールのどれでも受け入れるように
適合された1つまたは複数のコネクタ111によるシス
テム・メモリ112を示す。(モジュール自体は、分か
りやすくするために図1では取り外されている。)シス
テム・メモリ112は、コンピュータ設計の当業者には
理解されるように、容量、速度、信頼性およびコストの
組合せにとって望ましいDRAMメモリ・モジュールに
よって実装することが最も好ましい。
【0022】コンピュータ100のマザーボード102
は、ブート・コード記憶装置110を含む。ブート・コ
ード記憶装置は、プロセッサ104が実行可能でかつシ
ステム・ブート後または電源投入後にコンピュータ10
0とシステム・メモリ112を所定の状態に移行するよ
うに設計された本質的に永続的な1組のコンピュータ命
令を提供する。ブート・コード記憶装置110は、EE
PROMやフラッシュ・メモリ装置などの不揮発性メモ
リとして実装することが好ましい。停電したり電力が長
時間中断されたりすると、システム・メモリ112内の
コンピュータ命令とデータは失われるが、ブート・コー
ド記憶装置110に記憶された命令は、特定シーケンス
の電気信号がブート・コード記憶装置110に加えら
れ、そこに含まれるコードをプログラムしたり消去した
りしないかぎり完全な状態のままである。コンピュータ
100の現在の好ましい実施形態において、ブート・コ
ード記憶装置110は、フラッシュ・メモリ装置であ
る。図2および図3に移ると、それぞれ従来技術および
本発明によるフラッシュ・メモリ装置の図を示す。図2
の従来技術と図3の本発明の両方において、フラッシュ
・メモリ装置は、一般に、フラッシュ・メモリ装置のア
レイが複数のセクタに分割された内部編成を特徴とす
る。したがって、従来技術のフラッシュ・メモリ装置0
10は、セクタ022a、022b、...022nを
含み、フラッシュ・メモリ装置110は、セクタ122
a、112b、...112nを含む。フラッシュ・メ
モリ装置の各セクタは、複数のフラッシュ・メモリ・セ
ルを含む。フラッシュ・メモリ装置は、本質的に同じ速
度またはサイクル時間でセルが読み取られ、「1」が書
き込まれ、または「0」が書き込まれるダイナミックR
AM装置と異なり、比較的長くかつしばしば非対称の書
込みサイクルを特徴とする(「1」を書き込むすなわち
セルを「プログラム」するのに必要な時間が、「0」を
書き込むすなわちセルを「消去」するのに必要な時間と
異なる)。したがって、フラッシュ・メモリ装置は、理
想的には、コンピュータ命令の書き込みまたは修正が比
較的頻繁でない応用例に適している。しかし、場合によ
っては、様々な改良を組み込むためにブート・コードを
改訂するときや、ブート・コード記憶装置110の内容
が消去またはその他の形で破壊されたときなど、ブート
・コード記憶装置110の内容を再プログラムすること
が望ましいまたは必要なことがある。
は、ブート・コード記憶装置110を含む。ブート・コ
ード記憶装置は、プロセッサ104が実行可能でかつシ
ステム・ブート後または電源投入後にコンピュータ10
0とシステム・メモリ112を所定の状態に移行するよ
うに設計された本質的に永続的な1組のコンピュータ命
令を提供する。ブート・コード記憶装置110は、EE
PROMやフラッシュ・メモリ装置などの不揮発性メモ
リとして実装することが好ましい。停電したり電力が長
時間中断されたりすると、システム・メモリ112内の
コンピュータ命令とデータは失われるが、ブート・コー
ド記憶装置110に記憶された命令は、特定シーケンス
の電気信号がブート・コード記憶装置110に加えら
れ、そこに含まれるコードをプログラムしたり消去した
りしないかぎり完全な状態のままである。コンピュータ
100の現在の好ましい実施形態において、ブート・コ
ード記憶装置110は、フラッシュ・メモリ装置であ
る。図2および図3に移ると、それぞれ従来技術および
本発明によるフラッシュ・メモリ装置の図を示す。図2
の従来技術と図3の本発明の両方において、フラッシュ
・メモリ装置は、一般に、フラッシュ・メモリ装置のア
レイが複数のセクタに分割された内部編成を特徴とす
る。したがって、従来技術のフラッシュ・メモリ装置0
10は、セクタ022a、022b、...022nを
含み、フラッシュ・メモリ装置110は、セクタ122
a、112b、...112nを含む。フラッシュ・メ
モリ装置の各セクタは、複数のフラッシュ・メモリ・セ
ルを含む。フラッシュ・メモリ装置は、本質的に同じ速
度またはサイクル時間でセルが読み取られ、「1」が書
き込まれ、または「0」が書き込まれるダイナミックR
AM装置と異なり、比較的長くかつしばしば非対称の書
込みサイクルを特徴とする(「1」を書き込むすなわち
セルを「プログラム」するのに必要な時間が、「0」を
書き込むすなわちセルを「消去」するのに必要な時間と
異なる)。したがって、フラッシュ・メモリ装置は、理
想的には、コンピュータ命令の書き込みまたは修正が比
較的頻繁でない応用例に適している。しかし、場合によ
っては、様々な改良を組み込むためにブート・コードを
改訂するときや、ブート・コード記憶装置110の内容
が消去またはその他の形で破壊されたときなど、ブート
・コード記憶装置110の内容を再プログラムすること
が望ましいまたは必要なことがある。
【0023】フラッシュ・メモリ装置は、一般に、再プ
ログラミングの前に完全に消去しなければならない。消
去プロセスを容易にするために、フラッシュ・メモリ
は、セクタ全体が1消去サイクルで消去されるように設
計されている。フラッシュ・メモリ装置のこの特徴は、
ブート・コードが改訂または更新されたときに発生する
可能性のある大きな問題の原因である。ブート・コード
の再プログラミング中に電源が切れた場合、コンピュー
タは、再起動時にそのブート・プログラムを完全に実行
することができなくなり、それによりコンピュータが本
質的に機能しなくなる。この問題は、本明細書において
ブート・ブロックと呼ぶ1つのコードを、ブート・コー
ド記憶装置にブート・コードの一部分として記憶するこ
とによって対処される。ブート・ブロックは、一般に、
コンピュータがブート・コード記憶装置にブート・コー
ドを再プログラムすることができるのにちょうど十分な
コードを含む。従来設計のマシンにおいてブート・ブロ
ック自体が消去または破壊されるのを防止するため、ブ
ート・ブロックは、一般に、ブート・ブロック記憶装置
の高次セクタに記憶される。図2を参照すると、従来技
術のブート・ブロック記憶装置010は、セクタ022
aと022jにそれぞれ記憶された第1と第2の入口点
を含む。通常の動作中、ブート・コードの実行は、第1
のセクタ022a内の第1の入口点024aから開始
し、そこから先に進む。ブート・コードが破壊されその
結果コンピュータがそのブート・コードを実行できない
場合、従来のコンピュータは、高次アドレス線を反転さ
せて第2の入口点024bでブート・コード記憶装置0
10に入るように誘導する機能を含み、そこでブート・
ブロックがブート・コードを復元または更新するために
実行される。
ログラミングの前に完全に消去しなければならない。消
去プロセスを容易にするために、フラッシュ・メモリ
は、セクタ全体が1消去サイクルで消去されるように設
計されている。フラッシュ・メモリ装置のこの特徴は、
ブート・コードが改訂または更新されたときに発生する
可能性のある大きな問題の原因である。ブート・コード
の再プログラミング中に電源が切れた場合、コンピュー
タは、再起動時にそのブート・プログラムを完全に実行
することができなくなり、それによりコンピュータが本
質的に機能しなくなる。この問題は、本明細書において
ブート・ブロックと呼ぶ1つのコードを、ブート・コー
ド記憶装置にブート・コードの一部分として記憶するこ
とによって対処される。ブート・ブロックは、一般に、
コンピュータがブート・コード記憶装置にブート・コー
ドを再プログラムすることができるのにちょうど十分な
コードを含む。従来設計のマシンにおいてブート・ブロ
ック自体が消去または破壊されるのを防止するため、ブ
ート・ブロックは、一般に、ブート・ブロック記憶装置
の高次セクタに記憶される。図2を参照すると、従来技
術のブート・ブロック記憶装置010は、セクタ022
aと022jにそれぞれ記憶された第1と第2の入口点
を含む。通常の動作中、ブート・コードの実行は、第1
のセクタ022a内の第1の入口点024aから開始
し、そこから先に進む。ブート・コードが破壊されその
結果コンピュータがそのブート・コードを実行できない
場合、従来のコンピュータは、高次アドレス線を反転さ
せて第2の入口点024bでブート・コード記憶装置0
10に入るように誘導する機能を含み、そこでブート・
ブロックがブート・コードを復元または更新するために
実行される。
【0024】本発明のコンピュータ100は、一般に、
ブート・コード・エラーがあったときにアドレス線を反
転させる機能がない。この機能を除去するとコンピュー
タ100全体のコストが下がるが、前の考察で説明した
二重入口点ブート・コードによる問題解決ができなくな
る。本発明は、ブート・コード・ルーチンの初期にブー
ト・コード妥当性検査を含み、ブート・コード妥当性検
査に不合格になるようにコンピュータ100をローカル
に構成できる機能を同時に提供することによって、この
ジレンマに対する解決策を提案する。妥当性検査に不合
格になった場合は、ブート・ブロックを実行してブート
・コード記憶装置を再プログラムする。一方、妥当性検
査に合格した場合は、ブート・ブロックをバイパスし、
コンピュータ100の始動シーケンスを含むブート・コ
ードの残りの部分を実行する。図1に示した実施形態に
おいて、妥当性検査に不合格になるようにコンピュータ
100をローカルに構成する機能は、ジャンパ・ブロッ
ク118とジャンパ119を使用することによって達成
される。より具体的には、ブート・コード記憶装置11
0のブート・ブロックに組み込まれたブート・コード妥
当性検査で、マザーボード102のジャンパ・ブロック
118のジャンパ119の有無を検査する。妥当性検査
により、ジャンパ・ブロック118にジャンパ119が
あることが検出されると、妥当性検査が不合格になり、
ブート・ブロックが実行されブート・コード記憶装置1
10が再プログラムされる。妥当性検査でジャンパ・ブ
ロック118にジャンパ119がないことが検出された
場合は、妥当性検査は合格であり、コードは、ブート・
ブロックの隣りのメモリに記憶することのできるコンピ
ュータ100の始動シーケンスを含むブート・コードの
残りの部分までブート・ブロックのジャンプを実行す
る。一実施形態において、妥当性検査とブート・ブロッ
クの残りの部分は、ブート・コード記憶装置110の第
1セクタ122aに記憶され、始動シーケンスとブート
・コードの残りの部分は、第2のセクタ122bとその
上位に記憶される。ブート・コード妥当性検査を実施す
るコードとブート・ブロックがほとんど改訂の必要がな
く、ブート・ブロックをブート・コード記憶装置110
の単一セクタ122内に記憶できると想定すると、ブー
ト・ブロックを含む第1のセクタ122aを故意に消去
することが本質的に不要になるため、コンピュータ10
0が、ブート・コード記憶装置110の再プログラミン
グ中の破滅的電源切断シーケンスを受ける可能性が最小
になる。ブート・コード記憶装置110の第1のセクタ
122aに対する変更を禁止するまたは不要にすること
によって、コンピュータ100は、ブート・ブロック自
体が変更または消去される状況を実質的に免がれる。し
たがって、ブート・コード再プログラミング中に電力が
切れる最悪ケースのシナリオの影響によって、ブート・
ブロックの損失が発生しない。この場合、たとえばジャ
ンパ・ブロック118にジャンパ119を差し込むこと
によってコンピュータ100がブート・コード妥当性検
査に不合格になるように構成し、コンピュータ100を
再起動することによって、コンピュータ100の回復ま
たは復元が実施される。
ブート・コード・エラーがあったときにアドレス線を反
転させる機能がない。この機能を除去するとコンピュー
タ100全体のコストが下がるが、前の考察で説明した
二重入口点ブート・コードによる問題解決ができなくな
る。本発明は、ブート・コード・ルーチンの初期にブー
ト・コード妥当性検査を含み、ブート・コード妥当性検
査に不合格になるようにコンピュータ100をローカル
に構成できる機能を同時に提供することによって、この
ジレンマに対する解決策を提案する。妥当性検査に不合
格になった場合は、ブート・ブロックを実行してブート
・コード記憶装置を再プログラムする。一方、妥当性検
査に合格した場合は、ブート・ブロックをバイパスし、
コンピュータ100の始動シーケンスを含むブート・コ
ードの残りの部分を実行する。図1に示した実施形態に
おいて、妥当性検査に不合格になるようにコンピュータ
100をローカルに構成する機能は、ジャンパ・ブロッ
ク118とジャンパ119を使用することによって達成
される。より具体的には、ブート・コード記憶装置11
0のブート・ブロックに組み込まれたブート・コード妥
当性検査で、マザーボード102のジャンパ・ブロック
118のジャンパ119の有無を検査する。妥当性検査
により、ジャンパ・ブロック118にジャンパ119が
あることが検出されると、妥当性検査が不合格になり、
ブート・ブロックが実行されブート・コード記憶装置1
10が再プログラムされる。妥当性検査でジャンパ・ブ
ロック118にジャンパ119がないことが検出された
場合は、妥当性検査は合格であり、コードは、ブート・
ブロックの隣りのメモリに記憶することのできるコンピ
ュータ100の始動シーケンスを含むブート・コードの
残りの部分までブート・ブロックのジャンプを実行す
る。一実施形態において、妥当性検査とブート・ブロッ
クの残りの部分は、ブート・コード記憶装置110の第
1セクタ122aに記憶され、始動シーケンスとブート
・コードの残りの部分は、第2のセクタ122bとその
上位に記憶される。ブート・コード妥当性検査を実施す
るコードとブート・ブロックがほとんど改訂の必要がな
く、ブート・ブロックをブート・コード記憶装置110
の単一セクタ122内に記憶できると想定すると、ブー
ト・ブロックを含む第1のセクタ122aを故意に消去
することが本質的に不要になるため、コンピュータ10
0が、ブート・コード記憶装置110の再プログラミン
グ中の破滅的電源切断シーケンスを受ける可能性が最小
になる。ブート・コード記憶装置110の第1のセクタ
122aに対する変更を禁止するまたは不要にすること
によって、コンピュータ100は、ブート・ブロック自
体が変更または消去される状況を実質的に免がれる。し
たがって、ブート・コード再プログラミング中に電力が
切れる最悪ケースのシナリオの影響によって、ブート・
ブロックの損失が発生しない。この場合、たとえばジャ
ンパ・ブロック118にジャンパ119を差し込むこと
によってコンピュータ100がブート・コード妥当性検
査に不合格になるように構成し、コンピュータ100を
再起動することによって、コンピュータ100の回復ま
たは復元が実施される。
【0025】ブート・ブロック自体は、ブート・コード
記憶装置110を再プログラムするのに十分なコードを
含む。記憶装置110の再プログラミングは、記憶媒体
からブート・コードのイメージを複写し、そのイメージ
を記憶装置110内にプログラムすることによって実施
することが好ましい(「リフラッシング(reflashing)」
とも呼ばれる)。ディスク・ベース装置の形の不揮発性
記憶装置がないコスト効果の高いネットワーク・コンピ
ュータとしてコンピュータ100が実装される一実施形
態において、ブート・コードのイメージを複写する適切
な記憶媒体は、コンピュータ・システム100のブート
・コードのイメージを備えるように構成されたコンパク
ト・フラッシュ・カード116を含むことができる。コ
ンパクト・フラッシュ・カードは、その名前が意味する
ように、適切なデータ、アドレスおよび制御の情報を通
信するコネクタに挿入するのに適したパッケージ構成の
フラッシュ・メモリ装置を含む。本発明の一実施形態に
おいて、マザーボード102は、コンパクト・フラッシ
ュ・カード116を受け、それと通信するのに適したコ
ネクタ117を含む。コンピュータ100の他の実施形
態において、ブート・コード記憶装置110にブート・
コード・イメージを複写する記憶媒体は、コンピュータ
100上またはコンピュータ・ネットワークを介してコ
ンピュータ100にインターフェースされた別のコンピ
ュータ上にある従来のディスク・ベース媒体を含むこと
ができる。ブート・コード・イメージが保存される記憶
媒体と関係なく、ブート・コードのブート・ブロック
は、ブート・コード記憶装置110のリフラッシュを実
行するのに十分な命令を含み、ブート・コード・イメー
ジは記憶媒体(コンパクト・フラッシュ・カード116
など)に記憶される。
記憶装置110を再プログラムするのに十分なコードを
含む。記憶装置110の再プログラミングは、記憶媒体
からブート・コードのイメージを複写し、そのイメージ
を記憶装置110内にプログラムすることによって実施
することが好ましい(「リフラッシング(reflashing)」
とも呼ばれる)。ディスク・ベース装置の形の不揮発性
記憶装置がないコスト効果の高いネットワーク・コンピ
ュータとしてコンピュータ100が実装される一実施形
態において、ブート・コードのイメージを複写する適切
な記憶媒体は、コンピュータ・システム100のブート
・コードのイメージを備えるように構成されたコンパク
ト・フラッシュ・カード116を含むことができる。コ
ンパクト・フラッシュ・カードは、その名前が意味する
ように、適切なデータ、アドレスおよび制御の情報を通
信するコネクタに挿入するのに適したパッケージ構成の
フラッシュ・メモリ装置を含む。本発明の一実施形態に
おいて、マザーボード102は、コンパクト・フラッシ
ュ・カード116を受け、それと通信するのに適したコ
ネクタ117を含む。コンピュータ100の他の実施形
態において、ブート・コード記憶装置110にブート・
コード・イメージを複写する記憶媒体は、コンピュータ
100上またはコンピュータ・ネットワークを介してコ
ンピュータ100にインターフェースされた別のコンピ
ュータ上にある従来のディスク・ベース媒体を含むこと
ができる。ブート・コード・イメージが保存される記憶
媒体と関係なく、ブート・コードのブート・ブロック
は、ブート・コード記憶装置110のリフラッシュを実
行するのに十分な命令を含み、ブート・コード・イメー
ジは記憶媒体(コンパクト・フラッシュ・カード116
など)に記憶される。
【0026】したがって、本発明の第1の応用例は、図
4の流れ図に示した、電源投入シーケンスなどのコンピ
ュータ・ブート事象に応答する方法130を企図する。
ステップ132で、ブート・コード妥当性検査が実行さ
れる。ブート・コード妥当性検査が不合格の場合、ステ
ップ134で、ブート・ブロックは、ブート・コードの
イメージをブート・コード記憶装置110に複写する。
ブート・コード妥当性検査が合格の場合、ステップ13
6で、コンピュータ100の始動シーケンスを含むブー
ト・コードの残りの部分が実行される。ブート・コード
妥当性検査は、マザーボード102のジャンパ・ブロッ
ク118にジャンパ119があるかどうかを検査するこ
とを含む。コンピュータ100に図4の方法130を実
行する機能を与えることによって、本発明は、さらに、
図5の流れ図に示したコンピュータを復元する方法14
0を提供する。まず、ステップ142で、コンピュータ
が、前に考察したようなジャンパまたはその他の適切な
手段の使用によってブート・コード妥当性検査に不合格
になるように構成される。次に、ステップ144で、電
源投入や再起動などのブート事象が実行され、ブート・
コード妥当性検査を含むブート・ブロックの実行が開始
される。ブート・コード妥当性検査が不合格になった
後、ステップ146で、ブート・コードのイメージが、
コンパクト・フラッシュ・カードなどの適切な記憶手段
からブート・コード記憶装置に複写される。
4の流れ図に示した、電源投入シーケンスなどのコンピ
ュータ・ブート事象に応答する方法130を企図する。
ステップ132で、ブート・コード妥当性検査が実行さ
れる。ブート・コード妥当性検査が不合格の場合、ステ
ップ134で、ブート・ブロックは、ブート・コードの
イメージをブート・コード記憶装置110に複写する。
ブート・コード妥当性検査が合格の場合、ステップ13
6で、コンピュータ100の始動シーケンスを含むブー
ト・コードの残りの部分が実行される。ブート・コード
妥当性検査は、マザーボード102のジャンパ・ブロッ
ク118にジャンパ119があるかどうかを検査するこ
とを含む。コンピュータ100に図4の方法130を実
行する機能を与えることによって、本発明は、さらに、
図5の流れ図に示したコンピュータを復元する方法14
0を提供する。まず、ステップ142で、コンピュータ
が、前に考察したようなジャンパまたはその他の適切な
手段の使用によってブート・コード妥当性検査に不合格
になるように構成される。次に、ステップ144で、電
源投入や再起動などのブート事象が実行され、ブート・
コード妥当性検査を含むブート・ブロックの実行が開始
される。ブート・コード妥当性検査が不合格になった
後、ステップ146で、ブート・コードのイメージが、
コンパクト・フラッシュ・カードなどの適切な記憶手段
からブート・コード記憶装置に複写される。
【0027】図7から図10に移ると、本発明の第2の
応用例を示す。この第2の応用例は、前段で考察したよ
うなコンピュータを回復させる際に後で使用するため
に、適切な記憶媒体上にブート・コード・イメージをロ
ーカルに生成する機能を特徴とする。したがって、図7
は、本発明の第2の応用例によるマザーボード202と
マザーボード202を含むコンピュータ200(図10
に示した)とを示す。マザーボード202は、本質的に
すべて図1のマザーボード102に関して前に示したよ
うに、プロセッサ104、コア・チップ・セット10
6、クロック・ジェネレータ108、システム・メモリ
112、および1つまたは複数の拡張スロット114を
含む。マザーボード202はさらに、ブート事象に応答
してコンピュータ200およびシステム・メモリ112
をオフ状態から既知の初期状態に移行させるコンピュー
タ・コードを備えるように構成されたブート・コード記
憶装置210を含む。図1のブート・コード記憶装置1
10と同様に、図7のブート・コード記憶装置210
は、フラッシュ・メモリ装置やその他の適切な不揮発性
記憶装置として実装することが好ましく、好ましくは記
憶装置210の第1のセクタ(図示せず)に記憶された
ブート・ブロックを含むブート・コード命令により構成
され、始動シーケンスを含むブート・コードの残りの部
分が、記憶装置210の残りのセクタに記憶される。
応用例を示す。この第2の応用例は、前段で考察したよ
うなコンピュータを回復させる際に後で使用するため
に、適切な記憶媒体上にブート・コード・イメージをロ
ーカルに生成する機能を特徴とする。したがって、図7
は、本発明の第2の応用例によるマザーボード202と
マザーボード202を含むコンピュータ200(図10
に示した)とを示す。マザーボード202は、本質的に
すべて図1のマザーボード102に関して前に示したよ
うに、プロセッサ104、コア・チップ・セット10
6、クロック・ジェネレータ108、システム・メモリ
112、および1つまたは複数の拡張スロット114を
含む。マザーボード202はさらに、ブート事象に応答
してコンピュータ200およびシステム・メモリ112
をオフ状態から既知の初期状態に移行させるコンピュー
タ・コードを備えるように構成されたブート・コード記
憶装置210を含む。図1のブート・コード記憶装置1
10と同様に、図7のブート・コード記憶装置210
は、フラッシュ・メモリ装置やその他の適切な不揮発性
記憶装置として実装することが好ましく、好ましくは記
憶装置210の第1のセクタ(図示せず)に記憶された
ブート・ブロックを含むブート・コード命令により構成
され、始動シーケンスを含むブート・コードの残りの部
分が、記憶装置210の残りのセクタに記憶される。
【0028】ブート・ブロックは、記憶装置210のベ
ース・セクタに記憶することが好ましく、記憶装置21
0のブート・ブロックが実行されるたびに実行されるブ
ート・コード・イメージ生成バイパス検査を含む。バイ
パス検査に不合格の場合、ブート・ブロックは、ブート
・コード記憶装置210からブート・コード・イメージ
を適切な記憶媒体に複写する。一実施形態において、適
切な記憶媒体は、コネクタ117によってマザーボード
202に接続されインターフェースされたコンパクト・
フラッシュ・カード116を含むことができる。他の実
施形態は、コンピュータ200上あるいはコンピュータ
・ネットワークを介してコンピュータ200にインター
フェースされた別のコンピュータ上に配置されたディス
ク・ベース媒体にブート・コード・イメージを記憶する
こともできる。好ましい実施形態において、マザーボー
ド202は、ジャンパ・ブロック218を含み、イメー
ジ生成バイパス検査は、ジャンパ219がジャンパ・ブ
ロック218に差し込まれているかどうかを判定する。
バイパス検査がジャンパ・ブロック219内にジャンパ
219があることを検出すると、記憶装置210に記憶
されたブート・コードの複製が適切な記憶媒体に転送さ
れる。
ース・セクタに記憶することが好ましく、記憶装置21
0のブート・ブロックが実行されるたびに実行されるブ
ート・コード・イメージ生成バイパス検査を含む。バイ
パス検査に不合格の場合、ブート・ブロックは、ブート
・コード記憶装置210からブート・コード・イメージ
を適切な記憶媒体に複写する。一実施形態において、適
切な記憶媒体は、コネクタ117によってマザーボード
202に接続されインターフェースされたコンパクト・
フラッシュ・カード116を含むことができる。他の実
施形態は、コンピュータ200上あるいはコンピュータ
・ネットワークを介してコンピュータ200にインター
フェースされた別のコンピュータ上に配置されたディス
ク・ベース媒体にブート・コード・イメージを記憶する
こともできる。好ましい実施形態において、マザーボー
ド202は、ジャンパ・ブロック218を含み、イメー
ジ生成バイパス検査は、ジャンパ219がジャンパ・ブ
ロック218に差し込まれているかどうかを判定する。
バイパス検査がジャンパ・ブロック219内にジャンパ
219があることを検出すると、記憶装置210に記憶
されたブート・コードの複製が適切な記憶媒体に転送さ
れる。
【0029】この方式において、本発明の第2の応用例
は、図8の流れ図に示した、ブート・コード・イメージ
を生成する方法230を企図する。第1のステップ23
2において、コンピュータ200は、ブート・コード生
成バイパス検査に不合格になるようにローカルに構成さ
れる。コンピュータ200の再起動中など、生成バイパ
ス検査を実行した後、ステップ234で、ブート・コー
ドの複製が、ブート・コード記憶装置からコンパクト・
フラッシュ・カード116などの適切な記憶媒体に転送
される。コンピュータ200と方法230を方法140
と共に利用して、本発明は、ネットワーク・コンピュー
タを復元する方法を含む。図10は、第1のコンピュー
タ200と第2のコンピュータ201を含むコンピュー
タ・ネットワーク203の簡略図を示す。図9の流れ図
に示した方法240は、たとえばコンピュータ200の
マザーボード202の適切なジャンパ・ブロックにジャ
ンパを差し込むことによって、コンピュータ200など
のコンピュータをブート・コード生成バイパス検査に不
合格になるように構成する第1のステップ242を含
む。一般にブート・コード記憶装置210のブート・ブ
ロック内に記憶されコンピュータ200の再起動中に実
行されるバイパス検査の実行後、コンピュータ200
は、ステップ244で、バイパス検査の不合格に応答し
て、ブート・コードのイメージを、前に説明したコンパ
クト・フラッシュ・カードなどの適切な記憶媒体に複写
する。不合格のブート・コードまたは破壊したブート・
コードを含むと判定され、前に図1に示し説明したよう
なマザーボード102を含む第2のコンピュータ201
は、ステップ246で、たとえばコンピュータ201の
マザーボード102のジャンパ・ブロック118にジャ
ンパを差し込むことによって、コード妥当性検査に不合
格になるように構成される。次に、第1のコンピュータ
200のブート・コード記憶装置210からのブート・
コード・イメージを保存した記憶媒体が、第2のコンピ
ュータ201に利用可能になる。記憶媒体がコンパクト
・フラッシュ・カードである実施形態において、適切な
フラッシュ・カード116が、単に第1のコンピュータ
200のコネクタ117から移動され、第2のコンピュ
ータ201の対応するコネクタに差し込まれる。次に、
ブート・シーケンスまたは類似の事象の開始によって第
2のコンピュータ201のブート・コード妥当性検査が
実行されたとき、妥当性検査が不合格の場合は、ステッ
プ248で、記憶媒体からコンピュータ201のブート
・コード記憶装置110にブート・コードが複写され
る。本発明の方法240が、第1のコンピュータ200
と第2のコンピュータ201を含むコンピュータ・ネッ
トワーク203のようなコンピュータ・ネットワーク上
の1つまたは複数のコンピュータの復元を有利に行い、
ブート・コードの単一の複写が移植可能な記憶媒体上に
記憶されることを理解されたい。記憶媒体は、コンパク
ト・フラッシュ・カード、ディスク・ベース記憶媒体、
その他の適切な媒体を適切に含むことができる。
は、図8の流れ図に示した、ブート・コード・イメージ
を生成する方法230を企図する。第1のステップ23
2において、コンピュータ200は、ブート・コード生
成バイパス検査に不合格になるようにローカルに構成さ
れる。コンピュータ200の再起動中など、生成バイパ
ス検査を実行した後、ステップ234で、ブート・コー
ドの複製が、ブート・コード記憶装置からコンパクト・
フラッシュ・カード116などの適切な記憶媒体に転送
される。コンピュータ200と方法230を方法140
と共に利用して、本発明は、ネットワーク・コンピュー
タを復元する方法を含む。図10は、第1のコンピュー
タ200と第2のコンピュータ201を含むコンピュー
タ・ネットワーク203の簡略図を示す。図9の流れ図
に示した方法240は、たとえばコンピュータ200の
マザーボード202の適切なジャンパ・ブロックにジャ
ンパを差し込むことによって、コンピュータ200など
のコンピュータをブート・コード生成バイパス検査に不
合格になるように構成する第1のステップ242を含
む。一般にブート・コード記憶装置210のブート・ブ
ロック内に記憶されコンピュータ200の再起動中に実
行されるバイパス検査の実行後、コンピュータ200
は、ステップ244で、バイパス検査の不合格に応答し
て、ブート・コードのイメージを、前に説明したコンパ
クト・フラッシュ・カードなどの適切な記憶媒体に複写
する。不合格のブート・コードまたは破壊したブート・
コードを含むと判定され、前に図1に示し説明したよう
なマザーボード102を含む第2のコンピュータ201
は、ステップ246で、たとえばコンピュータ201の
マザーボード102のジャンパ・ブロック118にジャ
ンパを差し込むことによって、コード妥当性検査に不合
格になるように構成される。次に、第1のコンピュータ
200のブート・コード記憶装置210からのブート・
コード・イメージを保存した記憶媒体が、第2のコンピ
ュータ201に利用可能になる。記憶媒体がコンパクト
・フラッシュ・カードである実施形態において、適切な
フラッシュ・カード116が、単に第1のコンピュータ
200のコネクタ117から移動され、第2のコンピュ
ータ201の対応するコネクタに差し込まれる。次に、
ブート・シーケンスまたは類似の事象の開始によって第
2のコンピュータ201のブート・コード妥当性検査が
実行されたとき、妥当性検査が不合格の場合は、ステッ
プ248で、記憶媒体からコンピュータ201のブート
・コード記憶装置110にブート・コードが複写され
る。本発明の方法240が、第1のコンピュータ200
と第2のコンピュータ201を含むコンピュータ・ネッ
トワーク203のようなコンピュータ・ネットワーク上
の1つまたは複数のコンピュータの復元を有利に行い、
ブート・コードの単一の複写が移植可能な記憶媒体上に
記憶されることを理解されたい。記憶媒体は、コンパク
ト・フラッシュ・カード、ディスク・ベース記憶媒体、
その他の適切な媒体を適切に含むことができる。
【0030】次に図11ないし図15に移ると、低電力
モードとローカル不揮発性記憶装置を従来のコンピュー
タによって利用される機能がないネットワーク・コンピ
ュータに導入してそのような必要な機能を実現すること
によってネットワーク・コンピュータの柔軟性を強化す
る本発明の第3と第4の応用例を示す。図11は、本発
明によるネットワーク・コンピュータ300(図14に
示した)のマザーボード302を示す。マザーボード3
02は、シャシ313の内面に適切に取り付けられ、前
に考察したマザーボード102および202と同様にプ
ロセッサ104、コア・チップ・セット106、クロッ
ク・ジェネレータ108、および参照数字112で示す
システム・メモリを含む。一実施形態において、マザー
ボード302はさらに、後でより詳細に考察するネット
ワーク・インターフェース320を含む。マザーボード
302は、電源コード352を介して従来の120V交
流信号を入力として受け取り、電力ハーネス354を介
してマザーボード302に電力信号を送る電源350か
ら給電される。従来のコンピュータは、マイクロプロセ
ッサ・ベース・コンピュータの業界でよく知られている
ATX型電源などの電源を利用することを理解された
い。このような電源は、電力をコンピュータのマザーボ
ードの複数の電力面に送るように設計されている。代表
的なマイクロプロセッサ・ベース・コンピュータの電源
ハーネスは、通例、アース、5V、12Vおよび3.3
Vの信号を送るために16本以上の電線を含むことがあ
る。従来の電源は、コンピュータの多数の電力面に給電
するために所定電圧の複数の「複製」を供給することが
できる。複数の電力面は、従来のコンピュータ・システ
ムにおいて低電力モードの簡単な実装を可能にする。低
電力モードの従来のコンピュータにおいて電源を遮断し
たいサブシステムおよび周辺機器は、低電力モードでカ
ットオフされる1つまたは複数の電力面に接続される。
低電力モードで利用動作または機能させたい装置は、低
電力モードで電力が供給されたままになる1つまたは複
数の電力面に接続される。従来のコンピュータのウェー
クアップを必要とする事象が、低電力モードで機能が維
持された装置によって検出されると、装置はシステム・
リセットを開始することができ、そのため各電力面がそ
の対応する装置に電力を送ることができるようになり、
それにより利用可能な電力面の数によってのみ制限され
るシステム全体またはサブシステムの任意の組合せがウ
ェークアップまたは電源投入される。
モードとローカル不揮発性記憶装置を従来のコンピュー
タによって利用される機能がないネットワーク・コンピ
ュータに導入してそのような必要な機能を実現すること
によってネットワーク・コンピュータの柔軟性を強化す
る本発明の第3と第4の応用例を示す。図11は、本発
明によるネットワーク・コンピュータ300(図14に
示した)のマザーボード302を示す。マザーボード3
02は、シャシ313の内面に適切に取り付けられ、前
に考察したマザーボード102および202と同様にプ
ロセッサ104、コア・チップ・セット106、クロッ
ク・ジェネレータ108、および参照数字112で示す
システム・メモリを含む。一実施形態において、マザー
ボード302はさらに、後でより詳細に考察するネット
ワーク・インターフェース320を含む。マザーボード
302は、電源コード352を介して従来の120V交
流信号を入力として受け取り、電力ハーネス354を介
してマザーボード302に電力信号を送る電源350か
ら給電される。従来のコンピュータは、マイクロプロセ
ッサ・ベース・コンピュータの業界でよく知られている
ATX型電源などの電源を利用することを理解された
い。このような電源は、電力をコンピュータのマザーボ
ードの複数の電力面に送るように設計されている。代表
的なマイクロプロセッサ・ベース・コンピュータの電源
ハーネスは、通例、アース、5V、12Vおよび3.3
Vの信号を送るために16本以上の電線を含むことがあ
る。従来の電源は、コンピュータの多数の電力面に給電
するために所定電圧の複数の「複製」を供給することが
できる。複数の電力面は、従来のコンピュータ・システ
ムにおいて低電力モードの簡単な実装を可能にする。低
電力モードの従来のコンピュータにおいて電源を遮断し
たいサブシステムおよび周辺機器は、低電力モードでカ
ットオフされる1つまたは複数の電力面に接続される。
低電力モードで利用動作または機能させたい装置は、低
電力モードで電力が供給されたままになる1つまたは複
数の電力面に接続される。従来のコンピュータのウェー
クアップを必要とする事象が、低電力モードで機能が維
持された装置によって検出されると、装置はシステム・
リセットを開始することができ、そのため各電力面がそ
の対応する装置に電力を送ることができるようになり、
それにより利用可能な電力面の数によってのみ制限され
るシステム全体またはサブシステムの任意の組合せがウ
ェークアップまたは電源投入される。
【0031】従来の設計の複数面マザーボードと電源に
よって提供される実装の柔軟性と容易さにもかかわら
ず、そのような利点は、マザーボード、電源および最終
的にはシステム全体のコストが著しく高くするという犠
牲を払ってのみ達成される。従来の方法で給電されるコ
ンピュータのコストを克服するために、ネットワーク・
コンピュータ300など本明細書で企図するネットワー
ク・コンピュータは、単一電力面を介してマザーボード
302などのマザーボードに給電する電源350を使用
することが好ましい。電源350とマザーボード302
を単一電力面の設計に制限すると、システム・コストは
下がるが、低電力モードを達成するために異なる手法が
必要となる。コンピュータ300が単一電力面だけを含
むため、低電力モードは、電力面への電力を切るだけで
は達成できない。低電力動作に伴う望ましい利点を達成
するために、コンピュータ300は、低電力事象に応答
して活動化されるソフトウェア駆動の電力遮断シーケン
スを含む。一実施形態において、低電力シーケンスは、
コンピュータ300のシャシ上にある電源またはオン/
オフ・ボタン317を押すことによって開始される。好
ましい実施形態において、低電力シーケンスは、コンピ
ュータ300の周辺バス上に存在する周辺機器を電力管
理モードに移行し、クロック・ジェネレータ108によ
って生成される信号を無効にするルーチンを含む。
よって提供される実装の柔軟性と容易さにもかかわら
ず、そのような利点は、マザーボード、電源および最終
的にはシステム全体のコストが著しく高くするという犠
牲を払ってのみ達成される。従来の方法で給電されるコ
ンピュータのコストを克服するために、ネットワーク・
コンピュータ300など本明細書で企図するネットワー
ク・コンピュータは、単一電力面を介してマザーボード
302などのマザーボードに給電する電源350を使用
することが好ましい。電源350とマザーボード302
を単一電力面の設計に制限すると、システム・コストは
下がるが、低電力モードを達成するために異なる手法が
必要となる。コンピュータ300が単一電力面だけを含
むため、低電力モードは、電力面への電力を切るだけで
は達成できない。低電力動作に伴う望ましい利点を達成
するために、コンピュータ300は、低電力事象に応答
して活動化されるソフトウェア駆動の電力遮断シーケン
スを含む。一実施形態において、低電力シーケンスは、
コンピュータ300のシャシ上にある電源またはオン/
オフ・ボタン317を押すことによって開始される。好
ましい実施形態において、低電力シーケンスは、コンピ
ュータ300の周辺バス上に存在する周辺機器を電力管
理モードに移行し、クロック・ジェネレータ108によ
って生成される信号を無効にするルーチンを含む。
【0032】図13は、ホスト・バス109に結合され
たプロセッサ104とメモリ・コントローラ105を含
むコンピュータ300の一実施形態のブロック図であ
る。バス・ブリッジ107は、ホスト・ブリッジ109
と、ネットワーク・インターフェース320およびグラ
フィック・インターフェースなどの周辺機器113が結
合される周辺バス111との間の経路を提供する。例示
的実施形態において、周辺バス111は、PCIバス、
ISAバス、EISAバスを含む業界標準の様々な周辺
バスのいずれかを含む。オン/オフ・ボタン317の押
下げやシステム・アクティビティの検出なしに規定期間
が経過したなどの低電力事象の検出により、マザーボー
ド302は、単一電力面への電力を断つことなくコンピ
ュータ300の装置および構成要素を選択的に電源遮断
するように構成される。様々な実施形態において、コン
ピュータ300のキーボード、ビデオ、そしてオーディ
オ構成要素が存在する場合はその電力が断たれる。周辺
機器113など周辺バス111上の周辺機器は、電力管
理モードに入るよう指令される。必要なすべての周辺機
器の電源を切った後、低電力シーケンスは、クロック・
ジェネレータ108をディスエーブルし、それによりプ
ロセッサ104とコア・チップ・セット106を駆動す
るのに必要なクロック信号を無効にする。クロック信号
がないと、これらの装置は、電流をわずかしか流さない
電源オフ状態に入り、それにより、低電力モードでコン
ピュータ300が消費する電力が大幅に減少する。一実
施形態において、システム・メモリ112への電力が、
低電力モードでは断たれ、システム・メモリ112に記
憶された情報が失われる。もう一実施形態において、コ
ンピュータ300は、システム・メモリ112を連続的
にリフレッシュすることによってシステム・メモリ11
2の内容を維持する。低電力モードでシステム・メモリ
112内にデータと命令を保持するコンピュータ300
の実施形態は、システム・メモリ112の損失が許され
る実施形態よりも回復に必要な時間が大幅に短いことを
理解されたい。
たプロセッサ104とメモリ・コントローラ105を含
むコンピュータ300の一実施形態のブロック図であ
る。バス・ブリッジ107は、ホスト・ブリッジ109
と、ネットワーク・インターフェース320およびグラ
フィック・インターフェースなどの周辺機器113が結
合される周辺バス111との間の経路を提供する。例示
的実施形態において、周辺バス111は、PCIバス、
ISAバス、EISAバスを含む業界標準の様々な周辺
バスのいずれかを含む。オン/オフ・ボタン317の押
下げやシステム・アクティビティの検出なしに規定期間
が経過したなどの低電力事象の検出により、マザーボー
ド302は、単一電力面への電力を断つことなくコンピ
ュータ300の装置および構成要素を選択的に電源遮断
するように構成される。様々な実施形態において、コン
ピュータ300のキーボード、ビデオ、そしてオーディ
オ構成要素が存在する場合はその電力が断たれる。周辺
機器113など周辺バス111上の周辺機器は、電力管
理モードに入るよう指令される。必要なすべての周辺機
器の電源を切った後、低電力シーケンスは、クロック・
ジェネレータ108をディスエーブルし、それによりプ
ロセッサ104とコア・チップ・セット106を駆動す
るのに必要なクロック信号を無効にする。クロック信号
がないと、これらの装置は、電流をわずかしか流さない
電源オフ状態に入り、それにより、低電力モードでコン
ピュータ300が消費する電力が大幅に減少する。一実
施形態において、システム・メモリ112への電力が、
低電力モードでは断たれ、システム・メモリ112に記
憶された情報が失われる。もう一実施形態において、コ
ンピュータ300は、システム・メモリ112を連続的
にリフレッシュすることによってシステム・メモリ11
2の内容を維持する。低電力モードでシステム・メモリ
112内にデータと命令を保持するコンピュータ300
の実施形態は、システム・メモリ112の損失が許され
る実施形態よりも回復に必要な時間が大幅に短いことを
理解されたい。
【0033】図11と図13に示したようなネットワー
ク・インターフェース320は、周辺バス111によっ
てプロセッサ304に結合される。好ましい実施形態に
おいて、ネットワーク・インターフェース320は、マ
ザーボード302に統合され、コンピュータ300をネ
ットワーク媒体に結合するのに適したイーサネット接続
を提供するように構成することが好ましい。ネットワー
ク・インターフェース320は、コンピュータ・ネット
ワーク303の別のコンピュータ301(図14に示し
た)からのケーブル(図示せず)を受けるために、業界
標準RJ45コネクタ(後でより詳細に考察する)など
のコネクタを含むことが好ましい。ネットワーク303
の無線実施形態において、インターフェース320は、
ネットワーク303内の隣りのコンピュータとの間で無
線周波数信号を送受信する機能を含むことができる。ネ
ットワーク・インターフェース320への電力は、コン
ピュータ・ネットワーク内の別のコンピュータからのウ
ェークアップ事象を可能にするために、低電力モードに
おいても維持することが好ましい。一実施形態におい
て、インターフェース320は、ローカル・エリア・ネ
ットワーク(LAN)のウェークアップ事象を認識し、
それに応じてコンピュータ300の様々な構成要素をウ
ェークアップまたは電源投入する。適切な一実施形態に
おいて、ネットワーク・インターフェース320は、低
電力モードで給電が維持され、さらにコンピュータ・ネ
ットワーク上のいわゆる「マジック・パケット」を検出
するように構成される。一般に、このマジック・パケッ
トは、コンピュータ・システム300に特有の識別情報
を含む。インターフェース320は、このマジック・パ
ケットまたは別のネットワーク・コンピュータからの他
のLANウェークアップ事象を検出すると、コンピュー
タ300のリブートをもたらす割込みを発行するように
構成される。
ク・インターフェース320は、周辺バス111によっ
てプロセッサ304に結合される。好ましい実施形態に
おいて、ネットワーク・インターフェース320は、マ
ザーボード302に統合され、コンピュータ300をネ
ットワーク媒体に結合するのに適したイーサネット接続
を提供するように構成することが好ましい。ネットワー
ク・インターフェース320は、コンピュータ・ネット
ワーク303の別のコンピュータ301(図14に示し
た)からのケーブル(図示せず)を受けるために、業界
標準RJ45コネクタ(後でより詳細に考察する)など
のコネクタを含むことが好ましい。ネットワーク303
の無線実施形態において、インターフェース320は、
ネットワーク303内の隣りのコンピュータとの間で無
線周波数信号を送受信する機能を含むことができる。ネ
ットワーク・インターフェース320への電力は、コン
ピュータ・ネットワーク内の別のコンピュータからのウ
ェークアップ事象を可能にするために、低電力モードに
おいても維持することが好ましい。一実施形態におい
て、インターフェース320は、ローカル・エリア・ネ
ットワーク(LAN)のウェークアップ事象を認識し、
それに応じてコンピュータ300の様々な構成要素をウ
ェークアップまたは電源投入する。適切な一実施形態に
おいて、ネットワーク・インターフェース320は、低
電力モードで給電が維持され、さらにコンピュータ・ネ
ットワーク上のいわゆる「マジック・パケット」を検出
するように構成される。一般に、このマジック・パケッ
トは、コンピュータ・システム300に特有の識別情報
を含む。インターフェース320は、このマジック・パ
ケットまたは別のネットワーク・コンピュータからの他
のLANウェークアップ事象を検出すると、コンピュー
タ300のリブートをもたらす割込みを発行するように
構成される。
【0034】したがって、コンピュータ・システム30
0の実装は、LANウェークアップ事象に応答する能力
を保持しながらコンピュータのマザーボード上に単一電
力面だけを有するネットワーク・コンピュータにおいて
低電力モードを実装するために、図12の流れ図に示し
た方法330を企図する。方法330は、ネットワーク
・コンピュータ300が、ボタンの押下げあるいは活動
状態の検出なしに事前定義された時間制限が経過したな
どの適切な事象に応答して低電力モードに入る第1のス
テップ332だけを含む。本明細書で企図した低電力モ
ードは、マザーボード302の単一の電力面への電力を
断つことなく達成される。ネットワーク・インターフェ
ース320を含むコンピュータ300内の選択されたリ
ソースは、コンピュータ・ネットワークがアクセスされ
ていることをネットワーク・コンピュータ300に通知
するマジック・パケットやその他の類似の識別情報の存
在などのLANウェークアップ事象の検出を可能にする
ために給電されたままである。他の実施形態において、
コンピュータ・システム300はさらに、LAN始動ウ
ェークアップ信号以外の外部事象に応答して低電力モー
ドからウェークアップするように構成することができ
る。一実施形態において、たとえば、コンピュータ30
0に結合されたモデム(図示せず)は、入力信号が検出
されたときにコンピュータ300が低電力モードの場合
に、入力信号に応答して割込みを行うように構成され
る。同様に、コンピュータ300が低電力モードのとき
にオン/オフ・スイッチ317を押下げることによりコ
ンピュータ300がウェークアップする実施形態が可能
である。この実施形態では、オン/オフ・ボタンが、シ
ステム300への電力供給を実際に終了せず、その代わ
りにコンピュータ300内の様々な構成要素および装置
への電力を選択的に遮断することを理解されたい。
0の実装は、LANウェークアップ事象に応答する能力
を保持しながらコンピュータのマザーボード上に単一電
力面だけを有するネットワーク・コンピュータにおいて
低電力モードを実装するために、図12の流れ図に示し
た方法330を企図する。方法330は、ネットワーク
・コンピュータ300が、ボタンの押下げあるいは活動
状態の検出なしに事前定義された時間制限が経過したな
どの適切な事象に応答して低電力モードに入る第1のス
テップ332だけを含む。本明細書で企図した低電力モ
ードは、マザーボード302の単一の電力面への電力を
断つことなく達成される。ネットワーク・インターフェ
ース320を含むコンピュータ300内の選択されたリ
ソースは、コンピュータ・ネットワークがアクセスされ
ていることをネットワーク・コンピュータ300に通知
するマジック・パケットやその他の類似の識別情報の存
在などのLANウェークアップ事象の検出を可能にする
ために給電されたままである。他の実施形態において、
コンピュータ・システム300はさらに、LAN始動ウ
ェークアップ信号以外の外部事象に応答して低電力モー
ドからウェークアップするように構成することができ
る。一実施形態において、たとえば、コンピュータ30
0に結合されたモデム(図示せず)は、入力信号が検出
されたときにコンピュータ300が低電力モードの場合
に、入力信号に応答して割込みを行うように構成され
る。同様に、コンピュータ300が低電力モードのとき
にオン/オフ・スイッチ317を押下げることによりコ
ンピュータ300がウェークアップする実施形態が可能
である。この実施形態では、オン/オフ・ボタンが、シ
ステム300への電力供給を実際に終了せず、その代わ
りにコンピュータ300内の様々な構成要素および装置
への電力を選択的に遮断することを理解されたい。
【0035】単一電力面の電源350と、後でより詳細
に説明する他のコスト削減を利用して、ネットワーク・
コンピュータ300は、フル電力モードの最大動作電力
が約65Wよりも少なく、低電力モードの最大電力が約
15Wを超えずに動作できることが好ましい。さらに、
この好ましい実施形態において、図14の参照文字d
1、d2およびd3によって表されるネットワーク・コ
ンピュータ300の物理寸法は、約14インチよりも小
さい最大寸法を含む。
に説明する他のコスト削減を利用して、ネットワーク・
コンピュータ300は、フル電力モードの最大動作電力
が約65Wよりも少なく、低電力モードの最大電力が約
15Wを超えずに動作できることが好ましい。さらに、
この好ましい実施形態において、図14の参照文字d
1、d2およびd3によって表されるネットワーク・コ
ンピュータ300の物理寸法は、約14インチよりも小
さい最大寸法を含む。
【0036】図11と図13はさらに、ネットワーク・
コンピュータ300の特徴、すなわち、従来のコンピュ
ータ・システムにほとんど例外なく付随したディスク・
ベース記憶媒体などのローカル不揮発性記憶装置がない
ことを示す。コンピュータ300からディスク・ベース
のローカル不揮発性記憶装置を除去するとコストおよび
電力の大幅な節約になるが、「ディスクレス」コンピュ
ータにおいて何らかの形のローカル不揮発性記憶装置を
含むことがしばしば望ましい。したがって、ネットワー
ク・コンピュータ300の一実施形態は、ディスク・ベ
ース記憶媒体がないにもかかわらず、前に考察したコン
パクト・フラッシュ・カードを使用することによりロー
カル不揮発性記憶を実装する。そのようなフラッシュ・
カード116は、図11に、コネクタ117で受けられ
プロセッサ104およびシステム・メモリ112とイン
ターフェースされるのに適しているものとして示されて
いる。この実施形態において、フラッシュ・カード11
6は、消去機能とプログラム機能を実行する回路を含む
ことを理解されたい。コンパクト・フラッシュ・カード
116は、ディスク装置を除去したコンピュータに低コ
ストのローカル不揮発性記憶装置を実現する機構を提供
する。
コンピュータ300の特徴、すなわち、従来のコンピュ
ータ・システムにほとんど例外なく付随したディスク・
ベース記憶媒体などのローカル不揮発性記憶装置がない
ことを示す。コンピュータ300からディスク・ベース
のローカル不揮発性記憶装置を除去するとコストおよび
電力の大幅な節約になるが、「ディスクレス」コンピュ
ータにおいて何らかの形のローカル不揮発性記憶装置を
含むことがしばしば望ましい。したがって、ネットワー
ク・コンピュータ300の一実施形態は、ディスク・ベ
ース記憶媒体がないにもかかわらず、前に考察したコン
パクト・フラッシュ・カードを使用することによりロー
カル不揮発性記憶を実装する。そのようなフラッシュ・
カード116は、図11に、コネクタ117で受けられ
プロセッサ104およびシステム・メモリ112とイン
ターフェースされるのに適しているものとして示されて
いる。この実施形態において、フラッシュ・カード11
6は、消去機能とプログラム機能を実行する回路を含む
ことを理解されたい。コンパクト・フラッシュ・カード
116は、ディスク装置を除去したコンピュータに低コ
ストのローカル不揮発性記憶装置を実現する機構を提供
する。
【0037】コンピュータ300などのコンピュータか
らのディスク装置の除去に伴う残念な問題は、ディスク
・ベース媒体がなくてもよいオペレーティング・システ
ム用に開発されそのオペレーティング・システムによっ
てサポートされるハードウェア検証ソフトウェアが乏し
いことである。ディスクレス・コンピュータに市販の検
査および検証ソフトウェアが使用できないと、コンピュ
ータ300の様々な構成要素の機能を検証するコードを
記述するためにかなりの開発努力とコストが必要にな
る。ネットワーク・コンピュータの設計と製造において
できるだけ低コストを維持するために、本発明は、OS
/2オペレーティング・システム、Windows98
オペレーティング・システム、WindowsNTオペ
レーティング・システムなどの市販のディスク・ベース
のオペレーティング・システムをサポートするハード・
ディスクやフロッピ・ディスク・ドライブなどのディス
ク装置を受ける機能を備えたネットワーク・コンピュー
タ300を企図する。図13に示したコンピュータ30
0のブロック図を再び簡単に参照すると、ディスク装置
322が、コンピュータ300に接続されており、ディ
スク装置322に至る点線は、好ましい実施形態におい
てディスク322が一時的に取り付けられていることを
示す。このようにして、本発明は、図15の流れ図に示
したような、ネットワーク・コンピュータ300などネ
ットワーク・コンピュータを検査する方法340を企図
する。第1のステップ342で、ディスク・ベース記憶
媒体322は、適切な周辺バス111によってコンピュ
ータ300に適切に接続される。次に、ステップ344
で、ディスク・ベースのオペレーティング・システムが
ロードされ、次に、ステップ346で、インストールさ
れたディスク・ベースのオペレーティング・システムが
サポートする市販の検査スーツがロードされ実行され
る。コンピュータ300の検証を完了した後、ディスク
・ベース記憶装置322が、コンピュータ300から取
り外され、次のネットワーク・コンピュータに取り付け
られ、次のコンピュータの機能を検証するために使用す
ることができる。したがって、検討中の各コンピュータ
にディスク装置を一時的にインストールすることによ
り、1つまたは少数のディスク・ベース装置で複数のネ
ットワーク・コンピュータを検証することができる。こ
の方法により、ディスクレス・マシンでは役に立たない
ように設計されたオペレーティング・システムと互換性
のある検査ソフトウェアの開発に関連する必要とコスト
が実質上なくなる。別の変形形態において、コンピュー
タ300を、ディスク装置322ならびにコンパクト・
フラッシュ・カード116を含むように修正することが
できる。この手法を利用すると、コンピュータ・ネット
ワーク303は、ディスクレス・ネットワーク・コンピ
ュータ300と、ディスク装置322を含む修正したコ
ンピュータ301を含むことができる。他の実施形態に
おいて、ネットワーク303のコンピュータ301は、
たとえば、前述の複数面電源構成を含めて従来のコンピ
ュータを含むことができる。
らのディスク装置の除去に伴う残念な問題は、ディスク
・ベース媒体がなくてもよいオペレーティング・システ
ム用に開発されそのオペレーティング・システムによっ
てサポートされるハードウェア検証ソフトウェアが乏し
いことである。ディスクレス・コンピュータに市販の検
査および検証ソフトウェアが使用できないと、コンピュ
ータ300の様々な構成要素の機能を検証するコードを
記述するためにかなりの開発努力とコストが必要にな
る。ネットワーク・コンピュータの設計と製造において
できるだけ低コストを維持するために、本発明は、OS
/2オペレーティング・システム、Windows98
オペレーティング・システム、WindowsNTオペ
レーティング・システムなどの市販のディスク・ベース
のオペレーティング・システムをサポートするハード・
ディスクやフロッピ・ディスク・ドライブなどのディス
ク装置を受ける機能を備えたネットワーク・コンピュー
タ300を企図する。図13に示したコンピュータ30
0のブロック図を再び簡単に参照すると、ディスク装置
322が、コンピュータ300に接続されており、ディ
スク装置322に至る点線は、好ましい実施形態におい
てディスク322が一時的に取り付けられていることを
示す。このようにして、本発明は、図15の流れ図に示
したような、ネットワーク・コンピュータ300などネ
ットワーク・コンピュータを検査する方法340を企図
する。第1のステップ342で、ディスク・ベース記憶
媒体322は、適切な周辺バス111によってコンピュ
ータ300に適切に接続される。次に、ステップ344
で、ディスク・ベースのオペレーティング・システムが
ロードされ、次に、ステップ346で、インストールさ
れたディスク・ベースのオペレーティング・システムが
サポートする市販の検査スーツがロードされ実行され
る。コンピュータ300の検証を完了した後、ディスク
・ベース記憶装置322が、コンピュータ300から取
り外され、次のネットワーク・コンピュータに取り付け
られ、次のコンピュータの機能を検証するために使用す
ることができる。したがって、検討中の各コンピュータ
にディスク装置を一時的にインストールすることによ
り、1つまたは少数のディスク・ベース装置で複数のネ
ットワーク・コンピュータを検証することができる。こ
の方法により、ディスクレス・マシンでは役に立たない
ように設計されたオペレーティング・システムと互換性
のある検査ソフトウェアの開発に関連する必要とコスト
が実質上なくなる。別の変形形態において、コンピュー
タ300を、ディスク装置322ならびにコンパクト・
フラッシュ・カード116を含むように修正することが
できる。この手法を利用すると、コンピュータ・ネット
ワーク303は、ディスクレス・ネットワーク・コンピ
ュータ300と、ディスク装置322を含む修正したコ
ンピュータ301を含むことができる。他の実施形態に
おいて、ネットワーク303のコンピュータ301は、
たとえば、前述の複数面電源構成を含めて従来のコンピ
ュータを含むことができる。
【0038】次に図16ないし図19に移り、高速ネッ
トワーク用に設計されたコネクタの磁気構成要素にLE
Dリードが近づくことによって生じるEMI問題に対処
する本発明の応用例を示す。図16は、インターフェー
ス・カードにネットワーク・ケーブルを結合する際に使
用するために設計されたコネクタ401を示す。コネク
タ401は、ソケット面402を有するハウジング40
5を含む。好ましい実施形態において、ハウジング40
5は、ハウジング405に含まれる回路を遮蔽するた
め、アルミニウムなどの導電性材料からなる。ネットワ
ーク・コンピュータやその他のより小さい外形のコンピ
ュータに使用されるコネクタ401の実施形態におい
て、ハウジング405の最大寸法は、約2.0cm
(0.8インチ)よりも小さいことが好ましい。ハウジ
ング405は、ケーブル末端428(図18に示す)を
受けるように構成されたソケット口404を画定するソ
ケット面402を含む。ハウジング405内で、ケーブ
ル末端428に結合するのに適したソケット(明示せ
ず)がハウジング405の内面に接続される。コネクタ
401は、さらにコネクタ回路を含み、その適切な例を
図17の回路図に示した。本発明で企図されるコネクタ
回路408は、ケーブル・ポート410、インターフェ
ース・ポート412、および磁気構成要素414を含
む。コネクタ401と回路408は、広範囲のコンピュ
ータ・ネットワーク実装で一般に見られるイーサネット
接続を提供するRJ45業界標準コネクタを表す。図1
8は、マザーボード403のネットワーク・インターフ
ェース420に統合されたコネクタ401を示す。ネッ
トワークの状況を示す簡単でかつ有効な手段を提供する
ことがしばしば望ましいので、従来技術によるコネクタ
は、一般に、コネクタ内に1つまたは複数の発光ダイオ
ード(LED)を含む。これらのLEDは、ネットワー
ク・アクティビティやその他のネットワークの特性を示
すためにネットワーク・インターフェースに結合され
る。残念ながら、情報が100メガビット/秒近くまた
それを超える速度で転送される高速ネットワークでは、
コネクタの回路の磁気構成要素にLEDリード線が近づ
くことによって、EMI効果がきわめて大きくなり、コ
ンピュータ・ネットワークの信頼性または機能性が低下
する可能性がある。
トワーク用に設計されたコネクタの磁気構成要素にLE
Dリードが近づくことによって生じるEMI問題に対処
する本発明の応用例を示す。図16は、インターフェー
ス・カードにネットワーク・ケーブルを結合する際に使
用するために設計されたコネクタ401を示す。コネク
タ401は、ソケット面402を有するハウジング40
5を含む。好ましい実施形態において、ハウジング40
5は、ハウジング405に含まれる回路を遮蔽するた
め、アルミニウムなどの導電性材料からなる。ネットワ
ーク・コンピュータやその他のより小さい外形のコンピ
ュータに使用されるコネクタ401の実施形態におい
て、ハウジング405の最大寸法は、約2.0cm
(0.8インチ)よりも小さいことが好ましい。ハウジ
ング405は、ケーブル末端428(図18に示す)を
受けるように構成されたソケット口404を画定するソ
ケット面402を含む。ハウジング405内で、ケーブ
ル末端428に結合するのに適したソケット(明示せ
ず)がハウジング405の内面に接続される。コネクタ
401は、さらにコネクタ回路を含み、その適切な例を
図17の回路図に示した。本発明で企図されるコネクタ
回路408は、ケーブル・ポート410、インターフェ
ース・ポート412、および磁気構成要素414を含
む。コネクタ401と回路408は、広範囲のコンピュ
ータ・ネットワーク実装で一般に見られるイーサネット
接続を提供するRJ45業界標準コネクタを表す。図1
8は、マザーボード403のネットワーク・インターフ
ェース420に統合されたコネクタ401を示す。ネッ
トワークの状況を示す簡単でかつ有効な手段を提供する
ことがしばしば望ましいので、従来技術によるコネクタ
は、一般に、コネクタ内に1つまたは複数の発光ダイオ
ード(LED)を含む。これらのLEDは、ネットワー
ク・アクティビティやその他のネットワークの特性を示
すためにネットワーク・インターフェースに結合され
る。残念ながら、情報が100メガビット/秒近くまた
それを超える速度で転送される高速ネットワークでは、
コネクタの回路の磁気構成要素にLEDリード線が近づ
くことによって、EMI効果がきわめて大きくなり、コ
ンピュータ・ネットワークの信頼性または機能性が低下
する可能性がある。
【0039】図16ないし図19に開示した本発明の応
用例は、LEDをコネクタ回路408の磁気の近くおよ
びコネクタ401から完全にずらす機構を提案すること
によって、高速ネットワークにおけるRJ45やLED
付きのその他の磁気コネクタの使用に伴うEMI問題に
取り組む。図16に戻ると、コネクタ401のハウジン
グ405は、図では少なくとも1つの導管406(2つ
の第1の導管406aと第2の導管406bだけを示
す)を含む。各導管406は、ハウジング405内に延
び、ハウジング405のソケット面402で終端し、光
パイプを受けるように適切に構成される。図18は、統
合ネットワーク・インターフェース420を含むマザー
ボード403の平面図を示す。ネットワーク・インター
フェース420は、ネットワーク・インターフェース4
20の状況を示すように構成された状況LED422と
共にマザーボード402に取り付けられたコネクタ4O
1を含む。状況LED422は、組み込まれたコネクタ
401と磁気回路414から物理的に離される。さら
に、ネットワーク・インターフェース420は、コネク
タ401の導管406内に受けられる光パイプ424を
有し、光パイプ424の第1の端部が、ソケット口40
4に近いコネクタ401のソケット面402で終端す
る。光パイプ424の第2の端部は、LED422の近
くで終端する。この構成では、LED422から出た光
は、光パイプ424に沿って進みハウジング405のソ
ケット面402で終端し、インターフェースの状況が観
察者に容易に明らかになる。図19は、マザーボード4
03に取り付けられ前述のような状況表示導管406を
備えたコネクタ401を含むコンピュータ・システム4
00を開示する。
用例は、LEDをコネクタ回路408の磁気の近くおよ
びコネクタ401から完全にずらす機構を提案すること
によって、高速ネットワークにおけるRJ45やLED
付きのその他の磁気コネクタの使用に伴うEMI問題に
取り組む。図16に戻ると、コネクタ401のハウジン
グ405は、図では少なくとも1つの導管406(2つ
の第1の導管406aと第2の導管406bだけを示
す)を含む。各導管406は、ハウジング405内に延
び、ハウジング405のソケット面402で終端し、光
パイプを受けるように適切に構成される。図18は、統
合ネットワーク・インターフェース420を含むマザー
ボード403の平面図を示す。ネットワーク・インター
フェース420は、ネットワーク・インターフェース4
20の状況を示すように構成された状況LED422と
共にマザーボード402に取り付けられたコネクタ4O
1を含む。状況LED422は、組み込まれたコネクタ
401と磁気回路414から物理的に離される。さら
に、ネットワーク・インターフェース420は、コネク
タ401の導管406内に受けられる光パイプ424を
有し、光パイプ424の第1の端部が、ソケット口40
4に近いコネクタ401のソケット面402で終端す
る。光パイプ424の第2の端部は、LED422の近
くで終端する。この構成では、LED422から出た光
は、光パイプ424に沿って進みハウジング405のソ
ケット面402で終端し、インターフェースの状況が観
察者に容易に明らかになる。図19は、マザーボード4
03に取り付けられ前述のような状況表示導管406を
備えたコネクタ401を含むコンピュータ・システム4
00を開示する。
【0040】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0041】(1)電力面を介して電源から給電される
マザーボードと、マザーボードに取り付けられたクロッ
ク・ジェネレータ、プロセッサおよびシステム・メモリ
と、周辺バスを介して前記プロセッサに結合されたネッ
トワーク・インターフェースとを含み、ネットワーク・
コンピュータが、低電力事象に応答して低電力状態にな
り、かつウェークアップ事象に応答して低電力状態から
フル電力状態に移行するように構成され、ウェークアッ
プ事象が、ネットワークを介してネットワーク・コンピ
ュータに結合されたサーバ・コンピュータから出された
ウェークアップ・コマンドを含むことができ、ネットワ
ーク・コンピュータの電力モードが、サーバ・コンピュ
ータによって管理可能であるネットワーク・コンピュー
タ。 (2)ネットワーク・コンピュータは、ディスク・ベー
スの記憶装置がないが、コンパクト・フラッシュ・カー
ドを含むローカルな不揮発性記憶装置を含む上記(1)
に記載のコンピュータ。 (3)クロック・ジェネレータが、ネットワーク・コン
ピュータがフル電力状態のときにプロセッサ用のクロッ
ク信号を生成するように構成され、さらに低電力状態で
クロック信号を生成しないように構成された上記(1)
に記載のコンピュータ。 (4)ネットワーク・コンピュータが、周辺バスにより
プロセッサに結合された少なくとも1つの周辺機器をさ
らに含み、周辺バス上の周辺機器がそれぞれ、ネットワ
ーク・コンピュータが低電力モードのとき電力管理モー
ドである上記(1)に記載のコンピュータ。 (5)周辺バスが、PCIバスを含む上記(4)に記載
のコンピュータ。 (6)ネットワーク・コンピュータの電力消費量が、低
電力状態で約25ワットより少なく、フル電力状態で約
250ワットよりも少ない上記(1)に記載のコンピュ
ータ。 (7)低電力事象が、ネットワーク・コンピュータの前
面パネルのオン/オフ・ボタンを押すことを含む上記
(1)に記載のコンピュータ。 (8)ウェークアップ事象が、コンピュータのオン/オ
フ・ボタンを押すことを含むことができる上記(1)に
記載のコンピュータ。 (9)ウェークアップ事象が、LANウェークアップ事
象を含むことができる上記(1)に記載のコンピュー
タ。 (10)電力面を介して電源から給電されるマザーボー
ドと、マザーボードに取り付けられたクロック・ジェネ
レータ、プロセッサおよびシステム・メモリとを含むネ
ットワーク・コンピュータと、周辺バスを介してプロセ
ッサに結合されたネットワーク・インターフェースとを
含み、ネットワーク・コンピュータが、低電力事象に応
答して低電力状態になるように構成され、さらにウェー
クアップ事象に応答して低電力状態からフル電力状態に
移行するように構成され、ウェークアップ事象が、ネッ
トワーク媒体を介してネットワーク・コンピュータに結
合されたサーバ・コンピュータから出されたウェークア
ップ信号を含むことができ、ネットワーク・コンピュー
タの電力モードが、サーバ・コンピュータによって管理
可能であり、サーバ・コンピュータがネットワークを介
してネットワーク・コンピュータにインターフェースさ
れ、サーバ・コンピュータが、ネットワーク・コンピュ
ータにウェークアップ信号を出すように構成されている
コンピュータ・ネットワーク。 (11)ネットワーク・コンピュータは、ディスク・ベ
ースの記憶装置がないが、コンパクト・フラッシュ・カ
ードを含むローカルな不揮発性記憶装置を含み、さらに
サーバ・コンピュータのローカルな不揮発性記憶装置
が、ディスク・ベースの記憶装置を含む上記(10)に
記載のネットワーク。 (12)サーバ・コンピュータのローカル不揮発性記憶
装置が、さらにコンパクト・フラッシュ・カードを含む
上記(11)に記載のネットワーク。 (13)ネットワーク・インターフェースがイーサネッ
ト接続を提供し、ネットワーク媒体がケーブルを含む上
記(10)に記載のネットワーク。 (14)ネットワークが無線であり、ネットワーク媒体
が大気を含む上記(10)に記載のネットワーク。 (15)低電力事象が、ネットワーク・コンピュータの
クロック・ジェネレータを停止させるルーチンを呼び出
す上記(10)に記載のネットワーク。 (16)ウェークアップ事象が、クロック・ジェネレー
タをリセットするルーチンを呼び出す上記(10)に記
載のネットワーク。 (17)コンピュータ・ネットワークにおける電力消費
を管理する方法であって、低電力事象を実行することに
よって、電力面を介して電源から給電されるマザーボー
ドを含むネットワーク・コンピュータを強制的に低電力
モードにする段階と、ウェークアップ事象を実行して、
ネットワーク・コンピュータを低電力状態からフル電力
状態に移行させる段階とを含み、ウェークアップ事象
が、ネットワーク媒体を介してネットワークにインター
フェースされたサーバ・コンピュータから出されたウェ
ークアップ信号を含むことができる方法。 (18)低電力事象が、ネットワーク・コンピュータの
オン/オフ・ボタンを押す段階を含む上記(17)に記
載の方法。 (19)ウェークアップ事象が、ネットワーク・コンピ
ュータのモデムを介してネットワーク・コンピュータに
ウェークアップ信号を送る段階を含む上記(17)に記
載の方法。 (20)ネットワーク・コンピュータの低電力状態が、
ネットワーク・コンピュータのクロック・ジェネレータ
を停止する状態を含む上記(17)に記載の方法。
マザーボードと、マザーボードに取り付けられたクロッ
ク・ジェネレータ、プロセッサおよびシステム・メモリ
と、周辺バスを介して前記プロセッサに結合されたネッ
トワーク・インターフェースとを含み、ネットワーク・
コンピュータが、低電力事象に応答して低電力状態にな
り、かつウェークアップ事象に応答して低電力状態から
フル電力状態に移行するように構成され、ウェークアッ
プ事象が、ネットワークを介してネットワーク・コンピ
ュータに結合されたサーバ・コンピュータから出された
ウェークアップ・コマンドを含むことができ、ネットワ
ーク・コンピュータの電力モードが、サーバ・コンピュ
ータによって管理可能であるネットワーク・コンピュー
タ。 (2)ネットワーク・コンピュータは、ディスク・ベー
スの記憶装置がないが、コンパクト・フラッシュ・カー
ドを含むローカルな不揮発性記憶装置を含む上記(1)
に記載のコンピュータ。 (3)クロック・ジェネレータが、ネットワーク・コン
ピュータがフル電力状態のときにプロセッサ用のクロッ
ク信号を生成するように構成され、さらに低電力状態で
クロック信号を生成しないように構成された上記(1)
に記載のコンピュータ。 (4)ネットワーク・コンピュータが、周辺バスにより
プロセッサに結合された少なくとも1つの周辺機器をさ
らに含み、周辺バス上の周辺機器がそれぞれ、ネットワ
ーク・コンピュータが低電力モードのとき電力管理モー
ドである上記(1)に記載のコンピュータ。 (5)周辺バスが、PCIバスを含む上記(4)に記載
のコンピュータ。 (6)ネットワーク・コンピュータの電力消費量が、低
電力状態で約25ワットより少なく、フル電力状態で約
250ワットよりも少ない上記(1)に記載のコンピュ
ータ。 (7)低電力事象が、ネットワーク・コンピュータの前
面パネルのオン/オフ・ボタンを押すことを含む上記
(1)に記載のコンピュータ。 (8)ウェークアップ事象が、コンピュータのオン/オ
フ・ボタンを押すことを含むことができる上記(1)に
記載のコンピュータ。 (9)ウェークアップ事象が、LANウェークアップ事
象を含むことができる上記(1)に記載のコンピュー
タ。 (10)電力面を介して電源から給電されるマザーボー
ドと、マザーボードに取り付けられたクロック・ジェネ
レータ、プロセッサおよびシステム・メモリとを含むネ
ットワーク・コンピュータと、周辺バスを介してプロセ
ッサに結合されたネットワーク・インターフェースとを
含み、ネットワーク・コンピュータが、低電力事象に応
答して低電力状態になるように構成され、さらにウェー
クアップ事象に応答して低電力状態からフル電力状態に
移行するように構成され、ウェークアップ事象が、ネッ
トワーク媒体を介してネットワーク・コンピュータに結
合されたサーバ・コンピュータから出されたウェークア
ップ信号を含むことができ、ネットワーク・コンピュー
タの電力モードが、サーバ・コンピュータによって管理
可能であり、サーバ・コンピュータがネットワークを介
してネットワーク・コンピュータにインターフェースさ
れ、サーバ・コンピュータが、ネットワーク・コンピュ
ータにウェークアップ信号を出すように構成されている
コンピュータ・ネットワーク。 (11)ネットワーク・コンピュータは、ディスク・ベ
ースの記憶装置がないが、コンパクト・フラッシュ・カ
ードを含むローカルな不揮発性記憶装置を含み、さらに
サーバ・コンピュータのローカルな不揮発性記憶装置
が、ディスク・ベースの記憶装置を含む上記(10)に
記載のネットワーク。 (12)サーバ・コンピュータのローカル不揮発性記憶
装置が、さらにコンパクト・フラッシュ・カードを含む
上記(11)に記載のネットワーク。 (13)ネットワーク・インターフェースがイーサネッ
ト接続を提供し、ネットワーク媒体がケーブルを含む上
記(10)に記載のネットワーク。 (14)ネットワークが無線であり、ネットワーク媒体
が大気を含む上記(10)に記載のネットワーク。 (15)低電力事象が、ネットワーク・コンピュータの
クロック・ジェネレータを停止させるルーチンを呼び出
す上記(10)に記載のネットワーク。 (16)ウェークアップ事象が、クロック・ジェネレー
タをリセットするルーチンを呼び出す上記(10)に記
載のネットワーク。 (17)コンピュータ・ネットワークにおける電力消費
を管理する方法であって、低電力事象を実行することに
よって、電力面を介して電源から給電されるマザーボー
ドを含むネットワーク・コンピュータを強制的に低電力
モードにする段階と、ウェークアップ事象を実行して、
ネットワーク・コンピュータを低電力状態からフル電力
状態に移行させる段階とを含み、ウェークアップ事象
が、ネットワーク媒体を介してネットワークにインター
フェースされたサーバ・コンピュータから出されたウェ
ークアップ信号を含むことができる方法。 (18)低電力事象が、ネットワーク・コンピュータの
オン/オフ・ボタンを押す段階を含む上記(17)に記
載の方法。 (19)ウェークアップ事象が、ネットワーク・コンピ
ュータのモデムを介してネットワーク・コンピュータに
ウェークアップ信号を送る段階を含む上記(17)に記
載の方法。 (20)ネットワーク・コンピュータの低電力状態が、
ネットワーク・コンピュータのクロック・ジェネレータ
を停止する状態を含む上記(17)に記載の方法。
【図1】本発明の第1の応用例によるマザーボードの図
である。
である。
【図2】従来技術によるフラッシュ・メモリ装置の図で
ある。
ある。
【図3】本発明によるフラッシュ・メモリの図である。
【図4】本発明の第1の応用例による方法の流れ図であ
る。
る。
【図5】本発明の第1の応用例による方法の流れ図であ
る。
る。
【図6】本発明の第1の応用例によるコンピュータの切
開図である。
開図である。
【図7】本発明の第2の応用例によるマザーボードの図
である。
である。
【図8】本発明の第2の応用例による方法の流れ図であ
る。
る。
【図9】本発明の第2の応用例による方法の流れ図であ
る。
る。
【図10】図7によるネットワーク・コンピュータを含
むコンピュータ・ネットワークの図である。
むコンピュータ・ネットワークの図である。
【図11】本発明の第3の応用例によるマザーボードの
図である。
図である。
【図12】本発明の第3の応用例による方法の流れ図で
ある。
ある。
【図13】本発明の第4の応用例によるネットワーク・
コンピュータの簡略化したブロック図である。
コンピュータの簡略化したブロック図である。
【図14】本発明によるネットワークの図である。
【図15】本発明の第4の応用例による流れ図である。
【図16】本発明の第5の応用例によるコネクタの斜視
図である。
図である。
【図17】図16のコネクタの代表的回路の回路図であ
る。
る。
【図18】本発明の第5の応用例によるネットワーク・
インターフェースを含むマザーボードの簡略化した平面
図である。
インターフェースを含むマザーボードの簡略化した平面
図である。
【図19】本発明の第5の応用例によるネットワーク・
インターフェースを含むコンピュータの簡略化した図で
ある。
インターフェースを含むコンピュータの簡略化した図で
ある。
010 ブート・コード記憶装置 022a セクタ 022b セクタ 024a 入口点 024b 入口点 100 コンピュータ 102 マザーボード 104 プロセッサ 105 メモリ・コントローラ 106 コア・チップ 107 バス・ブリッジ 108 クロック・ジェネレータ 109 ホスト・バス 110 ブート・コード記憶装置 111 コネクタ 112 システム・メモリ 113 プリント回路基板 114 拡張スロット 116 コンパクト・フラッシュ・カード 117 コネクタ 118 ジャンパ・ブロック 119 ジャンパ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マクシモ・アギラー アメリカ合衆国78746 テキサス州オース チン モーパック 2301エス ナンバー 323 (72)発明者 ジョン・ウィリアム・ゴレル・ジュニア アメリカ合衆国78681 テキサス州ラウン ド・ロック ディープ・ウッド・ドライブ 501 (72)発明者 サンジャイ・グプタ アメリカ合衆国78759 テキサス州オース チン デュヴァル・ロード 3201 ナンバ ー324 (72)発明者 ジェイムズ・マイケル・スタッフォード アメリカ合衆国78664 テキサス州ラウン ド・ロック レッド・バッド・レーン 1060 ナンバー1060
Claims (20)
- 【請求項1】電力面を介して電源から給電されるマザー
ボードと、 マザーボードに取り付けられたクロック・ジェネレー
タ、プロセッサおよびシステム・メモリと、 周辺バスを介して前記プロセッサに結合されたネットワ
ーク・インターフェースとを含み、 ネットワーク・コンピュータが、低電力事象に応答して
低電力状態になり、かつウェークアップ事象に応答して
低電力状態からフル電力状態に移行するように構成さ
れ、ウェークアップ事象が、ネットワークを介してネッ
トワーク・コンピュータに結合されたサーバ・コンピュ
ータから出されたウェークアップ・コマンドを含むこと
ができ、ネットワーク・コンピュータの電力モードが、
サーバ・コンピュータによって管理可能であるネットワ
ーク・コンピュータ。 - 【請求項2】ネットワーク・コンピュータは、ディスク
・ベースの記憶装置がないが、コンパクト・フラッシュ
・カードを含むローカルな不揮発性記憶装置を含む請求
項1に記載のコンピュータ。 - 【請求項3】クロック・ジェネレータが、ネットワーク
・コンピュータがフル電力状態のときにプロセッサ用の
クロック信号を生成するように構成され、さらに低電力
状態でクロック信号を生成しないように構成された請求
項1に記載のコンピュータ。 - 【請求項4】ネットワーク・コンピュータが、周辺バス
によりプロセッサに結合された少なくとも1つの周辺機
器をさらに含み、周辺バス上の周辺機器がそれぞれ、ネ
ットワーク・コンピュータが低電力モードのとき電力管
理モードである請求項1に記載のコンピュータ。 - 【請求項5】周辺バスが、PCIバスを含む請求項4に
記載のコンピュータ。 - 【請求項6】ネットワーク・コンピュータの電力消費量
が、低電力状態で約25ワットより少なく、フル電力状
態で約250ワットよりも少ない請求項1に記載のコン
ピュータ。 - 【請求項7】低電力事象が、ネットワーク・コンピュー
タの前面パネルのオン/オフ・ボタンを押すことを含む
請求項1に記載のコンピュータ。 - 【請求項8】ウェークアップ事象が、コンピュータのオ
ン/オフ・ボタンを押すことを含むことができる請求項
1に記載のコンピュータ。 - 【請求項9】ウェークアップ事象が、LANウェークア
ップ事象を含むことができる請求項1に記載のコンピュ
ータ。 - 【請求項10】電力面を介して電源から給電されるマザ
ーボードと、マザーボードに取り付けられたクロック・
ジェネレータ、プロセッサおよびシステム・メモリとを
含むネットワーク・コンピュータと、周辺バスを介して
プロセッサに結合されたネットワーク・インターフェー
スとを含み、ネットワーク・コンピュータが、低電力事
象に応答して低電力状態になるように構成され、さらに
ウェークアップ事象に応答して低電力状態からフル電力
状態に移行するように構成され、ウェークアップ事象
が、ネットワーク媒体を介してネットワーク・コンピュ
ータに結合されたサーバ・コンピュータから出されたウ
ェークアップ信号を含むことができ、ネットワーク・コ
ンピュータの電力モードが、サーバ・コンピュータによ
って管理可能であり、 サーバ・コンピュータがネットワークを介してネットワ
ーク・コンピュータにインターフェースされ、サーバ・
コンピュータが、ネットワーク・コンピュータにウェー
クアップ信号を出すように構成されているコンピュータ
・ネットワーク。 - 【請求項11】ネットワーク・コンピュータは、ディス
ク・ベースの記憶装置がないが、コンパクト・フラッシ
ュ・カードを含むローカルな不揮発性記憶装置を含み、
さらにサーバ・コンピュータのローカルな不揮発性記憶
装置が、ディスク・ベースの記憶装置を含む請求項10
に記載のネットワーク。 - 【請求項12】サーバ・コンピュータのローカル不揮発
性記憶装置が、さらにコンパクト・フラッシュ・カード
を含む請求項11に記載のネットワーク。 - 【請求項13】ネットワーク・インターフェースがイー
サネット接続を提供し、ネットワーク媒体がケーブルを
含む請求項10に記載のネットワーク。 - 【請求項14】ネットワークが無線であり、ネットワー
ク媒体が大気を含む請求項10に記載のネットワーク。 - 【請求項15】低電力事象が、ネットワーク・コンピュ
ータのクロック・ジェネレータを停止させるルーチンを
呼び出す請求項10に記載のネットワーク。 - 【請求項16】ウェークアップ事象が、クロック・ジェ
ネレータをリセットするルーチンを呼び出す請求項10
に記載のネットワーク。 - 【請求項17】コンピュータ・ネットワークにおける電
力消費を管理する方法であって、 低電力事象を実行することによって、電力面を介して電
源から給電されるマザーボードを含むネットワーク・コ
ンピュータを強制的に低電力モードにする段階と、 ウェークアップ事象を実行して、ネットワーク・コンピ
ュータを低電力状態からフル電力状態に移行させる段階
とを含み、ウェークアップ事象が、ネットワーク媒体を
介してネットワークにインターフェースされたサーバ・
コンピュータから出されたウェークアップ信号を含むこ
とができる方法。 - 【請求項18】低電力事象が、ネットワーク・コンピュ
ータのオン/オフ・ボタンを押す段階を含む請求項17
に記載の方法。 - 【請求項19】ウェークアップ事象が、ネットワーク・
コンピュータのモデムを介してネットワーク・コンピュ
ータにウェークアップ信号を送る段階を含む請求項17
に記載の方法。 - 【請求項20】ネットワーク・コンピュータの低電力状
態が、ネットワーク・コンピュータのクロック・ジェネ
レータを停止する状態を含む請求項17に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/211,371 US6415387B1 (en) | 1998-12-14 | 1998-12-14 | Low power mode computer with simplified power supply |
US09/211371 | 1998-12-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000187535A true JP2000187535A (ja) | 2000-07-04 |
JP3301064B2 JP3301064B2 (ja) | 2002-07-15 |
Family
ID=22786661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33996199A Expired - Fee Related JP3301064B2 (ja) | 1998-12-14 | 1999-11-30 | 低電力モード・コンピュータ |
Country Status (7)
Country | Link |
---|---|
US (1) | US6415387B1 (ja) |
JP (1) | JP3301064B2 (ja) |
KR (1) | KR20000047984A (ja) |
CN (1) | CN1264082A (ja) |
GB (1) | GB2348524A (ja) |
SG (1) | SG91848A1 (ja) |
TW (1) | TW457416B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100405260C (zh) * | 2002-04-17 | 2008-07-23 | 微软公司 | 减少在联网电池供电设备中的空载功率开销 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100316647B1 (ko) * | 1998-07-30 | 2002-01-15 | 윤종용 | 웨이크 온 랜신호를 이용한 컴퓨터 시스템에서의 파워 제어방법및 그 장치 |
JP3637803B2 (ja) * | 1999-04-16 | 2005-04-13 | ミノルタ株式会社 | 機器管理装置、及び機器管理システム |
DE10050604A1 (de) * | 2000-10-12 | 2002-04-25 | Siemens Ag | Verfahren zum Starten einer Datenverarbeitungsanlage sowie zugehörige Komponenten |
US6848059B2 (en) * | 2001-04-30 | 2005-01-25 | Agere Systems Inc. | System and method for processing wake-up signals in a network |
US20030018593A1 (en) * | 2001-06-07 | 2003-01-23 | Lee Man Wei | Intelligent on/off button |
US7191141B2 (en) * | 2001-06-13 | 2007-03-13 | Ricoh Company, Ltd. | Automated management of development project files over a network |
US6915353B2 (en) * | 2001-08-01 | 2005-07-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for avoiding unnecessary computer peripheral calibration activities |
US6880095B2 (en) * | 2002-01-23 | 2005-04-12 | International Business Machines Corporation | Switching power planes of external device interfaces in a computing system in response to connection status |
US6748299B1 (en) | 2002-09-17 | 2004-06-08 | Ricoh Company, Ltd. | Approach for managing power consumption in buildings |
KR100481873B1 (ko) * | 2003-02-04 | 2005-04-11 | 삼성전자주식회사 | 절전모드를 갖는 매체 엑세스 제어기 |
JP4372450B2 (ja) | 2003-05-07 | 2009-11-25 | 株式会社日立製作所 | ストレージシステムの制御方法、ストレージシステム、及びストレージ装置 |
CN100409207C (zh) * | 2003-07-21 | 2008-08-06 | 光宝科技股份有限公司 | 可快速唤醒的无线信号接收装置及其方法 |
US20050097378A1 (en) * | 2003-07-29 | 2005-05-05 | Hwang Andrew S. | Method and system for power management in a gigabit Ethernet chip |
US7308675B2 (en) * | 2003-08-28 | 2007-12-11 | Ricoh Company, Ltd. | Data structure used for directory structure navigation in a skeleton code creation tool |
US7237224B1 (en) * | 2003-08-28 | 2007-06-26 | Ricoh Company Ltd. | Data structure used for skeleton function of a class in a skeleton code creation tool |
CN100367147C (zh) * | 2004-03-12 | 2008-02-06 | 技嘉科技股份有限公司 | 具检测基本输入输出***状态的工作时钟设定方法及装置 |
US7249269B1 (en) | 2004-09-10 | 2007-07-24 | Ricoh Company, Ltd. | Method of pre-activating network devices based upon previous usage data |
US7398408B2 (en) * | 2004-11-24 | 2008-07-08 | Conexant Systems, Inc. | Systems and methods for waking up wireless LAN devices |
US20070076747A1 (en) * | 2005-09-30 | 2007-04-05 | Amir Zinaty | Periodic network controller power-down |
US20070124684A1 (en) * | 2005-11-30 | 2007-05-31 | Riel Henri Han V | Automatic power saving in a grid environment |
US8799043B2 (en) * | 2006-06-07 | 2014-08-05 | Ricoh Company, Ltd. | Consolidation of member schedules with a project schedule in a network-based management system |
US20070288288A1 (en) * | 2006-06-07 | 2007-12-13 | Tetsuro Motoyama | Use of schedule editors in a network-based project schedule management system |
US8050953B2 (en) * | 2006-06-07 | 2011-11-01 | Ricoh Company, Ltd. | Use of a database in a network-based project schedule management system |
US8037243B1 (en) * | 2007-03-19 | 2011-10-11 | Emc Corporation | Installing data storage system software on disk drive systems |
DE102007057668A1 (de) * | 2007-11-30 | 2009-07-09 | Siemens Enterprise Communications Gmbh & Co. Kg | Elektronische Einrichtung mit reduzierbarem Energieverbrauch im Bereitschaftszustand |
US8171321B2 (en) * | 2007-12-26 | 2012-05-01 | Intel Corporation | Method and apparatus for cost and power efficient, scalable operating system independent services |
KR101022514B1 (ko) * | 2008-09-22 | 2011-03-18 | 고려대학교 산학협력단 | 컴퓨터 원격 부팅 방법 및 시스템 |
US8121958B2 (en) | 2009-06-08 | 2012-02-21 | Ricoh Company, Ltd. | Approach for determining alternative printing device arrangements |
DE112009004971T5 (de) | 2009-07-21 | 2012-08-30 | Hewlett-Packard Development Co., L.P. | Verriegelungsrelaissteuerschaltungsanordnung |
TWI395097B (zh) * | 2009-09-07 | 2013-05-01 | Zippy Tech Corp | Power supply with integrated power system |
JP5683313B2 (ja) * | 2011-02-16 | 2015-03-11 | キヤノン株式会社 | 情報処理装置、起動制御方法、及びプログラム |
KR101583557B1 (ko) * | 2015-04-14 | 2016-01-11 | (주)삼미디어텍 | 네트워크 통신을 통해 컴퓨터의 대기전원을 이용해서 전원을 제어하는 컴퓨터 전원 제어 pci 카드 및 그의 전원 제어방법 |
US10559351B2 (en) * | 2017-02-20 | 2020-02-11 | Texas Instruments Incorporated | Methods and apparatus for reduced area control register circuit |
KR20220097586A (ko) * | 2020-12-30 | 2022-07-08 | 삼성전자주식회사 | 메모리 모듈, 메인 보드, 및 서버 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62251832A (ja) * | 1986-04-23 | 1987-11-02 | Sharp Corp | 電子計算機システム |
JPH01251118A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | コンピューターシステム |
JPH10187302A (ja) * | 1996-12-26 | 1998-07-14 | Toshiba Corp | データ記憶システム及び同システムに適用する電力節約方法 |
JPH10507855A (ja) * | 1994-10-20 | 1998-07-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 遠隔ウェイクアップのためのシステムおよび方法 |
JPH10312370A (ja) * | 1997-05-12 | 1998-11-24 | Hitachi Ltd | 省電力機能を有するネットワークシステム |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5775335A (en) | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
JPH02201516A (ja) | 1989-01-31 | 1990-08-09 | Toshiba Corp | パワーセーブ方式 |
US5594426A (en) * | 1993-09-20 | 1997-01-14 | Hitachi, Ltd. | Network station and network management system |
JPH07115428A (ja) * | 1993-10-20 | 1995-05-02 | Hitachi Ltd | 遠隔電源制御方式 |
US5692197A (en) * | 1995-03-31 | 1997-11-25 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption in a computer network without sacrificing performance |
KR100381403B1 (ko) * | 1995-06-23 | 2003-07-18 | 칼소닉 칸세이 가부시끼가이샤 | 마이크로컴퓨터의웨이크업장치 |
US5809313A (en) | 1995-07-06 | 1998-09-15 | Sun Microsystems, Inc. | Method and apparatus for powering-on a computer-based system via a network interface |
KR0156802B1 (ko) * | 1995-11-07 | 1998-11-16 | 김광호 | 네트워크 하이버네이션 시스템 및 그 제어 방법 |
US5742833A (en) * | 1995-11-30 | 1998-04-21 | International Business Machines Corporation | Programmable power management system and method for network computer stations |
US5802305A (en) | 1996-05-17 | 1998-09-01 | Microsoft Corporation | System for remotely waking a sleeping computer in power down state by comparing incoming packet to the list of packets storing on network interface card |
US6195754B1 (en) * | 1997-01-28 | 2001-02-27 | Tandem Computers Incorporated | Method and apparatus for tolerating power outages of variable duration in a multi-processor system |
US6134668A (en) * | 1997-05-13 | 2000-10-17 | Micron Electronics, Inc. | Method of selective independent powering of portion of computer system through remote interface from remote interface power supply |
JPH11110089A (ja) * | 1997-10-06 | 1999-04-23 | Toshiba Corp | 計算機システムおよびその計算機システムで使用されるネットワーク制御装置 |
US5938771A (en) * | 1997-10-30 | 1999-08-17 | Advanced Micro Devices, Inc. | Apparatus and method in a network interface for enabling power up of a host computer using magic packet and on-now power up management schemes |
KR100524055B1 (ko) * | 1998-03-05 | 2006-01-27 | 삼성전자주식회사 | 원격지 웨이크 업 기능을 갖는 컴퓨터 시스템 및 컴퓨터 시스템의 원격 웨이크 업 방법 |
US6138241A (en) * | 1998-03-20 | 2000-10-24 | Leviton Manufacturing Co., Inc. | Apparatus for and method of inhibiting and overriding an electrical control device |
-
1998
- 1998-12-14 US US09/211,371 patent/US6415387B1/en not_active Expired - Fee Related
-
1999
- 1999-11-30 JP JP33996199A patent/JP3301064B2/ja not_active Expired - Fee Related
- 1999-12-02 SG SG9906091A patent/SG91848A1/en unknown
- 1999-12-08 KR KR1019990055656A patent/KR20000047984A/ko not_active Application Discontinuation
- 1999-12-09 CN CN99124765A patent/CN1264082A/zh active Pending
- 1999-12-10 TW TW088121662A patent/TW457416B/zh not_active IP Right Cessation
- 1999-12-13 GB GB9929278A patent/GB2348524A/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62251832A (ja) * | 1986-04-23 | 1987-11-02 | Sharp Corp | 電子計算機システム |
JPH01251118A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | コンピューターシステム |
JPH10507855A (ja) * | 1994-10-20 | 1998-07-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 遠隔ウェイクアップのためのシステムおよび方法 |
JPH10187302A (ja) * | 1996-12-26 | 1998-07-14 | Toshiba Corp | データ記憶システム及び同システムに適用する電力節約方法 |
JPH10312370A (ja) * | 1997-05-12 | 1998-11-24 | Hitachi Ltd | 省電力機能を有するネットワークシステム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100405260C (zh) * | 2002-04-17 | 2008-07-23 | 微软公司 | 减少在联网电池供电设备中的空载功率开销 |
Also Published As
Publication number | Publication date |
---|---|
JP3301064B2 (ja) | 2002-07-15 |
KR20000047984A (ko) | 2000-07-25 |
TW457416B (en) | 2001-10-01 |
GB9929278D0 (en) | 2000-02-02 |
GB2348524A (en) | 2000-10-04 |
US6415387B1 (en) | 2002-07-02 |
CN1264082A (zh) | 2000-08-23 |
SG91848A1 (en) | 2002-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3301064B2 (ja) | 低電力モード・コンピュータ | |
US6272628B1 (en) | Boot code verification and recovery | |
US6289449B1 (en) | Creating boot code image on a storage medium | |
US7430662B2 (en) | Techniques for initializing a device on an expansion card | |
US7447934B2 (en) | System and method for using hot plug configuration for PCI error recovery | |
KR100396460B1 (ko) | 하이버네이션 기능 지원 정보 처리 시스템, 그 제어 방법 및 기록 매체 | |
US5805882A (en) | Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port | |
JP4688821B2 (ja) | システム構成の遠隔修正のための方法および装置 | |
US6282596B1 (en) | Method and system for hot-plugging a processor into a data processing system | |
EP0644477B1 (en) | Personal computer with keyboard and auxiliary device emulation | |
US6158000A (en) | Shared memory initialization method for system having multiple processor capability | |
US7437575B2 (en) | Low power mode for device power management | |
US6453423B1 (en) | Computer remote power on | |
TW445416B (en) | Upgrade card for a computer system and method of operating the same | |
US20090132798A1 (en) | Electronic device and method for resuming from suspend-to-memory state thereof | |
US20190004818A1 (en) | Method of UEFI Shell for Supporting Power Saving Mode and Computer System thereof | |
JP3618878B2 (ja) | コンピュータシステムおよびバス接続方法 | |
JP2631085B2 (ja) | コンピュータのためのシステム管理モードアドレス訂正システムおよびコンピュータシステム | |
US6450832B1 (en) | Network connector for reduced EMI effects | |
JPH07271711A (ja) | コンピュータシステム | |
US6470457B1 (en) | Local permanent storage in network computer | |
KR0182632B1 (ko) | 클라이언트 서버 시스템 및 그 제어 방법 | |
JPH0644094A (ja) | 代替システム制御装置のエラーを検出するコンピュータ・システム | |
TW202338602A (zh) | 計算系統、電腦實施方法及電腦程式產品 | |
JP2022041324A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |