JP2000183988A - Demodulating circuit - Google Patents
Demodulating circuitInfo
- Publication number
- JP2000183988A JP2000183988A JP10358973A JP35897398A JP2000183988A JP 2000183988 A JP2000183988 A JP 2000183988A JP 10358973 A JP10358973 A JP 10358973A JP 35897398 A JP35897398 A JP 35897398A JP 2000183988 A JP2000183988 A JP 2000183988A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- reception
- switching
- state determination
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、主にデジタルデー
タを無線伝送するため、デジタル信号により振幅または
角度変調された伝送信号の復調回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a demodulation circuit for a transmission signal whose amplitude or angle has been modulated by a digital signal, mainly for wirelessly transmitting digital data.
【０００２】[0002]
【従来の技術】近年、秘話性の向上、ＩＳＤＮ網やコン
ピュータ等との親和性、周波数資源の有効利用等の観点
から、自動車電話に代表される移動体通信分野において
無線通信のデジタル化が進行している。デジタル移動無
線通信では、例えば我国のデジタルセルラ電話あるいは
デジタルコードレス電話の規格である（財）電波システ
ム開発センター標準規格ＲＣＲＳＴＤ−２７あるいは同
ＲＣＲＳＴＤ−２８に規定されているように、変調方式
としては差動符号化位相シフトキーイング（以下差動Ｐ
ＳＫという）の１種であるπ／４シフトＱＰＳＫが、ま
た多元接続方式としては１個の搬送波周波数（以下キャ
リアと言う）上を一定時間幅のタイムスロットと称する
単位に分割し、２個以上の無線チャネルを時分割で割り
当てて通信を行う時分割多元接続（以下ＴＤＭＡと言
う）がよく用いられる。また、差動ＰＳＫを用いたデジ
タル無線装置の受信部においては、復調方式として遅延
検波または同期検波が用いられる。2. Description of the Related Art In recent years, digitalization of wireless communication has been progressing in the mobile communication field represented by a car telephone from the viewpoint of improving confidentiality, affinity with an ISDN network or a computer, and effective use of frequency resources. are doing. In digital mobile radio communication, for example, as defined in the Radio System Development Center Standard Standard RCRSTD-27 or RCRSTD-28, which is the standard for digital cellular telephones or digital cordless telephones in Japan, the modulation scheme is different. Dynamic encoding phase shift keying (hereinafter referred to as differential P
The π / 4 shift QPSK, which is one type of SK, is divided into units called time slots of a fixed time width on one carrier frequency (hereinafter, referred to as a carrier) as a multiple access system, and two or more Time-division multiple access (hereinafter, referred to as TDMA) in which communication is performed by allocating wireless channels in a time-division manner. In a receiving section of a digital radio apparatus using differential PSK, delay detection or synchronous detection is used as a demodulation method.
【０００３】同期検波は遅延検波より構成がやや複雑と
なるがビット誤り率特性が優れており、例えば特開平６
−９０２６２号公報にπ／４シフトＱＰＳＫの同期検波
復調回路が開示されている。また同期検波による復調回
路は、入力信号である受信波をヘテロダイン混合回路に
より低い搬送周波数に変換された信号、すなわち中間周
波（ＩＦ）信号を再生搬送波で直交復調する方式がかつ
てはよく用いられた。しかし今日では上記特開平６−９
０２６２号公報に示されているように準同期検波、すな
わち受信信号の搬送波と周波数が等しく位相が非同期の
局部発信信号により直交検波して一旦ベースバンドへ変
換し、これをデジタル信号処理により復調する方式がよ
く用いられる。[0003] Synchronous detection has a slightly more complex configuration than delay detection, but has excellent bit error rate characteristics.
Japanese Patent Application Laid-Open No. 90262/1990 discloses a synchronous detection and demodulation circuit for π / 4 shift QPSK. As a demodulation circuit based on synchronous detection, a method in which a signal obtained by converting a received wave, which is an input signal, to a low carrier frequency by a heterodyne mixing circuit, that is, an intermediate frequency (IF) signal, is quadrature-demodulated with a reproduced carrier wave has been often used. . However, today, Japanese Patent Application Laid-Open No.
No. 0262, quasi-synchronous detection, that is, quadrature detection using a local oscillation signal having the same frequency as that of the carrier of the received signal and having an asynchronous phase, temporarily converting the signal to baseband, and demodulating the signal by digital signal processing. The method is often used.
【０００４】しかし、上記の従来の同期検波復調回路で
は、同期検波内の搬送波再生のローパスフィルタの過渡
応答により、雑音が無視できる十分な受信信号強度であ
ってもシンボル判定誤りが生じる。そこで、ローパスフ
ィルタの過渡応答の抑え込みを可能とした回路、例えば
特開平１０−２２４４１６号公報のような遅延検波と同
期検波を切り換え機能をもつ方式が開示されている。こ
の方法は、遅延検波での最終シンボルの位相がフィルタ
の初期位相となるのでフィルタの引き込みが短時間で行
えるという特徴をもつ。However, in the above-described conventional synchronous detection and demodulation circuit, a symbol determination error occurs due to the transient response of the low-pass filter for carrier recovery in the synchronous detection even if the received signal strength is sufficient to ignore the noise. In view of this, a circuit capable of suppressing the transient response of a low-pass filter, for example, a system having a function of switching between delay detection and synchronous detection as disclosed in Japanese Patent Application Laid-Open No. 10-224416 is disclosed. This method has the characteristic that the filter can be pulled in a short time because the phase of the last symbol in the differential detection becomes the initial phase of the filter.
【０００５】以下、図面を参照しながら従来の同期・遅
延検波切換機能を持つ復調回路について説明する。図７
は従来の同期・遅延検波切換機能を持つ復調回路の構成
図である。図７において、１は受信した変調信号をベー
スバンド信号に変換するために直交検波を行う直交検波
部、２は再生されたシンボル点のタイミングにて受信信
号を検波する同期検波部、３は１シンボル前の受信信号
で検波し位相差を求める遅延検波部、４は直交検波部１
から出力されるベースバンド信号からシンボル点のタイ
ミングを再生するシンボルクロック再生部、５は同期検
波部２もしくは遅延検波部３の検波出力のいずれかを選
択する検波切換部、６は検波切換部５への切換タイミン
グの制御を行う切換タイミング制御部、７は検波切換部
５から出力された検波位相から判定位相を導き、差動復
号化を行い、復調データを出力する再生データ部、８は
標準シンボルの数をカウントしているシンボルカウンタ
である。スロット初期では遅延検波にて動作をおこな
い、シンボルカウンタ８の値を参照することにより、シ
ンボル再生が安定と思われるシンボルタイミングにて同
期検波へ切換を行う。A conventional demodulation circuit having a synchronous / delay detection switching function will be described below with reference to the drawings. FIG.
FIG. 1 is a configuration diagram of a conventional demodulation circuit having a synchronous / delay detection switching function. In FIG. 7, reference numeral 1 denotes a quadrature detection unit that performs quadrature detection to convert a received modulated signal into a baseband signal; 2, a synchronous detection unit that detects a received signal at the timing of a reproduced symbol point; A delay detection section for detecting a phase difference by detecting the received signal before the symbol, and a quadrature detection section 4
A symbol clock reproducing unit for reproducing the timing of a symbol point from the baseband signal output from the base station, a detection switching unit 5 for selecting either the synchronous detection unit 2 or the detection output of the delay detection unit 3, and a detection switching unit 5 A switching timing control section 7 for controlling the switching timing to the switching section 7; a reproduction data section 7 for deriving a decision phase from the detection phase output from the detection switching section 5, performing differential decoding, and outputting demodulated data; This is a symbol counter that counts the number of symbols. At the beginning of the slot, the operation is performed by delay detection, and by referring to the value of the symbol counter 8, switching to synchronous detection is performed at symbol timing at which symbol reproduction is considered to be stable.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら上記の従
来の同期・遅延検波切換機能を持つ復調回路では、遅延
検波よりも同期検波のほうが性能が感度点にて理論上約
１ｄＢ程良いので、できるだけ早く同期検波に切り換え
るのが好ましい。しかし、同期検波においてはシンボル
クロック再生部４の再生状態を良好でなければ性能が劣
化するので、検波切換が早すぎるのも悪い結果を導いて
しまう。However, in the demodulation circuit having the conventional synchronous / delayed detection switching function, the performance of synchronous detection is theoretically better than that of delayed detection by about 1 dB at the sensitivity point. It is preferable to switch to synchronous detection. However, in the synchronous detection, if the reproduction state of the symbol clock reproduction unit 4 is not good, the performance is deteriorated, so that too early detection switching may lead to a bad result.
【０００７】このため従来は、シンボルクロックを完全
に再生できるように、受信状態に関係なく、プリアンブ
ルパターンなどの再生しやすいパターンを十分に受信す
るため、検波切換が遅くなるよう固定のタイミングにて
切換を行っている。この結果、受信状態が良好の時、理
想状態よりも性能が劣化してしまい、符号誤り率特性が
理論特性より劣化するという問題点があった。[0007] For this reason, conventionally, in order to fully reproduce the symbol clock, regardless of the reception state, a sufficiently easy-to-reproduce pattern such as a preamble pattern is sufficiently received. Switching is in progress. As a result, when the reception state is good, there is a problem that the performance is deteriorated compared to the ideal state, and the bit error rate characteristic is deteriorated from the theoretical characteristic.
【０００８】したがって本発明は、同期検波の性能を最
大限に引き上げることができ、結果的に受信機の受信性
能を向上させ符号誤り率特性を改善できる復調回路を提
供することを目的とする。Accordingly, an object of the present invention is to provide a demodulation circuit capable of maximizing the performance of synchronous detection and consequently improving the reception performance of a receiver and improving the bit error rate characteristics.
【０００９】[0009]
【課題を解決するための手段】本発明の復調回路は、同
期・遅延検波切換機能を持つ復調部において、受信状態
を判定する受信状態判定部を有し、この受信状態判定部
にて判定された状態によって、最良の復調動作を行える
よう動的に同期・遅延検波の切換のタイミングを変化さ
せるようにした。The demodulation circuit according to the present invention has a receiving state determining section for determining a receiving state in a demodulating section having a synchronous / delay detection switching function. Depending on the state, the timing of switching between synchronization and differential detection is dynamically changed so that the best demodulation operation can be performed.
【００１０】この構成により、同期検波の性能を最大限
に引き上げることができ、結果的に受信機の受信性能を
向上させ符号誤り率特性を改善できる復調回路を実現で
きる。With this configuration, the performance of synchronous detection can be maximized, and as a result, a demodulation circuit that can improve the reception performance of the receiver and improve the bit error rate characteristics can be realized.
【００１１】[0011]
【発明の実施の形態】請求項１に記載の発明は、同期・
遅延検波切換機能を持つ復調部において、受信状態を判
定する受信状態判定部を有し、この受信状態判定部にて
判定された状態によって、最良の復調動作を行えるよう
動的に同期・遅延検波の切換のタイミングを変化させる
ことを特徴とするものであり、この構成により、受信状
態が良好な時は同期検波への切り換えを早く行い、より
性能の高い検波動作をおこなうことができ、受信状態に
応じて検波切り換えのタイミングを変更することによ
り、受信性能の向上が図れる。DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention described in claim 1 is a synchronous
A demodulation unit having a delay detection switching function includes a reception state determination unit that determines a reception state. According to the state determined by the reception state determination unit, dynamic synchronization / delay detection is performed so that the best demodulation operation can be performed. This configuration is characterized in that the switching timing is changed, and when the reception state is good, the switching to the synchronous detection is performed quickly, and the detection operation with higher performance can be performed. The reception performance can be improved by changing the detection switching timing in accordance with the timing.
【００１２】請求項２に記載の発明は、請求項１に記載
の発明において、前記受信状態判定部は、復調部から出
力された再生データのユニークワードを検出するユニー
クワード検出部と、受信波の進み・遅れの状態を判別す
る受信波進み／遅れ状態判定部により構成され、前記受
信波進み／遅れ状態判定部の結果によって切換タイミン
グ制御部により検波切換を制御することを特徴とするも
のであり、この構成により、受信波が標準のタイミング
に対して進んだ状態にて復調している場合は、検波切換
を進みシンボル分だけはやく切り換え、標準のタイミン
グに対して遅れた状態にて復調している場合は、遅れシ
ンボル分だけおそく切り換えを動的に行うことにより、
固定の切り換えタイミングと比較して最適な切り換えを
行うことができ、受信性能の向上が図れる。According to a second aspect of the present invention, in the first aspect of the invention, the reception state determination section includes a unique word detection section for detecting a unique word of the reproduced data output from the demodulation section, And a detection timing control unit that controls the detection switching by a switching timing control unit based on the result of the reception wave advance / delay state determination unit. With this configuration, if the received wave is demodulated in a state advanced with respect to the standard timing, the detection switching is performed, the detection is switched quickly for the symbol, and the demodulation is performed in a state delayed with respect to the standard timing. In this case, by dynamically switching only for the delay symbol,
Optimal switching can be performed as compared with the fixed switching timing, and the reception performance can be improved.
【００１３】請求項３に記載の発明は、請求項２に記載
の発明において、前記受信状態判定部は、受信強度を検
知する受信強度検知部と、受信強度の状態判定を行う受
信強度状態判定部により構成され、受信強度により前記
切換タイミング制御部により検波切換を制御することを
特徴とするものであり、この構成により、受信スロット
の受信強度が低い場合、Ｃ／Ｎが悪化し、復調部の検波
出力データは誤りが発生しており、復調部の動作が不安
定であるとみなし、多くのプリアンブルビットを受信し
た後に同期検波への切り換えを行い、電界強度が高い場
合は、復調部の安定がしているとみなし、同期検波へ切
換を早くおこなうことにより、受信性能の向上が図れ
る。According to a third aspect of the present invention, in the second aspect of the present invention, the reception state determination unit includes a reception intensity detection unit that detects reception intensity, and a reception intensity state determination unit that determines a reception intensity state. The switching timing control unit controls the detection switching based on the reception intensity. When the reception intensity of the reception slot is low, the C / N deteriorates and the demodulation unit In the detection output data of, an error has occurred, the operation of the demodulation unit is considered to be unstable, switching to synchronous detection is performed after receiving many preamble bits, and when the electric field strength is high, the demodulation unit By assuming that the signal is stable and quickly switching to synchronous detection, the reception performance can be improved.
【００１４】本発明の請求項４に記載の発明は、請求項
２に記載の発明において、前記受信状態判定部は、位相
または周波数変調された受信信号から再生シンボルクロ
ックを発生するシンボルクロック再生部の再生状態を判
定するシンボルクロック再生状態判定部により構成さ
れ、前記シンボルクロック再生状態判定部が判定したシ
ンボルクロック再生状態により前記切換タイミング制御
部によりシンボル毎に切換判定を行い、検波切換を制御
することを特徴とするものであり、この構成により、シ
ンボルクロック再生状態が不安定である、例えばシンボ
ルクロック再生部に内蔵されてるデジタルＰＬＬがアン
ロックの場合、復調部の動作が不安定であるとみなし、
同期検波への切り換えを行わず、デジタルＰＬＬがロッ
クされた時点にて同期検波への切り換えを行うとこによ
り、受信性能の向上が図れる。According to a fourth aspect of the present invention, in the second aspect of the present invention, the receiving state determining section generates a reproduced symbol clock from a phase- or frequency-modulated received signal. The switching timing control section performs switching determination for each symbol based on the symbol clock reproduction state determined by the symbol clock reproduction state determination section, and controls detection switching. With this configuration, the symbol clock reproduction state is unstable. For example, when the digital PLL incorporated in the symbol clock reproduction unit is unlocked, the operation of the demodulation unit is unstable. Deemed,
By switching to synchronous detection when the digital PLL is locked without switching to synchronous detection, reception performance can be improved.
【００１５】請求項５に記載の発明は、請求項２に記載
の発明において、前記受信状態判定部は、判定されたシ
ンボルの位相である判定位相信号と検波器より出力され
た検波位相との差分をとる位相誤差検出部と、位相誤差
の状態判定を行う位相誤差状態判定部により構成され、
位相誤差部の出力値により前記切換タイミング制御部に
よりシンボル毎に切換判定を行い、検波切換を制御する
ことを特徴とするものであり、この構成により、位相誤
差が大きい場合、Ｃ／Ｎが悪化し復調部の検波出力デー
タは誤りが発生しており、再生シンボルクロックの再生
状態が悪化しているとみなし、同期検波への切り換えを
行わず、位相誤差が小さくなった時点にて、同期検波へ
切換を行うことにより、受信性能の向上が図れる。According to a fifth aspect of the present invention, in the second aspect of the present invention, the reception state determination section determines a difference between a determination phase signal which is a phase of the determined symbol and a detection phase output from the detector. A phase error detection unit that takes a difference, and a phase error state determination unit that determines the state of the phase error,
The switching timing control unit performs switching determination for each symbol based on the output value of the phase error unit, and controls detection switching. With this configuration, when the phase error is large, C / N deteriorates. Assuming that the error has occurred in the detection output data of the demodulation section and that the reproduction state of the reproduction symbol clock has deteriorated, the switching to the synchronous detection is not performed, and when the phase error becomes small, the synchronous detection is performed. By switching to, the reception performance can be improved.
【００１６】（実施の形態１）図１は本発明の実施の形
態１における同期検波回路の構成図であり、図２は同Ｐ
ＨＳシステムにおける制御チャンネルのスロット内シン
ボル構成図である。(Embodiment 1) FIG. 1 is a configuration diagram of a synchronous detection circuit according to Embodiment 1 of the present invention, and FIG.
FIG. 3 is a diagram illustrating a symbol configuration in a slot of a control channel in the HS system.
【００１７】図１において１は直交検波部、２は同期検
波部、３は遅延検波部、４はシンボルクロック再生部、
５は検波切換部、６は切換タイミング制御部、７は再生
データ部、８はシンボルカウンタで、これらは図７の従
来の技術のものと同様のものである。９は受信状態判定
部で、種々の受信要素により受信した状態の良否を判定
するものである。In FIG. 1, 1 is a quadrature detector, 2 is a synchronous detector, 3 is a delay detector, 4 is a symbol clock recovery unit,
Reference numeral 5 denotes a detection switching unit, 6 denotes a switching timing control unit, 7 denotes a reproduction data unit, and 8 denotes a symbol counter, which are the same as those in the prior art shown in FIG. Reference numeral 9 denotes a reception state determination unit which determines the quality of the state received by various reception elements.
【００１８】図２において、２１はＰＨＳシステムの制
御チャンネル内の１シンボルで構成されるスロットの開
始シンボルであるスタートシンボル、２２は復調のトレ
ーニング信号として使用する３１シンボルで構成される
プリアンブル、２３はスロットの同期をとる１６シンボ
ルで構成されるユニークワード、２４は着識別符号、発
識別符号などの制御情報を含んだ５４シンボルで構成さ
せる制御信号である。また、Ａは検波切換信号の切換タ
イミングである。In FIG. 2, reference numeral 21 denotes a start symbol which is a start symbol of a slot formed by one symbol in a control channel of the PHS system, 22 denotes a preamble formed by 31 symbols used as a demodulation training signal, and 23 denotes a preamble. A unique word consisting of 16 symbols for synchronizing slots, and 24 is a control signal composed of 54 symbols including control information such as a destination identification code and a calling identification code. A is a switching timing of the detection switching signal.
【００１９】以上のように構成された同期検波回路につ
いて、以下その動作を説明する。受信した変調信号を直
交検波部１によりベースバンド信号に変換する。そのベ
ースバンドから同期検波部２および遅延検波部３により
それぞれ検波位相を導く。それぞれの検波位相は検波切
換部５によって選択され、選択制御信号は切換タイミン
グ制御部６が出力する。The operation of the synchronous detection circuit configured as described above will be described below. The received modulated signal is converted into a baseband signal by the quadrature detector 1. A detection phase is derived from the baseband by the synchronous detection unit 2 and the delay detection unit 3, respectively. Each detection phase is selected by the detection switching unit 5, and the selection control signal is output by the switching timing control unit 6.
【００２０】選択制御信号は、現在受信している状態の
良否を判定する受信状態判定部９の判定結果と、シンボ
ルクロックカウンタ８のカウント値の２つの要素を検波
切換タイミング制御部６が参照、演算することにより行
う。例えば、ＰＨＳシステムにおいて、受信状態判定部
９の判定結果が良好の場合、図２の切換タイミングＡを
プリアンブル２２を数シンボル受信した後とするよう
に、切換タイミング制御部６により同期検波へ切り換え
る。また、受信状態判定部９の判定結果が悪化と判定し
た場合、図２の切換タイミングＡをプリアンブル２２の
多数のシンボル受信した後とするように、切換タイミン
グ制御部６により同期検波へ切り換える。つまり、さま
ざまな影響を受けやすい無線通信において、その受信状
態に応じて切換タイミングを動的に変化させることがで
きる。The detection switching timing control unit 6 refers to two elements of the selection control signal: a determination result of the reception state determination unit 9 for determining whether the current reception state is good and a count value of the symbol clock counter 8. This is performed by calculation. For example, in the PHS system, when the determination result of the reception state determination unit 9 is good, the switching timing control unit 6 switches to synchronous detection so that the switching timing A in FIG. 2 is set after receiving several symbols of the preamble 22. When the determination result of the reception state determination unit 9 is determined to be deteriorated, the switching timing control unit 6 switches to synchronous detection so that the switching timing A in FIG. 2 is set after the reception of many symbols of the preamble 22. That is, in wireless communication that is easily affected by various effects, the switching timing can be dynamically changed according to the reception state.
【００２１】（実施の形態２）本実施の形態２は、実施
の形態１における受信状態判定部９を受信波進み／遅れ
状態判定部によって構成したものである。(Embodiment 2) In Embodiment 2, the reception state judgment section 9 in Embodiment 1 is constituted by a reception wave advance / delay state judgment section.
【００２２】図３は本発明の実施の形態２における受信
波進み／遅れ状態判定部の構成図である。図３におい
て、６は切換タイミング制御部で、これは図７の従来の
技術のものと同様のものである。３１は時分割多次元接
続装置で、特定の割り当てられた時間帯のみ復調部の出
力である復調信号の送り出し通信を行う装置である。３
２はユニークワード検出部で、送信、受信側との同期を
とるためにＴＤＭＡ（時分割多元接続）通信ではユニー
クワードを使用するが、そのユニークワードを検出する
もので、デジタル相関器で構成される。３３は受信波進
み／遅れ状態判定部で、基準シンボルカウンタとユニー
クワード検出部３２の検出信号からされた受信シンボル
カウンタを有し、この２つのカウンタの値の差によりス
ロット毎に現在受信しているスロットが進みの状態か遅
れの状態かを判定する。切換タイミング制御部６は、検
波切換部５への検波切換タイミングを制御し、受信波進
み／遅れ状態判定部３３の結果によって切換を行うか否
かを決定する。FIG. 3 is a configuration diagram of a reception wave advance / delay state determination unit according to Embodiment 2 of the present invention. In FIG. 3, reference numeral 6 denotes a switching timing control unit, which is similar to that of the prior art shown in FIG. Reference numeral 31 denotes a time-division multi-dimensional connection device for sending out a demodulated signal, which is an output of the demodulation section, only in a specific assigned time zone. 3
Reference numeral 2 denotes a unique word detection unit which uses a unique word in TDMA (time division multiple access) communication to synchronize with the transmitting and receiving sides, and detects the unique word, and is configured by a digital correlator. You. Reference numeral 33 denotes a reception wave advance / delay state determination unit, which has a reference symbol counter and a reception symbol counter obtained from a detection signal of the unique word detection unit 32, and receives a current reception for each slot based on a difference between the values of the two counters. It is determined whether the current slot is in a leading or lagging state. The switching timing control unit 6 controls the detection switching timing to the detection switching unit 5, and determines whether or not to perform switching based on the result of the reception wave advance / delay state determination unit 33.
【００２３】以上のように構成された受信波進み／遅れ
状態判定部について、以下その動作を説明する。時分割
多次元接続装置３１によって時分割されたフレームを作
り、ユニークワード検出部３２により、そのフレーム中
のユニークワードの検出を行う。ユニークワード検出部
３２はユニークワード検出タイミング信号を受信波進み
／遅れ状態判定部３３へ出力する。The operation of the reception wave advance / delay state determination unit configured as described above will be described below. A time-division frame is created by the time-division multidimensional connection device 31, and a unique word detection unit 32 detects a unique word in the frame. The unique word detection unit 32 outputs a unique word detection timing signal to the reception wave advance / delay state determination unit 33.
【００２４】受信波進み／遅れ状態判定部３３はユニー
クワード検出タイミング信号をトリガとし受信シンボル
カウンタを読みとり、基準シンボルカウンタとの値を比
較し、スロット標準位置に対して受信波の進み／遅れの
シンボル数を演算する。その演算された値により標準検
波切り換えタイミングから切り換えを早める、もしくは
遅らせるように、受信状態判定部９は切換タイミング制
御部６へ切換の指示を行なう。The reception wave advance / delay state determination section 33 reads the reception symbol counter using the unique word detection timing signal as a trigger, compares the value with the reference symbol counter, and determines the advance / delay of the reception wave with respect to the slot standard position. Calculate the number of symbols. The reception state determination unit 9 instructs the switching timing control unit 6 to perform switching so as to advance or delay the switching from the standard detection switching timing based on the calculated value.
【００２５】（実施の形態３）本実施の形態３は、実施
の形態１において受信状態判定部９を受信強度検知部
と、受信強度状態判定部によって構成したものである。(Embodiment 3) In Embodiment 3, the reception state determination section 9 in Embodiment 1 is constituted by a reception intensity detection section and a reception intensity state determination section.
【００２６】図４は本発明の実施の形態３における受信
状態判定部の構成図である。図４において、６は切換タ
イミング制御部で、これは図７の従来の技術のものと同
様のものである。４１は受信強度検出部で、受信信号か
ら受信強度、例えばＲＳＳＩ（Ｒｅｃｅｉｖｅｄ Ｓｉ
ｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ）値
を導き出す。４２は受信強度しきい値設定メモリで、受
信強度のしきい値を設定する。４３は受信強度しきい判
定部で、受信強度検出部４１の値と受信強度しきい値設
定メモリ４２の値との比較を行う。切換タイミング制御
部６は、検波切換部５への検波切換タイミングを制御
し、受信強度しきい判定部４３の結果によって切換を行
うか否かを決定する。FIG. 4 is a configuration diagram of a reception state determination unit according to Embodiment 3 of the present invention. In FIG. 4, reference numeral 6 denotes a switching timing control unit, which is the same as that of the prior art shown in FIG. Reference numeral 41 denotes a reception intensity detection unit which receives a reception intensity from a reception signal, for example, an RSSI (Received Si).
Gnal Strength Indicator) is derived. Reference numeral 42 denotes a reception intensity threshold value setting memory for setting a threshold value of the reception intensity. Reference numeral 43 denotes a reception intensity threshold determination unit which compares the value of the reception intensity detection unit 41 with the value of the reception intensity threshold setting memory 42. The switching timing control section 6 controls the detection switching timing to the detection switching section 5 and determines whether or not to perform switching based on the result of the reception intensity threshold determination section 43.
【００２７】以上のように構成された受信強度検知部と
受信強度状態判定部について、以下その動作を説明す
る。受信強度検出部４１によって受信強度を導きだしそ
の受信強度が受信強度しきい値設定メモリ４２の値を超
えてるかを受信強度しきい判定部４３によって判定す
る。しきいを越えていた場合、シンボルクロック再生部
４はクロックの再生状態が良好であるとみなし、切換タ
イミング制御部６へ切り換えの指示を行う。しきいを越
えていない場合、シンボルクロック再生部４はクロック
再生状態がまだ完全ではないとみなし、受信状態判定部
９は切換タイミング制御部６へ切換の指示を行わない。The operation of the reception strength detection unit and the reception strength state determination unit configured as described above will be described below. The reception intensity detection unit 41 derives the reception intensity, and the reception intensity threshold determination unit 43 determines whether the reception intensity exceeds the value of the reception intensity threshold setting memory 42. If the threshold has been exceeded, the symbol clock reproducing unit 4 considers that the clock reproduction state is good and instructs the switching timing control unit 6 to switch. If the threshold is not exceeded, the symbol clock recovery unit 4 determines that the clock recovery state is not yet complete, and the reception state determination unit 9 does not instruct the switching timing control unit 6 to switch.
【００２８】（実施の形態４）本実施の形態４は、実施
の形態１において受信状態判定部９をシンボルクロック
再生状態判定部によって構成したものである。(Embodiment 4) In Embodiment 4, the reception state determination section 9 in Embodiment 1 is constituted by a symbol clock reproduction state determination section.
【００２９】図５は本発明の実施の形態４における受信
状態判定部の構成図である。図５において、４はシンボ
ルクロック再生部、６は切換タイミング制御部で、これ
らは図７の従来の技術のものと同様のものである。５１
は再生シンボルクロック位相ずれ判定部で、位相の引き
込み動作が完了してるかを判定する。FIG. 5 is a configuration diagram of a reception state determination unit according to Embodiment 4 of the present invention. In FIG. 5, reference numeral 4 denotes a symbol clock reproducing unit, and reference numeral 6 denotes a switching timing control unit, which are the same as those of the prior art shown in FIG. 51
Is a reproduced symbol clock phase shift judging unit, which judges whether or not the phase pull-in operation is completed.
【００３０】以上のように構成されたシンボルクロック
再生状態判定部について、以下その動作を説明する。シ
ンボルクロック再生部４は受信信号、あるいはベースバ
ンド信号を入力とするクロック再生を行う。シンボルク
ロック再生部４によって発生したシンボルクロックは再
生シンボルクロック位相ずれ判定部５１に入力され、シ
ンボルクロック再生部４の引き込み動作が完了して、位
相ずれの有無を判定する。たとえば、受信状態が悪く再
生されたシンボルクロックにジッタが多く発生して引き
込み動作が完了していない場合、再生シンボルクロック
位相ずれ判定部５１はシンボル毎に位相ずれがあると判
定する。ここで、再生シンボルクロック位相ずれ判定部
５１が位相ずれ無しと判定したとき、切換タイミング制
御部６へ切換の指示を行う。位相ずれ有と判定した場合
は、切換タイミング制御部６へ切換の指示を行なわな
い。The operation of the symbol clock reproduction state judging unit configured as described above will be described below. The symbol clock recovery unit 4 performs clock recovery using a received signal or a baseband signal as input. The symbol clock generated by the symbol clock reproducing unit 4 is input to the reproduced symbol clock phase shift determining unit 51, and the pull-in operation of the symbol clock reproducing unit 4 is completed to determine whether there is a phase shift. For example, when the received signal is not good and the reproduced symbol clock has a lot of jitter and the pull-in operation is not completed, the reproduced symbol clock phase shift determining unit 51 determines that there is a phase shift for each symbol. Here, when the reproduced symbol clock phase shift determining section 51 determines that there is no phase shift, the switching timing control section 6 is instructed to switch. When it is determined that there is a phase shift, the switching timing control unit 6 is not instructed to switch.
【００３１】（実施の形態５）本実施の形態５は、実施
の形態１において受信状態判定部９を位相誤差検出部と
位相誤差しきい判定部によって構成したものである。(Embodiment 5) In Embodiment 5, the reception state judging section 9 in Embodiment 1 is constituted by a phase error detecting section and a phase error threshold judging section.
【００３２】図６は、本発明の実施の形態５における受
信状態判定部の構成図であって、位相誤差検出部と位相
誤差しきい判定部と位相誤差しきい値メモリの一例を示
すものである。図６において、６は切換タイミング制御
部で、これは図７の従来の技術のものと同様のものであ
る。６１は位相誤差検出部で、検波された位相信号とそ
の位相信号の判定結果である判定位相信号との差分をと
る。６２は位相誤差しきい値設定メモリで、位相誤差の
しきい値を設定する。６３は位相誤差しきい判定部で、
位相誤差検出部６１の値と位相誤差しきい値設定メモリ
６２の値との比較を行う。切換タイミング制御部６は、
検波切換部５への検波切換タイミングを制御し、位相誤
差しきい判定部６３の結果によって切換を行うか否かを
決定する。FIG. 6 is a block diagram of a receiving state determining unit according to the fifth embodiment of the present invention, showing an example of a phase error detecting unit, a phase error threshold determining unit, and a phase error threshold value memory. is there. In FIG. 6, reference numeral 6 denotes a switching timing control unit, which is the same as that of the prior art shown in FIG. Reference numeral 61 denotes a phase error detection unit that calculates a difference between the detected phase signal and a determination phase signal that is a determination result of the phase signal. Reference numeral 62 denotes a phase error threshold value setting memory for setting a threshold value of the phase error. 63 is a phase error threshold determination unit,
The value of the phase error detector 61 is compared with the value of the phase error threshold value setting memory 62. The switching timing control unit 6
The detection switching timing to the detection switching unit 5 is controlled, and whether or not to perform switching is determined based on the result of the phase error threshold determination unit 63.
【００３３】以上のように構成された位相誤差検出部と
位相誤差状態判定部について、以下その動作を説明す
る。位相誤差検出部６１によって検波された位相信号と
その位相信号の判定結果である判定位相信号との差分を
とり位相誤差を導きだし、その位相誤差が位相誤差しき
い値設定メモリ６２の値を超えているかをシンボル毎に
位相誤差しきい判定部６３によって判定する。しきいを
越えていた場合、シンボルクロック再生部４はクロック
の再生状態が良好であるとみなし、切換タイミング制御
部６へ切り換えの指示を行う。しきいを越えていない場
合、シンボルクロック再生部４はクロック再生状態がま
だ完全ではないとみなし、受信状態判定部９は切換タイ
ミング制御部６へ切換の指示を行わない。The operation of the phase error detecting section and the phase error state judging section configured as described above will be described below. The difference between the phase signal detected by the phase error detection unit 61 and the determination phase signal which is the determination result of the phase signal is derived to derive a phase error, and the phase error exceeds the value of the phase error threshold value setting memory 62. Is determined by the phase error threshold determination unit 63 for each symbol. If the threshold has been exceeded, the symbol clock reproducing unit 4 considers that the clock reproduction state is good and instructs the switching timing control unit 6 to switch. If the threshold is not exceeded, the symbol clock recovery unit 4 determines that the clock recovery state is not yet complete, and the reception state determination unit 9 does not instruct the switching timing control unit 6 to switch.
【００３４】[0034]
【発明の効果】以上説明したように本発明によれば、同
期検波回路にて受信状態判定部を用いることにより、現
在受信している状態に応じて動的にシンボル単位での検
波切り換えが可能であるため、同期検波の性能を最大限
に活かすことができるため、優れた受信機の復調回路を
実現できる。As described above, according to the present invention, by using the reception state determination unit in the synchronous detection circuit, it is possible to dynamically switch the detection in units of symbols according to the current reception state. Therefore, since the performance of synchronous detection can be maximized, an excellent demodulation circuit of the receiver can be realized.
【図１】本発明の実施の形態１における同期検波回路の
構成図FIG. 1 is a configuration diagram of a synchronous detection circuit according to a first embodiment of the present invention.
【図２】本発明の実施の形態１におけるＰＨＳシステム
における制御チャンネルのスロット内シンボル構成図FIG. 2 is a diagram showing a symbol configuration in a slot of a control channel in the PHS system according to the first embodiment of the present invention.
【図３】本発明の実施の形態２における受信波進み／遅
れ状態判定部の構成図FIG. 3 is a configuration diagram of a reception wave advance / delay state determination unit according to Embodiment 2 of the present invention.
【図４】本発明の実施の形態３における受信状態判定部
の構成図FIG. 4 is a configuration diagram of a reception state determination unit according to Embodiment 3 of the present invention.
【図５】本発明の実施の形態４における受信状態判定部
の構成図FIG. 5 is a configuration diagram of a reception state determination unit according to Embodiment 4 of the present invention.
【図６】本発明の実施の形態５における受信状態判定部
の構成図FIG. 6 is a configuration diagram of a reception state determination unit according to Embodiment 5 of the present invention.
【図７】従来の同期・遅延検波切換機能を持つ復調回路
の構成図FIG. 7 is a configuration diagram of a conventional demodulation circuit having a synchronous / delay detection switching function.
１ 直交検波部 ２ 同期検波部 ３ 遅延検波部 ４ シンボルクロック再生部 ５ 検波切換部 ６ 切換タイミング制御部 ７ 再生データ部 ８ シンボルカウンタ ９ 受信状態判定部 ２１ スタートシンボル ２２ プリアンブル ２３ ユニークワード ２４ 制御信号 ３３ 受信波進み／遅れ状態判定部 ４３ 受信強度しきい判定部 ５１ 再生シンボルクロック位相ずれ判定部 ６３ 位相誤差しきい判定部 DESCRIPTION OF SYMBOLS 1 Quadrature detection part 2 Synchronous detection part 3 Delay detection part 4 Symbol clock recovery part 5 Detection switching part 6 Switching timing control part 7 Reproduction data part 8 Symbol counter 9 Reception state judgment part 21 Start symbol 22 Preamble 23 Unique word 24 Control signal 33 Received wave advance / delay state determination unit 43 Received intensity threshold determination unit 51 Reconstructed symbol clock phase shift determination unit 63 Phase error threshold determination unit
Claims (5)
いて、受信状態を判定する受信状態判定部を有し、この
受信状態判定部にて判定された状態によって、最良の復
調動作を行えるよう動的に同期・遅延検波の切換のタイ
ミングを変化させることを特徴とする復調回路。1. A demodulation section having a synchronous / delay detection switching function, comprising a reception state determination section for determining a reception state, and performing the best demodulation operation according to the state determined by the reception state determination section. A demodulation circuit characterized by dynamically changing the timing of switching between synchronous and differential detection.
れた再生データのユニークワードを検出するユニークワ
ード検出部と、受信波の進み・遅れの状態を判別する受
信波進み／遅れ状態判定部により構成され、前記受信波
進み／遅れ状態判定部の結果によって切換タイミング制
御部により検波切換を制御することを特徴とする請求項
１記載の復調回路。2. The reception state determination section includes: a unique word detection section for detecting a unique word of the reproduction data output from the demodulation section; and a reception wave advance / delay state determination for determining the advance / delay state of the reception wave. 2. The demodulation circuit according to claim 1, wherein the detection timing is controlled by a switching timing control unit based on a result of the reception wave advance / delay state determination unit.
る受信強度検知部と、受信強度の状態判定を行う受信強
度状態判定部により構成され、受信強度により前記切換
タイミング制御部により検波切換を制御することを特徴
とする請求項２記載の復調回路。3. The reception state determination unit includes a reception intensity detection unit that detects reception intensity, and a reception intensity state determination unit that determines the reception intensity state, and performs detection switching by the switching timing control unit based on reception intensity. 3. The demodulation circuit according to claim 2, wherein
変調された受信信号から再生シンボルクロックを発生す
るシンボルクロック再生部の再生状態を判定するシンボ
ルクロック再生状態判定部により構成され、前記シンボ
ルクロック再生状態判定部が判定したシンボルクロック
再生状態により前記切換タイミング制御部により検波切
換を制御することを特徴とする請求項２記載の復調回
路。4. The symbol clock reproduction state determination section for determining a reproduction state of a symbol clock reproduction section that generates a reproduction symbol clock from a phase- or frequency-modulated reception signal, wherein the symbol clock reproduction state determination section includes: 3. The demodulation circuit according to claim 2, wherein detection switching is controlled by the switching timing control unit based on the symbol clock reproduction state determined by the reproduction state determination unit.
ルの位相である判定位相信号と検波器より出力された検
波位相との差分をとる位相誤差検出部と、位相誤差の状
態判定を行う位相誤差状態判定部により構成され、位相
誤差部の出力値により前記切換タイミング制御部により
検波切換を制御することを特徴とする請求項２記載の復
調回路。5. A reception state determination section for determining a phase error state, wherein the phase error detection section calculates a difference between a determination phase signal that is a phase of a determined symbol and a detection phase output from a detector. 3. The demodulation circuit according to claim 2, comprising a phase error state determination unit, wherein the switching timing control unit controls detection switching based on an output value of the phase error unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10358973A JP2000183988A (en) | 1998-12-17 | 1998-12-17 | Demodulating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10358973A JP2000183988A (en) | 1998-12-17 | 1998-12-17 | Demodulating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183988A true JP2000183988A (en) | 2000-06-30 |
Family
ID=18462082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10358973A Pending JP2000183988A (en) | 1998-12-17 | 1998-12-17 | Demodulating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183988A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005112303A1 (en) * | 2004-05-17 | 2005-11-24 | Mitsubishi Denki Kabushiki Kaisha | Radio communication station, radio communication system, and radio communication method |
| JP2008022187A (en) * | 2006-07-12 | 2008-01-31 | Fujitsu Ten Ltd | Receiving device |
| JP2010245836A (en) * | 2009-04-06 | 2010-10-28 | Mitsubishi Electric Corp | Receiver |
-
1998
- 1998-12-17 JP JP10358973A patent/JP2000183988A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005112303A1 (en) * | 2004-05-17 | 2005-11-24 | Mitsubishi Denki Kabushiki Kaisha | Radio communication station, radio communication system, and radio communication method |
| JP2008022187A (en) * | 2006-07-12 | 2008-01-31 | Fujitsu Ten Ltd | Receiving device |
| JP2010245836A (en) * | 2009-04-06 | 2010-10-28 | Mitsubishi Electric Corp | Receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10492199B2 (en) | Transmitting apparatus, receiving apparatus, and communication system for formatting data | |
| JP3116377B2 (en) | Phase adjustment method and apparatus used in clock recovery circuit | |
| US6452914B2 (en) | Mobile TDMA/GSM system which uses a plurality of bits for the steal symbols/flags | |
| US5956376A (en) | Apparatus for varying a sampling rate in a digital demodulator | |
| US5259005A (en) | Apparatus for and method of synchronizing a clock signal | |
| US7590419B2 (en) | Frequency correction channel burst detector in a GSM/EDGE communication system | |
| US5444736A (en) | Radio communication apparatus having an automatic frequency control circuit for controlling a transmission frequency on the basis of a reception frequency | |
| JP3130773B2 (en) | Demodulator for wireless data communication | |
| JP2000183988A (en) | Demodulating circuit | |
| US6778816B1 (en) | Communication terminal device | |
| US7123888B2 (en) | Variable communication system | |
| US6094740A (en) | Channel quality estimator based on non-redundant error correction | |
| JPH09275364A (en) | Synchronization device for spread spectrum communication | |
| JP3146715B2 (en) | Data demodulator | |
| JPH10200591A (en) | Automatic frequency control circuit | |
| JP3633174B2 (en) | Synchronous detection demodulator | |
| JP2754414B2 (en) | Diversity receiver circuit | |
| KR100559545B1 (en) | Device and the Method for developing the call quality for data communication of mobile phone | |
| EP1191719A2 (en) | Method and apparatus for signal quality estimation in a communication system | |
| JPH0846652A (en) | Demodulator | |
| JP3091273B2 (en) | Phase likelihood diversity reception method | |
| WO2002025849A1 (en) | Frequency control method, frequency control device, and communication terminal | |
| JPH04345328A (en) | Line changeover control circuit | |
| JPH08288971A (en) | Digital radio reception terminal equipment | |
| US20030108132A1 (en) | Method and device for recovering an unknown frequency in digital cellular communications systems |