JP2000183181A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JP2000183181A JP2000183181A JP10351779A JP35177998A JP2000183181A JP 2000183181 A JP2000183181 A JP 2000183181A JP 10351779 A JP10351779 A JP 10351779A JP 35177998 A JP35177998 A JP 35177998A JP 2000183181 A JP2000183181 A JP 2000183181A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- conductivity type
- drain
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000009792 diffusion process Methods 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 37
- 239000010410 layer Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 27
- 210000000746 body region Anatomy 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 239000002344 surface layer Substances 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 20
- -1 arsenic ions Chemical class 0.000 description 45
- 229910052796 boron Inorganic materials 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 239000011574 phosphorus Substances 0.000 description 16
- 229910052785 arsenic Inorganic materials 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 101100454433 Biomphalaria glabrata BG01 gene Proteins 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、更に言えば、例えば液晶駆動用ＩＣ等
に利用される高電圧素子としてのＬＤ（Lateral Double
Diffused）ＭＯＳトランジスタ技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to an LD (Lateral Double) as a high-voltage element used in, for example, a liquid crystal driving IC.
Diffused) MOS transistor technology.
【０００２】[0002]
【従来の技術】ここで、ＬＤＭＯＳトランジスタ構造と
は、半導体基板表面側に形成した拡散領域に対して、導
電型の異なる不純物を拡散させて、新たな拡散領域を形
成し、これらの拡散領域の横方向拡散の差を実効チャネ
ル長として利用するものであり、短いチャネルが形成さ
れることで、低オン抵抗化に適した素子となる。2. Description of the Related Art Here, the LDMOS transistor structure means that a diffusion region formed on the surface side of a semiconductor substrate is diffused with an impurity having a different conductivity type to form a new diffusion region. The difference in the lateral diffusion is used as the effective channel length. By forming a short channel, the element is suitable for low on-resistance.
【０００３】図８は、従来のＬＤＭＯＳトランジスタを
説明するための断面図であり、一例としてＮチャネル型
のＬＤＭＯＳトランジスタ構造について図示してある。
尚、Ｐチャネル型のＬＤＭＯＳトランジスタ構造につい
ての説明は省略するが、導電型が異なるだけで、同様な
構造となっているのは周知の通りである。FIG. 8 is a cross-sectional view for explaining a conventional LDMOS transistor, and shows an N-channel type LDMOS transistor structure as an example.
Although the description of the structure of the P-channel LDMOS transistor is omitted, it is well known that the structure is the same except for the conductivity type.
【０００４】図８において、１は一導電型、例えばＰ型
の半導体基板で、２はＮ型ウエル領域で、このＮ型ウエ
ル領域２内にＰ型ボディー領域３が形成されると共に、
このＰ型ボディー領域３内にはＮ型拡散領域４が形成さ
れ、また前記Ｎ型ウエル領域２内にＮ型拡散領域５が形
成されている。基板表面にはゲート絶縁膜６を介してゲ
ート電極７が形成されており、このゲート電極７直下の
Ｐ型ボディー領域３の表面領域にはチャネル領域８が形
成されている。In FIG. 8, reference numeral 1 denotes a semiconductor substrate of one conductivity type, for example, a P-type, 2 denotes an N-type well region, and a P-type body region 3 is formed in the N-type well region 2;
An N-type diffusion region 4 is formed in the P-type body region 3, and an N-type diffusion region 5 is formed in the N-type well region 2. A gate electrode 7 is formed on the surface of the substrate with a gate insulating film 6 interposed therebetween, and a channel region 8 is formed in a surface region of the P-type body region 3 immediately below the gate electrode 7.
【０００５】そして、前記Ｎ型拡散領域４をソース領
域、Ｎ型拡散領域５をドレイン領域とし、ＬＯＣＯＳ酸
化膜９Ａ下のＮ型ウエル領域２をドリフト領域としてい
る。また、１０，１１はそれぞれソース電極、ドレイン
電極であり、１２はＰ型ボディー領域３の電位を取るた
めのＰ型拡散領域で、１３は層間絶縁膜である。The N-type diffusion region 4 is a source region, the N-type diffusion region 5 is a drain region, and the N-type well region 2 below the LOCOS oxide film 9A is a drift region. Reference numerals 10 and 11 denote a source electrode and a drain electrode, respectively, reference numeral 12 denotes a P-type diffusion region for taking the potential of the P-type body region 3, and reference numeral 13 denotes an interlayer insulating film.
【０００６】上記ＬＤＭＯＳトランジスタにおいては、
Ｎ型ウエル領域２を拡散形成することで、Ｎ型ウエル領
域２表面での濃度が高くなり、Ｎ型ウエル領域２表面で
の電流が流れやすくなると共に、高耐圧化を図ることが
できる。そして、このような構成のＬＤＭＯＳトランジ
スタは、表面緩和型（ＲＥＳＵＲＦ）ＬＤＭＯＳと呼ば
れ、前記Ｎ型ウエル領域２のドリフト領域のドーパンド
濃度は、ＲＥＳＵＲＦ条件を満たすように設定されてい
る。尚、このような技術は、特開平９−１３９４３８号
公報等に開示されている。In the above LDMOS transistor,
By forming the N-type well region 2 by diffusion, the concentration on the surface of the N-type well region 2 is increased, so that the current easily flows on the surface of the N-type well region 2 and the breakdown voltage can be increased. The LDMOS transistor having such a configuration is called a surface relaxation type (RESURF) LDMOS, and the dopant concentration of the drift region of the N-type well region 2 is set so as to satisfy the RESURF condition. Such a technique is disclosed in Japanese Patent Application Laid-Open No. 9-139438.
【０００７】[0007]
【発明が解決しようとする課題】ここで、図９（ａ）に
示すようなＰチャネル型の高耐圧ＭＯＳトランジスタ
（ＰｃｈＭＯＳＴｒ）とＮチャネル型のＬＤＭＯＳトラ
ンジスタ（ＮｃｈＤＭＯＳＴｒ）とで、高耐圧化が図ら
れたＣＭＯＳ回路がある。尚、前記Ｐチャネル型の高耐
圧ＭＯＳトランジスタは、図９（ｂ）に示すように一導
電型、例えばＰ型の半導体基板１に形成されたＮ型ウエ
ル領域５１上の基板表面にゲート絶縁膜５６を介してゲ
ート電極５７が形成されており、このゲート電極５７に
隣接するように基板表層に低濃度のＰ型拡散領域５４
Ａ，５４Ｂが形成され、このＰ型拡散領域５４Ａ，５４
Ｂ内に高濃度のＰ型拡散領域５５Ａ，５５Ｂが形成さ
れ、Ｐ型拡散領域５４Ａ，５５Ａをソース領域、Ｐ型拡
散領域５４Ｂ，５５Ｂをドレイン領域としている。Here, as shown in FIG. 9A, a P-channel type high voltage MOS transistor (PchMOSTr) and an N channel type LDMOS transistor (NchDMOSTr) are used to increase the withstand voltage. CMOS circuits. As shown in FIG. 9B, the P-channel type high breakdown voltage MOS transistor has a gate insulating film on a substrate surface on an N-type well region 51 formed on a semiconductor substrate 1 of one conductivity type, for example, a P-type. A gate electrode 57 is formed with a low concentration P-type diffusion region 54 formed on the surface of the substrate so as to be adjacent to the gate electrode 57.
A, 54B are formed, and the P-type diffusion regions 54A, 54
High-concentration P-type diffusion regions 55A and 55B are formed in B, and P-type diffusion regions 54A and 55A are used as source regions and P-type diffusion regions 54B and 55B are used as drain regions.
【０００８】そして、このようなＰチャネル型の高耐圧
ＭＯＳトランジスタと前述したＮチャネル型のＬＤＭＯ
ＳトランジスタとでＣＭＯＳ構造を構成していた。The P-channel type high breakdown voltage MOS transistor and the above-mentioned N-channel type LDMO
A CMOS structure was constituted with the S transistor.
【０００９】しかしながら、従来のＣＭＯＳ構造では、
Ｎチャネル型のＬＤＭＯＳトランジスタの製造プロセス
を十分に活用しきれていなかった。従って、本発明では
Ｎチャネル型のＬＤＭＯＳトランジスタの製造プロセス
を十分に活用することで、製造工程数の増大を招くこと
なしに、Ｐチャネル型の高耐圧ＭＯＳトランジスタの特
性の向上を可能とする半導体装置とその製造方法を提供
することを目的とする。However, in the conventional CMOS structure,
The manufacturing process of the N-channel LDMOS transistor has not been fully utilized. Accordingly, in the present invention, by fully utilizing the manufacturing process of an N-channel type LDMOS transistor, it is possible to improve the characteristics of a P-channel type high breakdown voltage MOS transistor without increasing the number of manufacturing steps. It is an object to provide an apparatus and a method for manufacturing the same.
【００１０】[0010]
【課題を解決するための手段】そこで、上記課題を解決
するために本発明半導体装置は、ソース領域４、チャネ
ル領域８及びドレイン領域５を有し、更に前記チャネル
領域８上にゲート電極７が形成されており、前記チャネ
ル領域８及びドレイン領域５間にＮ−層２２から成るド
リフト領域を有するＮチャネル型のＬＤＭＯＳトランジ
スタ（Ａ）と、ソース領域５４、チャネル領域５８及び
ドレイン領域５５を有し、更に前記チャネル領域５８上
にゲート電極５７が形成されて成るＰチャネル型の高耐
圧ＭＯＳトランジスタ（Ｂ）とを有するものにおいて、
前記Ｎチャネル型のＬＤＭＯＳトランジスタ（Ａ）内の
ドリフト領域（Ｎ−層２２）が、少なくとも前記ゲート
電極７下では浅く（第１のＮ−層２２Ａ）、かつ前記ド
レイン領域５近傍では深く（第２のＮ−層２２Ｂ）形成
されていることを特徴とする。In order to solve the above problems, a semiconductor device according to the present invention has a source region 4, a channel region 8 and a drain region 5, and a gate electrode 7 is formed on the channel region 8. It has an N-channel type LDMOS transistor (A) having a drift region composed of an N− layer 22 between the channel region 8 and the drain region 5, and a source region 54, a channel region 58 and a drain region 55. And a P-channel high withstand voltage MOS transistor (B) in which a gate electrode 57 is formed on the channel region 58.
The drift region (N− layer 22) in the N-channel type LDMOS transistor (A) is shallow (first N− layer 22A) at least below the gate electrode 7 and deep (n− layer 22) near the drain region 5. 2 N-layers 22B) are formed.
【００１１】また、本発明半導体装置は、Ｎチャネル型
のＬＤＭＯＳトランジスタ（Ａ）とＰチャネル型の高耐
圧ＭＯＳトランジスタ（Ｂ）とを有するものにおいて、
前記Ｐチャネル型の高耐圧ＭＯＳトランジスタ（Ｂ）の
ソース・ドレイン領域５４，５５が、低濃度ソース・ド
レイン領域５４Ａ，５５Ａと、高濃度ソース・ドレイン
領域５４Ｂ，５５Ｂと、中濃度ソース・ドレイン領域５
４Ｃ，５５Ｃとで形成されていることを特徴とする。The semiconductor device of the present invention includes an N-channel type LDMOS transistor (A) and a P-channel type high breakdown voltage MOS transistor (B).
The source / drain regions 54 and 55 of the P-channel type high breakdown voltage MOS transistor (B) include low-concentration source / drain regions 54A and 55A, high-concentration source / drain regions 54B and 55B, and medium-concentration source / drain regions. 5
4C and 55C.
【００１２】更に、本発明半導体装置は、Ｐ型の半導体
基板１上にＮチャネル型のＬＤＭＯＳトランジスタ
（Ａ）とＰチャネル型の高耐圧ＭＯＳトランジスタ
（Ｂ）とを有するものにおいて、前記Ｎチャネル型のＬ
ＤＭＯＳトランジスタ（Ａ）は、前記基板内に形成され
たＰ型ウエル領域２１と、このＰ型ウエル領域２１上に
第１のゲート絶縁膜６を介して形成された第１のゲート
電極７と、この第１のゲート電極７に隣接するように形
成されたＰ型ボディー領域３と、このＰ型ボディー領域
３内に形成されたＮ型ソース領域４並びにチャネル領域
８と、前記Ｐ型ボディー領域３と離間された位置に形成
されたＮ型ドレイン領域５と、前記チャネル領域８から
前記ドレイン領域５にかけて、少なくとも前記第１のゲ
ート電極７下では浅く、かつドレイン領域５近傍では深
く形成されたＮ−層２２（ドリフト領域）とから構成さ
れ、前記Ｐチャネル型の高耐圧ＭＯＳトランジスタ
（Ｂ）は、前記基板１内に形成されたＮ型ウエル領域５
１と、前記Ｎ型ウエル領域５１上に第２のゲート絶縁膜
５６を介して形成された第２のゲート電極５７と、この
第２のゲート電極５７に隣接するように低濃度のＰ型ソ
ース・ドレイン領域５４Ａ，５５Ａと、高濃度のＰ型ソ
ース・ドレイン領域５４Ｂ，５５Ｂと、中濃度のＰ型ソ
ース・ドレイン領域５４Ｃ，５５Ｃとから構成されてい
ることを特徴とする。Further, the semiconductor device according to the present invention comprises an N-channel LDMOS transistor (A) and a P-channel high withstand voltage MOS transistor (B) on a P-type semiconductor substrate 1. L
The DMOS transistor (A) includes a P-type well region 21 formed in the substrate, a first gate electrode 7 formed on the P-type well region 21 with a first gate insulating film 6 interposed therebetween, A P-type body region 3 formed adjacent to the first gate electrode 7; an N-type source region 4 and a channel region 8 formed in the P-type body region 3; And an N-type drain region 5 formed at a position separated from the N-type drain region 5, from the channel region 8 to the drain region 5, an N-type drain region 5 formed shallowly at least under the first gate electrode 7 and deeply formed near the drain region 5. And a P-channel type high breakdown voltage MOS transistor (B) formed in the substrate 1.
1, a second gate electrode 57 formed on the N-type well region 51 via a second gate insulating film 56, and a low-concentration P-type source adjacent to the second gate electrode 57. It is characterized by comprising drain regions 54A, 55A, high-concentration P-type source / drain regions 54B, 55B, and medium-concentration P-type source / drain regions 54C, 55C.
【００１３】また、本発明半導体装置の製造方法は、Ｐ
型ウエル領域２１及びＮ型ウエル領域５１が形成された
Ｐ型半導体基板１上の前記Ｐ型ウエル領域２１上の一部
に開口部３１ａを有するホトレジスト膜３１を形成した
後に、このホトレジスト膜３１をマスクにして拡散係数
の異なる２種類のＮ型不純物（例えば、ヒ素イオンとリ
ンイオン）をイオン注入する。次に、前記基板１上のあ
る領域にシリコン窒化膜３４を形成した後に、このシリ
コン窒化膜３４をマスクに選択酸化してＬＯＣＯＳ酸化
膜９を形成すると共に、前記ヒ素イオンとリンイオンの
それぞれの拡散係数の差から前記Ｐ型ウエル領域２１内
の比較的基板表層にＮ−層２２Ａを形成すると共に、比
較的深い位置にＮ−層２２Ｂを形成する。続いて、前記
Ｐ型ウエル領域２１内のソース形成領域上及び前記Ｎ型
ウエル領域５１内のソース・ドレイン形成領域上に開口
部３９ａを有するホトレジスト膜３９をマスクにしてＰ
型ウエル領域２１内のソース形成領域及びＮ型ウエル領
域５１内のソース・ドレイン形成領域の前記基板表層に
Ｐ型不純物（例えば、ボロンイオン）をイオン注入し拡
散させることで、前記Ｐ型ウエル領域２１内のソース形
成領域の比較的深い位置に形成されたＮ−層２２Ｂをこ
のボロンイオンの拡散で相殺すると共に、低濃度のＰ型
ソース・ドレイン領域５４Ａ，５５Ａを形成する。次
に、前記Ｐ型ウエル領域２１上のＬＯＣＯＳ酸化膜９以
外の領域上に第１のゲート絶縁膜６を形成すると共に、
前記Ｎ型ウエル領域５１上のＬＯＣＯＳ酸化膜９以外の
領域上に第２のゲート絶縁膜５６を形成し、この第１及
び第２のゲート絶縁膜６，５６上にそれぞれ第１及び第
２のゲート電極７，５７を形成する。また、前記Ｐ型ウ
エル領域２１上の第１のゲート電極７及びドレイン形成
領域上を被覆すると共に前記Ｎ型ウエル領域５１上のソ
ース・ドレイン形成領域上の一部に開口部４０ａを有す
るホトレジスト膜４０をマスクにしてＰ型不純物（例え
ば、ボロンイオン）を注入し拡散することで前記第１の
ゲート電極７の一端部に隣接するようにＰ型ボディー領
域３を形成すると共に、前記第２のゲート電極５７から
離間された領域に中濃度のＰ型ソース・ドレイン領域５
４Ｃ，５５Ｃを形成する。更に、前記Ｐ型ウエル領域２
１上のソース形成領域上に開口部４１ａを有するホトレ
ジスト膜４１をマスクにしてＮ型不純物（例えば、リン
イオン）を注入して低濃度のＮ型ソース領域４Ａを形成
する。続いて、前記第１及び第２のゲート電極７，５７
の側壁部を被覆するようにサイドウォールスペーサ膜４
３を形成した後に、前記Ｐ型ウエル領域２１上のソース
・ドレイン形成領域上に開口部４４ａを有するホトレジ
スト膜４４をマスクにしてＮ型不純物（例えば、ヒ素イ
オン）を注入して高濃度のＮ型ソース・ドレイン領域４
Ｂ，５Ｂを形成する。そして、前記Ｎ型ウエル領域５１
上に少なくとも前記中濃度のＰ型ソース・ドレイン領域
５４Ｃ，５５Ｃよりも小さい開口部４５ａを有するホト
レジスト膜４５をマスクにしてＰ型不純物（例えば、二
フッ化ボロンイオン）を注入して高濃度のＰ型ソース・
ドレイン領域５４Ｂ，５５Ｂを形成する工程とを有する
ことを特徴とする。The method of manufacturing a semiconductor device according to the present invention
After forming a photoresist film 31 having an opening 31a in a part of the P-type well region 21 on the P-type semiconductor substrate 1 on which the N-type well region 21 and the N-type well region 51 are formed, the photoresist film 31 is removed. As a mask, two types of N-type impurities having different diffusion coefficients (for example, arsenic ions and phosphorus ions) are ion-implanted. Next, after a silicon nitride film 34 is formed in a certain region on the substrate 1, the silicon nitride film 34 is selectively oxidized using the mask as a mask to form a LOCOS oxide film 9 and the diffusion of arsenic ions and phosphorus ions. An N− layer 22A is formed on a relatively surface layer of the substrate in the P-type well region 21 and an N− layer 22B is formed at a relatively deep position from the difference in coefficient. Subsequently, a photoresist film 39 having an opening 39a on the source forming region in the P-type well region 21 and on the source / drain forming region in the N-type well region 51 is used as a mask.
The P-type well region 21 is formed by ion-implanting and diffusing a P-type impurity (for example, boron ion) into the surface of the substrate in the source formation region in the N-type well region 21 and the source / drain formation region in the N-type well region 51. The N− layer 22B formed at a relatively deep position in the source forming region in 21 is offset by the diffusion of the boron ions, and low-concentration P-type source / drain regions 54A and 55A are formed. Next, a first gate insulating film 6 is formed on a region other than the LOCOS oxide film 9 on the P-type well region 21, and
A second gate insulating film 56 is formed on the N-type well region 51 on a region other than the LOCOS oxide film 9, and a first and a second gate insulating film 56 are formed on the first and second gate insulating films 6 and 56, respectively. The gate electrodes 7 and 57 are formed. Also, a photoresist film covering the first gate electrode 7 and the drain formation region on the P-type well region 21 and having an opening 40a in a part of the source / drain formation region on the N-type well region 51 By implanting and diffusing a P-type impurity (for example, boron ion) using 40 as a mask, the P-type body region 3 is formed adjacent to one end of the first gate electrode 7 and the second gate electrode 7 is formed. A medium-concentration P-type source / drain region 5 is formed in a region separated from gate electrode 57.
4C and 55C are formed. Further, the P-type well region 2
An N-type impurity (for example, phosphorus ions) is implanted using the photoresist film 41 having the opening 41a as a mask on the source forming region on the substrate 1 to form a low-concentration N-type source region 4A. Subsequently, the first and second gate electrodes 7 and 57
Side wall spacer film 4 so as to cover side wall portions of
3 is formed, an N-type impurity (for example, arsenic ion) is implanted by using a photoresist film 44 having an opening 44a on the source / drain formation region on the P-type well region 21 as a mask. Source / drain region 4
B and 5B are formed. Then, the N-type well region 51 is formed.
A P-type impurity (for example, boron difluoride ion) is implanted over the photoresist film 45 having an opening 45a smaller than at least the medium-concentration P-type source / drain regions 54C and 55C. P-type sauce
Forming the drain regions 54B and 55B.
【００１４】[0014]
【発明の実施の形態】以下、本発明の半導体装置とその
製造方法に係る一実施形態について図面を参照しながら
説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a semiconductor device according to the present invention and a method for manufacturing the same will be described below with reference to the drawings.
【００１５】図１は本発明の半導体装置とその製造方法
に係る一実施形態を説明するための断面図で、一例とし
てＮチャネル型のＬＤＭＯＳトランジスタ（Ａ）とＰチ
ャネル型の高耐圧ＭＯＳトランジスタ（Ｂ）とから成る
構成を示してある。尚、従来構成と同等な構成について
は同符号を付して説明を簡略化する。FIG. 1 is a cross-sectional view for explaining one embodiment of a semiconductor device and a method of manufacturing the same according to the present invention. As an example, an N-channel LDMOS transistor (A) and a P-channel high withstand voltage MOS transistor ( B). The same components as those in the conventional configuration are denoted by the same reference numerals, and the description will be simplified.
【００１６】図１おいて、１は一導電型、例えばＰ型の
半導体基板で、２１はＰ型ウエル領域で、このＰ型ウエ
ル領域２１内にＮ−層２２が形成されると共に、Ｐ型ボ
ディー領域（ＰＢ）３が形成されている。また、前記Ｐ
型ボディー領域３内にはＮ型拡散領域４が形成され、前
記Ｎ−層２２内にＮ型拡散領域５が形成されている。基
板表面にはゲート絶縁膜６を介してゲート電極７が形成
されており、このゲート電極７直下のＰ型ボディー領域
３の表面領域にはチャネル領域８が形成されている。In FIG. 1, reference numeral 1 denotes a semiconductor substrate of one conductivity type, for example, a P-type. Reference numeral 21 denotes a P-type well region, in which an N− layer 22 is formed and a P-type well is formed. A body region (PB) 3 is formed. In addition, the P
An N-type diffusion region 4 is formed in the mold body region 3, and an N-type diffusion region 5 is formed in the N− layer 22. A gate electrode 7 is formed on the surface of the substrate with a gate insulating film 6 interposed therebetween, and a channel region 8 is formed in a surface region of the P-type body region 3 immediately below the gate electrode 7.
【００１７】更に、前記Ｎ型拡散領域４をソース領域、
Ｎ型拡散領域５をドレイン領域とし、ＬＯＣＯＳ酸化膜
９下のＮ−層２２をドリフト領域として成るＮチャネル
型のＬＤＭＯＳトランジスタ（Ａ）が構成されている。
尚、Ｎ型拡散領域４に隣接して前記Ｐ型ボディー領域３
の電位を取るためのＰ型拡散領域１２が形成されてお
り、更に、前記Ｐ型ウエル領域２１内に形成されたＮ−
層２２は、ゲート電極７の下方で浅く形成され（第１の
Ｎ−層２２Ａ）、Ｎ型拡散領域（ドレイン領域）５近傍
で深く形成されている（第２のＮ−層２２Ｂ）。このよ
うな構成を採用することで、前記Ｎチャネル型のＬＤＭ
ＯＳトランジスタ（Ａ）は高耐圧化並びにオン抵抗の低
減化が図られている。即ち、前記ゲート電極７の下方で
浅く形成された第１のＮ−層２２Ａの濃度は高く形成さ
れており、オン抵抗が小さくなり電流が流れやすくなる
と共に、Ｎ型拡散領域（ドレイン領域）５近傍（ドリフ
ト領域位置）の第２のＮ−層２２Ｂの濃度は低く形成さ
れているので空乏層が拡大しやすくなり高耐圧化が図れ
る（図６に示す濃度分布図参照）。尚、本実施形態のＮ
チャネル型のＬＤＭＯＳトランジスタでは、およそ３０
Ｖ程度の耐圧を有している。Further, the N-type diffusion region 4 is a source region,
An N-channel LDMOS transistor (A) having the N-type diffusion region 5 as a drain region and the N− layer 22 under the LOCOS oxide film 9 as a drift region is configured.
The P-type body region 3 is adjacent to the N-type diffusion region 4.
A P-type diffusion region 12 for taking the electric potential of N-type is further formed, and an N-type diffusion region 12 formed in the P-type well region 21 is formed.
The layer 22 is formed shallow below the gate electrode 7 (first N− layer 22A) and formed deep near the N-type diffusion region (drain region) 5 (second N− layer 22B). By adopting such a configuration, the N-channel type LDM
The OS transistor (A) is designed to have a high breakdown voltage and a low on-resistance. That is, the concentration of the first N − layer 22A formed shallowly below the gate electrode 7 is formed to be high, so that the on-resistance becomes small and current easily flows, and the N-type diffusion region (drain region) 5 is formed. Since the concentration of the second N− layer 22B in the vicinity (drift region position) is formed to be low, the depletion layer is easily expanded, and high breakdown voltage can be achieved (see the concentration distribution diagram shown in FIG. 6). In addition, N of this embodiment
For a channel type LDMOS transistor, about 30
It has a withstand voltage of about V.
【００１８】また、５１はＮ型ウエル領域で、このＮ型
ウエル領域５１上の基板表面にゲート絶縁膜５６を介し
てゲート電極５７が形成されており、このゲート電極５
７直下の表面領域にはチャネル領域５８が形成されてい
る。そして、前記ゲート電極５７に隣接するようにＰ型
拡散領域５４，５５が形成され、このＰ型拡散領域５４
をソース領域、Ｐ型拡散領域５５をドレイン領域として
成るＰチャネル型の高耐圧ＭＯＳトランジスタ（Ｂ）が
構成されている。尚、前記Ｐ型拡散領域５４，５５は、
それぞれ低濃度のＰ型拡散領域５４Ａ，５５Ａ、中濃度
のＰ型拡散領域５４Ｃ，５５Ｃ及び高濃度のＰ型拡散領
域５４Ｂ，５５Ｂとで形成されており、本実施形態のＰ
チャネル型の高耐圧ＭＯＳトランジスタでは、およそ３
０Ｖ程度の耐圧を有している。Reference numeral 51 denotes an N-type well region, and a gate electrode 57 is formed on the substrate surface on the N-type well region 51 via a gate insulating film 56.
A channel region 58 is formed in a surface region immediately below the channel region 7. Then, P-type diffusion regions 54 and 55 are formed adjacent to the gate electrode 57.
Are used as a source region and the P-type diffusion region 55 is used as a drain region to constitute a P-channel high withstand voltage MOS transistor (B). The P-type diffusion regions 54 and 55 are
The P-type diffusion regions 54A and 55A of low concentration, the P-type diffusion regions 54C and 55C of medium concentration and the P-type diffusion regions 54B and 55B of high concentration are formed.
For a channel type high voltage MOS transistor, about 3
It has a withstand voltage of about 0V.
【００１９】以下、図示した説明は省略するが、全面が
層間絶縁膜で被覆された後に、前記Ｎ型拡散領域４，５
及びＰ型拡散領域５４，５５にコンタクトするようにソ
ース電極，ドレイン電極が形成されるものである。Hereinafter, although illustration is omitted, after the entire surface is covered with an interlayer insulating film, the N-type diffusion regions 4 and 5 are removed.
In addition, a source electrode and a drain electrode are formed so as to contact the P-type diffusion regions 54 and 55.
【００２０】本発明の特徴は、上述したようなＮチャネ
ル型のＬＤＭＯＳトランジスタ（Ａ）とＰチャネル型の
高耐圧ＭＯＳトランジスタ（Ｂ）とを作り込み形成した
際の、ＤＭＯＳトランジスタ形成工程内のＰ型ボディー
領域３を形成する工程のイオン注入工程と同一工程によ
り、Ｐチャネル型の高耐圧ＭＯＳトランジスタ（Ｂ）の
Ｐ型拡散領域５４，５５を構成する中濃度のＰ型拡散領
域５４Ｃ，５５Ｃ（ＬＰ）が形成されていることであ
る。そして、このような中濃度のＰ型拡散領域５４Ｃ，
５５Ｃが形成されたことで、Ｐチャネル型の高耐圧ＭＯ
Ｓトランジスタ（Ｂ）は、従来構成に比して低オン抵抗
化が図られている。しかも、本工程は、Ｎチャネル型の
ＬＤＭＯＳトランジスタ（Ａ）の製造工程内のイオン注
入工程を援用しているため、いたずらに製造工数が増大
するということはない。The feature of the present invention resides in that the P-channel LDMOS transistor (A) and the P-channel high-voltage MOS transistor (B) described above are formed and formed in the PMOS transistor forming step. By the same process as the ion implantation process of forming the mold body region 3, the medium-concentration P-type diffusion regions 54C and 55C (P-type diffusion regions 54 and 55 of the P-channel high-breakdown-voltage MOS transistor (B) are formed). LP) is formed. Then, such a medium-concentration P-type diffusion region 54C,
Since 55C is formed, a P-channel type high breakdown voltage MO is formed.
The on-resistance of the S transistor (B) is reduced as compared with the conventional configuration. In addition, since this step uses the ion implantation step in the manufacturing process of the N-channel LDMOS transistor (A), the number of manufacturing steps does not increase unnecessarily.
【００２１】以下、上述した半導体装置の製造方法につ
いて図面を参照しながら説明する。Hereinafter, a method of manufacturing the above-described semiconductor device will be described with reference to the drawings.
【００２２】図２（ａ）において、Ｐ型半導体基板１に
はＰ型ウエル２１及びＮ型ウエル５１が形成されてお
り、この上にパッド酸化膜３０を形成した後に、Ｐ型ウ
エル領域２１内に開口部３１ａを有するホトレジスト膜
３１をマスクにして後工程でドリフト領域と成るＮ−層
２２を形成するための２種類のＮ型不純物（例えば、ヒ
素イオンとリンイオン）をイオン注入して、第１，第２
のイオン注入層３２，３３を形成する。尚、本工程の注
入条件は、例えば、ヒ素イオンをおよそ１６０ＫｅＶの
加速電圧で、３×１０12／ｃｍ2の注入量で、そしてリ
ンイオンをおよそ５０ＫｅＶの加速電圧で、４×１０12
／ｃｍ2の注入量で行う。In FIG. 2A, a P-type well 21 and an N-type well 51 are formed on a P-type semiconductor substrate 1. After a pad oxide film 30 is formed thereon, a P-type well region 21 is formed. Using a photoresist film 31 having an opening 31a as a mask, two types of N-type impurities (for example, arsenic ions and phosphorus ions) for forming an N− layer 22 which will be a drift region in a later step are ion-implanted. 1st, 2nd
The ion implantation layers 32 and 33 are formed. The implantation conditions in this step include, for example, arsenic ions at an acceleration voltage of about 160 KeV and an implantation amount of 3 × 10 12 / cm 2 , and phosphorus ions at an acceleration voltage of about 50 KeV and 4 × 10 12 / cm 2.
/ Cm 2 .
【００２３】次に、図２（ｂ）において、前記基板１上
に形成したシリコン窒化膜３４をマスクにして前記基板
表面を選択酸化しておよそ７３００Å程度の膜厚のＬＯ
ＣＯＳ酸化膜９を形成すると共に、上述したように前記
基板表層に注入しておいたヒ素イオンとリンイオンの拡
散係数の差から前記ヒ素イオンが前記基板１内部に拡散
されて比較的基板表層に第１のＮ−層２２Ａが形成さ
れ、また前記リンイオンが前記基板１内部に拡散されて
前記Ｐ型ウエル領域２１内の比較的深い位置に第２のＮ
−層２２Ｂが形成される。Next, in FIG. 2B, the surface of the substrate is selectively oxidized using the silicon nitride film 34 formed on the substrate 1 as a mask to form an LO film having a thickness of about 7300 °.
The COS oxide film 9 is formed, and the arsenic ions are diffused into the substrate 1 due to the difference between the diffusion coefficients of arsenic ions and phosphorus ions implanted into the substrate surface layer as described above. One N- layer 22A is formed, and the phosphorus ions are diffused into the substrate 1 to form a second N-layer at a relatively deep position in the P-type well region 21.
A layer 22B is formed;
【００２４】続いて、図３（ａ）において、前記Ｐ型ウ
エル領域２１内のソース形成領域上及び前記Ｎ型ウエル
領域５１内のソース・ドレイン形成領域上の前記基板１
上に開口部３９ａを有するホトレジスト膜３９を形成し
た後に、このホトレジスト膜３９をマスクにして前記Ｐ
型ウエル領域２１内のソース形成領域及び前記Ｎ型ウエ
ル領域５１内のソース・ドレイン形成領域の前記基板表
層にＰ型不純物（例えば、ボロンイオン）をイオン注入
し拡散することで、前記ソース形成領域の前記第２のＮ
−層２２Ｂを形成するリンイオンをこのボロンイオンで
相殺してこのソース形成領域の第２のＮ−層２２Ｂを消
滅させると共に、前記Ｐチャネル型の高耐圧ＭＯＳトラ
ンジスタ（Ｂ）のソース・ドレイン形成領域に低濃度の
Ｐ型拡散領域５４Ａ，５５Ａ（Ｐ−）を形成する。尚、
本工程では、例えば、ボロンイオンをおよそ８０ＫｅＶ
の加速電圧で、８×１０12／ｃｍ2の注入量で注入した
後、およそ１１００℃で２時間熱拡散させることで、低
濃度のＰ型拡散領域５４Ａ，５５Ａ（Ｐ−）はおよそ１
×１０17／ｃｍ3程度の濃度を有する。ここで、図６は
前述したヒ素イオン（実線で示す）とリンイオン（点線
で示す）とボロンイオン（一点鎖線で示す）がそれぞれ
拡散された際の不純物濃度分布を示す図で、図からわか
るように基板のリンイオンを親とする濃度分布は、ボロ
ンイオンを親とする濃度分布と重合して相殺されること
になる。Subsequently, in FIG. 3A, the substrate 1 is formed on the source forming region in the P-type well region 21 and on the source / drain forming region in the N-type well region 51.
After forming a photoresist film 39 having an opening 39a thereon, using the photoresist film 39 as a mask, the P
The source forming region is formed by ion-implanting and diffusing a P-type impurity (for example, boron ion) into the surface layer of the substrate in the source forming region in the type well region 21 and the source / drain forming region in the N-type well region 51. The second N of
The phosphorus ions forming the layer 22B are canceled by the boron ions to eliminate the second N- layer 22B in the source forming region, and the source / drain forming region of the P-channel type high breakdown voltage MOS transistor (B). Then, low-concentration P-type diffusion regions 54A and 55A (P-) are formed. still,
In this step, for example, boron ions of about 80 KeV
After implanting at an acceleration voltage of 8 × 10 12 / cm 2 and thermal diffusion at about 1100 ° C. for 2 hours, the low-concentration P-type diffusion regions 54A and 55A (P−)
It has a concentration of about × 10 17 / cm 3 . Here, FIG. 6 is a diagram showing impurity concentration distributions when the arsenic ions (shown by solid lines), phosphorus ions (shown by dotted lines), and boron ions (shown by dashed lines) are respectively diffused. In addition, the concentration distribution of the substrate with phosphorus ions as the parent is superimposed with the concentration distribution with boron ions as the parent and is offset.
【００２５】このように本発明では、ドリフト領域を形
成する際に拡散係数の異なるヒ素イオンとリンイオンの
拡散係数の差を利用して、ソース形成領域側の基板深く
に形成された第２のＮ−層２２Ｂを、後工程で注入され
るボロンイオンを拡散させることで相殺して、このソー
ス形成領域側には基板表層に形成された第１のＮ−層２
２Ａだけが残ることとなり、オン抵抗の低減化が図られ
たＮチャネル型のＬＤＭＯＳトランジスタ（Ａ）を比較
的簡単な製造工程で提供することができる。As described above, in the present invention, when forming the drift region, the difference between the diffusion coefficients of arsenic ions and phosphorus ions having different diffusion coefficients is utilized to form the second N formed deep in the substrate near the source formation region. The layer 22B is offset by diffusing boron ions implanted in a later step, and the first N− layer 2 formed on the surface of the substrate is formed on the source forming region side.
Only 2A remains, so that an N-channel LDMOS transistor (A) with reduced on-resistance can be provided by a relatively simple manufacturing process.
【００２６】次に、図３（ｂ）において、前記基板１上
におよそ８００Å程度の膜厚の第１，第２のゲート絶縁
膜６，５６を形成した後に、この第１のゲート絶縁膜６
から前記ＬＯＣＯＳ酸化膜９上にまたがるようにおよそ
２５００Å程度の膜厚のゲート電極７を形成すると共
に、この第２のゲート絶縁膜５６上に同じくおよそ２５
００Å程度の膜厚の第２のゲート電極５７を形成する。Next, in FIG. 3B, after forming the first and second gate insulating films 6 and 56 having a thickness of about 800 ° on the substrate 1, the first gate insulating film 6 is formed.
A gate electrode 7 having a thickness of about 2500 ° is formed so as to extend over the LOCOS oxide film 9 from above, and a thickness of about 25
A second gate electrode 57 having a thickness of about 00 ° is formed.
【００２７】続いて、図４（ａ）において、前記Ｎチャ
ネル型のＬＤＭＯＳトランジスタ（Ａ）のゲート電極７
及びドレイン形成領域を被覆し、更に前記Ｐチャネル型
の高耐圧ＭＯＳトランジスタ（Ｂ）のソース・ドレイン
形成領域上の一部以外を被覆するように形成した開口部
４０ａを有するホトレジスト膜４０をマスクにしてＰ型
不純物（例えば、ボロンイオン）を注入し拡散すること
で前記ゲート電極７の一端部に隣接するようにＰ型ボデ
ィー領域３を形成すると共に、Ｐチャネル型の高耐圧Ｍ
ＯＳトランジスタ（Ｂ）のソース・ドレイン形成領域上
の一部に中濃度のＰ型拡散領域５４Ｃ，５５Ｃ（ＬＰ）
を形成する。尚、本工程は、例えば、ボロンイオンをお
よそ４０ＫｅＶの加速電圧で、５×１０13／ｃｍ2の注
入量で注入した後、およそ１０５０℃で２時間熱拡散さ
せることで、Ｐ型ボディー領域３及び中濃度のＰ型拡散
領域５４Ｃ，５５Ｃ（ＬＰ）はおよそ５×１０17／ｃｍ
3程度の濃度を有する。Subsequently, in FIG. 4A, the gate electrode 7 of the N-channel type LDMOS transistor (A) is shown.
And a photoresist film 40 having an opening 40a formed so as to cover a portion other than a part of the source / drain formation region of the P-channel high breakdown voltage MOS transistor (B). A P-type body region 3 is formed adjacent to one end of the gate electrode 7 by injecting and diffusing a P-type impurity (for example, boron ion).
Medium-concentration P-type diffusion regions 54C and 55C (LP) are partially formed on the source / drain formation region of the OS transistor (B).
To form In this step, for example, boron ions are implanted at an acceleration voltage of about 40 KeV at an implantation amount of 5 × 10 13 / cm 2 , and then thermally diffused at about 1050 ° C. for 2 hours to form the P-type body region 3. And the medium concentration P-type diffusion regions 54C and 55C (LP) are approximately 5 × 10 17 / cm
It has a concentration of about 3 .
【００２８】更に、図４（ｂ）において、前記Ｐ型ボデ
ィー領域３内に形成するソース形成領域上に開口部４１
ａを有するホトレジスト膜４１をマスクにしてＮ型不純
物（例えば、リンイオン）を注入してＮチャネル型のＬ
ＤＭＯＳトランジスタ（Ａ）のソース領域を構成する低
濃度のＮ型拡散領域４Ａを形成する。尚、本工程は、例
えば、リンイオンをおよそ４０ＫｅＶの加速電圧で、
３．５×１０13／ｃｍ2の注入量で注入する。Further, in FIG. 4B, an opening 41 is formed on a source forming region formed in the P-type body region 3.
N-type impurities (for example, phosphorus ions) are implanted using the photoresist film 41 having
A low-concentration N-type diffusion region 4A constituting the source region of the DMOS transistor (A) is formed. In this step, for example, phosphorus ions are accelerated at an acceleration voltage of about 40 KeV.
Implant at a dose of 3.5 × 10 13 / cm 2 .
【００２９】続いて、図５（ａ）において、前記第１及
び第２のゲート電極７，５７の側壁部を被覆するように
サイドウォールスペーサ膜４３を形成し、前記Ｎチャネ
ル型のＬＤＭＯＳトランジスタ（Ａ）のソース・ドレイ
ン形成領域上に開口部４４ａを有するホトレジスト膜４
４をマスクにしてＮ型不純物（例えば、ヒ素イオン）を
注入してＮチャネル型のＬＤＭＯＳトランジスタ（Ａ）
のソース・ドレイン領域を構成する高濃度のＮ型拡散領
域４Ｂ，５Ｂ（Ｎ＋）を形成する。尚、本工程は、例え
ば、ヒ素イオンをおよそ８０ＫｅＶの加速電圧で、５×
１０15／ｃｍ2の注入量で注入する。Subsequently, in FIG. 5A, a side wall spacer film 43 is formed so as to cover the side walls of the first and second gate electrodes 7, 57, and the N channel type LDMOS transistor ( A) Photoresist film 4 having opening 44a on source / drain formation region
4 is used as a mask to implant an N-type impurity (for example, arsenic ion) to form an N-channel type LDMOS transistor (A).
High concentration N-type diffusion regions 4B and 5B (N +) forming the source / drain regions are formed. In this step, for example, arsenic ions are accelerated at an accelerating voltage of about 80 KeV by 5 ×
The implantation is performed at an implantation amount of 10 15 / cm 2 .
【００３０】更に、図５（ｂ）において、前記Ｐ型ボデ
ィー領域３の電位を取るためのＰ型拡散領域形成位置で
ある前記Ｎ型拡散領域４に隣接する位置上及びＰチャネ
ル型の高耐圧ＭＯＳトランジスタ（Ｂ）のソース・ドレ
イン形成領域上の一部（少なくとも前記中濃度のＰ型拡
散領域５４Ｃ，５５Ｃ（ＬＰ）よりも小さいサイズ）に
開口部４５ａを有するホトレジスト膜４５をマスクにし
てＰ型不純物（例えば、二フッ化ボロンイオン）を注入
して、前記Ｎ型拡散領域４に隣接するＰ型拡散領域１２
を形成すると共に、Ｐチャネル型の高耐圧ＭＯＳトラン
ジスタ（Ｂ）のソース・ドレイン形成領域に高濃度のＰ
型拡散領域５４Ｂ，５５Ｂ（Ｐ＋）を形成する。尚、本
工程は、例えば、二フッ化ボロンイオンをおよそ６０Ｋ
ｅＶの加速電圧で、４×１０15／ｃｍ2の注入量で注入
することで、Ｐ型拡散領域１２及び高濃度のＰ型拡散領
域５４Ｂ，５５Ｂ（Ｐ＋）はおよそ５×１０19／ｃｍ3
程度の濃度を有する。Further, in FIG. 5B, a P-channel type high breakdown voltage is formed on a position adjacent to the N-type diffusion region 4 where a P-type diffusion region is formed for taking the potential of the P-type body region 3. Using a photoresist film 45 having an opening 45a as a mask in a part (at least smaller in size than the medium-concentration P-type diffusion regions 54C and 55C (LP)) on the source / drain formation region of the MOS transistor (B), Implanting a p-type impurity (eg, boron difluoride ion) to form a p-type diffusion region 12 adjacent to the n-type diffusion region 4.
And a high-concentration P is formed in the source / drain formation region of the P-channel type high breakdown voltage MOS transistor (B).
Formed diffusion regions 54B and 55B (P +) are formed. In this step, for example, boron difluoride ion is added to about 60K.
By implanting at an acceleration voltage of eV and an implantation amount of 4 × 10 15 / cm 2 , the P-type diffusion region 12 and the high-concentration P-type diffusion regions 54B and 55B (P +) are approximately 5 × 10 19 / cm 3.
It has a degree of concentration.
【００３１】以下、従来構成と同様に層間絶縁膜を形成
した後に、層間絶縁膜を介してソース電極、ドレイン電
極を形成して半導体装置を完成させる。After forming an interlayer insulating film in the same manner as in the conventional structure, a source electrode and a drain electrode are formed via the interlayer insulating film to complete a semiconductor device.
【００３２】以上、説明したように本発明の半導体装置
の製造方法では、前記ドリフト領域と成るＮ−層２２を
形成する際に、拡散係数の異なるヒ素イオンとリンイオ
ンと、このリンイオンの拡散係数とほぼ同程度かそれ以
上の拡散係数を有するボロンイオンとの拡散係数の差を
利用して形成しているため、製造工程が簡便である。ま
た、このＮ−層２２を形成する際に注入するボロンイオ
ンは、Ｐチャネル型の高耐圧ＭＯＳトランジスタ（Ｂ）
のＰ型拡散領域５４，５５を構成する低濃度のＰ型拡散
領域５４Ａ，５５Ａ（Ｐ−）を形成する工程のイオン注
入工程と同一工程であるため、いたずらに製造工数が増
大するということはない。As described above, in the method of manufacturing a semiconductor device according to the present invention, when forming the N − layer 22 serving as the drift region, arsenic ions and phosphorus ions having different diffusion coefficients, Since the film is formed using the difference in diffusion coefficient from boron ions having a diffusion coefficient substantially equal to or greater than that, the manufacturing process is simple. The boron ions implanted when forming the N− layer 22 are a P-channel type high breakdown voltage MOS transistor (B).
This is the same as the ion implantation step of forming the low-concentration P-type diffusion regions 54A and 55A (P−) constituting the P-type diffusion regions 54 and 55, so that the number of manufacturing steps is unnecessarily increased. Absent.
【００３３】更に、Ｎチャネル型のＬＤＭＯＳトランジ
スタ（Ａ）とＰチャネル型の高耐圧ＭＯＳトランジスタ
（Ｂ）とを作り込み形成した際の、ＬＤＭＯＳトランジ
スタ形成工程内のＰ型ボディー領域３を形成する工程の
イオン注入工程と同一工程により、Ｐチャネル型の高耐
圧ＭＯＳトランジスタ（Ｂ）のＰ型拡散領域５４，５５
を構成する中濃度のＰ型拡散領域５４Ｃ，５５Ｃが形成
されていることで、Ｐチャネル型の高耐圧ＭＯＳトラン
ジスタ（Ｂ）は、従来構成に比して低オン抵抗化が図れ
る。しかも、本工程は、Ｎチャネル型のＬＤＭＯＳトラ
ンジスタ（Ａ）の製造工程内のイオン注入工程を援用し
ているため、いたずらに製造工数が増大するということ
はない。Further, a step of forming a P-type body region 3 in the LDMOS transistor forming step when an N-channel type LDMOS transistor (A) and a P-channel type high voltage MOS transistor (B) are formed and formed. The P-type diffusion regions 54 and 55 of the P-channel type high breakdown voltage MOS transistor (B) are formed by the same process as the ion implantation process of FIG.
Are formed, the P-channel type high withstand voltage MOS transistor (B) can have a lower on-resistance than the conventional configuration. In addition, since this step uses the ion implantation step in the manufacturing process of the N-channel LDMOS transistor (A), the number of manufacturing steps does not increase unnecessarily.
【００３４】また、図７は本発明の他の実施形態を説明
するための図であり、一実施形態と異なる特徴は、Ｐチ
ャネル型の高耐圧ＭＯＳトランジスタ（Ｂ）のＰ型拡散
領域６４，６５を構成する低濃度のＰ型拡散領域６４
Ａ，６５Ａと高濃度のＰ型拡散領域６４Ｂ，６５Ｂとの
関係であり、低濃度のＰ型拡散領域６４Ａ，６５Ａの形
成深さよりも深い領域まで高濃度のＰ型拡散領域６４
Ｂ，６５Ｂが形成されており、一実施形態と同様にこの
高濃度のＰ型拡散領域６４Ｂ，６５Ｂよりも広く、かつ
深く中濃度のＰ型拡散領域６４Ｃ，６５Ｃが形成されて
いるものである。FIG. 7 is a diagram for explaining another embodiment of the present invention. The feature different from the embodiment is that the P-type diffusion region 64 of the P-channel high withstand voltage MOS transistor (B) is used. Low-concentration P-type diffusion region 64 constituting
The relationship between A, 65A and the high-concentration P-type diffusion regions 64B, 65B is high, and the high-concentration P-type diffusion region 64 is deeper than the formation depth of the low-concentration P-type diffusion regions 64A, 65A.
B, 65B are formed, and the P-type diffusion regions 64C, 65C are formed, which are wider and deeper than the high-concentration P-type diffusion regions 64B, 65B as in the embodiment. .
【００３５】[0035]
【発明の効果】本発明の半導体装置によれば、ドリフト
領域と成る低濃度層が、少なくともゲート電極下では浅
く、かつドレイン領域近傍では深く形成されることで、
高耐圧化並びにオン抵抗の低減化が図れる。尚、このド
リフト領域の形成工程は、拡散係数の異なるヒ素イオン
とリンイオンと、このリンイオンの拡散係数とほぼ同程
度かそれ以上の拡散係数を有するボロンイオンとの拡散
係数の差を利用して形成しているため、製造工程が簡便
である。また、このドリフト領域を形成する際に注入す
るボロンイオンは、Ｐチャネル型の高耐圧ＭＯＳトラン
ジスタの低濃度のＰ型拡散領域を形成する工程のイオン
注入工程と同一工程であるため、いたずらに製造工数が
増大するということはない。According to the semiconductor device of the present invention, the low-concentration layer serving as the drift region is formed to be shallow at least below the gate electrode and deep near the drain region.
High breakdown voltage and low on-resistance can be achieved. The drift region is formed by utilizing the difference between the diffusion coefficients of arsenic ions and phosphorus ions having different diffusion coefficients and boron ions having a diffusion coefficient substantially equal to or higher than that of the phosphorus ions. Therefore, the manufacturing process is simple. In addition, boron ions to be implanted when forming the drift region are manufactured in the same manner as the ion implantation process of forming the low-concentration P-type diffusion region of the P-channel high-breakdown-voltage MOS transistor. There is no increase in man-hours.
【００３６】更に、Ｎチャネル型のＬＤＭＯＳトランジ
スタとＰチャネル型の高耐圧ＭＯＳトランジスタとを作
り込み形成した際の、ＤＭＯＳトランジスタ形成工程を
援用してＰチャネル型の高耐圧ＭＯＳトランジスタの中
濃度のＰ型拡散領域が形成され、このようなＰチャネル
型の高耐圧ＭＯＳトランジスタは、従来構成に比して低
オン抵抗化が図れる。Further, when the N-channel type LDMOS transistor and the P-channel type high withstand voltage MOS transistor are formed and formed, the P-type high withstand voltage MOS transistor having a medium P A type diffusion region is formed, and such a P-channel type high breakdown voltage MOS transistor can achieve a lower on-resistance than the conventional configuration.
【００３７】しかも、前記中濃度のＰ型拡散領域の形成
工程は、Ｎチャネル型のＬＤＭＯＳトランジスタの製造
工程内のイオン注入工程を援用しているため、いたずら
に製造工数が増大するということはない。In addition, since the step of forming the medium-concentration P-type diffusion region uses the ion implantation step in the manufacturing process of the N-channel type LDMOS transistor, the number of manufacturing steps does not increase unnecessarily. .
【図１】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。FIG. 1 is a sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図２】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。FIG. 2 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図３】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。FIG. 3 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図４】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。FIG. 4 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図５】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。FIG. 5 is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to one embodiment of the present invention;
【図６】本発明のドリフト領域形成原理を説明するため
の各種イオンの濃度分布図である。FIG. 6 is a concentration distribution diagram of various ions for explaining the principle of forming a drift region according to the present invention.
【図７】本発明の他の実施形態の半導体装置の製造方法
を示す断面図である。FIG. 7 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to another embodiment of the present invention.
【図８】従来の半導体装置を示す図である。FIG. 8 is a diagram showing a conventional semiconductor device.
【図９】従来の半導体装置を示す図である。FIG. 9 is a diagram showing a conventional semiconductor device.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F032 AA13 DA53 5F040 DB03 EF02 FC11 FC14 FC17 5F048 AA05 AC03 BA01 BB04 BC03 BC06 BE03 BG01 BG12 DA24 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F032 AA13 DA53 5F040 DB03 EF02 FC11 FC14 FC17 5F048 AA05 AC03 BA01 BB04 BC03 BC06 BE03 BG01 BG12 DA24
Claims (10)
領域を有し、更に前記チャネル領域上にゲート電極が形
成されており、前記チャネル領域及びドレイン領域間に
ドリフト領域が形成されて成る第１のＭＯＳトランジス
タと、ソース領域、チャネル領域及びドレイン領域を有
し、更に前記チャネル領域上にゲート電極が形成されて
成る第２のＭＯＳトランジスタとを有する半導体装置に
おいて、 前記第１のＭＯＳトランジスタ内のドリフト領域が少な
くとも前記ゲート電極下では浅く、かつ前記ドレイン領
域近傍では深く形成されていることを特徴とする半導体
装置。A first MOS transistor having a source region, a channel region, and a drain region; a gate electrode formed on the channel region; and a drift region formed between the channel region and the drain region. In a semiconductor device having a transistor, a second MOS transistor having a source region, a channel region, and a drain region, and further having a gate electrode formed on the channel region, a drift region in the first MOS transistor Is formed at least shallow under the gate electrode and deep near the drain region.
領域を有し、更に前記チャネル領域上にゲート電極が形
成されており、前記チャネル領域及びドレイン領域間に
ドリフト領域が形成されて成る第１のＭＯＳトランジス
タと、ソース領域、チャネル領域及びドレイン領域を有
し、更に前記チャネル領域上にゲート電極が形成されて
成る第２のＭＯＳトランジスタとを有する半導体装置に
おいて、 前記第２のＭＯＳトランジスタのソース・ドレイン領域
が、低濃度ソース・ドレイン領域と、高濃度ソース・ド
レイン領域と、低濃度ソース・ドレイン領域よりも高く
高濃度ソース・ドレイン領域よりも低い中濃度のソース
・ドレイン領域とで形成されていることを特徴とする半
導体装置。2. A first MOS having a source region, a channel region and a drain region, a gate electrode formed on the channel region, and a drift region formed between the channel region and the drain region. In a semiconductor device having a transistor, a second MOS transistor having a source region, a channel region, and a drain region, and further having a gate electrode formed on the channel region, a source / drain of the second MOS transistor The region is formed of a low concentration source / drain region, a high concentration source / drain region, and a medium concentration source / drain region higher than the low concentration source / drain region and lower than the high concentration source / drain region. A semiconductor device characterized by the above-mentioned.
Ｓトランジスタ及び第２のＭＯＳトランジスタとが形成
された半導体装置において、 前記第１のＭＯＳトランジスタは、前記基板内に形成さ
れた第１導電型ウエル領域と、 前記第１導電型ウエル領域上に第１のゲート絶縁膜を介
して形成された第１のゲート電極と、 前記第１のゲート電極に隣接するように形成された第１
導電型ボディー領域と、 前記第１導電型ボディー領域内に形成された第２導電型
のソース領域並びにチャネル領域と、 前記第１導電型ボディー領域と離間された位置に形成さ
れた第２導電型のドレイン領域と、 前記チャネル領域から前記ドレイン領域にかけて、少な
くとも前記第１のゲート電極下では浅く、かつドレイン
領域近傍では深く形成された第２導電型のドリフト領域
とから構成され、 前記第２のＭＯＳトランジスタは、前記基板内に形成さ
れた第２電型ウエル領域と、 前記第２電型ウエル領域上に第２のゲート絶縁膜を介し
て形成された第２のゲート電極と、 前記第２のゲート電極に隣接するように低濃度ソース・
ドレイン領域と、高濃度ソース・ドレイン領域と、低濃
度ソース・ドレイン領域よりも高く高濃度ソース・ドレ
イン領域よりも低い中濃度のソース・ドレイン領域とか
ら構成されていることを特徴とする半導体装置。3. A first MO on a semiconductor substrate of a first conductivity type.
In a semiconductor device in which an S transistor and a second MOS transistor are formed, the first MOS transistor includes a first conductivity type well region formed in the substrate, and a first conductivity type well region formed on the first conductivity type well region. A first gate electrode formed via the first gate insulating film, and a first gate electrode formed adjacent to the first gate electrode.
A conductive type body region; a second conductive type source region and a channel region formed in the first conductive type body region; and a second conductive type formed at a position separated from the first conductive type body region. And a second conductive type drift region formed shallowly at least below the first gate electrode and deeply near the drain region from the channel region to the drain region. A MOS transistor comprising: a second electrical well region formed in the substrate; a second gate electrode formed on the second electrical well region via a second gate insulating film; Low concentration source
A semiconductor device comprising: a drain region; a high-concentration source / drain region; and a medium-concentration source / drain region higher than the low-concentration source / drain region and lower than the high-concentration source / drain region. .
ネル型のＬＤＭＯＳトランジスタで、前記第２のＭＯＳ
トランジスタがＰチャネル型の高耐圧ＭＯＳトランジス
タであることを特徴とする請求項１あるいは請求項２あ
るいは請求項３に記載の半導体装置。4. The first MOS transistor is an N-channel LDMOS transistor, and the second MOS transistor is an N-channel LDMOS transistor.
4. The semiconductor device according to claim 1, wherein the transistor is a P-channel type high voltage MOS transistor.
るボディー領域、このボディー領域から離間されたドレ
イン領域を有し、更に前記チャネル領域上にゲート電極
が形成されており、前記チャネル領域及びドレイン領域
間にドリフト領域が形成されて成る第１のＭＯＳトラン
ジスタと、ソース領域、チャネル領域及びドレイン領域
を有し、更に前記チャネル領域上にゲート電極が形成さ
れて成る第２のＭＯＳトランジスタとを有する半導体装
置の製造方法において、 前記第２のＭＯＳトランジスタのソース・ドレイン領域
の形成工程が、少なくとも前記第１のＭＯＳトランジス
タのボディー領域の形成工程と同一工程を有することを
特徴とする半導体装置の製造方法。5. A semiconductor device comprising: a body region in which a source region and a channel region are formed; a drain region separated from the body region; and a gate electrode formed on the channel region. A semiconductor having a first MOS transistor having a drift region formed therebetween, and a second MOS transistor having a source region, a channel region, and a drain region, and further having a gate electrode formed on the channel region; In the method of manufacturing a device, a step of forming a source / drain region of the second MOS transistor includes at least the same step as a step of forming a body region of the first MOS transistor. .
るボディー領域、このボディー領域から離間されたドレ
イン領域を有し、更に前記チャネル領域上にゲート電極
が形成されており、前記チャネル領域及びドレイン領域
間にドリフト領域が形成されて成る第１のＭＯＳトラン
ジスタと、ソース領域、チャネル領域及びドレイン領域
を有し、更に前記チャネル領域上にゲート電極が形成さ
れて成る第２のＭＯＳトランジスタとを有する半導体装
置の製造方法において、 前記第２のＭＯＳトランジスタのソース・ドレイン領域
の形成工程が、少なくとも前記ドリフト領域の形成工程
と同一工程を有することを特徴とする半導体装置の製造
方法。6. A body region in which a source region and a channel region are formed, a drain region separated from the body region, and a gate electrode is formed on the channel region. A semiconductor having a first MOS transistor having a drift region formed therebetween, and a second MOS transistor having a source region, a channel region, and a drain region, and further having a gate electrode formed on the channel region; In the method for manufacturing a device, a step of forming a source / drain region of the second MOS transistor includes at least the same step as a step of forming the drift region.
Ｓトランジスタ及び第２のＭＯＳトランジスタとが形成
された半導体装置の製造方法において、 第１導電型ウエル領域及び第２導電型ウエル領域が形成
された第１導電型の半導体基板上の前記第１導電型ウエ
ル領域上の一部に開口部を有するホトレジスト膜を形成
した後に、このホトレジスト膜をマスクにして拡散係数
の異なる２種類の第２導電型不純物をイオン注入する工
程と、 前記基板上のある領域に耐酸化性膜を形成した後にこの
耐酸化性膜をマスクに選択酸化してＬＯＣＯＳ酸化膜を
形成すると共に、２種類の第２導電型不純物のそれぞれ
の拡散係数の差から前記第１導電型ウエル領域内の比較
的深い位置及び比較的基板表層のそれぞれに低濃度の第
２導電型層を形成する工程と、 前記第１導電型ウエル領域内のソース形成領域上及び前
記第２導電型ウエル領域内のソース・ドレイン形成領域
上に開口部を有するホトレジスト膜をマスクにして第１
導電型ウエル領域内のソース形成領域及び第２導電型ウ
エル領域内のソース・ドレイン形成領域の前記基板表層
に第１導電型不純物をイオン注入し拡散させることで、
前記第１導電型ウエル領域内のソース形成領域の比較的
深い位置に形成された第２導電型層をこの第１導電型不
純物の拡散で相殺すると共に、第２導電型ウエル領域内
のソース・ドレイン形成領域に第１の第１導電型ソース
・ドレイン領域を形成する工程と、 前記第１導電型ウエル領域上のＬＯＣＯＳ酸化膜以外の
領域上に第１のゲート絶縁膜を形成すると共に前記第２
導電型ウエル領域上のＬＯＣＯＳ酸化膜以外の領域上に
第２のゲート絶縁膜を形成する工程と、 前記第１及び第２のゲート絶縁膜上にそれぞれ第１及び
第２のゲート電極を形成する工程と、 前記第１導電型ウエル領域上の第１のゲート電極及びド
レイン形成領域上を被覆すると共に前記第２導電型ウエ
ル領域上のソース・ドレイン形成領域上の一部に開口部
を有するホトレジスト膜をマスクにして第１導電型不純
物を注入し拡散することで前記第１のゲート電極の一端
部に隣接するように第１導電型ボディー領域を形成する
と共に、前記第２のゲート電極から離間された領域に第
２の第１導電型ソース・ドレイン領域を形成する工程
と、 前記第１導電型ウエル領域上のソース形成領域上に開口
部を有するホトレジスト膜をマスクにして第２導電型不
純物を注入して第１の第２導電型ソース領域を形成する
工程と、 前記第１のゲート電極及び第２のゲート電極の側壁部に
サイドウォールスペーサ膜を形成した後に第１導電型ウ
エル領域上のソース・ドレイン形成領域上に開口部を有
するホトレジスト膜をマスクにして第１導電型不純物を
注入して第２の第１導電型ソース・ドレイン領域を形成
する工程と、 前記第２導電型ウエル領域上に少なくとも前記第２の第
１導電型ソース・ドレイン領域よりも小さい開口部を有
するホトレジスト膜をマスクにして第１導電型不純物を
注入して第３の第１導電型ソース・ドレイン領域を形成
する工程とを有することを特徴とする半導体装置の製造
方法。7. A first MO on a semiconductor substrate of a first conductivity type.
A method of manufacturing a semiconductor device in which an S transistor and a second MOS transistor are formed, wherein the first conductivity type semiconductor substrate on a first conductivity type semiconductor substrate in which a first conductivity type well region and a second conductivity type well region are formed. Forming a photoresist film having an opening in a part of the mold well region, then ion-implanting two types of second conductivity type impurities having different diffusion coefficients using the photoresist film as a mask; After forming an oxidation-resistant film in the region, the oxidation-resistant film is selectively oxidized using the mask as a mask to form a LOCOS oxide film, and the first conductivity type impurity is determined from the difference in diffusion coefficient between the two types of second conductivity type impurities. Forming a low-concentration second conductivity type layer at each of a relatively deep position in the mold well region and a relatively surface layer of the substrate; and on a source formation region in the first conductivity type well region. The by a photoresist film having an opening in the source and drain formation regions of the fine said second conductivity type well region on the mask 1
A first conductivity type impurity is ion-implanted and diffused into the substrate surface layer of the source formation region in the conductivity type well region and the source / drain formation region in the second conductivity type well region,
The diffusion of the first conductivity type impurity cancels out the second conductivity type layer formed at a relatively deep position in the source formation region in the first conductivity type well region, and the source / source region in the second conductivity type well region. Forming a first first conductivity type source / drain region in a drain formation region; forming a first gate insulating film on a region other than a LOCOS oxide film on the first conductivity type well region; 2
Forming a second gate insulating film on a region other than the LOCOS oxide film on the conductivity type well region; and forming first and second gate electrodes on the first and second gate insulating films, respectively. And a photoresist covering the first gate electrode and the drain formation region on the first conductivity type well region and having an opening in a part of the source / drain formation region on the second conductivity type well region. By implanting and diffusing a first conductivity type impurity using the film as a mask, a first conductivity type body region is formed adjacent to one end of the first gate electrode, and is separated from the second gate electrode. Forming a second source / drain region of the first conductivity type in the formed region; and forming a second source / drain region using the photoresist film having an opening in the source formation region on the well region of the first conductivity type as a mask. Forming a first second-conductivity-type source region by injecting a first-conductivity-type impurity; and forming a first-conductivity-type source region after forming a sidewall spacer film on side walls of the first gate electrode and the second gate electrode. Forming a second first conductivity type source / drain region by implanting a first conductivity type impurity using a photoresist film having an opening on the source / drain formation region on the well region as a mask; Using a photoresist film having an opening smaller than at least the second first conductivity type source / drain region on the conductivity type well region as a mask, a first conductivity type impurity is implanted to form a third first conductivity type source / drain region. Forming a drain region.
の異なる２種類の第２導電型不純物と、この一方の第２
導電型不純物の拡散係数とほぼ同程度かそれ以上の拡散
係数を有する第１導電型不純物との拡散係数の差を利用
して形成されていることを特徴とする請求項７に記載の
半導体装置の製造方法。8. The low-concentration second-conductivity-type layer includes two types of second-conductivity-type impurities having different diffusion coefficients and one of the second conductivity-type impurities.
8. The semiconductor device according to claim 7, wherein the semiconductor device is formed by utilizing a difference in diffusion coefficient between the first conductivity type impurity and a diffusion coefficient substantially equal to or higher than the diffusion coefficient of the conductivity type impurity. Manufacturing method.
領域の濃度は、前記第１の第１導電型ソース・ドレイン
領域の濃度よりも高く前記第３の第１導電型ソース・ド
レイン領域の濃度よりも低い中濃度であることを特徴と
する請求項７に記載の半導体装置の製造方法。9. The source / drain region of the third first conductivity type, wherein the concentration of the source / drain region of the second first conductivity type is higher than the concentration of the source / drain region of the first first conductivity type. 8. The method of manufacturing a semiconductor device according to claim 7, wherein the intermediate concentration is lower than the concentration.
ャネル型のＬＤＭＯＳトランジスタで、前記第２のＭＯ
ＳトランジスタがＰチャネル型の高耐圧ＭＯＳトランジ
スタであることを特徴とする請求項５あるいは請求項６
あるいは請求項７あるいは請求項８あるいは請求項９に
記載の半導体装置の製造方法。10. The first MOS transistor is an N-channel type LDMOS transistor, and the second MOS transistor is an N-channel LDMOS transistor.
7. The S transistor is a P-channel type high voltage MOS transistor.
Alternatively, the method for manufacturing a semiconductor device according to claim 7, 8, or 9.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35177998A JP3363811B2 (en) | 1998-12-10 | 1998-12-10 | Semiconductor device and manufacturing method thereof |
| US09/444,819 US6897525B1 (en) | 1998-11-26 | 1999-11-22 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35177998A JP3363811B2 (en) | 1998-12-10 | 1998-12-10 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183181A true JP2000183181A (en) | 2000-06-30 |
| JP3363811B2 JP3363811B2 (en) | 2003-01-08 |
Family
ID=18419560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35177998A Expired - Fee Related JP3363811B2 (en) | 1998-11-26 | 1998-12-10 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3363811B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6599782B1 (en) * | 2000-01-20 | 2003-07-29 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating thereof |
| JP2006140318A (en) * | 2004-11-12 | 2006-06-01 | Kawasaki Microelectronics Kk | Semiconductor integrated circuit and method of manufacturing the same |
| JP2008098624A (en) * | 2006-09-15 | 2008-04-24 | Sanyo Electric Co Ltd | Semiconductor apparatus and manufacturing method thereof |
| US7618854B2 (en) | 2004-07-15 | 2009-11-17 | Samsung Electronics Co., Ltd. | High frequency MOS transistor, method of forming the same, and method of manufacturing a semiconductor device including the same |
| JP2014013909A (en) * | 2002-09-29 | 2014-01-23 | Advanced Analogic Technologies Inc | Modular bipolar-cmos-dmos analog integrated circuit and power transistor technology |
| JP2014038965A (en) * | 2012-08-17 | 2014-02-27 | Rohm Co Ltd | Semiconductor device and semiconductor device manufacturing method |
| CN104681609A (en) * | 2013-12-03 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | n-type LDMOS device and manufacturing method thereof |
| CN104681608A (en) * | 2013-12-03 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | n-type lateral diffusion metal oxide semiconductor (LDMOS) device with high isolation and manufacturing method thereof |
-
1998
- 1998-12-10 JP JP35177998A patent/JP3363811B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6599782B1 (en) * | 2000-01-20 | 2003-07-29 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating thereof |
| JP2014013909A (en) * | 2002-09-29 | 2014-01-23 | Advanced Analogic Technologies Inc | Modular bipolar-cmos-dmos analog integrated circuit and power transistor technology |
| US7618854B2 (en) | 2004-07-15 | 2009-11-17 | Samsung Electronics Co., Ltd. | High frequency MOS transistor, method of forming the same, and method of manufacturing a semiconductor device including the same |
| JP2006140318A (en) * | 2004-11-12 | 2006-06-01 | Kawasaki Microelectronics Kk | Semiconductor integrated circuit and method of manufacturing the same |
| JP4482428B2 (en) * | 2004-11-12 | 2010-06-16 | 川崎マイクロエレクトロニクス株式会社 | Manufacturing method of semiconductor integrated circuit and semiconductor integrated circuit |
| JP2008098624A (en) * | 2006-09-15 | 2008-04-24 | Sanyo Electric Co Ltd | Semiconductor apparatus and manufacturing method thereof |
| JP2014038965A (en) * | 2012-08-17 | 2014-02-27 | Rohm Co Ltd | Semiconductor device and semiconductor device manufacturing method |
| CN104681609A (en) * | 2013-12-03 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | n-type LDMOS device and manufacturing method thereof |
| CN104681608A (en) * | 2013-12-03 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | n-type lateral diffusion metal oxide semiconductor (LDMOS) device with high isolation and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3363811B2 (en) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3723410B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000260987A (en) | Semiconductor device and its manufacture | |
| US6897525B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000312002A (en) | Semiconductor device and manufacture thereof | |
| KR100381347B1 (en) | Semiconductor deⅴice and method of manufacturing the same | |
| US6709939B2 (en) | Method for fabricating semiconductor device | |
| US20130214351A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| EP0898304A2 (en) | Asymmetric channel doped MOS structure and method for same | |
| JP3448546B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0730107A (en) | High voltage withstand transistor and its manufacture | |
| JP3363811B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2790050B2 (en) | Method for manufacturing semiconductor device | |
| JPH10135349A (en) | Cmos type semiconductor device and its manufacturing method | |
| JP3363810B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7335549B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2000068499A (en) | Semiconductor device and manufacture of the same | |
| JPH1012870A (en) | Semiconductor device and its manufacture | |
| JP2917301B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2743828B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3423230B2 (en) | Method for manufacturing semiconductor device | |
| JP3194805B2 (en) | Semiconductor device | |
| JPH07297397A (en) | Manufacture of semiconductor device | |
| JP2001068560A (en) | Fabrication of semiconductor device and semiconductor device | |
| KR950012035B1 (en) | Cmos transistor manufacturing process | |
| KR100334968B1 (en) | Method for fabricating buried channel type PMOS transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |