JP2000174390A - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JP2000174390A JP2000174390A JP10348091A JP34809198A JP2000174390A JP 2000174390 A JP2000174390 A JP 2000174390A JP 10348091 A JP10348091 A JP 10348091A JP 34809198 A JP34809198 A JP 34809198A JP 2000174390 A JP2000174390 A JP 2000174390A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stripe
- pair
- shaped mesa
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 半導体レーザ及びその製造方法に関し、埋込
層を介して流れるリーク電流をより低減し、しきい値電
流密度Jthを小さくする。 【解決手段】 {100}面を主面とする一導電型半導
体基板1上に設けた活性層を含む発光領域3を有するス
トライプ状メサ5を埋込層6によって埋め込むととも
に、埋込層6の一部にストライプ状メサ5の側壁に延び
る少なくとも1対の横溝7をストライプ状メサ5の上端
より低い位置に設ける。
層を介して流れるリーク電流をより低減し、しきい値電
流密度Jthを小さくする。 【解決手段】 {100}面を主面とする一導電型半導
体基板1上に設けた活性層を含む発光領域3を有するス
トライプ状メサ5を埋込層6によって埋め込むととも
に、埋込層6の一部にストライプ状メサ5の側壁に延び
る少なくとも1対の横溝7をストライプ状メサ5の上端
より低い位置に設ける。
Description
【0001】
【発明の属する技術分野】本発明は半導体レーザ及びそ
の製造方法に関し、特に、InGaAsP系埋込ヘテロ
接合構造(BH)型半導体レーザにおけるリーク電流を
低減するための埋込層の構造に特徴のある半導体レーザ
及びその製造方法に関するものである。
の製造方法に関し、特に、InGaAsP系埋込ヘテロ
接合構造(BH)型半導体レーザにおけるリーク電流を
低減するための埋込層の構造に特徴のある半導体レーザ
及びその製造方法に関するものである。
【0002】
【従来の技術】近年、電子計算機の装置間の伝送処理
に、動作速度及び実装上の問題から、従来の同軸ケーブ
ルに替えて光ファイバを用いる光並列接続の開発が進め
られており、この様な光並列接続の実現のためには、電
気−光変換素子の低電力化が重要となり、そのために、
光源として低しきい値且つ高効率の半導体レーザが求め
られている。
に、動作速度及び実装上の問題から、従来の同軸ケーブ
ルに替えて光ファイバを用いる光並列接続の開発が進め
られており、この様な光並列接続の実現のためには、電
気−光変換素子の低電力化が重要となり、そのために、
光源として低しきい値且つ高効率の半導体レーザが求め
られている。
【0003】この様な低しきい値且つ高効率の半導体レ
ーザの実現のためには、リーク電流の低減、及び、寄生
容量の低減が重要になり、特に、BH型半導体レーザに
おいては、埋込層をバイパスとするリーク電流が低しき
い値化或いは低電力化の障害となる。
ーザの実現のためには、リーク電流の低減、及び、寄生
容量の低減が重要になり、特に、BH型半導体レーザに
おいては、埋込層をバイパスとするリーク電流が低しき
い値化或いは低電力化の障害となる。
【0004】この様な問題を解決するために、埋込層の
一部を除去することにより埋込層をバイパスとするリー
ク電流を低減することが試みられているので、図8
(a)を参照して、光通信用半導体レーザとして用いら
れている従来のBH構造の半導体レーザの代表的例とし
て、FBH(Flat−Buried−Heteros
tructure)構造半導体レーザの埋込層の一部を
除去した1例を説明する。図8(a)参照このFBH構
造半導体レーザは、(100)面を主面とするn型In
P基板41上に、n側クラッド層を兼ねるn型InPバ
ッファ層42、n型InGaAsP光ガイド層及びIn
GaAsP活性層からなるMQW活性層43、及び、p
型InPクラッド層44を順次MOVPE法(有機金属
気相成長法)によって成長させたのち、SiO2 マスク
等の誘電体マスク(図示せず)を用いてメサエッチング
を行い、〈011〉方向に延びるストライプ状メサ45
を形成する。
一部を除去することにより埋込層をバイパスとするリー
ク電流を低減することが試みられているので、図8
(a)を参照して、光通信用半導体レーザとして用いら
れている従来のBH構造の半導体レーザの代表的例とし
て、FBH(Flat−Buried−Heteros
tructure)構造半導体レーザの埋込層の一部を
除去した1例を説明する。図8(a)参照このFBH構
造半導体レーザは、(100)面を主面とするn型In
P基板41上に、n側クラッド層を兼ねるn型InPバ
ッファ層42、n型InGaAsP光ガイド層及びIn
GaAsP活性層からなるMQW活性層43、及び、p
型InPクラッド層44を順次MOVPE法(有機金属
気相成長法)によって成長させたのち、SiO2 マスク
等の誘電体マスク(図示せず)を用いてメサエッチング
を行い、〈011〉方向に延びるストライプ状メサ45
を形成する。
【0005】次いで、この誘電体マスクを選択成長マス
クとして用いて、MOVPE法によってp型InP埋込
層46及びInGaAs層(図示せず)を順次堆積させ
てストライプ状メサ45を埋め込んだのち、誘電体マス
クを除去して、再び、MOVPE法によりp型InP層
47及びp+ 型InGaAsPコンタクト層48を全面
に成長させる。
クとして用いて、MOVPE法によってp型InP埋込
層46及びInGaAs層(図示せず)を順次堆積させ
てストライプ状メサ45を埋め込んだのち、誘電体マス
クを除去して、再び、MOVPE法によりp型InP層
47及びp+ 型InGaAsPコンタクト層48を全面
に成長させる。
【0006】次いで、ストライプ方向に平行な分離溝4
9を形成したのち、InGaAs層を横方向から選択的
に除去することによって横溝50を形成し、最後に、p
+ 型InGaAsPコンタクト層48上にp側電極51
を設けると共に、n型InP基板41の裏面にn側電極
42を設けてFBH構造半導体レーザが完成する。な
お、分離溝49は、電流の流れる範囲を狭めると共に、
pn接合に基づく寄生容量を低減するために設けるもの
である。
9を形成したのち、InGaAs層を横方向から選択的
に除去することによって横溝50を形成し、最後に、p
+ 型InGaAsPコンタクト層48上にp側電極51
を設けると共に、n型InP基板41の裏面にn側電極
42を設けてFBH構造半導体レーザが完成する。な
お、分離溝49は、電流の流れる範囲を狭めると共に、
pn接合に基づく寄生容量を低減するために設けるもの
である。
【0007】この様なFBH構造半導体レーザにおいて
は、埋込層に形成された横溝50は、電流をストライプ
状メサ45部分のみに狭窄する役割をはたすものであ
り、それによって、リーク電流を低減し低しきい値化が
可能になる。
は、埋込層に形成された横溝50は、電流をストライプ
状メサ45部分のみに狭窄する役割をはたすものであ
り、それによって、リーク電流を低減し低しきい値化が
可能になる。
【0008】また、その他の提案としては、活性層をメ
サストライプ状にするために設けた2本の溝を電流ブロ
ック層で埋め込んだのち、電流ブロック層の両側に位置
する活性層と同じ由来の層を選択的除去することによっ
て寄生容量を低減するとともに、しきい値電流を低減す
ることが提案(必要ならば、特開平8−204284号
公報参照)されているので、図8(b)を参照して説明
する。
サストライプ状にするために設けた2本の溝を電流ブロ
ック層で埋め込んだのち、電流ブロック層の両側に位置
する活性層と同じ由来の層を選択的除去することによっ
て寄生容量を低減するとともに、しきい値電流を低減す
ることが提案(必要ならば、特開平8−204284号
公報参照)されているので、図8(b)を参照して説明
する。
【0009】図8(b)参照 まず、(100)面を主面とするn型InP基板61上
に、MOVPE法を用いてバッファ層を兼ねるn型In
Pクラッド層62、InGaAsP活性層63、及び、
p型InPクラッド層64を順次堆積させたのち、In
GaAs活性層63の中央部のみを発振領域とするため
に幅が2.0μm2本の平行な溝を形成して幅が1.5
μmのメサストライプ65を形成し、次いで、この溝を
選択成長によってFeドープInP電流ブロック層66
及びn型InP電流ブロック層67で埋め込む。
に、MOVPE法を用いてバッファ層を兼ねるn型In
Pクラッド層62、InGaAsP活性層63、及び、
p型InPクラッド層64を順次堆積させたのち、In
GaAs活性層63の中央部のみを発振領域とするため
に幅が2.0μm2本の平行な溝を形成して幅が1.5
μmのメサストライプ65を形成し、次いで、この溝を
選択成長によってFeドープInP電流ブロック層66
及びn型InP電流ブロック層67で埋め込む。
【0010】次いで、全面にp型InP埋込層68及び
p型InGaAsコンタクト層69を順次堆積させたの
ち、ストライプ方向に平行な分離溝70を形成し、次い
で、FeドープInP電流ブロック層66及びn型In
P電流ブロック層67によって分離された両側のInG
aAsP活性層63の残部を横方向から選択的に除去す
ることによって横溝71を形成し、最後に、p型InG
aAsコンタクト層69上にp側電極72を設けると共
に、n型InP基板61の裏面にn側電極73を設けて
半導体レーザが完成する。
p型InGaAsコンタクト層69を順次堆積させたの
ち、ストライプ方向に平行な分離溝70を形成し、次い
で、FeドープInP電流ブロック層66及びn型In
P電流ブロック層67によって分離された両側のInG
aAsP活性層63の残部を横方向から選択的に除去す
ることによって横溝71を形成し、最後に、p型InG
aAsコンタクト層69上にp側電極72を設けると共
に、n型InP基板61の裏面にn側電極73を設けて
半導体レーザが完成する。
【0011】この半導体レーザにおいては、横溝71を
設けることによって寄生抵抗が大幅に低減するので高速
変調動作が可能になり、且つ、メサストライプ65の両
側はFeドープInP電流ブロック層66及びn型In
P電流ブロック層67によって覆われているので、リー
ク電流が低減するので低しきい値化が可能になる。
設けることによって寄生抵抗が大幅に低減するので高速
変調動作が可能になり、且つ、メサストライプ65の両
側はFeドープInP電流ブロック層66及びn型In
P電流ブロック層67によって覆われているので、リー
ク電流が低減するので低しきい値化が可能になる。
【0012】また、他の提案としては、InGaAsP
系活性層を含む低いストライプ状メサの側壁をInPか
らなるスペーサ層で覆い、このスペーサ層を介して薄い
InGaAsP層を設けたのち、その上にInPクラッ
ド層を設け、次いで、スペーサ層の両側に位置する2本
の平行な凹部をInGaAsP層に達する様に設け、露
出するInGaAsP層をサイドエッチすることによっ
て横溝を形成することも提案(必要ならば、特表平2−
503047号公報参照)されている。
系活性層を含む低いストライプ状メサの側壁をInPか
らなるスペーサ層で覆い、このスペーサ層を介して薄い
InGaAsP層を設けたのち、その上にInPクラッ
ド層を設け、次いで、スペーサ層の両側に位置する2本
の平行な凹部をInGaAsP層に達する様に設け、露
出するInGaAsP層をサイドエッチすることによっ
て横溝を形成することも提案(必要ならば、特表平2−
503047号公報参照)されている。
【0013】
【発明が解決しようとする課題】しかし、図8(a)に
示した従来のFBH構造半導体レーザにおいては、埋込
層に横溝50を設けたことにより、p+ 型InGaAs
Pコンタクト層48→p型InP層47→p型InP埋
込層46→n型InP基板41を流れるリーク電流は阻
止することができるものの、図において矢印で示すよう
なp+ 型InGaAsPコンタクト層48→p型InP
層47→p型InPクラッド層44→p型InP埋込層
46→n型InP基板41を流れるリーク電流を阻止す
ることはできず、そのために、しきい値電流を十分に低
減することができないという問題がある。
示した従来のFBH構造半導体レーザにおいては、埋込
層に横溝50を設けたことにより、p+ 型InGaAs
Pコンタクト層48→p型InP層47→p型InP埋
込層46→n型InP基板41を流れるリーク電流は阻
止することができるものの、図において矢印で示すよう
なp+ 型InGaAsPコンタクト層48→p型InP
層47→p型InPクラッド層44→p型InP埋込層
46→n型InP基板41を流れるリーク電流を阻止す
ることはできず、そのために、しきい値電流を十分に低
減することができないという問題がある。
【0014】また、この様なFBH構造半導体レーザに
おいては、p型InP埋込層46とn型InP基板41
とがpn接合を形成しており、このpn接合が寄生容量
となるので高速変調動作を妨げる原因になるという問題
もある。
おいては、p型InP埋込層46とn型InP基板41
とがpn接合を形成しており、このpn接合が寄生容量
となるので高速変調動作を妨げる原因になるという問題
もある。
【0015】また、図8(b)に示した半導体レーザに
おいては、横溝50を設ける位置が活性層と同じ位置に
限られるものであり、且つ、幅2.0μmの平行な2本
の溝を形成し、この溝を高抵抗電流ブロック層及び反対
導電型ブロック層で埋め込む工程が必要になるため製造
工程が複雑化するという問題があり、さらに、高抵抗電
流ブロック層及び反対導電型ブロック層を流れるリーク
電流をできるだけ低減するためには、高抵抗電流ブロッ
ク層及び反対導電型ブロック層の幅、即ち、平行な2本
の溝をより狭く形成する必要があり、そのためにはエッ
チング精度を高めるとともに、狭い溝内を高抵抗電流ブ
ロック層及び反対導電型ブロック層で確実に埋め込むこ
とが必要になるという問題がある。
おいては、横溝50を設ける位置が活性層と同じ位置に
限られるものであり、且つ、幅2.0μmの平行な2本
の溝を形成し、この溝を高抵抗電流ブロック層及び反対
導電型ブロック層で埋め込む工程が必要になるため製造
工程が複雑化するという問題があり、さらに、高抵抗電
流ブロック層及び反対導電型ブロック層を流れるリーク
電流をできるだけ低減するためには、高抵抗電流ブロッ
ク層及び反対導電型ブロック層の幅、即ち、平行な2本
の溝をより狭く形成する必要があり、そのためにはエッ
チング精度を高めるとともに、狭い溝内を高抵抗電流ブ
ロック層及び反対導電型ブロック層で確実に埋め込むこ
とが必要になるという問題がある。
【0016】さらに、上述の他の提案の場合も、横溝を
形成する位置が限られるとともに、2本の平行な凹部を
ストライプ状活性層に対して精度良く形成しなければ、
スペーサ層がエッチングされ、InGaAsP層のエッ
チング工程において、InGaAsPからなる活性層も
エッチングされるという問題がある。
形成する位置が限られるとともに、2本の平行な凹部を
ストライプ状活性層に対して精度良く形成しなければ、
スペーサ層がエッチングされ、InGaAsP層のエッ
チング工程において、InGaAsPからなる活性層も
エッチングされるという問題がある。
【0017】したがって、本発明は、埋込層を介して流
れるリーク電流をより低減し、しきい値電流密度Jthを
小さくすることを目的とする。
れるリーク電流をより低減し、しきい値電流密度Jthを
小さくすることを目的とする。
【0018】
【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、図1を参照して本発明における課題
を解決するための手段を説明する。 図1参照 (1)本発明は、半導体レーザにおいて、{100}面
を主面とする一導電型半導体基板1上に設けた活性層を
含む発光領域3を有するストライプ状メサ5を埋込層6
によって埋め込むとともに、埋込層6の一部にストライ
プ状メサ5の側壁に延びる少なくとも1対の横溝7を有
し、少なくとも1対の横溝7の内の1対が、一導電型半
導体基板1の{100}面と埋込層6との境界に位置す
ることを特徴とする。
成の説明図であり、図1を参照して本発明における課題
を解決するための手段を説明する。 図1参照 (1)本発明は、半導体レーザにおいて、{100}面
を主面とする一導電型半導体基板1上に設けた活性層を
含む発光領域3を有するストライプ状メサ5を埋込層6
によって埋め込むとともに、埋込層6の一部にストライ
プ状メサ5の側壁に延びる少なくとも1対の横溝7を有
し、少なくとも1対の横溝7の内の1対が、一導電型半
導体基板1の{100}面と埋込層6との境界に位置す
ることを特徴とする。
【0019】この様に、埋込層6に、ストライプ状メサ
5の側壁に延び、且つ、一導電型半導体基板1の{10
0}面と埋込層6との境界に位置する様に設けることに
よって、一導電型半導体基板1の{100}面と埋込層
6とが接することがなくなるので、埋込層6→一導電型
半導体基板1をバイパスとするリーク電流を大幅に低減
することができ、且つ、埋込層6と一導電型半導体基板
1の{100}とがpn接合を形成しないので、寄生容
量も大幅に低減することができる。なお、活性層を含む
発光領域3とは、活性層のみの発光領域、または、光ガ
イド層も有する発光領域を意味し、また、{100}面
とは、(100)のみならず、(010)面或いは(0
01)面等の(100)面と結晶学的に等価な全ての結
晶面を意味する。
5の側壁に延び、且つ、一導電型半導体基板1の{10
0}面と埋込層6との境界に位置する様に設けることに
よって、一導電型半導体基板1の{100}面と埋込層
6とが接することがなくなるので、埋込層6→一導電型
半導体基板1をバイパスとするリーク電流を大幅に低減
することができ、且つ、埋込層6と一導電型半導体基板
1の{100}とがpn接合を形成しないので、寄生容
量も大幅に低減することができる。なお、活性層を含む
発光領域3とは、活性層のみの発光領域、または、光ガ
イド層も有する発光領域を意味し、また、{100}面
とは、(100)のみならず、(010)面或いは(0
01)面等の(100)面と結晶学的に等価な全ての結
晶面を意味する。
【0020】(2)また、本発明は、半導体レーザにお
いて、{100}面を主面とする一導電型半導体基板1
上に設けた活性層を含む発光領域3を有するストライプ
状メサ5を埋込層6によって埋め込むとともに、埋込層
6の一部にストライプ状メサ5の側壁に延びる少なくと
も1対の横溝7を有し、少なくとも1対の横溝7の内の
1対が、ストライプ状メサ5の上端より低い位置に設け
られたことを特徴とする。
いて、{100}面を主面とする一導電型半導体基板1
上に設けた活性層を含む発光領域3を有するストライプ
状メサ5を埋込層6によって埋め込むとともに、埋込層
6の一部にストライプ状メサ5の側壁に延びる少なくと
も1対の横溝7を有し、少なくとも1対の横溝7の内の
1対が、ストライプ状メサ5の上端より低い位置に設け
られたことを特徴とする。
【0021】この様に、埋込層6に設ける横溝7を、ス
トライプ状メサ5の側壁に延び、且つ、ストライプ状メ
サ5の上端より低い任意の位置に設けることによって、
埋込層6におけるリーク電流の拡がりを途中で分断する
ことができるので、埋込層6→一導電型半導体基板1を
バイパスとするリーク電流を大幅に低減することができ
る。
トライプ状メサ5の側壁に延び、且つ、ストライプ状メ
サ5の上端より低い任意の位置に設けることによって、
埋込層6におけるリーク電流の拡がりを途中で分断する
ことができるので、埋込層6→一導電型半導体基板1を
バイパスとするリーク電流を大幅に低減することができ
る。
【0022】(3)また、本発明は、半導体レーザにお
いて、{100}面を主面とする一導電型半導体基板1
上に設けた活性層を含む発光領域3を有するストライプ
状メサ5を埋込層6によって埋め込むとともに、埋込層
6の一部にストライプ状メサ5の側壁に延びる少なくと
も1対の横溝7を有し、少なくとも1対の横溝7の内の
1対が、活性層と重なる水準の位置に位置することを特
徴とする。
いて、{100}面を主面とする一導電型半導体基板1
上に設けた活性層を含む発光領域3を有するストライプ
状メサ5を埋込層6によって埋め込むとともに、埋込層
6の一部にストライプ状メサ5の側壁に延びる少なくと
も1対の横溝7を有し、少なくとも1対の横溝7の内の
1対が、活性層と重なる水準の位置に位置することを特
徴とする。
【0023】この様に、横溝7を設ける高さは、活性層
と重なる水準の位置であっても良いものであり、横溝7
の厚さは活性層の厚さより厚くても或いは薄くても良い
ものである。
と重なる水準の位置であっても良いものであり、横溝7
の厚さは活性層の厚さより厚くても或いは薄くても良い
ものである。
【0024】(4)また、本発明は、上記(1)乃至
(3)のいずれかにおいて、横溝7を、複数対設けるこ
とを特徴とする。
(3)のいずれかにおいて、横溝7を、複数対設けるこ
とを特徴とする。
【0025】この様に、横溝7を複数対設けることによ
り、埋込層6におけるリーク電流の拡がりを途中で頻繁
に分断することになるので、埋込層6→一導電型半導体
基板1をバイパスとするリーク電流を大幅に低減するこ
とができる。
り、埋込層6におけるリーク電流の拡がりを途中で頻繁
に分断することになるので、埋込層6→一導電型半導体
基板1をバイパスとするリーク電流を大幅に低減するこ
とができる。
【0026】(5)また、本発明は、上記(1)乃至
(4)のいずれかにおいて、埋込層6が、逆導電型層ま
たは高抵抗層のいずれかであることを特徴とする。
(4)のいずれかにおいて、埋込層6が、逆導電型層ま
たは高抵抗層のいずれかであることを特徴とする。
【0027】この様に、ストライプ状メサ5の側壁を埋
め込む埋込層6としては、一導電型半導体基板1に対し
て反対の導電型である逆導電型層または高抵抗層のいず
れかを用いれば良いものであり、特に、高抵抗層、例え
ば、FeドープInP高抵抗層を用いた場合には、逆導
電型キャリアが埋込層6に流れ込むのを阻止することに
なるのでリーク電流を低減することができ、また、一導
電型半導体基板1との間にpn接合が形成されないの
で、寄生抵抗を低減することができる。
め込む埋込層6としては、一導電型半導体基板1に対し
て反対の導電型である逆導電型層または高抵抗層のいず
れかを用いれば良いものであり、特に、高抵抗層、例え
ば、FeドープInP高抵抗層を用いた場合には、逆導
電型キャリアが埋込層6に流れ込むのを阻止することに
なるのでリーク電流を低減することができ、また、一導
電型半導体基板1との間にpn接合が形成されないの
で、寄生抵抗を低減することができる。
【0028】(6)また、本発明は、半導体レーザの製
造方法において、{100}面を主面とする一導電型半
導体基板1上に活性層を含む発光領域3を有するストラ
イプ状メサ5を形成したのち、塩化物炭化水素を含む成
長雰囲気中での有機金属気相成長法により薄いInGa
AsP層と厚いInP層を成長させて埋込層6を形成
し、次いで、薄いInGaAsP層のみを選択的にエッ
チングすることによって、埋込層6の一部にストライプ
状メサ5の側壁に延びる少なくとも1対の横溝7を、少
なくとも1対の横溝7の内の1対が、一導電型半導体基
板1の{100}面と埋込層6との境界或いはストライ
プ状メサ5の上端より低い位置のいずれかに位置するよ
うに形成することを特徴とする。
造方法において、{100}面を主面とする一導電型半
導体基板1上に活性層を含む発光領域3を有するストラ
イプ状メサ5を形成したのち、塩化物炭化水素を含む成
長雰囲気中での有機金属気相成長法により薄いInGa
AsP層と厚いInP層を成長させて埋込層6を形成
し、次いで、薄いInGaAsP層のみを選択的にエッ
チングすることによって、埋込層6の一部にストライプ
状メサ5の側壁に延びる少なくとも1対の横溝7を、少
なくとも1対の横溝7の内の1対が、一導電型半導体基
板1の{100}面と埋込層6との境界或いはストライ
プ状メサ5の上端より低い位置のいずれかに位置するよ
うに形成することを特徴とする。
【0029】この様に、薄いInGaAsP層と厚いI
nP層からなる埋込層6を塩化物炭化水素、例えば、モ
ノクロロメタン(CH3 Cl)或いはモロクロロエタン
(C 2 H5 Cl)を含む成長雰囲気中での有機金属気相
成長法によって成長することによって、埋込層6を{1
00}面に略平行に堆積させることができ、それによっ
て、横溝7を{100}面に略平行に形成することがで
きるので、埋込層6中におけるリーク電流の拡がりを効
果的に抑制することができる。
nP層からなる埋込層6を塩化物炭化水素、例えば、モ
ノクロロメタン(CH3 Cl)或いはモロクロロエタン
(C 2 H5 Cl)を含む成長雰囲気中での有機金属気相
成長法によって成長することによって、埋込層6を{1
00}面に略平行に堆積させることができ、それによっ
て、横溝7を{100}面に略平行に形成することがで
きるので、埋込層6中におけるリーク電流の拡がりを効
果的に抑制することができる。
【0030】(7)また、本発明は、半導体レーザの製
造方法において、{100}面を主面とする一導電型半
導体基板1上に活性層を含む発光領域3を有するストラ
イプ状メサ5を形成したのち、塩化物炭化水素を含まな
い成長雰囲気中での有機金属気相成長法によりストライ
プ状メサ5の側面及び一導電型半導体基板1の{10
0}面に薄いInP層を成長させ、次いで、塩化物炭化
水素を含む成長雰囲気中での有機金属気相成長法により
薄いInGaAsP層と厚いInP層を成長させて埋込
層6を形成したのち、薄いInGaAsP層のみを選択
的にエッチングすることによって、埋込層6の一部にス
トライプ状メサ5の側壁に延びる少なくとも1対の横溝
7を、少なくとも1対の横溝7の内の1対が、ストライ
プ状メサ5の上端より低い位置或いは活性層と重なる水
準の位置のいずれかに位置するように形成することを特
徴とする。
造方法において、{100}面を主面とする一導電型半
導体基板1上に活性層を含む発光領域3を有するストラ
イプ状メサ5を形成したのち、塩化物炭化水素を含まな
い成長雰囲気中での有機金属気相成長法によりストライ
プ状メサ5の側面及び一導電型半導体基板1の{10
0}面に薄いInP層を成長させ、次いで、塩化物炭化
水素を含む成長雰囲気中での有機金属気相成長法により
薄いInGaAsP層と厚いInP層を成長させて埋込
層6を形成したのち、薄いInGaAsP層のみを選択
的にエッチングすることによって、埋込層6の一部にス
トライプ状メサ5の側壁に延びる少なくとも1対の横溝
7を、少なくとも1対の横溝7の内の1対が、ストライ
プ状メサ5の上端より低い位置或いは活性層と重なる水
準の位置のいずれかに位置するように形成することを特
徴とする。
【0031】この様に、塩化物炭化水素を含まない成長
雰囲気中での有機金属気相成長法によりストライプ状メ
サ5の側面及び一導電型半導体基板1の{100}面に
薄いInP層を成長させたのち、塩化物炭化水素を含む
成長雰囲気中での有機金属気相成長法により埋込層6を
成長させることによって、薄いInGaAsP層を選択
的に除去する際に、活性層を含む発光領域3がダメージ
を受けることがないので、横溝7を任意の位置に、例え
ば、活性層を含む発光領域3と同程度の高さに、且つ、
任意の厚さに形成することができる。
雰囲気中での有機金属気相成長法によりストライプ状メ
サ5の側面及び一導電型半導体基板1の{100}面に
薄いInP層を成長させたのち、塩化物炭化水素を含む
成長雰囲気中での有機金属気相成長法により埋込層6を
成長させることによって、薄いInGaAsP層を選択
的に除去する際に、活性層を含む発光領域3がダメージ
を受けることがないので、横溝7を任意の位置に、例え
ば、活性層を含む発光領域3と同程度の高さに、且つ、
任意の厚さに形成することができる。
【0032】(8)また、本発明は、半導体レーザの製
造方法において、{100}面を主面とする一導電型半
導体基板1上に活性層を含む発光領域3を有するストラ
イプ状メサ5を形成したのち、塩化物炭化水素を含まな
い成長雰囲気中での有機金属気相成長法によりストライ
プ状メサ5の側面及び一導電型半導体基板1の{10
0}面に薄いInP層、及び、薄いInGaAsPまた
はAlInAsP層のいずれかを成長させ、次いで、塩
化物炭化水素を含む成長雰囲気中での有機金属気相成長
法により薄いInP層を成長させたのち、ストライプ状
メサ5の側面に成長した薄いInGaAsPまたはAl
InAsP層のいずれかの露出部を選択的に除去し、次
いで、塩化物炭化水素を含まない成長雰囲気中での有機
金属気相成長法により厚いInP層を成長させて埋込層
6を形成したのち、薄いInGaAsPまたはAlIn
AsP層のいずれかのみを選択的にエッチングすること
によって、埋込層6の一部にストライプ状メサ5の側壁
に延びる少なくとも1対の横溝7を、少なくとも1対の
横溝7の内の1対が、ストライプ状メサ5の上端より低
い位置に位置するように形成することを特徴とする。
造方法において、{100}面を主面とする一導電型半
導体基板1上に活性層を含む発光領域3を有するストラ
イプ状メサ5を形成したのち、塩化物炭化水素を含まな
い成長雰囲気中での有機金属気相成長法によりストライ
プ状メサ5の側面及び一導電型半導体基板1の{10
0}面に薄いInP層、及び、薄いInGaAsPまた
はAlInAsP層のいずれかを成長させ、次いで、塩
化物炭化水素を含む成長雰囲気中での有機金属気相成長
法により薄いInP層を成長させたのち、ストライプ状
メサ5の側面に成長した薄いInGaAsPまたはAl
InAsP層のいずれかの露出部を選択的に除去し、次
いで、塩化物炭化水素を含まない成長雰囲気中での有機
金属気相成長法により厚いInP層を成長させて埋込層
6を形成したのち、薄いInGaAsPまたはAlIn
AsP層のいずれかのみを選択的にエッチングすること
によって、埋込層6の一部にストライプ状メサ5の側壁
に延びる少なくとも1対の横溝7を、少なくとも1対の
横溝7の内の1対が、ストライプ状メサ5の上端より低
い位置に位置するように形成することを特徴とする。
【0033】この様な工程を採用することにより、多量
のCl添加を必要とする塩化物炭化水素を含む成長雰囲
気中での成長は、薄いInP層の成長工程だけであるの
で、エッチング工程等の製造工程は増えるが、塩化物炭
化水素の使用量を大幅に削減することができる。
のCl添加を必要とする塩化物炭化水素を含む成長雰囲
気中での成長は、薄いInP層の成長工程だけであるの
で、エッチング工程等の製造工程は増えるが、塩化物炭
化水素の使用量を大幅に削減することができる。
【0034】
【発明の実施の形態】ここで、本発明の第1の実施の形
態の半導体レーザの製造工程を図2及び図3を参照して
説明する。 図2(a)参照 まず、(100)面を主面とするn型InP基板11上
に、基板温度を620℃とした状態で、原料ガスとして
TMIn(トリメチルインジウム)及びPH3を用い、
また、SiH4 を不純物源として流すことによって厚さ
が200〜1000nm、例えば、500nmで不純物
濃度が5.0×1017cm-3のn側クラッド層を兼ねる
n型InPバッファ層12を成長させる。
態の半導体レーザの製造工程を図2及び図3を参照して
説明する。 図2(a)参照 まず、(100)面を主面とするn型InP基板11上
に、基板温度を620℃とした状態で、原料ガスとして
TMIn(トリメチルインジウム)及びPH3を用い、
また、SiH4 を不純物源として流すことによって厚さ
が200〜1000nm、例えば、500nmで不純物
濃度が5.0×1017cm-3のn側クラッド層を兼ねる
n型InPバッファ層12を成長させる。
【0035】次いで、基板温度を同じく620℃とした
状態で、TMIn、TEGa(トリエチルガリウム)、
AsH3 、及び、PH3 を用いて、厚さが、例えば、6
nmで圧縮歪が1%のノン・ドープInGaAsPウエ
ル層、及び、厚さが、例えば、10nmで、PL波長が
1.1μm組成の無歪のノン・ドープInGaAsPバ
リア層を交互に成長させることによって発光波長が1.
3μmのMQW活性層13を成長させたのち、TEGa
及びAsH3 の供給を停止するとともに、p型不純物源
としてDMZn(ジメチル亜鉛)を供給することによっ
て、厚さが100〜500nm、例えば、300nmで
不純物濃度が5.0×1017cm-3のp型InPクラッ
ド層14を順次成長させる。
状態で、TMIn、TEGa(トリエチルガリウム)、
AsH3 、及び、PH3 を用いて、厚さが、例えば、6
nmで圧縮歪が1%のノン・ドープInGaAsPウエ
ル層、及び、厚さが、例えば、10nmで、PL波長が
1.1μm組成の無歪のノン・ドープInGaAsPバ
リア層を交互に成長させることによって発光波長が1.
3μmのMQW活性層13を成長させたのち、TEGa
及びAsH3 の供給を停止するとともに、p型不純物源
としてDMZn(ジメチル亜鉛)を供給することによっ
て、厚さが100〜500nm、例えば、300nmで
不純物濃度が5.0×1017cm-3のp型InPクラッ
ド層14を順次成長させる。
【0036】次いで、CVD法によって厚さ0.3μm
のSiO2 膜を堆積させたのち、パターニングして〈0
11〉方向に幅1.5μmのストライプ状のSiO2 マ
スク15を形成し、次いで、このSiO2 マスク15を
エッチングマスクとして、エタン+水素+微量酸素から
なるエタン系のガスを用いたRIE(反応性イオンエッ
チング)法によってメサエッチングを行い、高さが、例
えば、2.5μmで、その側面がほぼ(011)面のス
トライプ状メサ16を形成する。
のSiO2 膜を堆積させたのち、パターニングして〈0
11〉方向に幅1.5μmのストライプ状のSiO2 マ
スク15を形成し、次いで、このSiO2 マスク15を
エッチングマスクとして、エタン+水素+微量酸素から
なるエタン系のガスを用いたRIE(反応性イオンエッ
チング)法によってメサエッチングを行い、高さが、例
えば、2.5μmで、その側面がほぼ(011)面のス
トライプ状メサ16を形成する。
【0037】図2(b)参照 次いで、SiO2 マスク15を選択成長マスクとして、
600℃の成長温度において、原料ガスとしてTMI
n、TEGa、AsH3 、及び、PH3 、また、ドーパ
ントとしてDMZnを用いるとともに、成長ガス雰囲気
中にモノクロロメタン(CH3 Cl)をIII 族原料に対
する流量比、即ち、モノクロロメタン/III が1〜2
0、例えば、10となる様に流した状態で、厚さが0.
05〜0.3μm、例えば、0.2μmでPL波長が
1.3μm組成のInGaAsP層17を設けたのち、
モノクロロメタンを流した状態でTEGa及びAsH3
の供給を停止するとともに、DMZnを供給して、高さ
が2.5μmのストライプ状メサ16を平坦に埋め込む
ように、例えば、厚さ2.3μmで、不純物濃度が1.
0×1018cm-3のp型InP埋込層18を成長させ
る。
600℃の成長温度において、原料ガスとしてTMI
n、TEGa、AsH3 、及び、PH3 、また、ドーパ
ントとしてDMZnを用いるとともに、成長ガス雰囲気
中にモノクロロメタン(CH3 Cl)をIII 族原料に対
する流量比、即ち、モノクロロメタン/III が1〜2
0、例えば、10となる様に流した状態で、厚さが0.
05〜0.3μm、例えば、0.2μmでPL波長が
1.3μm組成のInGaAsP層17を設けたのち、
モノクロロメタンを流した状態でTEGa及びAsH3
の供給を停止するとともに、DMZnを供給して、高さ
が2.5μmのストライプ状メサ16を平坦に埋め込む
ように、例えば、厚さ2.3μmで、不純物濃度が1.
0×1018cm-3のp型InP埋込層18を成長させ
る。
【0038】なお、この様に埋込層を選択成長させる際
に、成長ガス雰囲気中にモノクロロメタン或いはモノク
ロロエタン等の塩化物炭化水素を添加しておくことによ
って、(011)面近傍のストライプ状メサ16の側面
上への成長が抑えられ、埋込層をn型InP基板11の
(100)面に略平行に堆積することができることは、
本発明者が既に提案しているものである(必要ならば、
特願平8−218238号参照)。
に、成長ガス雰囲気中にモノクロロメタン或いはモノク
ロロエタン等の塩化物炭化水素を添加しておくことによ
って、(011)面近傍のストライプ状メサ16の側面
上への成長が抑えられ、埋込層をn型InP基板11の
(100)面に略平行に堆積することができることは、
本発明者が既に提案しているものである(必要ならば、
特願平8−218238号参照)。
【0039】図2(c)参照 次いで、SiO2 マスク15をエッチングによって除去
したのち、成長温度を620℃とした状態で、原料ガス
としてTMIn、PH3 、及び、ドーパントとしてDM
Znを用い、例えば、厚さが1.0μmで、不純物濃度
が1.0×10 18cm-3のp型InP層19を全面に成
長させ、次いで、基板温度を550℃とした状態で、T
MIn、TEGa、PH3 、及び、AsH3 を用いて、
DMZnを不純物源として流すことによって、例えば、
厚さが0.5μmで、不純物濃度が1.0×1019cm
-3のp+ 型InGaAsPコンタクト層20を成長させ
る。
したのち、成長温度を620℃とした状態で、原料ガス
としてTMIn、PH3 、及び、ドーパントとしてDM
Znを用い、例えば、厚さが1.0μmで、不純物濃度
が1.0×10 18cm-3のp型InP層19を全面に成
長させ、次いで、基板温度を550℃とした状態で、T
MIn、TEGa、PH3 、及び、AsH3 を用いて、
DMZnを不純物源として流すことによって、例えば、
厚さが0.5μmで、不純物濃度が1.0×1019cm
-3のp+ 型InGaAsPコンタクト層20を成長させ
る。
【0040】図3(d)参照 次いで、電流の流れる範囲を狭めるために、ウェット・
エッチングによって、ストライプ状メサ16から両側に
3.0μm離れた位置にn型InP基板11に達する平
行な2本の分離溝を形成したのち、p+ 型InGaAs
Pコンタクト層20の露出部をレジストによって選択的
に覆った状態で、硫酸系のエッチャントを用いてエッチ
ングを行うことによって、InGaAsP層17のみを
選択的に除去して横溝21を形成する。
エッチングによって、ストライプ状メサ16から両側に
3.0μm離れた位置にn型InP基板11に達する平
行な2本の分離溝を形成したのち、p+ 型InGaAs
Pコンタクト層20の露出部をレジストによって選択的
に覆った状態で、硫酸系のエッチャントを用いてエッチ
ングを行うことによって、InGaAsP層17のみを
選択的に除去して横溝21を形成する。
【0041】図3(e)参照 次いで、p型InGaAsPコンタクト層20上にTi
/Pt/Auからなるp側電極22を設けると共に、n
型InP基板11の裏面にAu・Ge/Auからなるn
側電極23を設けることによって横溝21を有するFB
H構造の半導体レーザの基本構造が完成する。
/Pt/Auからなるp側電極22を設けると共に、n
型InP基板11の裏面にAu・Ge/Auからなるn
側電極23を設けることによって横溝21を有するFB
H構造の半導体レーザの基本構造が完成する。
【0042】この本発明の第1の実施の形態のFBH構
造の半導体レーザにおいては、共振器長を300μm
で、端面コートなしの状態で発振させた場合、しきい値
電流は5.0mAとなり、従来の場合より1.0mAの
改善、即ち、約8%の改善がみられた。
造の半導体レーザにおいては、共振器長を300μm
で、端面コートなしの状態で発振させた場合、しきい値
電流は5.0mAとなり、従来の場合より1.0mAの
改善、即ち、約8%の改善がみられた。
【0043】これは、上述の様に横溝を形成するための
InGaAsP層17の成長工程において、成長雰囲気
中にClを添加しているので、InGaAsP層17を
n型InP基板11の主面である(100)面に対して
略平行に成膜することができ、それによって、InGa
AsP層17を設ける位置、即ち、横溝21を任意の位
置に、この場合は、n型InP基板11の(100)面
と接する位置に設けることができ、且つ、横溝21をス
トライプ状メサ16の側面に直接接する様に設けること
ができるので、正孔に対するバイパスはストライプ状メ
サ16側面だけに限られ、MQW活性層13を迂回し、
p型InP埋込層18を介してn型InP基板11の主
面に流れる正孔の経路を有効に遮断することができるた
めと考えられる。
InGaAsP層17の成長工程において、成長雰囲気
中にClを添加しているので、InGaAsP層17を
n型InP基板11の主面である(100)面に対して
略平行に成膜することができ、それによって、InGa
AsP層17を設ける位置、即ち、横溝21を任意の位
置に、この場合は、n型InP基板11の(100)面
と接する位置に設けることができ、且つ、横溝21をス
トライプ状メサ16の側面に直接接する様に設けること
ができるので、正孔に対するバイパスはストライプ状メ
サ16側面だけに限られ、MQW活性層13を迂回し、
p型InP埋込層18を介してn型InP基板11の主
面に流れる正孔の経路を有効に遮断することができるた
めと考えられる。
【0044】また、上記の第1の実施の形態において
は、横溝21をn型InP基板11の(100)面と接
する位置に設けているので、n型InP基板11の(1
00)面とp型InP埋込層18とがpn接合を形成す
ることがなく、それによって、寄生容量を大幅に低減す
ることができるので、光通信に必要な高速変調動作が可
能になる。
は、横溝21をn型InP基板11の(100)面と接
する位置に設けているので、n型InP基板11の(1
00)面とp型InP埋込層18とがpn接合を形成す
ることがなく、それによって、寄生容量を大幅に低減す
ることができるので、光通信に必要な高速変調動作が可
能になる。
【0045】次に、図4及び図5を参照して、本発明の
第2の実施の形態の半導体レーザの製造工程を説明す
る。 図4(a)参照 まず、上記の第1の実施の形態と同様に、(100)面
を主面とするn型InP基板11上に、基板温度を62
0℃とした状態で、原料ガスとしてTMIn及びPH3
を用い、また、SiH4 を不純物源として流すことによ
って厚さが200〜1000nm、例えば、500nm
で不純物濃度が5.0×1017cm-3のn側クラッド層
を兼ねるn型InPバッファ層12を成長させたのち、
基板温度を同じく620℃とした状態で、TMIn、T
EGa、AsH3 、及び、PH3を用いて、厚さが、例
えば、6nmで圧縮歪が1%のノン・ドープInGaA
sPウエル層、及び、厚さが、例えば、10nmで、P
L波長が1.1μm組成の無歪のノン・ドープInGa
AsPバリア層を交互に成長させることによって発光波
長が1.3μmのMQW活性層13を成長させ、次い
で、TEGa及びAsH3 の供給を停止するとともに、
p型不純物源としてDMZnを供給することによって、
厚さが100〜500nm、例えば、300nmで不純
物濃度が5.0×1017cm-3のp型InPクラッド層
14を順次成長させる。
第2の実施の形態の半導体レーザの製造工程を説明す
る。 図4(a)参照 まず、上記の第1の実施の形態と同様に、(100)面
を主面とするn型InP基板11上に、基板温度を62
0℃とした状態で、原料ガスとしてTMIn及びPH3
を用い、また、SiH4 を不純物源として流すことによ
って厚さが200〜1000nm、例えば、500nm
で不純物濃度が5.0×1017cm-3のn側クラッド層
を兼ねるn型InPバッファ層12を成長させたのち、
基板温度を同じく620℃とした状態で、TMIn、T
EGa、AsH3 、及び、PH3を用いて、厚さが、例
えば、6nmで圧縮歪が1%のノン・ドープInGaA
sPウエル層、及び、厚さが、例えば、10nmで、P
L波長が1.1μm組成の無歪のノン・ドープInGa
AsPバリア層を交互に成長させることによって発光波
長が1.3μmのMQW活性層13を成長させ、次い
で、TEGa及びAsH3 の供給を停止するとともに、
p型不純物源としてDMZnを供給することによって、
厚さが100〜500nm、例えば、300nmで不純
物濃度が5.0×1017cm-3のp型InPクラッド層
14を順次成長させる。
【0046】次いで、CVD法によって厚さ0.3μm
のSiO2 膜を堆積させたのち、パターニングして〈0
11〉方向に幅1.5μmのストライプ状のSiO2 マ
スク15を形成し、次いで、このSiO2 マスク15を
エッチングマスクとして、エタン+水素+微量酸素から
なるエタン系のガスを用いたRIE法によってメサエッ
チングを行い、高さが、例えば、2.5μmで、その側
面がほぼ(011)面のストライプ状メサ16を形成す
る。
のSiO2 膜を堆積させたのち、パターニングして〈0
11〉方向に幅1.5μmのストライプ状のSiO2 マ
スク15を形成し、次いで、このSiO2 マスク15を
エッチングマスクとして、エタン+水素+微量酸素から
なるエタン系のガスを用いたRIE法によってメサエッ
チングを行い、高さが、例えば、2.5μmで、その側
面がほぼ(011)面のストライプ状メサ16を形成す
る。
【0047】次いで、SiO2 マスク15を選択成長マ
スクとして、620℃の成長温度において、原料ガスと
してTMIn、PH3 、及び、ドーパントとしてDMZ
nを用いたMOVPE法によって、厚さが、0.1〜
0.6μm、例えば、0.3μmのp型InP層24を
ストライプ状メサ16の側面及びn型InP基板11の
(100)面に成長させる。
スクとして、620℃の成長温度において、原料ガスと
してTMIn、PH3 、及び、ドーパントとしてDMZ
nを用いたMOVPE法によって、厚さが、0.1〜
0.6μm、例えば、0.3μmのp型InP層24を
ストライプ状メサ16の側面及びn型InP基板11の
(100)面に成長させる。
【0048】図4(b)参照 次いで、SiO2 マスク15を選択成長マスクとして、
600℃の成長温度において、原料ガスとしてTMI
n、PH3 、及び、ドーパントとしてDMZnを用いる
とともに、成長ガス雰囲気中にモノクロロメタン(CH
3 Cl)をIII 族原料に対する流量比、即ち、モノクロ
ロメタン/III が1〜20、例えば、10となる様に流
した状態で、厚さが1.5〜2.0μm、例えば、1.
6μmで、不純物濃度が1.0×1018cm-3のp型I
nP埋込層25を設けたのち、引続きモノクロロメタン
を流した状態で原料ガスとしてTEGa及びAsH3 を
追加供給するとともに、DMZnの供給を停止した状態
で、厚さが0.05〜0.3μm、例えば、0.2μm
でPL波長が1.3μm組成のInGaAsP層26を
設け、次いで、モノクロロメタンを流した状態でTEG
a及びAsH3 の供給を停止するとともに、DMZnを
再び供給して、高さが2.5μmのストライプ状メサ1
6を平坦に埋め込むように、例えば、厚さ0.4μm
で、不純物濃度が1.0×1018cm-3のp型InP埋
込層27を成長させる。
600℃の成長温度において、原料ガスとしてTMI
n、PH3 、及び、ドーパントとしてDMZnを用いる
とともに、成長ガス雰囲気中にモノクロロメタン(CH
3 Cl)をIII 族原料に対する流量比、即ち、モノクロ
ロメタン/III が1〜20、例えば、10となる様に流
した状態で、厚さが1.5〜2.0μm、例えば、1.
6μmで、不純物濃度が1.0×1018cm-3のp型I
nP埋込層25を設けたのち、引続きモノクロロメタン
を流した状態で原料ガスとしてTEGa及びAsH3 を
追加供給するとともに、DMZnの供給を停止した状態
で、厚さが0.05〜0.3μm、例えば、0.2μm
でPL波長が1.3μm組成のInGaAsP層26を
設け、次いで、モノクロロメタンを流した状態でTEG
a及びAsH3 の供給を停止するとともに、DMZnを
再び供給して、高さが2.5μmのストライプ状メサ1
6を平坦に埋め込むように、例えば、厚さ0.4μm
で、不純物濃度が1.0×1018cm-3のp型InP埋
込層27を成長させる。
【0049】図4(c)参照 次いで、再び、上記の第1の実施の形態と同様に、Si
O2 マスク15をエッチングによって除去したのち、成
長温度を620℃とした状態で、原料ガスとしてTMI
n、PH3 、及び、ドーパントとしてDMZnを用い、
例えば、厚さが1.0μmで、不純物濃度が1.0×1
018cm-3のp型InP層19を全面に成長させ、次い
で、基板温度を550℃とした状態で、TMIn、TE
Ga、PH3 、及び、AsH3 を用いて、DMZnを不
純物源として流すことによって、例えば、厚さが0.5
μmで、不純物濃度が1.0×1019cm-3のp+ 型I
nGaAsPコンタクト層20を成長させる。
O2 マスク15をエッチングによって除去したのち、成
長温度を620℃とした状態で、原料ガスとしてTMI
n、PH3 、及び、ドーパントとしてDMZnを用い、
例えば、厚さが1.0μmで、不純物濃度が1.0×1
018cm-3のp型InP層19を全面に成長させ、次い
で、基板温度を550℃とした状態で、TMIn、TE
Ga、PH3 、及び、AsH3 を用いて、DMZnを不
純物源として流すことによって、例えば、厚さが0.5
μmで、不純物濃度が1.0×1019cm-3のp+ 型I
nGaAsPコンタクト層20を成長させる。
【0050】図5(d)参照 次いで、電流の流れる範囲を狭めるために、ウェット・
エッチングによって、ストライプ状メサ16から両側に
3.0μm離れた位置にn型InP基板11に達する平
行な2本の分離溝を形成したのち、p+ 型InGaAs
Pコンタクト層20の露出部をレジストによって選択的
に覆った状態で、硫酸系のエッチャントを用いてエッチ
ングを行うことによって、InGaAsP層26のみを
選択的に除去して横溝28を形成する。
エッチングによって、ストライプ状メサ16から両側に
3.0μm離れた位置にn型InP基板11に達する平
行な2本の分離溝を形成したのち、p+ 型InGaAs
Pコンタクト層20の露出部をレジストによって選択的
に覆った状態で、硫酸系のエッチャントを用いてエッチ
ングを行うことによって、InGaAsP層26のみを
選択的に除去して横溝28を形成する。
【0051】図5(e)参照 次いで、p型InGaAsPコンタクト層20上にTi
/Pt/Auからなるp側電極22を設けると共に、n
型InP基板11の裏面にAu・Ge/Auからなるn
側電極23を設けることによって横溝28を有するFB
H構造の半導体レーザの基本構造が完成する。
/Pt/Auからなるp側電極22を設けると共に、n
型InP基板11の裏面にAu・Ge/Auからなるn
側電極23を設けることによって横溝28を有するFB
H構造の半導体レーザの基本構造が完成する。
【0052】この様に、本発明の第2の実施の形態にお
いては、Clを含まない雰囲気中におけるストライプ状
メサ16の側面と(100)面の両面に成長が起こるモ
ードを用いて、薄いp型InP層24をストライプ状メ
サ16の表面に設けているので、横溝28をMQW活性
層13と重なる高さに設けた場合にも、InGaAsP
層26のエッチング工程において、MQW活性層13が
ダメージを受けることがない。
いては、Clを含まない雰囲気中におけるストライプ状
メサ16の側面と(100)面の両面に成長が起こるモ
ードを用いて、薄いp型InP層24をストライプ状メ
サ16の表面に設けているので、横溝28をMQW活性
層13と重なる高さに設けた場合にも、InGaAsP
層26のエッチング工程において、MQW活性層13が
ダメージを受けることがない。
【0053】また、ストライプ状メサ16の側面と横溝
28との間の距離は、p型InP層24の成長時間によ
って精度良く制御することができるので、上述の従来例
(特開平8−204284号公報或いは特表平2−50
3047号公報)に比べて、ストライプ状メサ16の側
面と横溝28との間の距離をより近接して設けることが
でき、それによって、p型InPクラッド層14からM
QW活性層13を迂回してp型InP埋込層18を流れ
る正孔の経路を最も有効に遮断することができる。な
お、この場合の横溝28を設ける位置、即ち、高さは、
p型InP層24のn型InP基板11の(100)面
上に成長した厚さとp型InP埋込層25の厚さによっ
て、任意に制御することができる。
28との間の距離は、p型InP層24の成長時間によ
って精度良く制御することができるので、上述の従来例
(特開平8−204284号公報或いは特表平2−50
3047号公報)に比べて、ストライプ状メサ16の側
面と横溝28との間の距離をより近接して設けることが
でき、それによって、p型InPクラッド層14からM
QW活性層13を迂回してp型InP埋込層18を流れ
る正孔の経路を最も有効に遮断することができる。な
お、この場合の横溝28を設ける位置、即ち、高さは、
p型InP層24のn型InP基板11の(100)面
上に成長した厚さとp型InP埋込層25の厚さによっ
て、任意に制御することができる。
【0054】また、この場合の横溝28を形成するため
にInGaAsP層26の厚さは任意であるので、上述
の従来例の様に活性層の残部を直接除去する場合に比べ
て、横溝28を確実に形成することができる。即ち、活
性層の残部を直接除去する場合には、活性層が薄い場合
には、エッチャントが横溝の奥まで進入せず、横溝の形
成が不完全になる虞があり、再現性に問題がある。
にInGaAsP層26の厚さは任意であるので、上述
の従来例の様に活性層の残部を直接除去する場合に比べ
て、横溝28を確実に形成することができる。即ち、活
性層の残部を直接除去する場合には、活性層が薄い場合
には、エッチャントが横溝の奥まで進入せず、横溝の形
成が不完全になる虞があり、再現性に問題がある。
【0055】次に、図6及び図7を参照して、本発明の
第3の実施の形態の半導体レーザの製造工程を説明す
る。 図6(a)参照 まず、上記の第2の実施の形態と同様に、(100)面
を主面とするn型InP基板11上に、基板温度を62
0℃とした状態で、原料ガスとしてTMIn及びPH3
を用い、また、SiH4 を不純物源として流すことによ
って厚さが200〜1000nm、例えば、500nm
で不純物濃度が5.0×1017cm-3のn側クラッド層
を兼ねるn型InPバッファ層12を成長させたのち、
基板温度を同じく620℃とした状態で、TMIn、T
EGa、AsH3 、及び、PH3を用いて、厚さが、例
えば、6nmで圧縮歪が1%のノン・ドープInGaA
sPウエル層、及び、厚さが、例えば、10nmで、P
L波長が1.1μm組成の無歪のノン・ドープInGa
AsPバリア層を交互に成長させることによって発光波
長が1.3μmのMQW活性層13を成長させ、次い
で、TEGa及びAsH3 の供給を停止するとともに、
p型不純物源としてDMZnを供給することによって、
厚さが100〜500nm、例えば、300nmで不純
物濃度が5.0×1017cm-3のp型InPクラッド層
14を順次成長させる。
第3の実施の形態の半導体レーザの製造工程を説明す
る。 図6(a)参照 まず、上記の第2の実施の形態と同様に、(100)面
を主面とするn型InP基板11上に、基板温度を62
0℃とした状態で、原料ガスとしてTMIn及びPH3
を用い、また、SiH4 を不純物源として流すことによ
って厚さが200〜1000nm、例えば、500nm
で不純物濃度が5.0×1017cm-3のn側クラッド層
を兼ねるn型InPバッファ層12を成長させたのち、
基板温度を同じく620℃とした状態で、TMIn、T
EGa、AsH3 、及び、PH3を用いて、厚さが、例
えば、6nmで圧縮歪が1%のノン・ドープInGaA
sPウエル層、及び、厚さが、例えば、10nmで、P
L波長が1.1μm組成の無歪のノン・ドープInGa
AsPバリア層を交互に成長させることによって発光波
長が1.3μmのMQW活性層13を成長させ、次い
で、TEGa及びAsH3 の供給を停止するとともに、
p型不純物源としてDMZnを供給することによって、
厚さが100〜500nm、例えば、300nmで不純
物濃度が5.0×1017cm-3のp型InPクラッド層
14を順次成長させる。
【0056】次いで、CVD法によって厚さ0.3μm
のSiO2 膜を堆積させたのち、パターニングして〈0
11〉方向に幅1.5μmのストライプ状のSiO2 マ
スク15を形成し、次いで、このSiO2 マスク15を
エッチングマスクとして、エタン+水素+微量酸素から
なるエタン系のガスを用いたRIE法によってメサエッ
チングを行い、高さが、例えば、2.5μmで、その側
面がほぼ(011)面のストライプ状メサ16を形成す
る。
のSiO2 膜を堆積させたのち、パターニングして〈0
11〉方向に幅1.5μmのストライプ状のSiO2 マ
スク15を形成し、次いで、このSiO2 マスク15を
エッチングマスクとして、エタン+水素+微量酸素から
なるエタン系のガスを用いたRIE法によってメサエッ
チングを行い、高さが、例えば、2.5μmで、その側
面がほぼ(011)面のストライプ状メサ16を形成す
る。
【0057】次いで、SiO2 マスク15を選択成長マ
スクとして、620℃の成長温度において、原料ガスと
してTMIn、PH3 、及び、ドーパントとしてDMZ
nを用いたMOVPE法によって、厚さが、0.1〜
0.6μm、例えば、0.2μmのp型InP層24を
ストライプ状メサ16の側面及びn型InP基板11の
(100)面に成長させたのち、原料ガスとしてTMA
l(トリメチルアルミニウム)、TMIn、AsH3 、
及び、PH3 を用いて、厚さが、0.1〜0.5μm、
例えば、0.3μmのAlInAsP層29を成長させ
る。
スクとして、620℃の成長温度において、原料ガスと
してTMIn、PH3 、及び、ドーパントとしてDMZ
nを用いたMOVPE法によって、厚さが、0.1〜
0.6μm、例えば、0.2μmのp型InP層24を
ストライプ状メサ16の側面及びn型InP基板11の
(100)面に成長させたのち、原料ガスとしてTMA
l(トリメチルアルミニウム)、TMIn、AsH3 、
及び、PH3 を用いて、厚さが、0.1〜0.5μm、
例えば、0.3μmのAlInAsP層29を成長させ
る。
【0058】次いで、600℃の成長温度において、原
料ガスとしてTMIn、PH3 、及び、ドーパントとし
てDMZnを用いるとともに、成長ガス雰囲気中にモノ
クロロメタンをIII 族原料に対する流量比、即ち、モノ
クロロメタン/III が1〜20、例えば、10となる様
に流した状態で、厚さが0.1〜0.5μm、例えば、
0.2μmで、不純物濃度が1.0×1018cm-3のp
型InP埋込層30を(100)面に略平行に成長させ
る。
料ガスとしてTMIn、PH3 、及び、ドーパントとし
てDMZnを用いるとともに、成長ガス雰囲気中にモノ
クロロメタンをIII 族原料に対する流量比、即ち、モノ
クロロメタン/III が1〜20、例えば、10となる様
に流した状態で、厚さが0.1〜0.5μm、例えば、
0.2μmで、不純物濃度が1.0×1018cm-3のp
型InP埋込層30を(100)面に略平行に成長させ
る。
【0059】図6(b)参照 次いで、硫酸・過酸化水素系のエッチャントを用いたウ
ェット・エッチングを施すことによって、InPとAl
InAsPとのエッチングレートの差を利用して露出す
るAlInAsP層29をp型InP埋込層30と略同
じ高さになるまで選択的に除去する。
ェット・エッチングを施すことによって、InPとAl
InAsPとのエッチングレートの差を利用して露出す
るAlInAsP層29をp型InP埋込層30と略同
じ高さになるまで選択的に除去する。
【0060】図6(c)参照 次いで、SiO2 マスク15を選択成長マスクとして、
620℃の成長温度において、原料ガスとしてTMI
n、PH3 、及び、ドーパントとしてDMZnを用い、
ストライプ状メサ16を埋め込むように、不純物濃度が
1.0×1018cm-3のp型InP埋込層31を成長さ
せる。
620℃の成長温度において、原料ガスとしてTMI
n、PH3 、及び、ドーパントとしてDMZnを用い、
ストライプ状メサ16を埋め込むように、不純物濃度が
1.0×1018cm-3のp型InP埋込層31を成長さ
せる。
【0061】図7(d)参照 次いで、再び、上記の第2の実施の形態と同様に、Si
O2 マスク15をエッチングによって除去したのち、成
長温度を620℃とした状態で、原料ガスとしてTMI
n、PH3 、及び、DMZnを用い、例えば、厚さが
1.0μmで、不純物濃度が1.0×1018cm-3のp
型InP層19を全面に成長させ、次いで、基板温度を
550℃とした状態で、TMIn、TEGa、PH3 、
AsH3 、及び、DMZnを用いることによって、例え
ば、厚さが0.5μmで、不純物濃度が1.0×1019
cm-3のp+ 型InGaAsPコンタクト層20を成長
させる。
O2 マスク15をエッチングによって除去したのち、成
長温度を620℃とした状態で、原料ガスとしてTMI
n、PH3 、及び、DMZnを用い、例えば、厚さが
1.0μmで、不純物濃度が1.0×1018cm-3のp
型InP層19を全面に成長させ、次いで、基板温度を
550℃とした状態で、TMIn、TEGa、PH3 、
AsH3 、及び、DMZnを用いることによって、例え
ば、厚さが0.5μmで、不純物濃度が1.0×1019
cm-3のp+ 型InGaAsPコンタクト層20を成長
させる。
【0062】次いで、電流の流れる範囲を狭めるため
に、ウェット・エッチングによって、ストライプ状メサ
16から両側に3.0μm離れた位置にn型InP基板
11に達する平行な2本の分離溝を形成したのち、p+
型InGaAsPコンタクト層20の露出部をレジスト
によって選択的に覆った状態で、硫酸・過酸化水素系の
エッチャントを用いてエッチングを行うことによって、
AlInAsP層29のみを選択的に除去して横溝32
を形成する。
に、ウェット・エッチングによって、ストライプ状メサ
16から両側に3.0μm離れた位置にn型InP基板
11に達する平行な2本の分離溝を形成したのち、p+
型InGaAsPコンタクト層20の露出部をレジスト
によって選択的に覆った状態で、硫酸・過酸化水素系の
エッチャントを用いてエッチングを行うことによって、
AlInAsP層29のみを選択的に除去して横溝32
を形成する。
【0063】図7(e)参照 次いで、p型InGaAsPコンタクト層20上にTi
/Pt/Auからなるp側電極22を設けると共に、n
型InP基板11の裏面にAu・Ge/Auからなるn
側電極23を設けることによって横溝32を有するFB
H構造の半導体レーザの基本構造が完成する。
/Pt/Auからなるp側電極22を設けると共に、n
型InP基板11の裏面にAu・Ge/Auからなるn
側電極23を設けることによって横溝32を有するFB
H構造の半導体レーザの基本構造が完成する。
【0064】一般に、埋込層を基板の主面である(10
0)面と略平行に堆積させるためには、モノクロロメタ
ンをIII 族原料に対する流量比、即ち、モノクロロメタ
ン/III を1〜20と、III 族原料の1〜20倍の量を
供給する必要があるが、この本発明の第3の実施の形態
においては、Clを多量に含有する雰囲気中における結
晶成長は、薄いp型InP埋込層30の成長工程だけで
あるので、モノクロロメタンを使用量を大幅に削減する
ことができる。
0)面と略平行に堆積させるためには、モノクロロメタ
ンをIII 族原料に対する流量比、即ち、モノクロロメタ
ン/III を1〜20と、III 族原料の1〜20倍の量を
供給する必要があるが、この本発明の第3の実施の形態
においては、Clを多量に含有する雰囲気中における結
晶成長は、薄いp型InP埋込層30の成長工程だけで
あるので、モノクロロメタンを使用量を大幅に削減する
ことができる。
【0065】また、この場合の横溝32とストライプ状
メサ16との間隔も、p型InP層24の厚さによって
制御することができるので、上述の従来例(特開平8−
204284号公報或いは特表平2−503047号公
報)に比べて、ストライプ状メサ16の側面と横溝28
との間の距離をより近接して設けることができ、それに
よって、p型InPクラッド層14からMQW活性層1
3を迂回してn型InP基板11を流れる正孔の経路を
最も有効に遮断することができる。
メサ16との間隔も、p型InP層24の厚さによって
制御することができるので、上述の従来例(特開平8−
204284号公報或いは特表平2−503047号公
報)に比べて、ストライプ状メサ16の側面と横溝28
との間の距離をより近接して設けることができ、それに
よって、p型InPクラッド層14からMQW活性層1
3を迂回してn型InP基板11を流れる正孔の経路を
最も有効に遮断することができる。
【0066】以上、本発明の各実施の形態を説明してき
たが、本発明は、FBH構造半導体レーザに限られるも
のではなく、選択成長によりストライプ状メサの側面に
選択成長埋込層を成長させる各種の埋込ヘテロ接合構造
半導体レーザに適用できるものであり、また、ストライ
プ状メサの側面に残存する埋込層はp型InP埋込層に
限られるものではなく、例えば、FeドープInP高抵
抗層を残存する埋込層の少なくとも一部として設けても
良いものである。
たが、本発明は、FBH構造半導体レーザに限られるも
のではなく、選択成長によりストライプ状メサの側面に
選択成長埋込層を成長させる各種の埋込ヘテロ接合構造
半導体レーザに適用できるものであり、また、ストライ
プ状メサの側面に残存する埋込層はp型InP埋込層に
限られるものではなく、例えば、FeドープInP高抵
抗層を残存する埋込層の少なくとも一部として設けても
良いものである。
【0067】例えば、第1の実施の形態においては、p
型InP埋込層18をFeドープInP高抵抗層に、ま
た、第2の実施の形態においては、p型InP層24、
p型InP埋込層25、及び、p型InP埋込層27の
内の少なくとも1つをFeドープInP高抵抗層に、さ
らに、第3の実施の形態においては、p型InP層2
4、p型InP埋込層30、及び、p型InP埋込層3
1の内の少なくとも1つをFeドープInP高抵抗層に
置き換えても良いものである。
型InP埋込層18をFeドープInP高抵抗層に、ま
た、第2の実施の形態においては、p型InP層24、
p型InP埋込層25、及び、p型InP埋込層27の
内の少なくとも1つをFeドープInP高抵抗層に、さ
らに、第3の実施の形態においては、p型InP層2
4、p型InP埋込層30、及び、p型InP埋込層3
1の内の少なくとも1つをFeドープInP高抵抗層に
置き換えても良いものである。
【0068】また、上記の各実施の形態においては、横
溝21,28,32は夫々左右に1つ、即ち、1対しか
設けていないが、複数対設けても良いものであり、例え
ば、第1及び第2の実施の形態の場合にはInGaAs
P層が複数層になるようにInGaAsP層とp型In
P層とを交互に堆積させれば良く、また、第3の実施の
形態においては、AlInAsP層29の露出部を選択
的にエッチングしたのち、p型InP埋込層30の上に
Clを含んだ成長雰囲気中で薄いp型InP層及びAl
InAsP層を成長させれば良い。
溝21,28,32は夫々左右に1つ、即ち、1対しか
設けていないが、複数対設けても良いものであり、例え
ば、第1及び第2の実施の形態の場合にはInGaAs
P層が複数層になるようにInGaAsP層とp型In
P層とを交互に堆積させれば良く、また、第3の実施の
形態においては、AlInAsP層29の露出部を選択
的にエッチングしたのち、p型InP埋込層30の上に
Clを含んだ成長雰囲気中で薄いp型InP層及びAl
InAsP層を成長させれば良い。
【0069】また、上記の各実施の形態においては、成
長ガス雰囲気中に添加するガスとしてモノクロロメタン
(CH3 Cl)を用いているが、モノクロロエタン(C
2 H 5 Cl)を用いても良いものである。
長ガス雰囲気中に添加するガスとしてモノクロロメタン
(CH3 Cl)を用いているが、モノクロロエタン(C
2 H 5 Cl)を用いても良いものである。
【0070】また、上記の第1及び第2の実施の形態に
おいては、横溝21,28を形成するためにInPに対
し選択エッチングが可能な半導体としてInGaAsP
を用いているが、第3の実施の形態の様にAlInAs
Pを用いても良いものであり、さらには、InGaAs
或いはAlInGaAsを用いても良いものである。
おいては、横溝21,28を形成するためにInPに対
し選択エッチングが可能な半導体としてInGaAsP
を用いているが、第3の実施の形態の様にAlInAs
Pを用いても良いものであり、さらには、InGaAs
或いはAlInGaAsを用いても良いものである。
【0071】また、上記の第3の実施の形態において
は、横溝32を形成するためにInPに対し選択エッチ
ングが可能な半導体としてAlInAsPを用いている
が、第1或いは第2の実施の形態の様にInGaAsP
を用いても良いものであり、さらには、InGaAs或
いはAlInGaAsを用いても良いものである。
は、横溝32を形成するためにInPに対し選択エッチ
ングが可能な半導体としてAlInAsPを用いている
が、第1或いは第2の実施の形態の様にInGaAsP
を用いても良いものであり、さらには、InGaAs或
いはAlInGaAsを用いても良いものである。
【0072】また、上記の各実施の形態においては、n
型InPバッファ層12を用いているが、n型InP基
板11上にMQW活性層13を直接設けても良いもので
あり、その場合には、n型InP基板11自体がn側ク
ラッド層となる。
型InPバッファ層12を用いているが、n型InP基
板11上にMQW活性層13を直接設けても良いもので
あり、その場合には、n型InP基板11自体がn側ク
ラッド層となる。
【0073】また、上記の各実施の形態においては、光
ガイド層を設けていないが、活性層とバッファ層及びク
ラッド層との間にInGaAsP光ガイド層を設けても
良いものであり、また、活性層はMQW活性層に限られ
るものではなく、バルクのInGaAsP活性層を用い
ても良いものである。
ガイド層を設けていないが、活性層とバッファ層及びク
ラッド層との間にInGaAsP光ガイド層を設けても
良いものであり、また、活性層はMQW活性層に限られ
るものではなく、バルクのInGaAsP活性層を用い
ても良いものである。
【0074】また、上記の各実施の形態においては、基
板としてn型InP基板を用いているが、p型InP基
板を用いても良いものであり、その場合には、各層の導
電型を反転させれば良いものである。
板としてn型InP基板を用いているが、p型InP基
板を用いても良いものであり、その場合には、各層の導
電型を反転させれば良いものである。
【0075】
【発明の効果】本発明によれば、ストライプ状メサを埋
め込む埋込層の一部に半導体基板の主面に略平行に延び
る横溝を形成する際に、少なくとも埋込層の成長工程の
一部において、Clを添加した成長雰囲気中において成
長を行うことによって、横溝を任意に位置に形成するこ
とができ、それによって、埋込層をバイパスとするリー
ク電流を効果的に阻止することができるので、半導体レ
ーザの低しきい値電流化・低消費電力化が可能になり、
温度特性も改善されるので、光ファイバ通信技術の一層
の発展・普及に寄与するところが大きい。
め込む埋込層の一部に半導体基板の主面に略平行に延び
る横溝を形成する際に、少なくとも埋込層の成長工程の
一部において、Clを添加した成長雰囲気中において成
長を行うことによって、横溝を任意に位置に形成するこ
とができ、それによって、埋込層をバイパスとするリー
ク電流を効果的に阻止することができるので、半導体レ
ーザの低しきい値電流化・低消費電力化が可能になり、
温度特性も改善されるので、光ファイバ通信技術の一層
の発展・普及に寄与するところが大きい。
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態の半導体レーザの途
中までの製造工程の説明図である。
中までの製造工程の説明図である。
【図3】本発明の第1の実施の形態の半導体レーザの図
2以降の製造工程の説明図である。
2以降の製造工程の説明図である。
【図4】本発明の第2の実施の形態の半導体レーザの途
中までの製造工程の説明図である。
中までの製造工程の説明図である。
【図5】本発明の第2の実施の形態の半導体レーザの図
4以降の製造工程の説明図である。
4以降の製造工程の説明図である。
【図6】本発明の第3の実施の形態の半導体レーザの途
中までの製造工程の説明図である。
中までの製造工程の説明図である。
【図7】本発明の第3の実施の形態の半導体レーザの図
6以降の製造工程の説明図である。
6以降の製造工程の説明図である。
【図8】従来の半導体レーザの説明図である。
1 一導電型半導体基板 2 一導電型クラッド層 3 発光領域 4 逆導電型クラッド層 5 ストライプ状メサ 6 埋込層 7 横溝 8 電極 9 電極 11 n型InP基板 12 n型InPバッファ層 13 MQW活性層 14 p型InPクラッド層 15 SiO2 マスク 16 ストライプ状メサ 17 InGaAsP層 18 p型InP埋込層 19 p型InP層 20 p+ 型InGaAsPコンタクト層 21 横溝 22 p側電極 23 n側電極 24 p型InP層 25 p型InP埋込層 26 InGaAsP層 27 p型InP埋込層 28 横溝 29 AlInAsP層 30 p型InP埋込層 31 p型InP埋込層 32 横溝 41 n型InP基板 42 n型InPバッファ層 43 MQW活性層 44 p型InPクラッド層 45 ストライプ状メサ 46 p型InP埋込層 47 p型InP層 48 p+ 型InGaAsPコンタクト層 49 分離溝 50 横溝 51 p側電極 52 n側電極 61 n型InP基板 62 n型InPクラッド層 63 InGaAsP活性層 64 p型InPクラッド層 65 メサストライプ 66 FeドープInP電流ブロック層 67 n型InP電流ブロック層 68 p型InP埋込層 69 p型InGaAsコンタクト層 70 分離溝 71 横溝 72 p側電極 73 n側電極
Claims (8)
- 【請求項1】 {100}面を主面とする一導電型半導
体基板上に設けた活性層を含む発光領域を有するストラ
イプ状メサを埋込層によって埋め込むとともに、前記埋
込層の一部に前記ストライプ状メサの側壁に延びる少な
くとも1対の横溝を有し、前記少なくとも1対の横溝の
内の1対が、前記一導電型半導体基板の{100}面と
前記埋込層との境界に位置することを特徴とする半導体
レーザ。 - 【請求項2】 {100}面を主面とする一導電型半導
体基板上に設けた活性層を含む発光領域を有するストラ
イプ状メサを埋込層によって埋め込むとともに、前記埋
込層の一部に前記ストライプ状メサの側壁に延びる少な
くとも1対の横溝を有し、前記少なくとも1対の横溝の
内の1対が、前記ストライプ状メサの上端より低い位置
に設けられたことを特徴とする半導体レーザ。 - 【請求項3】 {100}面を主面とする一導電型半導
体基板上に設けた活性層を含む発光領域を有するストラ
イプ状メサを埋込層によって埋め込むとともに、前記埋
込層の一部に前記ストライプ状メサの側壁に延びる少な
くとも1対の横溝を有し、前記少なくとも1対の横溝の
内の1対が、前記活性層と重なる水準の位置に位置する
ことを特徴とする半導体レーザ。 - 【請求項4】 上記横溝を、複数対設けることを特徴と
する請求項1乃至3のいずれか1項に記載の半導体レー
ザ。 - 【請求項5】 上記埋込層が、逆導電型層または高抵抗
層のいずれかであることを特徴とする請求項1乃至4の
いずれか1項に記載の半導体レーザ。 - 【請求項6】 {100}面を主面とする一導電型半導
体基板上に活性層を含む発光領域を有するストライプ状
メサを形成したのち、塩化物炭化水素を含む成長雰囲気
中での有機金属気相成長法により、前記ストライプ状メ
サの両側に薄いInGaAsP層と厚いInP層を成長
させて埋込層を形成し、次いで、前記薄いInGaAs
P層のみを選択的にエッチングすることによって、前記
埋込層の一部に前記ストライプ状メサの側壁に延びる少
なくとも1対の横溝を、前記少なくとも1対の横溝の内
の1対が、前記一導電型半導体基板の{100}面と前
記埋込層との境界或いは前記ストライプ状メサの上端よ
り低い位置のいずれかに位置するように形成することを
特徴とする半導体レーザの製造方法。 - 【請求項7】 {100}面を主面とする一導電型半導
体基板上に活性層を含む発光領域を有するストライプ状
メサを形成したのち、塩化物炭化水素を含まない成長雰
囲気中での有機金属気相成長法により前記ストライプ状
メサの側面及び一導電型半導体基板の{100}面に薄
いInP層を成長させ、次いで、塩化物炭化水素を含む
成長雰囲気中での有機金属気相成長法により薄いInG
aAsP層と厚いInP層を成長させて埋込層を形成し
たのち、前記薄いInGaAsP層のみを選択的にエッ
チングすることによって、前記埋込層の一部に前記スト
ライプ状メサの側壁に延びる少なくとも1対の横溝を、
前記少なくとも1対の横溝の内の1対が、前記ストライ
プ状メサの上端より低い位置或いは前記活性層と重なる
水準の位置のいずれかに位置するように形成することを
特徴とする半導体レーザの製造方法。 - 【請求項8】 {100}面を主面とする一導電型半導
体基板上に活性層を含む発光領域を有するストライプ状
メサを形成したのち、塩化物炭化水素を含まない成長雰
囲気中での有機金属気相成長法によりストライプ状メサ
の側面及び一導電型半導体基板の{100}面に薄いI
nP層、及び、薄いInGaAsPまたはAlInAs
P層のいずれかを成長させ、次いで、塩化物炭化水素を
含む成長雰囲気中での有機金属気相成長法により薄いI
nP層を成長させたのち、前記ストライプ状メサの側面
に成長した薄いInGaAsPまたはAlInAsP層
のいずれかの露出部を選択的に除去し、次いで、塩化物
炭化水素を含む成長雰囲気中での有機金属気相成長法に
より厚いInP層を成長させて埋込層を形成したのち、
前記薄いInGaAsPまたはAlInAsP層のいず
れかのみを選択的にエッチングすることによって、前記
埋込層の一部に前記ストライプ状メサの側壁に延びる少
なくとも1対の横溝を、前記少なくとも1対の横溝の内
の1対が、前記ストライプ状メサの上端より低い位置に
位置するように形成することを特徴とする半導体レーザ
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10348091A JP2000174390A (ja) | 1998-12-08 | 1998-12-08 | 半導体レーザ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10348091A JP2000174390A (ja) | 1998-12-08 | 1998-12-08 | 半導体レーザ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000174390A true JP2000174390A (ja) | 2000-06-23 |
Family
ID=18394686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10348091A Withdrawn JP2000174390A (ja) | 1998-12-08 | 1998-12-08 | 半導体レーザ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000174390A (ja) |
-
1998
- 1998-12-08 JP JP10348091A patent/JP2000174390A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9972973B2 (en) | Process of forming semiconductor optical device and semiconductor optical device | |
JP2002026456A (ja) | 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法 | |
US7474683B2 (en) | Distributed feedback semiconductor laser | |
JP7010546B2 (ja) | 光半導体素子およびその製造方法 | |
WO2019208697A1 (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
JP5169534B2 (ja) | 集積型光半導体装置の製造方法及び集積型光半導体装置 | |
JP2008288284A (ja) | 半導体光素子及びその製造方法 | |
JPH09237940A (ja) | 半導体装置,及びその製造方法 | |
JPH077232A (ja) | 光半導体装置 | |
JP2000174390A (ja) | 半導体レーザ及びその製造方法 | |
JP5573310B2 (ja) | 光半導体装置及びその製造方法 | |
JP3684519B2 (ja) | 半導体レーザの製造方法 | |
JPH07254750A (ja) | 半導体レーザ | |
JP2000077789A (ja) | 半導体レーザの製造方法 | |
JPH1098234A (ja) | 半導体レーザ,及びその製造方法 | |
JPS61288481A (ja) | 半導体発光装置の製造方法 | |
JP2007110034A (ja) | 半導体光素子の製造方法、及び半導体光素子 | |
JPH09186391A (ja) | 化合物半導体装置及びその製造方法 | |
JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2956255B2 (ja) | リッジ導波型半導体レーザの製造方法 | |
JPH07176830A (ja) | 半導体発光素子の製造方法 | |
JP5257296B2 (ja) | 光半導体装置及び光半導体装置の製造方法 | |
JPH0629617A (ja) | 半導体発光素子 | |
JPH10223974A (ja) | 半導体レーザ及びその製造方法 | |
JP2010287804A (ja) | 半導体光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |