JP2000174335A - Manufacture of gallium nitride compound semiconductor light-emitting element - Google Patents
Manufacture of gallium nitride compound semiconductor light-emitting elementInfo
- Publication number
- JP2000174335A JP2000174335A JP34407398A JP34407398A JP2000174335A JP 2000174335 A JP2000174335 A JP 2000174335A JP 34407398 A JP34407398 A JP 34407398A JP 34407398 A JP34407398 A JP 34407398A JP 2000174335 A JP2000174335 A JP 2000174335A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- groove
- crystal
- sapphire substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＧａＮ系化合物半
導体発光素子の製造方法に関し、より詳細には、サファ
イア基板上にＧａＮ系化合物半導体層からなるヘテロ接
合層を結晶成長させる場合に、サファイア基板とＧａＮ
系化合物半導体の熱膨張係数がそれぞれ異なることによ
り生じる基板の反りを抑止することにより、良好な性能
をもつ結晶を成長させることを可能とする当該半導体発
光素子の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a GaN-based compound semiconductor light emitting device, and more particularly, to a method for growing a heterojunction layer comprising a GaN-based compound semiconductor layer on a sapphire substrate. And GaN
The present invention relates to a method for manufacturing a semiconductor light-emitting device, which can grow a crystal having good performance by suppressing a warp of a substrate caused by different thermal expansion coefficients of a series compound semiconductor.
【０００２】[0002]
【従来の技術】ＧａＮ系化合物半導体のヘテロ接合層を
用いるデバイスの一例として、青色ＬＥＤ（発光ダイオ
ード）として知られている半導体発光素子がある。この
青色ＬＥＤにおいては、気相エピタキシャル成長法を用
いることによりサファイアを基板にＧａＮ系化合物半導
体層からなるヘテロ接合層を結晶成長させることが行わ
れている。図２は、青色ＬＥＤのチップの構造を示した
ものである。図２において、ウェハ状のサファイア基板
１上に例えばｎ型のＧａＮからなるｎ型層（クラッド
層）２とバンドギャップエネルギーがクラッド層のそれ
よりも小さくなる材料、例えばＩｎＧａＮからなる活性
層３とｐ型のＡｌＧａＮからなるｐ型（クラッド層）４
及びｐ型のＧａＮからなるｐ−コンタクト層（図示せ
ず）とをエピタキシャル成長により積層し、ｐ型クラッ
ド層４の上のＧａＮからなるｐ−コンタクト層の上に電
流拡散層５を設け、その表面の一部に接しｐ側電極８
を、一方、積層された半導体層の一部をｎ型層２に至る
までエッチングして露出するｎ型層２に接してｎ側電極
９を設けることにより、青色ＬＥＤチップを形成する。2. Description of the Related Art As an example of a device using a heterojunction layer of a GaN-based compound semiconductor, there is a semiconductor light emitting device known as a blue LED (light emitting diode). In this blue LED, a heterojunction layer composed of a GaN-based compound semiconductor layer is grown on sapphire as a substrate by using a vapor phase epitaxial growth method. FIG. 2 shows the structure of a blue LED chip. In FIG. 2, an n-type layer (cladding layer) 2 made of, for example, n-type GaN and an active layer 3 made of a material whose band gap energy is smaller than that of the cladding layer, for example, InGaN, are formed on a wafer-like sapphire substrate 1. p-type (cladding layer) 4 made of p-type AlGaN
And a p-contact layer (not shown) made of p-type GaN are stacked by epitaxial growth, a current diffusion layer 5 is provided on the p-contact layer made of GaN on the p-type cladding layer 4, and the surface thereof is formed. A part of the p-side electrode 8
On the other hand, a blue LED chip is formed by providing an n-side electrode 9 in contact with the exposed n-type layer 2 by etching a part of the stacked semiconductor layers down to the n-type layer 2.
【０００３】上記の半導体発光素子を構成する半導体層
は基本的に図３に示す層構造をなすが、その半導体層の
成層過程は概ね次のプロセスに従う。まず、サファイア
からなるウェハ状の絶縁基板１上にＧａＮ又はＡｌＮか
ら成るバッファ層を介して有機金属化学気相成長法（Ｍ
ＯＣＶＤ法）により、キャリアガス、反応ガスおよびｎ
型にするためのドーパントガスなどを供給して、９００
〜１２００℃程度の高温でｎ型ＧａＮクラッド層２を成
長させる。ついで、反応ガスを変え、ｎ型ＧａＮクラッ
ド層２成長時よりも低い成長温度でＩｎＧａＮ系の活性
層３を成長させる。その後、さらに反応ガスを変更する
とともにｐ型にするためのドーパントガスなどを供給し
ｐ型ＡｌＧａＮクラッド層４を生成する。さらに、ｐ型
コンタクト層を成長させる。The semiconductor layer constituting the above-mentioned semiconductor light emitting device basically has a layer structure shown in FIG. 3, and the layering process of the semiconductor layer generally follows the following process. First, a metal organic chemical vapor deposition (M) method is performed on a wafer-like insulating substrate 1 made of sapphire via a buffer layer made of GaN or AlN.
OCVD method), carrier gas, reaction gas and n
Supplying a dopant gas or the like for forming
The n-type GaN cladding layer 2 is grown at a high temperature of about 1200 ° C. Next, the reaction gas is changed, and the InGaN-based active layer 3 is grown at a growth temperature lower than that during the growth of the n-type GaN clad layer 2. After that, the p-type AlGaN cladding layer 4 is generated by further changing the reaction gas and supplying a dopant gas for p-type. Further, a p-type contact layer is grown.
【０００４】このような方法で半導体層を成長させる場
合、基板にどのような変形が起きるかを見ると、例えば
１０００℃の温度でサファイア絶縁基板１上に第１層と
してｎ型クラッド層２の成長過程を行う場合、この成長
層の厚みは０から始まり、成層中には大きな温度変化が
ないという条件を考えると、基板には大きな変形は起き
ない。When a semiconductor layer is grown by such a method, what kind of deformation occurs in the substrate, for example, at a temperature of 1000 ° C., an n-type cladding layer 2 is formed as a first layer on a sapphire insulating substrate 1. When performing the growth process, the thickness of the growth layer starts from 0, and considering the condition that there is no large temperature change during the formation, no large deformation occurs in the substrate.
【０００５】ところが、ｎ型クラッド層２を成長させた
後、成長温度を例えば８００℃に下げてＩｎＧａＮ系の
活性層３を成長させるが、成長温度をこのように大きく
変化させると、サファイア絶縁基板１とその上に成長さ
せたクラッド層２を形成するｎ型ＧａＮの熱膨張係数が
異なることによりウェハに反りが生じる。この反り量
は、２インチのウェハを例に取ると、５０μｍ（反り量
はウェハ上の点の最大値と最小値の差で表現されるが、
実際には、ウエハのセンタとエッジの高低差と考えてよ
い）程度にもなることから、無視することができない、
つまり、結晶成長にとって反りの分だけ結晶の成長方向
が本来あるべき方位からずれてしまうことになる。この
結果として、成長膜に方位の異なる膜が形成されモザイ
クずれが起き、反りが良好な結晶成長を妨げ、所期の良
好な結晶状態の半導体層が得られない。これは、ＬＥＤ
については、発光効率を下げ、光度の低下をもたらすこ
とにつながる。However, after growing the n-type cladding layer 2, the growth temperature is lowered to, for example, 800.degree. C. to grow the InGaN-based active layer 3. However, when the growth temperature is greatly changed, the sapphire insulating substrate 1 and n-type GaN forming the cladding layer 2 grown thereon have different coefficients of thermal expansion, so that the wafer is warped. This warpage is 50 μm in the case of a 2-inch wafer as an example (the warpage is expressed by the difference between the maximum value and the minimum value of points on the wafer,
In fact, it can be considered as the difference in height between the center and the edge of the wafer).
In other words, the crystal growth direction is deviated from the original direction by the amount of warpage for crystal growth. As a result, a film having a different orientation is formed on the grown film, causing a mosaic shift, preventing the crystal growth with good warpage, and making it impossible to obtain a desired semiconductor layer in a good crystalline state. This is LED
As for, the luminous efficiency is reduced, which leads to a decrease in luminous intensity.
【０００６】[0006]
【発明が解決しようとする課題】本発明は、上述の従来
技術における問題点に鑑みてなされたものであって、そ
の目的は、サファイア基板上にＧａＮ系化合物半導体層
からなるヘテロ接合層を結晶成長させる場合に、サファ
イア基板を含む積層体に生じる反りを抑止する手段を用
いることにより性能のよい結晶を得るようにした結晶成
長工程を有するＧａＮ系化合物半導体発光素子の製造方
法を提供することである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems in the prior art, and an object of the present invention is to form a heterojunction layer made of a GaN-based compound semiconductor layer on a sapphire substrate. By providing a method of manufacturing a GaN-based compound semiconductor light-emitting device having a crystal growth step of obtaining a crystal with good performance by using a means for suppressing a warp generated in a stacked body including a sapphire substrate when growing. is there.
【０００７】[0007]
【課題を解決するための手段】本発明は、結晶成長工程
の前工程にサファイア基板表面に溝を形成する処理を行
うことにより、反りの緩和をはかり、上記した課題を解
決するものである。請求項１の発明は、サファイア基板
上にＧａＮ系化合物半導体からなるヘテロ接合層を結晶
成長させる工程を含むＧａＮ系化合物半導体発光素子の
製造方法において、結晶成長工程の前処理としてサファ
イア基板の少なくとも片面に溝を形成する工程を含むも
のである。SUMMARY OF THE INVENTION The present invention solves the above-mentioned problem by performing a process of forming a groove on the surface of a sapphire substrate in a process prior to a crystal growth process, thereby reducing warpage. According to a first aspect of the present invention, there is provided a method of manufacturing a GaN-based compound semiconductor light emitting device including a step of crystal-growing a heterojunction layer made of a GaN-based compound semiconductor on a sapphire substrate. And a step of forming a groove.
【０００８】請求項２の発明は、請求項１記載のＧａＮ
系化合物半導体発光素子の製造方法において、前記サフ
ァイア基板のＧａＮ系化合物半導体を結晶成長させる側
の面に個々のダイ領域に区画するように前記溝を形成す
るものである。According to a second aspect of the present invention, there is provided the GaN
In the method for manufacturing a compound semiconductor light emitting device, the groove is formed on the surface of the sapphire substrate on the crystal growth side of the GaN compound semiconductor so as to be divided into individual die regions.
【０００９】請求項３の発明は、請求項１又は２記載の
ＧａＮ系化合物半導体発光素子の製造方法において、前
記溝を相互に直交関係をなすように形成するものであ
る。According to a third aspect of the present invention, in the method of manufacturing a GaN-based compound semiconductor light-emitting device according to the first or second aspect, the grooves are formed so as to be orthogonal to each other.
【００１０】[0010]
【発明の実施の形態】以下、本発明によるＧａＮ系化合
物半導体の製造方法の一実施形態を説明する。本実施形
態においては、サファイア基板上にＧａＮ系化合物半導
体として青色ＬＥＤを構成する半導体層、すなわち、Ｉ
ｎＧａＮ活性層を挟んで異なる導電型のＧａＮ層とＡｌ
ＧａＮ層からなるヘテロ構造の半導体層を形成する結晶
成長工程への適用例として、以下の説明を行う。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the method for producing a GaN-based compound semiconductor according to the present invention will be described below. In the present embodiment, a semiconductor layer constituting a blue LED as a GaN-based compound semiconductor on a sapphire substrate,
GaN layer of different conductivity type and Al with nGaN active layer interposed
The following description is given as an example of application to a crystal growth process for forming a semiconductor layer having a heterostructure composed of a GaN layer.
【００１１】結晶成長工程は、先ず、厚さ３００〜４５
０μｍウェハ状のサファイア基板１上に０．００２〜
０．５μｍ程度のＧａＮ又はＡｌＮからなるバッファ層
（図示せず）を形成し、その上に有機金属化学気相成長
法（ＭＯＣＶＤ法）によりキャリアガスのＨ2とともに
トリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ3）
等の反応ガス及びｎ型のドーパントガスとしてのＳｉＨ
4等を供給して、２〜５μｍ程度までのｎ型ＧａＮクラ
ッド層２を９００〜１２００℃の成長温度でエピタキシ
ャル成長させる。次いで、反応ガスとしてトリメチルイ
ンジュウム（ＴＭＩｎ）を追加して０．０５〜０．３μ
ｍ程度のＩｎＧａＮからなる活性層３を７００〜８００
℃程度の成長温度でエピタキシャル成長させる。その
後、反応ガスをＮＨ3及びＴＭＧ及びトリメチルアルミ
ニウム（ＴＭＡ）に変更し、ｐ型のドーパントガスとし
てシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）又
はジメチル亜鉛（ＤＭＺｎ）をドープして０．２〜１μ
ｍ程度のｐ型のＡｌＧａＮからなるｐ型層（クラッド
層）４をｎ型ＧａＮクラッド層２におけると同じ条件、
すなわち９００〜１２００℃の成長温度で成長させる。
さらに、０．２〜１μｍ程度のｐ型−ＧａＮ層をＣｐ2
Ｍｇ（ＤＭＺｎ）をドープして成長させる（温度９００
〜１２００℃）。In the crystal growth step, first, a thickness of 300 to 45
0.002 μm on a 0 μm wafer-shaped sapphire substrate 1
A buffer layer (not shown) made of GaN or AlN having a thickness of about 0.5 μm is formed, and trimethylgallium (TMG), ammonia (TMG) and ammonia (H 2 ) are formed on the buffer layer by metal organic chemical vapor deposition (MOCVD). NH 3 )
Etc. and SiH as n-type dopant gas
By supplying 4 or the like, the n-type GaN cladding layer 2 up to about 2 to 5 μm is epitaxially grown at a growth temperature of 900 to 1200 ° C. Next, trimethyl indium (TMIn) was added as a reaction gas to add 0.05 to 0.3 μm.
The active layer 3 made of InGaN having a thickness of about
Epitaxial growth is performed at a growth temperature of about ° C. Thereafter, the reaction gas was changed to NH 3 and TMG and trimethylaluminum (TMA), by doping the cyclopentadienyl magnesium (Cp 2 Mg) or dimethylzinc (DMZn) as a p-type dopant gas 0.2~1μ
A p-type layer (cladding layer) 4 made of about m-type p-type AlGaN is formed under the same conditions as in the n-type GaN cladding layer 2;
That is, it is grown at a growth temperature of 900 to 1200 ° C.
Furthermore, Cp 2 a p-type -GaN layer about 0.2~1μm
Growth by doping Mg (DMZn) (temperature 900
１1200 ° C.).
【００１２】上記した工程に従いＧａＮ層上にＩｎＧａ
Ｎ層の結晶成長を行う場合に大きく成長温度を変更する
ことが必要で、この影響がウェハ状の基板１のサファイ
アとその上に成長させたｎ型層（クラッド層）２を形成
するｎ型ＧａＮの熱膨張の差となりエピタキシャル成長
により半導体結晶を積層しつつあるウェハに反りが生じ
ることになる。本発明において、この反りを緩和する工
程は、結晶成長工程に先立つ前処理工程として行われる
もので、半導体結晶を積層させようとするサファイア基
板１の表面に溝を形成するものである。According to the above steps, InGa is formed on the GaN layer.
When the crystal growth of the N layer is performed, it is necessary to greatly change the growth temperature, and this influence has an influence on the sapphire of the wafer-like substrate 1 and the n-type layer (cladding layer) 2 grown thereon. The difference in thermal expansion of GaN results in warpage of the wafer on which semiconductor crystals are being stacked by epitaxial growth. In the present invention, the step of alleviating the warp is performed as a pretreatment step prior to the crystal growth step, and forms a groove on the surface of the sapphire substrate 1 on which semiconductor crystals are to be stacked.
【００１３】図１は、サファイア基板面に形成する溝の
１例を示す。図１で例示される溝１ｇは、用意されたサ
ファイア基板１のウェハの裏と表、両面に形成されてい
るが、基本的には半導体結晶が成長する面に設けること
により、目的とする反りの緩和がはかれる。この溝１ｇ
は、サファイア基板１上に成長させたクラッド層を形成
するｎ型ＧａＮ層２の熱膨張により生じる伸縮を吸収し
反りを緩和するという機能を持つものである。溝１ｇ
は、結晶成長時に上記機能を果たすが、素子組み立て後
のデバイスの本来の機能に問題がないようにする必要が
ある。つまり、形成される溝の位置、数、大きさ（幅、
深さ）及び形状については、デバイスとして用いる場合
に、デバイスの性能を損なうことがないように決める必
要がある（発光素子の例では、光の放出量や均一性の低
下を起こさないことを考慮する）。例えば、半導体結晶
を成長させる側のサファイア基板１面に溝を設ける場合
の位置としては、縦横に直交する複数の溝を、個々のダ
イ（チップ）領域に区画するように設ければ、溝による
凹凸の影響を受けることなく半導体結晶を成長させるこ
とが出来る。FIG. 1 shows an example of a groove formed on a sapphire substrate surface. Although the groove 1g illustrated in FIG. 1 is formed on the back, front, and both sides of the prepared sapphire substrate 1, it is basically provided on a surface on which a semiconductor crystal grows, thereby achieving a desired warpage. Is mitigated. 1g of this groove
Has a function of absorbing the expansion and contraction caused by the thermal expansion of the n-type GaN layer 2 forming the cladding layer grown on the sapphire substrate 1 and reducing the warpage. Groove 1g
Performs the above function during crystal growth, but it is necessary to ensure that the original function of the device after assembling the element has no problem. In other words, the position, number, and size (width,
When used as a device, it is necessary to determine the depth and shape so as not to impair the performance of the device. (In the case of a light-emitting element, it is necessary to consider that the light emission amount and the uniformity do not decrease. Do). For example, when grooves are provided on the surface of the sapphire substrate 1 on which the semiconductor crystal is to be grown, a plurality of grooves vertically and horizontally are provided so as to be divided into individual die (chip) regions. A semiconductor crystal can be grown without being affected by irregularities.
【００１４】溝の加工方法としては、第１にスクライビ
ングによる。スクライビングは、ウエハを個々のダイに
分割するために、結晶のへき開性を利用してダイヤモン
ドカッター等でウエハの表面に引掻き傷を入れる方法と
して知られているが、これと同じ方法をこの溝の形成に
用いる。この方法では、例えば、５〜１０μｍ程度の幅
で５〜１０μｍ程度の深さの溝を形成できる。第２の方
法は、ダイシングに用いる手段により行う。ダイシング
は、ウェハを個々のダイに分割するために、賽の目状に
切り溝を生成する方法として知られるが、この方法を溝
の形成に適用する。具体的には、ダイシングソー（ダイ
サ）といった切り溝を加工する手段を用いることが出来
る。この方法では、上記スクライビングよりも大きな溝
を形成でき、例えば、２０μｍ程度の幅及び深さの溝と
し得る。First, scribing is used as a processing method of the groove. Scribing is known as a method in which a wafer is divided into individual dies, and the surface of the wafer is scratched with a diamond cutter or the like using the cleavage of the crystal. Used for formation. In this method, for example, a groove having a width of about 5 to 10 μm and a depth of about 5 to 10 μm can be formed. The second method is performed by means used for dicing. Dicing is known as a method of forming a dice-like kerf in order to divide a wafer into individual dies, and this method is applied to the formation of a groove. Specifically, a means for processing a cut groove such as a dicing saw (dicer) can be used. In this method, a groove larger than the scribing can be formed, for example, a groove having a width and a depth of about 20 μm.
【００１５】上記では、サファイア基板面１に形成する
溝１ｇは、半導体結晶が積層されるべきサファイア基板
１面に生じる反りの緩和をはかるという目的を持つ溝と
して設けるとしたが、この溝を結晶成長工程の後に行う
ダイ分割に用いるダイシング用の溝に共用することが可
能である。即ち、前述したように、溝を半導体結晶成長
側の面に設ける場合に、個々のダイ（チップ）の領域に
区画するように賽の目状に縦横に設ける場合には、通常
サファイア基板の厚みがＧａＮ系化合物半導体層を含む
素子層よりも圧倒的に厚く、上記溝の深さを上記素子層
の厚みより十分深く形成でき、結果、素子層表面にも上
記溝にならった溝が形成されることになり、これをダイ
分割用の溝として用いることが可能である。このよう
に、ダイシング用の溝に共用する場合は、結晶成長工程
に先立つ前処理工程（溝を設ける工程）を新たに設けて
も、工程の増加につながることがない。また、ウェハの
両面に対応させた溝を形成した場合（図１参照）には、
ダイ分割をより容易に行うことができる。In the above description, the groove 1g formed on the sapphire substrate surface 1 is provided as a groove for the purpose of relaxing the warpage generated on the surface of the sapphire substrate 1 on which the semiconductor crystal is to be laminated. It can be used as a dicing groove used for die division performed after the growth step. That is, as described above, when the groove is provided on the surface on the semiconductor crystal growth side, when the groove is provided in a vertical and horizontal manner so as to be divided into individual die (chip) regions, the sapphire substrate usually has a thickness of GaN. It is overwhelmingly thicker than the element layer including the base compound semiconductor layer, and the depth of the groove can be formed sufficiently deeper than the thickness of the element layer. As a result, a groove similar to the groove is formed on the element layer surface. This can be used as a groove for die separation. As described above, in the case where the groove is commonly used as a dicing groove, even if a new pre-processing step (step of providing a groove) prior to the crystal growth step is provided, the number of steps does not increase. When grooves corresponding to both surfaces of the wafer are formed (see FIG. 1),
Die division can be performed more easily.
【００１６】なお、上記実施形態は、ＧａＮ系化合物半
導体としてＩｎＧａＮ活性層を挟んで異なる導電型のＧ
ａＮ層及びＡｌＧａＮ層から構成されるものを例に挙げ
たが、ＧａＮ系化合物半導体としては、Ｇａの一部がＡ
ｌ、Ｉｎ以外の他のIII族元素と置換したもの及び／又
はＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と
置換した化合物であれば、いずれも本発明を有効に適用
できる。In the above-described embodiment, the GaN-based compound semiconductor having different conductivity types with an InGaN active layer interposed therebetween is used.
Although an example in which an aN layer and an AlGaN layer are used has been described as an example, as a GaN-based compound semiconductor, part of Ga is A
The present invention can be effectively applied to any compounds which are substituted with another group III element other than l and In and / or a compound in which a part of N of the group V element is substituted with another group V element such as P or As. Applicable to
【００１７】[0017]
【発明の効果】本発明によると、気相エピタキシャル法
でサファイア基板にＧａＮ系化合物半導体のへテロ構造
を積層する場合に、成長温度に変動を生じるときであっ
ても結晶成長中に起きる反りを結晶成長工程の前段階で
サファイア基板面上に形成した溝の働きにより緩和でき
るので、反りによる結晶の方位ずれを最小限に押さえる
ことができ、所望の性能を有する結晶を成長させること
ができ、発光出力の高い、また、光むらのない均一な発
光素子が提供される。また、溝の形成方法としてスクラ
イビング手段あるいはダイシング手段といった既存の技
術を適用することができ、本製法を容易に実施し得る。
また、ウエハの反りの緩和に働く溝をダイ分割に用いる
ダイシング用の溝に共用すると、結晶成長工程に先立つ
前処理工程を新たに設けても、工程の増加につながるこ
とがなく、ウエハの両面に溝を形成した場合には、ダイ
分割を容易に行うことが可能となる。According to the present invention, when a hetero structure of a GaN-based compound semiconductor is laminated on a sapphire substrate by a vapor phase epitaxial method, the warpage occurring during crystal growth even when the growth temperature fluctuates. Since it can be alleviated by the action of the groove formed on the sapphire substrate surface in the previous stage of the crystal growth process, the misorientation of the crystal due to warpage can be suppressed to a minimum, and a crystal having desired performance can be grown, A uniform light-emitting element having high light-emission output and having no light unevenness is provided. In addition, existing techniques such as scribing means or dicing means can be applied as a method for forming grooves, and the present manufacturing method can be easily implemented.
In addition, if the groove for reducing the warpage of the wafer is shared with the dicing groove used for dividing the die, even if a new preprocessing step prior to the crystal growth step is provided, the number of steps will not increase, and both sides of the wafer will not increase. When the grooves are formed in the groove, the die can be easily divided.
【図１】本発明による製造方法で作成されるサファイア
基板状に形成されたＧａＮ系化合物半導体層の実施形態
例を示す図である。FIG. 1 is a view showing an embodiment of a GaN-based compound semiconductor layer formed on a sapphire substrate by a manufacturing method according to the present invention.
【図２】ＧａＮ系化合物半導体のヘテロ接合層をもつ青
色ＬＥＤの構造を示す図である。FIG. 2 is a diagram showing a structure of a blue LED having a heterojunction layer of a GaN-based compound semiconductor.
【図３】従来のサファイア基板状に形成されたＧａＮ系
化合物半導体層の基本構造を示す図である。FIG. 3 is a diagram showing a basic structure of a GaN-based compound semiconductor layer formed on a conventional sapphire substrate.
１…サファイア基板、 ２…ｎ型ＧａＮ層（クラッド層）、 ３…ＩｎＧａＮ層（活性層）、 ４…ｐ型ＡｌＧａＮ層（クラッド層）、 ５…電流拡散層、 ８…ｐ側電極、 ９…ｎ側電極、 DESCRIPTION OF SYMBOLS 1 ... Sapphire substrate, 2 ... N-type GaN layer (cladding layer), 3 ... InGaN layer (active layer), 4 ... P-type AlGaN layer (cladding layer), 5 ... Current diffusion layer, 8 ... P-side electrode, 9 ... n-side electrode,
Claims (3)
体からなるヘテロ接合層を結晶成長させる工程を含むＧ
ａＮ系化合物半導体発光素子の製造方法において、結晶
成長工程の前処理としてサファイア基板の少なくとも片
面に溝を形成する工程を含むことを特徴とするＧａＮ系
化合物半導体発光素子の製造方法1. A method comprising the step of crystal-growing a heterojunction layer made of a GaN-based compound semiconductor on a sapphire substrate.
A method of manufacturing a GaN-based compound semiconductor light-emitting device, comprising a step of forming a groove on at least one surface of a sapphire substrate as a pre-treatment of a crystal growth step.
導体を結晶成長させる側の面に個々のダイ領域に区画す
るように前記溝を形成することを特徴とする請求項１記
載のＧａＮ系化合物半導体発光素子の製造方法。2. The GaN-based compound semiconductor light emitting device according to claim 1, wherein said groove is formed on a surface of said sapphire substrate on a side on which a GaN-based compound semiconductor is to be crystal-grown so as to be divided into individual die regions. Device manufacturing method.
ことを特徴とする請求項１又は２記載のＧａＮ系化合物
半導体発光素子の製造方法。3. The method for manufacturing a GaN-based compound semiconductor light emitting device according to claim 1, wherein the grooves are formed so as to be orthogonal to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34407398A JP2000174335A (en) | 1998-12-03 | 1998-12-03 | Manufacture of gallium nitride compound semiconductor light-emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34407398A JP2000174335A (en) | 1998-12-03 | 1998-12-03 | Manufacture of gallium nitride compound semiconductor light-emitting element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174335A true JP2000174335A (en) | 2000-06-23 |
Family
ID=18366456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34407398A Pending JP2000174335A (en) | 1998-12-03 | 1998-12-03 | Manufacture of gallium nitride compound semiconductor light-emitting element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000174335A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295124A (en) * | 2005-03-18 | 2006-10-26 | Sharp Corp | Nitride semiconductor device and manufacturing method thereof |
| JP2007503726A (en) * | 2003-05-30 | 2007-02-22 | エス オー イ テク シリコン オン インシュレータ テクノロジース | Substrate for stressed system and crystal growth method on the substrate |
| CN100424903C (en) * | 2005-09-26 | 2008-10-08 | 三星电机株式会社 | Gallium nitride based semiconductor light emitting diode and method of manufacturing the same |
| JP2009016778A (en) * | 2007-07-05 | 2009-01-22 | Yiguang Electronic Ind Co Ltd | Method for cutting light-emitting diode chip |
| WO2011022128A3 (en) * | 2009-08-21 | 2011-04-14 | Bridgelux, Inc. | High brightness led utilizing a roughened active layer and conformal cladding |
| JP2011160010A (en) * | 2005-03-18 | 2011-08-18 | Sharp Corp | Method for manufacturing nitride semiconductor element |
| JP2012156566A (en) * | 2001-03-30 | 2012-08-16 | Philips Lumileds Lightng Co Llc | Forming optical element in light emitting device for improving light extraction efficiency |
| JP2013258231A (en) * | 2012-06-12 | 2013-12-26 | Disco Abrasive Syst Ltd | Method for processing optical device |
| JP2018006687A (en) * | 2016-07-07 | 2018-01-11 | 国立大学法人京都大学 | Semiconductor light-emitting device and method for manufacturing the same |
| KR20190065752A (en) * | 2017-12-04 | 2019-06-12 | 삼성전자주식회사 | Fabrication method of semiconductor light emitting array and semiconductor light emitting array |
-
1998
- 1998-12-03 JP JP34407398A patent/JP2000174335A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156566A (en) * | 2001-03-30 | 2012-08-16 | Philips Lumileds Lightng Co Llc | Forming optical element in light emitting device for improving light extraction efficiency |
| JP2007503726A (en) * | 2003-05-30 | 2007-02-22 | エス オー イ テク シリコン オン インシュレータ テクノロジース | Substrate for stressed system and crystal growth method on the substrate |
| JP4714688B2 (en) * | 2003-05-30 | 2011-06-29 | エス オー イ テク シリコン オン インシュレータ テクノロジース | Substrate for stressed system and crystal growth method on the substrate |
| JP2011160010A (en) * | 2005-03-18 | 2011-08-18 | Sharp Corp | Method for manufacturing nitride semiconductor element |
| JP2006295124A (en) * | 2005-03-18 | 2006-10-26 | Sharp Corp | Nitride semiconductor device and manufacturing method thereof |
| CN100424903C (en) * | 2005-09-26 | 2008-10-08 | 三星电机株式会社 | Gallium nitride based semiconductor light emitting diode and method of manufacturing the same |
| JP2009016778A (en) * | 2007-07-05 | 2009-01-22 | Yiguang Electronic Ind Co Ltd | Method for cutting light-emitting diode chip |
| US8232568B2 (en) | 2009-08-21 | 2012-07-31 | Bridgelux, Inc. | High brightness LED utilizing a roughened active layer and conformal cladding |
| WO2011022128A3 (en) * | 2009-08-21 | 2011-04-14 | Bridgelux, Inc. | High brightness led utilizing a roughened active layer and conformal cladding |
| JP2013502722A (en) * | 2009-08-21 | 2013-01-24 | ブリッジラックス インコーポレイテッド | High brightness LED using roughened active layer and conformal cladding |
| JP2013258231A (en) * | 2012-06-12 | 2013-12-26 | Disco Abrasive Syst Ltd | Method for processing optical device |
| JP2018006687A (en) * | 2016-07-07 | 2018-01-11 | 国立大学法人京都大学 | Semiconductor light-emitting device and method for manufacturing the same |
| KR20190065752A (en) * | 2017-12-04 | 2019-06-12 | 삼성전자주식회사 | Fabrication method of semiconductor light emitting array and semiconductor light emitting array |
| KR102506441B1 (en) * | 2017-12-04 | 2023-03-06 | 삼성전자주식회사 | Fabrication method of semiconductor light emitting array and semiconductor light emitting array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100931483B1 (en) | Light emitting device | |
| TWI381547B (en) | Light emitting device of iii-nitride based semiconductor and manufacturing method thereof | |
| JP2001313259A (en) | Method for producing iii nitride based compound semiconductor substrate and semiconductor element | |
| WO2003072856A1 (en) | Process for producing group iii nitride compound semiconductor | |
| JPH07273367A (en) | Manufacture of semiconductor substrate and light-emitting device | |
| JPH08139361A (en) | Compound semiconductor light emitting device | |
| JP2009238772A (en) | Epitaxial substrate, and manufacturing method of epitaxial substrate | |
| JPH11274082A (en) | Group iii nitride semiconductor and fabrication thereof, and group iii nitride semiconductor device | |
| JP2000174335A (en) | Manufacture of gallium nitride compound semiconductor light-emitting element | |
| JP2001093834A (en) | Semiconductor element, semiconductor wafer, and manufacturing method | |
| JP3753948B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP2007142345A (en) | Nitride semiconductor light-emitting element | |
| JP2012129554A (en) | GaN SUBSTRATE, MANUFACTURING METHOD OF THE SAME, NITRIDE SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD OF THE SAME | |
| JP4698053B2 (en) | Method for producing group III nitride compound semiconductor | |
| JP2002094113A (en) | Method for fabricating iii-v nitride-based semiconductor light emitting device | |
| JPH10173220A (en) | Manufacture of semiconductor light-emitting element | |
| JP4565320B2 (en) | Method for manufacturing light emitting device | |
| JP4897285B2 (en) | Substrate for semiconductor device and method for manufacturing the same | |
| US9548417B2 (en) | Epitaxial structure with pattern mask layers for multi-layer epitaxial buffer layer growth | |
| JP2001352133A (en) | Semiconductor laser, semiconductor device, nitride-family iii-v group compound substrate, and their manufacturing method | |
| JP2005057064A (en) | Group iii nitride semiconductor layer and growth method thereof | |
| JP3557875B2 (en) | GaN-based semiconductor device and method of manufacturing the same | |
| JP2003218468A (en) | Semiconductor laser element and manufacturing method therefor | |
| KR101387543B1 (en) | Nitride semiconductor light emitting device | |
| KR100608919B1 (en) | Light-emitting device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070208 |