JP2000174039A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000174039A
JP2000174039A JP10347588A JP34758898A JP2000174039A JP 2000174039 A JP2000174039 A JP 2000174039A JP 10347588 A JP10347588 A JP 10347588A JP 34758898 A JP34758898 A JP 34758898A JP 2000174039 A JP2000174039 A JP 2000174039A
Authority
JP
Japan
Prior art keywords
semiconductor chip
plate
wiring board
printed wiring
bonding head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10347588A
Other languages
English (en)
Inventor
Mitsuru Mura
満 村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10347588A priority Critical patent/JP2000174039A/ja
Publication of JP2000174039A publication Critical patent/JP2000174039A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 ボンディングの際に接着樹脂をボンディング
ヘッドに付着させることなく、しかも製造工程を増加す
ることがない半導体装置及びその製造方法を提供する。 【解決手段】 このプリント配線板6の一方の主面上に
は、配線パターン5が形成されている。また、プリント
配線板6の配線パターン5上には、突起電極であるバン
プ4を介して半導体チップ2が実装されている。また、
半導体チップ2の上には、半導体チップ2が位置する領
域に穴1aを有するプレート1が配置されている。配線
パターン5とプレート1との間には、接着用樹脂3が充
填されており、プリント配線板6、半導体チップ2、及
びプレート1を一体的に結合している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路基板に半導体
チップを実装してなる半導体装置及びその製造方法に関
する。
【0002】
【従来の技術】フリップチップボンディングにより、半
導体チップをプリント配線板に実装する従来の方法につ
いて説明する。まず、プリント配線板のチップを実装す
る部分に接着用樹脂を供給し、プリント配線板の接着用
樹脂の上に半導体チップを仮置きする。次に、ボンディ
ングヘッドを一度上昇させてツールクリーニングした
後、ボンディングヘッドと半導体チップとの間にテフロ
ンシートなどを挟んだ状態で、再びこのボンディングヘ
ッドで半導体チップをプリント配線板に押圧するととも
に加熱する。このようにして半導体チップをプリント配
線板に実装する。なお、実装の際に半導体チップとボン
ディングヘッドとの間にテフロンシートを挟んでいるの
は、接着樹脂がボンディングヘッドに付着しないように
するためである。
【0003】また、接着樹脂の供給量を少なくした状態
で半導体チップをプリント配線板にボンディングした後
に、該半導体チップの側面に接着樹脂を供給してフィレ
ットを形成する方法もある。さらに、半導体チップから
発生する熱を放熱するために、半導体チップのボンディ
ング後に、放熱板(ヒートスプレッダー)を半導体チッ
プの上面に接着することもある。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
方法においては、接着樹脂をボンディングヘッドに付着
させることをある程度は防止することはできるが、効果
は不十分である。また、接着樹脂の付着防止のためだけ
にフッ素樹脂シートを配置する工程を付加するのは、製
造コストの増加につながる。
【0005】本発明はかかる点に鑑みてなされたもので
あり、ボンディングの際に接着樹脂がボンディングヘッ
ドに付着することのない半導体装置及びその製造方法を
提供することを目的とする。
【0006】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、プリント配線板上に半
導体チップを搭載して形成される半導体装置であって、
該プリント配線板上に形成された配線パターンと、該配
線パターン上に導電部材を介して搭載された半導体チッ
プと、該半導体チップにおける該配線パターンと反対側
の面に設けられ、該面上に穴部を有し且つ該半導体チッ
プよりも大きい板状体と、を具備することを特徴とす
る。
【0007】上記半導体装置では、半導体チップよりも
板状体が大きいので、ボンディングの際に接着用樹脂が
板状体を回り込んでボンディングヘッドに付着すること
を防止できる。
【0008】また、前記板状体は、金属材料で構成さ
れ、前記半導体チップを覆うように前記半導体チップ側
に凹形状であることも可能である。これにより、半導体
チップに対するシールド効果を発揮することができる。
【0009】本発明に係る半導体装置の製造方法は、真
空吸着穴を備えたボンディングヘッドを用いて、プリン
ト配線板上に半導体チップを実装して形成する半導体装
置の製造方法であって、該半導体チップの背面部より大
きく且つ貫通穴を有する板状体を準備し、該貫通穴に該
真空吸着穴を接続させた状態で該ボンディングヘッドに
より該板状体を真空吸着する工程と、該半導体チップの
背面を、該板状体の該貫通穴を介して該ボンディングヘ
ッドにより真空吸着する工程と、接着材が塗布されたプ
リント配線板を準備し、このプリント配線板上に該半導
体チップを該接着材を介して該ボンディングヘッドによ
り押圧加熱する工程と、を具備することを特徴とする。
また、前記半導体チップは導電部材を介して前記プリン
ト配線板に実装されていることが好ましい。
【0010】上記半導体装置の製造方法では、半導体チ
ップの背面部より大きい板状体を介してボンディングヘ
ッドにより該半導体チップを真空吸着し、プリント配線
板上に半導体チップを実装しているため、ボンディング
の際に接着用樹脂が板状体を回り込んでボンディングヘ
ッドに付着することを防止できる。
【0011】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図1は、本発明の実施の形態によ
る半導体装置を示す断面図である。この半導体装置は、
ガラスエポキシ基板などの有機材料で構成されたプリン
ト配線板6を有している。このプリント配線板6の一方
の主面上には、配線パターン5が形成されている。ま
た、プリント配線板6の配線パターン5上には、突起電
極であるバンプ4を介して半導体チップ2が実装されて
いる。
【0012】また、半導体チップ2の上には穴1aを有
するプレート1が配置されており、この穴1aは半導体
チップ2の上面中央部に位置している。配線パターン5
とプレート1との間には、接着用樹脂3が充填されてお
り、プリント配線板6、半導体チップ2、及びプレート
1を一体的に結合している。
【0013】ここで、プレート1の形状は、平板の中央
に穴1aを形成したものである。このプレート1の大き
さは、プリント配線板6とプレート1とを接着用樹脂3
で一体化することを考慮すると、半導体チップ2よりも
大きいことが好ましい。具体的には、半導体チップのサ
イズが例えば10×10mmの場合には、プレートは1
1×11mm以上であることが望ましい。また、プレー
ト1の厚さは、特に限定されないが、0.1〜1mm程
度であることが好ましい。
【0014】プレート1の形状は、平板形状以外に、断
面が略コの字形状として、半導体チップ2に対して凹形
状とすることが好ましい。このように半導体チップ2の
上面及び側面を覆うような形状にすることにより、半導
体チップ2に対するシールド効果を発揮することができ
る。この場合、プレート1の側壁部(即ち半導体チップ
2の側面を覆う部分)の高さは、半導体チップ2の厚さ
が例えば0.5mmであって、バンプ4の高さが例えば
0.05mmであるときには、0.54mm程度である
ことが好ましい。その理由は、プレート1の側壁部の高
さが低すぎると、シールド効果が少なくなり、側壁部の
高さが高すぎると、ボンディング時に良好な圧力を加え
ることができず、半導体チップ2と配線パターン5との
間の接続が不良となるので好ましくない。
【0015】プレート1の材質は、プレートの役割によ
り適宜選択することができるが、金属であることが好ま
しい。例えば、プレート1を放熱板(ヒートスプレッダ
ー)として使用する場合には、プレート1の材質は、熱
伝導率が高い例えば銅やアルミニウムなどであることが
好ましく、プレート1をシールドとして使用する場合に
は、プレート1の材質は、シールド性に優れた例えば銅
であることが好ましい。また、プレート1を半導体チッ
プと他の素子との間の絶縁部材として使用する場合に
は、プレート1の材質は、絶縁性に優れた例えばプラス
チックであっても良い。
【0016】次に、図1に示す半導体装置の製造方法に
ついて説明する。図2〜図5は、本発明の実施の形態に
よる半導体装置の製造方法を説明するための断面図であ
る。
【0017】まず、半導体チップ2の回路面の電極パッ
ドにバンプ4を形成する。なお、バンプの材料として
は、金などの導電材料として使用されている材料を用い
ることが可能である。プリント配線板6の一方の主面上
にCuなどをメッキで被着して金属層を形成し、フォト
リソグラフィー及びエッチングにより、配線パターン5
を形成する。
【0018】次に、プリント配線板6に半導体チップ2
をフリップチップボンディングする。このフリップチッ
プボンディングには、図2に示すようなボンディングヘ
ッド7を用いる。このボンディングヘッド7は、その中
央部に真空穴7aが形成されており、この真空穴7aを
介して真空吸着可能に構成されている。このボンディン
グヘッド7は、加熱並びに加圧する機能を有する。
【0019】この後、図3に示すように、ボンディング
ヘッド7をプレート1の上面に当接し、その状態でボン
ディングヘッド7の真空穴7aを介してプレート1を真
空吸着する。このとき、ボンディングヘッド7の真空穴
7aとプレート1の穴1aとの位置を合わせておく。こ
こで、ボンディングヘッド7の穴7aにより真空吸引す
る際、プレート1の穴1aから空気を吸ってリークした
状態となるが、プレート1の穴1aに対してボンディン
グヘッド7の真空穴7aが十分に大きい(例えば約2倍
以上)ので、プレート1をボンディングヘッド7で十分
に吸着することができる。
【0020】次いで、図4に示すように、プリント配線
板6における半導体チップ2を実装する部分に、ディス
ペンス法等によりあらかじめ充分な量の接着用樹脂3を
供給しておく。次に、実装プレート1を吸着した状態で
ボンディングヘッド7を半導体チップ2の裏面(バンプ
4の反対側の面)に近づけ、プレート1を半導体チップ
2に当接させる。これにより、ボンディングヘッド7の
真空穴7aとプレート1の穴1aを介して半導体チップ
2を真空吸着することができる。その後、ボンディング
ヘッド7に吸着した半導体チップ2を上記接着用樹脂3
の上方に移動させ、半導体チップ2のバンプ4とプリン
ト配線板6の配線パターン5とを相互に位置合わせす
る。
【0021】次いで、図5に示すように、ボンディング
ヘッド7によって半導体チップ2をプリント配線板6に
押圧するとともに加熱する。これにより、接着用樹脂3
が半導体チップ2とプリント配線板6との隙間に広が
り、半導体チップ2の側面へと押し広げられ、該側面を
覆いながら、フィレットを形成する。この時、接着用樹
脂3によりプレート1もプリント配線板6に接着され
る。このようにして、プレート1、半導体チップ2、及
びプリント配線板6が一体に結合され、プリント配線板
6の配線パターン5と半導体チップ2のバンプ4との間
が電気的に接続される。その後、ボンディングヘッド7
を上昇させて、半導体チップ2の実装を完了する。以上
の工程により、半導体チップ2の背面にはプレート1が
接着固定されると共に、半導体チップ2がプリント配線
板6に接着される。
【0022】上記実施の形態によれば、半導体チップ2
よりもプレート1が大きいので、ボンディングの際に接
着用樹脂3がプレート1を回り込んでボンディングヘッ
ド7に付着することを防止できる。また、半導体チップ
2のフリップチップボンディングと同時にプレート1を
接着することができる。また、プレート1は、その役割
に応じて材質を選択することにより、工程を増やすこと
なく、機能部材を配置することができる。例えば、プレ
ート1を放熱板、シールド材、絶縁部材として使用する
ことができる。
【0023】なお、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。
【0024】
【発明の効果】以上説明したように本発明によれば、半
導体チップにおける配線パターンと反対側の面に設けら
れ、該面上に穴部を有し且つ該半導体チップよりも大き
い板状体を具備する。したがって、ボンディングの際に
接着樹脂が板状体を回り込んでボンディングヘッドに付
着することを防止できる半導体装置及びその製造方法を
提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態による半導体装置を示す断
面図である。
【図2】本発明の実施の形態による半導体装置の製造方
法を示す断面図である。
【図3】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図2の次の工程を示す断面図であ
る。
【図4】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図3の次の工程を示す断面図であ
る。
【図5】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図4の次の工程を示す断面図であ
る。
【符号の説明】
1…プレート、1a…穴、2…半導体チップ、3…接着
用樹脂、4…バンプ、5…配線パターン、6…プリント
配線板、7…ボンディングヘッド、7a…真空穴。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 プリント配線板上に半導体チップを搭載
    して形成される半導体装置であって、 該プリント配線板上に形成された配線パターンと、 該配線パターン上に導電部材を介して搭載された半導体
    チップと、 該半導体チップにおける該配線パターンと反対側の面に
    設けられ、該面上に穴部を有し且つ該半導体チップより
    も大きい板状体と、 を具備することを特徴とする半導体装置。
  2. 【請求項2】 前記板状体は、金属材料で構成され、前
    記半導体チップを覆うように前記半導体チップ側に凹形
    状であることを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 真空吸着穴を備えたボンディングヘッド
    を用いて、プリント配線板上に半導体チップを実装して
    形成する半導体装置の製造方法であって、 該半導体チップの背面部より大きく且つ貫通穴を有する
    板状体を準備し、該貫通穴に該真空吸着穴を接続させた
    状態で該ボンディングヘッドにより該板状体を真空吸着
    する工程と、 該半導体チップの背面を、該板状体の該貫通穴を介して
    該ボンディングヘッドにより真空吸着する工程と、 接着材が塗布されたプリント配線板を準備し、このプリ
    ント配線板上に該半導体チップを該接着材を介して該ボ
    ンディングヘッドにより押圧加熱する工程と、 を具備することを特徴とする半導体装置の製造方法。
  4. 【請求項4】 前記半導体チップは導電部材を介して前
    記プリント配線板に実装されていることを特徴とする請
    求項3記載の半導体装置の製造方法。
JP10347588A 1998-12-07 1998-12-07 半導体装置及びその製造方法 Pending JP2000174039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10347588A JP2000174039A (ja) 1998-12-07 1998-12-07 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10347588A JP2000174039A (ja) 1998-12-07 1998-12-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000174039A true JP2000174039A (ja) 2000-06-23

Family

ID=18391240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10347588A Pending JP2000174039A (ja) 1998-12-07 1998-12-07 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000174039A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179687B2 (en) 2003-10-27 2007-02-20 Seiko Epson Corporation Semiconductor device and its manufacturing method, and semiconductor device manufacturing system
CN100444358C (zh) * 2003-04-02 2008-12-17 Abb研究有限公司 局部放电减少的绝缘功率半导体模块及制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100444358C (zh) * 2003-04-02 2008-12-17 Abb研究有限公司 局部放电减少的绝缘功率半导体模块及制造方法
US7179687B2 (en) 2003-10-27 2007-02-20 Seiko Epson Corporation Semiconductor device and its manufacturing method, and semiconductor device manufacturing system
CN100352023C (zh) * 2003-10-27 2007-11-28 精工爱普生株式会社 半导体装置的制造方法以及半导体装置的制造装置

Similar Documents

Publication Publication Date Title
JP3679786B2 (ja) 半導体装置の製造方法
US6166434A (en) Die clip assembly for semiconductor package
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
TW200504952A (en) Method of manufacturing semiconductor package and method of manufacturing semiconductor device
US20050062154A1 (en) Electronically grounded heat spreader
US5789820A (en) Method for manufacturing heat radiating resin-molded semiconductor device
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2001257437A (ja) 電子回路基板及びその製造方法
JP4421118B2 (ja) 半導体装置製造方法
JP3421137B2 (ja) ベアチップの搭載構造及び放熱板
JP2000174039A (ja) 半導体装置及びその製造方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3357301B2 (ja) 半導体パッケージ、その製造方法及び搬送フレーム
JPS63284831A (ja) 混成集積回路の製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH10233417A (ja) 半導体装置及びその製造方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP2003031725A (ja) 半導体装置の製造方法
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
US20030205793A1 (en) Wire-bonded chip on board package
JP2779843B2 (ja) 電子部品搭載用基板及び電子部品パッケージ
JP3409673B2 (ja) 電子回路装置の組立方法