JP2000156557A - 配線部材の製造法 - Google Patents
配線部材の製造法Info
- Publication number
- JP2000156557A JP2000156557A JP10328904A JP32890498A JP2000156557A JP 2000156557 A JP2000156557 A JP 2000156557A JP 10328904 A JP10328904 A JP 10328904A JP 32890498 A JP32890498 A JP 32890498A JP 2000156557 A JP2000156557 A JP 2000156557A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- resist
- metal layer
- wiring pattern
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ搭載用基板、フリップチップ用
基板などの高密度配線基板、および半導体、各種パッケ
ージにおける導通抵抗検査、バーンインテストをはじめ
とする接触導通を要する電気的検査用基板に使用される
配線部材の製造法を提供する。 【解決手段】 絶縁材料２上に金属層を備える回路形成
材料を準備し、金属層表面にバンプ形状のレジスト像を
形成し、金属層をハーフエッチングしてバンプ４を形成
し、バンプ４を含む所定配線パターン形状のレジスト像
を形成する。レジスト像には、バンプ４内域に彫り込み
が形成されるように十字マークのレジスト切欠部が構成
されている。金属層をエッチングして十字マークの彫り
込みが形成されたバンプ４付き配線パターンを形成す
る。
基板などの高密度配線基板、および半導体、各種パッケ
ージにおける導通抵抗検査、バーンインテストをはじめ
とする接触導通を要する電気的検査用基板に使用される
配線部材の製造法を提供する。 【解決手段】 絶縁材料２上に金属層を備える回路形成
材料を準備し、金属層表面にバンプ形状のレジスト像を
形成し、金属層をハーフエッチングしてバンプ４を形成
し、バンプ４を含む所定配線パターン形状のレジスト像
を形成する。レジスト像には、バンプ４内域に彫り込み
が形成されるように十字マークのレジスト切欠部が構成
されている。金属層をエッチングして十字マークの彫り
込みが形成されたバンプ４付き配線パターンを形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板、集
積回路用基板、液晶表示基板、半導体パッケージ用基板
（半導体チップ搭載用基板、フリップチップ用基板）な
どの高密度配線基板や、半導体、各種パッケージにおけ
る導通抵抗検査、バーンインテストをはじめとする接触
導通を要する電気的検査用基板に使用される配線部材の
製造法に関する。
積回路用基板、液晶表示基板、半導体パッケージ用基板
（半導体チップ搭載用基板、フリップチップ用基板）な
どの高密度配線基板や、半導体、各種パッケージにおけ
る導通抵抗検査、バーンインテストをはじめとする接触
導通を要する電気的検査用基板に使用される配線部材の
製造法に関する。
【０００２】
【従来の技術】プリント基板上への電子部品実装密度が
増大しており、このため実装部の相互配置間隔が縮小し
ている。相互結線が確保できるようにする微細配線化お
よび多層化技術が進むに伴い、これら配線形成技術を駆
使して、半導体実装基板によるパッケージの小型化が図
られている。たとえば、シリコン基板上に半導体素子が
集積回路化されたベアチップをこれまで、リードフレー
ムに実装封止して、挿入部品もしくは面実装部品として
きた。これに対し、ベアチップを複数個、ひとつの基板
にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接
続し封止後、リードフレームに実装して機能化する形態
であるＭＣＭはＣＯＢ、ＰＧＡ、ＨＩＣの分野と特徴づ
けは、明確でないが、ひとつの指標として、実装基板面
積に対するデバイスの面積比率が３０％以上と定義され
ている。このような、基板はシリコンを基板とするＭＣ
ＭーＤ、セラミック系材料を基板とするＭＣＭーＣ、有
機材料を基板とするＭＣＭーＬに分けられる。一方、近
年ではベアチップの外形寸法に限りなく、パッケージサ
イズに近づけるＣＳＰ技術が台頭している。これらの、
基板は所定パターンの形成を電気的なオーブンショート
テストで確認する必要がある。また、パッケージとなっ
てからは、初期不良テストのため１２５℃でバーンイン
テストが必要である。この背景から、高温でも酸化被膜
を作らず、導電性のよい検査用接触端子および安価な製
造法が望まれている。また、プリント基板、集積回路用
基板、液晶表示基板、半導体パッケージ用基板（半導体
チップ搭載用基板、フリップチップ用基板）などの高密
度配線基板の安価な製造法が望まれている。
増大しており、このため実装部の相互配置間隔が縮小し
ている。相互結線が確保できるようにする微細配線化お
よび多層化技術が進むに伴い、これら配線形成技術を駆
使して、半導体実装基板によるパッケージの小型化が図
られている。たとえば、シリコン基板上に半導体素子が
集積回路化されたベアチップをこれまで、リードフレー
ムに実装封止して、挿入部品もしくは面実装部品として
きた。これに対し、ベアチップを複数個、ひとつの基板
にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接
続し封止後、リードフレームに実装して機能化する形態
であるＭＣＭはＣＯＢ、ＰＧＡ、ＨＩＣの分野と特徴づ
けは、明確でないが、ひとつの指標として、実装基板面
積に対するデバイスの面積比率が３０％以上と定義され
ている。このような、基板はシリコンを基板とするＭＣ
ＭーＤ、セラミック系材料を基板とするＭＣＭーＣ、有
機材料を基板とするＭＣＭーＬに分けられる。一方、近
年ではベアチップの外形寸法に限りなく、パッケージサ
イズに近づけるＣＳＰ技術が台頭している。これらの、
基板は所定パターンの形成を電気的なオーブンショート
テストで確認する必要がある。また、パッケージとなっ
てからは、初期不良テストのため１２５℃でバーンイン
テストが必要である。この背景から、高温でも酸化被膜
を作らず、導電性のよい検査用接触端子および安価な製
造法が望まれている。また、プリント基板、集積回路用
基板、液晶表示基板、半導体パッケージ用基板（半導体
チップ搭載用基板、フリップチップ用基板）などの高密
度配線基板の安価な製造法が望まれている。
【０００３】
【発明が解決しようとする課題】本発明は、プリント基
板、集積回路用基板、液晶表示基板、半導体パッケージ
用基板などの高密度配線基板や、半導体、各種パッケー
ジにおける導通抵抗検査、バーンインテストをはじめと
する接触導通を要する電気的検査用基板に使用される信
頼性に優れる配線板の製造法及びバンプ付配線基板の安
価な製造法を提供するものである。
板、集積回路用基板、液晶表示基板、半導体パッケージ
用基板などの高密度配線基板や、半導体、各種パッケー
ジにおける導通抵抗検査、バーンインテストをはじめと
する接触導通を要する電気的検査用基板に使用される信
頼性に優れる配線板の製造法及びバンプ付配線基板の安
価な製造法を提供するものである。
【０００４】
【課題を解決するための手段】本発明の配線部材の製造
法は、絶縁材料上の少なくとも片面に金属層を備える回
路形成材料を準備する工程、前記金属層表面に第一の配
線パターン形状のレジスト像を形成する工程、前記金属
層をハーフエッチングして第一の配線パターンを形成す
る工程、前記第一の配線パターンを含む第二の配線パタ
ーン形状であり、前記第一の配線パターン内域の所定個
所該当部にレジスト切欠部が構成されているレジスト像
を形成する工程、前記金属層をエッチングして、彫り込
みが形成された第一の配線パターンを含む第二の配線パ
ターンを形成する工程を備えるものである。第一の配線
パターンに形成された彫り込みとしては、十字マークか
好ましい。
法は、絶縁材料上の少なくとも片面に金属層を備える回
路形成材料を準備する工程、前記金属層表面に第一の配
線パターン形状のレジスト像を形成する工程、前記金属
層をハーフエッチングして第一の配線パターンを形成す
る工程、前記第一の配線パターンを含む第二の配線パタ
ーン形状であり、前記第一の配線パターン内域の所定個
所該当部にレジスト切欠部が構成されているレジスト像
を形成する工程、前記金属層をエッチングして、彫り込
みが形成された第一の配線パターンを含む第二の配線パ
ターンを形成する工程を備えるものである。第一の配線
パターンに形成された彫り込みとしては、十字マークか
好ましい。
【０００５】
【発明の実施の形態】図面に基づいて本発明の実施例を
説明する。図１に絶縁材料の片面に金属層を備える回路
形成材料を準備する工程を示す。１で示す金属層の３５
μｍの電解銅箔または圧延銅箔が、２で示すポリイミ
ド、あるいはガラス／エポキシ等の積層板の絶縁材料上
に形成された基板を用いる。絶縁材料はセラミクス等の
無機材料であっても良い。基板の構成は、両面銅箔付き
基板であっても、パネルめっきされた多層板であっても
よく、少なくとも片面に銅等の金属層があればよい。こ
の銅箔表面は、必ずしも平滑である必要はなく、粗化処
理されていることがのぞましい。粗化の程度を、一般に
広く知られるＪＩＳ表面粗さ（Ｂ０６０１）に基づく粗
さパラメータであらわすと、中心線平均粗さＲａでは、
０．０５〜５μｍ、最大粗さＲｔでは１から５μｍの範
囲がよい。また、パラメータ表記はできないが、このよ
うな一次粗化に２次粗化を施してもよい。
説明する。図１に絶縁材料の片面に金属層を備える回路
形成材料を準備する工程を示す。１で示す金属層の３５
μｍの電解銅箔または圧延銅箔が、２で示すポリイミ
ド、あるいはガラス／エポキシ等の積層板の絶縁材料上
に形成された基板を用いる。絶縁材料はセラミクス等の
無機材料であっても良い。基板の構成は、両面銅箔付き
基板であっても、パネルめっきされた多層板であっても
よく、少なくとも片面に銅等の金属層があればよい。こ
の銅箔表面は、必ずしも平滑である必要はなく、粗化処
理されていることがのぞましい。粗化の程度を、一般に
広く知られるＪＩＳ表面粗さ（Ｂ０６０１）に基づく粗
さパラメータであらわすと、中心線平均粗さＲａでは、
０．０５〜５μｍ、最大粗さＲｔでは１から５μｍの範
囲がよい。また、パラメータ表記はできないが、このよ
うな一次粗化に２次粗化を施してもよい。
【０００６】図２に示すように基材の金属層面に、レジ
ストフィルムをラミネートし、露光・現像してレジスト
像（第一の配線パターン形状のレジスト像）３を形成す
る。レジスト像は、例えば３００μｍ径の円形状バンプ
が後の平滑エッチングで形成されるような突起群の像で
ある。レジストは例えば日立化成工業（株）製レジスト
Ｈｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジ
スト４０１ｙ２５（商品名）などが有効である。４０１
ｙ２５の場合では、ロール温度１１０℃、ロール速度は
０．６ｍ／ｍｉｎの条件でレジストをラミネートする。
この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で突
起群の像を焼き付ける。現像は、炭酸ナトリウム溶液ま
たは、水酸化テトラメチルアンモニウムで現像する。こ
の後望ましくは、レジストの密着を確実なものとするた
めに１００〜３００ｍＪ／ｃｍ2で後露光するとよい。
ストフィルムをラミネートし、露光・現像してレジスト
像（第一の配線パターン形状のレジスト像）３を形成す
る。レジスト像は、例えば３００μｍ径の円形状バンプ
が後の平滑エッチングで形成されるような突起群の像で
ある。レジストは例えば日立化成工業（株）製レジスト
Ｈｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジ
スト４０１ｙ２５（商品名）などが有効である。４０１
ｙ２５の場合では、ロール温度１１０℃、ロール速度は
０．６ｍ／ｍｉｎの条件でレジストをラミネートする。
この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で突
起群の像を焼き付ける。現像は、炭酸ナトリウム溶液ま
たは、水酸化テトラメチルアンモニウムで現像する。こ
の後望ましくは、レジストの密着を確実なものとするた
めに１００〜３００ｍＪ／ｃｍ2で後露光するとよい。
【０００７】図３に平滑エッチング工程を示す。主成分
が硫酸、過酸化水素からなる液で銅層を２０〜２５μｍ
ハーフエッチングする。液として例えば、三菱ガス化学
社製化学研磨液ＳＥ−０７（商品名）またはＣＰＥ−７
５０（商品名）やＣＰＳ（商品名）あるいはその混合液
を用いる。過酸化水素濃度は２．０〜６．０／１００ｍ
ｌ銅濃度は４．０〜１０．０ｇ／１００ｍｌに調整し、
コンベアエッチング装置のシャワーリングにより液温度
２０〜３５℃の範囲でエッチングを行う。この後、水酸
化ナトリウムまたは、水酸化カリウム溶液で該レジスト
を剥離する。これにより、図４に示すような１０〜１５
μｍの銅層の上に４で示すバンプ（第一の配線パター
ン）が形成される。
が硫酸、過酸化水素からなる液で銅層を２０〜２５μｍ
ハーフエッチングする。液として例えば、三菱ガス化学
社製化学研磨液ＳＥ−０７（商品名）またはＣＰＥ−７
５０（商品名）やＣＰＳ（商品名）あるいはその混合液
を用いる。過酸化水素濃度は２．０〜６．０／１００ｍ
ｌ銅濃度は４．０〜１０．０ｇ／１００ｍｌに調整し、
コンベアエッチング装置のシャワーリングにより液温度
２０〜３５℃の範囲でエッチングを行う。この後、水酸
化ナトリウムまたは、水酸化カリウム溶液で該レジスト
を剥離する。これにより、図４に示すような１０〜１５
μｍの銅層の上に４で示すバンプ（第一の配線パター
ン）が形成される。
【０００８】図５、図６に、第二の配線パターンのレジ
スト形成工程を示す。第二の配線パターンのレジストに
は、第一の配線パターン内域に彫り込みが形成されるよ
うに第一の配線パターン内域の該当個所にレジスト切欠
部が構成されている。５で示すレジストとして、例えば
日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、
日本合成化学工業（株）製レジスト４０１ｙ２５（商品
名）をロール温度１１０℃でラミネートする（図５）。
速度は、バンプレジスト像形成の場合より速度を半減さ
せ０．３ｍ／ｍｉｎでラミネートする。これによりバン
プ群の段差による気泡巻き込みをなくすことが出来る。
この後、図７に示す配線パターンのネガイメージを積算
露光量約８０ｍＪ／ｃｍ2の露光条件の露光条件で焼き
付ける。この際のマスク位置あわせにおいて、図７に示
す第二の配線パターンのネガイメージの中にあるレジス
ト切欠部となる十字マーク６が、平滑エッチングで形成
されたバンプ（第一の配線パターン）４上に来るように
位置合わせをする。現像は、炭酸ナトリウム溶液また
は、水酸化テトラメチルアンモニウムで現像する（図
６）。
スト形成工程を示す。第二の配線パターンのレジストに
は、第一の配線パターン内域に彫り込みが形成されるよ
うに第一の配線パターン内域の該当個所にレジスト切欠
部が構成されている。５で示すレジストとして、例えば
日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、
日本合成化学工業（株）製レジスト４０１ｙ２５（商品
名）をロール温度１１０℃でラミネートする（図５）。
速度は、バンプレジスト像形成の場合より速度を半減さ
せ０．３ｍ／ｍｉｎでラミネートする。これによりバン
プ群の段差による気泡巻き込みをなくすことが出来る。
この後、図７に示す配線パターンのネガイメージを積算
露光量約８０ｍＪ／ｃｍ2の露光条件の露光条件で焼き
付ける。この際のマスク位置あわせにおいて、図７に示
す第二の配線パターンのネガイメージの中にあるレジス
ト切欠部となる十字マーク６が、平滑エッチングで形成
されたバンプ（第一の配線パターン）４上に来るように
位置合わせをする。現像は、炭酸ナトリウム溶液また
は、水酸化テトラメチルアンモニウムで現像する（図
６）。
【０００９】図８、図９に第二の配線パターンのパター
ンエッチング工程の断面図を示す。主成分が塩化第二
鉄、塩化第二銅のエッチング液、あるいはアルカリエッ
チング液たとえばメルストリップ社製Ａプロセス液で、
前記ハーフエッチングで残った厚さ１０〜１５μｍの銅
をエッチングする（図８）。この際、バンプ４上に窓明
けされた（レジスト切欠部）十字パターン６もエッチン
グされ、バンプ４内が彫り込まれる。配線エッチングに
オーバーエッチングを施せば、十字パターン６のエッチ
ング深さを１５μｍ以上にも可能である。この後、水酸
化ナトリウムまたは、水酸化カリウム溶液でレジスト５
を剥離し、第二の配線パターン形成と同時にバンプ４内
域を十字形状に彫り込んだ配線形状を得ることができる
（図９）。
ンエッチング工程の断面図を示す。主成分が塩化第二
鉄、塩化第二銅のエッチング液、あるいはアルカリエッ
チング液たとえばメルストリップ社製Ａプロセス液で、
前記ハーフエッチングで残った厚さ１０〜１５μｍの銅
をエッチングする（図８）。この際、バンプ４上に窓明
けされた（レジスト切欠部）十字パターン６もエッチン
グされ、バンプ４内が彫り込まれる。配線エッチングに
オーバーエッチングを施せば、十字パターン６のエッチ
ング深さを１５μｍ以上にも可能である。この後、水酸
化ナトリウムまたは、水酸化カリウム溶液でレジスト５
を剥離し、第二の配線パターン形成と同時にバンプ４内
域を十字形状に彫り込んだ配線形状を得ることができる
（図９）。
【００１０】このあと、十字形状に彫り込まれたバンプ
４である突起電極部を含む範囲以外は、極力ソルダレジ
ストで保護することが望ましく、配線の断線保護に有効
であり、後工程でめっきする場合はめっき面積を低減で
きる。ソルダレジストとして、例えば四国化成製レジス
トＦＣハードをスクリーン印刷、熱硬化する。この後、
無電解または電解により、突起電極部を含むパターン上
にニッケル、金の順でめっきを行う。これにより、半導
体実装用基板の最小構成ができる。また、この基板を検
査用基板に活用するために、金表面に日本エレクトロプ
レイテイング・エンジニヤース株式会社製厚付け用低応
力ロジウムめっき液を使用して電解ロジウムをめっきす
ることも可能である。電解ロジウムめっきの条件は、例
えば液温５０〜６０℃、電流密度２Ａ／ｄｍ2、電圧４
Ｖ、時間１５０秒である。
４である突起電極部を含む範囲以外は、極力ソルダレジ
ストで保護することが望ましく、配線の断線保護に有効
であり、後工程でめっきする場合はめっき面積を低減で
きる。ソルダレジストとして、例えば四国化成製レジス
トＦＣハードをスクリーン印刷、熱硬化する。この後、
無電解または電解により、突起電極部を含むパターン上
にニッケル、金の順でめっきを行う。これにより、半導
体実装用基板の最小構成ができる。また、この基板を検
査用基板に活用するために、金表面に日本エレクトロプ
レイテイング・エンジニヤース株式会社製厚付け用低応
力ロジウムめっき液を使用して電解ロジウムをめっきす
ることも可能である。電解ロジウムめっきの条件は、例
えば液温５０〜６０℃、電流密度２Ａ／ｄｍ2、電圧４
Ｖ、時間１５０秒である。
【００１１】以上のように、本発明では、絶縁材料２上
に金属層を備える回路形成材料を準備し、金属層表面に
バンプ形状のレジスト像を形成し、金属層をハーフエッ
チングしてバンプ４を形成し、バンプ４を含む所定配線
パターン形状のレジスト像を形成する。レジスト像に
は、バンプ４内域に彫り込みが形成されるように十字マ
ークのレジスト切欠部が構成されている。金属層をエッ
チングして十字マークの彫り込みが形成されたバンプ４
付き配線パターンを形成するものである。
に金属層を備える回路形成材料を準備し、金属層表面に
バンプ形状のレジスト像を形成し、金属層をハーフエッ
チングしてバンプ４を形成し、バンプ４を含む所定配線
パターン形状のレジスト像を形成する。レジスト像に
は、バンプ４内域に彫り込みが形成されるように十字マ
ークのレジスト切欠部が構成されている。金属層をエッ
チングして十字マークの彫り込みが形成されたバンプ４
付き配線パターンを形成するものである。
【００１２】
【発明の効果】本発明では、単層銅箔からエッチングで
バンプを形成することが可能で、バンプを形成する電極
上に複数のバンプを形成する際に、復数のバンプをハー
フエッチング工程で形成する工程に対して、単数のバン
プ内域を配線（第二の配線パターン）形成時のエッチン
グで彫り込むことで、バンプ内域の切欠き部の傾斜角度
を従来より大きくできる。またレジストの密着力不足を
改善できる。
バンプを形成することが可能で、バンプを形成する電極
上に複数のバンプを形成する際に、復数のバンプをハー
フエッチング工程で形成する工程に対して、単数のバン
プ内域を配線（第二の配線パターン）形成時のエッチン
グで彫り込むことで、バンプ内域の切欠き部の傾斜角度
を従来より大きくできる。またレジストの密着力不足を
改善できる。
【図１】絶縁材料の片面に金属層を備える回路形成材料
を準備する工程を説明するための断面図である。
を準備する工程を説明するための断面図である。
【図２】金属層上に所定形状のレジスト像を形成する工
程を説明するための断面図である。
程を説明するための断面図である。
【図３】ハーフエッチングによりバンプを形成する工程
を説明する断面図である。
を説明する断面図である。
【図４】ハーフエッチング後レジストを除去し形成され
るバンプの断面図である。
るバンプの断面図である。
【図５】金属層に形成されたバンプを含むようにレジス
トをラミネートした断面図である。
トをラミネートした断面図である。
【図６】図７に示すネガイメージを用いて露光現像した
ときの断面図である。
ときの断面図である。
【図７】配線および後の配線エッチングで、バンプ内部
を彫り込むための十字マークをふくむ配線ネガイメージ
の正面図である。
を彫り込むための十字マークをふくむ配線ネガイメージ
の正面図である。
【図８】配線エッチング工程を示す断面図である。
【図９】レジストを剥離して得られる、配線形成断面お
よびバンプ内部が彫り込まれ構造を示す断面図である。
よびバンプ内部が彫り込まれ構造を示す断面図である。
１ 金属層 ２ 絶縁層 ３ レジスト像 ４ バンプ ５ レジスト像 ６ 十字マーク
フロントページの続き (72)発明者 榎本 哲也 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 Ｆターム(参考） 2G014 AA02 AA03 AA13 AB59 AC09 5E339 AD01 BD03 BD05 BE11 CC01 CC10 CD01 CE13 CE15 CF02
Claims (2)
- 【請求項１】絶縁材料上の少なくとも片面に金属層を備
える回路形成材料を準備する工程、 前記金属層表面に第一の配線パターン形状のレジスト像
を形成する工程、 前記金属層をハーフエッチングして第一の配線パターン
を形成する工程、 前記第一の配線パターンを含む第二の配線パターン形状
であり、前記第一の配線パターン内域の所定個所該当部
にレジスト切欠部が構成されているレジスト像を形成す
る工程、 前記金属層をエッチングして、彫り込みが形成された第
一の配線パターンを含む第二の配線パターンを形成する
工程を備える配線部材の製造法。 - 【請求項２】 第一の配線パターンに形成された彫り込
みが、十字マークである請求項１記載の配線部材の製造
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32890498A JP4243880B2 (ja) | 1998-11-19 | 1998-11-19 | 配線部材の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32890498A JP4243880B2 (ja) | 1998-11-19 | 1998-11-19 | 配線部材の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000156557A true JP2000156557A (ja) | 2000-06-06 |
| JP4243880B2 JP4243880B2 (ja) | 2009-03-25 |
Family
ID=18215396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32890498A Expired - Fee Related JP4243880B2 (ja) | 1998-11-19 | 1998-11-19 | 配線部材の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4243880B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003061119A1 (fr) * | 2002-01-17 | 2003-07-24 | Nec Corporation | Element d'onde acoustique de surface et procede de fabrication d'un dispositif a semi-conducteur |
| KR100460048B1 (ko) * | 2002-02-06 | 2004-12-04 | 주식회사 칩팩코리아 | 범프 칩 케리어 패키지 및 그의 제조방법 |
| US7495387B2 (en) | 2001-02-05 | 2009-02-24 | Samsung Sdi Co., Ltd. | Organic electroluminescent element and organic electroluminescent device including the same |
| JP2010280105A (ja) * | 2009-06-03 | 2010-12-16 | Dainippon Printing Co Ltd | 金属箔表面への画像形成方法 |
-
1998
- 1998-11-19 JP JP32890498A patent/JP4243880B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495387B2 (en) | 2001-02-05 | 2009-02-24 | Samsung Sdi Co., Ltd. | Organic electroluminescent element and organic electroluminescent device including the same |
| US8410687B2 (en) | 2001-02-05 | 2013-04-02 | Samsung Display Co., Ltd. | Organic electroluminescent device including covered lower electrode |
| US8664850B2 (en) | 2001-02-05 | 2014-03-04 | Samsung Display Co., Ltd. | Organic electroluminescent device including covered lower electrode |
| WO2003061119A1 (fr) * | 2002-01-17 | 2003-07-24 | Nec Corporation | Element d'onde acoustique de surface et procede de fabrication d'un dispositif a semi-conducteur |
| KR100460048B1 (ko) * | 2002-02-06 | 2004-12-04 | 주식회사 칩팩코리아 | 범프 칩 케리어 패키지 및 그의 제조방법 |
| JP2010280105A (ja) * | 2009-06-03 | 2010-12-16 | Dainippon Printing Co Ltd | 金属箔表面への画像形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4243880B2 (ja) | 2009-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5254775B2 (ja) | 配線基板の製造方法 | |
| KR850001363B1 (ko) | 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법 | |
| JP4243880B2 (ja) | 配線部材の製造法 | |
| JPH11312857A (ja) | 配線板の製造法およびバンプ付配線基板の製造法 | |
| JP4135124B2 (ja) | 配線部材の製造法 | |
| KR20020026849A (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| JP4184540B2 (ja) | 配線基板とその製造方法 | |
| JP4521790B2 (ja) | 配線板の製造法 | |
| JP2000277889A (ja) | 転写媒体、その転写媒体の製造方法およびその転写媒体を用いた配線パターンの製造方法 | |
| JPH05235519A (ja) | 配線板の製造法 | |
| JP3862032B2 (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JP3826651B2 (ja) | 配線板の製造法 | |
| JP3174356B2 (ja) | プリント基板の製造方法 | |
| JPH0712849A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JPH07297524A (ja) | Ｉｃカード用プリント配線板 | |
| JP2000031639A (ja) | 両面回路基板の製造方法と両面回路基板 | |
| JPH09181422A (ja) | プリント配線板の製造方法 | |
| JP4210878B2 (ja) | 半導体実装用基板の製造方法 | |
| JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
| JP4520543B2 (ja) | 電気的検査用配線部材およびその製造法 | |
| JP2001068810A (ja) | 積層配線基板とその製造方法、及び半導体装置 | |
| JPH10178122A (ja) | Ｉｃ搭載用多層プリント配線板 | |
| JPH0210889A (ja) | 配線板の製造法 | |
| KR20090124461A (ko) | 임베디드 레지스터 형성방법 | |
| JP2001116768A (ja) | 半導体ウェハーまたは半導体チップ用コンタクト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081211 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |