JP4521790B2 - 配線板の製造法 - Google Patents
配線板の製造法 Download PDFInfo
- Publication number
- JP4521790B2 JP4521790B2 JP2175199A JP2175199A JP4521790B2 JP 4521790 B2 JP4521790 B2 JP 4521790B2 JP 2175199 A JP2175199 A JP 2175199A JP 2175199 A JP2175199 A JP 2175199A JP 4521790 B2 JP4521790 B2 JP 4521790B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- resist
- resist image
- recess
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント基板、集積回路用基板、液晶表示基板、半導体パッケージ用基板（半導体チップ搭載用基板、フリップチップ用基板）などの高密度配線基板や、半導体、各種パッケージにおける電気的接続部材を備える配線板の製造法に関する。
【０００２】
【従来の技術】
プリント基板上への電子部品実装密度が増大しており、このため実装部の相互配線間隔が縮小している。相互結線が確保できるようにする微細配線化および多層化技術が進むに伴い、これら配線形成技術を駆使して、半導体実装基板によるパッケージの小型化が図られている。たとえば、シリコン基板上に半導体素子が集積回路化されたベアチップを、リードフレームに実装封止して、挿入部品もしくは面実装部品としてきた。このようなパッケージでは、実装密度が向上しないため、ベアチップを複数個ひとつの基板にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接続し封止後、リードフレームに実装して機能化するＭＣＭが注目された。
【０００３】
近年ではベアチップの外形寸法に限りなく、パッケージサイズを近づけるＣＳＰ技術が台頭している。このようなパッケージでは、半導体チップをインターポーザである実装用基板にフェースアップで搭載し、ワイヤボンド接続で、実装用基板に形成された電極と接続される形態が主流である。しかし、半導体素子の高速化にともない、このワイヤ線長を短くし耐ノイズ性を向上させるとともに、実装コストを低減するために、フリップチップ実装とよばれる半導体チップをフェースダウン接続する方式が台頭しつつある。
【０００４】
第一の接続端子を有する第一の回路部材として例えば半導体チップ、第二の接続端子を有する第二の回路部材として半導体実装用基板を、第一の接続端子と第二の接続端子を対向して配置し、前記対向配置した第一の接続端子と第二の接続端子の間に導電粒子を含む接着剤を介在させ、熱印加およびまたは加圧して前記対向配置した第一の接続端子と第二の接続端子を電気的に接続させる接続構造が、フリップチップ実装として広く一般に知られている。
【０００５】
半導体チップには、内部素子回路を保護するパッシベーション膜があり、その面から金属バンプが突出し形成され第一の接続端子として利用されている。しかし、バンプの先端は平坦または突形状である。一方、この第一の接続端子と対向する半導体実装用基板の第二の接続端子である配線は平坦または突形状である。第一と第二の接続端子の間に導電粒子を含む接着剤を介して加熱およびまたは加圧して、導電粒子を該端子間に捕獲し、かつ該端子間を導電粒子を介して電気的接続をとる接続構造が、従来の接続構造である。
【０００６】
【発明が解決しようとする課題】
ところが、近年回路部材の小型化および端子数の増大により、バンプピッチが狭くなり、バンプ自体も微細化してくると、該端子間に捕獲される粒子数が減少するだけでなく、複数のバンプ相互間では捕獲数のばらつきが増大し、ひいては電気的接続抵抗のばらつきを惹起するという問題が生じている。このような背景から、端子間に捕獲される導電粒子数を複数の端子部においてばらつきを少なく捕獲する方法が望まれている。
本発明は、プリント基板、集積回路用基板、液晶表示板、半導体パッケージ用基板をはじめとする高密度基板、半導体チップ、各種パッケージにおける電気的接続に必要な回路部材としてのバンプを備える配線板の高精度かつ安価な製造法を提供するものである。
【０００７】
【課題を解決するための手段】
本発明の導電粒子を含む接着剤を用いた電気的接続部材用の第一の配線板の製造法は、絶縁材料の片面に金属層を備える回路形成材料を準備する工程、前記金属層に、凹部が形成される箇所を除いてレジスト像ａを形成する工程、前記レジスト像ａが形成されていない箇所の金属層を所定の深さにハーフエッチングし円形状凹部を形成する工程、前記レジスト像ａを除去する工程、前記金属層に前記円形状凹部を内包する配線パターンのレジスト像ｂを形成する工程、前記レジスト像ｂが形成されていない箇所の金属層をエッチングし配線パターンを形成する工程を備えるものである。
【０００８】
本発明の導電粒子を含む接着剤を用いた電気的接続部材用の第二の配線板の製造法は、絶縁材料の片面に金属層を備える回路形成材料を準備する工程、前記金属層に、凹部が形成される箇所を除いてレジスト像ｃを形成する工程、前記レジスト像ｃが形成されていない箇所の金属層を所定の深さにハーフエッチングし凹部を形成する工程、前記レジスト像ｃを除去する工程、前記金属層に前記凹部を内包するバンプパターンのレジスト像ｄを形成する工程、前記レジスト像ｄが形成されていない箇所の金属層を所定の深さにハーフエッチングしバンプパターンを形成する工程、前記レジスト像ｄを除去する工程、前記金属層に前記バンプパターンを内包する配線パターンのレジスト像ｅを形成する工程、前記レジスト像ｅが形成されていない箇所の金属層をエッチングし配線パターンを形成する工程及び前記レジスト像ｅを除去する工程を備えるものである。
【０００９】
【発明の実施の形態】
図面に基づいて本発明の実施例を説明する。
まず最初に、配線の端子部に凹部を有する基板の製造方法を示す。
図１に絶縁材料の片面に金属層を備える回路形成材料を準備する工程を示す。１で示す金属層として所定厚さの電解銅箔または圧延銅箔が、２で示す絶縁層として、ポリイミド、あるいはガラス／エポキシ等の積層板の絶縁材料上に形成された基板を用いる。絶縁材料はセラミクス等の無機材料であっても良い。基板の構成は、両面銅箔付き基板であっても、パネルめっきされた多層板であってもよく、少なくとも片面に銅等の金属層があればよい。この銅箔表面は、必ずしも平滑である必要はなく、粗化処理されていることがのぞましい。粗化の程度を、一般に広く知られるＪＩＳ表面粗さ（Ｂ０６０１）に基づく粗さパラメータであらわすと、中心線平均粗さＲａでは、０．０５〜１μｍ、最大粗さＲｔでは０．１から１μｍの範囲がよい。また、パラメータ表記はできないが、このような一次粗化に２次粗化を施してもよい。
【００１０】
図２に示すように基材の金属層面に、レジストフィルムをラミネートし、露光・現像して３で示すレジスト像を形成する。レジスト像が形成されていない部分に、例えば円形状凹部が後の平滑エッチングで形成されるような像である。レジストは例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）などが有効である。４０１ｙ２５の場合では、ロール温度１１０℃、ロール速度は０．６ｍ／ｍｉｎの条件でレジストをラミネートする。この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で突起群の像を焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。この後望ましくは、レジストの密着を確実なものとするために１００〜３００ｍＪ／ｃｍ2で後露光するとよい。
【００１１】
図３に平滑エッチング工程を示す。主成分が硫酸、過酸化水素からなる液で銅層を所定の深さにハーフエッチングする。液として例えば、三菱ガス化学社製化学研磨液ＳＥ−０７（商品名）またはＣＰＥ−７５０（商品名）やＣＰＳ（商品名）あるいはその混合液を用いる。過酸化水素濃度は２．０〜６．０／１００ｍｌ銅濃度は４．０〜１０．０ｇ／１００ｍｌに調整し、コンベアエッチング装置のシャワーリングにより液温度２０〜３５℃の範囲でエッチングを行う。これにより４で示す凹部を形成する。
この後、水酸化ナトリウムまたは、水酸化カリウム溶液でレジストを剥離する。次に、図４に示すように凹部を内包し、銅層の上に配線パターンのレジスト像３を形成する工程を示す。３で示すレジストとして、例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）をロール温度１１０℃でラミネートする。速度は、バンプレジスト像形成の場合より速度を半減させ０．３ｍ／ｍｉｎでラミネートする。これにより突部の気泡巻き込みをなくすことが出来る。この後、配線パターンのネガイメージを積算露光量約８０ｍＪ／ｃｍ2の露光条件で焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。
【００１２】
図５に配線パターンのパターンエッチング工程の断面図を示す。主成分が塩化第二鉄、塩化第二銅のエッチング液、あるいはアルカリエッチング液たとえばメルストリップ社製Ａプロセス液で、前記金属層厚さの銅をエッチングする。この後、水酸化ナトリウムまたは、水酸化カリウム溶液でレジストを剥離し、配線パターンの端子部に所定の深さの円形状凹部が彫り込まれた配線を得る。
このあと、円形状に彫り込まれた端子部を含む範囲以外は、極力ソルダレジストで保護することが望ましく、配線の断線保護に有効であり、後工程でめっきする場合はめっき面積を低減できる。ソルダレジストとして、例えば四国化成製レジストＦＣハードをスクリーン印刷、熱硬化する。この後、無電解または電解により、端子部を含むパターン上にニッケル、金の順でめっきを行う。これにより、半導体実装用基板の最小構成ができる。
【００１３】
次に、配線の端子部にバンプが有り、バンプの先端に凹部が形成された基板構造を製造する工程を説明する。
図６に絶縁材料の片面に金属層を備える回路形成材料を準備する工程を示す。１で示す金属層として所定厚さの電解銅箔または圧延銅箔が、２で示す絶縁層として、ポリイミド、あるいはガラス／エポキシ等の積層板の絶縁材料上に形成された基板を用いる。絶縁材料はセラミクス等の無機材料であっても良い。基板の構成は、両面銅箔付き基板であっても、パネルめっきされた多層板であってもよく、少なくとも片面に銅等の金属層があればよい。この銅箔表面は、必ずしも平滑である必要はなく、粗化処理されていることがのぞましい。粗化の程度を、一般に広く知られるＪＩＳ表面粗さ（Ｂ０６０１）に基づく粗さパラメータであらわすと、中心線平均粗さＲａでは、０．０５〜１μｍ、最大粗さＲｔでは０．１から１μｍの範囲がよい。また、パラメータ表記はできないが、このような一次粗化に２次粗化を施してもよい。
【００１４】
図７に示すように基材の金属層面に、レジストフィルムをラミネートし、露光・現像して３で示すレジスト像を形成する。レジスト像が形成されていない部分に、例えば円形状凹部が後の平滑エッチングで形成されるような像である。レジストは例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）などが有効である。４０１ｙ２５の場合では、ロール温度１１０℃、ロール速度は０．６ｍ／ｍｉｎの条件でレジストをラミネートする。この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で突起群の像を焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。この後望ましくは、レジストの密着を確実なものとするために１００〜３００ｍＪ／ｃｍ2で後露光するとよい。
【００１５】
図８に平滑エッチング工程を示す。主成分が硫酸、過酸化水素からなる液で銅層を所定の深さにハーフエッチングする。液として例えば、三菱ガス化学社製化学研磨液ＳＥ−０７（商品名）またはＣＰＥ−７５０（商品名）やＣＰＳ（商品名）あるいはその混合液を用いる。過酸化水素濃度は２．０〜６．０／１００ｍｌ銅濃度は４．０〜１０．０ｇ／１００ｍｌに調整し、コンベアエッチング装置のシャワーリングにより液温度２０〜３５℃の範囲でエッチングを行う。これにより４で示す凹部を形成する。
【００１６】
この後、水酸化ナトリウムまたは、水酸化カリウム溶液でレジストを剥離する。次に、図９に示すように凹部を内包し、銅層の上にバンプパターンのレジスト像を形成する工程を示す。３で示すレジストとして、例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）をロール温度１１０℃でラミネートする。速度は、０．３ｍ／ｍｉｎでラミネートする。これにより凹部の気泡巻き込みをなくすことが出来る。この後、バンプイメージを積算露光量約８０ｍＪ／ｃｍ2の露光条件で焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。
【００１７】
図１０では、図９で説明したのと同様に配線パターンレジスト像を形成する。図１１にパターンエッチング工程の断面図を示す。主成分が塩化第二鉄、塩化第二銅のエッチング液、あるいはアルカリエッチング液たとえばメルストリップ社製Ａプロセス液で、前記金属層からバンプ形成した残りの厚さの銅をエッチングする。この後、水酸化ナトリウムまたは、水酸化カリウム溶液でレジストを剥離し、配線パターンの端子部にバンプが形成され、バンプの先端には所定の深さの円形状凹部が彫り込まれた配線形状を得る。
このあと、バンプ先端に円形状に彫り込まれた端子部を含む範囲以外は、極力ソルダレジストで保護することが望ましく、配線の断線保護に有効であり、後工程でめっきする場合はめっき面積を低減できる。ソルダレジストとして、例えば四国化成製レジストＦＣハードをスクリーン印刷、熱硬化する。この後、無電解または電解により、端子部を含むパターン上にニッケル、金の順でめっきを行う。これにより、半導体実装用基板の最小構成ができる。
【００１８】
【発明の効果】
本発明は、金属層から配線をエッチングで形成する構造において、端子部に凹部を形成する工程、およびその凹部が端子部に形成されたバンプの表面に形成された基板構造の製造を高精度かつ安価に製造することができる。
【図面の簡単な説明】
【図１】絶縁材料の片面に金属層を備える回路形成材料を準備する工程を説明するための断面図である。
【図２】金属層上に所定形状のレジスト像を形成する工程を説明するための断面図である。
【図３】ハーフエッチングにより凹部を形成する工程を説明する断面図である。
【図４】凹部を内包し配線像を形成する工程を説明する断面図である。
【図５】配線の端子部に凹部が形成された基板を示す断面図である。
【図６】絶縁材料の片面に金属層を備える回路形成材料を準備する工程を説明するための断面図である。
【図７】金属層上に所定形状のレジスト像を形成する工程を説明するための断面図である。
【図８】ハーフエッチングにより凹部を形成する工程を説明する断面図である。
【図９】凹部を内包しバンプ像を形成する工程を説明する断面図である。
【図１０】バンプを内包し、配線を形成する工程を説明する断面図である。
【図１１】配線の端子部にバンプがあり、バンプ先端に凹部が形成された基板構造を示す断面図である。
【符号の説明】
１ 金属層
２ 絶縁層
３ レジスト像
４ 凹部
５バンプ
【発明の属する技術分野】
本発明は、プリント基板、集積回路用基板、液晶表示基板、半導体パッケージ用基板（半導体チップ搭載用基板、フリップチップ用基板）などの高密度配線基板や、半導体、各種パッケージにおける電気的接続部材を備える配線板の製造法に関する。
【０００２】
【従来の技術】
プリント基板上への電子部品実装密度が増大しており、このため実装部の相互配線間隔が縮小している。相互結線が確保できるようにする微細配線化および多層化技術が進むに伴い、これら配線形成技術を駆使して、半導体実装基板によるパッケージの小型化が図られている。たとえば、シリコン基板上に半導体素子が集積回路化されたベアチップを、リードフレームに実装封止して、挿入部品もしくは面実装部品としてきた。このようなパッケージでは、実装密度が向上しないため、ベアチップを複数個ひとつの基板にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接続し封止後、リードフレームに実装して機能化するＭＣＭが注目された。
【０００３】
近年ではベアチップの外形寸法に限りなく、パッケージサイズを近づけるＣＳＰ技術が台頭している。このようなパッケージでは、半導体チップをインターポーザである実装用基板にフェースアップで搭載し、ワイヤボンド接続で、実装用基板に形成された電極と接続される形態が主流である。しかし、半導体素子の高速化にともない、このワイヤ線長を短くし耐ノイズ性を向上させるとともに、実装コストを低減するために、フリップチップ実装とよばれる半導体チップをフェースダウン接続する方式が台頭しつつある。
【０００４】
第一の接続端子を有する第一の回路部材として例えば半導体チップ、第二の接続端子を有する第二の回路部材として半導体実装用基板を、第一の接続端子と第二の接続端子を対向して配置し、前記対向配置した第一の接続端子と第二の接続端子の間に導電粒子を含む接着剤を介在させ、熱印加およびまたは加圧して前記対向配置した第一の接続端子と第二の接続端子を電気的に接続させる接続構造が、フリップチップ実装として広く一般に知られている。
【０００５】
半導体チップには、内部素子回路を保護するパッシベーション膜があり、その面から金属バンプが突出し形成され第一の接続端子として利用されている。しかし、バンプの先端は平坦または突形状である。一方、この第一の接続端子と対向する半導体実装用基板の第二の接続端子である配線は平坦または突形状である。第一と第二の接続端子の間に導電粒子を含む接着剤を介して加熱およびまたは加圧して、導電粒子を該端子間に捕獲し、かつ該端子間を導電粒子を介して電気的接続をとる接続構造が、従来の接続構造である。
【０００６】
【発明が解決しようとする課題】
ところが、近年回路部材の小型化および端子数の増大により、バンプピッチが狭くなり、バンプ自体も微細化してくると、該端子間に捕獲される粒子数が減少するだけでなく、複数のバンプ相互間では捕獲数のばらつきが増大し、ひいては電気的接続抵抗のばらつきを惹起するという問題が生じている。このような背景から、端子間に捕獲される導電粒子数を複数の端子部においてばらつきを少なく捕獲する方法が望まれている。
本発明は、プリント基板、集積回路用基板、液晶表示板、半導体パッケージ用基板をはじめとする高密度基板、半導体チップ、各種パッケージにおける電気的接続に必要な回路部材としてのバンプを備える配線板の高精度かつ安価な製造法を提供するものである。
【０００７】
【課題を解決するための手段】
本発明の導電粒子を含む接着剤を用いた電気的接続部材用の第一の配線板の製造法は、絶縁材料の片面に金属層を備える回路形成材料を準備する工程、前記金属層に、凹部が形成される箇所を除いてレジスト像ａを形成する工程、前記レジスト像ａが形成されていない箇所の金属層を所定の深さにハーフエッチングし円形状凹部を形成する工程、前記レジスト像ａを除去する工程、前記金属層に前記円形状凹部を内包する配線パターンのレジスト像ｂを形成する工程、前記レジスト像ｂが形成されていない箇所の金属層をエッチングし配線パターンを形成する工程を備えるものである。
【０００８】
本発明の導電粒子を含む接着剤を用いた電気的接続部材用の第二の配線板の製造法は、絶縁材料の片面に金属層を備える回路形成材料を準備する工程、前記金属層に、凹部が形成される箇所を除いてレジスト像ｃを形成する工程、前記レジスト像ｃが形成されていない箇所の金属層を所定の深さにハーフエッチングし凹部を形成する工程、前記レジスト像ｃを除去する工程、前記金属層に前記凹部を内包するバンプパターンのレジスト像ｄを形成する工程、前記レジスト像ｄが形成されていない箇所の金属層を所定の深さにハーフエッチングしバンプパターンを形成する工程、前記レジスト像ｄを除去する工程、前記金属層に前記バンプパターンを内包する配線パターンのレジスト像ｅを形成する工程、前記レジスト像ｅが形成されていない箇所の金属層をエッチングし配線パターンを形成する工程及び前記レジスト像ｅを除去する工程を備えるものである。
【０００９】
【発明の実施の形態】
図面に基づいて本発明の実施例を説明する。
まず最初に、配線の端子部に凹部を有する基板の製造方法を示す。
図１に絶縁材料の片面に金属層を備える回路形成材料を準備する工程を示す。１で示す金属層として所定厚さの電解銅箔または圧延銅箔が、２で示す絶縁層として、ポリイミド、あるいはガラス／エポキシ等の積層板の絶縁材料上に形成された基板を用いる。絶縁材料はセラミクス等の無機材料であっても良い。基板の構成は、両面銅箔付き基板であっても、パネルめっきされた多層板であってもよく、少なくとも片面に銅等の金属層があればよい。この銅箔表面は、必ずしも平滑である必要はなく、粗化処理されていることがのぞましい。粗化の程度を、一般に広く知られるＪＩＳ表面粗さ（Ｂ０６０１）に基づく粗さパラメータであらわすと、中心線平均粗さＲａでは、０．０５〜１μｍ、最大粗さＲｔでは０．１から１μｍの範囲がよい。また、パラメータ表記はできないが、このような一次粗化に２次粗化を施してもよい。
【００１０】
図２に示すように基材の金属層面に、レジストフィルムをラミネートし、露光・現像して３で示すレジスト像を形成する。レジスト像が形成されていない部分に、例えば円形状凹部が後の平滑エッチングで形成されるような像である。レジストは例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）などが有効である。４０１ｙ２５の場合では、ロール温度１１０℃、ロール速度は０．６ｍ／ｍｉｎの条件でレジストをラミネートする。この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で突起群の像を焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。この後望ましくは、レジストの密着を確実なものとするために１００〜３００ｍＪ／ｃｍ2で後露光するとよい。
【００１１】
図３に平滑エッチング工程を示す。主成分が硫酸、過酸化水素からなる液で銅層を所定の深さにハーフエッチングする。液として例えば、三菱ガス化学社製化学研磨液ＳＥ−０７（商品名）またはＣＰＥ−７５０（商品名）やＣＰＳ（商品名）あるいはその混合液を用いる。過酸化水素濃度は２．０〜６．０／１００ｍｌ銅濃度は４．０〜１０．０ｇ／１００ｍｌに調整し、コンベアエッチング装置のシャワーリングにより液温度２０〜３５℃の範囲でエッチングを行う。これにより４で示す凹部を形成する。
この後、水酸化ナトリウムまたは、水酸化カリウム溶液でレジストを剥離する。次に、図４に示すように凹部を内包し、銅層の上に配線パターンのレジスト像３を形成する工程を示す。３で示すレジストとして、例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）をロール温度１１０℃でラミネートする。速度は、バンプレジスト像形成の場合より速度を半減させ０．３ｍ／ｍｉｎでラミネートする。これにより突部の気泡巻き込みをなくすことが出来る。この後、配線パターンのネガイメージを積算露光量約８０ｍＪ／ｃｍ2の露光条件で焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。
【００１２】
図５に配線パターンのパターンエッチング工程の断面図を示す。主成分が塩化第二鉄、塩化第二銅のエッチング液、あるいはアルカリエッチング液たとえばメルストリップ社製Ａプロセス液で、前記金属層厚さの銅をエッチングする。この後、水酸化ナトリウムまたは、水酸化カリウム溶液でレジストを剥離し、配線パターンの端子部に所定の深さの円形状凹部が彫り込まれた配線を得る。
このあと、円形状に彫り込まれた端子部を含む範囲以外は、極力ソルダレジストで保護することが望ましく、配線の断線保護に有効であり、後工程でめっきする場合はめっき面積を低減できる。ソルダレジストとして、例えば四国化成製レジストＦＣハードをスクリーン印刷、熱硬化する。この後、無電解または電解により、端子部を含むパターン上にニッケル、金の順でめっきを行う。これにより、半導体実装用基板の最小構成ができる。
【００１３】
次に、配線の端子部にバンプが有り、バンプの先端に凹部が形成された基板構造を製造する工程を説明する。
図６に絶縁材料の片面に金属層を備える回路形成材料を準備する工程を示す。１で示す金属層として所定厚さの電解銅箔または圧延銅箔が、２で示す絶縁層として、ポリイミド、あるいはガラス／エポキシ等の積層板の絶縁材料上に形成された基板を用いる。絶縁材料はセラミクス等の無機材料であっても良い。基板の構成は、両面銅箔付き基板であっても、パネルめっきされた多層板であってもよく、少なくとも片面に銅等の金属層があればよい。この銅箔表面は、必ずしも平滑である必要はなく、粗化処理されていることがのぞましい。粗化の程度を、一般に広く知られるＪＩＳ表面粗さ（Ｂ０６０１）に基づく粗さパラメータであらわすと、中心線平均粗さＲａでは、０．０５〜１μｍ、最大粗さＲｔでは０．１から１μｍの範囲がよい。また、パラメータ表記はできないが、このような一次粗化に２次粗化を施してもよい。
【００１４】
図７に示すように基材の金属層面に、レジストフィルムをラミネートし、露光・現像して３で示すレジスト像を形成する。レジスト像が形成されていない部分に、例えば円形状凹部が後の平滑エッチングで形成されるような像である。レジストは例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）などが有効である。４０１ｙ２５の場合では、ロール温度１１０℃、ロール速度は０．６ｍ／ｍｉｎの条件でレジストをラミネートする。この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で突起群の像を焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。この後望ましくは、レジストの密着を確実なものとするために１００〜３００ｍＪ／ｃｍ2で後露光するとよい。
【００１５】
図８に平滑エッチング工程を示す。主成分が硫酸、過酸化水素からなる液で銅層を所定の深さにハーフエッチングする。液として例えば、三菱ガス化学社製化学研磨液ＳＥ−０７（商品名）またはＣＰＥ−７５０（商品名）やＣＰＳ（商品名）あるいはその混合液を用いる。過酸化水素濃度は２．０〜６．０／１００ｍｌ銅濃度は４．０〜１０．０ｇ／１００ｍｌに調整し、コンベアエッチング装置のシャワーリングにより液温度２０〜３５℃の範囲でエッチングを行う。これにより４で示す凹部を形成する。
【００１６】
この後、水酸化ナトリウムまたは、水酸化カリウム溶液でレジストを剥離する。次に、図９に示すように凹部を内包し、銅層の上にバンプパターンのレジスト像を形成する工程を示す。３で示すレジストとして、例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）をロール温度１１０℃でラミネートする。速度は、０．３ｍ／ｍｉｎでラミネートする。これにより凹部の気泡巻き込みをなくすことが出来る。この後、バンプイメージを積算露光量約８０ｍＪ／ｃｍ2の露光条件で焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。
【００１７】
図１０では、図９で説明したのと同様に配線パターンレジスト像を形成する。図１１にパターンエッチング工程の断面図を示す。主成分が塩化第二鉄、塩化第二銅のエッチング液、あるいはアルカリエッチング液たとえばメルストリップ社製Ａプロセス液で、前記金属層からバンプ形成した残りの厚さの銅をエッチングする。この後、水酸化ナトリウムまたは、水酸化カリウム溶液でレジストを剥離し、配線パターンの端子部にバンプが形成され、バンプの先端には所定の深さの円形状凹部が彫り込まれた配線形状を得る。
このあと、バンプ先端に円形状に彫り込まれた端子部を含む範囲以外は、極力ソルダレジストで保護することが望ましく、配線の断線保護に有効であり、後工程でめっきする場合はめっき面積を低減できる。ソルダレジストとして、例えば四国化成製レジストＦＣハードをスクリーン印刷、熱硬化する。この後、無電解または電解により、端子部を含むパターン上にニッケル、金の順でめっきを行う。これにより、半導体実装用基板の最小構成ができる。
【００１８】
【発明の効果】
本発明は、金属層から配線をエッチングで形成する構造において、端子部に凹部を形成する工程、およびその凹部が端子部に形成されたバンプの表面に形成された基板構造の製造を高精度かつ安価に製造することができる。
【図面の簡単な説明】
【図１】絶縁材料の片面に金属層を備える回路形成材料を準備する工程を説明するための断面図である。
【図２】金属層上に所定形状のレジスト像を形成する工程を説明するための断面図である。
【図３】ハーフエッチングにより凹部を形成する工程を説明する断面図である。
【図４】凹部を内包し配線像を形成する工程を説明する断面図である。
【図５】配線の端子部に凹部が形成された基板を示す断面図である。
【図６】絶縁材料の片面に金属層を備える回路形成材料を準備する工程を説明するための断面図である。
【図７】金属層上に所定形状のレジスト像を形成する工程を説明するための断面図である。
【図８】ハーフエッチングにより凹部を形成する工程を説明する断面図である。
【図９】凹部を内包しバンプ像を形成する工程を説明する断面図である。
【図１０】バンプを内包し、配線を形成する工程を説明する断面図である。
【図１１】配線の端子部にバンプがあり、バンプ先端に凹部が形成された基板構造を示す断面図である。
【符号の説明】
１ 金属層
２ 絶縁層
３ レジスト像
４ 凹部
５バンプ
Claims (1)
- 絶縁材料の片面に金属層を備える回路形成材料を準備する工程、
前記金属層に、凹部が形成される箇所を除いてレジスト像ｃを形成する工程、
前記レジスト像ｃが形成されていない箇所の金属層を所定の深さにハーフエッチングし凹部を形成する工程、
前記レジスト像ｃを除去する工程、
前記金属層に前記凹部を内包するバンプパターンのレジスト像ｄを形成する工程、
前記レジスト像ｄが形成されていない箇所の金属層を所定の深さにハーフエッチングしバンプパターンを形成する工程、
前記レジスト像ｄを除去する工程、
前記金属層に前記バンプパターンを内包する配線パターンのレジスト像ｅを形成する工程、
前記レジスト像ｅが形成されていない箇所の金属層をエッチングし配線パターンを形成する工程及び
前記レジスト像ｅを除去する工程を備える導電粒子を含む接着剤を用いた電気的接続部材用の配線板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175199A JP4521790B2 (ja) | 1999-01-29 | 1999-01-29 | 配線板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175199A JP4521790B2 (ja) | 1999-01-29 | 1999-01-29 | 配線板の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223816A JP2000223816A (ja) | 2000-08-11 |
| JP4521790B2 true JP4521790B2 (ja) | 2010-08-11 |
Family
ID=12063779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2175199A Expired - Fee Related JP4521790B2 (ja) | 1999-01-29 | 1999-01-29 | 配線板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4521790B2 (ja) |
-
1999
- 1999-01-29 JP JP2175199A patent/JP4521790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000223816A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101026655B1 (ko) | 내열성 기판 내장 회로 배선판 | |
| JP2001244365A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2010087229A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| JP2009182272A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| JP2009224581A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器 | |
| JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP4521790B2 (ja) | 配線板の製造法 | |
| JP4243880B2 (ja) | 配線部材の製造法 | |
| JP4210878B2 (ja) | 半導体実装用基板の製造方法 | |
| TWI682695B (zh) | 利用防焊限定開窗形成連接端子之電路板結構 | |
| JP2011054670A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| JP2011049606A (ja) | 半導体モジュールの製造方法 | |
| JPH11312857A (ja) | 配線板の製造法およびバンプ付配線基板の製造法 | |
| JP5061010B2 (ja) | 半導体モジュール | |
| JP5306443B2 (ja) | 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JP2006093576A (ja) | 半導体装置及びその製造方法 | |
| JP3497774B2 (ja) | 配線基板とその製造方法 | |
| JP4715014B2 (ja) | 多層配線基板及びその製造方法 | |
| JP4826103B2 (ja) | 半導体装置用基板、および半導体素子用ｂｇａパッケージ | |
| JP3777687B2 (ja) | チップキャリア | |
| JP4135124B2 (ja) | 配線部材の製造法 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060113 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071011 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071018 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A02 | Decision of refusal |
Effective date: 20080509 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
| A521 | Written amendment |
Effective date: 20100423 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20100521 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |