JP2000151425A - Prml(partial response most liklihood) detector and data error correction code generator - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a detector generating a highly precise data error correction code by compensating the trailing edge part of a waveform whose leading edge part of an impulse response is equalized with a feed forward filter(FF) and executing PR equalization. SOLUTION: A metric calculator 2 outputs an equalization error E corresponding to respective states, the path metric L of a survival path and a survival path P (selection result). A comparator 3 obtains a minimum value from the path metric L of the survival path to the respective states, outputs a state number S corresponding to the selected path, selects an equalization error εwhich is most probable from the equalization error E by using the state number S and outputs it to FF1 and FB (feedback filter). A selector 5 selects one of data strings recorded in a path memory 4 by using the state number S selected by the comparator 3 and outputs a temporary judgment value (d). The trailing edge part of a waveform whose leading edge part of an impulse response is equalized is compensated by FF1 and PR equalization is executed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、磁気ディスク、磁
気テープ、光ディスクなどのデジタル記録再生装置に用
いるＰＲＭＬ（Partial Response Maximum Likelihoo
d）検出器に関し、特に高密度に記録されたデータのデ
ータ誤り訂正に用いるＰＲＭＬ方式を用いるＰＲＭＬ検
出器と、そのデータ誤り訂正符号生成器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PRML (Partial Response Maximum Likelihoo) used for a digital recording / reproducing apparatus such as a magnetic disk, a magnetic tape, and an optical disk.
d) The present invention relates to a detector, and more particularly to a PRML detector using a PRML method used for data error correction of data recorded at high density and a data error correction code generator thereof.

【０００２】[0002]

【従来の技術】磁気ディスク装置や光ディスクなどのデ
ジタル記録再生装置では、記録データ再生方法として、
パーシャルレスポンス法と最尤検出法を組み合わせたＰ
ＲＭＬ法が用いられている。さらに近年の高記録密度化
に対応するため、磁気記録では高次のＰＲＭＬ法である
ＥＥＰＲ４方式に対して、最小符号間距離を広げること
のできる変調方式を組み合わせた方式が提案されている
( Jaekyun Moon and Barrett Brickner, "Maximum Tra
nsition Run Codes for Data Storage Systems",IEEE T
ransactions on Magnetics,vol.32, no.5, Sept.1996
)。2. Description of the Related Art In a digital recording / reproducing apparatus such as a magnetic disk device and an optical disk, a recording data reproducing method is
P combining partial response method and maximum likelihood detection method
The RML method is used. Furthermore, in order to cope with the recent increase in recording density, in magnetic recording, a method has been proposed in which a modulation method that can increase the minimum inter-code distance is combined with the EEPR4 method, which is a higher-order PRML method.
(Jaekyun Moon and Barrett Brickner, "Maximum Tra
nsition Run Codes for Data Storage Systems ", IEEE T
ransactions on Magnetics, vol.32, no.5, Sept. 1996
).

【０００３】また、従来例１として、特許掲載公報２７
１８４２４号には、クラス４パーシャル・レスポンス
（ＰＲ４）のビタビ検出器と、拡張クラス４パーシャル
・レスポンス（ＥＰＲ４）のビタビ検出器との各出力の
どちらかを選択することが示されている。As a first conventional example, Japanese Patent Publication No.
No. 18424 discloses that either the Viterbi detector of the class 4 partial response (PR4) or the output of the Viterbi detector of the extended class 4 partial response (EPR4) is selected.

【０００４】また、従来例２として、特開平８−２５１
０３７号公報には、ビタビ検出を行う際の非線形信号を
補正して誤った非線形補正を防止するビタビ検出装置に
おいて、入力信号と仮定データ列に対応した仮定値との
差を比較して遷移の選択を行うＡＣＳ回路と、選択され
た遷移を保持するパスメモリと、該パスメモリからの仮
定データ列の前方のデータに対応した非線形誤差を含む
仮定値を仮定値発生回路とを有して、非線形成分を除去
したことを開示している。As a second conventional example, Japanese Patent Application Laid-Open No. 8-251
No. 037 discloses a Viterbi detection device that corrects a nonlinear signal when performing Viterbi detection and prevents erroneous nonlinear correction by comparing a difference between an input signal and a hypothetical value corresponding to a hypothetical data sequence to determine a transition of a transition. An ACS circuit that performs selection, a path memory that holds the selected transition, and an assumption value generation circuit that includes an assumption value including a nonlinear error corresponding to data in front of the assumption data string from the path memory. It discloses that a non-linear component has been removed.

【０００５】また、従来例３として、特開平１０−１９
９１６１号公報には、ＰＲ４ＭＬ方式のデータ再生シス
テムで、ディスクからの再生信号に対してＰＲ４の波形
等化処理を行って得られたＰＲ４等化再生データ系列Ｘ
ｎを入力とするビタビ検出回路において、データ識別点
毎に所定の重み付け係数（α，β，γ）を掛けた２乗誤
差演算を実行するブランチメトリック計算回路を備える
ことにより、ＰＲ４ＭＬ方式の最尤推定の精度を向上す
ることが記載されている。A third conventional example is disclosed in Japanese Patent Laid-Open No.
No. 9161 discloses a PR4 ML-based data reproduction system, in which a PR4 equalized reproduction data sequence X obtained by performing a PR4 waveform equalization process on a reproduction signal from a disc.
The Viterbi detection circuit having n as an input includes a branch metric calculation circuit that executes a square error calculation multiplied by a predetermined weighting coefficient (α, β, γ) for each data discrimination point. It is described that the accuracy of the estimation is improved.

【０００６】しかし、上記各従来例１〜３においては、
最尤検出と検出データによるノイズの影響の無いフィー
ドバック補償を行なうことについては記載されていな
い。However, in each of the above conventional examples 1 to 3,
There is no description of maximum likelihood detection and feedback compensation without the influence of noise due to detection data.

【０００７】また、ＰＲＭＬ方式とは別に、フィードバ
ックフィルタを用いた検出器としてＲＡＭ−ＤＦＥ（De
cision Feedback Equalizer；判別帰還等化器）方式
や、ＦＤＴＳ／ＤＦ（Fixed Delay Tree Search / Deci
sion Feedback；固定遅延樹枝検索／判別帰還）方式も
検討されている。[0007] Apart from the PRML system, a RAM-DFE (De-
cision Feedback Equalizer (Discriminant Feedback Equalizer) method, FDTS / DF (Fixed Delay Tree Search / Deci
A sion feedback (fixed delay tree search / discrimination feedback) method is also being studied.

【０００８】[0008]

【発明が解決しようとする課題】ＰＲＭＬ方式では、Ｐ
Ｒ（Partial Response；部分的応答）等化を行なうため
の等化器に対する負荷が大きくなり、回路規模やノイズ
の増大をまねく、一方、ＤＦＥを用いた方法では、検出
データを用いて等化を行なうためノイズの増大を押える
ことができるが、検出データを限られたクロックで決定
する必要があり、ビタビ復号などの精度の良い検出方法
を採用することができない。そのためＦＤＴＳのように
検出を途中で打ち切って、決まったクロック後には必ず
データを決定するような方法が用いられる。In the PRML system, P
The load on the equalizer for performing R (Partial Response) equalization increases, leading to an increase in circuit scale and noise. On the other hand, in the method using DFE, equalization is performed using detection data. However, it is necessary to determine the detection data with a limited clock, and it is not possible to employ an accurate detection method such as Viterbi decoding. For this reason, a method is used in which detection is discontinued halfway, such as FDTS, and data is always determined after a predetermined clock.

【０００９】［発明の目的］本発明は、ＰＲＭＬ方式に
フィードバックフィルタ（ＤＦＥ）を組み合わせること
によって、ＰＲＭＬ方式とＤＦＥ方式のそれぞれの利点
を取り入れ、最尤検出と検出データによるノイズの影響
の無いフィードバック補償を行ない、高精度のデータ誤
り訂正符号を生成する検出器を実現することである。[Object of the Invention] The present invention incorporates the advantages of the PRML system and the DFE system by combining a feedback filter (DFE) with the PRML system, and provides maximum likelihood detection and feedback free from the influence of noise due to detected data. An object of the present invention is to realize a detector that performs compensation and generates a highly accurate data error correction code.

【００１０】[0010]

【課題を解決するための手段】本発明は、ＰＲＭＬ方式
のビタビ検出において、パスメモリに記録された複数の
生き残りパスに対応するデータ列の中から、現時点で最
も確からしいデータ列（パスメトリック最小のパス）を
選択し、仮検出データ列としてＦＢ（フィードバックフ
ィルタ）に入力する。このＦＢとＦＦ（フィードフォワ
ードフィルタ）を用いて再生波形をＰＲ等化する。According to the present invention, in the Viterbi detection of the PRML system, a data sequence (minimum path metric) that is most likely at the present time is selected from data sequences corresponding to a plurality of surviving paths recorded in a path memory. Is input to the FB (feedback filter) as a temporary detection data string. The reproduced waveform is PR-equalized using the FB and the FF (feedforward filter).

【００１１】また、本発明は、フィードフォワードフィ
ルタと、ＡＣＳ回路（メトリック計算器）、パスメモリ
とから構成されるＰＲＭＬ（Partial Response Maximum
Likelihood）検出器において、各状態への生き残りパ
スの中からパスメトリックが最小値となるパスを求める
比較器と、該最小パスメトリックを与えるパスに対応す
る前記パスメモリのデータ列を選択するセレクタと、該
セレクタの出力データ列をもとにＰＲ等化のための補償
量を求めるフィードバックフィルタを有し、前記パスメ
モリに記録されているすべての生き残りパスから前記最
小パスメトリックを与えるパスを選択し、該パスに対応
するデータ列を前記パスメモリから選択して、前記フィ
ードバックフィルタへの入力とし、前記フィードフォワ
ードフィルタによってインパルス応答の前縁部が等化さ
れた波形の後縁部に対して補償を行い、ＰＲ等化を行な
うことを特徴とする。The present invention also provides a PRML (Partial Response Maximum) comprising a feedforward filter, an ACS circuit (metric calculator), and a path memory.
A likelihood detector, a comparator for finding a path having a minimum path metric from surviving paths to each state, and a selector for selecting a data string in the path memory corresponding to the path giving the minimum path metric. A feedback filter for obtaining a compensation amount for PR equalization based on the output data sequence of the selector, and selecting a path that gives the minimum path metric from all surviving paths recorded in the path memory. Selecting a data string corresponding to the path from the path memory as an input to the feedback filter, and compensating for a trailing edge of a waveform in which a leading edge of an impulse response is equalized by the feedforward filter. And performing PR equalization.

【００１２】また、上記ＰＲＭＬ検出器において、ＰＲ
ＭＬ方式として、ＰＲ（１，−１）ＭＬ、ＰＲ４ＭＬ、
Ｅ（Extended）ＰＲ４ＭＬ、ＥＥＰＲ４ＭＬ、ＰＲ
（１，１，０，−１，−１）ＭＬを用いることを特徴と
する。In the above PRML detector, the PR
PR (1, -1) ML, PR4ML,
E (Extended) PR4ML, EEPR4ML, PR
(1,1,0, -1, -1) ML is used.

【００１３】また、上記ＰＲＭＬ検出器において、各生
き残りパスに対応する等化誤差の中から、前記最小パス
メトリックとなるパスに対応する等化誤差を選択するセ
レクタを有し、選択された前記等化誤差を用いて前記フ
ィードフォワードフィルタ、および、前記フィードバッ
クフィルタの適応等化を行なうことを特徴とする。In the above PRML detector, there is provided a selector for selecting an equalization error corresponding to the path having the minimum path metric from among equalization errors corresponding to each surviving path. Adaptive equalization of the feedforward filter and the feedback filter is performed using an equalization error.

【００１４】また、本発明は、フィードフォワードフィ
ルタと、ＡＣＳ回路（メトリック計算器）、パスメモリ
とから構成されるＰＲＭＬ（Partial Response Maximum
Likelihood：部分応答最尤）検出器を用いたデータ誤
り訂正符号生成器において、再生波形を等化誤差εを用
いてフィードフォワードで等化する前記フィードフォワ
ードフィルタと、該フィードフォワード等化器の出力ｙ
と後述のフィードバック等化器の出力ｂとを加算する加
算器と、該加算器の出力ａを入力して加算・比較・選択
機能で原データを推定する前記メトリック計算機と、該
メトリック計算機からのパスメトリックＬと等化誤差Ｅ
を受けてパスに対応する状態番号Ｓと等化誤差εを出力
する比較器と、前記メトリック計算機からの生き残りパ
スＰを記憶する前記パスメモリと、該パスメモリからの
データ列Ｄから前記状態番号Ｓに基づいて現時点で最も
確からしい仮判定データ列ｄを選択出力するセレクタ
と、前記仮判定データ列ｄを元に前記等化誤差εに従っ
た部分応答等化のための補償値ｂを求める前記フィード
バック等化器とからなり、前記パスメモリの前記生き残
りパスＰの最終段から検出データを出力することを特徴
とする。Also, the present invention provides a PRML (Partial Response Maximum) comprising a feedforward filter, an ACS circuit (metric calculator), and a path memory.
In a data error correction code generator using a likelihood (partial response maximum likelihood) detector, the feedforward filter for equalizing a reproduced waveform by feedforward using an equalization error ε, and an output of the feedforward equalizer y
An adder for adding the output a of the feedback equalizer to be described later, the metric calculator for inputting the output a of the adder and estimating the original data by an addition / comparison / selection function; Path metric L and equalization error E
And a comparator that outputs a state number S and an equalization error ε corresponding to the path, the path memory that stores a surviving path P from the metric calculator, and the state number from a data string D from the path memory. A selector for selecting and outputting the most probable provisional decision data sequence d based on S, and a compensation value b for partial response equalization according to the equalization error ε based on the provisional decision data sequence d It comprises the feedback equalizer and outputs detection data from the last stage of the surviving path P in the path memory.

【００１５】［作用］本発明は、パスメモリによってマ
ージした本来の検出データではなく、現時点で最も確か
らしいデータ列を用いることによって、直前のデータ
（１クロック遅れのデータ）までのすべてのデータを用
いて、ＦＢフィルタを動作させることができるため、フ
ィードフォワード（ＦＦ）フィルタの負担を減らし、ノ
イズを強調することなく等化を行なえる。また、ビタビ
検出器はＦＢへの出力とは別に最尤検出によってデータ
を求めているので、高精度のデータ検出が可能である。[Operation] The present invention uses not the original detected data merged by the path memory but the most probable data string at the present time, thereby reducing all the data up to the immediately preceding data (data delayed by one clock). Since the FB filter can be used to operate the FB filter, the load on the feedforward (FF) filter can be reduced and equalization can be performed without emphasizing noise. Further, the Viterbi detector obtains data by maximum likelihood detection separately from the output to the FB, so that highly accurate data detection is possible.

【００１６】[0016]

【発明の実施の形態】本発明による実施形態について、
図面を参照しつつ詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments according to the present invention will be described.
This will be described in detail with reference to the drawings.

【００１７】［第１の実施形態］ （本実施形態の構成）次に、本発明の第１の実施形態に
ついて、図面を参照して説明する。図１に本発明の検出
器に対するブロック図を示す。磁気記録再生装置や光磁
気ディスク装置等の再生ヘッドから得られた再生波形
は、ＦＦ（フィードフォワードフィルタ）１によって、
インパルス応答の前縁部が”０”に等化され、立ち上が
りで”１”となる波形が出力される。ＦＦ出力ｙは、Ｆ
Ｂ（フィードバックフィルタ）６の補償値出力ｂと加算
されることによって、ＰＲ等化波形ａとなる。メトリッ
ク計算器（ＡＣＳ：Add Compare Select；加算比較選択
回路）２では、入力ａを基にすべての等化基準値に対す
る等化誤差Ｅ、すべてのブランチに対するブランチメト
リックＰ、およびすべてのパスのパスメトリックＬを求
める。そして各状態へのパスメトリックＬを比較し、パ
スメトリックＬが最小となるパスをその状態への生き残
りパスとして選択する。[First Embodiment] (Structure of the present embodiment) Next, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of the detector of the present invention. A reproduced waveform obtained from a reproducing head such as a magnetic recording / reproducing device or a magneto-optical disk device is converted by an FF (feed forward filter) 1
The leading edge of the impulse response is equalized to “0”, and a waveform that becomes “1” at the rising edge is output. The FF output y is F
By adding to the compensation value output b of the B (feedback filter) 6, a PR equalized waveform a is obtained. In a metric calculator (ACS: Add Compare Select circuit) 2, an equalization error E for all equalization reference values, a branch metric P for all branches, and a path metric for all paths are based on the input a. Find L. Then, the path metric L to each state is compared, and the path with the smallest path metric L is selected as the surviving path to that state.

【００１８】メトリック計算器２は以上の動作を行い、
各状態に対応する等化誤差Ｅ、生き残りパスのパスメト
リックＬ、そして生き残りパスＰ（選択結果）を出力す
る。比較器３では、各状態への生き残りパスのパスメト
リックＬから最小値を求め、選択されたパスに対応する
状態番号Ｓを出力すると同時に、その状態番号Ｓを用い
て、等化誤差Ｅから最も確からしい等化誤差εを選択
し、ＦＦ１とＦＢ６に出力する。セレクタ５では、比較
器３で選択された状態番号Ｓを用いてパスメモリ４に記
録された複数のデータ列から１つを選択して、仮判定値
ｄを出力する。The metric calculator 2 performs the above operation,
It outputs an equalization error E corresponding to each state, a path metric L of a surviving path, and a surviving path P (selection result). The comparator 3 obtains the minimum value from the path metric L of the surviving path to each state, outputs the state number S corresponding to the selected path, and, at the same time, uses the state number S to calculate the minimum value from the equalization error E. A likely equalization error ε is selected and output to FF1 and FB6. The selector 5 selects one of a plurality of data strings recorded in the path memory 4 using the state number S selected by the comparator 3 and outputs a provisional determination value d.

【００１９】また、ＦＢ６では、仮判定値ｄをもとに、
ＦＦ出力をＰＲ等化とするための補償値ｂを求め出力す
る。一方、最終的な検出データとしては、仮検出データ
をもちいずにパスメモリ４の最終段出力を用いる。In FB6, based on the provisional judgment value d,
A compensation value b for making the FF output PR equalized is obtained and output. On the other hand, as the final detection data, the final stage output of the path memory 4 is used without using the temporary detection data.

【００２０】（本実施形態の動作の説明）次に本実施形
態の動作を、図面を参照して説明する。まず、図１にお
けるＦＦ１、および、ＦＢ６の動作原理を説明する。図
２にいくつかのＰＲＭＬ方式に対応するインパルス応答
波形を示す。(Description of Operation of the Present Embodiment) Next, the operation of the present embodiment will be described with reference to the drawings. First, the operation principle of FF1 and FB6 in FIG. 1 will be described. FIG. 2 shows impulse response waveforms corresponding to some PRML systems.

【００２１】本発明におけるＰＲ等化は、記録データ
の”１”を再生波形におけるダイパルスに対応させてい
る。つまり記録データに対して（１−Ｄ）変換を行な
い、変換データが”±１”となる点に孤立波を対応させ
ている。図２（ａ）は、ＰＲ（１，−１）、（ｂ）は、
ＰＲ４、（ｃ）は、ＥＰＲ４の等化波形（インパルス応
答）の例である。それぞれのインパルス応答波形におい
て、最初に０から＋１に上がる時点（識別点）から、前
縁部に対する等化だけをＦＦ１で行なう。このため、す
べての等化をＦＦ１で行なう従来のＰＲＭＬに対して、
ＦＦの負担を低減させることができる。In the PR equalization according to the present invention, "1" of recording data is made to correspond to a dipulse in a reproduction waveform. That is, (1-D) conversion is performed on the recording data, and a point where the conversion data becomes "± 1" is associated with the solitary wave. FIG. 2A shows PR (1, -1), and FIG.
PR4, (c) is an example of an equalized waveform (impulse response) of EPR4. In each of the impulse response waveforms, only the equalization of the leading edge is performed by the FF1 from the time point when the signal first rises from 0 to +1 (identification point). For this reason, with respect to the conventional PRML in which all equalization is performed by FF1,
The burden on the FF can be reduced.

【００２２】一方、識別点よりも後縁部に対する等化
は、ＦＢ６によって行なう。ＦＢ６は、識別点での判定
結果をもとに補償を行なうため、判定誤りがない限り、
ノイズの影響を受けない。On the other hand, the equalization of the trailing edge rather than the discrimination point is performed by the FB 6. The FB 6 performs compensation based on the determination result at the discrimination point.
Not affected by noise.

【００２３】以上によって、ＰＲ等化された波形ａは、
ビタビ検出器のメトリック計算器（ＡＣＳ回路）２に入
力される。図３に、本発明におけるメトリック計算を行
なうための基本となる状態遷移図を示す。図３（ａ）
は、ＰＲ（１，−１）、（ｂ）は、ＰＲ４、（ｃ）は、
ＥＰＲ４の例である。各ブランチに示された値は、検出
データと等化基準値を表している。As described above, the waveform a that has been PR-equalized is
It is input to a metric calculator (ACS circuit) 2 of the Viterbi detector. FIG. 3 shows a basic state transition diagram for performing metric calculation in the present invention. FIG. 3 (a)
Is PR (1, -1), (b) is PR4, (c) is
It is an example of EPR4. The value shown in each branch represents the detected data and the equalization reference value.

【００２４】このような状態遷移図に基づいて、等化基
準値との差（等化誤差Ｅ）からブランチメトリック、お
よび、パスメトリックを求め、各状態に対する生き残り
パスを決定する。従来のＡＣＳ回路では、パスメモリに
対して生き残りパスＰを出力しているだけであるが、本
発明では、それぞれの生き残りパスに対するパスメトリ
ックＬと等化誤差Ｅも同時に出力している。出力された
パスメトリックＬと等化誤差Ｅは比較器３に入力され
る。比較器３では、各状態に対応するパスメトリックＬ
の比較を行い、最小パスメトリック値を与えるパスに対
応する状態番号Ｓを求めている。また、この状態番号Ｓ
によって、等化誤差Ｅから対応する値を選択し、等化誤
差εとして出力している。ＦＦ１、および、ＦＢ６が固
定パラメータのフィルタである場合は、等化誤差εは必
要ないが、適応等化を行なう場合は、この等化誤差εを
用いて、ＦＦ１、および、ＦＢ６のパラメータを逐次変
更することができる。Based on such a state transition diagram, a branch metric and a path metric are obtained from a difference from an equalization reference value (equalization error E), and a surviving path for each state is determined. In the conventional ACS circuit, only the surviving path P is output to the path memory, but in the present invention, the path metric L and the equalization error E for each surviving path are also output at the same time. The output path metric L and the equalization error E are input to the comparator 3. In the comparator 3, the path metric L corresponding to each state
To obtain the state number S corresponding to the path giving the minimum path metric value. The state number S
, A corresponding value is selected from the equalization error E and is output as the equalization error ε. When FF1 and FB6 are fixed-parameter filters, the equalization error ε is not required. However, when adaptive equalization is performed, the parameters of FF1 and FB6 are sequentially determined using this equalization error ε. Can be changed.

【００２５】パスメモリ４の構成は、従来のＰＲＭＬ方
式におけるパスメモリと基本的に同じである。本実施形
態では、状態遷移図に基づいて初段での値が変更されて
いることと、各状態に対応するデータ列Ｄが、ＦＢ６の
入力として必要とされる時間ステップ分（ｎ個）だけ出
力されていることである。セレクタ５では、これらのデ
ータ列Ｄから状態番号Ｓによって、現時点で最も確から
しい仮判定データ列ｄ０−（ｎ−１）が選択される。The configuration of the path memory 4 is basically the same as that of the conventional PRML system. In the present embodiment, the values at the first stage are changed based on the state transition diagram, and the data sequence D corresponding to each state is output for the time steps (n) required as inputs of the FB 6. That is being done. The selector 5 selects the most probable tentative judgment data string d0- (n-1) at this time from the data string D by the state number S.

【００２６】次に、ＦＢ６は、この仮判定データ列ｄを
もとにＰＲ等化のための補償値ｂを出力する。このとき
仮判定データ列ｄには、検出時点の直前からのデータが
ある。つまり１クロックの遅れしか生じていないため、
ＦＦ１のインパルス応答出力の識別点より後縁部に対し
てＰＲ等化を行なうことが可能となっている。一方、本
発明の検出器の検出データは、上記の仮検出データでは
なく、パスメモリ４の最終段から出力されている。ゆえ
にパスメモリ４を十分長くとり、パスを収束させておけ
ば、最尤判定結果が得られる。Next, the FB 6 outputs a compensation value b for PR equalization based on the tentative decision data sequence d. At this time, the tentative determination data string d includes data from immediately before the detection time. In other words, since only one clock delay has occurred,
PR equalization can be performed on the trailing edge from the discrimination point of the impulse response output of the FF1. On the other hand, the detection data of the detector of the present invention is output from the last stage of the path memory 4 instead of the provisional detection data. Therefore, if the path memory 4 is sufficiently long and the paths are converged, the maximum likelihood determination result can be obtained.

【００２７】本発明において、用いられるＰＲＭＬ方式
は任意である。記録データの”１”を再生波形のダイパ
ルスに対応させてインパルス応答波形を決定し、それに
基づいて状態遷移図を構成すれば、どのようなＰＲＭＬ
方式にも適応できる。例えば、ＰＲＭＬ方式として、上
述したＰＲ４ＭＬの他、ＰＲ（１，−１）ＭＬ、Ｅ（Ex
tended）ＰＲ４ＭＬ、ＥＥ（Extended Extended）ＰＲ
４ＭＬ、ＰＲ（１，１，０，−１，−１）ＭＬの各方式
にも適応できる。In the present invention, the PRML system used is arbitrary. What kind of PRML can be obtained by determining an impulse response waveform by associating “1” of recording data with a dipulse of a reproduction waveform and forming a state transition diagram based on the waveform.
The method can be adapted. For example, PR (1, -1) ML, E (Ex
tended) PR4ML, EE (Extended Extended) PR
4ML and PR (1,1,0, -1, -1) ML can also be applied.

【００２８】また、当然のことながら、ハミング符号を
用いたリードソロモン符号と同様に、ＰＲＭＬ方式を用
いて元のデータ列を示すデータ誤り訂正符号を生成する
データ誤り訂正符号生成器としても、適用できる。Naturally, as in the case of the Reed-Solomon code using the Hamming code, the present invention is also applicable to a data error correction code generator for generating a data error correction code indicating the original data string using the PRML method. it can.

【００２９】[0029]

【実施例】［第１の実施例］実施例として、ＰＲＭＬ方
式にＰＲ４ＭＬを用いた場合について説明する。図４を
用いて、ＰＲ４等化過程を詳しく説明する。図４は、記
録データ"１"に対応する再生波形のＰＲ等化過程を示し
ている（インパルス応答の等化過程）。[First Embodiment] As an embodiment, a case where PR4ML is used in the PRML system will be described. The PR4 equalization process will be described in detail with reference to FIG. FIG. 4 shows a PR equalization process of a reproduced waveform corresponding to the recording data "1" (an impulse response equalization process).

【００３０】図４において、実線波形は、ＦＦ１のイン
パルス応答である。最初に出力値が０から＋１に立ち上
がる点（識別点）から前縁部を０に等化している。正確
には、識別点の値を＋１とし、それ以前をすべて０とす
る等化を行なっている。このとき識別点よりも後縁部に
ついての等化は行われていない。本発明のＦＢ６は、１
クロックの遅れで補償値を出力しているので、識別点の
次時点から補償できる。各時点の矢印が補償量を示して
おり、点線で示されているのがＦＢ６による補償後のＰ
Ｒ４等化波形である。In FIG. 4, the solid waveform is the impulse response of FF1. First, the leading edge is equalized to 0 from the point where the output value rises from 0 to +1 (identification point). To be more precise, equalization is performed in which the value of the discrimination point is set to +1 and all previous values are set to 0. At this time, equalization is not performed on the trailing edge of the identification point. FB6 of the present invention has
Since the compensation value is output with a delay of the clock, compensation can be performed from the next point after the identification point. The arrow at each time point indicates the compensation amount, and the dotted line indicates the P after compensation by FB6.
It is an R4 equalization waveform.

【００３１】ここで、ＦＦ１、および、ＦＢ６の形態は
任意である。ＦＦ１は、再生波形を図４の実線のように
等化できればよいので、アナログフィルタやトランスバ
ーサルフィルタなどが使用可能である。ＦＢ６は、検出
データ列からＰＲ等化のための補償値ｂを出力できれば
良いので、トランスバーサルフィルタやＲＡＭテーブル
を用いることが可能である。Here, the form of FF1 and FB6 is arbitrary. Since the FF 1 only needs to be able to equalize the reproduced waveform as shown by the solid line in FIG. 4, an analog filter, a transversal filter, or the like can be used. Since the FB 6 only needs to be able to output the compensation value b for PR equalization from the detection data string, it is possible to use a transversal filter or a RAM table.

【００３２】メトリック計算器２のメトリック計算は、
図３（ｂ）に示したＰＲ４の状態遷移図に基づいて行な
えばよく、従来のＡＣＳ回路と基本的に同じである。違
いは、各状態に対応する生き残りパスＰ０−３に加え
て、４つの生き残りパスに対応するパスメトリック値Ｌ
０−３と等化誤差Ｅ０−３を出力している点である。The metric calculation of the metric calculator 2 is as follows.
What is necessary is just to perform based on the state transition diagram of PR4 shown in FIG.3 (b), and it is fundamentally the same as the conventional ACS circuit. The difference is that path metric values L corresponding to four surviving paths in addition to surviving paths P0-3 corresponding to each state.
0-3 and the equalization error E0-3.

【００３３】図５に、このパスメトリックＬ０−３から
最も小さいパスメトリックを求め、対応する状態番号Ｓ
と、適応等化のための等化誤差εを求める比較器３の構
成を示す。図５に示す比較器１０は、４つのパスメトリ
ックを比較して最小値を与える状態番号Ｓを出力する。
セレクタ９は、状態番号Ｓをもとに、４つの入力値（等
化誤差Ｅ０−３）からＥｓを等化誤差εとして出力して
いる。FIG. 5 shows that the smallest path metric is obtained from the path metric L0-3, and the corresponding state number S
And a configuration of a comparator 3 for obtaining an equalization error ε for adaptive equalization. The comparator 10 shown in FIG. 5 compares the four path metrics and outputs a state number S that gives the minimum value.
The selector 9 outputs Es as an equalization error ε from four input values (equalization errors E0-3) based on the state number S.

【００３４】図６にパスメモリ４、および、セレクタ５
の構成を示す。パスメモリ４の構成は、従来のＰＲ４Ｍ
Ｌ方式と基本的に同じであり、パスメモリ４には遅延素
子７とセレクタ８とが畳み込み符号のトレリス表現と同
様な配線構成で複数段接続され、最終段の遅延素子７か
ら選択されたセレクタ８から検出データを出力すると共
に、各段の遅延素子からデータ列Ｄを出力する。また、
セレクタ５は各セレクタ９から状態番号Ｓに従って仮判
定データ列ｄ０−（ｎ−１）を出力する構成としてい
る。FIG. 6 shows the path memory 4 and the selector 5
Is shown. The configuration of the path memory 4 is the same as that of the conventional PR4M.
Basically the same as the L method, a delay element 7 and a selector 8 are connected to the path memory 4 in a plurality of stages with the same wiring configuration as the trellis expression of the convolutional code, and the selector selected from the delay element 7 in the last stage 8, and outputs a data string D from the delay elements at each stage. Also,
The selector 5 is configured to output the tentative determination data sequence d0- (n-1) from each selector 9 according to the state number S.

【００３５】ここで、初段の遅延素子７への入力は、状
態遷移図３（ｂ）に基づいて決定されている。また、Ｆ
Ｂ６の入力データ数ｎビットに対応して、初段からｎ段
のデータ列Ｄが外部に出力されている。各段（各時点）
からのデータＤは、状態に対応した４個であり、各状態
の生き残りパスに対応する判定データである。セレクタ
５では、それぞれの時点でのデータを状態番号Ｓによっ
て選択し、現時点で最も確からしい仮判定データ列ｄ０
−（ｎ−１）を出力している。Here, the input to the first-stage delay element 7 is determined based on the state transition diagram 3 (b). Also, F
A data string D from the first stage to the nth stage is output to the outside in accordance with the number n of input data of B6. Each stage (each time)
Are four pieces of data D corresponding to states, and are determination data corresponding to surviving paths in each state. The selector 5 selects the data at each point in time by the state number S, and selects the most probable temporary judgment data string d0 at this point.
− (N−1) is output.

【００３６】最終的な検出データは、パスメモリ４の後
端から出力されている。このときパスメモリ長が、ＦＢ
６の入力データ数よりも長い場合は、図６の構成でよい
が、短い場合は、遅延素子を用いて検出データを保持し
ておき、ＦＢ６に入力する必要がある。The final detection data is output from the rear end of the path memory 4. At this time, if the path memory length is FB
When the input data number is longer than the input data number 6, the configuration shown in FIG. 6 may be used. However, when the input data number is short, it is necessary to hold the detection data using a delay element and input it to the FB 6.

【００３７】以上は、ＰＲ４ＭＬを適応した場合であ
る。ＰＲ（１、−１）に適応した場合は、記録データ
の”１”を、図２（ａ）の波形へ等化する。ＰＲ４ＭＬ
の場合と同様に、最初の立ち上がりから前縁部をＦＦで
等化し、後縁部をＦＢで等化する。メトリック計算器２
は、図３（ａ）の状態遷移図に対応したものを用いる。
状態数は２個であり、２つの生き残りパスから現時点で
最も確からしいパスを選択し、仮判定データ列を求めて
ＦＢフィルタ入力として用いる。The above is the case where PR4ML is applied. When PR (1, -1) is applied, "1" of the recording data is equalized to the waveform of FIG. PR4ML
As in the case of (1), the leading edge is equalized by FF from the first rise, and the trailing edge is equalized by FB. Metric calculator 2
Is used corresponding to the state transition diagram of FIG.
The number of states is two, and the most probable path at the present time is selected from the two surviving paths, and a temporary judgment data sequence is obtained and used as an FB filter input.

【００３８】ＥＰＲ４ＭＬ方式を用いる場合は、記録デ
ータの”１”を図２（ｃ）の波形へ等化する。等化は、
前縁部をＦＦで、後縁部をＦＢによって行う。メトリッ
ク計算器２は、図３（ｃ）の状態遷移図に対応したもの
を用いる。状態数は８個であり、８個の生き残りパスか
らパスメトリックが最小となる現時点で最も確からしい
パスを選択する。この選択されたパスに対応するデータ
列を仮判定データ列としてＦＢフィルタへの入力として
用いる。When the EPR4ML system is used, "1" of the recording data is equalized to the waveform shown in FIG. Equalization is
The leading edge is FF and the trailing edge is FB. As the metric calculator 2, one corresponding to the state transition diagram of FIG. 3C is used. The number of states is eight, and the most probable path at the present time with the minimum path metric is selected from the eight surviving paths. The data string corresponding to the selected path is used as a provisionally determined data string as an input to the FB filter.

【００３９】ＥＥＰＲ４ＭＬ方式を用いる場合は、記録
データの”１”に対するインパルス応答波形が、立ち上
がり位置から”１、２、０、−２、−１”となるように
等化する。それ以外の点ではすべて”０”である。状態
数は１６個となり、１６個のパスから現時点で最も確か
らしい仮判定データ列を求めＦＢに対する入力データ列
として用いる。When the EEPR4ML system is used, the impulse response waveform for the recording data "1" is equalized from the rising position to "1, 2, 0, -2, -1". Otherwise, they are all "0". The number of states becomes 16, and the most probable temporary judgment data string at the present time is obtained from the 16 paths and used as the input data string for the FB.

【００４０】ＰＲ（１、１、０、−１、−１）ＭＬ方式
を用いる場合は、記録データの”１”に対するインパル
ス応答波形が、立ち上がり位置から”１、１、０、−
１、−１”となるように等化する。それ以外の点ではす
べて”０”である。状態数は１６個となり、１６個のパ
スから現時点で最も確からしい仮判定データ列を求めＦ
Ｂに対する入力データ列として用いる。In the case of using the PR (1, 1, 0, -1, -1) ML method, the impulse response waveform corresponding to "1" of the recording data is "1, 1, 0,-" from the rising position.
1, -1 ". All other points are" 0 ". The number of states is 16, and the most probable temporary judgment data string at the present time is obtained from 16 paths.
Used as an input data string for B.

【００４１】（本実施例の動作の説明）図７に、仮判定
データ列決定過程を示す。図７（ａ）は、トレリス線図
の例である。状態番号Ｓ０〜Ｓ３とｉ時点の前のｉ−５
〜ｉ−１に至るトレリス線図で、実線に示す経路でｉ−
３時点まで確立しており、ｉ−２〜ｉまでは選択の可能
性のある線路を実線で示している。ｉ時点での生き残り
パスを示している。このような生き残りパスが求められ
ているとき、パスメモリには、図７（ｂ）のようなデー
タが記録されている。生き残りパスがマージすると、そ
の時点での判定データは、すべて一致する。ここでは、
ｉ−３時点でマージしており、それ以前の検出データは
確定している。現時点での生き残りパスのパスメトリッ
クＬ０−３のうち最小値となったのがＬ１であった場
合、点線枠で囲んだ、状態Ｓ１に対応するデータ列がＦ
Ｂ６への入力として用いられる。以上により、ＤＦＥ
（判別帰還等化器）方式と同様に、１クロックの遅れ
で、フィードバックを掛けることができる。(Explanation of Operation of this Embodiment) FIG. 7 shows a process of determining a provisional judgment data string. FIG. 7A is an example of a trellis diagram. State numbers S0 to S3 and i-5 before time i
To i-1 in a trellis diagram, i-
Lines that have been established up to three points and that can be selected from i-2 to i are indicated by solid lines. The surviving path at the time point i is shown. When such a surviving path is obtained, data as shown in FIG. 7B is recorded in the path memory. When the surviving paths are merged, the judgment data at that time all match. here,
Merging is performed at the point of time i-3, and the detected data before that is determined. If the minimum value among the path metrics L0-3 of the surviving paths at the current time is L1, the data string corresponding to the state S1 surrounded by a dotted frame is F
Used as input to B6. By the above, DFE
Like the (discriminating feedback equalizer) method, feedback can be applied with a delay of one clock.

【００４２】ＰＲ（１，−１）、ＥＰＲ４ＭＬ、ＥＥＰ
Ｒ４ＭＬ、ＰＲ（１，１，０，−１，−１）ＭＬを用い
る場合は、それぞれ状態数が２個、８個、１６個、１６
個になる。ゆえに生き残りパスの数も、２個、８個、１
６個、１６個となり、その中からパスメトリックを比較
して、現時点で最も確からしいパスを選択し、そのパス
に対応するデータ列を仮判定データ列として、ＦＢに対
する入力として用いる。PR (1, -1), EPR4ML, EEP
When R4ML and PR (1,1,0, -1, -1) ML are used, the number of states is 2, 8, 16, and 16, respectively.
Individual. Therefore, the number of surviving paths is 2, 8, 1
The path metrics are compared with the path metrics, and the most probable path at the present time is selected, and a data string corresponding to the path is used as an input to the FB as a temporary determination data string.

【００４３】［第２の実施例］本発明による第２の実施
例について、図８にインパルス応答を積分型にした例を
示して説明する。本実施例による構成は図１と同様であ
り、説明を省略する。ここでは、図４に示したＰＲ４の
積分型の例を示している。図８（ａ）は、記録データに
対するインパルス応答によるダイパルス再生波形に対す
るＰＲ４等化による等化過程を示しており、ＦＦ１で等
化した時点の実線と、ＦＢで等化した時点から点線で示
したインパルス応答波形を示している。[Second Embodiment] A second embodiment of the present invention will be described with reference to FIG. 8 showing an example in which the impulse response is integrated. The configuration according to the present embodiment is the same as that of FIG. 1 and the description is omitted. Here, an example of the integral type of PR4 shown in FIG. 4 is shown. FIG. 8A shows an equalization process by PR4 equalization of a dipulse reproduction waveform by an impulse response to recording data, and is shown by a solid line at the time of equalization by FF1 and a dotted line from the time of equalization by FB. 4 shows an impulse response waveform.

【００４４】また、図８（ｂ）は、ＰＲ４等化による状
態遷移図を示している。ただし、この状態線図に示した
等化基準値には、−１だけオフセットが加えられてい
る。FIG. 8B shows a state transition diagram by PR4 equalization. However, the equalization reference value shown in this state diagram is offset by -1.

【００４５】このようなインパルス応答と状態遷移図に
基づいて、本発明のＰＲＭＬ検出器を構成することもで
きる。一般的には、インパルス応答を任意に決定し状態
遷移図を作成して、本発明の検出器を構成することが可
能である。The PRML detector of the present invention can be constructed based on such an impulse response and a state transition diagram. In general, it is possible to configure the detector of the present invention by arbitrarily determining the impulse response and creating a state transition diagram.

【００４６】変調方式の選択も任意である。（ｄ，ｋ）
制限などによってブランチ数を制限したＰＲＭＬ方式も
状態遷移図の変更によって適応可能である。The selection of the modulation method is arbitrary. (D, k)
The PRML system in which the number of branches is limited by limitation or the like is also applicable by changing the state transition diagram.

【００４７】[0047]

【発明の効果】本発明の効果は、ＰＲＭＬ方式とフィー
ドバックフィルタ（ＤＦＥ）を組み合わせることによっ
て、最尤検出と検出データによるノイズの影響の無いフ
ィードバック補償を行なうことができるため、精度の良
い検出を行なうことができることである。The effect of the present invention is that, by combining the PRML system and the feedback filter (DFE), it is possible to perform maximum likelihood detection and feedback compensation without the influence of noise due to the detected data. What you can do.

【００４８】また、ＦＦ及びＦＢについて、等化誤差ε
を比較器から出力しているので、他の構成と共に、ビタ
ビ復調方式の等化及びフィードバックによるＤＦＥの等
化とが正確に実行され、ノイズの少ないＡＣＳ（加算比
較選択）回路に誤差の発生がなく、データ誤り訂正に正
確な検出データを得ることができる。For FF and FB, the equalization error ε
Is output from the comparator, so that equalization of the Viterbi demodulation method and equalization of the DFE by feedback are performed accurately together with other components, and an error occurs in the ACS (addition comparison selection) circuit with less noise. Thus, accurate detection data can be obtained for data error correction.

【００４９】また、ＰＲＭＬ方式におけるビタビ検出器
のパスメモリに記録された複数のデータ列から、現時点
で最も確からしいデータ列を選択し、仮検出データ列と
してＦＢ（フィードバックフィルタ）に入力し、このＦ
Ｂの検出データと入力データを入力する等化用ＦＦ（フ
ィードフォワードフィルタ）とによって再生波形をＰＲ
等化し、最終的な検出データとして、パスメモリの最終
段で出力することとしているので、ＰＲＭＬ方式の欠点
であったＰＲ等化器に対する負荷増大を軽減し、回路規
模やノイズの増大を軽減し、一方フィードバックフィル
タ（ＤＦＥ）を用いた方法の欠点であった検出データを
限られたクロック内で求める必要がなくなり、ビタビ復
号などの精度の良い検出方法として提供できる。Also, from the plurality of data strings recorded in the path memory of the Viterbi detector in the PRML system, the most probable data string at the present time is selected and input to the FB (feedback filter) as a temporary detection data string. F
The reproduced waveform is PR by the FF (feedforward filter) for inputting the detected data of B and the input data.
Since equalization is performed and the final detection data is output at the final stage of the path memory, an increase in the load on the PR equalizer, which is a drawback of the PRML system, is reduced, and an increase in circuit size and noise is reduced. On the other hand, there is no need to find the detection data within a limited clock, which is a drawback of the method using the feedback filter (DFE), and it can be provided as a highly accurate detection method such as Viterbi decoding.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の検出器の全体構成を示すブロック図で
ある。FIG. 1 is a block diagram showing the overall configuration of a detector according to the present invention.

【図２】本発明における、各ＰＲＭＬ方式に対するイン
パルス応答を示す図である。FIG. 2 is a diagram showing an impulse response to each PRML system in the present invention.

【図３】本発明における、各ＰＲＭＬ方式に対する状態
遷移図である。FIG. 3 is a state transition diagram for each PRML method in the present invention.

【図４】本発明における、ＰＲ４に対する波形等化法を
示す図である。FIG. 4 is a diagram showing a waveform equalization method for PR4 in the present invention.

【図５】図１の比較器３に対して、ＰＲ４を用いた場合
の詳しい構成を示す図である。FIG. 5 is a diagram illustrating a detailed configuration when a PR4 is used for the comparator 3 of FIG. 1;

【図６】図１のパスメモリ４およびセレクタ５に対し
て、ＰＲ４を用いた場合の詳細な構成を示す図である。FIG. 6 is a diagram showing a detailed configuration when PR4 is used for the path memory 4 and the selector 5 in FIG. 1;

【図７】図６のパスメモリ４およびセレクタ５の動作の
例を示す図である。7 is a diagram showing an example of the operation of the path memory 4 and the selector 5 of FIG.

【図８】本発明の実施例の構成における、インパルス応
答波形図と状態遷移図である。FIG. 8 is an impulse response waveform diagram and a state transition diagram in the configuration of the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１ ＦＦ（フィードフォワードフィルタ） ２ ＡＣＳ回路（メトリック計算器） ３ 比較器 ４ パスメモリ ５ セレクタ ６ ＦＢ（フィードバックフィルタ） ７ １ビット遅延素子 ８ セレクタ（２入力、１出力） ９ セレクタ（４入力、１出力） １０ 比較器（最小パスメトリック検出器） ｙ ＦＦ出力 ａ ＰＲ等化波形 ｂ ＦＢ出力 Ｐ 各状態に対する生き残りパス Ｌ 各生き残りパスに対するパスメトリック Ｅ 各生き残りパスに対する等化誤差 Ｄ 各生き残りパスに対する検出データ列 ｄｎ−１ 仮判定データ列（生き残りパスの中で最小パ
スメトリックとなるパスに対応） ｎ ＦＢの入力データ数 ε 等化誤差（仮判定データに対応） Ｓ 選択状態番号（生き残りパスの中で最小パスメトリ
ックとなるパスに対応）REFERENCE SIGNS LIST 1 FF (feedforward filter) 2 ACS circuit (metric calculator) 3 comparator 4 path memory 5 selector 6 FB (feedback filter) 7 1-bit delay element 8 selector (2 inputs, 1 output) 9 selector (4 inputs, 1 Output) 10 Comparator (minimum path metric detector) y FF output a PR equalized waveform b FB output P Surviving path for each state L Path metric for each surviving path E Equalization error for each surviving path D Detection for each surviving path Data sequence dn-1 Temporary decision data sequence (corresponding to the path with the smallest path metric among surviving paths) n Number of input data of FB ε Equalization error (corresponding to temporary decision data) S Selection state number (in surviving path Corresponds to the path with the minimum path metric)

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】 フィードフォワードフィルタと、ＡＣＳ
回路（メトリック計算器）、パスメモリとから構成され
るＰＲＭＬ（Partial Response Maximum Likelihood：
部分応答最尤）検出器において、 各状態への生き残りパスの中からパスメトリックが最小
値となるパスを求める比較器と、該最小パスメトリック
を与えるパスに対応する前記パスメモリのデータ列を選
択するセレクタと、該セレクタの出力データ列をもとに
ＰＲ等化のための補償量を求めるフィードバックフィル
タを有し、前記パスメモリに記録されているすべての生
き残りパスから前記最小パスメトリックを与えるパスを
選択し、該パスに対応するデータ列を前記パスメモリか
ら選択して、前記フィードバックフィルタへの入力と
し、前記フィードフォワードフィルタによってインパル
ス応答の前縁部が等化された波形の後縁部に対して補償
を行い、ＰＲ等化を行なうことを特徴とするＰＲＭＬ検
出器。1. A feed forward filter and an ACS
PRML (Partial Response Maximum Likelihood :) comprising a circuit (metric calculator) and a path memory
A partial response maximum likelihood detector, a comparator for obtaining a path having a minimum path metric from the surviving paths to each state, and selecting a data string of the path memory corresponding to the path providing the minimum path metric And a feedback filter for obtaining a compensation amount for PR equalization based on an output data sequence of the selector, and a path that gives the minimum path metric from all surviving paths recorded in the path memory. And selecting a data string corresponding to the path from the path memory as an input to the feedback filter, and a trailing edge of a waveform in which a leading edge of an impulse response is equalized by the feedforward filter. A PRML detector for compensating for and performing PR equalization. 【請求項２】 請求項１に記載のＰＲＭＬ検出器におい
て、ＰＲＭＬ方式としてＰＲ（１，−１）ＭＬを用いる
ことを特徴とするＰＲＭＬ検出器。2. The PRML detector according to claim 1, wherein PR (1, -1) ML is used as a PRML system. 【請求項３】 請求項１に記載のＰＲＭＬ検出器におい
て、ＰＲＭＬ方式としてＰＲ４ＭＬを用いることを特徴
とするＰＲＭＬ検出器。3. The PRML detector according to claim 1, wherein PR4ML is used as a PRML system. 【請求項４】 請求項１に記載のＰＲＭＬ検出器におい
て、ＰＲＭＬ方式としてＥ（Extended）ＰＲ４ＭＬを用
いることを特徴とするＰＲＭＬ検出器。4. The PRML detector according to claim 1, wherein E (Extended) PR4ML is used as a PRML system. 【請求項５】 請求項１に記載のＰＲＭＬ検出器におい
て、ＰＲＭＬ方式としてＥＥＰＲ４ＭＬを用いることを
特徴とするＰＲＭＬ検出器。5. The PRML detector according to claim 1, wherein EEPR4ML is used as a PRML system. 【請求項６】 請求項１に記載のＰＲＭＬ検出器におい
て、ＰＲＭＬ方式としてＰＲ（１，１，０，−１，−
１）ＭＬを用いることを特徴とするＰＲＭＬ検出器。6. The PRML detector according to claim 1, wherein PR (1, 1, 0, −1, −
1) A PRML detector using ML. 【請求項７】 請求項１に記載のＰＲＭＬ検出器におい
て、前記各生き残りパスに対応する等化誤差の中から、
前記最小パスメトリックとなるパスに対応する等化誤差
を選択するセレクタを有し、選択された前記等化誤差を
用いて前記フィードフォワードフィルタ、および、前記
フィードバックフィルタの適応等化を行なうことを特徴
とするＰＲＭＬ検出器。7. The PRML detector according to claim 1, wherein the equalization error corresponding to each surviving path is selected from the following:
A selector for selecting an equalization error corresponding to a path serving as the minimum path metric, wherein the feedforward filter and the feedback filter are adaptively equalized using the selected equalization error. PRML detector. 【請求項８】 請求項７に記載のＰＲＭＬ検出器におい
て、ＰＲＭＬ方式としてＰＲ（１，−１）ＭＬを用いる
ことを特徴とするＰＲＭＬ検出器。8. The PRML detector according to claim 7, wherein PR (1, -1) ML is used as a PRML system. 【請求項９】 請求項７に記載のＰＲＭＬ検出器におい
て、ＰＲＭＬ方式としてＰＲ４ＭＬを用いることを特徴
とするＰＲＭＬ検出器。9. The PRML detector according to claim 7, wherein PR4ML is used as a PRML system. 【請求項１０】 請求項７に記載のＰＲＭＬ検出器にお
いて、ＰＲＭＬ方式としてＥ（Extended）ＰＲ４ＭＬを
用いることを特徴とするＰＲＭＬ検出器。10. The PRML detector according to claim 7, wherein E (Extended) PR4ML is used as a PRML system. 【請求項１１】 請求項７に記載のＰＲＭＬ検出器にお
いて、ＰＲＭＬ方式としてＥＥＰＲ４ＭＬを用いること
を特徴とするＰＲＭＬ検出器。11. The PRML detector according to claim 7, wherein EEPR4ML is used as a PRML system. 【請求項１２】 請求項７に記載のＰＲＭＬ検出器にお
いて、ＰＲＭＬ方式としてＰＲ（１，１，０，−１，−
１）ＭＬを用いることを特徴とするＰＲＭＬ検出器。12. The PRML detector according to claim 7, wherein PR (1, 1, 0, −1, −
1) A PRML detector using ML. 【請求項１３】 フィードフォワードフィルタと、ＡＣ
Ｓ回路（メトリック計算器）、パスメモリとから構成さ
れるＰＲＭＬ（Partial Response Maximum Likelihoo
d：部分応答最尤）検出器を用いたデータ誤り訂正符号
生成器において、 再生波形を等化誤差εを用いてフィードフォワードで等
化する前記フィードフォワードフィルタと、該フィード
フォワード等化器の出力ｙとフィードバック等化器の出
力ｂとを加算する加算器と、該加算器の出力ａを入力し
て加算・比較・選択機能で原データを推定する前記メト
リック計算機と、該メトリック計算機からのパスメトリ
ックＬと等化誤差Ｅを受けてパスに対応する状態番号Ｓ
と前記等化誤差εを出力する比較器と、前記メトリック
計算機からの生き残りパスＰを記憶する前記パスメモリ
と、該パスメモリからのデータ列Ｄから前記状態番号Ｓ
に基づいて現時点で最も確からしい仮判定データ列ｄを
選択出力するセレクタと、前記仮判定データ列ｄを元に
前記等化誤差εに従った部分応答等化のための補償値ｂ
を求める前記フィードバック等化器とからなり、前記パ
スメモリの前記生き残りパスＰの最終段から検出データ
を出力することを特徴とするデータ誤り訂正符号生成
器。13. A feedforward filter, comprising:
PRML (Partial Response Maximum Likelihoo) composed of S circuit (metric calculator) and path memory
d: a data error correction code generator using a partial response maximum likelihood detector, the feedforward filter for equalizing a reproduced waveform by feedforward using an equalization error ε, and an output of the feedforward equalizer. an adder for adding y to the output b of the feedback equalizer, the metric calculator for inputting the output a of the adder and estimating the original data by an addition / comparison / selection function, and a path from the metric calculator. State number S corresponding to path after receiving metric L and equalization error E
And a comparator for outputting the equalization error ε, the path memory for storing the surviving path P from the metric calculator, and the state number S from the data string D from the path memory.
And a selector for selecting and outputting the most probable tentative decision data sequence d at this time, and a compensation value b for partial response equalization according to the equalization error ε based on the tentative decision data sequence d.
A data error correction code generator that outputs detection data from the last stage of the surviving path P of the path memory.