JP2000150415A - Formation of contact of semiconductor device - Google Patents
Formation of contact of semiconductor deviceInfo
- Publication number
- JP2000150415A JP2000150415A JP10325550A JP32555098A JP2000150415A JP 2000150415 A JP2000150415 A JP 2000150415A JP 10325550 A JP10325550 A JP 10325550A JP 32555098 A JP32555098 A JP 32555098A JP 2000150415 A JP2000150415 A JP 2000150415A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- contact
- forming
- temperature
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置のコン
タクト形成方法に関し、特にアスペクト比が高いコンタ
クトを形成する半導体装置のコンタクト形成方法に関す
る。The present invention relates to a method for forming a contact in a semiconductor device, and more particularly to a method for forming a contact in a semiconductor device for forming a contact having a high aspect ratio.
【０００２】[0002]
【従来の技術】近時、デバイスの高集積化にともない、
半導体基板表面に垂直でかつアスペクト比が高いコンタ
クトの形成が重要課題となっている。2. Description of the Related Art Recently, with the increasing integration of devices,
The formation of contacts perpendicular to the semiconductor substrate surface and having a high aspect ratio has become an important issue.
【０００３】従来、コンタクトエッチングを行う場合に
は、ステ−ジ温度を一定にして行う。この時、採用する
ステ−ジ温度によりエッチングの進行を抑制するデポジ
ションの付着位置が変化し最終的なコンタクト形状に強
い影響を与えることが、実験事実により知られている。
図２（ａ）は、ステ−ジ温度が−２０℃でコンタクトを
エッチングした時の初期状態を示す断面図であり、
（ｂ）は、（ａ）のコンタクトのエッチングの終了状態
を示す断面図である。図３（ａ）は、ステ−ジ温度が０
℃でコンタクトをエッチングした時の初期状態を示す断
面図であり、（ｂ）は、（ａ）のコンタクトのエッチン
グの終了状態を示す断面図である。Conventionally, contact etching is performed at a constant stage temperature. At this time, it is known from the experimental results that the deposition position for suppressing the progress of etching changes depending on the stage temperature to be employed, which has a strong influence on the final contact shape.
FIG. 2A is a cross-sectional view illustrating an initial state when a contact is etched at a stage temperature of −20 ° C.
FIG. 2B is a cross-sectional view showing a state where the etching of the contact in FIG. FIG. 3A shows that the stage temperature is 0.
It is sectional drawing which shows the initial state when a contact is etched at ° C, and (b) is sectional drawing which shows the completion state of the etching of the contact of (a).
【０００４】図２（ａ）に示すように、半導体装置１０
０にコンタクトを形成する場合について説明する。先
ず、半導体基板１０１上に酸化膜１０２を形成する。更
に、その上にフォトレジスト膜１０３を形成する。この
フォトレジスト膜１０３をフォトリソグラフィ法により
パターニングし、コンタクト１０４を形成する位置を開
口して、フォトレジスト膜１０３をマスクにしてコンタ
クト１０４を形成する。[0004] As shown in FIG.
A case where a contact is formed at 0 will be described. First, an oxide film 102 is formed on a semiconductor substrate 101. Further, a photoresist film 103 is formed thereon. The photoresist film 103 is patterned by a photolithography method, openings are formed at positions where the contacts 104 are to be formed, and the contacts 104 are formed using the photoresist film 103 as a mask.
【０００５】このコンタクト１０４を開口するために、
ステ−ジ温度を−２０℃としてエッチングした場合につ
いて説明する。なお、このとき半導体基板１０１は約４
５℃である。半導体基板１０１が載置されたステージ
（図示せず）の温度が−２０℃と室温より比較的低い場
合には、コンタクト１０４へのデポジション１０５の付
着確率が増大し、付着量は増大する。このため、コンタ
クト１０４の上部にデポジション１０５が堆積しやすく
なる。一方、コンタクト１０４の側壁１０４ｂへのデポ
ジション１０５の付着確率が低下して、デポジション１
０６の付着量が低下する。図２（ｂ）に示すように、半
導体基板１０１までコンタクト１０４は開口するものの
斜め方向から入射してくるイオンにより、側壁１０４ｂ
がエッチングされて最終形状は側壁１０４ｂの一部がボ
−イング１０６になる。In order to open the contact 104,
A case where etching is performed at a stage temperature of −20 ° C. will be described. At this time, the semiconductor substrate 101 is about 4
5 ° C. When the temperature of the stage (not shown) on which the semiconductor substrate 101 is mounted is −20 ° C., which is relatively lower than room temperature, the probability of adhesion of the deposition 105 to the contact 104 increases, and the amount of adhesion increases. Therefore, the deposition 105 is easily deposited on the contact 104. On the other hand, the probability of adhesion of the deposition 105 to the side wall 104b of the contact 104 decreases, and the deposition 1
06 decreases. As shown in FIG. 2B, the contact 104 is opened up to the semiconductor substrate 101, but the side wall 104b is formed by ions entering from an oblique direction.
Is etched so that a part of the side wall 104b becomes a boring 106 in the final shape.
【０００６】また、図３（ａ）に示すように、半導体装
置１００にコンタクトを形成する場合について説明す
る。先ず、半導体基板１０１上に酸化膜１０２を形成す
る。更に、その上にフォトレジスト膜１０３を形成す
る。このフォトレジスト膜１０３をフォトリソグラフィ
法によりパターニングし、コンタクト１０４を形成する
位置を開口して、フォトレジスト膜１０３をマスクにし
てコンタクト１０４を形成する。A case where a contact is formed in the semiconductor device 100 as shown in FIG. First, an oxide film 102 is formed on a semiconductor substrate 101. Further, a photoresist film 103 is formed thereon. The photoresist film 103 is patterned by a photolithography method, openings are formed at positions where the contacts 104 are to be formed, and the contacts 104 are formed using the photoresist film 103 as a mask.
【０００７】次に、このコンタクト１０４を開口するた
めに、ステ−ジ温度を０℃としてエッチングした場合に
ついて説明する。なお、このとき半導体基板１０１は約
６５℃である。半導体基板１０１が載置されたステージ
（図示せず）の温度が室温に近い場合には、コンタクト
１０４へデポジション１０５が付着する確率は低下し、
デポジション１０６は、比較的コンタクト１０４の底部
１０４ａに堆積する。また、デポジション１０６が側壁
１０４ｂへ堆積する量も増大する。これにより、図３
（ｂ）に示すように、斜めに入射するイオンから側壁１
０４ｂは保護されて側壁１０４ｂのエッチングは進行し
なくなる。しかし、コンタクト１０４の底部１０４ａへ
のデポジション１０５の付着量も増大するため、図３
（ｂ）に示すように、エッチングは、目的の深さまで到
達する前に酸化膜１０２の途中で停止してしまい、エッ
チング停止の状態になる。即ち、最終的には、垂直なコ
ンタクトが酸化膜１０２の途中で停止した状態になる。Next, a description will be given of a case where etching is performed at a stage temperature of 0 ° C. in order to open the contact 104. At this time, the temperature of the semiconductor substrate 101 is about 65 ° C. When the temperature of the stage (not shown) on which the semiconductor substrate 101 is mounted is close to room temperature, the probability that the deposition 105 adheres to the contact 104 decreases,
The deposition 106 is relatively deposited on the bottom 104 a of the contact 104. Further, the amount of the deposition 106 deposited on the side wall 104b also increases. As a result, FIG.
As shown in (b), the side wall 1 is removed from the obliquely incident ions.
04b is protected and the etching of the side wall 104b does not proceed. However, since the amount of deposition 105 attached to the bottom 104a of the contact 104 also increases, FIG.
As shown in (b), the etching is stopped in the middle of the oxide film 102 before reaching the target depth, and the etching is stopped. That is, the vertical contact is finally stopped in the middle of the oxide film 102.
【０００８】[0008]
【発明が解決しようとする課題】しかし、上述のように
温度一定の条件下で、半導体基板１０１表面に垂直でか
つアスペクト比が高いコンタクトを加工する場合におい
て、コンタクト１０４の底部１０４ａのエッチングが半
導体基板１０１方向へ進行しやすい(以下、抜け性が良
いという。)場合には、その形状はボ−イング１０６に
なりやすいという問題点がある。However, when a contact perpendicular to the surface of the semiconductor substrate 101 and having a high aspect ratio is processed under a constant temperature condition as described above, the etching of the bottom 104a of the contact 104 is performed by the semiconductor. In the case where it easily advances in the direction of the substrate 101 (hereinafter referred to as good removability), there is a problem that the shape tends to become the boring 106.
【０００９】また、形状が半導体基板１０１表面に垂直
なコンタクトを形成しようとすれば、コンタクト底部１
０４ａへのデポジション１０５も増大するため、図３
（ｂ）に示すように、エッチングは、目的の深さまで到
達する前に酸化膜１０２の途中で停止してしまうエッチ
ング停止を生じるという問題点がある。If an attempt is made to form a contact perpendicular to the surface of the semiconductor substrate 101, the contact bottom 1
Because the deposition 105 on the 04a also increases,
As shown in FIG. 2B, the etching has a problem that the etching stops in the middle of the oxide film 102 before reaching the target depth.
【００１０】更に、このように、コンタクト１０４の抜
け性と垂直形状は、抜け性を満足させようとすれば、コ
ンタクト１０４の形状がボーイング１０６になり垂直形
状が得られず、一方、コンタクト１０４の形状を垂直に
しようとすれば抜け性が悪くなるという関係にあり、そ
の両立は極めて困難であるという問題点がある。Further, as described above, if the detachability and the vertical shape of the contact 104 are intended to satisfy the detachability, the contact 104 becomes the bowing 106 and the vertical shape cannot be obtained. There is a problem in that if the shape is made vertical, the removability deteriorates, and it is extremely difficult to achieve both.
【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、基板に垂直でアスペクト比が高いコンタク
トを加工する場合であっても、抜け性とボ−イング形状
の双方を同時に達成可能な半導体装置のコンタクト形成
方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of such a problem, and can achieve both the removability and the boring shape at the same time even when processing a contact which is perpendicular to the substrate and has a high aspect ratio. It is an object of the present invention to provide a method for forming a contact of a semiconductor device.
【００１２】[0012]
【課題を解決するための手段】本願第１発明に係る半導
体装置のコンタクト形成方法は、半導体基板の表面上に
酸化膜を形成する工程と、フォトリソグラフィにより前
記酸化膜のコンタクト形成予定領域をエッチングしてコ
ンタクトを途中まで形成する第１エッチング工程と、前
記第１エッチング工程よりも低い温度で前記酸化膜を更
にエッチングしてコンタクトを形成する第２エッチング
工程と、を有することを特徴とする。According to a first aspect of the present invention, there is provided a method of forming a contact in a semiconductor device, comprising the steps of: forming an oxide film on a surface of a semiconductor substrate; and etching a contact formation region of the oxide film by photolithography. A first etching step of forming a contact halfway, and a second etching step of further etching the oxide film at a lower temperature than the first etching step to form a contact.
【００１３】更に、本発明においては、前記第１エッチ
ング工程は、前記半導体基板を載置するステージの温度
を０℃に保持してエッチングし、前記第２エッチング工
程は、前記半導体基板を載置するステージの温度を−２
０℃に保持してエッチングすることが好ましい。Further, in the present invention, in the first etching step, etching is performed while maintaining a temperature of a stage on which the semiconductor substrate is mounted at 0 ° C., and in the second etching step, the semiconductor substrate is mounted. The stage temperature to
It is preferable to perform etching while maintaining the temperature at 0 ° C.
【００１４】本願第２発明に係る半導体装置のコンタク
ト形成方法は、半導体基板の表面上に酸化膜を形成する
工程と、フォトリソグラフィにより前記酸化膜のコンタ
クト形成予定領域をエッチングしてコンタクトを途中ま
で形成する第１エッチング工程と、前記第１エッチング
工程よりも低い温度で前記酸化膜を更にエッチングして
コンタクトを途中まで形成する第２エッチング工程と、
前記第２エッチング工程よりも低い温度で前記酸化膜を
更にエッチングしてコンタクトを形成する第３エッチン
グ工程と、を有することを特徴とする。According to a second aspect of the present invention, there is provided a method for forming a contact in a semiconductor device, comprising the steps of: forming an oxide film on a surface of a semiconductor substrate; A first etching step of forming; a second etching step of further etching the oxide film at a lower temperature than the first etching step to form a contact halfway;
A third etching step of forming a contact by further etching the oxide film at a lower temperature than the second etching step.
【００１５】本発明においては、前記第１エッチング工
程乃至第３エッチング工程は、夫々別のエッチングチャ
ンバ内で行うことが好ましい。In the present invention, the first to third etching steps are preferably performed in separate etching chambers.
【００１６】本発明においては、前記エッチングチャン
バは、冷凍機により温度を制御していることが好まし
い。In the present invention, the temperature of the etching chamber is preferably controlled by a refrigerator.
【００１７】本発明においては、エッチング温度を変化
させて、エッチングすることにより、開口に堆積するデ
ポジションの堆積量と堆積位置を任意に制御することが
できるため、半導体基板表面に垂直な形状を有するコン
タクトを形成することができる。In the present invention, since the amount and position of deposition deposited in the opening can be arbitrarily controlled by changing the etching temperature and performing etching, the shape perpendicular to the surface of the semiconductor substrate is formed. Can be formed.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施例に係る半導
体装置のコンタクト形成方法について、添付の図面を参
照して具体的に説明する。図１（ａ）本発明の実施例に
係る第１エッチング工程を示す断面図であり、（ｂ）
は、第１エッチング工程に続く、第２エッチング工程を
示す断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for forming a contact of a semiconductor device according to an embodiment of the present invention will be specifically described below with reference to the accompanying drawings. FIG. 1A is a cross-sectional view illustrating a first etching step according to an embodiment of the present invention, and FIG.
FIG. 4 is a cross-sectional view showing a second etching step following the first etching step.
【００１９】本実施例のコンタクトを有する半導体装置
１において、アスペクト比が高いコンタクト５は、エッ
チングチャンバ（図示せず）を２つ使用して形成する。In the semiconductor device 1 having the contact according to the present embodiment, the contact 5 having a high aspect ratio is formed using two etching chambers (not shown).
【００２０】先ず、図１（ａ）に示すように、半導体基
板２上に酸化膜３を形成する。更に、その上にフォトレ
ジスト膜４を形成する。このフォトレジスト膜４をフォ
トリソグラフィ法によりパターニングし、コンタクト５
を形成する位置を開口して、フォトレジスト膜４をマス
クにしてコンタクト５を形成する。例えば、半導体基板
２をステージ（図示せず）に載置してステ−ジ温度が０
℃のエッチングチャンバＡ（図示せず）を使用してコン
タクト５の開口形成を開始する。コンタクト５となる位
置をエッチングし始めると、コンタクト５の内周面にデ
ポジション６が堆積する。更に、エッチングを進行させ
てボ−イング形状の原因となる斜めに入射するイオンが
到達する位置より深い位置までコンタクト５のエッチン
グを行う。ここで、一旦エッチングを停止する。このと
き、エッチングの進行を抑制するデポジションはコンタ
クト内周面の全面に堆積する。なお、コンタクト５の底
部５ａは、酸化膜３の膜厚方向の途中にある。First, an oxide film 3 is formed on a semiconductor substrate 2 as shown in FIG. Further, a photoresist film 4 is formed thereon. This photoresist film 4 is patterned by a photolithography method to form a contact 5
The contact 5 is formed using the photoresist film 4 as a mask. For example, the semiconductor substrate 2 is placed on a stage (not shown) and the stage temperature is set to zero.
The formation of the opening of the contact 5 is started using the etching chamber A (not shown) at a temperature of ° C. When the position to be the contact 5 starts to be etched, a deposition 6 is deposited on the inner peripheral surface of the contact 5. Further, the contact 5 is etched to a position deeper than a position where the obliquely incident ions which cause the boring shape reach by advancing the etching. Here, the etching is temporarily stopped. At this time, the deposition for suppressing the progress of the etching is deposited on the entire inner peripheral surface of the contact. The bottom 5a of the contact 5 is located in the middle of the oxide film 3 in the thickness direction.
【００２１】次に、図１（ｂ）に示すように、半導体基
板２をエッチングチャンバＢ（図示せず）に移動させ
る。このエッチングチャンバＢは、半導体基板２を載置
するステージ（図示せず）の温度が、例えば、−２０℃
とエッチングチャンバＡよりも低い温度に保持されてい
る。このエッチングチャンバＢを使用してコンタクト５
にエッチングを図１（ａ）に示すように、コンタクト５
を途中まで形成した状態から継続して行う。この時、デ
ポジション６は、コンタクト５の側壁５ｂに多く堆積す
る。このため、コンタクト５の底部５ａへのデポジショ
ン６の付着量は低下するためコンタクト５におけるエッ
チングが進行しやすくなる。そして、酸化膜３を貫通
し、半導体基板２にまで到達するアスペクト比が高いコ
ンタクト５が形成される。Next, as shown in FIG. 1B, the semiconductor substrate 2 is moved to an etching chamber B (not shown). The temperature of a stage (not shown) on which the semiconductor substrate 2 is mounted is, for example, −20 ° C.
And lower than the etching chamber A. Contact 5 using this etching chamber B
The contact 5 is then etched as shown in FIG.
Is performed continuously from the state in which is formed halfway. At this time, a large amount of the deposition 6 is deposited on the side wall 5 b of the contact 5. For this reason, the amount of the deposition 6 attached to the bottom 5a of the contact 5 is reduced, so that the etching at the contact 5 proceeds easily. Then, a contact 5 having a high aspect ratio and penetrating the oxide film 3 and reaching the semiconductor substrate 2 is formed.
【００２２】このように、コンタクト５の開口状態に応
じて、ステージが異なる温度に保持されたエッチングチ
ャンバに半導体基板２を移動させて、エッチング温度を
段階的に変化させることにより、デポジション６の堆積
位置及び堆積量を変化させることができる。従って、ボ
ーイング及びエッチング停止の発生を防止してエッチン
グを進行させることができ、半導体基板２に垂直でアス
ペクト比が高いコンタクト５を形成することができる。
即ち、コンタクト５の開口の進行状況に合わせてステ−
ジ温度を変化させることにより、デポジション６の堆積
量と堆積位置を任意に制御でき、半導体基板２に垂直の
形状を有しアスペクト比が高いコンタクトを形成するこ
とができる。As described above, the semiconductor substrate 2 is moved to the etching chamber in which the stage is maintained at a different temperature in accordance with the opening state of the contact 5, and the etching temperature is changed stepwise, whereby the deposition 6 The deposition position and the deposition amount can be changed. Therefore, the etching can proceed while preventing the occurrence of bowing and etching stop, and the contact 5 having a high aspect ratio perpendicular to the semiconductor substrate 2 can be formed.
That is, the state is adjusted according to the progress of the opening of the contact 5.
By changing the temperature, the amount and position of the deposition 6 can be arbitrarily controlled, and a contact having a shape perpendicular to the semiconductor substrate 2 and having a high aspect ratio can be formed.
【００２３】本実施例においては、エッチングを第１エ
ッチング工程と第２エッチング工程とエッチングの進行
状況に応じて段階的に分けたが、本発明は、特にこれに
限定されるものではなく、エッチングの工程を進行状況
に応じて複数工程に分割することができる。例えば、３
工程又はそれ以上の工程に分割してエッチングを行うこ
とができる。これにより、各ステ−ジ温度を更に細かく
設定することができ、より確実なコンタクト５の形状制
御が可能となる。また、この場合には、工程毎に、夫々
別のエッチングチャンバに換えることができると共に、
コンタミネーションの混入等を防止することができる。In the present embodiment, the etching is divided stepwise according to the first etching step, the second etching step, and the progress of the etching. However, the present invention is not particularly limited to this. Can be divided into a plurality of steps according to the progress. For example, 3
The etching can be divided into steps or more steps. Thereby, each stage temperature can be set more finely, and the shape of the contact 5 can be more reliably controlled. In this case, each process can be replaced with a different etching chamber.
Contamination and the like can be prevented.
【００２４】また、本実施例においては、エッチングを
行う場合に、同一のエッチングチャンバを使用すること
により、ステ−ジの温度制御を行っているチラ−(サ−
キュレ−タ)の温度をエッチング時間の進行と共に、変
化させてエッチングを行うこともできる。これにより、
連続的に温度制御が可能になり、確実な形状制御が可能
になる。In this embodiment, when performing etching, the same etching chamber is used to control the temperature of the stage.
The etching can also be performed by changing the temperature of the curator as the etching time progresses. This allows
Temperature control can be performed continuously, and reliable shape control can be performed.
【００２５】更に、本実施例においては、各エッチング
チャンバに設けられている半導体基板２を載置するため
のステージの温度を制御可能にし、例えば、冷凍機又は
チラ−(サ−キュレ−タ)を使用して、ステージ温度をエ
ッチング時間の進行と共に、変化させてエッチングを行
うこともできる。これにより、デバイスの構造にあわせ
てよりフレキシブルなコンタクトのエッチング加工が可
能になる。また、このように、同一のチャンバ内でステ
ージ温度を変化させるように構成すれば、コンタミネー
ションの発生等の虞を回避することができる。Further, in this embodiment, the temperature of the stage for mounting the semiconductor substrate 2 provided in each etching chamber can be controlled, for example, a refrigerator or a chiller (circulator). Can be used to change the stage temperature as the etching time progresses. This allows for more flexible contact etching in accordance with the device structure. In addition, if the stage temperature is changed in the same chamber as described above, it is possible to avoid the risk of contamination or the like.
【００２６】[0026]
【発明の効果】以上詳述したように本発明においては、
エッチング温度を制御することにより、コンタクトに形
成されるデポジションの堆積量と堆積位置を任意に制御
することができるため、基板に垂直でアスペクト比が高
いコンタクトを容易に形成することができる。As described in detail above, in the present invention,
By controlling the etching temperature, it is possible to arbitrarily control the deposition amount and the deposition position of the deposition formed on the contact, so that a contact perpendicular to the substrate and having a high aspect ratio can be easily formed.
【図１】（ａ）は、本発明の実施例に係る第１エッチン
グ工程を示す断面図であり、（ｂ）は、第１エッチング
工程に続く、第２エッチング工程を示す断面図である。FIG. 1A is a cross-sectional view showing a first etching step according to an embodiment of the present invention, and FIG. 1B is a cross-sectional view showing a second etching step following the first etching step.
【図２】（ａ）は、従来のステ−ジ温度が−２０℃でコ
ンタクトのエッチングしたときの初期状態を示す断面図
であり、（ｂ）は、（ａ）のコンタクトのエッチングの
終了状態を示す断面図である。FIG. 2A is a cross-sectional view showing an initial state when a contact is etched at a conventional stage temperature of −20 ° C., and FIG. 2B is a state in which the contact etching of FIG. FIG.
【図３】（ａ）は、従来のステ−ジ温度が０℃でコンタ
クトのエッチングをしたときの初期状態を示す断面図で
あり、（ｂ）は、（ａ）のコンタクトのエッチングの終
了状態を示す断面図である。FIG. 3A is a cross-sectional view showing an initial state when a contact is etched at a conventional stage temperature of 0 ° C., and FIG. 3B is a state in which the contact etching of FIG. FIG.
１、１００；半導体装置 ２、１０１；半導体基板 ３、１０２；酸化膜 ４、１０３；フォトレジスト膜 ５、１０４；コンタクト ５ａ、１０４ａ；底部 ５ｂ、１０４ｂ；側壁 ６、１０５；デポジション １０６；ボーイング 1, 100; semiconductor device 2, 101; semiconductor substrate 3, 102; oxide film 4, 103; photoresist film 5, 104; contact 5a, 104a; bottom 5b, 104b;
Claims (7)
工程と、フォトリソグラフィにより前記酸化膜のコンタ
クト形成予定領域をエッチングしてコンタクトを途中ま
で形成する第１エッチング工程と、前記第１エッチング
工程よりも低い温度で前記酸化膜を更にエッチングして
コンタクトを形成する第２エッチング工程と、を有する
ことを特徴とする半導体装置のコンタクト形成方法。A step of forming an oxide film on a surface of a semiconductor substrate; a first etching step of forming a contact halfway by etching a contact formation region of the oxide film by photolithography; A second etching step of forming a contact by further etching the oxide film at a lower temperature than the step.
程とは、同一のエッチングチャンバ内で行うことを特徴
とする請求項１に記載の半導体装置のコンタクト形成方
法。2. The method according to claim 1, wherein the first and second etching steps are performed in the same etching chamber.
程とは、別のエッチングチャンバ内で行うことを特徴と
する請求項１に記載の半導体装置のコンタクト形成方
法。3. The method according to claim 1, wherein the first and second etching steps are performed in different etching chambers.
基板を載置するステージの温度を０℃に保持してエッチ
ングし、前記第２エッチング工程は、前記半導体基板を
載置するステージの温度を−２０℃に保持してエッチン
グすることを特徴とする請求項１乃至３のいずれか１項
に記載の半導体装置のコンタクト形成方法。4. The first etching step includes etching while maintaining a temperature of a stage on which the semiconductor substrate is mounted at 0 ° C., and the second etching step includes reducing a temperature of a stage on which the semiconductor substrate is mounted. 4. The method for forming a contact of a semiconductor device according to claim 1, wherein etching is performed while maintaining the temperature at -20.degree.
工程と、フォトリソグラフィにより前記酸化膜のコンタ
クト形成予定領域をエッチングしてコンタクトを途中ま
で形成する第１エッチング工程と、前記第１エッチング
工程よりも低い温度で前記酸化膜を更にエッチングして
コンタクトを途中まで形成する第２エッチング工程と、
前記第２エッチング工程よりも低い温度で前記酸化膜を
更にエッチングしてコンタクトを形成する第３エッチン
グ工程と、を有することを特徴とする半導体装置のコン
タクト形成方法。5. A step of forming an oxide film on a surface of a semiconductor substrate, a first etching step of etching a contact formation planned region of the oxide film by photolithography to form a contact halfway, and the first etching A second etching step of further etching the oxide film at a lower temperature than the step to form a contact halfway;
A third etching step of forming a contact by further etching the oxide film at a lower temperature than the second etching step.
ング工程は、夫々別のエッチングチャンバ内で行うこと
を特徴とする請求項５に記載の半導体装置のコンタクト
形成方法。6. The method according to claim 5, wherein the first to third etching steps are performed in separate etching chambers.
り温度を制御していることを特徴とする請求項２、３又
は６のいずれか１項に記載の半導体装置のコンタクト形
成方法。7. The method for forming a contact of a semiconductor device according to claim 2, wherein the temperature of the etching chamber is controlled by a refrigerator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10325550A JP2000150415A (en) | 1998-11-16 | 1998-11-16 | Formation of contact of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10325550A JP2000150415A (en) | 1998-11-16 | 1998-11-16 | Formation of contact of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000150415A true JP2000150415A (en) | 2000-05-30 |
Family
ID=18178154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10325550A Pending JP2000150415A (en) | 1998-11-16 | 1998-11-16 | Formation of contact of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000150415A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434710B1 (en) * | 2002-09-19 | 2004-06-07 | 주식회사 하이닉스반도체 | Method for forming via hole of semiconductor device |
| JP2009267432A (en) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | Production process of semiconductor integrated circuit device |
| JP2013529838A (en) * | 2010-06-11 | 2013-07-22 | 東京エレクトロン株式会社 | Method for selectively etching insulating laminates for metal interconnects |
| US8519514B2 (en) | 2009-10-09 | 2013-08-27 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
| JP2013541842A (en) * | 2010-09-15 | 2013-11-14 | ラム リサーチ コーポレーション | Method for controlling the flux and deposition of plasma components during semiconductor manufacture and apparatus for realizing the same |
| JP2016115719A (en) * | 2014-12-11 | 2016-06-23 | 東京エレクトロン株式会社 | Plasma etching method |
-
1998
- 1998-11-16 JP JP10325550A patent/JP2000150415A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434710B1 (en) * | 2002-09-19 | 2004-06-07 | 주식회사 하이닉스반도체 | Method for forming via hole of semiconductor device |
| JP2009267432A (en) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | Production process of semiconductor integrated circuit device |
| US8519514B2 (en) | 2009-10-09 | 2013-08-27 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
| US8779560B2 (en) | 2009-10-09 | 2014-07-15 | Ps4 Luxco S.A.R.L. | Semiconductor device and manufacturing method thereof |
| JP2013529838A (en) * | 2010-06-11 | 2013-07-22 | 東京エレクトロン株式会社 | Method for selectively etching insulating laminates for metal interconnects |
| JP2013541842A (en) * | 2010-09-15 | 2013-11-14 | ラム リサーチ コーポレーション | Method for controlling the flux and deposition of plasma components during semiconductor manufacture and apparatus for realizing the same |
| JP2016115719A (en) * | 2014-12-11 | 2016-06-23 | 東京エレクトロン株式会社 | Plasma etching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0138913B1 (en) | Process for producing interconnect structure on a semiconductor device especially on an lsi circuit | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| US4289574A (en) | Process for patterning metal connections on a semiconductor structure by using an aluminum oxide etch resistant layer | |
| US4897365A (en) | Reduced-beak planox process for the formation of integrated electronic components | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| JP2000150415A (en) | Formation of contact of semiconductor device | |
| JPH02219227A (en) | Residnal remdual method making use of plasma scattering phenomenon | |
| JPH1064910A (en) | Method for forming metal pattern on substrate | |
| JPH1041389A (en) | Manufacture of semiconductor device | |
| US5876614A (en) | Method of wet etching aluminum oxide to minimize undercutting | |
| US6579792B2 (en) | Method of manufacturing a semiconductor device | |
| JPH09270464A (en) | Method of producing minute aerial wiring | |
| US5509995A (en) | Process for anisotropically etching semiconductor material | |
| JPH05110099A (en) | Manufacture of thin film transistor | |
| JP3239460B2 (en) | Forming connection holes | |
| JPH0423322A (en) | Manufacture of semiconductor device | |
| JPH03278543A (en) | Manufacture of field-effect transistor | |
| JPH06104206A (en) | Method and apparatus for manufacturing semiconductor device | |
| CN117116755A (en) | Oxide layer etching method and semiconductor structure forming method | |
| JPH01243426A (en) | Etching method for resist film | |
| JPS62216268A (en) | Manufacture of semiconductor device | |
| KR100783636B1 (en) | Method for forming contact of semiconductor device | |
| JPH03286578A (en) | Processing method for aluminum mask for niobium film etching | |
| JPH065585A (en) | Manufacture of semiconductor device | |
| JPH03227026A (en) | Manufacture of semiconductor device |