JP2000141765A - Printing head driving device and printer using this device - Google Patents

Printing head driving device and printer using this device

Info

Publication number
JP2000141765A
JP2000141765A JP22924599A JP22924599A JP2000141765A JP 2000141765 A JP2000141765 A JP 2000141765A JP 22924599 A JP22924599 A JP 22924599A JP 22924599 A JP22924599 A JP 22924599A JP 2000141765 A JP2000141765 A JP 2000141765A
Authority
JP
Japan
Prior art keywords
data
print
input
print data
head driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22924599A
Other languages
Japanese (ja)
Other versions
JP3773711B2 (en
Inventor
Jun Takamura
純 高村
Noboru Nitta
昇 仁田
Shunichi Ono
俊一 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Toshiba TEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba TEC Corp filed Critical Toshiba TEC Corp
Priority to JP22924599A priority Critical patent/JP3773711B2/en
Publication of JP2000141765A publication Critical patent/JP2000141765A/en
Application granted granted Critical
Publication of JP3773711B2 publication Critical patent/JP3773711B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the number of signal lines necessary for controlling a head driving device. SOLUTION: An input terminal (SD) for inputting serial data with 1 bit high data added to the top of printing data, an n bit shift register 22 for taking in the serial data inputted from the input terminal and successively shifting the data, a printing data number controlling circuit 26 having a printing data number counter for counting the number of the printing data from the top high data among the serial data inputted from the input terminal, an n bit latch 23 for latching the printing data of the shift register when the counting operation of the counter is finished, and a current wave form selecting circuit 24 for outputting a driving wave form for driving a printing head based on the printing data from the latch are provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、入力した印刷デー
タに基づいてプリントヘッドを駆動するプリントヘッド
駆動装置及びこの装置を使用したプリンタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a print head driving device for driving a print head based on input print data, and a printer using the same.

【０００２】[0002]

【従来の技術】従来、この種の装置としては、特開平８
-７２３０２号公報に開示されたものが知られている。
この装置は、図２５に示すように、多数のＬＥＤ（発光
素子）を配設してなるＬＥＤチップ１を駆動するプリン
トヘッド駆動装置２から構成される。そして、プリント
ヘッド駆動装置２は、複数のＡＮＤ回路やスイッチ、Ｄ
／Ａコンバータなどを含む処理部３、この処理部３に接
続し、データを受信するｍビットシフトレジスタ４ａと
ｎビットシフトレジスタ４ｂとに内部分割されたシフト
レジスタ４、ｍビットシフトレジスタ４ａで受信した印
字データをラッチするラッチ回路５ａ、ｎビットシフト
レジスタ４ｂで受信した印字データをラッチするラッチ
回路５ｂ、上記ｍビットシフトレジスタ４ａを単独で使
用する単独使用モード及びｍビットシフトレジスタ４ａ
とｎビットシフトレジスタ４ｂとを組み合わせて使用す
る複合使用モードのいずれかに切換え可能な切換え回路
６から構成される。2. Description of the Related Art Conventionally, this type of apparatus is disclosed in
The one disclosed in Japanese Patent Application Laid-Open No. 72302/72 is known.
As shown in FIG. 25, this device includes a print head driving device 2 that drives an LED chip 1 provided with a large number of LEDs (light emitting elements). The print head driving device 2 includes a plurality of AND circuits, switches,
A processing unit 3 including an A / A converter, etc., connected to the processing unit 3 and received by a shift register 4 internally divided into an m-bit shift register 4a and an n-bit shift register 4b for receiving data; A latch circuit 5a for latching the print data received, a latch circuit 5b for latching the print data received by the n-bit shift register 4b, a single use mode in which the m-bit shift register 4a is used alone, and an m-bit shift register 4a.
And an n-bit shift register 4b.

【０００３】この装置では、例えば、切換え回路６で複
合使用モードにされている場合、ｍビットの印字データ
とｎビットの印字調節用データを各々ｍビットのラッチ
回路５ａとｎビットのラッチ回路５ｂに各々別々のタイ
ミングでラッチし、別々のタイミングの通電信号でＬＥ
Ｄチップ１を駆動するようになっている。In this apparatus, for example, when the switching circuit 6 is set to the combined use mode, m-bit print data and n-bit print adjustment data are respectively stored in an m-bit latch circuit 5a and an n-bit latch circuit 5b. Are latched at different timings, and LE signals are supplied at different timings.
The D chip 1 is driven.

【０００４】[0004]

【発明が解決しようとする課題】しかし、このようなシ
フトレジスタを複数個に分割する従来の装置などのよう
にプリントヘッド駆動装置を複数個使用して長尺のライ
ンヘッドを駆動しようとしたときには、メカ的制約から
各駆動装置の駆動タイミングを変えなければならない。
また、図２６に示すようにイエロー（Yellow）、マゼン
タ（Magenta ）、シアン（Cyan ）、ブラック（Black
）の各色を印字する印字ユニット１２Ｙ、１２Ｍ、１
２Ｃ、１２Ｂを備えたいわゆるタンデム型のカラープリ
ンタ１１を従来のヘッド駆動装置で実現しようとしたと
きには、各色のラインヘッドを複数のヘッド駆動装置で
駆動する場合のみならず、単一のヘッド駆動装置で駆動
する場合であっても、各色の印字ユニットに別々のヘッ
ド駆動装置が必要となり、しかも各印字ユニットを図２
８に示すように別々のタイミングで印字データをラッチ
し、通電することによって印字しなければならないので
各色の印字ユニットに対応するヘッド駆動装置も別々に
駆動しなければならない。However, when an attempt is made to drive a long line head by using a plurality of print head driving devices as in a conventional device for dividing such a shift register into a plurality of devices, etc. In addition, the drive timing of each drive device must be changed due to mechanical restrictions.
Further, as shown in FIG. 26, yellow (Yellow), magenta (Magenta), cyan (Cyan), black (Black)
) Printing units 12Y, 12M, 1
When a so-called tandem type color printer 11 having 2C and 12B is to be realized by a conventional head driving device, not only a case where a line head of each color is driven by a plurality of head driving devices but also a single head driving device In the case of driving with each of the printing units, a separate head driving device is required for each color printing unit.
As shown in FIG. 8, print data must be latched at different timings, and printing must be performed by energizing. Therefore, the head drive units corresponding to the printing units of each color must also be driven separately.

【０００５】このため、図２７に示すように印字データ
の他にラッチ用の信号（ＬＡＣＨ）及び通電信号を各ヘ
ッド駆動装置に送信しなければならず、ヘッド駆動装置
をコントロールするヘッドコントロール部１３は多くの
制御線が必要となり、接続用のコネクタも多ピンのもの
が必要となってしまうという問題があった。For this reason, as shown in FIG. 27, in addition to the print data, a latch signal (LACH) and an energizing signal must be transmitted to each head drive unit. However, there is a problem that many control lines are required and a connector for connection needs to have many pins.

【０００６】また、単一のヘッド駆動装置で単一のライ
ンヘッドを駆動する場合であっても、制御線やコネクタ
の数が減らすことができれば、より制御が簡単になり、
コストダウンも図ることができるので有利である。[0006] Even when a single line head is driven by a single head drive device, if the number of control lines and connectors can be reduced, control becomes easier,
This is advantageous because the cost can be reduced.

【０００７】そこで、本発明は、ヘッド駆動装置をコン
トロールするのに必要な信号線の数を減らすことがで
き、また印字タイミングの異なったプリントヘッドをコ
ントロールする場合でも信号線を増やすことなくプリン
トヘッドを駆動でき、ヘッド駆動装置をコントロールす
るヘッドコントロール部のＩＣのピン数やヘッド駆動装
置とヘッドコントロール部を接続するための通信ケーブ
ル及びコネクタのピン数を減らすことができ安価なプリ
ントヘッド制御装置及びこの装置を使用したプリンタを
提供しようとするものである。Therefore, the present invention can reduce the number of signal lines required to control a head driving device, and can control a print head without increasing the number of signal lines even when controlling print heads having different print timings. An inexpensive printhead control device that can reduce the number of IC pins of a head control unit that controls the head drive device and the number of pins of communication cables and connectors for connecting the head drive device and the head control unit. It is intended to provide a printer using this device.

【０００８】[0008]

【課題を解決するための手段】請求項１の本発明は、シ
リアルな印字データに１ビット以上のデータを付加した
シリアルデータを入力する入力手段と、この入力手段か
ら入力したシリアルデータのうちの印字データ以外の１
ビット以上のデータを起点としてこのシリアルデータか
ら印字データを抽出する印字データ抽出手段と、シリア
ルデータを取込みこのシリアルデータのうち印字データ
抽出手段で抽出された印字データを受信する受信手段
と、この受信手段により受信した印字データに基づいて
駆動波形を出力する駆動波形出力手段とを備え、入力手
段からシリアルデータを入力するごとに、この駆動波形
出力手段からの駆動波形によってプリントヘッドを駆動
することを特徴とするプリントヘッド駆動装置である。According to a first aspect of the present invention, there is provided an input means for inputting serial data in which one or more bits of data are added to serial print data, and the serial data input from the input means. 1 other than print data
Print data extraction means for extracting print data from the serial data starting from data of bits or more; reception means for receiving the serial data and receiving print data extracted by the print data extraction means from the serial data; Drive waveform output means for outputting a drive waveform based on print data received by the means, and each time serial data is input from the input means, the print head is driven by the drive waveform from the drive waveform output means. This is a print head driving device characterized by the following.

【０００９】請求項２の本発明は、入力手段は、シリア
ルな印字データの先頭に少なくとも１ビットのデータを
付加したシリアルデータを受信し、データ抽出手段は、
入力手段で入力したシリアルデータのうちの印字データ
の先頭に付加したデータを起点として、その印字データ
数をカウントする印字データ数カウンタを設け、受信手
段は、シフトレジスタで構成し、印字データ数カウンタ
でのカウントに基づいて印字データを受信することを特
徴とする請求項１記載のプリントヘッド駆動装置であ
る。According to a second aspect of the present invention, the input means receives serial data in which at least one bit of data is added to the head of serial print data, and the data extracting means includes:
A print data counter is provided for counting the number of print data starting from data added to the head of the print data of the serial data input by the input means. The receiving means is constituted by a shift register, and the print data number counter is provided. 2. The print head driving device according to claim 1, wherein the print data is received based on the count of the print data.

【００１０】請求項３の本発明は、データ抽出手段にお
ける印字データ数カウンタは、受信する印字データ数を
カウント数として設定できることを特徴とする請求項２
記載のプリントヘッド駆動装置である。According to a third aspect of the present invention, the print data number counter in the data extracting means can set the number of print data to be received as the count number.
It is a print head drive device as described.

【００１１】請求項４の本発明は、印字データ抽出手段
における印字データ数カウンタのカウント終了を起点
に、シフトレジスタに取込んだ印字データをラッチする
データラッチを設けたことを特徴とする請求項２又は請
求項３記載のプリントヘッド駆動装置である。According to a fourth aspect of the present invention, there is provided a data latch for latching the print data taken into the shift register starting from the end of counting of the print data number counter in the print data extracting means. A print head driving device according to claim 2 or 3.

【００１２】請求項５の本発明は、受信手段は、イネー
ブル信号がアサートのときにデータを受信して保持する
シフトレジスタで構成し、印字データ抽出手段は、印字
データが有効な間だけシフトレジスタへ入力するイネー
ブル信号をアサートにするデータ保持制御手段を備えた
ことを特徴とする請求項２又は請求項３記載のプリント
ヘッド駆動装置である。According to a fifth aspect of the present invention, the receiving means comprises a shift register for receiving and holding data when the enable signal is asserted, and the print data extracting means comprises a shift register for only as long as the print data is valid. 4. The print head driving device according to claim 2, further comprising a data holding control unit for asserting an enable signal input to the print head.

【００１３】請求項６の本発明は、入力手段で入力した
シリアルデータのうちの印字データ以外のデータのいず
れかの入力タイミングを起点にシフトレジスタに取込ん
だ印字データをラッチするデータラッチを設けたことを
特徴とする請求項５記載のプリントヘッド駆動装置であ
る。According to a sixth aspect of the present invention, there is provided a data latch for latching print data fetched into a shift register starting from an input timing of any data other than print data among serial data input by input means. The print head driving device according to claim 5, wherein

【００１４】請求項７の本発明は、駆動波形出力手段
は、入力手段からシリアルデータのうちの印字データ以
外のデータが入力されたことを起点として駆動波形を出
力することを特徴とする請求項２ないし請求項６のいず
れかに記載のプリントヘッド駆動装置である。According to a seventh aspect of the present invention, the drive waveform output means outputs a drive waveform starting from input of data other than print data in the serial data from the input means. A print head driving device according to any one of claims 2 to 6.

【００１５】請求項８の本発明は、駆動波形出力手段
は、印字データ抽出手段における印字データ数カウンタ
がカウント終了したことを起点として駆動波形を出力す
ることを特徴とする請求項２ないし請求項６のいずれか
に記載のプリントヘッド駆動装置である。According to an eighth aspect of the present invention, the drive waveform output means outputs the drive waveform starting from the end of counting of the print data number counter in the print data extraction means. 7. The print head driving device according to any one of 6.

【００１６】請求項９の本発明は、請求項４に記載のプ
リントヘッド駆動装置を複数カスケード接続してなるプ
リントヘッド駆動装置において、各プリントヘッド駆動
装置は、後に接続するプリントヘッド駆動装置を駆動す
る印字データほど先になるような順序をなす印字データ
を含むシリアルデータを入力手段から入力し、シフトレ
ジスタが受信した印字データをデータラッチにラッチし
た後に、シフトレジスタをクリアするクリア手段を設
け、さらに、後に接続するプリントヘッド駆動装置の数
に自機の数を加えたものに自機が受信する印字データ数
を乗じた値を、印字データ抽出手段における印字データ
数カウンタのカウント数として各プリントヘッド駆動装
置ごとに別個に設定し、各ヘッド駆動装置の入力手段か
らシリアルデータの先頭の印字データ以外のデータが入
力するごとに、これを起点として各印字データ抽出回路
の印字データ数カウンタが次々とカウントを開始するよ
うにしたことを特徴とするプリントヘッド駆動装置であ
る。According to a ninth aspect of the present invention, there is provided a print head driving device comprising a plurality of cascade-connected print head driving devices according to the fourth aspect, wherein each print head driving device drives a print head driving device connected later. After inputting serial data including print data in an order such that print data to be printed is earlier than input data, latching print data received by the shift register in a data latch, and then providing clear means for clearing the shift register. Further, a value obtained by multiplying the number of print head driving devices to be connected later by the number of the own machine and multiplying the number of print data received by the own machine as a count number of the print data number counter in the print data extracting means is used for each print. It is set separately for each head drive, and serial data is input from the input means of each head drive. Each time the head of the print data other than the data is input, a print head driving apparatus characterized by printed data number counter for each print data extraction circuit is configured to start counting one after another starting it.

【００１７】請求項１０の本発明は、請求項２ないし請
求項８のいずれかに記載のプリントヘッド駆動装置を複
数カスケード接続してなるプリントヘッド駆動装置にお
いて、各プリントヘッド駆動装置は、後に接続するプリ
ントヘッド駆動装置を駆動する印字データほど先になる
ような順序をなす印字データを含むシリアルデータを入
力手段から入力し、入力手段にシリアルデータを入力す
る入力端子を２個設け、一方の入力端子からのシリアル
データはデータ抽出手段に入力し、他方の入力端子から
のシリアルデータはシフトレジスタに入力するように構
成したことを特徴とするプリントヘッド駆動装置であ
る。According to a tenth aspect of the present invention, there is provided a print head driving apparatus comprising a plurality of cascade-connected print head driving apparatuses according to any one of the second to eighth aspects, wherein each of the print head driving apparatuses is connected later. Input means for inputting serial data including print data in an order such that print data for driving a print head driving device is provided earlier, and two input terminals for inputting serial data are provided in the input means. The print head driving device is configured such that serial data from a terminal is input to data extraction means, and serial data from the other input terminal is input to a shift register.

【００１８】請求項１１の本発明は、請求項２ないし請
求項８のいずれかに記載のプリントヘッド駆動装置を複
数カスケード接続してなるプリントヘッド駆動装置にお
いて、各プリントヘッド駆動装置は、後に接続するプリ
ントヘッド駆動装置を駆動する印字データほど先になる
ような順序をなす印字データを含むシリアルデータを入
力手段から入力し、入力手段から入力したシリアルデー
タのうち、シフトレジスタへ入力してシフトして出力さ
れたシリアルデータ及びシリアルデータのうち印字デー
タ以外のデータのいずれかを選択して次段のプリントヘ
ッド駆動装置に出力する出力データ選択手段を設けたこ
とを特徴とするプリントヘッド駆動装置である。According to an eleventh aspect of the present invention, there is provided a print head driving apparatus comprising a plurality of cascade-connected print head driving apparatuses according to any one of the second to eighth aspects, wherein each of the print head driving apparatuses is connected later. Serial data including print data in an order such that print data that drives the print head driving device is input earlier is input from the input means, and the serial data input from the input means is input to the shift register and shifted. Output data selecting means for selecting any of the serial data and the serial data output and output from the serial data other than the print data and outputting the selected data to the next-stage print head driving device. is there.

【００１９】請求項１２の本発明は、入力手段は、シリ
アルな印字データの先頭に少なくとも１ビットのデータ
を付加したシリアルデータを受信し、受信手段は、シフ
トレジスタで構成し、印字データ抽出手段は、シフトレ
ジスタをクリアする手段と、入力手段が入力したシリア
ルデータのうち印字データ以外の先頭のデータがシフト
レジスタでシフトされて出力されたことを起点としてシ
フトレジスタで受信した印字データを保持するデータ保
持手段とを備えたことを特徴とする請求項１記載のプリ
ントヘッド駆動装置である。According to a twelfth aspect of the present invention, the input means receives serial data in which at least one bit of data is added to the head of serial print data, the receiving means comprises a shift register, and the print data extracting means Means for clearing the shift register and holding the print data received by the shift register starting from the fact that the first data other than the print data among the serial data input by the input means has been shifted and output by the shift register. The print head driving device according to claim 1, further comprising a data holding unit.

【００２０】請求項１３の本発明は、入力手段は、印字
データの先頭に少なくとも１ビットのデータを付加した
シリアルデータを受信し、受信手段は、イネーブル信号
がアサートのときにデータを受信して保持するシフトレ
ジスタで構成し、印字データ抽出手段は、印字データが
有効な間だけシフトレジスタへ入力するイネーブル信号
をアサートにするデータ保持制御手段を備えたことを特
徴とする請求項１記載のプリントヘッド駆動装置であ
る。According to a thirteenth aspect of the present invention, the input means receives serial data in which at least one bit of data is added to the head of print data, and the receiving means receives data when the enable signal is asserted. 2. A printing apparatus according to claim 1, wherein said print data extracting means comprises a data hold control means for asserting an enable signal input to said shift register only while print data is valid. It is a head drive device.

【００２１】請求項１４の本発明は、データ保持手段
は、シフトレジスタで受信した印字データをラッチする
データラッチで構成したことを特徴とする請求項１２記
載のプリントヘッド駆動装置である。According to a fourteenth aspect of the present invention, there is provided the print head driving device according to the twelfth aspect, wherein the data holding means comprises a data latch for latching print data received by the shift register.

【００２２】請求項１５の本発明は、請求項１、請求項
１２ないし請求項１４のいずれかに記載のプリントヘッ
ド駆動装置を複数カスケード接続してなるプリントヘッ
ド駆動装置において、各プリントヘッド駆動装置は、シ
リアルデータを次段のプリントヘッド駆動装置へ転送す
るための出力端子と、最終段のプリントヘッド駆動装置
のシフトレジスタから出力されたシリアルデータのうち
の先頭のデータを入力するための入力端子とを設けたこ
とを特徴とするプリントヘッド駆動装置である。According to a fifteenth aspect of the present invention, there is provided a print head driving apparatus comprising a plurality of the print head driving apparatuses according to any one of the first to twelfth aspects connected in cascade. Is an output terminal for transferring serial data to the next-stage printhead drive, and an input terminal for inputting the first data of the serial data output from the shift register of the last-stage printhead drive. And a print head driving device.

【００２３】請求項１６の本発明は、駆動波形出力手段
は、カスケード接続された最終段のプリントヘッド駆動
装置のシフトレジスタからシリアルデータのうちの先頭
のデータが出力されたことを起点として駆動波形を出力
することを特徴とする請求項１５記載のプリントヘッド
駆動装置である。According to a sixteenth aspect of the present invention, the drive waveform output means starts when the first data of the serial data is output from the shift register of the cascade-connected last-stage print head drive device. 16. The print head driving device according to claim 15, wherein

【００２４】請求項１７の本発明は、マスク制御信号が
入力されたときは、入力手段からシリアルデータが入力
されても、駆動波形出力手段から駆動波形を出力させな
いようにする駆動波形マスク制御手段を設けたことを特
徴とする請求項１ないし請求項１６のいずれかに記載の
プリントヘッド駆動装置である。According to a seventeenth aspect of the present invention, when the mask control signal is input, the drive waveform mask control means prevents the drive waveform output means from outputting a drive waveform even when serial data is input from the input means. The print head driving device according to any one of claims 1 to 16, further comprising:

【００２５】請求項１８の本発明は、請求項１ないし請
求項１７のいずれかに記載のプリントヘッド駆動装置を
使用し、シリアルデータを印字タイミングごとにプリン
トヘッド駆動装置に送信することにより印字を行うこと
を特徴とするプリンタである。According to the eighteenth aspect of the present invention, printing is performed by transmitting serial data to the print head driving device at each print timing using the print head driving device according to any one of the first to seventeenth aspects. Printer.

【００２６】[0026]

【発明の実施の形態】以下、本発明を１つの駆動装置を
備えたプリントヘッド駆動装置に適用した場合の第１の
実施の形態を図１ないし図３を参照しながら説明する。
図１は、本実施の形態に係るヘッド駆動装置の構成を示
すブロック図であり、図３は本装置の制御を示すタイミ
ング図である。本実施の形態に係るヘッド駆動装置２１
は、各画素１ビットからなる印字データを含んだシリア
ルデータ（ＳＤＩ）をＳＤ端子（入力手段）を介して取
込むｎビットシフトレジスタ２２を設け、このｎビット
シフトレジスタ２２によりシリアルデータ（ＳＤＩ）の
うちの印字データをクロック信号（ＣＬＫ）に同期して
順次シフトしつつ取込むようになっている。なお、ｎビ
ットシフトレジスタ２２は、ＲＳＴ端子からのリセット
信号（ＲＳＴ）によりリセットされるようになってい
る。また、上記ＣＬＫ端子からのクロック信号（ＣＬ
Ｋ）、ＲＳＴ端子からのリセット信号（ＲＳＴ）は、後
述する印字データ数制御回路２６、ｎビットラッチ２３
のＣＬＫ端子、ＲＳＴ端子にも入力される。リセット信
号は、本装置の電源投入後又は複数ページ印字する場合
はページが変るごとに、アサートされて各回路がリセッ
トされるようになっている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment in which the present invention is applied to a print head drive device having one drive device will be described with reference to FIGS.
FIG. 1 is a block diagram showing a configuration of a head drive device according to the present embodiment, and FIG. 3 is a timing chart showing control of the device. Head drive device 21 according to the present embodiment
Is provided with an n-bit shift register 22 for receiving serial data (SDI) including print data composed of one bit for each pixel via an SD terminal (input means), and the serial data (SDI) is Print data is sequentially shifted in synchronization with the clock signal (CLK) and taken in. Note that the n-bit shift register 22 is reset by a reset signal (RST) from an RST terminal. In addition, the clock signal (CL
K), a reset signal (RST) from the RST terminal is supplied to a print data number control circuit 26 and an n-bit latch 23 which will be described later.
Are also input to the CLK terminal and RST terminal. The reset signal is asserted after the power of the apparatus is turned on or when a plurality of pages are printed, and each time a page is changed, each circuit is reset.

【００２７】上記ｎビットシフトレジスタ２２に印字デ
ータが取込まれると、印字データ数制御回路２６からの
ラッチ信号（ＬＴ）によりｎビットラッチ２３にラッチ
するようになっている。When print data is taken into the n-bit shift register 22, the data is latched by an n-bit latch 23 by a latch signal (LT) from a print data number control circuit 26.

【００２８】本装置は、ｎ個の出力素子（例えばＬＥＤ
（発光素子）、発熱素子、インクジェットヘッドの各イ
ンク室など）を配設してなるプリントヘッド（図示しな
い）を駆動する駆動波形を出力する出力ピンＤＯ1 〜Ｄ
Ｏn 及びＴＰ端子から入力した通電信号（ＴＰ）から通
電信号を選択する通電波形選択回路２４を設け、通電波
形選択回路２４で選択した通電信号を各バッファ２５１
〜２５ｎに出力し、各バッファ２５１〜２５ｎから各出
力ピンＤＯ1 〜ＤＯn に駆動波形を出力するようになっ
ている。ここでいう通電信号（ＴＰ）は駆動周期内に５
回の通電信号が等間隔にくり返される信号である。This device has n output elements (eg, LED
(Light emitting elements), heating elements, ink chambers of ink jet heads, etc.) and output pins DO1 to D for outputting driving waveforms for driving a print head (not shown).
An energization waveform selection circuit 24 for selecting an energization signal from the energization signal (TP) input from the On and TP terminals is provided.
To 25n, and a driving waveform is output from each of the buffers 251 to 25n to each of the output pins DO1 to DOn. The energization signal (TP) here is 5 within the driving cycle.
The energization signal is a signal that is repeated at equal intervals.

【００２９】なお、通電波形選択回路２４は、入力する
１ビットの印字データが、対応するプリントヘッドの出
力素子を駆動する通電信号を選択するための本来の印字
データであるが、入力する印字データを参照し、その印
字データの内容によって通電信号を選択するようになっ
ている。The energization waveform selection circuit 24 determines that the input 1-bit print data is the original print data for selecting the energization signal for driving the output element of the corresponding print head. , And the energization signal is selected according to the contents of the print data.

【００３０】ところで、上記シリアルデータ（ＳＤＩ）
は、ｎビットの印字データの前に１ビットのＨｉｇｈデ
ータを付け、印字データの後にＬｏｗデータを付けたデ
ータであり、印字データ数制御回路２６のＣＤＩ端子に
も入力される。この印字データ数制御回路２６は、この
シリアルデータ（ＳＤＩ）のうちの１ビットのＨｉｇｈ
データを入力すると、これを起点としてその後に続いて
入力する印字データをカウントし、そのカウントが終了
すると、上記ｎビットラッチ２３へラッチ信号（ＬＴ）
を出力するものである。The serial data (SDI)
Is data in which 1-bit High data is added before the n-bit print data, and Low data is added after the print data. The data is also input to the CDI terminal of the print data number control circuit 26. The print data number control circuit 26 controls one bit High of the serial data (SDI).
When the data is input, print data to be subsequently input is counted starting from the input data. When the count is completed, a latch signal (LT) is sent to the n-bit latch 23.
Is output.

【００３１】この印字データ数制御回路２６は、具体的
には、図２に示すようにｎビットの印字データ数を数え
るためのデータが設定されている印字データ数カウンタ
２７、Ｄ−ＦＦ（フリップフロップ）２８、ＪＫ−ＦＦ
２９を備える。ＣＬＫ端子から入力したクロック信号
（ＣＬＫ）は、印字データ数カウンタ２７、Ｄ−ＦＦ２
８、ＪＫ−ＦＦ２９のＣＬＫ端子に入力される。また、
ＲＳＴ端子から入力したリセット信号（ＲＳＴ）は、印
字データ数カウンタ２７、Ｄ−ＦＦ２８、ＪＫ−ＦＦ２
９のＲＳＴ端子に入力される。さらに、ＣＤＩ端子から
入力したシリアルデータ（ＳＤＩ）は、ＪＫ−ＦＦ２９
のＪ端子に入力される。Specifically, the print data number control circuit 26 includes a print data number counter 27 in which data for counting the number of n-bit print data is set as shown in FIG. P) 28, JK-FF
29. The clock signal (CLK) input from the CLK terminal is supplied to the print data number counter 27 and the D-FF2.
8, input to CLK terminal of JK-FF29. Also,
The reset signal (RST) input from the RST terminal includes a print data number counter 27, a D-FF28, a JK-FF2
9 is input to the RST terminal. Further, the serial data (SDI) input from the CDI terminal is transmitted to the JK-FF29.
Is input to the J terminal.

【００３２】上記印字データ数カウンタ２７のＣＯ端子
からは、カウント終了信号が出力され、このカウント終
了信号は、Ｄ−ＦＦ２８のＤ端子及びＪＫ−ＦＦ２９の
Ｋ端子に入力される。そして、Ｄ−ＦＦ２８のＱ端子か
らの出力がラッチ信号となり、印字データ数制御回路２
６のＬＴ端子から出力される。また、ＪＫ−ＦＦ２９の
Ｑ端子は印字データ数カウンタ２７のＬＤ端子に接続さ
れている。さらに、ＪＫ−ＦＦ２９の反転出力端子であ
る／Ｑ端子からの出力は、ＣＤＩ端子からのシリアルデ
ータ（ＳＤＩ）とともにアンドゲート３０に入力され、
このアンドゲート３０からの出力は通電波形を選択する
際の起点となる信号としてＳＴ端子から出力され、通電
波形選択回路２４のＳＴ端子に入力される。A count end signal is output from the CO terminal of the print data number counter 27, and the count end signal is input to the D terminal of the D-FF 28 and the K terminal of the JK-FF 29. Then, the output from the Q terminal of the D-FF 28 becomes a latch signal, and the print data number control circuit 2
6 is output from the LT terminal. The Q terminal of the JK-FF 29 is connected to the LD terminal of the print data number counter 27. Further, the output from the / Q terminal, which is the inverted output terminal of the JK-FF 29, is input to the AND gate 30 together with the serial data (SDI) from the CDI terminal.
The output from the AND gate 30 is output from the ST terminal as a signal serving as a starting point when selecting an energization waveform, and is input to the ST terminal of the energization waveform selection circuit 24.

【００３３】このような構成のプリントヘッド駆動装置
の動作を図３を参照しながら説明する。まず、最初にリ
セット信号（ＲＳＴ）がヘッド駆動装置２１に入力され
ると、各回路は初期化される。また、通電信号が駆動周
期ごとにヘッド駆動装置２１のＴＰ端子から入力され
る。The operation of the print head driving device having such a configuration will be described with reference to FIG. First, when a reset signal (RST) is first input to the head driving device 21, each circuit is initialized. Further, an energization signal is input from the TP terminal of the head driving device 21 for each driving cycle.

【００３４】そして１つの共通クロック信号（ＣＬＫ）
に同期してシリアルデータ（ＳＤＩ）がＳＤ端子から入
力される。具体的には、通電信号（ＴＰ）が終了してか
ら次のタイミングで印字データをラッチするようにシリ
アルデータ（ＳＤＩ）がヘッド駆動装置２１のＳＤ端子
に入力されると、最初の１ビットのＨｉｇｈデータ（先
頭データ）によって、上記印字データ数制御回路２６の
印字データ数カウンタ２７が起動し、ｎビット分のカウ
ントが開始される。Then, one common clock signal (CLK)
, Serial data (SDI) is input from the SD terminal. Specifically, when serial data (SDI) is input to the SD terminal of the head driving device 21 so that print data is latched at the next timing after the energization signal (TP) ends, the first 1-bit data is input. The high data (head data) activates the print data number counter 27 of the print data number control circuit 26, and starts counting n bits.

【００３５】このシリアルデータ（ＳＤＩ）は、ヘッド
駆動装置２１のｎビットシフトレジスタ２２に転送され
る。そして、印字データ数カウンタ２７によるｎビット
分のカウントが終了すると、印字データ数カウンタ２７
のＣＯ端子からはカウント終了信号が出力され、印字デ
ータ数カウンタ２７は停止する。そのカウント終了信号
は、印字データ数カウンタ２７が停止した次のクロック
の立ち上がりでＤ−ＦＦ２８のＱ端子からのラッチ信号
となって出力され、印字データ数制御回路２６のＬＴ端
子からｎビットラッチ２３に入力される。このように、
ｎビットシフトレジスタ２２の出力データをｎビットラ
ッチ２３へ入力するためのラッチ信号（ＬＴ）は印字デ
ータ数制御回路２６で生成されることになる。The serial data (SDI) is transferred to the n-bit shift register 22 of the head driving device 21. When the counting of n bits by the print data number counter 27 is completed, the print data number counter 27
, A count end signal is output, and the print data number counter 27 stops. The count end signal is output as a latch signal from the Q terminal of the D-FF 28 at the rise of the clock following the stop of the print data number counter 27, and is output from the LT terminal of the print data number control circuit 26 to the n-bit latch 23. Is input to in this way,
A latch signal (LT) for inputting output data of the n-bit shift register 22 to the n-bit latch 23 is generated by the print data number control circuit 26.

【００３６】次に、上記通電信号（ＴＰ）に同期してシ
リアルデータ（ＳＤＩ）を受信し、その最初のＨｉｇｈ
データ（先頭データ）と、ｎビットラッチ２３にラッチ
されている印字データに基づいてＴＰ端子からの通電信
号（ＴＰ）を選択するためのＥＮＢ信号が通電波形選択
回路２４で生成され、各出力ピンＤＯ1 〜ＤＯn から出
力される駆動波形によってプリントヘッドが駆動され
る。以降、上記シリアルデータ（ＳＤＩ）を受信するこ
とにより印字をくり返して行う。Next, serial data (SDI) is received in synchronization with the energization signal (TP), and the first High
An energization waveform selection circuit 24 generates an ENB signal for selecting an energization signal (TP) from the TP terminal based on the data (head data) and the print data latched in the n-bit latch 23, and outputs each of the output pins. The print head is driven by drive waveforms output from DO1 to DOn. Thereafter, printing is repeated by receiving the serial data (SDI).

【００３７】このように、印字データ数制御回路２６を
設け、この印字データ数制御回路２６に印字データの前
にＨｉｇｈデータ（先頭データ）を付けるとともに印字
データの後にＬｏｗデータ（後尾データ）を付けたシリ
アルデータ（ＳＤＩ）を入力することにより、この先頭
データによって印字データをカウントする印字データ数
カウンタ２７が起動され、ｎビットシフトレジスタ２２
に印字データが揃ったところで印字データ数カウンタ２
７のカウントが終了して印字データ数制御回路２６から
ラッチ信号（ＬＴ）が出力され、しかもｎビットラッチ
２３からの印字データにより通電波形選択回路２４から
通電信号（ＴＰ）が選択されるので、ヘッド駆動装置２
１を制御する側は、印字データにわずか２ビットのデー
タを付加してヘッド駆動装置２１に送信するだけで印字
動作まで可能となる。これにより、外部からラッチ信号
を与えるための制御線を不要にすることができ、制御線
を減らすことができる。また、必要な制御線の数が減る
のでヘッド駆動装置２１の制御が簡単になる。As described above, the print data number control circuit 26 is provided, and High data (head data) is added to the print data number control circuit 26 and Low data (tail data) is added after the print data. When the serial data (SDI) is input, a print data number counter 27 for counting print data is started by the leading data, and the n-bit shift register 22 is activated.
When the print data is ready, the print data number counter 2
When the count of 7 is completed, the latch signal (LT) is output from the print data number control circuit 26, and the energization signal (TP) is selected from the energization waveform selection circuit 24 by the print data from the n-bit latch 23. Head drive device 2
The control side of 1 can perform the printing operation only by adding data of only 2 bits to the print data and transmitting the data to the head driving device 21. Thus, a control line for externally applying a latch signal can be eliminated, and the number of control lines can be reduced. Further, since the number of necessary control lines is reduced, control of the head driving device 21 is simplified.

【００３８】また、図２６に示すようなタンデム式のカ
ラープリンタなどに本駆動装置を複数使用して印字する
場合には、各ラッチ信号の制御線を減らすことができる
ことに加え、ヘッド駆動装置２１の内部で通電信号を選
択するので各ヘッド共通の１本の制御線によって通電信
号（ＴＰ）を入力すればよいため、全体の制御線を減ら
すことができるとともに、シリアルデータ（ＳＤＩ）の
転送タイミングだけを調整することにより印字解像度の
１／５の精度で印字位置調整ができるので、高品位な印
字結果が得られる。When printing is performed using a plurality of the present driving devices in a tandem type color printer or the like as shown in FIG. 26, the number of control lines for each latch signal can be reduced and the head driving device 21 can be used. Since the energization signal is selected inside the device, the energization signal (TP) may be input through one control line common to each head, so that the number of control lines can be reduced and the transfer timing of serial data (SDI) can be reduced. By adjusting only (1), the printing position can be adjusted with an accuracy of 1/5 of the printing resolution, so that a high quality printing result can be obtained.

【００３９】なお、駆動周期内の通電信号数を増やせば
更に細かく印字位置調整できることはいうまでもない。
この場合でも、各ヘッド共通の制御線で通電信号を入力
できるので、各ヘッドごとに制御線が必要な従来に比し
て制御線を減らすことができる。It goes without saying that the printing position can be more finely adjusted by increasing the number of energizing signals in the driving cycle.
Even in this case, since the energization signal can be input through a control line common to each head, the number of control lines can be reduced as compared with the related art that requires a control line for each head.

【００４０】次に、本発明を１つの駆動装置を備えたプ
リントヘッド駆動装置に適用した場合の第２の実施の形
態を図４ないし図６を参照しながら説明する。なお、第
１の実施の形態と同一部分には同一符号を付して詳細な
説明を省略する。Next, a second embodiment in which the present invention is applied to a print head driving device having one driving device will be described with reference to FIGS. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description is omitted.

【００４１】本実施の形態に係るヘッド駆動装置は、駆
動周期（Ｔ）と通電信号（ＴＰ）の関係で、通電信号が
終わってから次の通電信号が始まる間にシリアルデータ
（ＳＤＩ）の転送が完了可能な場合のものである。In the head driving device according to the present embodiment, the transfer of serial data (SDI) is performed between the end of the energization signal and the start of the next energization signal due to the relationship between the drive cycle (T) and the energization signal (TP). Can be completed.

【００４２】図４は、本実施の形態に係るヘッド駆動装
置３１の構成を示すブロック図で、図１に示すものと異
なるのは、ｎビットラッチ２３をなくし、その代りに、
ｎビットシフトレジスタ３２としてイネーブル付きのも
のを使用するとともに、通電波形選択回路２４の代りに
通電波形生成回路３４を設け、この通電波形生成回路３
４へｎビットシフトレジスタ３２からの印字データを入
力し、印字データ数制御回路３６のＬＴ端子からの出力
を通電波形生成回路３４のＬＴ端子へ入力するようにし
たものである。FIG. 4 is a block diagram showing the configuration of a head driving device 31 according to the present embodiment. The difference from the one shown in FIG. 1 is that the n-bit latch 23 is eliminated, and instead,
An n-bit shift register 32 having an enable is used, and an energization waveform generation circuit 34 is provided instead of the energization waveform selection circuit 24.
4, the print data from the n-bit shift register 32 is input, and the output from the LT terminal of the print data number control circuit 36 is input to the LT terminal of the conduction waveform generation circuit 34.

【００４３】本実施の形態における印字データ数制御回
路３６は、図５に示すようにｎビットの印字データ数を
数えるためのデータが設定されている印字データ数カウ
ンタ３７、ＪＫ−ＦＦ３９、印字データ以外のデータを
カウントする２ビットカウンタ４１を備える。ＣＤＩ端
子から入力したシリアルデータ（ＳＤＩ）は、２入力ア
ンドゲート４２を介して２ビットカウンタ４１のＥ端子
に入力される。As shown in FIG. 5, the print data number control circuit 36 in this embodiment includes a print data number counter 37, a JK-FF 39, a print data number counter, in which data for counting the number of n-bit print data is set. A 2-bit counter 41 for counting other data. Serial data (SDI) input from the CDI terminal is input to the E terminal of the 2-bit counter 41 via the 2-input AND gate 42.

【００４４】この２ビットカウンタ４１の出力端子であ
るＣＯ端子からの出力はインバータ４３を介して、ＲＳ
Ｔ端子からのリセット信号（ＲＳＴ）とともに、２入力
ノアゲート４４の反転入力端子に入力され、この２入力
ノアゲート４４の出力は２ビットカウンタ４１のＬＤ端
子に接続されている。また、２ビットカウンタ４１のＣ
Ｏ端子からの出力は、ＪＫ−ＦＦ３９のＪ端子にも入力
される。The output from the CO terminal, which is the output terminal of the 2-bit counter 41, is supplied to the
The reset signal (RST) from the T terminal is input to the inverting input terminal of the two-input NOR gate 44, and the output of the two-input NOR gate 44 is connected to the LD terminal of the two-bit counter 41. Also, C of the 2-bit counter 41
The output from the O terminal is also input to the J terminal of the JK-FF39.

【００４５】上記２ビットカウンタ４１において、１つ
前のデータを出力するＣＯ（−１）端子は、ＬＴ端子に
接続されており、この出力が通電波形を生成するタイミ
ングをとるＬＴ信号として通電波形生成回路３４に入力
される。In the 2-bit counter 41, the CO (-1) terminal for outputting the immediately preceding data is connected to the LT terminal, and the output of the CO (-1) terminal is used as an LT signal for generating a conduction waveform. It is input to the generation circuit 34.

【００４６】上記印字データ数カウンタ３７の出力端子
であるＣＯ端子はＪＫ−ＦＦ３９のＫ端子に接続されて
いる。ＪＫ−ＦＦ３９の出力端子であるＱ端子は、ＥＮ
Ｂ端子に接続されており、この出力がＥＮＢ信号として
ｎビットシフトレジスタ３２に入力される。また、ＪＫ
−ＦＦ３９の出力端子であるＱ端子は、上記印字データ
数カウンタ３７のＬＤ端子にも接続されている。さら
に、ＪＫ−ＦＦ３９の反転出力端子である／Ｑ端子は、
上記アンドゲート４２を介して上記印字データ数カウン
タ３７のＥ端子に接続されている。The CO terminal, which is the output terminal of the print data number counter 37, is connected to the K terminal of the JK-FF39. The Q terminal, which is the output terminal of JK-FF39,
This output is input to the n-bit shift register 32 as an ENB signal. Also, JK
The Q terminal, which is the output terminal of the FF 39, is also connected to the LD terminal of the print data number counter 37. Further, the / Q terminal, which is the inverted output terminal of the JK-FF39,
It is connected to the E terminal of the print data number counter 37 via the AND gate 42.

【００４７】このような構成のプリントヘッド駆動装置
３１の動作を図６を参照しながら説明する。まず、最初
にリセット信号（ＲＳＴ）をヘッド駆動装置３１に入力
されると、各回路は初期化される。また、通電信号を出
力するための１ビットのＨｉｇｈデータがＳＤＩ信号と
してＳＤ端子からヘッド駆動装置３１に入力される。こ
の信号は上記印字データ数制御回路３６の２ビットカウ
ンタ４１のイネーブル端子に入力され、２ビットカウン
タ４１よりＬＴ信号が出力され、この信号が通電波形生
成回路３４に入力され通電信号が生成される。但し、ヘ
ッド駆動装置３１のリセット直後は、印字データは０と
なり出力ピンＤＯ1 〜ＤＯn から駆動波形が出力される
ことはない。The operation of the print head driving device 31 having such a configuration will be described with reference to FIG. First, when a reset signal (RST) is first input to the head driving device 31, each circuit is initialized. Also, 1-bit High data for outputting an energization signal is input from the SD terminal to the head driving device 31 as an SDI signal. This signal is input to the enable terminal of the 2-bit counter 41 of the print data number control circuit 36, an LT signal is output from the 2-bit counter 41, and this signal is input to the energization waveform generation circuit 34 to generate an energization signal. . However, immediately after the reset of the head driving device 31, the print data becomes 0, and no drive waveform is output from the output pins DO1 to DOn.

【００４８】その後、通電信号（ＴＰ）が終了してか
ら、印字データの前に１ビットのＨｉｇｈデータを付
け、印字データの後にＬｏｗデータを付けたシリアルデ
ータ（ＳＤＩ）が入力され、最初の１ビットのＨｉｇｈ
によって２ビットカウンタ４１の出力（ＣＯ）がＨｉｇ
ｈとなり印字データ数制御回路３６の印字データ数カウ
ンタ３７が起動し、ｎビット分のカウントが開始され、
２ビットカウンタ４１はデータをロードする。同時にｎ
ビットシフトレジスタ３２をイネーブルにする信号（Ｅ
ＮＢ）が立ち上がり、ｎビットシフトレジスタ３２に印
字データが転送されていく。Thereafter, after the energization signal (TP) ends, serial data (SDI) with 1-bit High data added before the print data and Low data added after the print data is input. Bit High
Changes the output (CO) of the 2-bit counter 41 to High.
h, the print data number counter 37 of the print data number control circuit 36 is activated, and counting of n bits is started.
The 2-bit counter 41 loads data. At the same time n
A signal (E for enabling the bit shift register 32)
NB) rises and print data is transferred to the n-bit shift register 32.

【００４９】そして、ｎビット分のカウントが終了する
と、印字データ数カウンタ３７からカウント終了信号
（ＣＯ）が出力される。これにより、イネーブルにする
信号（ＥＮＢ）が立ち下がり、ｎビットシフトレジスタ
３２はその時の印字データを保持する。When the counting for n bits is completed, the count end signal (CO) is output from the print data number counter 37. As a result, the enable signal (ENB) falls, and the n-bit shift register 32 holds the print data at that time.

【００５０】そして、上記通電波形生成回路３４におい
て、次に入力されるＨｉｇｈデータを起点として通電信
号（ＴＰ）が生成され、ｎビットシフトレジスタ３２か
らの印字データに基づいて通電か非通電かが選択され
て、駆動波形として出力される。これにより、各出力ピ
ンＤＯ1 〜ＤＯn から駆動波形が出力され、この駆動波
形によってプリントヘッドが駆動される。以降、上記シ
リアルデータ（ＳＤＩ）を受信することにより印字をく
り返して行う。The energization waveform generation circuit 34 generates an energization signal (TP) starting from the next input High data, and determines whether energization or non-energization based on print data from the n-bit shift register 32. It is selected and output as a drive waveform. As a result, a drive waveform is output from each of the output pins DO1 to DOn, and the print head is driven by the drive waveform. Thereafter, printing is repeated by receiving the serial data (SDI).

【００５１】このように、印字データ数制御回路３６と
イネーブル付ｎビットシフトレジスタ３２を設け、印字
データ数制御回路３６に印字データの前にＨｉｇｈデー
タ（先頭データ）を付けたシリアルデータ（ＳＤＩ）を
入力することにより、この先頭データによって印字デー
タをカウントする印字データ数カウンタ３７が起動さ
れ、ｎビットシフトレジスタ３２をイネーブルにする信
号（ＥＮＢ）が立ち上がり、ｎビットシフトレジスタ３
２に印字データが揃ったところで印字データ数カウンタ
３７のカウントが終了して印字データ数制御回路３６か
らカウント終了信号（ＣＯ）が出力されることにより、
ｎビットシフトレジスタ３２をイネーブルにする信号
（ＥＮＢ）が立ち下がり、印字データが保持されるよう
にすることにより、ラッチ回路を不要とすることがで
き、第１の実施の形態と同様にラッチ信号の制御線をな
くすことができる。As described above, the print data number control circuit 36 and the n-bit shift register with enable 32 are provided, and serial data (SDI) in which High data (head data) is added to the print data number control circuit 36 before the print data. Is input, the print data number counter 37 for counting the print data by the leading data is started, a signal (ENB) for enabling the n-bit shift register 32 rises, and the n-bit shift register 3 is activated.
When the print data number counter 37 finishes counting when the print data has been collected in 2 and a count end signal (CO) is output from the print data number control circuit 36,
By causing the signal (ENB) for enabling the n-bit shift register 32 to fall and holding the print data, the need for a latch circuit can be eliminated, and the latch signal can be reduced in the same manner as in the first embodiment. Control line can be eliminated.

【００５２】また、シリアルデータ（ＳＤＩ）における
印字データの後に付けたＬｏｗデータ（後尾データ）の
後にＨｉｇｈデータを付け、印字データ数制御回路３６
においてこのＨｉｇｈデータの入力によって、通電波形
生成回路３４で通電信号を生成して出力させる起点とな
るＬＴ信号が出力されるので、第１の実施の形態のよう
に通電信号（ＴＰ）を外部から入力する必要はないた
め、通電信号の信号線も不要にすることができる。Also, High data is added after Low data (tail data) added after the print data in the serial data (SDI), and the print data number control circuit 36
In response to the input of the High data, the LT signal serving as a starting point for generating and outputting the energization signal in the energization waveform generation circuit 34 is output. Therefore, as in the first embodiment, the energization signal (TP) is output from the outside. Since there is no need to input, a signal line for the energization signal can be eliminated.

【００５３】従って、ヘッド駆動装置３１を制御する側
は、印字データにわずか３ビットのデータを付加するだ
けで印字動作まで可能となり、制御が簡単になる。ま
た、複数のヘッド駆動装置３１を制御する場合に、各ヘ
ッド駆動装置３１に印字データ以外のデータを異なった
タイミングで入力することにより、各ヘッド駆動装置３
１を起動するタイミングを異ならしめることも可能であ
る。Therefore, the side that controls the head driving device 31 can perform the printing operation only by adding data of only 3 bits to the print data, thereby simplifying the control. Further, when controlling a plurality of head driving devices 31, by inputting data other than print data to each head driving device 31 at different timings, each head driving device 3 is controlled.
1 can be started at different times.

【００５４】次に、本発明を２つのヘッド駆動装置の印
字データの出力と入力を接続して両者をカスケード接続
した場合の第３の実施の形態を図７ないし図９を参照し
ながら説明する。図７は、本実施の形態に係るヘッド駆
動装置の構成を示すブロック図、図９は本装置の制御を
示すタイミング図である。Next, a third embodiment of the present invention in which the output and input of print data of two head driving devices are connected and both are cascaded will be described with reference to FIGS. 7 to 9. . FIG. 7 is a block diagram showing a configuration of the head driving device according to the present embodiment, and FIG. 9 is a timing diagram showing control of the present device.

【００５５】本実施の形態における各ヘッド駆動装置５
１1 ，５１2 の構成は同一であるので、第１のヘッド駆
動装置５１1 を代表して説明する。なお、説明の都合
上、第１のヘッド駆動装置５１1 には１の添字を付け、
第２のヘッド駆動装置５１2 には２の添字を付けること
にする。Each head driving device 5 in the present embodiment
Since the configurations of 11 and 512 are the same, the first head driving device 511 will be described as a representative. For convenience of explanation, the first head driving device 511 is given a suffix of 1,
The second head driving device 512 is given a subscript of 2.

【００５６】第１のヘッド駆動装置５１1 は、シリアル
データ（ＳＤＩ）をＳＤ端子を介して取込むイネーブル
付ｎビットシフトレジスタ５２1 を設け、ＥＮＢ端子か
らのイネーブル信号（ＥＮＢ）がＨｉｇｈのときにｎビ
ットシフトレジスタ５２1 により印字データをクロック
信号（ＣＬＫ）に同期して順次シフトしつつ取込むよう
になっている。なお、ｎビットシフトレジスタ５２1
は、ＲＳＴ端子からのリセット信号（ＲＳＴ）によりリ
セットされるようになっている。また、上記ＣＬＫ端子
からのクロック信号（ＣＬＫ）、ＲＳＴ端子からのリセ
ット信号（ＲＳＴ）は、後述する印字データ数制御回路
５６1 、ｎビットラッチ５３1 のＣＬＫ端子、ＲＳＴ端
子にも入力される。The first head driving device 511 is provided with an n-bit shift register with enable 521 for taking in serial data (SDI) via the SD terminal. When the enable signal (ENB) from the ENB terminal is high, n is shifted to n. The bit shift register 521 fetches print data while sequentially shifting the print data in synchronization with a clock signal (CLK). The n-bit shift register 521
Are reset by a reset signal (RST) from the RST terminal. The clock signal (CLK) from the CLK terminal and the reset signal (RST) from the RST terminal are also input to a print data number control circuit 561 and a CLK terminal and an RST terminal of an n-bit latch 531 to be described later.

【００５７】上記ｎビットシフトレジスタ５２1 に印字
データが取込まれると、印字データ数制御回路５６1 か
らのラッチ信号（ＬＴ）によりｎビットラッチ５３1 に
ラッチするようになっている。When print data is taken into the n-bit shift register 521, the data is latched by the n-bit latch 531 in response to a latch signal (LT) from the print data number control circuit 561.

【００５８】本装置は、ｎ個の出力素子（例えばＬＥＤ
（発光素子）、発熱素子、インクジェットヘッドの各イ
ンク室など）を配設してなるプリントヘッド（図示しな
い）を駆動する駆動波形を出力する出力ピンＤＯ1 〜Ｄ
Ｏn 及びＬＴ端子から上記印字データ数制御回路５６1
からのラッチ信号（ＬＴ）によりｎビットラッチ５３1
からの印字データに基づいて通電波形を選択する通電波
形生成回路５４1 を設け、この通電波形生成回路５４1
で選択した通電信号を各バッファ５５11〜５５1nに出力
し、各バッファ５５11〜５５1nから各出力ピンＤＯ1 〜
ＤＯn に駆動波形を出力するようになっている。This device has n output elements (eg, LED)
(Light emitting elements), heating elements, ink chambers of ink jet heads, etc.) and output pins DO1 to D for outputting driving waveforms for driving a print head (not shown).
From the On and LT terminals, the print data number control circuit 561
Bit latch 531 by the latch signal (LT) from
An energization waveform generation circuit 541 for selecting an energization waveform based on print data from the
Is output to each of the buffers 5511 to 551n, and the respective output pins DO1 to DO5 are output from the buffers 5511 to 551n.
A drive waveform is output to DOn.

【００５９】ところで、上記シリアルデータ（ＳＤＩ）
は、第２のヘッド駆動装置５１2 を駆動する第２の印字
データに第１のヘッド駆動装置５１1 を駆動する第１の
印字データをこの順に付加した印字データの前に１ビッ
トＨｉｇｈデータを付け、印字データの後にＬｏｗデー
タを付けたデータであり、印字データ数制御回路５６1
のＣＤＩ端子にもＣＤ端子を介して入力される。この印
字データ数制御回路５６1は、このシリアルデータ（Ｓ
ＤＩ）のうちの１ビットのＨｉｇｈデータを入力する
と、これを起点としてＥＮＢ信号を立ち上げて、その後
に続いて入力する印字データをカウントし、そのカウン
トが終了すると、ＥＮＢ信号を立ち下げる。また、最初
のＨｉｇｈデータのタイミングでｎビットラッチ５３1
へラッチ信号（ＬＴ）を出力するものである。Incidentally, the serial data (SDI)
Is to add 1-bit High data before the print data obtained by adding the first print data for driving the first head drive device 511 to the second print data for driving the second head drive device 512 in this order, This is data in which low data is added after the print data.
Is also input via the CD terminal. The print data number control circuit 561 uses the serial data (S
When 1-bit High data of DI) is input, the ENB signal is started from this point as a starting point, and the print data to be subsequently input is counted. When the counting is completed, the ENB signal is lowered. Also, at the timing of the first High data, the n-bit latch 531
Output a latch signal (LT).

【００６０】この印字データ数制御回路５６1 は、具体
的には、図８に示すように印字データ数カウンタ５７1
、この印字データ数カウンタ５７1 でカウントさせる
印字データ数（ビット数）を印字データ数設定回路５８
1 、ＪＫ−ＦＦ５９1 を備える。ＣＬＫ端子から入力し
たクロック信号（ＣＬＫ）は、印字データ数カウンタ５
７1 、ＪＫ−ＦＦ５９1 のＣＬＫ端子に入力される。ま
た、ＲＳＴ端子から入力したリセット信号（ＲＳＴ）
は、印字データ数カウンタ５７1 、ＪＫ−ＦＦ５９1 の
ＲＳＴ端子に入力される。さらに、ＣＤＩ端子から入力
したシリアルデータ（ＳＤＩ）は、ＪＫ−ＦＦ５９1 の
Ｊ端子に入力される。The print data number control circuit 561 has a print data number counter 571, as shown in FIG.
The number of print data (the number of bits) to be counted by the print data number counter 571 is determined by a print data number setting circuit 58.
1, JK-FF591. The clock signal (CLK) input from the CLK terminal is supplied to the print data number counter 5.
71, input to the CLK terminal of JK-FF591. Also, a reset signal (RST) input from the RST terminal
Is input to the RST terminal of the print data number counter 571 and the JK-FF 591. Further, the serial data (SDI) input from the CDI terminal is input to the J terminal of JK-FF591.

【００６１】上記印字データ数設定回路５８1 は、ＣＮ
Ｔ端子がＨｉｇｈのときには印字データ数カウンタ５７
1 でカウントさせる印字データ数を２ｎビットに設定
し、Ｌｏｗのときにはｎビットに設定する。つまり、２
つのヘッド駆動装置５１1 ，５１2 をカスケード接続す
る場合は、ＣＮＴ端子をＨｉｇｈとし、ヘッド駆動装置
を単独で使用する場合はＣＮＴ端子をＬｏｗとすればよ
い。これにより、本実施の形態におけるヘッド駆動装置
５１1 ，５１2 は、２つのヘッド駆動装置５１1，５１2
をカスケード接続する場合のみならず、単独で使用す
ることもできる。また、ＣＮＴ端子を増やし、印字デー
タ数を３ｎ，４ｎビット…と設定できるようにすれば、
３個以上のカスケード接続も可能である。The above-mentioned print data number setting circuit 58 1
When the T terminal is High, the print data number counter 57
The number of print data to be counted is set to 2n bits by 1 and is set to n bits when Low. That is, 2
When the two head driving devices 511 and 512 are connected in cascade, the CNT terminal may be set to High, and when the head driving device is used alone, the CNT terminal may be set to Low. As a result, the head driving devices 511 and 512 in the present embodiment are different from each other in the two head driving devices 511 and 512.
Can be used alone as well as when they are cascaded. If the number of CNT terminals is increased and the number of print data can be set to 3n, 4n bits, etc.,
A cascade connection of three or more is also possible.

【００６２】本実施の形態では、各ヘッド駆動装置５１
1 ，５１2 における印字データ数制御回路５６1 ，５６
2 のＣＮＴ端子はともにＨｉｇｈとし、各印字データ数
カウンタ５７1 ，５７2 でカウントさせる印字データ数
を２ｎビットに設定している。In this embodiment, each head driving device 51
1 and 512, the print data number control circuits 561 and 56
The CNT terminal 2 is set to High, and the number of print data to be counted by each of the print data number counters 571 and 572 is set to 2n bits.

【００６３】上記印字データ数カウンタ５７1 のＣＯ端
子からは、カウント終了信号が出力され、このカウント
終了信号は、ＪＫ−ＦＦ５９1 のＫ端子に入力される。
そして、ＪＫ−ＦＦ５９1 のＱ端子からの出力は印字デ
ータ数カウンタ５７1 のＬＤ端子に入力され、印字デー
タ数カウンタ５７1 を起動する。また、ＪＫ−ＦＦ５９
1 のＱ端子からの出力は、ＥＮＢ端子からイネーブル信
号（ＥＮＢ）としてｎビットシフトレジスタ５２1 に入
力する。さらに、ＪＫ−ＦＦ５９1 の／Ｑ端子からの反
転出力は、ＳＤＩ端子から入力したシリアルデータ（Ｓ
ＤＩ）を１つの入力とする２入力アンドゲート６０1 の
もう１つの入力となる。そして、２入力アンドゲート６
０1 の出力は、ＬＴ端子からラッチ信号（ＬＴ）となっ
て、ｎビットラッチ５３1 及び通電波形生成回路５４1
のＬＴ端子に入力される。A count end signal is output from the CO terminal of the print data number counter 571, and the count end signal is input to the K terminal of the JK-FF 591.
Then, the output from the Q terminal of the JK-FF 591 is input to the LD terminal of the print data number counter 571, and the print data number counter 571 is started. In addition, JK-FF59
The output from the Q terminal 1 is input to the n-bit shift register 521 as an enable signal (ENB) from the ENB terminal. Further, the inverted output from the / Q terminal of the JK-FF 591 is the serial data (S
DI) is another input of a two-input AND gate 601 having one input. And two-input AND gate 6
The output of 01 becomes a latch signal (LT) from the LT terminal, and is output to the n-bit latch 531 and the conduction waveform generation circuit 541.
LT terminal.

【００６４】このような第１のヘッド駆動装置５１1 及
び第２のヘッド駆動装置５１2 の双方のＳＤ端子及びＣ
Ｄ端子に、シリアルデータ（ＳＤＩ）が入力され、ｎビ
ットシフトレジスタ５２1 のシリアルデータアウト端子
（ＳＤＯ端子）からの出力は、第２のヘッド駆動装置５
１2 のＳＤ端子に入力される。このように、第１のヘッ
ド駆動装置５１1 と第２のヘッド駆動装置５１2 の印字
データの入力と出力はカスケード接続により接続されて
いる。The SD terminals and C of both the first head driving device 511 and the second head driving device 512
Serial data (SDI) is input to the D terminal, and the output from the serial data out terminal (SDO terminal) of the n-bit shift register 521 is output to the second head driving device 5.
12 is input to the SD terminal. As described above, the input and output of the print data of the first head driving device 511 and the second head driving device 512 are connected by cascade connection.

【００６５】このような構成のプリントヘッド駆動装置
の動作を図９を参照しながら説明する。まず、最初にリ
セット信号（ＲＳＴ）が各ヘッド駆動装置５１1 ，５１
2 に入力されると、各装置の回路は初期化される。ま
た、１つの共通のクロック信号（ＣＬＫ）に同期してシ
リアルデータ（ＳＤＩ）がＳＤ端子及びＣＤ端子を介し
て各ヘッド駆動装置５１1 ，５１2 に転送されると、Ｃ
Ｄ端子に入力された最初の１ビットのＨｉｇｈデータに
よって、各ヘッド駆動装置５１1 ，５１2 の印字データ
数制御回路５６1 ，５６2 の印字データ数カウンタ５７
1 ，５７2 が起動し、２ｎビット分のカウントが開始さ
れ、同時にｎビットシフトレジスタ５２1 ，５２2 をイ
ネーブルにする信号（ＥＮＢ）が立ち上がり、第１のヘ
ッド駆動装置５１1 のｎビットシフトレジスタ５２1、
第２のヘッド駆動装置５１2 のｎビットシフトレジスタ
５２1 の順に印字データが転送されていく。The operation of the print head driving device having such a configuration will be described with reference to FIG. First, a reset signal (RST) is first applied to each of the head driving devices 511 and 51.
When input to 2, the circuit of each device is initialized. When serial data (SDI) is transferred to each of the head driving devices 511 and 512 via the SD terminal and the CD terminal in synchronization with one common clock signal (CLK), C
The print data number counters 57 of the print data number control circuits 561 and 562 of the respective head driving devices 511 and 512 are based on the first 1-bit High data input to the D terminal.
1 and 572 are activated and counting for 2n bits is started. At the same time, a signal (ENB) for enabling the n-bit shift registers 521 and 522 rises, and the n-bit shift registers 521 and 521 of the first head driving device 511 are activated.
The print data is transferred in the order of the n-bit shift register 521 of the second head driving device 512.

【００６６】そして、各印字データ数カウンタ５７1 ，
５７2 による２ｎビット分のカウントが終了すると、各
印字データ数カウンタ５７1 ，５７2 のＣＯ端子からは
カウント終了信号が出力され、ｎビットシフトレジスタ
５２1 ，５２2 をイネーブルにする信号（ＥＮＢ）が立
ち下がり、ｎビットシフトレジスタ５２1 ，５２2 はそ
の時の印字データを保持する。Then, each print data number counter 571,
When the count of 2n bits by 572 is completed, a count end signal is output from the CO terminal of each print data number counter 571, 572, and the signal (ENB) for enabling the n-bit shift registers 521, 522 falls, The n-bit shift registers 521 and 522 hold the print data at that time.

【００６７】一方、シリアルデータ（ＳＤＩ）の最初の
１ビットのＨｉｇｈデータが各ヘッド駆動装置５１1 ，
５１2 のＣＤ端子に入力されると、印字データ数制御回
路５６1 ，５６2 のＬＴ端子からラッチ信号（ＬＴ）が
出力され、このラッチ信号（ＬＴ）はｎビットラッチ５
３1 ，５３2 に入力される。これにより、各ｎビットシ
フトレジスタ５２1 ，５２2 に既に入っていた１つ前の
印字データが各ｎビットラッチ５３1 ，５３2 に保持さ
れる。但し、ヘッド駆動装置５１1 の初期化の直後はｎ
ビットシフトレジスタ５２1 の出力は全てＬｏｗなの
で、ｎビットラッチ５３1 には０データが保持される。On the other hand, the first 1-bit High data of the serial data (SDI) is stored in each of the head driving devices 511 and 511.
When input to the CD terminal 512, a latch signal (LT) is output from the LT terminals of the print data number control circuits 561 and 562, and this latch signal (LT)
31 and 532. As a result, the immediately preceding print data already stored in each of the n-bit shift registers 521 and 522 is held in each of the n-bit latches 531 and 532. However, immediately after the initialization of the head driving device 511, n
Since the outputs of the bit shift register 521 are all Low, the n-bit latch 531 holds 0 data.

【００６８】また、上記ラッチ信号（ＬＴ）は、通電波
形生成回路５４1 ，５４2 にも入力される。すると、通
電波形生成回路５４1 ，５４2 において、ラッチ信号
（ＬＴ）を起点として通電信号（ＴＰ）が生成され、ｎ
ビットラッチ５３1 ，５３2 からの印字データに基づい
て通電か非通電かが選択されて、駆動波形として出力さ
れる。これにより、各出力ピンＤＯ1 〜ＤＯn から駆動
波形が出力され、この駆動波形によってプリントヘッド
が駆動される。以降、上記シリアルデータ（ＳＤＩ）を
受信することにより印字をくり返して行う。The latch signal (LT) is also input to the conduction waveform generation circuits 541 and 542. Then, the energization waveform generating circuits 541 and 542 generate an energization signal (TP) starting from the latch signal (LT), and n
Either energization or non-energization is selected based on the print data from the bit latches 531 and 532, and is output as a drive waveform. As a result, a drive waveform is output from each of the output pins DO1 to DOn, and the print head is driven by the drive waveform. Thereafter, printing is repeated by receiving the serial data (SDI).

【００６９】このように、印字データ数制御回路５６1
を設け、この印字データ数制御回路５６1 に印字データ
の前にＨｉｇｈデータ（先頭データ）を付けるとともに
印字データの後にＬｏｗデータ（後尾データ）を付けた
シリアルデータ（ＳＤＩ）を入力することにより、この
先頭データによって印字データをカウントする印字デー
タ数カウンタ５７1 が起動され、ｎビットシフトレジス
タ５２1 に印字データが揃ったところで印字データ数カ
ウンタ５７1 のカウントが終了し、次のシリアルデータ
（ＳＤＩ）の先頭のＨｉｇｈデータで印字データ数制御
回路５６1 からラッチ信号（ＬＴ）が出力されるように
したので、第１の実施の形態と同様に、外部からラッチ
信号を与えるための制御線を不要にすることができ、制
御線を減らすことができる。As described above, the print data number control circuit 561
The serial data (SDI) with High data (head data) before the print data and Low data (tail data) after the print data is input to the print data number control circuit 561. The print data number counter 571 for counting the print data is started by the leading data, and when the print data is collected in the n-bit shift register 521, the count of the print data number counter 571 ends, and the first serial data (SDI) starts. Since the latch signal (LT) is output from the print data number control circuit 561 as High data, a control line for externally supplying a latch signal is unnecessary as in the first embodiment. And control lines can be reduced.

【００７０】また、このラッチ信号（ＬＴ）は、通電波
形生成回路５４1 にも入力され、このラッチ信号（Ｌ
Ｔ）を起点として駆動波形が生成されるので、第２の実
施の形態と同様に通電信号（ＴＰ）を外部から入力する
必要はないため、通電信号の信号線も不要にすることが
できる。The latch signal (LT) is also input to the conduction waveform generation circuit 541, and the latch signal (LT)
Since the drive waveform is generated starting from T), the energization signal (TP) does not need to be input from the outside similarly to the second embodiment, so that the signal line of the energization signal can be eliminated.

【００７１】従って、ヘッド駆動装置５１1 ，５１2 を
制御する側は、印字データにわずか２ビットのデータを
付加するだけで印字動作まで可能となり、制御が簡単に
なる。以上は、ヘッド駆動装置５１1 ，５１2 を複数カ
スケード接続して使用する場合のみならず、単体で使用
した場合にも得られる効果である。Therefore, the side controlling the head driving devices 511 and 512 can perform the printing operation only by adding data of only 2 bits to the printing data, and the control is simplified. The effects described above are obtained not only when a plurality of head driving devices 511 and 512 are connected in cascade but also when used alone.

【００７２】さらに、本実施の形態では、ヘッド駆動装
置５１1 ，５１2 をカスケード接続した場合において、
ヘッド駆動装置５１1 にイネーブル付ｎビットシフトレ
ジスタ５２1 を設け、印字データ数制御回路５６1 にシ
リアルデータ（ＳＤＩ）の先頭データが入力されること
によってｎビットシフトレジスタ５２1 をイネーブルに
する信号（ＥＮＢ）が立ち上がり、印字データ数カウン
タ５７1 のカウントが終了することによってｎビットシ
フトレジスタ５２1 をイネーブルにする信号（ＥＮＢ）
が立ち下がり、印字データが保持されるようにするた
め、第１のヘッド駆動装置５１1 を駆動する印字データ
が、ｎビットシフトレジスタ５２1 のシリアルデータア
ウト端子（ＳＤＯ端子）から第２のヘッド駆動装置５１
2 に入力することを防止できる。Further, in this embodiment, when the head driving devices 511 and 512 are cascade-connected,
An n-bit shift register with enable 521 is provided in the head driving device 511, and a signal (ENB) for enabling the n-bit shift register 521 when the head data of serial data (SDI) is input to the print data number control circuit 561 is provided. A signal (ENB) that enables the n-bit shift register 521 when the rising edge and the count of the print data number counter 571 are completed.
Falls, and print data for driving the first head driving device 511 is transferred from the serial data out terminal (SDO terminal) of the n-bit shift register 521 to the second head driving device. 51
2 can be prevented from being entered.

【００７３】また、各ヘッド駆動装置５１1 ，５１2 に
おける印字データ数制御回路５６1，５６2 の印字デー
タ数カウンタ５７1 ，５７2 でカウントする印字データ
数を２ｎビットに設定し、シリアルデータ（ＳＤＩ）を
ＣＤ端子から各ヘッド駆動装置５１1 ，５１2 の印字デ
ータ数制御回路５６1 ，５６2 へ同時に入力させること
によって、第２のヘッド駆動装置５１2 を駆動する第２
の印字データと第１のヘッド駆動回路５１1 を駆動する
第２の印字データをこの順に付加して印字データとした
１つのシリアルデータ（ＳＤＩ）を入力させるだけで足
り、別々の印字データをヘッド駆動装置５１1 ，５１2
ごとに入力させる必要はない。The number of print data to be counted by the print data number counters 571 and 572 of the print data number control circuits 561 and 562 in each of the head driving devices 511 and 512 is set to 2n bits, and the serial data (SDI) is transmitted to the CD terminal. To the print data number control circuits 561 and 562 of the respective head driving devices 511 and 512, thereby simultaneously driving the second head driving device 512.
It is only necessary to add the print data and the second print data for driving the first head drive circuit 511 in this order, and to input one serial data (SDI) as the print data. Devices 511, 512
You don't have to enter each time.

【００７４】次に、本発明を２つのヘッド駆動装置をカ
スケード接続した場合の第４の実施の形態を図１０及び
図１１を参照しながら説明する。なお、図７に示すもの
と同一部分には同一符号を付して詳細な説明を省略す
る。図１０は、本実施の形態に係るヘッド駆動装置の構
成を示すブロック図、図１１は本装置の制御を示すタイ
ミング図である。Next, a fourth embodiment of the present invention in which two head driving devices are connected in cascade will be described with reference to FIGS. 10 and 11. FIG. The same parts as those shown in FIG. 7 are denoted by the same reference numerals, and detailed description is omitted. FIG. 10 is a block diagram showing a configuration of the head driving device according to the present embodiment, and FIG. 11 is a timing chart showing control of the present device.

【００７５】本実施の形態における各ヘッド駆動装置の
構成は同一であるので、第１のヘッド駆動装置６１1 を
代表して説明する。なお、説明の都合上、第１のヘッド
駆動装置６１1 には１の添字を付け、第２のヘッド駆動
装置６１2 には２の添字を付けることにする。Since the configuration of each head driving device in this embodiment is the same, the first head driving device 611 will be described as a representative. For convenience of explanation, the first head driving device 611 is given a suffix of 1 and the second head driving device 612 is given a suffix of 2.

【００７６】本実施の形態における第１のヘッド駆動装
置６１1 において、図７に示すものと異なるのは、各ヘ
ッド駆動装置６１1 ，６１2 のＣＤ端子からシリアルデ
ータ（ＳＤＩ）を入力させる代りに、シリアルデータ
（ＳＤＩ）を入力するＳＤ端子を印字データ数制御回路
のＣＤＩ端子に接続するとともに、このＳＤ端子からの
シリアルデータ（ＳＤＩ）とｎビットシフトレジスタ５
２1 のＳＤＯ端子からのシリアルデータ（ＳＤＩ）とを
印字データ数制御回路５６1 からのＥＮＢ信号に基づい
て選択してヘッド駆動装置外へ出力するセレクタ回路６
２1 を設けた点である。The first head driving device 611 of the present embodiment is different from that shown in FIG. 7 in that serial data (SDI) is input from the CD terminals of the head driving devices 611 and 612 instead of serial data (SDI). An SD terminal for inputting data (SDI) is connected to a CDI terminal of the print data number control circuit, and serial data (SDI) from the SD terminal and an n-bit shift register 5 are connected.
Selector circuit 6 for selecting serial data (SDI) from the SDO terminal 21 and outputting the selected data to the outside of the head drive device based on the ENB signal from the print data number control circuit 561
21 is provided.

【００７７】上記セレクタ回路６２1 は、具体的には、
セレクト端子（Ｓ）に入力する印字データ数制御回路５
６1 からのＥＮＢ信号がＬｏｗの場合は、Ｂ端子からの
入力である第１のヘッド駆動装置６１1 のＳＤ端子から
のシリアルデータ（ＳＤＩ）を選択してＹ端子から出力
し、印字データ数制御回路５６1 からのＥＮＢ信号がＨ
ｉｇｈの場合は、Ａ端子からの入力であるｎビットシフ
トレジスタ５２1 のＳＤＯ端子からのシリアルデータ
（ＳＤＩ）を選択してＹ端子から出力するようになって
いる。The selector circuit 621 is, specifically,
Print data number control circuit 5 input to select terminal (S)
When the ENB signal from the terminal 61 is low, the serial data (SDI) from the terminal SD of the first head driving device 611, which is an input from the terminal B, is selected and output from the terminal Y, and a print data number control circuit is provided. ENB signal from 561 is H
In the case of high, serial data (SDI) from the SDO terminal of the n-bit shift register 521, which is an input from the A terminal, is selected and output from the Y terminal.

【００７８】このような本実施の形態における第１のヘ
ッド駆動装置６１1 は、そのセレクタ回路６２1 の出力
を第２のヘッド駆動装置６１2 のＳＤ端子から入力させ
ている。In the first head driving device 611 of this embodiment, the output of the selector circuit 621 is input from the SD terminal of the second head driving device 612.

【００７９】なお、本実施の形態では、第３の実施の形
態と同様に、各ヘッド駆動装置における印字データ数制
御回路５６1 ，５６2 のＣＮＴ端子はともにＨｉｇｈと
し、各印字データ数カウンタ５７1 ，５７2 でカウント
させる印字データ数を２ｎビットに設定している。In this embodiment, as in the third embodiment, the CNT terminals of the print data number control circuits 561 and 562 in each head drive device are both High, and the print data number counters 571 and 572 are provided. The number of print data to be counted is set to 2n bits.

【００８０】このような構成のプリントヘッド駆動装置
の動作を図１１を参照しながら説明する。まず、最初に
リセット信号（ＲＳＴ）が各ヘッド駆動装置６１1 ，６
１2 に入力されると、各装置の回路は初期化される。ま
た、１つの共通のクロック信号（ＣＬＫ）に同期してシ
リアルデータ（ＳＤＩ）がＳＤ端子を介して第１のヘッ
ド駆動装置６１1 へ転送されると、第１のヘッド駆動装
置６１1 のセレクタ回路６２1 のセレクト端子（Ｓ）は
Ｌｏｗとなっているので、シリアルデータ（ＳＤＩ）の
最初の１ビットのＨｉｇｈデータはセレクタ回路６２1
を介して第２のヘッド駆動装置６１2 のＳＤ端子にも入
力される。The operation of the print head driving device having such a configuration will be described with reference to FIG. First, the reset signal (RST) is first applied to each of the head driving devices 611, 6
When input to 12, the circuit of each device is initialized. When the serial data (SDI) is transferred to the first head driving device 611 via the SD terminal in synchronization with one common clock signal (CLK), the selector circuit 621 of the first head driving device 611 Of the serial data (SDI) is high because the select terminal (S) is low.
Is also input to the SD terminal of the second head driving device 612 via the.

【００８１】この最初の１ビットのＨｉｇｈデータによ
って、各ヘッド駆動装置６１1 ，６１2 の印字データ数
カウンタ５７1 ，５７2 が起動し、２ｎビット分のカウ
ントが開始され、同時にｎビットシフトレジスタ５２1
，５２2 をイネーブルにする信号（ＥＮＢ）が立ち上
がり、第１のヘッド駆動装置６１1 のｎビットシフトレ
ジスタ５２1 及び第２のヘッド駆動装置６１2 のｎビッ
トシフトレジスタ５２2の順に印字データが転送されて
いく。The first 1-bit High data activates the print data number counters 571 and 572 of each of the head driving devices 611 and 612, and starts counting 2n bits, and at the same time, the n-bit shift register 521
, 522 are enabled, and the print data is transferred in the order of the n-bit shift register 521 of the first head driving device 611 and the n-bit shift register 522 of the second head driving device 612.

【００８２】このとき、第１のヘッド駆動装置６１1 の
セレクタ回路６２1 のセレクト端子はＨｉｇｈとなり、
ｎビットシフトレジスタ５２1 のＳＤＯ端子からの出力
が第２のヘッド駆動装置６１2 に入力される。At this time, the select terminal of the selector circuit 621 of the first head driving device 611 becomes High,
The output from the SDO terminal of the n-bit shift register 521 is input to the second head driving device 612.

【００８３】そして、各印字データ数カウンタ５７1 ，
５７2 による２ｎビット分のカウントが終了すると、各
印字データ数カウンタ５７1 ，５７2 のＣＯ端子からは
カウント終了信号が出力され、ｎビットシフトレジスタ
５２1 ，５２2 をイネーブルにする信号（ＥＮＢ）が立
ち下がり、ｎビットシフトレジスタ５２1 ，５２2 はそ
の時の印字データを保持する。Then, each print data number counter 571,
When the count of 2n bits by 572 is completed, a count end signal is output from the CO terminal of each print data number counter 571, 572, and the signal (ENB) for enabling the n-bit shift registers 521, 522 falls, The n-bit shift registers 521 and 522 hold the print data at that time.

【００８４】一方、シリアルデータ（ＳＤＩ）の最初の
１ビットのＨｉｇｈデータが各ヘッド駆動装置６１1 ，
６１2 の印字データ数制御回路５６1 ，５６2 のＣＤ端
子に入力されると、印字データ数制御回路５６1 ，５６
2 のＬＴ端子からラッチ信号（ＬＴ）が出力され、この
ラッチ信号（ＬＴ）はｎビットラッチ５３1 ，５３2に
入力される。これにより、各ｎビットシフトレジスタ５
２1 ，５２2 に既に入っていた１つ前の印字データが各
ｎビットラッチ５３1 ，５３2に保持される。但し、ヘ
ッド駆動装置６１1 の初期化の直後はｎビットシフトレ
ジスタ５２1 の出力は全てＬｏｗなので、ｎビットラッ
チ５３1 には０データが保持される。On the other hand, the first 1-bit High data of the serial data (SDI) is stored in each of the head driving devices 611 and 611.
When input to the CD terminals of the print data number control circuits 561 and 562, the print data number control circuits 561 and 56
A latch signal (LT) is output from the LT terminal 2 and the latch signal (LT) is input to n-bit latches 531 and 532. Thereby, each n-bit shift register 5
The immediately preceding print data already stored in 21 and 522 is held in each of the n-bit latches 531 and 532. However, immediately after the initialization of the head driving device 611, the outputs of the n-bit shift register 521 are all Low, so that the n-bit latch 531 holds 0 data.

【００８５】また、上記ラッチ信号（ＬＴ）は、通電波
形生成回路５４1 ，５４2 にも入力される。すると、通
電波形生成回路５４1 ，５４2 において、ラッチ信号
（ＬＴ）を起点として通電信号（ＴＰ）が生成され、ｎ
ビットラッチ５３1 ，５３2からの印字データに基づい
て通電か非通電かが選択されて、駆動波形として出力さ
れる。これにより、各出力ピンＤＯ1 〜ＤＯn から駆動
波形が出力され、この駆動波形によってプリントヘッド
が駆動される。以降、上記シリアルデータ（ＳＤＩ）を
受信することにより印字をくり返して行う。The latch signal (LT) is also input to the conduction waveform generation circuits 541 and 542. Then, the energization waveform generating circuits 541 and 542 generate an energization signal (TP) starting from the latch signal (LT), and n
Either energization or non-energization is selected based on the print data from the bit latches 531, 532, and is output as a drive waveform. As a result, a drive waveform is output from each of the output pins DO1 to DOn, and the print head is driven by the drive waveform. Thereafter, printing is repeated by receiving the serial data (SDI).

【００８６】このように、本実施の形態では、各ヘッド
駆動装置６１1 ，６１2 における印字データ数カウンタ
５７1 ，５７2 でカウントさせる印字データ数をともに
２ｎビットに設定し、シリアルデータ（ＳＤＩ）が第１
のヘッド駆動装置６１1 に入力すると、そのセレクタ回
路６２1 によりシリアルデータ（ＳＤＩ）の先頭データ
は第２のヘッド駆動装置６１2 にも入力させて、各ヘッ
ド駆動装置６１1 ，６１2 の印字データ数カウンタ５７
1 ，５７2 を同時に起動させることにより、外部からラ
ッチ信号を与えるための信号線や通電信号の信号線を不
要にすることができ、しかも、ヘッド駆動装置６１1 ，
６１2 を制御する側は、印字データにわずか２ビットの
データを付加するだけで印字動作まで可能となり、制御
が簡単になるなど、第３の実施の形態と同様の効果が得
られる。さらに、本実施の形態では、第１のヘッド駆動
装置６１1 のＳＤ端子のみからシリアルデータ（ＳＤ
Ｉ）を入力すれば足りるので、各ヘッド駆動装置６１1
，６１2 ごとにシリアルデータ（ＳＤＩ）を入力する
ＣＤ端子を不要にすることができる。As described above, in this embodiment, the number of print data to be counted by the print data number counters 571 and 572 in each of the head driving devices 611 and 612 is set to 2n bits, and the serial data (SDI) is the first data.
Of the serial data (SDI) is also input to the second head driving device 612 by the selector circuit 621, and the print data number counter 57 of each of the head driving devices 611 and 612 is inputted.
1 and 572 are simultaneously activated, so that a signal line for supplying a latch signal from the outside and a signal line for an energizing signal can be eliminated.
On the side controlling 612, it is possible to perform the printing operation only by adding data of only 2 bits to the printing data, and the same effects as in the third embodiment are obtained, such as simplification of the control. Further, in this embodiment, the serial data (SD) is input only from the SD terminal of the first head driving device 611.
Since it is sufficient to input I), each head driving device 611
, 612 can be omitted from the CD terminal for inputting serial data (SDI).

【００８７】次に、本発明を２つのヘッド駆動装置をカ
スケード接続した場合の第５の実施の形態を図１２ない
し図１４を参照しながら説明する。なお、図７に示すも
のと同一部分には同一符号を付して詳細な説明を省略す
る。図１２は、本実施の形態に係るヘッド駆動装置の構
成を示すブロック図、図１４は本装置の制御を示すタイ
ミング図である。Next, a fifth embodiment of the present invention in which two head driving devices are connected in cascade will be described with reference to FIGS. The same parts as those shown in FIG. 7 are denoted by the same reference numerals, and detailed description is omitted. FIG. 12 is a block diagram showing the configuration of the head driving device according to the present embodiment, and FIG. 14 is a timing diagram showing control of the present device.

【００８８】本実施の形態における各ヘッド駆動装置の
構成は同一であるので、第１のヘッド駆動装置７１1 を
代表して説明する。なお、説明の都合上、第１のヘッド
駆動装置７１1 には１の添字を付け、第２のヘッド駆動
装置７１2 には２の添字を付けることにする。Since the configuration of each head driving device in this embodiment is the same, the first head driving device 711 will be described as a representative. For the sake of explanation, the first head driving device 711 has a suffix of 1 and the second head driving device 712 has a suffix of 2.

【００８９】本実施の形態における第１のヘッド駆動装
置７１1 において、図７に示すものと異なるのは、イネ
ーブル付でないｎビットシフトレジスタ７２1 を使用
し、印字データ数制御回路７６1 からラッチ信号（Ｌ
Ｔ）が出力されると同時にｎビットシフトレジスタ７２
1 をリセットさせる点である。The first head driving device 711 of this embodiment is different from that shown in FIG. 7 in that an n-bit shift register 721 without enable is used, and a latch signal (L
T) is output and the n-bit shift register 72
The point is to reset 1.

【００９０】具体的には、図１３に示すように印字デー
タ数制御回路７６1 に、Ｄ−ＦＦ７３1 を設け、このＤ
−ＦＦ７３1 のＤ端子に印字データ数カウンタ５７1 の
ＣＯ端子を接続させて、Ｑ端子からの出力をラッチ信号
（ＬＴ）としてｎビットラッチ５３1 のＬＴ端子に入力
させるとともに、／Ｑ端子からの出力をリセット信号
（ＣＲＳＴ）としてｎビットシフトレジスタ７２1 のＲ
ＳＴ端子にノアゲート７４1 を介して入力させている。More specifically, as shown in FIG. 13, a D-FF 731 is provided in the print data number control circuit 761,
-Connect the CO terminal of the print data number counter 571 to the D terminal of the FF 731, input the output from the Q terminal to the LT terminal of the n-bit latch 531 as a latch signal (LT), and output the output from the / Q terminal. As a reset signal (CRST), the R of the n-bit shift register 721 is
The signal is input to the ST terminal via the NOR gate 741.

【００９１】また、本実施の形態は、各ヘッド駆動装置
５１1 ，５１2 の印字データ数カウンタ５７1 ，５７2
でカウントさせる印字データ数を２ｎビットに設定して
各ヘッド駆動装置５１1 ，５１2 のＣＤ端子からシリア
ルデータ（ＳＤＩ）を入力させて各ヘッド駆動装置５１
1 ，５１2 の印字データ数カウンタ５７1 ，５７2 を同
時に起動させる第３の実施の形態とは異なり、印字デー
タ数カウンタ５７1 ，５７2 でカウントさせる印字デー
タ数をそれぞれ２ｎビット、ｎビットに設定し、シリア
ルデータ（ＳＤＩ）を入力するＳＤ端子を印字データ数
制御回路７６1，７６2 のＣＤＩ端子に接続することに
より、第１のヘッド駆動装置７１1 のＳＤ端子からシリ
アルデータ（ＳＤＩ）が入力されると印字データ数カウ
ンタ５７1 が起動し、続いて第１のヘッド駆動装置７１
1 のＳＤＯ端子からのシリアルデータ（ＳＤＩ）が第２
のヘッド駆動装置７１2 のＳＤ端子に入力されると印字
データ数カウンタ５７2 が起動するようにしている。In this embodiment, the print data number counters 571, 572 of the respective head driving devices 511, 512 are arranged.
The number of print data to be counted is set to 2n bits, and serial data (SDI) is inputted from the CD terminal of each of the head driving devices 511 and 512, and each head driving device 51
Unlike the third embodiment in which the print data number counters 571 and 572 of 1 and 512 are simultaneously activated, the print data numbers to be counted by the print data number counters 571 and 572 are set to 2n bits and n bits, respectively. By connecting the SD terminal for inputting the data (SDI) to the CDI terminal of the print data number control circuits 761 and 762, when the serial data (SDI) is input from the SD terminal of the first head driving device 711, the print data is output. The number counter 571 is activated, and then the first head drive 71
Serial data (SDI) from the SDO terminal of 1
The print data number counter 572 is activated when it is input to the SD terminal of the head drive device 71 2.

【００９２】このような構成のプリントヘッド駆動装置
の動作を図１４を参照しながら説明する。まず、最初に
リセット信号（ＲＳＴ）が各ヘッド駆動装置７１1 ，７
１2 に入力されると、各装置の回路は初期化される。ま
た、１つの共通クロック信号（ＣＬＫ）に同期してシリ
アルデータ（ＳＤＩ）が第１のヘッド駆動装置７１1 の
ＳＤ端子を介して入力されると、最初の１ビットのＨｉ
ｇｈデータによって、第１のヘッド駆動装置７１1 の印
字データ数カウンタ５７1 が起動し、２ｎビット分のカ
ウントが開始される。The operation of the print head driving device having such a configuration will be described with reference to FIG. First, a reset signal (RST) is first applied to each of the head driving devices 711 and 7.
When input to 12, the circuit of each device is initialized. When serial data (SDI) is input via the SD terminal of the first head driving device 71 1 in synchronization with one common clock signal (CLK), the first 1-bit Hi
The gh data activates the print data number counter 571 of the first head driving device 711, and starts counting 2n bits.

【００９３】そして、シリアルデータ（ＳＤＩ）は、第
１のヘッド駆動装置７１1 のｎビットシフトレジスタ７
２1 に転送されていき、やがてＳＤＯ端子から出力され
る。Then, the serial data (SDI) is transferred to the n-bit shift register 7 of the first head driving device 71 1.
21 to be output from the SDO terminal.

【００９４】そして、第１のヘッド駆動装置７１1 のＳ
ＤＯ端子からのシリアルデータ（ＳＤＩ）が第２のヘッ
ド駆動装置７１2 のＳＤ端子から入力されると、その最
初の１ビットのＨｉｇｈデータによって、第２のヘッド
駆動装置７２2 の印字データ数カウンタ５７2 が起動し
ｎビット分のカウントが開始される。Then, S of the first head driving device 71 1
When the serial data (SDI) from the DO terminal is input from the SD terminal of the second head driving device 712, the print data number counter 572 of the second head driving device 722 is used by the first 1-bit High data. Upon activation, counting for n bits is started.

【００９５】そして、第１のヘッド駆動装置７１1 の印
字データ数カウンタ５７1 による２ｎビット分のカウン
トが終了すると、印字データ数カウンタ５７1 のＣＯ端
子からはカウント終了信号が出力されて印字データ数カ
ウンタ５７1 は停止する。また、第２のヘッド駆動装置
７１2 の印字データ数カウンタ５７2 によるｎビット分
のカウントが終了すると、印字データ数カウンタ５７2
のＣＯ端子からはカウント終了信号が出力されて印字デ
ータ数カウンタ５７2 は停止する。When the count of 2n bits is completed by the print data number counter 571 of the first head driving device 711, a count end signal is output from the CO terminal of the print data number counter 571, and the print data number counter 571 is output. Stops. When the count of n bits by the print data number counter 572 of the second head driving device 712 is completed, the print data number counter 572
A count end signal is output from the CO terminal of, and the print data number counter 572 stops.

【００９６】こうして、各印字データ数カウンタ５７1
，５７2 のＣＯ端子からカウント終了信号が出力され
ると、印字データ数カウンタ５７1 ，５７2 の停止した
次のクロック信号（ＣＬＫ）の立ち上がりで印字データ
数制御回路７６1，７６2 のＬＴ端子からラッチ信号
（ＬＴ）が出力され、このラッチ信号（ＬＴ）はｎビッ
トラッチ５３1 ，５３2 に入力される。これにより、各
ｎビットシフトレジスタ７２1 ，７２2 の印字データ
が各ｎビットラッチ５３1 ，５３2 に保持される。Thus, each print data number counter 571
When the count end signal is output from the CO terminal of the print data number counters 571 and 572, the latch signal (LT) is output from the LT terminal of the print data number control circuits 761 and 762 at the rising edge of the next clock signal (CLK) stopped. LT), and this latch signal (LT) is input to n-bit latches 531 and 532. As a result, the print data of each of the n-bit shift registers 721 and 722 is held in each of the n-bit latches 531 and 532.

【００９７】また、上記ラッチ信号（ＬＴ）は、通電波
形生成回路５４1 ，５４2 にも入力される。すると、通
電波形生成回路５４1 ，５４2 において、ラッチ信号
（ＬＴ）を起点として通電信号（ＴＰ）が生成され、ｎ
ビットラッチ５３1 ，５３2 からの印字データに基づい
て通電か非通電かが選択されて、駆動波形として出力さ
れる。これにより、各出力ピンＤＯ1 〜ＤＯn から駆動
波形が出力され、この駆動波形によってプリントヘッド
が駆動される。以降、上記シリアルデータ（ＳＤＩ）を
受信することにより印字をくり返して行う。The latch signal (LT) is also input to the conduction waveform generation circuits 541 and 542. Then, the energization waveform generating circuits 541 and 542 generate an energization signal (TP) starting from the latch signal (LT), and n
Either energization or non-energization is selected based on the print data from the bit latches 531 and 532, and is output as a drive waveform. As a result, a drive waveform is output from each of the output pins DO1 to DOn, and the print head is driven by the drive waveform. Thereafter, printing is repeated by receiving the serial data (SDI).

【００９８】一方、各印字データ数カウンタ５７1 ，５
７2 のＣＯ端子からカウント終了信号が出力されると、
カウンタの停止した次のクロックの立ち上がりで印字デ
ータ数制御回路７６1 ，７６2 のＣＲＳＴ端子からリセ
ット信号（ＣＲＳＴ）が出力され、このリセット信号
（ＣＲＳＴ）はｎビットシフトレジスタ７２1 ，７２2
に入力される。これにより、各ｎビットシフトレジスタ
７２1 ，７２2 は同期リセットされる。このようにする
のは、もしラッチ信号（ＬＴ）が出力されるタイミング
で各ヘッド駆動装置７１1 ，７１2 のｎビットシフトレ
ジスタ７２1 ，７２2 をリセットしなければ、第１のヘ
ッド駆動装置７１1 のｎビットシフトレジスタ７２1 の
データが第２のヘッド駆動装置７１2 へ転送されてしま
い、第２のヘッド駆動装置７１2 にＨｉｇｈのデータが
入力されると再び第２のヘッド駆動装置７１2 の印字デ
ータ数カウンタ５７2 が起動し誤動作してしまうのでこ
れを防止するためである。On the other hand, each print data number counter 571,5
When the count end signal is output from the 72 CO terminal,
A reset signal (CRST) is output from the CRST terminals of the print data number control circuits 761 and 762 at the rise of the clock following the stop of the counter, and the reset signal (CRST) is output from the n-bit shift registers 721 and 722.
Is input to Thus, the n-bit shift registers 721 and 722 are synchronously reset. This is because if the n-bit shift registers 721 and 722 of the respective head driving devices 711 and 712 are not reset at the timing when the latch signal (LT) is output, the n-bit shift registers 721 and 722 of the first head driving device 711 are not reset. The data of the shift register 721 is transferred to the second head driving device 712, and when High data is input to the second head driving device 712, the print data number counter 572 of the second head driving device 712 is again activated. This is to prevent this from starting and malfunctioning.

【００９９】このような構成においても、ラッチ信号や
通電信号を外部から与える信号線を不要にすることがで
き、しかもヘッド駆動装置７１1 ，７１2 を制御する側
は、印字データにわずか２ビットのデータを付加するだ
けで印字動作まで可能となり、制御が簡単になるなど、
第３の実施の形態と同様の効果が得られる。In such a configuration, a signal line for externally supplying a latch signal or an energizing signal can be eliminated, and the side controlling the head driving devices 711 and 712 requires only two bits of data for print data. Can be added to the printing operation by simply adding
The same effects as in the third embodiment can be obtained.

【０１００】さらに、本実施の形態では、第１のヘッド
駆動装置７１1 のＳＤ端子のみからシリアルデータ（Ｓ
ＤＩ）を入力すれば足りるので、各ヘッド駆動装置７１
1 ，７１2 ごとにシリアルデータ（ＳＤＩ）を入力する
ＣＤ端子を不要にすることができる。Further, in this embodiment, the serial data (S) is input only from the SD terminal of the first head driving device 711.
DI) is sufficient, so that each head driving device 71
The CD terminal for inputting serial data (SDI) for each of 1 and 712 can be eliminated.

【０１０１】なお、上記実施の形態における印字データ
数制御回路７６1 ，７６2 のＣＮＴ端子では、印字デー
タ数カウンタ５７1 ，５７2 をｎビット又は２ｎビット
の２種類に設定できる場合について述べたが、必ずしも
これに限定されるものではなく、印字データ数制御回路
７６1 ，７６2 のＣＮＴ端子を増やして、もっと多くの
データ数に対応するようにすれば、３個以上のカスケー
ド接続が可能である。この場合、後に接続するプリント
ヘッド駆動装置の数ｍに自機の数である１を加えた数で
あるｍ＋１に、自機が受信する印字データ数ｎを乗じた
値（ｍ＋１）×ｎを、上記印字データ抽出手段における
印字データ数カウンタのカウント数として各プリントヘ
ッド駆動装置ごとに別個に設定すればよい。また、この
ときのシリアルデータに含まれる印字データは、終端に
接続されたプリントヘッド駆動装置の印字データを先頭
にして、後に接続するプリントヘッド駆動装置を駆動す
る印字データほど先になるような順序にすればよい。Although the CNT terminals of the print data number control circuits 761 and 762 in the above-described embodiment have described the case where the print data number counters 571 and 572 can be set to two types of n bits or 2n bits, this is not necessarily the case. However, the number of CNT terminals of the print data number control circuits 761 and 762 can be increased to correspond to a larger number of data, so that three or more cascade connections are possible. In this case, a value (m + 1) × n obtained by multiplying m + 1, which is a number obtained by adding 1 which is the number of the own device to the number m of the print head driving devices to be connected later, to the number n of print data received by the own device, The count number of the print data number counter in the print data extraction means may be set separately for each print head driving device. The print data included in the serial data at this time is such that the print data of the print head drive connected at the end ends first, and the print data that drives the print head drive connected later comes first. What should I do?

【０１０２】次に、本発明を２つのヘッド駆動装置をカ
スケード接続した場合の第６の実施の形態を図１５及び
図１６を参照しながら説明する。図１５は、本実施の形
態に係るヘッド駆動装置の構成を示すブロック図、図１
６は本装置の制御を示すタイミング図である。なお、図
１２に示すものと同一部分には同一符号を付して詳細な
説明を省略する。Next, a sixth embodiment of the present invention in which two head driving devices are connected in cascade will be described with reference to FIGS. FIG. 15 is a block diagram showing a configuration of a head driving device according to the present embodiment.
FIG. 6 is a timing chart showing control of the present apparatus. The same parts as those shown in FIG. 12 are denoted by the same reference numerals, and detailed description will be omitted.

【０１０３】本実施の形態における各ヘッド駆動装置の
構成は同一であるので、第１のヘッド駆動装置８１1 を
代表して説明する。なお、説明の都合上、第１のヘッド
駆動装置８１1 には１の添字を付け、第２のヘッド駆動
装置８１2 には２の添字を付けることにする。Since the configuration of each head driving device in the present embodiment is the same, the first head driving device 811 will be described as a representative. For convenience of explanation, the first head driving device 811 is given a suffix of 1 and the second head driving device 812 is given a suffix of 2.

【０１０４】本実施の形態における第１のヘッド駆動装
置８１1 において、図１２に示すものと異なるのは、印
字データ数制御回路７６1 を設ける代りに、ＳＴＰ端子
を設け、このＳＴＰ端子からの入力を、ラッチ信号（Ｌ
Ｔ）としてｎビットラッチ５３1 及び通電波形生成回路
５４1 のＬＴ端子に入力するとともに、インバータ８２
1 を介してｎビットシフトレジスタ７２11 のＣＬＲ端
子に入力した点、第２のヘッド駆動回路８１2 のｎビッ
トシフトレジスタ７２2 のＳＤＯ端子からの出力をフィ
ードバックして各ヘッド駆動装置８１1 ，８１2 のＳＴ
Ｐ端子に入力するようにした点である。こうして、第１
のヘッド駆動装置８１1 のＳＤ端子から入力したシリア
ルデータ（ＳＤＩ）のうちの先頭データがフィードバッ
クして、各ヘッド駆動装置８１1 ，８１2 のＳＴＰ端子
から入力される。The first head driving device 811 according to the present embodiment is different from the one shown in FIG. 12 in that an STP terminal is provided instead of the print data number control circuit 761, and an input from the STP terminal is provided. , Latch signal (L
T) is input to the LT terminal of the n-bit latch 531 and the conduction waveform generation circuit 541, and the inverter 82
1 and the output from the SDO terminal of the n-bit shift register 722 of the second head drive circuit 812 by feeding back the point input to the CLR terminal of the n-bit shift register 7211 and the ST of each of the head drive devices 811 and 812.
The point is that the input is made to the P terminal. Thus, the first
The head data of the serial data (SDI) input from the SD terminal of the head driving device 811 is fed back and input from the STP terminal of each of the head driving devices 811 and 812.

【０１０５】このような構成のプリントヘッド駆動装置
の動作を図１６を参照しながら説明する。まず、最初に
リセット信号（ＲＳＴ）が各ヘッド駆動装置８１1 ，８
１2 に入力されると、各装置の回路は初期化される。ま
た、１つの共通クロック信号（ＣＬＫ）に同期してシリ
アルデータ（ＳＤＩ）が第１のヘッド駆動装置８１1 の
ＳＤ端子を介して入力されると、第１のヘッド駆動装置
８１1 のｎビットシフトレジスタ７２1 に入力され、続
いてそのｎビットシフトレジスタ７２1 のＳＤＯ端子か
ら第２のヘッド駆動装置８１2 のＳＤ端子に入力され、
第２のヘッド駆動装置８１2 のｎビットシフトレジスタ
７２2 のＳＤＯ端子から先頭のＨｉｇｈデータが出力さ
れる。The operation of the print head driving device having such a configuration will be described with reference to FIG. First, a reset signal (RST) is first applied to each of the head driving devices 811 and 811.
When input to 12, the circuit of each device is initialized. When serial data (SDI) is input via the SD terminal of the first head driver 811 in synchronization with one common clock signal (CLK), the n-bit shift register of the first head driver 811 721, and then from the SDO terminal of the n-bit shift register 721 to the SD terminal of the second head driver 812.
The head High data is output from the SDO terminal of the n-bit shift register 722 of the second head driving device 812.

【０１０６】そして、第２のヘッド駆動装置８１2 のｎ
ビットシフトレジスタ７２2 のＳＤＯ端子から先頭のＨ
ｉｇｈデータは、各ヘッド駆動装置８１1 ，８１2 のＳ
ＴＰ端子に入力されると、そのＨｉｇｈデータによって
次のクロックの立ち上がりで各ｎビットシフトレジスタ
７２1 ，７２2 に格納された印字データがｎビットラッ
チ５３1 ，５３2 にラッチされる。このとき、インバー
タ８２1 ，８２2 はＬｏｗになるので、ｎビットシフト
レジスタ７２1 ，７２2 は同期クリアされる。このよう
にしたのは、もしここでｎビットシフトレジスタ７２1
，７２2 をクリアしないと、次のシリアルデータ（Ｓ
ＤＩ）が入力されたときに、前回のデータが出力され誤
動作してしまうのでこれを防止するためである。Then, n of the second head driving device 812
The first H from the SDO terminal of the bit shift register 722
The high data is the S data of each of the head driving devices 811 and 812.
When input to the TP terminal, the print data stored in each of the n-bit shift registers 721 and 722 is latched by the n-bit latches 531 and 532 at the rising edge of the next clock according to the High data. At this time, since the inverters 821 and 822 go low, the n-bit shift registers 721 and 722 are synchronously cleared. This is because if the n-bit shift register 721
, 722 are not cleared, the next serial data (S
This is to prevent the previous data from being output and malfunctioning when DI) is input.

【０１０７】また、第２のヘッド駆動装置８１2 のｎビ
ットシフトレジスタ７２2 のＳＤＯ端子から先頭のＨｉ
ｇｈデータは、各ヘッド駆動装置８１1 ，８１2 のＳＴ
Ｐ端子に入力されると、そのＨｉｇｈデータによって次
のクロックの立ち上がりで、通電波形生成回路５４1 ，
５４2 において、ＬＴ端子に入力する先頭のＨｉｇｈデ
ータによる信号を起点として通電信号（ＴＰ）が生成さ
れ、ｎビットラッチ５３1 ，５３2 からの印字データに
基づいて通電か非通電かが選択されて、駆動波形として
出力される。これにより、各出力ピンＤＯ1 〜ＤＯn か
ら駆動波形が出力され、この駆動波形によってプリント
ヘッドが駆動される。以降、上記シリアルデータ（ＳＤ
Ｉ）を受信することにより印字をくり返して行う。Also, the head Hi from the SDO terminal of the n-bit shift register 722 of the second head driving device 812
gh data is stored in the ST of each of the head driving devices 811 and 812.
When it is input to the P terminal, the energization waveform generation circuits 541, 541,.
At 542, an energization signal (TP) is generated starting from a signal based on the leading High data input to the LT terminal, and whether energization or non-energization is selected based on print data from the n-bit latches 531, 532, and drive is performed. Output as a waveform. As a result, a drive waveform is output from each of the output pins DO1 to DOn, and the print head is driven by the drive waveform. Thereafter, the serial data (SD
Printing is repeated by receiving I).

【０１０８】このような構成によっても、ラッチ信号や
通電信号を外部から与える信号線を不要にすることがで
き、しかもヘッド駆動装置８１1 ，８１2 を制御する側
は、印字データにわずか１ビットのデータを付加するだ
けで印字動作まで可能となり、制御が簡単になるなど、
第３の実施の形態と同様の効果が得られる。さらに、本
実施の形態では、印字データ数制御回路を不要とするこ
とができ、部品点数の減少を図ることができる。According to such a configuration, a signal line for externally supplying a latch signal or an energizing signal can be eliminated, and the side for controlling the head driving devices 811 and 812 requires only one bit of data for print data. Can be added to the printing operation by simply adding
The same effects as in the third embodiment can be obtained. Further, in the present embodiment, the print data number control circuit can be dispensed with, and the number of components can be reduced.

【０１０９】なお、本実施の形態におけるヘッド駆動装
置を単独で使用してもよく、また３個以上をカスケード
接続してもよい。その場合、最終段のヘッド駆動装置の
ＳＤＯ端子を各ヘッド駆動装置のＳＴＰ端子に接続すれ
ばよい。The head driving device according to the present embodiment may be used alone, or three or more head driving devices may be connected in cascade. In that case, the SDO terminal of the final stage head drive device may be connected to the STP terminal of each head drive device.

【０１１０】また、上記各実施の形態においては、各画
素の印字データを１ビットとした例を示したが、必ずし
もこれに限定されるのもではなく、階調コードデータの
場合でもｎビットシフトレジスタ７２1 ，７２2 へのデ
ータ転送数を合わせれば可能である。Further, in each of the above embodiments, the example in which the print data of each pixel is 1 bit has been described. However, the present invention is not necessarily limited to this. This is possible by matching the number of data transfers to the registers 721 and 722.

【０１１１】次に、本発明を２つのヘッド駆動装置をカ
スケード接続した場合の第７の実施の形態を図１７ない
し図１９を参照しながら説明する。図１７は、本実施の
形態に係るヘッド駆動装置の構成を示すブロック図、図
１９は本装置の制御を示すタイミング図である。なお、
本実施の形態では、図１７のタイミング図に示すように
駆動周期内でデータ転送と通電信号がオーバーラップし
ない場合に有効である。Next, a seventh embodiment of the present invention in which two head driving devices are connected in cascade will be described with reference to FIGS. FIG. 17 is a block diagram showing the configuration of the head driving device according to the present embodiment, and FIG. 19 is a timing diagram showing control of the present device. In addition,
This embodiment is effective when the data transfer and the energization signal do not overlap within the drive cycle as shown in the timing chart of FIG.

【０１１２】本実施の形態における各ヘッド駆動装置の
構成は同一であるので、第１のヘッド駆動装置 を代表
して説明する。なお、説明の都合上、第１のヘッド駆動
装置９１1 には１の添字を付け、第２のヘッド駆動装置
９１2 には２の添字を付けることにする。また、図７に
示すものと同一部分には同一符号を付して詳細な説明を
省略する。Since the configuration of each head drive device in the present embodiment is the same, the first head drive device will be described as a representative. For convenience of explanation, the first head driving device 911 is given a suffix of 1 and the second head driving device 912 is given a suffix of 2. In addition, the same parts as those shown in FIG. 7 are denoted by the same reference numerals, and detailed description will be omitted.

【０１１３】本実施の形態における第１のヘッド駆動装
置９１1 において、上記第３の実施の形態と異なるの
は、ｎビットラッチ５３1 を不要にし、印字データが有
効のときのみにｎビットシフトレジスタ５２1 をイネー
ブルにする点、及び印字データ数カウンタ５７1 を不要
にし、印字データ抽出手段として印字データ数制御回路
５６1 の代りに印字データ抽出回路９２1 を設けた点で
ある。The first head driving device 911 of this embodiment is different from the third embodiment in that the n-bit latch 531 is not required, and the n-bit shift register 521 is used only when print data is valid. And that the print data number counter 571 becomes unnecessary, and a print data extraction circuit 921 is provided instead of the print data number control circuit 561 as print data extraction means.

【０１１４】上記印字データ抽出回路９２1 は、具体的
には、図１９に示すようにＪＫ−ＦＦ９３1 、２つのＤ
−ＦＦ９４1 ，９５1 を備える。ＣＬＫ端子から入力し
たクロック信号（ＣＬＫ）は、ＪＫ−ＦＦ９３1 、Ｄ−
ＦＦ９４1 ，９５1 のＣＬＫ端子に入力される。また、
ＲＳＴ端子から入力したリセット信号（ＲＳＴ）はＪＫ
−ＦＦ９３1 、Ｄ−ＦＦ９４1 ，９５1 のＲＳＴ端子に
入力される。さらに、ＳＤ端子から入力したシリアルデ
ータ（ＳＤＩ）は、ＪＫ−ＦＦ９３1 のＪ端子に入力さ
れる。このＪＫ−ＦＦ９３1 のＫ端子には、ＳＴＰ端子
から入力した第２のヘッド駆動装置９１2 のｎビットレ
ジスタ５２2 のＳＤＯ端子からの出力が入力される。The print data extraction circuit 921 specifically includes a JK-FF 931 and two D
-FF941 and 951 are provided. The clock signal (CLK) input from the CLK terminal is JK-FF931, D-
The signals are input to the CLK terminals of the FFs 941 and 951. Also,
The reset signal (RST) input from the RST terminal is JK
These are input to the RST terminals of the -FF931, D-FF941 and 951. Further, the serial data (SDI) input from the SD terminal is input to the J terminal of the JK-FF 931. The output from the SDO terminal of the n-bit register 522 of the second head driving device 912 input from the STP terminal is input to the K terminal of the JK-FF 931.

【０１１５】上記ＪＫ−ＦＦ９３1 の出力端子であるＱ
端子からの出力は、ＥＮＢ端子からｎビットシフトレジ
スタ５２1 のＥＮＢ端子に入力される。また、ＪＫ−Ｆ
Ｆ９３1 の出力端子であるＱ端子からの出力は、ＳＴＰ
端子からの入力とともにアンドゲート９６に入力し、こ
のアンドゲート９６の出力はＤ−ＦＦ９３1 のＤ端子に
入力される。さらに、ＪＫ−ＦＦ９３1 の反転出力端子
である／Ｑ端子からの出力は、ＳＤ端子からのシリアル
データ（ＳＤＩ）とともに、２入力ナンドゲート９７に
入力される。そして、この２入力ナンドゲート９７の出
力は、ＣＬＲ端子からｎビットシフトレジスタ５２1 の
ＣＬＲ端子に入力される。The output terminal Q of the JK-FF 931
The output from the terminal is input from the ENB terminal to the ENB terminal of the n-bit shift register 521. Also, JK-F
The output from the Q terminal which is the output terminal of F931 is STP
The signal is input to the AND gate 96 together with the input from the terminal, and the output of the AND gate 96 is input to the D terminal of the D-FF 931. Further, the output from the / Q terminal, which is the inverted output terminal of the JK-FF 931, is input to the 2-input NAND gate 97 together with the serial data (SDI) from the SD terminal. The output of the two-input NAND gate 97 is input from the CLR terminal to the CLR terminal of the n-bit shift register 521.

【０１１６】上記Ｄ−ＦＦ９４1 の出力端子であるＱ端
子からの出力は、ＬＴ端子から通電波形生成回路５４1
のＬＴ端子に入力される。また、Ｄ−ＦＦ９５1 の出力
端子であるＱ端子からの出力は、ＳＤＯ端子からｎビッ
トシフトレジスタ５２1 のＳＤＩ端子に入力される。The output from the Q terminal, which is the output terminal of the D-FF 941, is supplied from the LT terminal to the conduction waveform generation circuit 541.
LT terminal. The output from the Q terminal which is the output terminal of the D-FF 951 is input from the SDO terminal to the SDI terminal of the n-bit shift register 521.

【０１１７】本実施の形態における第１のヘッド駆動装
置９１1 のＳＤ端子から入力するシリアルデータ（ＳＤ
Ｉ）は、第２の駆動装置９１2 を駆動する第２の印字デ
ータに第１のヘッド駆動装置９１1 を駆動する第１の印
字データを１ビットのＬｏｗデータでつなげ、第１の印
字データの前に１ビットＨｉｇｈデータを付け、第２の
印字データの後にＬｏｗデータを付けたデータである。
この第２の印字データと第１の印字データとの間にＬｏ
ｗデータを付けたのは、印字データが有効のときのみに
ｎビットシフトレジスタ５２1 をイネーブルにするよう
にしたので、先頭のＨｉｇｈデータの次のデータからｎ
ビットシフトレジスタ５２1 に入力するため、先頭のＨ
ｉｇｈデータが第２のヘッド駆動装置９１2 に入力され
ないことから印字データ抽出回路９２1 にＤ−ＦＦ９５
1 を設けた関係で１ビット分を調整するためである。The serial data (SD) input from the SD terminal of the first head driving device 911 in the present embodiment.
I) connects the first print data for driving the first head drive device 91 1 to the second print data for driving the second drive device 91 2 by 1-bit Low data, Is 1-bit High data, and Low data is added after the second print data.
Lo between the second print data and the first print data.
The reason why the w data is added is that the n-bit shift register 521 is enabled only when the print data is valid.
The first H is input to the bit shift register 521.
Since the high data is not input to the second head driving device 91 2, the D-FF 95
This is for adjusting one bit in relation to the provision of 1.

【０１１８】本実施の形態における第２のヘッド駆動回
路９１2 のｎビットシフトレジスタ５２2 のＳＤＯ端子
からの出力をフィードバックして各ヘッド駆動装置９１
1 ，９１2 のＳＴＰ端子に入力するようにしている。こ
うして、第２のヘッド駆動装置９１2 から先頭のＨｉｇ
ｈデータがフィードバックして、各ヘッド駆動装置９１
1 ，９１2 のＳＴＰ端子から入力される。In this embodiment, the output from the SDO terminal of the n-bit shift register 522 of the second head driving circuit 91 2 is fed back to each head driving device 91 2.
1 and 912 are input to the STP terminal. In this way, the head Hig from the second head driving device 91 2
h data is fed back, and each head driving device 91
1 and 912 are input from the STP terminal.

【０１１９】このような構成のプリントヘッド駆動装置
の動作を図１９を参照しながら説明する。まず、最初に
リセット信号（ＲＳＴ）が各ヘッド駆動装置９１1 ，９
１2 に入力されると、各装置の回路は初期化される。ま
た、１つの共通クロック信号（ＣＬＫ）に同期してシリ
アルデータ（ＳＤＩ）が第１のヘッド駆動装置９１1 の
ＳＤ端子を介して入力されると、最初のＨｉｇｈデータ
により、クリア信号（ＣＬＲ）がｎビットシフトレジス
タ５２1 に入力されｎビットシフトレジスタ５２1のデ
ータが全てＬｏｗになる。また、最初のＨｉｇｈデータ
により、ＥＮＢ端子がＨｉｇｈになり、ｎビットシフト
レジスタ５２1 が有効になる。すると、シリアルデータ
（ＳＤＩ）の印字データは印字データ抽出回路９２1 で
Ｄ−ＦＦ９５1 を１段通過した後、ｎビットシフトレジ
スタ５２1 に入力されていく。The operation of the print head driving device having such a configuration will be described with reference to FIG. First, a reset signal (RST) is first applied to each of the head driving devices 911 and 911.
When input to 12, the circuit of each device is initialized. When serial data (SDI) is input via the SD terminal of the first head driving device 911 in synchronization with one common clock signal (CLK), the clear signal (CLR) is generated by the first High data. The data input to the n-bit shift register 521 is all Low. In addition, the ENB terminal becomes High by the first High data, and the n-bit shift register 521 becomes valid. Then, the print data of the serial data (SDI) passes through the D-FF 951 in the print data extraction circuit 921 and is input to the n-bit shift register 521.

【０１２０】そして、第１のヘッド駆動装置９１1 のｎ
ビットシフトレジスタ５２1 を通過してそのＳＤＯ端子
から第２のヘッド駆動装置９１2 の印字データ抽出回路
９２2 のＳＤ端子に入力されると、第１のヘッド駆動装
置９１1 と同様の動作により第２のヘッド駆動装置９１
2 のｎビットシフトレジスタ５２2 に入力されていく。Then, n of the first head driving device 911
When the signal passes through the bit shift register 521 and is input from its SDO terminal to the SD terminal of the print data extraction circuit 922 of the second head driving device 912, the second head driving device 911 operates in the same manner as the first head driving device 911. Drive device 91
2 n-bit shift register 522.

【０１２１】その後、最初のＨｉｇｈデータが第２のヘ
ッド駆動装置９１2 のＳＤＯ端子から出力されると各ヘ
ッド駆動装置９１1 ，９１2 のＳＴＰ端子に入力され、
印字データ抽出回路９２1 ，９２2 でｎビットシフトレ
ジスタ５２1 ，５２2 のイネーブル信号（ＥＮＢ）がＬ
ｏｗになり、ｎビットシフトレジスタ５２1 ，５２2の
シフト動作は停止し、印字データを保持する。Thereafter, when the first High data is output from the SDO terminal of the second head driving device 912, it is input to the STP terminal of each of the head driving devices 911 and 912,
In the print data extraction circuits 921 and 922, the enable signal (ENB) of the n-bit shift registers 521 and 522 becomes L
ow, the shift operations of the n-bit shift registers 521 and 522 are stopped, and the print data is held.

【０１２２】また、次のクロックの立ち上がりで印字デ
ータ抽出回路９２1 ，９２2 のＬＴ端子からラッチ信号
（ＬＴ）が出力され、通電波形生成回路５４1 ，５４2
のＬＴ端子に入力される。すると、通電波形生成回路５
４1 ，５４2 において、ラッチ信号（ＬＴ）を起点とし
て通電信号（ＴＰ）が生成され、ｎビットシフトレジス
タ５２1 ，５２2 からの印字データに基づいて通電か非
通電かが選択されて、駆動波形として出力される。これ
により、各出力ピンＤＯ1 〜ＤＯn から駆動波形が出力
され、この駆動波形によってプリントヘッドが駆動され
る。以降、上記シリアルデータ（ＳＤＩ）を受信するこ
とにより印字をくり返して行う。At the rising edge of the next clock, a latch signal (LT) is output from the LT terminals of the print data extraction circuits 921 and 922, and the conduction waveform generation circuits 541 and 542 are output.
LT terminal. Then, the conduction waveform generation circuit 5
At 41 and 542, an energization signal (TP) is generated with the latch signal (LT) as a starting point. Based on print data from the n-bit shift registers 521 and 522, energization or non-energization is selected and output as a drive waveform. Is done. As a result, a drive waveform is output from each of the output pins DO1 to DOn, and the print head is driven by the drive waveform. Thereafter, printing is repeated by receiving the serial data (SDI).

【０１２３】このような構成によっても、ラッチ信号や
通電信号を外部から与える信号線を不要にすることがで
き、しかもヘッド駆動装置９１1 ，９１2 を制御する側
は、印字データにわずか３ビットのデータを付加するだ
けで印字動作まで可能となり、制御が簡単になるなど、
第３の実施の形態と同様の効果が得られる。さらに、本
実施の形態では、ｎビットラッチ及び印字データ数カウ
ンタを不要とすることができ、部品点数の減少を図るこ
とができる。According to such a configuration, a signal line for externally supplying a latch signal or an energizing signal can be eliminated, and the side for controlling the head driving devices 911 and 912 requires only three bits of data for print data. Can be added to the printing operation by simply adding
The same effects as in the third embodiment can be obtained. Further, in the present embodiment, an n-bit latch and a print data number counter can be dispensed with, and the number of components can be reduced.

【０１２４】なお、本実施の形態におけるヘッド駆動装
置を単独で使用してもよく、また３個以上をカスケード
接続してもよい。その場合、最終段のヘッド駆動装置の
ＳＤＯ端子を各ヘッド駆動装置のＳＴＰ端子に接続すれ
ばよい。The head driving device according to the present embodiment may be used alone, or three or more head driving devices may be connected in cascade. In that case, the SDO terminal of the final stage head drive device may be connected to the STP terminal of each head drive device.

【０１２５】次に、図２６に示すようなタンデム式のカ
ラープリンタに上記第２〜第７の実施の形態におけるヘ
ッド駆動装置を単独で複数使用した場合の第８実施の形
態を図２０及び図２１を参照しながら説明する。図２０
は、ヘッドコントロール部１０１から各印字ユニットの
プリントヘッドまでのブロック図であり、図２１は制御
タイミング図である。Next, an eighth embodiment in which a plurality of head driving devices according to the second to seventh embodiments are used alone in a tandem type color printer as shown in FIG. 26 will be described with reference to FIGS. This will be described with reference to FIG. FIG.
Is a block diagram from the head control unit 101 to the print head of each printing unit, and FIG. 21 is a control timing diagram.

【０１２６】上記ヘッドコントロール部１０１と各印字
ユニットのヘッド駆動装置とは、各印字ユニットに共通
のクロック信号（ＣＬＫ）、リセット信号（ＲＳＴ）を
入力するための信号線及び各印字ユニットへシリアルデ
ータを入力するための信号線の合計６本の信号線によっ
て接続されている。The head control unit 101 and the head driving device of each printing unit include a signal line for inputting a clock signal (CLK) and a reset signal (RST) common to each printing unit, and serial data to each printing unit. Are connected by a total of six signal lines for inputting the signals.

【０１２７】そして、各印字ユニットで印字を行う場合
は、図２１に示すように各印字ユニットの印字タイミン
グごとに印字データを含むシリアルデータ（ＳＤＩ）を
出力するだけで済む。When printing is performed by each printing unit, it is only necessary to output serial data (SDI) including print data at each printing timing of each printing unit as shown in FIG.

【０１２８】従って、図２７に示すように１つの印字ユ
ニットに対して４本の信号線が必要となり合計１６本の
信号線をヘッドコントロール部１３から出力しなくては
ならず、また図２８に示すように各印字ユニットごとに
制御しなければならなかった従来の場合に比して、ヘッ
ドコントロール部１０１から出力しなければならない信
号線の数を減らすことができ、制御も簡単にすることが
できる。Therefore, as shown in FIG. 27, four signal lines are required for one print unit, and a total of 16 signal lines must be output from the head control unit 13. As shown in the figure, the number of signal lines that must be output from the head control unit 101 can be reduced and control can be simplified as compared with the conventional case in which control must be performed for each print unit. it can.

【０１２９】次に、本発明を１つの駆動装置を備えたプ
リントヘッド駆動装置に適用した場合の第９の実施の形
態を図２２ないし図２４を参照しながら説明する。な
お、第１の実施の形態と同一部分には同一符号を付して
詳細な説明を省略する。上述した実施の形態におけるプ
リントヘッド駆動装置に設けたシフトレジスタ及びラッ
チ回路はリセット端子を有していて、最初にリセット信
号（ＲＳＴ）で初期化してから駆動するようにしてい
た。ところが、リセット機能がついたシフトレジスタや
ラッチ回路はその分ゲート数が必要となり回路が大きく
なってしまう。一方、シフトレジスタやラッチ回路をリ
セットしなければ、例えば電源投入後ラッチ回路の出力
レベルがＨｉｇｈ又はＬｏｗのどちらになっているか分
らないため、そのときにシリアルデータ（ＳＤＩ）が入
力されると、通電波形選択回路２４でラッチ回路の出力
により駆動波形が出力され、いわゆるゴミ印字をしてし
まう可能性がある。Next, a ninth embodiment in which the present invention is applied to a print head driving device having one driving device will be described with reference to FIGS. The same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description is omitted. The shift register and the latch circuit provided in the print head driving device in the above-described embodiment have a reset terminal, and are driven after being initialized by a reset signal (RST) first. However, a shift register or a latch circuit having a reset function requires a corresponding number of gates, and the circuit becomes large. On the other hand, unless the shift register and the latch circuit are reset, for example, it is not known whether the output level of the latch circuit is High or Low after power-on. Therefore, when serial data (SDI) is input at that time, The drive waveform is output by the output of the latch circuit in the conduction waveform selection circuit 24, and there is a possibility that so-called dust printing is performed.

【０１３０】これを解消するため、本実施の形態に係る
プリントヘッド駆動装置は、リセット端子を有するｎビ
ットシフトレジスタ２２及びｎビットラッチ２３の代り
に、リセット端子を有しないｎビットシフトレジスタ１
１３及びｎビットラッチ１１２を設けるとともに、マス
ク制御信号（ＤＣＴ）が入力されたときはシリアルデー
タ（ＳＤＩ）を入力しても、通電波形選択回路２４から
の駆動波形を出力させないようにする駆動波形マスク制
御手段としての駆動波形マスク制御回路１１４を設けて
いる。To solve this problem, the print head driving apparatus according to the present embodiment uses an n-bit shift register 1 having no reset terminal instead of the n-bit shift register 22 and the n-bit latch 23 having the reset terminal.
13 and an n-bit latch 112, and a drive waveform for preventing a drive waveform from the conduction waveform selection circuit 24 from being output even when serial data (SDI) is input when a mask control signal (DCT) is input. A drive waveform mask control circuit 114 as mask control means is provided.

【０１３１】上記駆動波形マスク制御回路１１４は、具
体的には、図２３に示すようにＪＫ−ＦＦ１１５及び２
入力アンドゲート１１６で構成される。ＣＬＫ端子から
入力したクロック信号（ＣＬＫ）はＪＫ−ＦＦ１１５の
ＣＬＫ端子に入力され、ＲＳＴ端子から入力したリセッ
ト信号（ＲＳＴ）はリセット端子に入力される。また、
ＤＣＴ端子から入力したマスク制御信号（ＤＣＴ）はＪ
Ｋ−ＦＦ１１５のＪ端子に入力される。さらに、印字デ
ータ数制御回路２６のＳＴ端子から出力される信号（Ｓ
Ｔ）はＳＴＩ端子を介してＪＫ−ＦＦ１１５のＫ端子に
入力される。The drive waveform mask control circuit 114 specifically includes JK-FFs 115 and 2 as shown in FIG.
An input AND gate 116 is provided. The clock signal (CLK) input from the CLK terminal is input to the CLK terminal of the JK-FF 115, and the reset signal (RST) input from the RST terminal is input to the reset terminal. Also,
The mask control signal (DCT) input from the DCT terminal is J
It is input to the J terminal of the K-FF 115. Further, a signal (S) output from the ST terminal of the print data number control circuit 26 is output.
T) is input to the K terminal of the JK-FF 115 via the STI terminal.

【０１３２】そして、このＪＫ−ＦＦ１１５の反転出力
端子である／Ｑ端子からの出力とＳＴＩ端子から入力し
た信号（ＳＴ）は、アンドゲート１１６の入力端子に入
力される。このアンドゲート１１６からの出力は、通電
波形を選択する際の起点となる信号としてＳＴＯ端子か
ら出力され、通電波形選択回路２４のＳＴ端子に入力さ
れる。The output from the / Q terminal, which is the inverted output terminal of the JK-FF 115, and the signal (ST) input from the STI terminal are input to the input terminal of the AND gate 116. The output from the AND gate 116 is output from the STO terminal as a signal serving as a starting point when selecting an energization waveform, and is input to the ST terminal of the energization waveform selection circuit 24.

【０１３３】このような構成の駆動波形マスク制御回路
１１４の動作を図２３を参照しながら説明する。まず、
最初にリセット信号（ＲＳＴ）がヘッド駆動装置１１１
に入力されると、印字データ数制御回路２６と駆動波形
マスク制御回路１１４が初期化される。そして、マスク
制御信号（ＤＣＴ）が駆動波形マスク制御回路１１４に
入力され、ＪＫ−ＦＦ１１５の出力／ＱがＬｏｗにな
る。The operation of the driving waveform mask control circuit 114 having such a configuration will be described with reference to FIG. First,
First, the reset signal (RST) is output from the head driving device 111.
, The print data number control circuit 26 and the drive waveform mask control circuit 114 are initialized. Then, the mask control signal (DCT) is input to the drive waveform mask control circuit 114, and the output / Q of the JK-FF 115 becomes Low.

【０１３４】次に印字データを含むシリアルデータ（Ｓ
ＤＩ）が入力されることにより印字データ数制御回路２
６からＳＴ信号が駆動波形マスク制御回路１１４に入力
される。このＳＴ信号が入力されると、ＪＫ−ＦＦ１１
５の出力／ＱがＨｉｇｈになる。Next, the serial data including the print data (S
DI) is input, the print data number control circuit 2
From 6 the ST signal is input to the drive waveform mask control circuit 114. When this ST signal is input, JK-FF11
The output / Q of 5 becomes High.

【０１３５】そして、この出力／Ｑからの出力とＳＴ信
号のアンドゲート１１６に入力され、論理積演算されて
ＳＴＯ端子から出力される。従って、マスク制御信号
（ＤＣＴ）が入力された後の最初のＳＴ信号はマスクさ
れて（ＳＴＯ端子からの出力がＬｏｗ）、通電波形選択
回路２４に入力されない。つまり、通電波形選択回路２
４において通電信号は選択されず、駆動波形も出力され
ない。その後のＳＴ信号はマスクされないので、ＳＴＯ
端子から通電波形選択回路２４に入力され、通電波形選
択回路２４において通電信号が選択され、駆動波形が出
力される。Then, the output from the output / Q and the ST signal are input to the AND gate 116, subjected to AND operation, and output from the STO terminal. Therefore, the first ST signal after the input of the mask control signal (DCT) is masked (the output from the STO terminal is Low) and is not input to the conduction waveform selection circuit 24. That is, the conduction waveform selection circuit 2
At 4, no energization signal is selected and no drive waveform is output. Since the subsequent ST signal is not masked, STO
A conduction signal is input from a terminal to the conduction waveform selection circuit 24, the conduction signal is selected in the conduction waveform selection circuit 24, and a drive waveform is output.

【０１３６】このように、本実施の形態では駆動波形マ
スク制御回路１１４を設けたことから、例えば電源投入
時や改頁のときにマスク制御信号（ＤＣＴ）を入力させ
ることにより、その後、最初にシリアルデータ（ＳＤ
Ｉ）が入力されても、通電波形選択回路２４において通
電信号は選択されないので駆動波形も出力されない。こ
れにより、ｎビットシフトレジスタ及びｎビットラッチ
をリセットしなくても、これらに残っている不要なデー
タを印字してしまういわゆるゴミ印字を防止することが
でき、確実に印字データだけを印字することができる。
従って、ｎビットシフトレジスタ及びｎビットラッチの
リセット端子を不要にすることができるので、回路構成
を簡素化できる。As described above, since the drive waveform mask control circuit 114 is provided in the present embodiment, a mask control signal (DCT) is input at the time of power-on or a page break, for example. Serial data (SD
Even if I) is input, no energization signal is selected in the energization waveform selection circuit 24, so no drive waveform is output. As a result, it is possible to prevent so-called dust printing from printing unnecessary data remaining in the n-bit shift register and the n-bit latch without resetting them, and to reliably print only print data. Can be.
Accordingly, the reset terminals of the n-bit shift register and the n-bit latch can be made unnecessary, so that the circuit configuration can be simplified.

【０１３７】なお、本実施の形態は、第１の実施の形態
におけるプリントヘッド駆動装置に適用した場合につい
て説明したが、既述した他の実施の形態におけるプリン
トヘッド駆動装置に適用してもよい。Although this embodiment has been described with reference to the case where the present invention is applied to the print head driving device according to the first embodiment, the present embodiment may be applied to the print head driving device according to the other embodiments described above. .

【０１３８】[0138]

【発明の効果】以上詳述したように本発明によれば、印
字データに１ビット以上のデータを付加したシリアルデ
ータを入力することによって、印字データ以外の１ビッ
ト以上のデータを起点として印字データを抽出し、プリ
ントヘッドを駆動する駆動波形を出力するようにしたの
で、ヘッド駆動装置をコントロールするのに必要な信号
線の数を減らすことができる。As described above in detail, according to the present invention, by inputting serial data obtained by adding one or more bits of data to print data, print data starting from one or more bits other than the print data can be obtained. Is extracted and a driving waveform for driving the print head is output, so that the number of signal lines required to control the head driving device can be reduced.

【０１３９】また、印字タイミングの異なったプリント
ヘッドをコントロールする場合でも信号線を増やすこと
なくプリントヘッドを駆動でき、ヘッド駆動装置をコン
トロールするヘッドコントロール部のＩＣのピン数やヘ
ッド駆動装置とヘッドコントロール部を接続するための
通信ケーブル及びコネクタのピン数を減らすことがで
き、安価な装置を提供できる。さらに、信号線が少なく
て済むので、信号ケーブル、基板などから発生するノイ
ズ等も少なくすることができる。Further, even when controlling print heads having different print timings, the print head can be driven without increasing the number of signal lines, and the number of pins of the IC of the head control unit for controlling the head drive unit, the head drive unit and the head control unit are controlled. It is possible to reduce the number of pins of a communication cable and a connector for connecting parts, and to provide an inexpensive device. Further, since the number of signal lines is small, noise generated from a signal cable, a board, and the like can be reduced.

【０１４０】また、プリントヘッド駆動装置を複数カス
ケード接続した場合に、印字データが有効な間だけシフ
トレジスタをイネーブルにしたり、またシフトレジスタ
が受信した印字データをデータラッチにラッチした後に
シフトレジスタをクリアすることにより、先のプリント
ヘッド駆動装置から出力された印字データが後のプリン
トヘッド駆動装置へ入力することを防止できる。When a plurality of print head driving devices are connected in cascade, the shift register is enabled only while the print data is valid, or the shift register is cleared after the received print data is latched by the data latch. By doing so, it is possible to prevent print data output from the previous print head driving device from being input to the subsequent print head driving device.

【０１４１】また、駆動波形マスク制御手段を設けるこ
とにより、例えば電源投入時や改頁のときにマスク制御
信号を入力させれば、その後、最初にシリアルデータが
入力されても、駆動波形出力手段からの駆動波形は出力
されないので、シフトレジスタやラッチなどの回路をリ
セットしなくても、これらに残っている不要なデータを
印字してしまういわゆるゴミ印字を防止することがで
き、確実に印字データだけを印字することができる。こ
れにより、シフトレジスタやラッチなどの回路のリセッ
ト端子を不要にすることができるので、回路構成を簡素
化できる。Further, by providing the drive waveform mask control means, for example, when a mask control signal is input at the time of power-on or at the time of a page break, even if serial data is first input thereafter, the drive waveform output means is provided. Since no drive waveform is output from the printer, so-called dust printing, which prints unnecessary data remaining in these circuits without resetting circuits such as shift registers and latches, can be prevented. Only can be printed. This eliminates the need for a reset terminal of a circuit such as a shift register or a latch, thereby simplifying the circuit configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施の形態に係るプリントヘッ
ド駆動装置の構成を示す回路回路ブロック図。FIG. 1 is a circuit block diagram illustrating a configuration of a print head driving device according to a first embodiment of the present invention.

【図２】図１に示す印字データ数制御回路の構成を示す
回路ブロック図。FIG. 2 is a circuit block diagram showing a configuration of a print data number control circuit shown in FIG.

【図３】図１に示すプリントヘッド駆動装置の動作タイ
ミングを示す図。FIG. 3 is a diagram showing operation timings of the print head driving device shown in FIG.

【図４】本発明の第２の実施の形態に係るプリントヘッ
ド駆動装置の構成を示す回路ブロック図。FIG. 4 is a circuit block diagram illustrating a configuration of a print head driving device according to a second embodiment of the present invention.

【図５】図４に示す印字データ数制御回路の構成を示す
回路ブロック図。FIG. 5 is a circuit block diagram showing a configuration of a print data number control circuit shown in FIG. 4;

【図６】図４に示すプリントヘッド駆動装置の動作タイ
ミングを示す図。FIG. 6 is a diagram showing operation timings of the print head driving device shown in FIG.

【図７】本発明の第３の実施の形態に係るプリントヘッ
ド駆動装置の構成を示す回路ブロック図。FIG. 7 is a circuit block diagram illustrating a configuration of a print head driving device according to a third embodiment of the present invention.

【図８】図７に示す印字データ数制御回路の構成を示す
回路ブロック図。FIG. 8 is a circuit block diagram showing a configuration of a print data number control circuit shown in FIG. 7;

【図９】図７に示すプリントヘッド駆動装置の動作タイ
ミングを示す図。FIG. 9 is a diagram showing operation timings of the print head driving device shown in FIG.

【図１０】本発明の第４の実施の形態に係るプリントヘ
ッド駆動装置の構成を示す回路ブロック図。FIG. 10 is a circuit block diagram illustrating a configuration of a print head driving device according to a fourth embodiment of the present invention.

【図１１】図１０に示すプリントヘッド駆動装置の動作
タイミングを示す図。FIG. 11 is a diagram showing operation timings of the print head driving device shown in FIG.

【図１２】本発明の第５の実施の形態に係るプリントヘ
ッド駆動装置の構成を示す回路ブロック図。FIG. 12 is a circuit block diagram illustrating a configuration of a print head driving device according to a fifth embodiment of the present invention.

【図１３】図１２に示す印字データ数制御回路の構成を
示す回路ブロック図。13 is a circuit block diagram showing a configuration of a print data number control circuit shown in FIG.

【図１４】図１２に示すプリントヘッド駆動装置の動作
タイミングを示す図。FIG. 14 is a diagram showing operation timings of the print head driving device shown in FIG.

【図１５】本発明の第６の実施の形態に係るプリントヘ
ッド駆動装置の構成を示す回路ブロック図。FIG. 15 is a circuit block diagram showing a configuration of a print head driving device according to a sixth embodiment of the present invention.

【図１６】図１５に示すプリントヘッド駆動装置の動作
タイミングを示す図。FIG. 16 is a diagram showing operation timings of the print head driving device shown in FIG.

【図１７】本発明の第７の実施の形態に係るプリントヘ
ッド駆動装置の構成を示す回路ブロック図。FIG. 17 is a circuit block diagram illustrating a configuration of a print head driving device according to a seventh embodiment of the present invention.

【図１８】図１７に示す印字データ抽出回路の構成を示
す回路ブロック図。18 is a circuit block diagram showing a configuration of a print data extraction circuit shown in FIG.

【図１９】図１７に示すプリントヘッド駆動装置の動作
タイミングを示す図。FIG. 19 is a diagram showing operation timings of the print head driving device shown in FIG.

【図２０】本発明の第８の実施の形態に係るプリンタの
要部構成を示す回路ブロック図。FIG. 20 is a circuit block diagram illustrating a main configuration of a printer according to an eighth embodiment of the invention.

【図２１】本実施の形態に係るプリンタの動作タイミン
グを示す図。FIG. 21 is a diagram showing operation timings of the printer according to the embodiment.

【図２２】本発明の第９の実施の形態に係るプリントヘ
ッド駆動装置の構成を示す回路回路ブロック図。FIG. 22 is a circuit block diagram showing a configuration of a print head driving device according to a ninth embodiment of the present invention.

【図２３】図２２に示す駆動波形マスク回路の構成を示
す回路ブロック図。23 is a circuit block diagram showing a configuration of a drive waveform mask circuit shown in FIG.

【図２４】図２２に示す駆動波形マスク回路の動作タイ
ミングを示す図。24 is a diagram showing operation timings of the drive waveform mask circuit shown in FIG.

【図２５】従来のプリントヘッド駆動装置の構成を示す
回路ブロック図。FIG. 25 is a circuit block diagram showing a configuration of a conventional print head driving device.

【図２６】従来のプリントヘッド駆動装置を使用したカ
ラープリンタの構成を説明する図。FIG. 26 is a diagram illustrating a configuration of a color printer using a conventional print head driving device.

【図２７】図２６に示すプリンタの要部構成を示す回路
ブロック図。FIG. 27 is a circuit block diagram illustrating a main configuration of the printer illustrated in FIG. 26;

【図２８】図２７に示すヘッド駆動装置の動作タイミン
グを示す図。FIG. 28 is a diagram showing operation timings of the head driving device shown in FIG. 27;

【符号の説明】[Explanation of symbols]

２１，３１，１１１…ヘッド駆動装置 ２２，３２…ｎビットシフトレジスタ（リセット端子あ
り） ２３…ｎビットラッチ（リセット端子あり） ２４…通電波形選択回路 ２５１〜２５ｎ…バッファ ２６、３６…印字データ数制御回路 ２７，３７…印字データ数カウンタ ２８…Ｄ−ＦＦ ２９，３９…ＪＫ−ＦＦ ３０…アンドゲート ３４…通電波形生成回路 ５１1 、６１1 、７１1 、８１1 、９１1 …第１のヘッ
ド駆動装置 ５１2 、６１2 、７１2 、８１2 、９１2 …第２のヘッ
ド駆動装置 ５２1 ，５２2 …イネーブル付ｎビットシフトレジスタ ５３1 ，５３2 …ｎビットラッチ ５４1 ，５４2 …通電波形生成回路 ５６1 ，５６2 、７６1 ，７６2 …印字データ数制御回
路 ５７1 ，５７2 …印字データ数カウンタ ５８1 ，５８2 …印字データ数設定回路 ７２1 ，７２2 …ｎビットシフトレジスタ ９２1 ，９２2 …印字データ抽出回路 １１２…ｎビットシフトレジスタ（リセット端子なし） １１３…ｎビットラッチ（リセット端子なし） １１４…駆動波形マスク制御回路21, 31, 111: Head driving device 22, 32: n-bit shift register (with reset terminal) 23: n-bit latch (with reset terminal) 24: energization waveform selection circuit 251 to 25n: buffers 26, 36: number of print data Control circuits 27, 37 print data number counter 28 D-FF 29, 39 JK-FF 30 AND gate 34 energization waveform generation circuits 511, 611, 711, 811, 911 first head drive device 512, 612, 712, 812, 912... Second head drive device 521, 522... N-bit shift register with enable 531, 532... N-bit latch 541, 542. Control circuits 571, 572 ... print data number counters 581, 582 ... print data number setting circuit 721, 722 ... n-bit shift register 921, 922 ... print data extraction circuit 112 ... n-bit shift register (without reset terminal) 113 ... n-bit latch (without reset terminal) 114 ... drive waveform mask control circuit

Claims (18)

【特許請求の範囲】[Claims] 【請求項１】 シリアルな印字データに１ビット以上の
データを付加したシリアルデータを入力する入力手段
と、この入力手段から入力したシリアルデータのうちの
印字データ以外の１ビット以上のデータを起点としてこ
のシリアルデータから印字データを抽出する印字データ
抽出手段と、前記シリアルデータを取込みこのシリアル
データのうち前記印字データ抽出手段で抽出された印字
データを受信する受信手段と、この受信手段により受信
した印字データに基づいて駆動波形を出力する駆動波形
出力手段とを備え、 前記入力手段からシリアルデータを入力するごとに、こ
の駆動波形出力手段からの駆動波形によってプリントヘ
ッドを駆動することを特徴とするプリントヘッド駆動装
置。1. An input means for inputting serial data obtained by adding one or more bits of data to serial print data, and one or more bits of data other than the print data in the serial data input from the input means. Print data extracting means for extracting print data from the serial data; receiving means for receiving the serial data and receiving print data extracted by the print data extracting means from the serial data; and printing received by the receiving means. A drive waveform output means for outputting a drive waveform based on the data, wherein each time serial data is input from the input means, the print head is driven by a drive waveform from the drive waveform output means. Head drive. 【請求項２】 前記入力手段は、シリアルな印字データ
の先頭に少なくとも１ビットのデータを付加したシリア
ルデータを受信し、 前記データ抽出手段は、前記入力手段で入力したシリア
ルデータのうちの印字データの先頭に付加したデータを
起点として、その印字データ数をカウントする印字デー
タ数カウンタを設け、 前記受信手段は、シフトレジスタで構成し、前記印字デ
ータ数カウンタでのカウントに基づいて印字データを受
信することを特徴とする請求項１記載のプリントヘッド
駆動装置。2. The apparatus according to claim 1, wherein the input unit receives serial data in which at least one bit of data is added to the beginning of serial print data, and the data extracting unit includes a print data of the serial data input by the input unit. A print data number counter for counting the number of print data starting from the data added to the head of the print data; and the receiving unit is configured by a shift register, and receives print data based on the count by the print data number counter. The print head driving device according to claim 1, wherein 【請求項３】 前記データ抽出手段における印字データ
数カウンタは、受信する印字データ数をカウント数とし
て設定できることを特徴とする請求項２記載のプリント
ヘッド駆動装置。3. The print head driving device according to claim 2, wherein the print data number counter in the data extracting means can set the number of print data to be received as a count number. 【請求項４】 前記印字データ抽出手段における印字デ
ータ数カウンタのカウント終了を起点に、前記シフトレ
ジスタに取込んだ印字データをラッチするデータラッチ
を設けたことを特徴とする請求項２又は請求項３記載の
プリントヘッド駆動装置。4. A data latch for latching print data taken into said shift register starting from the end of counting of a print data number counter in said print data extracting means. 4. The print head driving device according to 3. 【請求項５】 前記受信手段は、イネーブル信号がアサ
ートのときにデータを受信して保持するシフトレジスタ
で構成し、 前記印字データ抽出手段は、印字データが有効な間だけ
前記シフトレジスタへ入力するイネーブル信号をアサー
トにするデータ保持制御手段を備えたことを特徴とする
請求項２又は請求項３記載のプリントヘッド駆動装置。5. The receiving means comprises a shift register which receives and holds data when an enable signal is asserted, and wherein the print data extracting means inputs the data to the shift register only while print data is valid. 4. The print head driving device according to claim 2, further comprising a data holding control unit that asserts an enable signal. 【請求項６】 前記入力手段で入力したシリアルデータ
のうちの印字データ以外のデータのいずれかの入力タイ
ミングを起点に前記シフトレジスタに取込んだ印字デー
タをラッチするデータラッチを設けたことを特徴とする
請求項５記載のプリントヘッド駆動装置。6. A data latch for latching print data fetched into the shift register starting from an input timing of any data other than print data among serial data input by the input means. The print head driving device according to claim 5, wherein 【請求項７】 前記駆動波形出力手段は、前記入力手段
からシリアルデータのうちの印字データ以外のデータが
入力されたことを起点として駆動波形を出力することを
特徴とする請求項２ないし請求項６のいずれかに記載の
プリントヘッド駆動装置。7. The drive waveform output means according to claim 2, wherein said drive waveform output means outputs a drive waveform starting from input of data other than print data among serial data from said input means. 7. The print head driving device according to any one of 6. 【請求項８】 前記駆動波形出力手段は、前記印字デー
タ抽出手段における印字データ数カウンタがカウント終
了したことを起点として駆動波形を出力することを特徴
とする請求項２ないし請求項６のいずれかに記載のプリ
ントヘッド駆動装置。8. The drive waveform output means according to claim 2, wherein the drive waveform output means outputs a drive waveform starting from the end of counting of a print data number counter in the print data extraction means. 6. The print head driving device according to 1. 【請求項９】 請求項４に記載のプリントヘッド駆動装
置を複数カスケード接続してなるプリントヘッド駆動装
置において、 各プリントヘッド駆動装置は、後に接続するプリントヘ
ッド駆動装置を駆動する印字データほど先になるような
順序をなす印字データを含むシリアルデータを入力手段
から入力し、 前記シフトレジスタが受信した印字データを前記データ
ラッチにラッチした後に、前記シフトレジスタをクリア
するクリア手段を設け、 さらに、後に接続するプリントヘッド駆動装置の数に自
機の数を加えたものに自機が受信する印字データ数を乗
じた値を、前記印字データ抽出手段における印字データ
数カウンタのカウント数として各プリントヘッド駆動装
置ごとに別個に設定し、 各ヘッド駆動装置の入力手段からシリアルデータの先頭
の印字データ以外のデータが入力するごとに、これを起
点として各印字データ抽出回路の印字データ数カウンタ
が次々とカウントを開始するようにしたことを特徴とす
るプリントヘッド駆動装置。9. A print head drive device comprising a plurality of print head drive devices connected in cascade according to claim 4, wherein each print head drive device prints data that drives a print head drive device connected later. After inputting serial data including print data in the following order from the input means, latching the print data received by the shift register in the data latch, and providing clear means for clearing the shift register. A value obtained by multiplying the number of print head driving devices to be connected by the number of print units and multiplying by the number of print data received by the own unit is used as the count number of the print data number counter in the print data extracting unit to drive each print head. It is set separately for each device, and serial data is input from the input means of each head drive device. Each time the head of the print data other than the data is input, the print head driving apparatus characterized by printed data number counter for each print data extraction circuit is configured to start counting one after another starting it. 【請求項１０】 請求項２ないし請求項８のいずれかに
記載のプリントヘッド駆動装置を複数カスケード接続し
てなるプリントヘッド駆動装置において、 各プリントヘッド駆動装置は、後に接続するプリントヘ
ッド駆動装置を駆動する印字データほど先になるような
順序をなす印字データを含むシリアルデータを入力手段
から入力し、 前記入力手段にシリアルデータを入力する入力端子を２
個設け、一方の入力端子からのシリアルデータは前記デ
ータ抽出手段に入力し、他方の入力端子からのシリアル
データは前記シフトレジスタに入力するように構成した
ことを特徴とするプリントヘッド駆動装置。10. A print head drive device comprising a plurality of print head drive devices according to claim 2 connected in cascade, wherein each print head drive device is connected to a print head drive device to be connected later. Serial data including print data in an order such that the print data to be driven comes earlier is input from the input means, and the input terminal for inputting the serial data to the input means is connected to two input terminals.
A serial data from one input terminal is input to the data extraction means, and serial data from the other input terminal is input to the shift register. 【請求項１１】 請求項２ないし請求項８のいずれかに
記載のプリントヘッド駆動装置を複数カスケード接続し
てなるプリントヘッド駆動装置において、 各プリントヘッド駆動装置は、後に接続するプリントヘ
ッド駆動装置を駆動する印字データほど先になるような
順序をなす印字データを含むシリアルデータを入力手段
から入力し、 前記入力手段から入力したシリアルデータのうち、シフ
トレジスタへ入力してシフトして出力されたシリアルデ
ータ及びシリアルデータのうち印字データ以外のデータ
のいずれかを選択して次段のプリントヘッド駆動装置に
出力する出力データ選択手段を設けたことを特徴とする
プリントヘッド駆動装置。11. A print head drive device comprising a plurality of print head drive devices connected in cascade according to claim 2, wherein each print head drive device is connected to a print head drive device to be connected later. The serial data including the print data in the order that the print data to be driven becomes earlier is input from the input means. Of the serial data input from the input means, the serial data input to the shift register and shifted and output. A print head drive device comprising output data selection means for selecting any of data and serial data other than print data and outputting the selected data to a next-stage print head drive device. 【請求項１２】 前記入力手段は、シリアルな印字デー
タの先頭に少なくとも１ビットのデータを付加したシリ
アルデータを受信し、 前記受信手段は、シフトレジスタで構成し、 前記印字データ抽出手段は、前記シフトレジスタをクリ
アする手段と、前記入力手段が入力したシリアルデータ
のうち印字データ以外の先頭のデータが前記シフトレジ
スタでシフトされて出力されたことを起点として前記シ
フトレジスタで受信した印字データを保持するデータ保
持手段とを備えたことを特徴とする請求項１記載のプリ
ントヘッド駆動装置。12. The input means receives serial data in which at least one bit of data is added to the beginning of serial print data, the receiving means comprises a shift register, and the print data extracting means comprises Means for clearing the shift register, and holding the print data received by the shift register starting from the fact that the first data other than the print data among the serial data input by the input means has been shifted and output by the shift register. 2. The print head driving device according to claim 1, further comprising a data holding unit that performs the operation. 【請求項１３】 前記入力手段は、印字データの先頭に
少なくとも１ビットのデータを付加したシリアルデータ
を受信し、 前記受信手段は、イネーブル信号がアサートのときにデ
ータを受信して保持するシフトレジスタで構成し、 前記印字データ抽出手段は、印字データが有効な間だけ
前記シフトレジスタへ入力するイネーブル信号をアサー
トにするデータ保持制御手段を備えたことを特徴とする
請求項１記載のプリントヘッド駆動装置。13. A shift register for receiving serial data in which at least one bit of data is added to the head of print data, wherein said input means receives and holds data when an enable signal is asserted. 2. The print head drive according to claim 1, wherein the print data extracting unit includes a data holding control unit that asserts an enable signal input to the shift register only while print data is valid. apparatus. 【請求項１４】 前記データ保持手段は、シフトレジス
タで受信した印字データをラッチするデータラッチで構
成したことを特徴とする請求項１２記載のプリントヘッ
ド駆動装置。14. The print head driving device according to claim 12, wherein said data holding means comprises a data latch for latching print data received by a shift register. 【請求項１５】 請求項１、請求項１２ないし請求項１
４のいずれかに記載のプリントヘッド駆動装置を複数カ
スケード接続してなるプリントヘッド駆動装置におい
て、 各プリントヘッド駆動装置は、前記シリアルデータを次
段のプリントヘッド駆動装置へ転送するための出力端子
と、最終段のプリントヘッド駆動装置のシフトレジスタ
から出力されたシリアルデータのうちの先頭のデータを
入力するための入力端子とを設けたことを特徴とするプ
リントヘッド駆動装置。15. The method according to claim 1, wherein the control unit is a control unit.
4. A print head drive device comprising a plurality of print head drive devices connected in cascade, wherein each of the print head drive devices has an output terminal for transferring the serial data to a next-stage print head drive device. An input terminal for inputting the first data of the serial data output from the shift register of the last stage print head driving device. 【請求項１６】 前記駆動波形出力手段は、カスケード
接続された最終段のプリントヘッド駆動装置のシフトレ
ジスタからシリアルデータのうちの先頭のデータが出力
されたことを起点として駆動波形を出力することを特徴
とする請求項１５記載のプリントヘッド駆動装置。16. The driving waveform output means outputs a driving waveform starting from output of the first data of serial data from a shift register of a cascade-connected last-stage print head driving device. 16. The print head driving device according to claim 15, wherein: 【請求項１７】 マスク制御信号が入力されたときは、
前記入力手段からシリアルデータが入力されても、前記
駆動波形出力手段から駆動波形を出力させないようにす
る駆動波形マスク制御手段を設けたことを特徴とする請
求項１ないし請求項１６のいずれかに記載のプリントヘ
ッド駆動装置。17. When a mask control signal is input,
17. A drive waveform mask control means for preventing a drive waveform from being output from the drive waveform output means even when serial data is input from the input means. The print head driving device as described in the above. 【請求項１８】 請求項１ないし請求項１７のいずれか
に記載のプリントヘッド駆動装置を使用し、シリアルデ
ータを印字タイミングごとに前記プリントヘッド駆動装
置に送信することにより印字を行うことを特徴とするプ
リンタ。18. Printing is performed by using the print head driving device according to claim 1 and transmitting serial data to the print head driving device at each print timing. Printer.
JP22924599A 1998-09-04 1999-08-13 Print head drive device and printer using this device Expired - Lifetime JP3773711B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22924599A JP3773711B2 (en) 1998-09-04 1999-08-13 Print head drive device and printer using this device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-251296 1998-09-04
JP25129698 1998-09-04
JP22924599A JP3773711B2 (en) 1998-09-04 1999-08-13 Print head drive device and printer using this device

Publications (2)

Publication Number Publication Date
JP2000141765A true JP2000141765A (en) 2000-05-23
JP3773711B2 JP3773711B2 (en) 2006-05-10

Family

ID=26528707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22924599A Expired - Lifetime JP3773711B2 (en) 1998-09-04 1999-08-13 Print head drive device and printer using this device

Country Status (1)

Country Link
JP (1) JP3773711B2 (en)

Also Published As

Publication number Publication date
JP3773711B2 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
US7822115B2 (en) Systems for generating a pulse width modulated signal
JP3788862B2 (en) Printer head drive device
US20060125851A1 (en) Thermal transfer image forming apparatus using low voltage differential signaling, and method of forming image using the same
WO2003083904B1 (en) Serial integrated scan-based testing of ink jet print head
US6493109B1 (en) Print head driving apparatus and printer using the same
JP2000141765A (en) Printing head driving device and printer using this device
US6232940B1 (en) Picture data transfer control apparatus and display apparatus
JPH07177298A (en) Sensor system
JPH09109389A (en) Recording element driving integrated circuit for ink jet recorder
JP3928411B2 (en) Print head drive device
JPH07329352A (en) Print head driving ic, led array chip and led print head
TWI478131B (en) Source driver and display device
KR100398032B1 (en) small printer
JP3154789B2 (en) Thermal head drive circuit and thermal head
JPH1134394A (en) Printer
JP3625389B2 (en) Integrated circuit for driving thermal head
KR101103252B1 (en) Data transmission apparatus using two sigal lines
US20050140773A1 (en) Flexible printhead width
JP2572156B2 (en) Driver IC for line print head
JP3062314B2 (en) Printing element drive circuit device and printing device
JPH04298362A (en) Printing control circuit of printer
JPH0557957A (en) Printing head and its driving method
JPH09300622A (en) Ink-jet recording device
JP2866544B2 (en) Print data output circuit
JP2007203665A (en) Ink jet recording head

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3773711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

EXPY Cancellation because of completion of term