JPH09300622A - Ink-jet recording device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a high speed ink-jet recording device in which the number of wiring is reduced to reduce the cost of a substrate and high density is realized by equipping a means which drives and controls the group of other heating element different from a heating element group according to a printing enabling signal between a prepulse and a main pulse. SOLUTION: A D-latch 9 latches a DTDIR signal according to an NRST signal and outputs a DIR signal being a changeover signal of driving order of a block. A clock generation circuit 10 forms the changeover signals E1, E2 of a prepulse and a main pulse, a clock signal E of a couple of the prepulse and the main pulse on the basis of an ENABLE signal and the DIR signal and outputs these signals to a 16 bit counter 6. The 16 bit counter 6 has two- way properties and is changed over by the DIR signal. Further, the prepulse and the main pulse adjacent to the ENABLE signal are supplied to a different block according to the changeover signals E1, E2 sent from the clock generation circuit 10.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、ノズル内に保持さ
れたインクに対し、ノズル内に設けた発熱体にエネルギ
ーを印加して発熱させ、インク内に気泡を発生させてイ
ンクを噴射するインクジェット記録装置に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ink jet for ejecting ink by applying energy to a heating element provided in a nozzle to heat the ink held in the nozzle to generate bubbles in the ink. The present invention relates to a recording device.

【０００２】[0002]

【従来の技術】現在、大きく注目されている技術として
インクジェット記録方式がある。インクジェット記録方
式は、記録品質、記録スピードと価格のバランスに優れ
ており、さらにカラー化が容易、普通紙への記録が可
能、静粛性がよいという利点を持つ。１９８５年以降、
連続的に吐出しているインクを選択的に紙面に着弾させ
るコンティニュアス方式は陰を潜め、選択的にインクを
吐出させるドロップオンデマンド方式が主流になった。
ドロップオンデマンド方式には、インクを急激に加熱し
発生した気泡によりインクを吐出させるサーマル（バブ
ル）方式と、電圧を印加すると変形するセラミックを用
いてインクを吐出させるピエゾ方式がある。2. Description of the Related Art At present, there is an ink jet recording system as a technique which has received a great deal of attention. The ink jet recording method has the advantages of excellent balance between recording quality, recording speed and price, easy colorization, recording on plain paper, and good quietness. Since 1985,
The continuous method that selectively ejects ink that is continuously ejected onto the paper surface is hidden, and the drop-on-demand method that ejects ink selectively has become mainstream.
The drop-on-demand method includes a thermal (bubble) method in which ink is ejected by bubbles generated by rapidly heating the ink, and a piezo method in which ink is ejected using a ceramic that deforms when a voltage is applied.

【０００３】サーマルインクジェット方式の場合、印字
に熱エネルギーを利用することから記録中に自己昇温す
る。インクは、温度が高くなると粘度が低下して噴射滴
量が多くなるため、温度変化があると噴射滴量が変化
し、印字画像の劣化を引き起こす。In the case of the thermal ink jet system, heat energy is used for printing, so that the temperature rises during recording. When the temperature of the ink increases, the viscosity of the ink decreases and the amount of ejected droplets increases. Therefore, when the temperature changes, the amount of ejected droplets changes, causing deterioration of a printed image.

【０００４】このような問題に対して、温度変化が生じ
ても噴射滴量を一定にする手法として、例えば、特開平
５−９２５６５号公報などに見られるように、発熱素子
の駆動を単一パルスで行なうのではなく、印字の際に発
熱素子をインクの噴射を行なわないプレパルスとインク
を噴射するメインパルスの２つのパルスにより発熱素子
の駆動制御を行なう手法が提案されている。また、発熱
素子の駆動を単一パルスで行なうよりも、プレパルスと
メインパルスのダブルパルスで駆動した方がエネルギー
効率が良好で、発泡体積、噴射スピード制御が容易であ
る。In order to solve such a problem, as a method for keeping the ejected droplet amount constant even if the temperature changes, for example, as shown in Japanese Patent Application Laid-Open No. 5-92565, a single heating element is driven. There has been proposed a method of controlling the driving of the heating element by two pulses, a pre-pulse that does not eject ink to the heating element during printing and a main pulse that ejects ink, instead of using pulses. In addition, driving the heating element with a double pulse of a pre-pulse and a main pulse is better in energy efficiency than driving with a single pulse, and foam volume and injection speed control are easy.

【０００５】最近では、例えば、特開平７−９６６０８
号公報において、ダブルパルスで駆動の際に、同一の発
熱素子を駆動するためのプレパルスとメインパルスのイ
ンターバルの間に他の発熱素子を駆動するためのパルス
を他端子から挿入して駆動周波数を向上させる手法も開
発されている。Recently, for example, Japanese Laid-Open Patent Publication No. 7-96608.
In the publication, when driving with a double pulse, a pulse for driving another heating element is inserted from another terminal during the interval between the pre-pulse for driving the same heating element and the main pulse, and the driving frequency is changed. Techniques to improve are also being developed.

【０００６】サーマルインクジェット方式において同時
に印字できる最大のドット数は、電源容量の制約、配線
抵抗による電圧降下の影響、インク圧クロストークなど
による制約から決まる。例えば、通電中に２００ｍＡ程
度の電流が流れる発熱素子を用いた場合、同時に５個以
上の発熱素子を駆動すれば、一度に１Ａ以上もの電流が
流れる。発熱素子を搭載した基板の中央付近では、大電
流が流れると配線抵抗による共通電極の電圧降下の影響
が生じ、印字に悪影響を及ぼす。また、急激な大電流成
分によりプリントヘッドの内部、あるいはプリンタ本体
とプリントヘッドとを接続する共通フレキシブルケーブ
ルでノイズが混入して悪影響を受ける心配もある。The maximum number of dots that can be printed at the same time in the thermal ink jet system is determined by restrictions on power supply capacity, influence of voltage drop due to wiring resistance, and ink pressure crosstalk. For example, in the case of using a heating element in which a current of about 200 mA flows during energization, if 5 or more heating elements are driven at the same time, a current of 1 A or more flows at one time. When a large current flows near the center of the substrate on which the heating element is mounted, the wiring resistance causes a voltage drop at the common electrode, which adversely affects printing. Further, there is a concern that a sudden large current component may adversely affect the inside of the print head or the noise entering the common flexible cable connecting the printer body and the print head.

【０００７】一方、コスト削減と高密度化を目的とし
て、ドライバだけでなくドライバを制御する為の駆動回
路も発熱素子と同一のＳｉ基板上に搭載するような方法
が提案されている。最近では、例えば、特開平７−７６
０７８号公報に記載されているように、発熱素子をある
個数ずつ複数のブロックに分割し、ブロックごとに時分
割で駆動するブロック分割駆動回路を有する装置もあ
る。ブロック分割駆動回路は、例えばカウンタを搭載す
ることで実現でき、配線数を簡略化することができる。
ただし、カウンタを利用したブロック分割駆動回路は、
単一パルスによる発熱素子駆動を前提としている。On the other hand, for the purpose of cost reduction and high density, a method has been proposed in which not only the driver but also the drive circuit for controlling the driver is mounted on the same Si substrate as the heating element. Recently, for example, JP-A-7-76
As described in Japanese Patent Publication No. 078, there is also an apparatus having a block division drive circuit in which a certain number of heating elements are divided into a plurality of blocks and each block is driven in a time division manner. The block division driving circuit can be realized by mounting a counter, for example, and the number of wirings can be simplified.
However, the block division drive circuit using the counter is
It is assumed that the heating element is driven by a single pulse.

【０００８】また、噴射時のクロストークを低減するた
め、例えば、特開平６−１９１０３９号公報では、全体
の発熱素子を隣接したある個数ずつ複数のブロックに分
け、ブロックごとに時分割駆動する際に、隣のブロック
を駆動せずになるべく離れたブロックを順次駆動して行
く手段が提案されている。さらに、例えば、特開平６−
１９８８９３号公報では、全体の発熱素子を３個おきに
４つのブロックに分け、ブロックごとに時分割駆動する
手段が提案されている。すなわち、特開平６−１９１０
３９号公報では、ブロック内の各発熱素子は隣接してお
り、ブロックごとの駆動が離散的に構成されているに対
し、特開平６−１９８８９３号公報では、ブロック内の
各発熱素子が３個おきの離散的に構成され、隣接ブロッ
クを順次駆動して行く構成になっている。このようなブ
ロック駆動に関する提案もなされている。Further, in order to reduce crosstalk at the time of injection, for example, in Japanese Patent Laid-Open No. 6-191039, when the entire heating elements are divided into a plurality of blocks by a certain number of adjacent elements, and each block is time-division driven. In addition, a means for sequentially driving blocks as far as possible without driving the adjacent blocks has been proposed. Further, for example, Japanese Patent Laid-Open No. 6-
Japanese Patent Laid-Open No. 198893 proposes a means for dividing the entire heating element into four blocks and driving each block in a time division manner. That is, JP-A-6-1910
In Japanese Patent Laid-Open No. 39-39, each heating element in a block is adjacent to each other, and driving for each block is discretely configured. In Japanese Patent Laid-Open No. 6-198893, each heating element in a block has three heating elements. Every other block is discretely configured and adjacent blocks are sequentially driven. Proposals regarding such block driving have also been made.

【０００９】図８は、従来のインクジェット記録装置の
一例における発熱素子が搭載された基板に設けられた回
路構成図である。図中、１は共通電極、２は発熱素子、
３はドライバ素子、４はプリドライバ、５はＮＡＮＤ回
路、６は１６ｂｉｔカウンタ、７は６４ｂｉｔラッチ、
８は６４ｂｉｔシフトレジスタである。図８の構成で
は、発熱素子２を駆動する為のパルスが単一であっても
ダブルパルスであっても差し支えない。FIG. 8 is a circuit configuration diagram provided on a substrate on which a heating element is mounted in an example of a conventional ink jet recording apparatus. In the figure, 1 is a common electrode, 2 is a heating element,
3 is a driver element, 4 is a pre-driver, 5 is a NAND circuit, 6 is a 16-bit counter, 7 is a 64-bit latch,
Reference numeral 8 is a 64-bit shift register. In the configuration of FIG. 8, the pulse for driving the heating element 2 may be a single pulse or a double pulse.

【００１０】この例では、６４個の発熱素子２を搭載し
ている。ここで、６４個の発熱素子２と記述したが、厳
密には６４個分の発熱素子２の領域を持ったということ
である。つまり、発熱素子２を置く領域だけがあって実
際には発熱素子２がなかったり、通常の印字には使用し
ない特性の異なる素子であったり、いわゆるダミー素子
である場合も含んでいる。例えば、異なる色のインクを
一つの基板を使用して印字を行なう場合、異なる色の境
界に幾つかのダミー素子を設けることが多い。この明細
書では、以上のことを踏まえて、発熱素子の配置可能数
を発熱素子数と呼ぶことにする。In this example, 64 heating elements 2 are mounted. Here, 64 heating elements 2 are described, but strictly speaking, the area of 64 heating elements 2 is provided. That is, there is a case where there is only the area where the heating element 2 is placed and the heating element 2 is not actually provided, an element having different characteristics not used for normal printing, or a so-called dummy element. For example, when printing is performed using inks of different colors on one substrate, several dummy elements are often provided at boundaries of different colors. In this specification, based on the above, the number of heat generating elements that can be arranged will be referred to as the number of heat generating elements.

【００１１】図８では、６４個の発熱素子２を４つずつ
１６個のブロックに分けて分割駆動する場合である。６
４個の発熱素子２の一端はすべて共通電極１を介して電
源に接続されている。また、他端はそれぞれドライバ素
子３に接続されている。ドライバ素子３は、例えばＭＯ
Ｓ−ＦＥＴやバイポーラトランジスタなどで構成するこ
とができ、発熱素子２を駆動する。プリドライバ４は、
対応する発熱素子２の駆動信号を合成してドライバ素子
３の制御電極、例えばＭＯＳ−ＦＥＴではゲート電極に
入力する。ＮＡＮＤ回路５には、１６ｂｉｔカウンタ６
からのブロック分割駆動信号の１本と、ＥＮＡＢＬＥ信
号と、６４ｂｉｔラッチ７からのデータ信号が入力され
ており、対応する発熱素子２が選択され、印字すべきデ
ータが存在し、さらにＥＮＡＢＬＥ信号が入力されたと
き、プリドライバ４へ駆動信号を出力する。In FIG. 8, 64 heating elements 2 are divided into four blocks each of which is divided into 16 blocks for division driving. 6
One end of each of the four heating elements 2 is connected to a power supply via the common electrode 1. The other ends are connected to the driver elements 3 respectively. The driver element 3 is, for example, an MO
The heating element 2 can be driven by a S-FET or a bipolar transistor. The pre-driver 4 is
The drive signals of the corresponding heating elements 2 are combined and input to the control electrode of the driver element 3, for example, the gate electrode of a MOS-FET. The NAND circuit 5 has a 16-bit counter 6
One of the block division drive signals from, the ENABLE signal, and the data signal from the 64-bit latch 7 are input, the corresponding heating element 2 is selected, there is data to be printed, and the ENABLE signal is input. Then, the drive signal is output to the pre-driver 4.

【００１２】１６ｂｉｔカウンタ６は、クロックをカウ
ントしてブロック分割駆動信号を発生し、各ブロックに
対応するＮＡＮＤ回路５に入力する。６４ｂｉｔラッチ
７は、各発熱素子２に対応した印字データを保持する。
６４ｂｉｔシフトレジスタ８は、シリアル入力された印
字データを順次保持し、６４ｂｉｔラッチ７にパラレル
に転送する。The 16-bit counter 6 counts clocks to generate a block division drive signal, which is input to the NAND circuit 5 corresponding to each block. The 64-bit latch 7 holds print data corresponding to each heating element 2.
The 64-bit shift register 8 sequentially holds the serially input print data and transfers the print data in parallel to the 64-bit latch 7.

【００１３】この例では、各発熱素子２に対応する６４
個の印字データを保持する構成であるが、例えば、特開
平６−７９８７３号公報の図５や特願平６−２７２３７
５号の図５等に示すように、１ブロック分の印字データ
のみをラッチさせる構成としたものも存在する。In this example, 64 corresponding to each heating element 2
Although it is configured to hold individual print data, for example, FIG. 5 of Japanese Patent Laid-Open No. 6-79873 and Japanese Patent Application No. 6-27237.
As shown in FIG. 5 of No. 5, etc., there is a configuration in which only one block of print data is latched.

【００１４】図９は、従来のインクジェット記録装置の
一例における１６ｂｉｔカウンタの動作の一例を示すタ
イミングチャート、図１０は、同じく６４ｂｉｔシフト
レジスタ、ラッチの動作の一例を示すタイミングチャー
トである。最初の印字を行なう前に、予め各発熱素子２
に対応した６４個の印字データを６４ｂｉｔシフトレジ
スタ８にシリアルに入力する。その後、ＤＲＳＴ信号で
６４ｂｉｔラッチ７をリセットし、ＬＣＬＫ信号により
６４ｂｉｔシフトレジスタ８内の全ての印字データを６
４ｂｉｔラッチ７に転送してラッチさせる。６４ｂｉｔ
ラッチ７は、印字データをそれぞれのＮＡＮＤ回路５に
出力している。FIG. 9 is a timing chart showing an example of operation of a 16-bit counter in an example of a conventional ink jet recording apparatus, and FIG. 10 is a timing chart showing an example of operation of a 64-bit shift register and a latch. Before the first printing, each heating element 2
64 print data corresponding to is input serially to the 64-bit shift register 8. Thereafter, the DRST signal resets the 64-bit latch 7, and the LCLK signal resets all the print data in the 64-bit shift register 8 to 6 bits.
The data is transferred to the 4-bit latch 7 and latched. 64 bit
The latch 7 outputs the print data to each NAND circuit 5.

【００１５】１６ｂｉｔカウンタ６は、ＢＲＳＴ信号で
リセットされ、ＢＤＩＲ信号で駆動順序が選択された
後、ＢＣＬＫ信号をカウントしてブロック分割駆動信号
を選択的に送出する。図９ではＢＤＩＲ信号が‘Ｌ’で
順方向印字、‘Ｈ’で逆方向印字を選択する。１６ｂｉ
ｔカウンタ６は、まず最初のＢＣＬＫ信号によりブロッ
ク１に対するブロック分割駆動信号を１〜４番目のＮＡ
ＮＤ回路５に対して出力する。外部よりプレパルスおよ
びメインパルスを有するＥＮＡＢＬＥ信号が入力される
と、１〜４番目のＮＡＮＤ回路５のうち６４ｂｉｔラッ
チ７から印字データが出力されているもののみがＥＮＡ
ＢＬＥ信号に従った駆動信号を出力し、プリドライバ４
を介してドライバ素子３が駆動される。これにより１〜
４番目の発熱素子２のうち印字データが存在するものに
電流が流れ、発熱素子２が発熱する。このとき、プレパ
ルスではインクは吐出されず、発熱素子２の発熱による
昇温のみが行なわれ、次のメインパルスで発熱素子２の
発熱によってインク中に気泡が発生し、インクが吐出さ
れて印字が行なわれる。The 16-bit counter 6 is reset by the BRST signal and, after the driving order is selected by the BDIR signal, counts the BCLK signal and selectively transmits the block division driving signal. In FIG. 9, when the BDIR signal is'L ', forward printing is selected, and when it is'H', backward printing is selected. 16bi
The t counter 6 firstly outputs the block division drive signal for the block 1 based on the first BCLK signal to the first to fourth NAs.
Output to ND circuit 5. When an ENABLE signal having a pre-pulse and a main pulse is input from the outside, only the first to fourth NAND circuits 5 for which print data is output from the 64-bit latch 7 are ENA.
A driving signal according to the BLE signal is output, and the pre-driver 4
The driver element 3 is driven via. This allows
A current flows through the fourth heating element 2 in which print data exists, and the heating element 2 generates heat. At this time, ink is not ejected in the pre-pulse, and only the temperature is raised by the heat generation of the heating element 2, and air bubbles are generated in the ink by the heat generation of the heating element 2 in the next main pulse, and the ink is ejected and printing is performed. Done.

【００１６】続いて１６ｂｉｔカウンタ６は次のＢＣＬ
Ｋ信号をカウントしてブロック２に対するブロック分割
駆動信号を５〜８番目のＮＡＮＤ回路５に対して出力
し、５〜８番目の発熱素子２のうち印字データの存在す
るものが発熱して印字が行なわれる。以下、順にブロッ
ク１６まで駆動して印字を行なう。この間に、図１０に
示すように、次の６４個分の印字データをシリアルに６
４ｂｉｔシフトレジスタ８に入力する。Subsequently, the 16-bit counter 6 displays the next BCL.
The K signal is counted, and a block division drive signal for the block 2 is output to the fifth to eighth NAND circuits 5, and among the fifth to eighth heating elements 2 where print data exists, heat is generated and printing is performed. Done. Thereafter, printing is performed by sequentially driving up to the block 16. In the meantime, as shown in FIG. 10, the next 64 pieces of print data are serially printed.
Input to the 4-bit shift register 8.

【００１７】１６個のブロックの駆動が終了すると、Ｂ
ＲＳＴ信号により１６ｂｉｔカウンタがリセットされ、
ＢＤＩＲ信号により駆動方向が設定される。図９では逆
方向の駆動が設定されている。また、ＤＲＳＴ信号によ
って６４ｂｉｔラッチ７がリセットされ、ＬＣＬＫ信号
によって６４ｂｉｔシフトレジスタ８内の印字データが
６４ｂｉｔラッチ７にラッチされる。以後、１６番目の
ブロックから順に駆動され、最後に１番目のブロックが
駆動される。これら一連の動作を繰り返し、印字を行な
う。When the driving of 16 blocks is completed, B
The 16-bit counter is reset by the RST signal,
The driving direction is set by the BDIR signal. In FIG. 9, the driving in the reverse direction is set. The 64-bit latch 7 is reset by the DRST signal, and the print data in the 64-bit shift register 8 is latched by the 64-bit latch 7 by the LCLK signal. Thereafter, the 16th block is driven sequentially, and finally the first block is driven. Printing is performed by repeating these series of operations.

【００１８】図９に示すタイミングチャートでは、連続
するプレパルスとメインパルスは同じ発熱素子を駆動す
るためのパルスである。ダブルパルス駆動を行なう場
合、プレパルスとメインパルスのパルス幅は共に３μｓ
以下であり、プレパルスとメインパルスの間のインター
バルは数μｓから１０μｓである。インターバルをそれ
以上長くしても短くしても所定のインク滴量より噴射さ
れるインク滴量が少なくなってしまう。図９に示すよう
に同一の発熱素子を駆動するためのプレパルス、メイン
パルスを連続して印加すればインターバルの時間が無駄
になり、高速駆動に不向きである。従って、発熱素子を
順次駆動して行く場合、同一の発熱素子を駆動するため
のプレパルスとメインパルスの間に他の発熱素子を駆動
するためのパルスを印加した方が高速化できる。これを
実現するために、例えば、上述の特開平７−９６６０８
号公報に記載されているように、駆動系を２系統別々に
構成して、互いの空き時間中にプレパルス、メインパル
ス駆動を行なうことが考えられている。In the timing chart shown in FIG. 9, continuous pre-pulses and main pulses are pulses for driving the same heating element. When double pulse drive is used, the pulse width of both pre-pulse and main pulse is 3 μs
Below, the interval between the pre-pulse and the main pulse is a few μs to 10 μs. Even if the interval is made longer or shorter, the amount of ejected ink drops becomes smaller than the predetermined amount of ink drops. As shown in FIG. 9, if the pre-pulse and the main pulse for driving the same heating element are continuously applied, the interval time is wasted, which is not suitable for high-speed driving. Therefore, in the case of sequentially driving the heating elements, it is faster to apply the pulse for driving the other heating elements between the pre-pulse for driving the same heating element and the main pulse. In order to realize this, for example, the above-mentioned Japanese Patent Laid-Open No. 7-96608.
As described in the publication, it is considered that the drive system is configured separately for two systems and pre-pulse drive and main pulse drive are performed during mutual idle time.

【００１９】図１１は、従来の分割ダブルパルス駆動を
行なうインクジェット記録装置の一例を示す部分回路構
成図、図１２は、同じく動作の一例を示すタイミングチ
ャートである。図中、２１、２２は８ｂｉｔカウンタで
ある。なお、図１１には一部のみを示している。この例
では、上述の図８に示した１６ｂｉｔカウンタ６の代わ
りに２つの８ｂｉｔカウンタ２１，２２を設け、８ｂｉ
ｔカウンタ２１は奇数のブロックを選択し、８ｂｉｔカ
ウンタ２２は偶数のブロックを選択するように構成され
ている。また、奇数のブロック中の発熱素子２に対応す
るＮＡＮＤ回路５にはＥＮＡＢＬＥ＿Ａ信号が入力さ
れ、偶数のブロック中の発熱素子２に対応するＮＡＮＤ
回路５にはＥＮＡＢＬＥ＿Ｂ信号が入力されている。FIG. 11 is a partial circuit configuration diagram showing an example of a conventional ink jet recording apparatus which performs divided double pulse drive, and FIG. 12 is a timing chart showing an example of the same operation. In the figure, 21 and 22 are 8-bit counters. Note that FIG. 11 shows only a part. In this example, two 8-bit counters 21 and 22 are provided instead of the 16-bit counter 6 shown in FIG.
The t counter 21 is configured to select an odd-numbered block, and the 8-bit counter 22 is configured to select an even-numbered block. Further, the ENABLE_A signal is input to the NAND circuit 5 corresponding to the heating elements 2 in the odd-numbered blocks, and the NAND circuit 5 corresponding to the heating elements 2 in the even-numbered block is input.
The ENABLE_B signal is input to the circuit 5.

【００２０】印字を行なう際には、例えば、図１２に示
すように、例えばブロック１を駆動するＥＮＡＢＬＥ＿
Ａ信号のプレパルスとメインパルスの間に、ブロック２
を駆動するＥＮＡＢＬＥ＿Ｂ信号のプレパルスが来るよ
うにタイミングをとる。ブロック２のプレバルス後に、
ＥＮＡＢＬＥ＿Ａ信号によるブロック１のメインパルス
とブロック３のプレパルスによる駆動を行なう。ブロッ
ク３のプレバルス後に、ＥＮＡＢＬＥ＿Ｂ信号によるブ
ロック２のメインパルスとブロック４のプレパルスによ
る駆動を行なう。以下交互にこの動作を行なって行く。When performing printing, for example, as shown in FIG. 12, ENABLE--, which drives block 1, for example,
Between the pre-pulse of the A signal and the main pulse, block 2
The timing is adjusted so that the pre-pulse of the ENABLE_B signal for driving the signal comes. After the Prevalls of Block 2,
Driving is performed by the main pulse of block 1 and the pre-pulse of block 3 by the ENABLE_A signal. After the prepulse of block 3, driving is performed by the main pulse of block 2 and the prepulse of block 4 by the ENABLE_B signal. Thereafter, this operation is alternately performed.

【００２１】これにより、１つのブロックのプレパルス
とメインパルスの間の空き時間に、他のブロックのプレ
パルス、メインパルスの駆動を行ない、効率的に駆動を
行なうことができる。しかし、図１１に示したような２
系統に分割して駆動する構成では、ＥＮＡＢＬＥ信号が
２本になるなど、入力信号線数が増大するという問題が
ある。Thus, the pre-pulse and the main pulse of another block can be driven in the free time between the pre-pulse and the main pulse of one block, and the drive can be efficiently performed. However, as shown in FIG.
In the configuration in which the system is divided and driven, there is a problem that the number of input signal lines increases, such as the number of ENABLE signals becomes two.

【００２２】時分割でブロックを駆動する手法には、カ
ウンタを利用した構成の他に、外部から入力された駆動
信号を基板内部でバイナリデコードして駆動ブロックを
選択する手法がある。しかし、バイナリデコードして駆
動ブロックを選択する手法では、ブロック分割数のｌｏ
ｇ₂ だけブロック駆動用の入力信号線数が必要となり、
例えば２⁴ ＝１６ブロックでは４本も必要となり、高集
積化には不向きである。As a method of driving blocks in a time division manner, there is a method of selecting a driving block by binary-decoding a driving signal input from the outside inside the substrate, in addition to the configuration using a counter. However, in the method of selecting the driving block by binary decoding, the block division number lo
Only g ₂ requires the number of input signal lines for block drive,
For example, 2 ⁴ = 16 blocks requires 4 lines, which is not suitable for high integration.

【００２３】このように、上述のようなドライバを駆動
する回路も発熱素子と同一のＳｉ基板上に搭載し、さら
に、ブロック分割駆動を基板上のカウンタを利用して行
なうといった多機能的な回路を基板に搭載することは、
配線数の削減によるコスト削減と高密度化の点で効果的
である。また、噴射滴量、噴射スピード制御の点で、上
述のように発熱素子をプレパルスとメインパルスのダブ
ルパルスで駆動する手法は有効である。さらに、駆動周
波数を向上させるために、プレパルスとメインパルスの
インターバルの間に他の発熱素子駆動用のパルスを挿入
する手法は効果的である。As described above, a circuit for driving the driver as described above is also mounted on the same Si substrate as the heating element, and further, block division driving is performed by using a counter on the substrate, which is a multi-functional circuit. Mounting on the board
It is effective in reducing cost and density by reducing the number of wires. In addition, the method of driving the heating element with the double pulse of the pre-pulse and the main pulse as described above is effective from the viewpoint of controlling the ejected droplet amount and the ejection speed. Furthermore, in order to improve the driving frequency, it is effective to insert another heating element driving pulse between the pre-pulse and the main pulse.

【００２４】しかし、入力波形が複雑化したり、入力信
号線数が少なくなると、基板上での信号線をデコードす
る作業や回路規模が増大し、配線引き回し量が増大す
る。デコード作業が増えると高速駆動に支障をきたし、
誤動作を誘発する原因になる。回路規模や配線規模が増
大すれば基板の面積が増大し、コストアップを招く。一
方、入力信号線数を多くすれば、基板上のパッド数が増
え、基板面積も増えるばかりか、ヘッド上のプリント基
板やコネクタ、プリンタ本体とヘッドを接続するフレキ
シブルケーブルなどのコストアップを招くという問題が
ある。However, if the input waveform becomes complicated or the number of input signal lines decreases, the work of decoding the signal lines on the substrate and the circuit scale increase, and the wiring routing amount increases. When the decoding work increases, it hinders high-speed driving,
It may cause malfunction. As the circuit scale and the wiring scale increase, the area of the substrate increases and the cost increases. On the other hand, if the number of input signal lines is increased, not only the number of pads on the board increases and the board area also increases, but also the cost of the printed circuit board and connector on the head, the flexible cable connecting the printer body and the head, and the like increases. There's a problem.

【００２５】[0025]

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、機能を低下させずに、配線
数を削減して基板のコスト削減及び高密度化を実現し
た、高速なインクジェット記録装置を提供することを目
的とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described circumstances, and it is a high-speed method that reduces the number of wirings and realizes cost reduction and high density of a substrate without deteriorating the function. It is an object of the present invention to provide a new inkjet recording device.

【００２６】[0026]

【課題を解決するための手段】請求項１に記載の発明
は、複数配列された発熱素子と、該発熱素子を駆動する
ためのドライバと、画像データに応じて前記ドライバを
制御する駆動回路を有するインクジェット記録装置にお
いて、前記駆動回路には１本の印字イネーブル信号が入
力されてなり、前記駆動回路は、印字の際に前記発熱素
子をインクの噴射を行なわないプレパルスとインクの噴
射を行なうメインパルスの２つのパルスにより発熱素子
の駆動制御を行なうとともに、１以上の発熱素子からな
るグループを駆動するための前記プレパルスと前記メイ
ンパルスの間に該発熱素子のグループとは別の発熱素子
のグループを駆動するように、前記印字イネーブル信号
に基づいて駆動制御することを特徴とするものである。According to a first aspect of the present invention, there are provided a plurality of heat generating elements, a driver for driving the heat generating elements, and a drive circuit for controlling the driver according to image data. In the ink jet recording apparatus having the above, one print enable signal is input to the drive circuit, and the drive circuit performs a pre-pulse that does not eject ink to the heating element and a main ink that ejects ink when printing. A heating element is driven and controlled by two pulses, and a group of heating elements different from the group of heating elements is provided between the pre-pulse and the main pulse for driving a group of one or more heating elements. Drive control is performed based on the print enable signal so as to drive the printer.

【００２７】請求項２に記載の発明は、請求項１に記載
のインクジェット記録装置において、前記駆動回路は、
前記発熱素子のグループごとに分割して前記発熱素子を
駆動する分割駆動回路と、印字データを保持するデータ
保持回路を有していることを特徴とするものである。According to a second aspect of the present invention, in the ink jet recording apparatus according to the first aspect, the drive circuit is
It is characterized in that it has a division drive circuit for driving the heating elements by dividing the heating elements into groups, and a data holding circuit for holding print data.

【００２８】請求項３に記載の発明は、請求項２に記載
のインクジェット記録装置において、前記分割駆動回路
は、前記発熱素子のグループの駆動順序を変更可能であ
ることを特徴とするものである。According to a third aspect of the present invention, in the ink jet recording apparatus according to the second aspect, the division drive circuit is capable of changing the driving order of the heating element groups. .

【００２９】請求項４に記載の発明は、請求項２に記載
のインクジェット記録装置において、前記データ保持回
路は、ある発熱素子のグループに対応する印字データを
保持するとともに、該発熱素子のグループを駆動する前
記プレパルスと前記メインパルスの間で駆動される別の
発熱素子のグループに対応する印字データも保持するこ
とを特徴とするものである。According to a fourth aspect of the invention, in the ink jet recording apparatus according to the second aspect, the data holding circuit holds print data corresponding to a certain heating element group, and the heating element group is It is also characterized in that print data corresponding to another group of heating elements driven between the driven pre-pulse and the main pulse is also held.

【００３０】請求項５に記載の発明は、請求項１に記載
のインクジェット記録装置において、前記印字イネーブ
ル信号は、前記発熱素子のグループの数×２＋２個のパ
ルスを全発熱素子を駆動する１周期期間中に前記駆動回
路に入力することを特徴とするものである。According to a fifth aspect of the present invention, in the ink jet recording apparatus according to the first aspect, the print enable signal is one cycle for driving all the heating elements by the number of the heating element groups × 2 + 2 pulses. It is characterized in that it is inputted to the drive circuit during the period.

【００３１】請求項６に記載の発明は、請求項１に記載
のインクジェット記録装置において、前記分割駆動回路
は、駆動する前記発熱素子のグループを選択するための
シフトレジスタを有し、該シフトレジスタのためのクロ
ックとして前記印字イネーブル信号を使用することを特
徴とするものである。According to a sixth aspect of the present invention, in the ink jet recording apparatus according to the first aspect, the division drive circuit has a shift register for selecting a group of the heating elements to be driven, and the shift register. The print enable signal is used as a clock for.

【００３２】請求項７に記載の発明は、請求項１に記載
のインクジェット記録装置において、前記駆動回路に
は、該駆動回路の制御のための信号線として外部から４
本の信号線が入力されていることを特徴とするものであ
る。According to a seventh aspect of the present invention, in the ink jet recording apparatus according to the first aspect, the drive circuit is provided with a signal line for controlling the drive circuit from the outside.
This is characterized in that a book signal line is input.

【００３３】[0033]

【発明の実施の形態】図１は、本発明のインクジェット
記録装置の実施の一形態において発熱素子が搭載された
基板に設けられた回路の一例を示す構成図である。図
中、図８と同様の部分には同じ符号を付して説明を省略
する。９はＤラッチ、１０はクロック発生回路である。
なお、本図および以降に示す図は、すべて概念的な回路
図であり、ファンアウトや配線容量を無視しており、バ
ッファなど詳細な部分を省略している。1 is a block diagram showing an example of a circuit provided on a substrate on which a heating element is mounted in an embodiment of an ink jet recording apparatus of the present invention. In the figure, the same parts as those in FIG. 8 are designated by the same reference numerals and the description thereof will be omitted. Reference numeral 9 is a D latch, and 10 is a clock generation circuit.
It should be noted that this figure and the figures shown below are all conceptual circuit diagrams, and fanout and wiring capacitance are ignored, and detailed portions such as buffers are omitted.

【００３４】図１に示す全体の構成としては、６４個の
発熱素子２と、各発熱素子２に電流を流し、発熱させる
ドライバ３（高耐圧トランジスタ）、及びドライバを制
御する駆動回路からなる。また、基板上にはプリンタ本
体と信号の授受を行ない、また、電力の供給を受けるた
めのパッドが配置される。The overall configuration shown in FIG. 1 is composed of 64 heating elements 2, a driver 3 (high voltage transistor) that causes a current to flow through each heating element 2 to generate heat, and a drive circuit that controls the driver. In addition, pads for transmitting and receiving signals to and from the printer body and for receiving power supply are arranged on the substrate.

【００３５】発熱素子２は、例えばシート抵抗４０〜６
０Ω程度のポリシリコン層によって形成することができ
る。共通電極１に印加されるＨＶＤＤ電圧は、例えば３
６〜４０Ｖ程度である。これらの発熱素子２を４つず
つ、１６グループに分けて時分割で駆動する。発熱素子
２は、例えば解像度３００ｄｏｔｓ／２５．４ｍｍとな
るように配置することができる。The heating element 2 has, for example, sheet resistances 40 to 6
It can be formed by a polysilicon layer of about 0Ω. The HVDD voltage applied to the common electrode 1 is, for example, 3
It is about 6 to 40V. Each of the four heating elements 2 is divided into 16 groups and driven in time division. The heating element 2 can be arranged to have a resolution of, for example, 300 dots / 25.4 mm.

【００３６】Ｄラッチ９は、ＮＲＳＴ信号に基づいてＤ
ＴＤＩＲ信号をラッチし、ブロックの駆動順序の切換信
号であるＤＩＲ信号を出力する。クロック発生回路１０
は、ＥＮＡＢＬＥ信号およびＤＩＲ信号をもとに、プレ
パルスとメインパルスの切換信号Ｅ１，Ｅ２、プレパル
スとメインパルス１組分のクロック信号Ｅなどを生成
し、１６ｂｉｔカウンタ６へ出力する。１６ｂｉｔカウ
ンタ６は双方向性を有しておりＤＩＲ信号によって切り
換えることができる。また、クロック発生回路１０から
の切換信号Ｅ１、Ｅ２に基づいて、ＥＮＡＢＬＥ信号の
隣接するプレパルスとメインパルスをそれぞれ異なるブ
ロックへ供給するように制御する。The D-latch 9 is D-based on the NRST signal.
It latches the TDIR signal and outputs the DIR signal which is a switching signal for switching the driving order of the blocks. Clock generation circuit 10
Generates switching signals E1 and E2 for the prepulse and the main pulse, a clock signal E for one set of the prepulse and the main pulse, and the like based on the ENABLE signal and the DIR signal, and outputs them to the 16-bit counter 6. The 16-bit counter 6 has bidirectionality and can be switched by a DIR signal. Further, based on the switching signals E1 and E2 from the clock generation circuit 10, control is performed so that adjacent prepulses and main pulses of the ENABLE signal are supplied to different blocks.

【００３７】各信号について説明する。入力信号線は、
ＮＲＳＴ信号、ＥＮＡＢＬＥ信号、ＤＴＤＩＲ信号、Ｄ
ＣＬＫ信号の４本のみである。ＮＲＳＴ信号は、リセッ
トのためのクリア信号であり、‘Ｌ’で１６ｂｉｔカウ
ンタ６およびクロック発生回路１０がクリアされる。ま
た、‘Ｌ’の期間、ＥＮＡＢＬＥ信号はＮＡＮＤ回路５
に供給されない。このＮＲＳＴ信号が‘Ｈ’のとき、Ｄ
ラッチ９はＤＴＤＩＲ信号をラッチしてブロックの駆動
順序の切換信号であるＤＩＲ信号を出力し、また、６４
ｂｉｔラッチ７は６４ｂｉｔシフトレジスタ８に読み込
まれたデータをラッチする。Each signal will be described. The input signal line is
NRST signal, ENABLE signal, DTDIR signal, D
There are only four CLK signals. The NRST signal is a clear signal for resetting, and the signal "L" clears the 16-bit counter 6 and the clock generation circuit 10. Also, during the period of'L ', the ENABLE signal is the NAND circuit 5
Not supplied to When this NRST signal is'H ', D
The latch 9 latches the DTDIR signal and outputs a DIR signal which is a switching signal for switching the driving order of the blocks.
The bit latch 7 latches the data read by the 64-bit shift register 8.

【００３８】ＥＮＡＢＬＥ信号は、‘Ｈ’でドライバ３
をＯＮにする。ここではダブルパルス駆動を行なうた
め、プレパルスとメインパルスが交互に現われた波形で
ある。このＥＮＡＢＬＥ信号はＮＡＮＤ回路５に供給さ
れるほか、１６ｂｉｔカウンタ６に供給されてカウント
動作に利用され、またクロック発生回路１０に供給され
て各種の信号が生成される。The ENABLE signal is "H" and the driver 3
Turn on. Since double pulse driving is performed here, the waveform has alternating pre-pulses and main pulses. The ENABLE signal is supplied to the NAND circuit 5 and is also supplied to the 16-bit counter 6 to be used for counting operation, and is also supplied to the clock generation circuit 10 to generate various signals.

【００３９】ＤＴＤＩＲ信号は、シリアル印字データと
ともに、ブロックの駆動順序の選択信号も送られる。Ｄ
ラッチ９は、ＮＲＳＴ信号の立ち上がりにおいてＤＴＤ
ＩＲ信号をラッチする。ここでは、ＤＴＤＩＲ信号が
‘Ｌ’のとき、ブロックの駆動順序は順方向であり、
‘Ｈ’のとき、逆方向であるとする。これをブロックの
駆動順序を示すＤＩＲ信号として１６ｂｉｔカウンタ
６、クロック発生回路１０に入力している。As the DTDIR signal, a selection signal for the driving order of blocks is sent together with the serial print data. D
The latch 9 receives the DTD at the rising edge of the NRST signal.
Latch the IR signal. Here, when the DTDIR signal is'L ', the driving order of the blocks is the forward direction,
When it is'H ', it is assumed to be in the opposite direction. This is input to the 16-bit counter 6 and the clock generation circuit 10 as a DIR signal indicating the driving order of blocks.

【００４０】ＤＣＬＫ信号は、シリアル印字データのク
ロック信号である。この信号の立ち下がりで６４ｂｉｔ
シフトレジスタ８はシフト動作を行ない、ＤＴＤＩＲ信
号から印字データを取り込む。The DCLK signal is a clock signal for serial print data. 64 bits at the falling edge of this signal
The shift register 8 performs a shift operation and fetches print data from the DTDIR signal.

【００４１】このように、図８に示した従来の構成と比
べて入力する信号線の数が８本から４本に減っている。
これは、以下の４つ理由による。まず、ＤＲＳＴ（ラッ
チ用データリセット）信号を取り去っている。図８に示
した構成では、データをＬＣＬＫ信号の立ち下がりでの
ＤＡＴＡ信号の状態を取り込む。全発熱素子２の駆動作
業が１周期終了した後に、６４ｂｉｔシフトレジスタ８
には次の周期の為のデータが入っている。図８に示すよ
うに６４ｂｉｔラッチ７にクリア入力を設けた構成にす
る場合、図９に示すように、クリア信号であるＤＲＳＴ
信号が立ち下がってから所定時間だけクロック信号であ
るＬＣＬＫ信号を‘Ｌ’にしておく必要がある。次のデ
ータを読み込む時に毎回クリアする必要もない。６４ｂ
ｉｔラッチ７のクリアは、間違ったデータを印字しない
という観点に基づけば、図１に示すようにＥＮＡＢＬＥ
信号がリセット信号であるＮＲＳＴ信号とのＡＮＤで構
成されていれば、その必要性はない。従って、１６ｂｉ
ｔラッチ７にクリアは不要である。そのため、図１に示
した構成では、１６ｂｉｔラッチ７用のデータリセット
信号がない。As described above, the number of input signal lines is reduced from eight to four as compared with the conventional configuration shown in FIG.
This is due to the following four reasons. First, the DRST (latch data reset) signal is removed. In the configuration shown in FIG. 8, data is captured in the state of the DATA signal at the falling edge of the LCLK signal. After the driving work of all the heating elements 2 is completed for one cycle, the 64-bit shift register 8
Contains the data for the next cycle. When the 64-bit latch 7 is provided with a clear input as shown in FIG. 8, as shown in FIG.
It is necessary to set the LCLK signal, which is a clock signal, to "L" for a predetermined time after the signal falls. It is not necessary to clear each time the next data is read. 64b
Clearing the it latch 7 is based on the point that wrong data is not printed, as shown in FIG.
If the signal is ANDed with the NRST signal which is the reset signal, there is no need for this. Therefore, 16bi
It is not necessary to clear the t latch 7. Therefore, in the configuration shown in FIG. 1, there is no data reset signal for the 16-bit latch 7.

【００４２】また、ＬＣＬＫ（データラッチ用クロッ
ク）信号とＢＲＳＴ（ブロックリセット）信号を同一信
号線としている。図８において、すべての発熱素子２の
駆動作業の１周期の間は、ＬＣＬＫ信号は‘Ｈ’に固定
されており、ＢＲＳＴ信号は‘Ｌ’に固定されている。
１周期の終了後、次の周期までに、ＬＣＬＫ信号を
‘Ｌ’にしてデータを６４ｂｉｔラッチ７に取り込み、
ＢＲＳＴ信号を‘Ｈ’にしてブロック選択をリセットす
る。従って、図１に示した構成では、ＬＣＬＫ信号とＢ
ＲＳＴ信号をＮＲＳＴ信号として共通化している。The LCLK (data latch clock) signal and the BRST (block reset) signal are provided on the same signal line. In FIG. 8, the LCLK signal is fixed to “H” and the BRST signal is fixed to “L” for one cycle of the driving operation of all the heating elements 2.
After the end of one cycle, by the next cycle, the LCLK signal is set to “L” and the data is taken into the 64-bit latch 7,
The BRST signal is set to "H" to reset the block selection. Therefore, in the configuration shown in FIG. 1, the LCLK signal and B
The RST signal is commonly used as the NRST signal.

【００４３】さらに、ＢＤＩＲ（ブロック転送方向）信
号とＤＡＴＡ（データ）信号を同一信号線にしている。
図８において最初のＥＮＡＢＬＥ信号が立ち上がる所定
時間前に、ＢＤＩＲでカウント方向をセットする。ＢＤ
ＩＲは、すべての発熱素子２の駆動作業周期中で常に一
定値である。ＢＤＩＲが‘Ｌ’ならブロック１→１６の
順に、ＢＤＩＲが‘Ｈ’ならブロック１６→１の順に順
次駆動する。１サイクル中に転送方向を変更する必要は
ない。一方、データはすべての発熱素子２の駆動作業周
期中に次の周期のためのデータを読み込む。従って、転
送方向セットとデータセットは時分割可能であるため、
信号線を共通化することが可能である。図１に示した構
成では、すべての発熱素子２の駆動作業周期の開始前
に、ＮＲＳＴ信号が‘Ｈ’になる時のＤＴＤＩＲ信号の
状態をブロックの駆動順序の選択信号としてラッチして
いる。駆動作業周期期間中、ＤＴＤＩＲ信号はデータ信
号として使用される。Further, the BDIR (block transfer direction) signal and the DATA (data) signal are provided on the same signal line.
In FIG. 8, the count direction is set by BDIR before a predetermined time when the first ENABLE signal rises. BD
The IR is always a constant value during the driving work cycle of all the heating elements 2. If the BDIR is'L ', the blocks 1 → 16 are sequentially driven, and if the BDIR is'H', the blocks 16 → 1 are sequentially driven. It is not necessary to change the transfer direction during one cycle. On the other hand, as the data, the data for the next cycle is read during the driving work cycle of all the heating elements 2. Therefore, since the transfer direction set and the data set can be time-divided,
The signal line can be shared. In the configuration shown in FIG. 1, the state of the DTDIR signal when the NRST signal becomes “H” is latched as a block drive order selection signal before the start of the drive work cycle of all the heating elements 2. During the driving cycle, the DTDIR signal is used as a data signal.

【００４４】さらに、ＢＣＬＫ（ブロック転送用クロッ
ク）信号とＥＮＡＢＬＥ（印字イネーブル）信号を同一
信号線にしている。図９ではＢＣＬＫ信号とＥＮＡＢＬ
Ｅ信号が異なっているが、ＢＣＬＫ信号は上述のクロッ
ク発生回路１０のような簡単な回路によってＥＮＡＢＬ
Ｅ信号から生成可能である。Further, the BCLK (block transfer clock) signal and the ENABLE (print enable) signal are provided on the same signal line. In FIG. 9, BCLK signal and ENABL
Although the E signal is different, the BCLK signal can be ENABLed by a simple circuit such as the clock generation circuit 10 described above.
It can be generated from the E signal.

【００４５】このように、図８に示した構成における入
力信号線を見直すことにより、図１に示すように４本の
入力信号線のみで構成することが可能となった。このよ
うな入力信号線数の減少により、低下する機能はなく、
また付加される回路もわずかであって、入力信号線の減
少による基板の高密度化およびコストの削減を実現する
ことができる。As described above, by reviewing the input signal line in the configuration shown in FIG. 8, it becomes possible to configure with only four input signal lines as shown in FIG. With such a decrease in the number of input signal lines, there is no function to decrease,
Also, the number of circuits to be added is small, and it is possible to realize high density of the substrate and cost reduction by reducing the number of input signal lines.

【００４６】図２は、本発明のインクジェット記録装置
の実施の一形態におけるクロック発生回路の一例を示す
回路構成図、図３は、同じく動作の一例を示すタイミン
グチャートである。図中、３１，３２はＤフリップフロ
ップ、３３はＮＯＴ回路、３４はＯＲ回路、３５，３６
はセレクタである。Ｄフリップフロップ３１は、ＥＮＡ
ＢＬＥ信号の立ち下がりで出力の論理を反転し、例えば
図３に示すＡ信号およびその反転信号を出力する。すな
わち、１回目の立ち下がりでＡ信号が‘Ｈ’、その反転
信号が‘Ｌ’となり、２回目の立ち下がりでＡ信号が
‘Ｌ’、その反転信号が‘Ｈ’となる。このＡ信号がセ
レクタ３５，３６に入力されるとともにＯＲ回路３４の
一方に入力され、Ａ信号の反転信号がセレクタ３５，３
６に入力されている。FIG. 2 is a circuit configuration diagram showing an example of a clock generating circuit in the embodiment of the ink jet recording apparatus of the present invention, and FIG. 3 is a timing chart showing an example of the same operation. In the figure, 31 and 32 are D flip-flops, 33 is a NOT circuit, 34 is an OR circuit, and 35 and 36.
Is a selector. The D flip-flop 31 is ENA
The output logic is inverted at the falling edge of the BLE signal, and for example, the A signal shown in FIG. 3 and its inverted signal are output. That is, the A signal is'H 'and its inverted signal is'L' at the first falling, and the A signal is'L 'and its inverted signal is'H' at the second falling. The A signal is input to the selectors 35 and 36 and also to one of the OR circuits 34, and an inverted signal of the A signal is input to the selectors 35 and 3.
6 has been entered.

【００４７】また、Ｄフリップフロップ３２には、ＥＮ
ＡＢＬＥ信号をＮＯＴ回路３３で反転した信号がクロッ
クとして入力されており、ＥＮＡＢＬＥ信号の立ち上が
りで出力の論理を反転して、例えば図３に示すＢ信号を
出力する。すなわち、１回目の立ち上がりで‘Ｈ’とな
り、２回目の立ち上がりで‘Ｌ’となる。ＯＲ回路３４
は、Ｄフリップフロップ３１の出力であるＡ信号とＤフ
リップフロップ３２の出力であるＢ信号の論理和をＥ信
号として出力する。Ｅ信号は、図３に示すように、１組
のプレパルスとメインパルスを含んだ幅の信号となる。Further, the D flip-flop 32 has an EN
A signal obtained by inverting the ABLE signal in the NOT circuit 33 is input as a clock, and the logic of the output is inverted at the rising edge of the ENABLE signal to output the B signal shown in FIG. 3, for example. That is, it becomes'H 'at the first rising and becomes'L' at the second rising. OR circuit 34
Outputs the logical sum of the A signal output from the D flip-flop 31 and the B signal output from the D flip-flop 32 as an E signal. As shown in FIG. 3, the E signal is a signal having a width including a set of pre-pulses and a main pulse.

【００４８】セレクタ３５，３６は、Ｄフリップフロッ
プ３１から出力されるＡ信号とその反転信号をＤＩＲ信
号によって切り換え、それぞれＥ１信号、Ｅ２信号とし
て出力する。ここでは、ＤＩＲ信号が‘Ｌ’のときＡ信
号が選択され、ＤＩＲ信号が‘Ｈ’のときＡ信号の反転
信号が選択される。これにより、図３に示すように、Ｅ
１信号とＥ２信号のどちらを先に‘Ｈ’とするかを選択
することができる。The selectors 35 and 36 switch between the A signal output from the D flip-flop 31 and its inverted signal according to the DIR signal, and output it as the E1 signal and the E2 signal, respectively. Here, the A signal is selected when the DIR signal is “L”, and the inverted signal of the A signal is selected when the DIR signal is “H”. As a result, as shown in FIG.
It is possible to select which one of the 1 signal and the E2 signal is set to "H" first.

【００４９】このようにして発生したＥ信号、Ｅ１信
号、Ｅ２信号が１６ｂｉｔカウンタ６に供給される。The E signal, E1 signal, and E2 signal thus generated are supplied to the 16-bit counter 6.

【００５０】図４は、本発明のインクジェット記録装置
の実施の一形態における１６ｂｉｔカウンタの一例を示
す回路構成図である。図中、４１−１〜１７はＤフリッ
プフロップ、４２−１〜１７はセレクタ、４３−１〜１
６はＯＲ回路、４４−１１〜１６２はＡＮＤ回路であ
る。Ｄフリップフロップ４１−１〜１７は、それぞれセ
レクタ４２−１〜１７の出力をＥ信号の立ち下がりで取
り込みラッチする。なお、Ｄフリップフロップ４１−１
および４１−１７にはＲＳＴ端子が設けられており、Ｎ
ＲＳＴ信号を反転した信号がクリア信号として入力され
たとき、ＤＩＲ信号を反転した論理を初期値としてラッ
チする。すなわち、ＤＩＲ信号が‘Ｌ’のとき、順方向
駆動であるのでクリア時にＤフリップフロップ４１−１
のＱ出力を１とする。また、ＤＩＲ信号が‘Ｈ’のと
き、逆方向駆動であるのでクリア時にラッチ４１−１７
のＱ出力を１とする。FIG. 4 is a circuit configuration diagram showing an example of a 16-bit counter in the embodiment of the ink jet recording apparatus of the present invention. In the figure, 41-1 to 17 are D flip-flops, 42-1 to 17 are selectors, and 43-1 to 1
6 is an OR circuit, and 44-11 to 162 are AND circuits. The D flip-flops 41-1 to 4-17 fetch and latch the outputs of the selectors 42-1 to 4-17 at the falling edge of the E signal, respectively. Incidentally, the D flip-flop 41-1
And 41-17 are provided with RST terminals,
When the signal obtained by inverting the RST signal is input as the clear signal, the logic obtained by inverting the DIR signal is latched as an initial value. That is, when the DIR signal is'L ', the driving is in the forward direction, so the D flip-flop 41-1 is cleared at the time of clearing
Q output of 1 is set. Further, when the DIR signal is “H”, since the drive is in the reverse direction, the latch 41-17 is cleared at the time of clearing.
Q output of 1 is set.

【００５１】セレクタ４２−１〜１７は、順方向駆動か
逆方向駆動かによって信号の伝達順序を切り換えるため
に用いられる。セレクタ４２−ｉのＩ１入力には前段の
Ｄフリップフロップ４１−（ｉ−１）のＱ出力が入力さ
れ、またＩ２入力には後段のＤフリップフロップ４１−
（Ｉ＋１）のＱ出力が入力されている。また、セレクト
信号としてＤＩＲ信号が入力されており、ＤＩＲ信号が
‘Ｌ’のときＩ１入力を、また‘Ｈ’のときＩ２入力を
Ｄフリップフロップ４１−ｉに出力する。これにより、
セレクタ４２−ｉはＤＩＲ信号が‘Ｌ’のときにはＤフ
リップフロップ４１−（ｉ−１）のＱ出力をＤフリップ
フロップ４１−ｉに伝達し、ＤＩＲ信号が‘Ｈ’のとき
にはＤフリップフロップ４１−（ｉ＋１）のＱ出力をＤ
フリップフロップ４１−ｉに伝達する。このようにし
て、ＤＩＲ信号が‘Ｌ’で順方向駆動の場合にはＤフリ
ップフロップ４１−１の出力はＤフリップフロップ４１
−２，４１−３，・・・，４１−１７の順に伝達され、
ＤＩＲ信号が‘Ｈ’で逆方向駆動の場合にはＤフリップ
フロップ４１−１７の出力がＤフリップフロップ４１−
１６，４１−１５，・・・，４１−１の順に伝達され
る。なお、セレクタ４１−１のＩ１入力とセレクタ４１
−１７のＩ２入力は０にセットされている。The selectors 42-1 to 4-17 are used to switch the signal transmission order according to the forward drive or the reverse drive. The Q output of the front stage D flip-flop 41- (i-1) is input to the I1 input of the selector 42-i, and the rear stage D flip-flop 41- is input to the I2 input.
The Q output of (I + 1) is input. Further, the DIR signal is inputted as the select signal, and the I1 input is outputted to the D flip-flop 41-i when the DIR signal is'L 'and the I2 input is outputted to'D'. This allows
The selector 42-i transmits the Q output of the D flip-flop 41- (i-1) to the D flip-flop 41-i when the DIR signal is "L", and the D flip-flop 41-i when the DIR signal is "H". Q output of (i + 1) is D
It is transmitted to the flip-flop 41-i. Thus, when the DIR signal is “L” and the forward drive is performed, the output of the D flip-flop 41-1 is the D flip-flop 41.
, 2, 41-3, ..., 41-17 are transmitted in this order,
When the DIR signal is “H” and the drive is in the reverse direction, the output of the D flip-flop 41-17 is the D flip-flop 41-
16, 41-15, ..., 41-1 are transmitted in this order. The I1 input of the selector 41-1 and the selector 41
The -17 I2 input is set to zero.

【００５２】ＯＲ回路４３−１〜１６およびＡＮＤ回路
４４−１１〜１６２は、各Ｄフリップフロップ４１−１
〜１６の出力とクロック発生回路１０で生成されたＥ１
信号、Ｅ２信号に基づいてブロックを選択する回路を構
成している。ＡＮＤ回路４４−１１，２１，・・・，１
６１は、それぞれＤフリップフロップ４１−１，２，・
・・，１６のＱ出力とＥ２信号の論理積を出力する。ま
た、ＡＮＤ回路４４−１２，２２，・・・，１６２は、
それぞれＤフリップフロップ４１−２，３，・・・，１
７のＱ出力とＥ１信号の論理積を出力する。ＯＲ回路４
３−１〜１６は、それぞれＡＮＤ回路４４−１１と１
２、４４−２１と２２、・・・４４−１６１と１６２の
出力の論理和をブロックの選択信号として出力する。The OR circuits 43-1 to 16-16 and the AND circuits 44-11 to 162 are arranged in the respective D flip-flops 41-1.
~ 16 outputs and E1 generated by the clock generation circuit 10
A circuit that selects a block based on the signal and the E2 signal is configured. AND circuits 44-11, 21, ..., 1
61 is a D flip-flop 41-1, 2, ...
··· Outputs the logical product of the Q output of 16 and the E2 signal. Further, the AND circuits 44-12, 22, ...
D flip-flops 41-2, 3, ..., 1 respectively
The logical product of the Q output of 7 and the E1 signal is output. OR circuit 4
3-1 to 16 are AND circuits 44-11 and 1 respectively.
2, 44-21 and 22, ... 44-161 and 162 outputs the logical sum of the outputs as a block selection signal.

【００５３】ここで、Ｅ１信号およびＥ２信号として、
ＤＩＲ信号によって図３に示したような信号が出力され
ている。ＤＩＲ信号が‘Ｌ’のとき、Ｅ１信号はプレパ
ルスからメインパルスに移行するインターバルとメイン
パルスの間だけ‘Ｈ’となり、Ｅ２信号はメインパルス
からプレパルスに移行するインターバルとプレパルスの
間だけ‘Ｈ’となる。そのため、Ｅ２信号をプレパルス
時の選択に用い、Ｅ１信号をメインパルスの選択に用い
ることができる。そのため、ＡＮＤ回路４４−１１，２
１，・・・，１６１はプレパルス時のブロックを選択
し、ＡＮＤ回路４４−１２，２２，・・・，１６２はメ
インパルス時のブロックを選択することになる。Here, as the E1 signal and the E2 signal,
A signal as shown in FIG. 3 is output by the DIR signal. When the DIR signal is'L ', the E1 signal becomes'H' only during the interval from the prepulse to the main pulse and during the main pulse, and the E2 signal becomes'H 'only during the interval from the main pulse to the prepulse and during the prepulse. Becomes Therefore, the E2 signal can be used for selection during the pre-pulse, and the E1 signal can be used for selection for the main pulse. Therefore, the AND circuits 44-11 and 44-11
, ..., 161 selects the block for the pre-pulse, and the AND circuits 44-12, 22, ..., 162 select the block for the main pulse.

【００５４】逆に、ＤＩＲ信号が‘Ｈ’のとき、Ｅ２信
号がプレパルスからメインパルスに移行するインターバ
ルとメインパルスの間だけ‘Ｈ’となり、Ｅ１信号がメ
インパルスからプレパルスに移行するインターバルとプ
レパルスの間だけ‘Ｈ’となる。そのため、Ｅ１信号を
プレパルス時の選択に用い、Ｅ２信号をメインパルスの
選択に用いることができる。そのため、ＡＮＤ回路４４
−１２，２２，・・・，１６２はプレパルス時のブロッ
クを選択し、ＡＮＤ回路４４−１１，２１，・・・，１
６１はメインパルス時のブロックを選択することにな
る。On the contrary, when the DIR signal is'H ', the E2 signal becomes'H' only during the interval from the prepulse to the main pulse and during the main pulse, and the E1 signal changes from the main pulse to the prepulse in the interval and the prepulse. It becomes'H 'only during the period. Therefore, the E1 signal can be used for selection during the pre-pulse and the E2 signal can be used for selection for the main pulse. Therefore, the AND circuit 44
, 22, 162, ..., 162 select a block at the time of pre-pulse, and AND circuits 44-11, 21 ,.
61 selects a block for the main pulse.

【００５５】図５は、本発明のインクジェット記録装置
の実施の一形態の１６ｂｉｔ双方向カウンタの一例にお
ける動作の一例を示すタイミングチャートである。図４
に示した１６ｂｉｔカウンタの一例の動作について、図
５と、図３に示すタイミングチャートを参照しながら簡
単に説明する。まず、ＤＩＲ信号が‘Ｌ’、すなわち順
方向の駆動時について説明する。ＤＩＲ信号が‘Ｌ’で
あるので、セレクタ４２−１〜１７は入力Ｉ１を選択し
て出力する。まずＮＲＳＴ信号の反転信号が‘Ｈ’、す
なわちＣＬ信号が‘Ｈ’となったとき、Ｄフリップフロ
ップ４１−１のＱ出力に‘Ｈ’がセットされ、他のＤフ
リップフロップは‘Ｌ’にクリアされる。この時点でＤ
フリップフロップのＱ出力のうちで‘Ｈ’となっている
のはＤフリップフロップ４１−１のＱ出力のみである。
図５の（１）の期間において、最初のプレパルス時に
は、Ｅ２信号が‘Ｈ’であるからＤフリップフロップ４
１−１の出力とＥ２信号が入力されたＡＮＤ回路４４−
１１から‘Ｈ’が出力され、１番目のブロックが選択さ
れる。プレパルス終了後はＡＮＤ回路４４−１１の出力
は‘Ｌ’となる。続くメインパルス時にはどのブロック
も選択されない。FIG. 5 is a timing chart showing an example of the operation in an example of the 16-bit bidirectional counter of the embodiment of the ink jet recording apparatus of the present invention. FIG.
The operation of the example of the 16-bit counter shown in FIG. 3 will be briefly described with reference to the timing charts shown in FIGS. First, the case where the DIR signal is'L ', that is, the case of driving in the forward direction will be described. Since the DIR signal is'L ', the selectors 42-1 to 4-17 select and output the input I1. First, when the inverted signal of the NRST signal becomes'H ', that is, the CL signal becomes'H', 'H' is set to the Q output of the D flip-flop 41-1 and the other D flip-flops become'L '. Cleared. D at this point
Only the Q output of the D flip-flop 41-1 is "H" among the Q outputs of the flip-flop.
During the first pre-pulse in the period (1) of FIG. 5, since the E2 signal is'H ', the D flip-flop 4
AND circuit 44- to which the output of 1-1 and the E2 signal are input
'H' is output from 11 and the first block is selected. After the end of the pre-pulse, the output of the AND circuit 44-11 becomes "L". In the subsequent main pulse, no block is selected.

【００５６】Ｄフリップフロップ４１−１のＱ出力がセ
レクタ４２−２からＤフリップフロップ４１−２のＤ入
力に供給されており、Ｅ信号の立ち下がりによってラッ
チされる。すなわちＤフリップフロップ４１−２のＱ出
力は‘Ｈ’となる。また、Ｄフリップフロップ４１−１
にはセレクタ４２−１から‘Ｌ’が入力されているの
で、これを取り込みラッチしてＱ出力は‘Ｌ’となる。
これによって、Ｄフリップフロップ４１−２のＱ出力の
みが‘Ｈ’となる。The Q output of the D flip-flop 41-1 is supplied from the selector 42-2 to the D input of the D flip-flop 41-2, and latched by the falling edge of the E signal. That is, the Q output of the D flip-flop 41-2 becomes'H '. Also, the D flip-flop 41-1
Since "L" is input from the selector 42-1 to this, the Q output becomes "L" by fetching and latching this.
As a result, only the Q output of the D flip-flop 41-2 becomes'H '.

【００５７】図５の期間（２）において、まずＥ２信号
が‘Ｈ’となるので、Ｄフリップフロップ４１−２のＱ
出力とＥ２信号が入力されているＡＮＤ回路４４−２１
の出力が‘Ｈ’となり、プレパルス時には２番目のブロ
ックが選択される。次にＥ２信号が‘Ｌ’となってＥ１
信号が‘Ｈ’となる。すると、Ｄフリップフロップ４１
−２のＱ出力とＥ１信号が入力されているＡＮＤ回路４
４−１２の出力が‘Ｈ’となり、メインパルス時には１
番目のブロックが選択される。In the period (2) of FIG. 5, since the E2 signal becomes "H", the Q of the D flip-flop 41-2 is turned on.
AND circuit 44-21 to which the output and the E2 signal are input
Output becomes'H ', and the second block is selected during the pre-pulse. Next, the E2 signal becomes'L 'and E1
The signal becomes'H '. Then, the D flip-flop 41
AND circuit 4 to which the Q output of Q-2 and the E1 signal are input
The output of 4-12 becomes'H ', and it is 1 when the main pulse.
The second block is selected.

【００５８】以後同様にして‘Ｈ’を出力するＤフリッ
プフロップが順次移動してゆき、Ｄフリップフロップ４
１−ｉのＱ出力が‘Ｈ’のとき、プレパルス時にはｉ番
目のブロックが選択され、メインパルス時にはｉ−１番
目のブロックが選択されることになる。最後に図５の期
間（１７）において、Ｄフリップフロップ４１−１７の
Ｑ出力が‘Ｈ’のときにはプレパルス時にブロックは選
択されず、メインパルス時に１６番目のブロックが選択
される。このようにして、図５の前半に示すように、あ
るブロックのプレパルス駆動とメインパルス駆動の間に
他のブロックのメインパルス駆動、プレパルス駆動を挿
入するようなブロックの選択を行なうことができる。こ
のとき、１６のブロックを１７周期で駆動することにな
る。Thereafter, similarly, the D flip-flops outputting "H" are sequentially moved, and the D flip-flops 4
When the Q output of 1-i is'H ', the i-th block is selected during the pre-pulse and the i-1-th block is selected during the main pulse. Finally, in the period (17) of FIG. 5, when the Q output of the D flip-flop 41-17 is “H”, the block is not selected during the pre-pulse and the 16th block is selected during the main pulse. In this way, as shown in the first half of FIG. 5, it is possible to select a block in which the main pulse drive and the prepulse drive of another block are inserted between the prepulse drive and the main pulse drive of a certain block. At this time, 16 blocks are driven in 17 cycles.

【００５９】次に、ＤＩＲ信号が‘Ｈ’、すなわち逆方
向の駆動時について説明する。ＤＩＲ信号が‘Ｈ’であ
るので、セレクタ４２−１〜１７は入力Ｉ２を選択して
出力する。まずＮＲＳＴ信号の反転信号が‘Ｈ’、すな
わちＣＬ信号が‘Ｈ’となったとき、Ｄフリップフロッ
プ４１−１７のＱ出力に‘Ｈ’がセットされ、他のＤフ
リップフロップは‘Ｌ’にクリアされる。この時点でＤ
フリップフロップのＱ出力のうちで‘Ｈ’となっている
のはＤフリップフロップ４１−１７のＱ出力のみであ
る。図５の期間（１’）において、最初のプレパルス時
には、Ｅ１信号が‘Ｈ’であるからＤフリップフロップ
４１−１７の出力とＥ１信号が入力されたＡＮＤ回路４
４−１６２から‘Ｈ’が出力され、１６番目のブロック
が選択される。プレパルス終了後はＡＮＤ回路４４−１
６２の出力は‘Ｌ’となる。続くメインパルス時にはど
のブロックも選択されない。Next, the case where the DIR signal is “H”, that is, the case of driving in the reverse direction will be described. Since the DIR signal is'H ', the selectors 42-1 to 4-17 select and output the input I2. First, when the inverted signal of the NRST signal becomes'H ', that is, the CL signal becomes'H', 'H' is set to the Q output of the D flip-flop 41-17, and the other D flip-flops become'L '. Cleared. D at this point
Of the Q outputs of the flip-flops, only the Q output of the D flip-flop 41-17 is'H '. In the period (1 ′) of FIG. 5, the E1 signal is “H” at the time of the first pre-pulse, so that the output of the D flip-flop 41-17 and the AND circuit 4 to which the E1 signal is input.
4-162 outputs “H”, and the 16th block is selected. After completion of pre-pulse, AND circuit 44-1
The output of 62 is'L '. In the subsequent main pulse, no block is selected.

【００６０】Ｄフリップフロップ４１−１７のＱ出力が
セレクタ４２−１６からＤフリップフロップ４１−１６
のＤ入力に供給されており、Ｅ信号の立ち下がりによっ
て取り込まれラッチされる。すなわちＤフリップフロッ
プ４１−１６のＱ出力は‘Ｈ’となる。また、Ｄフリッ
プフロップ４１−１７にはセレクタ４２−１７から
‘Ｌ’が入力されているので、これを取り込みラッチし
てＱ出力は‘Ｌ’となる。これによって、Ｄフリップフ
ロップ４１−１６のＱ出力のみが‘Ｈ’となる。The Q output of the D flip-flop 41-17 is output from the selector 42-16 to the D flip-flop 41-16.
Is supplied to the D input of, and is captured and latched at the falling edge of the E signal. That is, the Q output of the D flip-flop 41-16 becomes "H". Further, since "L" is input from the selector 42-17 to the D flip-flop 41-17, this is taken in and latched, and the Q output becomes "L". As a result, only the Q output of the D flip-flop 41-16 becomes'H '.

【００６１】図５の期間（２’）において、まずＥ１信
号が‘Ｈ’となるので、Ｄフリップフロップ４１−１６
のＱ出力とＥ１信号が入力されている図示しないＡＮＤ
回路４４−１５２の出力が‘Ｈ’となり、プレパルス時
には１５番目のブロックが選択される。次にＥ１信号が
‘Ｌ’となってＥ２信号が‘Ｈ’となる。すると、Ｄフ
リップフロップ４１−１６のＱ出力とＥ２信号が入力さ
れているＡＮＤ回路４４−１６１の出力が‘Ｈ’とな
り、メインパルス時には１６番目のブロックが選択され
る。In the period (2 ') of FIG. 5, since the E1 signal becomes "H", the D flip-flop 41-16
AND output (not shown) where Q output and E1 signal are input
The outputs of the circuits 44-152 become "H", and the 15th block is selected during the prepulse. Next, the E1 signal becomes "L" and the E2 signal becomes "H". Then, the Q output of the D flip-flop 41-16 and the output of the AND circuit 44-161 to which the E2 signal is input become "H", and the 16th block is selected at the time of the main pulse.

【００６２】以後同様にして‘Ｈ’を出力するＤフリッ
プフロップが順方向時とは逆方向に移動してゆき、Ｄフ
リップフロップ４１−ｉのＱ出力が‘Ｈ’のとき、プレ
パルス時にはｉ−１番目のブロックが選択され、メイン
パルス時にはｉ番目のブロックが選択されることにな
る。最後に図５の期間（１７’）において、Ｄフリップ
フロップ４１−１のＱ出力が‘Ｈ’のときにはプレパル
ス時にブロックは選択されず、メインパルス時に１番目
のブロックが選択される。このようにして、図５の後半
に示すように、逆方向時にも、あるブロックのプレパル
ス駆動とメインパルス駆動の間に他のブロックのメイン
パルス駆動、プレパルス駆動を挿入するようなブロック
の選択を逆方向に行なうことができる。Similarly, the D flip-flop outputting "H" moves in the direction opposite to the forward direction, and when the Q output of the D flip-flop 41-i is "H", i-during pre-pulse. The first block is selected, and the i-th block is selected during the main pulse. Finally, in the period (17 ') of FIG. 5, when the Q output of the D flip-flop 41-1 is "H", the block is not selected during the prepulse and the first block is selected during the main pulse. In this way, as shown in the latter half of FIG. 5, even in the reverse direction, it is possible to select a block such that main pulse driving and pre-pulse driving of another block are inserted between pre-pulse driving and main pulse driving of another block. It can be done in the opposite direction.

【００６３】図６は、本発明のインクジェット記録装置
の実施の一形態における１６ｂｉｔカウンタの別の例を
示す回路構成図である。図中、５１−１，２，・・・は
Ｄフリップフロップ、５２−１，２，・・・はセレク
タ、５３−１，２，・・・はＯＲ回路、５４はＤフリッ
プフロップ、５５はインバータである。この例は、クロ
ック発生回路１０を用いずに構成した例を示している。
１６ｂｉｔカウンタ６は、ＥＮＡＢＬＥ信号、ＤＩＲ信
号、ＣＬ信号としてＮＲＳＴ信号を直接用いてカウント
動作を行なう。FIG. 6 is a circuit diagram showing another example of the 16-bit counter in the embodiment of the ink jet recording apparatus of the present invention. In the figure, 51-1, 2, ... Are D flip-flops, 52-1, 2, ... Are selectors, 53-1, 2, ... Are OR circuits, 54 is a D flip-flop, and 55 is It is an inverter. In this example, the clock generating circuit 10 is not used.
The 16-bit counter 6 performs a counting operation by directly using the NRST signal as the ENABLE signal, the DIR signal, and the CL signal.

【００６４】Ｄフリップフロップ５１−１，２，・・・
とセレクタ５２−１，２，・・・の構成及び接続方法は
図４に示した構成と同様であって、個数はそれぞれ３４
個ずつである。ＯＲ回路５３−１，２，・・・も図４に
示したＯＲ回路４３−１，２，・・・と同様であるが、
ＯＲ回路５３−ｉの入力は、Ｄフリップフロップ５１−
ｊのＤ入力とＤフリップフロップ５１−（ｊ＋３）のＤ
入力である。ここでｊ＝２（ｉ−１）＋１であり、以下
同様である。Ｄフリップフロップ５４は、図４のＤフリ
ップフロップ４１−１，１７におけるＲＳＴ入力の代わ
りに初期の‘Ｈ’信号を生成するための回路であり、Ｄ
入力は常に‘Ｈ’であってＣＬ信号が入力されたときだ
けＱ出力がクリアされて‘Ｌ’となる。インバータ５５
はこれを反転し、ＣＬ信号によるクリア時にのみ、両端
のＤフリップフロップ５１のＤ入力へ‘Ｈ’を入力す
る。D flip-flops 51-1, 2, ...
And selectors 52-1, 2, ..., And the connection method is the same as that shown in FIG.
It is one by one. The OR circuits 53-1, 2, ... Are similar to the OR circuits 43-1, 2, ... Shown in FIG.
The input of the OR circuit 53-i is the D flip-flop 51-
D input of j and D of D flip-flop 51- (j + 3)
Input. Here, j = 2 (i-1) +1, and so on. The D flip-flop 54 is a circuit for generating an initial'H 'signal instead of the RST input in the D flip-flops 41-1 and 17 of FIG.
The input is always "H" and the Q output is cleared to "L" only when the CL signal is input. Inverter 55
Reverses this and inputs "H" to the D inputs of the D flip-flops 51 at both ends only when cleared by the CL signal.

【００６５】この例では、プレパルスとメインパルスを
ともにクロックパルスとして用い、Ｄフリップフロップ
５１−１，２，・・・の出力を順に、あるいは逆順に
‘Ｈ’として行く。そしてブロックの選択信号を取り出
す位置を駆動順に合わせている。例えば順方向の駆動時
には、１番目のブロックが駆動されるのは、クロックパ
ルスの１番目と４番目であり、２番目のクロックパルス
では駆動されるブロックはなく、３番目のクロックパル
スでは２番目のブロックが駆動される。そのため、１番
目のブロックの選択信号として、Ｄフリップフロップ５
１−１のＤ入力とＤフリップフロップ５１−４のＤ入力
をＯＲ回路５３−１を介して取り出している。このと
き、Ｄフリップフロップ５１−１のＤ入力が‘Ｈ’のと
きプレパルス駆動を行ない、Ｄフリップフロップ５１−
４のＤ入力が‘Ｈ’のときメインパルス駆動を行なうこ
とになる。同様に、ｉ番目のブロックの選択信号はＤフ
リップフロップ５１−ｊ，（ｊ＋３）のＤ入力から取り
出し、Ｄフリップフロップ５１−ｊのＤ入力が‘Ｈ’の
ときプレパルス駆動を行ない、Ｄフリップフロップ５１
−（ｊ＋３）のＤ入力が‘Ｈ’のときメインパルス駆動
を行なう。In this example, both the pre-pulse and the main pulse are used as clock pulses, and the outputs of the D flip-flops 51-1, 2, ... The positions where the block selection signals are taken out are aligned in the driving order. For example, when driving in the forward direction, the first block is driven at the first and fourth clock pulses, there is no block driven at the second clock pulse, and the second block is driven at the third clock pulse. Block is driven. Therefore, as the selection signal of the first block, the D flip-flop 5
The D input of 1-1 and the D input of the D flip-flop 51-4 are taken out via the OR circuit 53-1. At this time, pre-pulse driving is performed when the D input of the D flip-flop 51-1 is “H”, and the D flip-flop 51-
When the D input of 4 is'H ', the main pulse drive is performed. Similarly, the selection signal of the i-th block is taken out from the D input of the D flip-flops 51-j and (j + 3), and when the D input of the D flip-flop 51-j is'H ', pre-pulse drive is performed to 51
When the D input of-(j + 3) is'H ', main pulse drive is performed.

【００６６】逆順の場合も同様であり、Ｄフリップフロ
ップ５４及びインバータ５５によって図示しないＤフリ
ップフロップ５１−３４のＤ入力に‘Ｈ’が供給され、
１６番目のブロックのプレパルス駆動が行なわれ、Ｄフ
リップフロップ５１−３１のＤ入力に‘Ｈ’のときにメ
インパルス駆動が行なわれる。ｉ番目のブロックは、Ｄ
フリップフロップ５１−（ｊ＋３）のＤ入力が‘Ｈ’の
ときにプレパルス駆動を行ない、Ｄフリップフロップ５
１−ｊのＤ入力が‘Ｈ’のときにメインパルス駆動を行
なう。１番目のブロックは、Ｄフリップフロップ５１−
４のＤ入力が‘Ｈ’のときにプレパルス駆動、Ｄフリッ
プフロップ５１−１のＤ入力が‘Ｈ’のときにメインパ
ルス駆動を行なう。The same applies to the case of the reverse order, and "H" is supplied to the D input of the D flip-flop 51-34 (not shown) by the D flip-flop 54 and the inverter 55,
The pre-pulse drive of the 16th block is performed, and the main pulse drive is performed when the D input of the D flip-flop 51-31 is “H”. i-th block is D
When the D input of the flip-flop 51- (j + 3) is'H ', pre-pulse driving is performed, and the D flip-flop 5
Main pulse driving is performed when the D input of 1-j is'H '. The first block is the D flip-flop 51-
Pre-pulse driving is performed when the D input of 4 is "H", and main pulse driving is performed when the D input of the D flip-flop 51-1 is "H".

【００６７】このように、図６に示した１６ｂｉｔカウ
ンタを用いても、順方向、逆方向とも、あるブロックの
プレパルス駆動とメインパルス駆動の間に他のブロック
のメインパルス駆動、プレパルス駆動を挿入するような
ブロックの選択制御を行なうことができる。さらに、図
６に示す１６ｂｉｔカウンタを用いれば、クロックにＥ
ＮＡＢＬＥを使用する構成であるので、図１におけるク
ロック発生回路１０を不要とし、１６ｂｉｔカウンタ用
に特別なクロック信号を入力する必要はない。しかし、
図４に示した構成ではＤフリップフロップ、セレクタと
もに１７個ずつであったのに比べ、図６に示した構成で
はＤフリップフロップが３６個、セレクタが３４個必要
となる。As described above, even when the 16-bit counter shown in FIG. 6 is used, the main pulse drive and the pre-pulse drive of another block are inserted between the pre-pulse drive and the main pulse drive of a certain block in the forward direction and the reverse direction. Block selection control can be performed. Furthermore, if the 16-bit counter shown in FIG.
Since the configuration uses NABLE, the clock generation circuit 10 in FIG. 1 is unnecessary, and it is not necessary to input a special clock signal for the 16-bit counter. But,
The configuration shown in FIG. 4 requires 17 D flip-flops and 17 selectors, whereas the configuration shown in FIG. 6 requires 36 D flip-flops and 34 selectors.

【００６８】図４に示した構成では、最初と最後のＤフ
リップフロップをＲＳＴ付きにしたが、図６に示すよう
にＤフリップフロップ５４およびインバータ５５を利用
して最初にパルス信号を与える構成にしてもよい。この
場合、ブロックへの出力をセレクタの後ろからとる必要
がある。In the configuration shown in FIG. 4, the first and last D flip-flops are provided with RST, but as shown in FIG. 6, the D flip-flop 54 and the inverter 55 are used to first provide a pulse signal. May be. In this case, the output to the block needs to come from behind the selector.

【００６９】図４や図６に示すような１６ｂｉｔカウン
タを用いることによって、全発熱素子を１周期の期間だ
け駆動するためには、ＥＮＡＢＬＥ信号を、プレパル
ス、メインパルスの順に１７回づつ入力するだけでよ
い。１〜１６回目の各プレパルスは、２つおき後に入力
されるメインパルスと同一ブロックを駆動する。１回目
のメインパルスと最後のプレパルスはどのブロックも駆
動しない。システム側からみれば、印字イネーブル信号
をプレパルスとメインパルスで１セットとし、合計１７
セットの全て同じ波形を供給すればよいので都合がよ
い。例えばプレ、プレ、メイン、メイン、プレ、プレ、
… と２組づつ駆動しプレから１つ置きに入力されるメ
インが同一ブロックを駆動するようにするのでは、イン
ターバルの幅を一定にできないか、無駄な待ち時間が生
じる。By using the 16-bit counter as shown in FIGS. 4 and 6, in order to drive all the heating elements for a period of one cycle, the ENABLE signal is input 17 times in the order of the pre-pulse and the main pulse. Good. Each of the pre-pulses of the 1st to 16th times drives the same block as the main pulse input after every two. The first main pulse and the last prepulse do not drive any block. From the system side, the print enable signal consists of one set of pre-pulse and main pulse, and a total of 17
It is convenient because all of the sets need to be supplied with the same waveform. For example, pre, pre, main, main, pre, pre,
If two main units are input from the pre drive unit so that every other main unit drives the same block, the width of the interval cannot be made constant or useless waiting time occurs.

【００７０】図７は、本発明のインクジェット記録装置
の実施の一形態の動作の一例における入力信号のタイミ
ングチャートである。図４または図６に示す１６ｂｉｔ
カウンタ６を用いることにより、少ない信号線に単純な
信号を乗せるだけでよい。ＮＲＳＴ信号は、各周期に先
立って、‘Ｌ’にする。これと同期して、ＤＴＤＩＲ信
号に駆動方向を示す信号を乗せる。ＥＮＡＢＬＥ信号
は、上述のように、プレパルス、メインパルスの順に、
１７セットを１周期として入力すればよい。期間（１）
ではプレパルスのみが利用され、期間（１７）ではメイ
ンパルスのみが利用される。データは期間（１）〜（１
６）において、ＤＣＬＫ信号と同期してＤＴＤＩＲ信号
に乗せればよい。各期間に送られたデータは次の期間の
メインパルスで用いられる。各期間でデータを送る際に
は、プレパルスやメインパルスに同期する必要はない。FIG. 7 is a timing chart of input signals in an example of the operation of the embodiment of the ink jet recording apparatus of the present invention. 16 bit shown in FIG. 4 or FIG.
By using the counter 6, it is only necessary to put a simple signal on a small number of signal lines. The NRST signal is set to'L 'prior to each cycle. In synchronization with this, a signal indicating the driving direction is added to the DTDIR signal. As described above, the ENABLE signal has the pre-pulse and the main pulse in this order.
It is sufficient to input 17 sets as one cycle. Period (1)
In the period (17), only the main pulse is used. The data is from period (1) to (1
In 6), it may be added to the DTDIR signal in synchronization with the DCLK signal. The data sent in each period is used in the main pulse of the next period. When sending data in each period, it is not necessary to synchronize with the pre-pulse or the main pulse.

【００７１】上述の実施の形態では、特にダブルパルス
駆動のためのブロック分割駆動用回路の構成に関して述
べた。しかし、これに限らず、例えばシングルパルス駆
動と切換可能に構成することも可能である。この場合、
例えばＮＲＳＴ信号の立ち上がりと立ち下がりにおい
て、それぞれどちらかで駆動方法と駆動順序のいずれか
を選択するように回路を構成することができる。また、
シングルパルス駆動のみの場合であっても、上述のよう
に信号線数を減少させることができる。In the above-described embodiments, the configuration of the block division drive circuit for double pulse drive has been described. However, the present invention is not limited to this, and it is also possible to switch to single pulse driving, for example. in this case,
For example, the circuit can be configured such that either the driving method or the driving order is selected at each of rising and falling of the NRST signal. Also,
Even in the case of only single pulse driving, the number of signal lines can be reduced as described above.

【００７２】上述の実施の形態では、発熱素子が６４個
の場合で最大同時印字数が４個の場合に関して述べた
が、本発明はこれに限らない。解像度（３００ｄｐｉ，
６００ｄｐｉ， …）や搭載される発熱素子数、最大
同時印字数などによらず、入力信号線数が少なく、高速
化の点で有利な駆動回路を発熱素子が搭載された基板上
に構成することができる。また、各ブロックに含まれる
発熱素子は隣接したものに限らず、例えば、１つおきや
ｎ個おきなど、種々の形態でブロック分割が可能であ
る。In the above embodiment, the case where the number of heating elements is 64 and the maximum number of simultaneous prints is 4 has been described, but the present invention is not limited to this. Resolution (300 dpi,
600dpi, ...), the number of mounted heating elements, the maximum number of simultaneous prints, etc., the number of input signal lines is small, and a drive circuit that is advantageous in terms of speeding up is configured on the board on which the heating elements are mounted. You can Further, the heat generating elements included in each block are not limited to being adjacent to each other, but can be divided into blocks in various forms such as every other or every n.

【００７３】[0073]

【発明の効果】以上の説明から明らかなように、本発明
によれば、少ない信号線数、簡易な波形、高速化の点で
優れた駆動制御回路を発熱素子が搭載された基板上に構
成できるので、配線を簡略化してコストを削減でき、小
型で高密度な、しかも高周波駆動に有利なインクジェッ
ト記録装置を提供することができるという効果がある。As is apparent from the above description, according to the present invention, a drive control circuit excellent in terms of a small number of signal lines, a simple waveform, and high speed is formed on a substrate on which a heating element is mounted. Therefore, there is an effect that the wiring can be simplified and the cost can be reduced, and a small-sized and high-density inkjet recording apparatus which is advantageous for high frequency driving can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明のインクジェット記録装置の実施の一
形態において発熱素子が搭載された基板に設けられた回
路の一例を示す構成図である。FIG. 1 is a configuration diagram showing an example of a circuit provided on a substrate on which a heating element is mounted in an embodiment of an inkjet recording apparatus of the present invention.

【図２】 本発明のインクジェット記録装置の実施の一
形態におけるクロック発生回路の一例を示す回路構成図
である。FIG. 2 is a circuit configuration diagram showing an example of a clock generation circuit in the embodiment of the inkjet recording apparatus of the present invention.

【図３】 本発明のインクジェット記録装置の実施の一
形態のクロック発生回路の一例における動作の一例を示
すタイミングチャートである。FIG. 3 is a timing chart showing an example of an operation in an example of the clock generation circuit of the embodiment of the inkjet recording apparatus of the present invention.

【図４】 本発明のインクジェット記録装置の実施の一
形態における１６ｂｉｔカウンタの一例を示す回路構成
図である。FIG. 4 is a circuit configuration diagram showing an example of a 16-bit counter in the embodiment of the inkjet recording apparatus of the present invention.

【図５】 本発明のインクジェット記録装置の実施の一
形態の１６ｂｉｔ双方向カウンタの一例における動作の
一例を示すタイミングチャートである。FIG. 5 is a timing chart showing an example of the operation of an example of a 16-bit bidirectional counter according to the embodiment of the inkjet recording apparatus of the present invention.

【図６】 本発明のインクジェット記録装置の実施の一
形態における１６ｂｉｔカウンタの別の例を示す回路構
成図である。FIG. 6 is a circuit configuration diagram showing another example of the 16-bit counter in the embodiment of the inkjet recording apparatus of the present invention.

【図７】 本発明のインクジェット記録装置の実施の一
形態の動作の一例における入力信号のタイミングチャー
トである。FIG. 7 is a timing chart of an input signal in an example of the operation of the embodiment of the inkjet recording apparatus of the present invention.

【図８】 従来のインクジェット記録装置の一例におけ
る発熱素子が搭載された基板に設けられた回路構成図で
ある。FIG. 8 is a circuit configuration diagram provided on a substrate on which a heating element is mounted in an example of a conventional inkjet recording apparatus.

【図９】 従来のインクジェット記録装置の一例におけ
る１６ｂｉｔカウンタの動作の一例を示すタイミングチ
ャートである。FIG. 9 is a timing chart showing an example of the operation of a 16-bit counter in an example of a conventional inkjet recording apparatus.

【図１０】 従来のインクジェット記録装置の一例にお
ける６４ｂｉｔシフトレジスタ、ラッチの動作の一例を
示すタイミングチャートである。FIG. 10 is a timing chart showing an example of operations of a 64-bit shift register and a latch in an example of a conventional inkjet recording apparatus.

【図１１】 従来の分割ダブルパルス駆動を行なうイン
クジェット記録装置の一例を示す部分回路構成図であ
る。FIG. 11 is a partial circuit configuration diagram showing an example of a conventional inkjet recording apparatus that performs divided double pulse driving.

【図１２】 従来の分割ダブルパルス駆動を行なうイン
クジェット記録装置の一例における動作の一例を示すタ
イミングチャートである。FIG. 12 is a timing chart showing an example of an operation in an example of an inkjet recording apparatus that performs a conventional divided double pulse drive.

【符号の説明】[Explanation of symbols]

１…共通電極、２…発熱素子、３…ドライバ素子、４…
プリドライバ、５…ＮＡＮＤ回路、６…１６ｂｉｔカウ
ンタ、７…６４ｂｉｔラッチ、８…６４ｂｉｔシフトレ
ジスタ、９…Ｄラッチ、１０…クロック発生回路。DESCRIPTION OF SYMBOLS 1 ... Common electrode, 2 ... Heating element, 3 ... Driver element, 4 ...
Pre-driver, 5 ... NAND circuit, 6 ... 16 bit counter, 7 ... 64 bit latch, 8 ... 64 bit shift register, 9 ... D latch, 10 ... Clock generation circuit.

フロントページの続き (72)発明者 三原 顕 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内 (72)発明者 近藤 義尚 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内Front page continuation (72) Inventor Akira Mihara 2274 Hongo, Ebina City, Kanagawa Prefecture, Fuji Xerox Co., Ltd. (72) Inventor Yoshihisa Kondo 2274, Hongo, Ebina City, Kanagawa Prefecture, Fuji Xerox Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 複数配列された発熱素子と、該発熱素子
を駆動するためのドライバと、画像データに応じて前記
ドライバを制御する駆動回路を有するインクジェット記
録装置において、前記駆動回路には１本の印字イネーブ
ル信号が入力されてなり、前記駆動回路は、印字の際に
前記発熱素子をインクの噴射を行なわないプレパルスと
インクの噴射を行なうメインパルスの２つのパルスによ
り発熱素子の駆動制御を行なうとともに、１以上の発熱
素子からなるグループを駆動するための前記プレパルス
と前記メインパルスの間に該発熱素子のグループとは別
の発熱素子のグループを駆動するように、前記印字イネ
ーブル信号に基づいて駆動制御することを特徴とするイ
ンクジェット記録装置。1. An ink jet recording apparatus having a plurality of heat generating elements, a driver for driving the heat generating elements, and a drive circuit for controlling the driver according to image data, wherein one line is provided for the drive circuit. Of the print enable signal is input, the drive circuit controls the drive of the heating element by two pulses, a pre-pulse for not ejecting ink to the heating element and a main pulse for ejecting ink during printing. Based on the print enable signal, a group of heating elements different from the group of heating elements is driven during the pre-pulse for driving the group of one or more heating elements and the main pulse. An inkjet recording device characterized by drive control. 【請求項２】 前記駆動回路は、前記発熱素子のグルー
プごとに分割して前記発熱素子を駆動する分割駆動回路
と、印字データを保持するデータ保持回路を有している
ことを特徴とする請求項１に記載のインクジェット記録
装置。2. The drive circuit includes a division drive circuit that drives the heating elements by dividing the heating elements into groups, and a data holding circuit that holds print data. Item 2. The inkjet recording device according to item 1. 【請求項３】 前記分割駆動回路は、前記発熱素子のグ
ループの駆動順序を変更可能であることを特徴とする請
求項２に記載のインクジェット記録装置。3. The ink jet recording apparatus according to claim 2, wherein the division drive circuit is capable of changing a driving order of the groups of the heating elements. 【請求項４】 前記データ保持回路は、ある発熱素子の
グループに対応する印字データを保持するとともに、該
発熱素子のグループを駆動する前記プレパルスと前記メ
インパルスの間で駆動される別の発熱素子のグループに
対応する印字データも保持することを特徴とする請求項
２に記載のインクジェット記録装置。4. The data holding circuit holds print data corresponding to a certain heating element group, and another heating element driven between the pre-pulse and the main pulse for driving the heating element group. The ink jet recording apparatus according to claim 2, wherein the print data corresponding to each group is also held. 【請求項５】 前記印字イネーブル信号は、前記発熱素
子のグループの数×２＋２個のパルスを全発熱素子を駆
動する１周期期間中に前記駆動回路に入力することを特
徴とする請求項１に記載のインクジェット記録装置。5. The print enable signal is input to the drive circuit during the one cycle period in which all the heating elements are driven by the number of the heating element groups × 2 + 2 pulses. The inkjet recording device described. 【請求項６】 前記分割駆動回路は、駆動する前記発熱
素子のグループを選択するためのシフトレジスタを有
し、該シフトレジスタのためのクロックとして前記印字
イネーブル信号を使用することを特徴とする請求項１に
記載のインクジェット記録装置。6. The division drive circuit has a shift register for selecting a group of the heating elements to be driven, and uses the print enable signal as a clock for the shift register. Item 2. The inkjet recording device according to item 1. 【請求項７】 前記駆動回路には、該駆動回路の制御の
ための信号線として外部から４本の信号線が入力されて
いることを特徴とする請求項１に記載のインクジェット
記録装置。7. The ink jet recording apparatus according to claim 1, wherein four signal lines are externally input to the drive circuit as signal lines for controlling the drive circuit.