JP2000138834A

JP2000138834A - プログラム保存装置

Info

Publication number: JP2000138834A
Application number: JP11292094A
Authority: JP
Inventors: Queiroz Ricardo L De; エル．デケイロズリカルド; Patrick A Fleckenstein; エー．フレッケンスタインパトリック; Robert R Buckley; アール．バックレイロバート
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1998-10-28
Filing date: 1999-10-14
Publication date: 2000-05-16
Also published as: EP0997847A2

Abstract

(57)【要約】（修正有）【課題】デジタル画像データの伝送の速度及び効率を
向上させる。【解決手段】本発明は、入力画像データを獲得し、こ
れをセグメント化して複数の画像データブロックを形成
し、これらの画像データブロックを受け取るモジュール
（Ｍ１〜Ｍ４）を選択し、画像データブロックをそのモ
ジュールで処理し、多重化して処理した画像データブロ
ックをバッファ１１４に置く。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、関連するモデムの
伝送速度を維持できるようにデジタル画像データを圧縮
する方法及び装置に関する。さらに詳細には、本発明
は、各々が異なる速度で画像データを圧縮する複数のコ
ンプレッサを選択的に稼動させることによって画像伝送
を達成する。これらのコンプレッサから取り出された
（読み取られた）データは、モデムがこれを伝送する準
備ができるまでバッファに保存される。動作にわたっ
て、本発明は画像データをコンプレッサに送出し続け、
該コンプレッサは画質を実質的に損なわずにシリアルデ
ータの伝送の効率を向上させるために画像データを適切
な速度で処理する。

【０００２】

【従来の技術】ファクシミリマシーン及び類似の装置を
介して電子データを伝送することは非常に一般的にな
り、この多量のデータを実質的に短縮した時間内に伝送
する努力が常になされている。このような努力は、デー
タを一方の位置から他方の位置へより高速で送出するこ
とによってユーザの不便を減らすだけでなく、要求され
る伝送時間を著しく増やさずにより複雑なデータを同じ
位置間で伝送させるためにも行われている。例えば、詳
細なハーフトーン画像のファクシミリによる伝送時間
は、同じファックスマシーンを使用した場合、白いベー
ジ上の黒いテキストからなる単純なシートの伝送時間の
何倍にもなる。同じように、カラー画像のファックス伝
送は、非常に詳細なハーフトーン画像よりも多量の時間
を要する。

【０００３】カラー画像データは非常に複雑であるた
め、許容可能な時間枠内で伝送を完了するために、通常
のデータ圧縮方式には高圧縮速度の適用が要求される。
圧縮速度がより高くなると、典型的には周波数範囲のよ
り高域端側でデータロスが多くなる。

【０００４】良好なファックス伝送には、画像に適用さ
れる圧縮速度と送信側ファックスマシーンのＣＰＵ速度
との適切な対応が要求される。換言すると、圧縮速度が
所与のＣＰＵ速度に必要な速度よりも小さい場合、ＣＰ
Ｕは減速せざるを得ないか又はデータは伝送されるまで
待機しなければならず、適切なサイズのバッファが必要
となる。他方、多量の圧縮は、ビットが殆ど生成されず
データがモデムを介してあまり送出されなくてもよいこ
とを意味する。圧縮速度がＣＰＵ速度に対して高い場
合、モデムはＣＰＵが画像処理を完了しより多くのデー
タを伝送するのを待ってアイドル状態となる。モデムは
典型的にはデータ伝送における大きな中断を伝送の終了
として検出するように構成されるため、この大きなギャ
ップによって通常モデムが切断される。したがって、送
出側ファックスマシーンから受信側ファックスマシーン
へのデータストリームを連続させ、データストリームの
ギャップをなくすことが有益である。これを行うための
一つの方法は、高速圧縮速度で圧縮が行われても、デー
タをモデムを介して送り続けることができるより高速の
ＪＰＥＧコンプレッサを用いることである。しかし、こ
の解決策によってコストが非常に増加するため、実現不
可能である。

【０００５】圧縮速度とクロック速度との適切な対応を
維持する一つの方法は、デジタル画像データ部分が伝送
される複数のコンプレッサを提供することである。デー
タストリームが許容可能な速度で生成されるならば、連
続する画像データは最高の画質を提供するコンプレッサ
によって連続的に処理され得る。しかし、データストリ
ームが非常に低速で生成されるならば、連続する画像デ
ータは、これをより高速で処理するコンプレッサを通過
するが、画質をいくらか犠牲にすることになる。或い
は、モデムが追い付けないほどデータストリームが非常
に速く生成されるならば、画像データはこれをより低速
で処理するコンプレッサに伝送され、これによってモデ
ムをアイドル状態のままにしておかなくとも画質を保持
できる。

【０００６】

【発明が解決しようとする課題】したがって、公知の装
置及びプロセスは意図した目的に適しているが、デジタ
ル画像データを効率的に処理し、シリアルデータ伝送の
効率を向上させることができる方法及び装置に対するニ
ーズが依然としてある。

【０００７】

【課題を解決するための手段】本発明の第１の態様によ
ると、電子データ圧縮の速度及び効率を向上させる方法
が提供され、画像の光強度を表す入力画像データを得、
入力画像データをセグメント化して複数の画像データブ
ロックを形成し、バッファステータスに基づいて入力画
像ブロックの受信のためのモジュールを選択し、受信し
た画像データブロックをモジュールで処理し、処理した
画像データブロックをバッファ充てん速度でバッファに
置くことを含む。本発明の第１の態様によると、電子デ
ータ圧縮の速度及び効率を向上させる方法が提供され、
画像の光強度を表す入力画像データを得、入力画像デー
タをセグメント化して複数の画像データブロックを形成
し、バッファステータス（例えば記憶可能量）に基づい
て複数のモジュールから入力画像ブロックを受信すべき
モジュールを選択し、受信した画像データブロックを、
選択されたモジュールで処理し、処理した画像データブ
ロックをバッファ充てん速度でバッファに記憶させるこ
とを含む。本態様では、各モジュールの処理の速度及び
バッファステータスに基づいて、バッファから入力画像
データが継続して読み取られるように入力画像データを
バッファに記憶させることの可能なモジュールを選択す
る、即ち、複数のモジュール各々は、各々の実行する処
理の速度が異なる。よって、上記モジュールを選択する
際は、例えば、バッファの記憶可能量が少ない場合は、
処理の速度の遅いモジュールを選択し、記憶可能量が多
い場合は、処理の速度の速いモジュールを選択する。

【０００８】

【発明の実施の形態】本発明は、データ伝送の効率を向
上させるために、複雑なデジタル画像データを圧縮する
方法及び装置に関する。

【０００９】図１を参照すると、捕獲画像全体を記述す
る画像データは画像データブロック１０２にセグメント
化される。８×８のピクセルマトリックスの形態の画像
データブロック１０２を提供するＪＰＥＧは本発明と共
に使用した場合に非常に有用であることがわかっている
が、本発明は他の圧縮技術と共に実施されてもよいし、
他の寸法の画像データブロック１０２を使用してもよ
い。より多くの又はより少ない画像の詳細を保持するこ
とを所望する場合によって、より小さな又はより大きな
ブロックサイズを選択できることを当業者は理解するで
あろう。実際、水平方向及び垂直方向の寸法は、ここに
述べた画像データブロック１０２の実施の形態では同一
であるが、これは本発明を実施するための要件ではない
ことに注目されたい。例えば、画像が非対称的な解像度
を垂直方向及び水平方向に処理する装置に対して生成さ
れた場合、非矩形ブロックが選択され得る。

【００１０】バッファ１１４の内容の変化に応じて画像
データを異なる速度で圧縮することによって、送出側フ
ァックス１０又は類似の装置が関連モデムの伝送速度を
維持することが本発明によって可能となる。本発明で
は、画像の光強度を示す入力画像データが最初に獲得さ
れる。さらに図１を参照すると、本発明は獲得した入力
画像データを複数の画像データブロック１０２にセグメ
ント化することを含み、各ブロックは原画像の小さな部
分を記述する。例に示されるように、本発明は幾つかの
画像処理モジュールＭ１〜Ｍ４も含む。ここでは四つの
画像処理モジュールで本発明が説明されるが、少なくと
も二つのモジュールが必要であり、どのくらいの広さの
画像複製精度のばらつきが提供されるかに応じて四つよ
りも少ない又は多いモジュールを使用することができ、
本発明は四つのモジュールの使用に限定されないことを
当業者は理解するであろう。モジュールＭ１〜Ｍ４は典
型的にはコンプレッサであり、各コンプレッサは異なる
レベルの精度でデータを処理することでモジュールを異
なる速度で作動させる。例えば、モジュールＭ１は最高
レベルの精度でデータを再現し、Ｍ２、Ｍ３、と続きＭ
４は最もデータロスが多いと仮定すると、Ｍ１は最も低
速で作動し、Ｍ２、Ｍ３、と続きＭ４は最も高速であ
る。全てのモジュールが画像データを処理することが可
能であるが、切断を防ぐために、少なくとも最高速度の
モジュールはモデムの速度よりも速い速度で画像データ
を処理しなければならないことに注目されたい。

【００１１】引き続き図１を参照すると、本発明はバッ
ファ１１４も含み、該バッファでは全てのセグメント化
された画像データブロック１０２がモジュールＭ１〜Ｍ
４によって処理された後の位置に置かれる。続いて（Ｍ
ＵＸ１２２を介して送られた）データはバッファ１１４
から取り出され（読み取られ）、（ＤＣＤＰＣＭ１１
６、ＲＬＣ／ＶＬＣ１１８を介して）モデム２４によっ
て受信側ファックスマシーン２６に伝送される。本発明
の重要な態様は決定ロジック装置１０４であり、該ロジ
ック装置は各画像データブロック１０２の処理のための
適切なモジュールをバッファにあるデータの量に基づい
て選択する。より具体的には、決定ロジック装置１０４
はバッファにどのくらいのデータが保存されるかを最初
に決定し、モデム２４によって伝送されるのを待機す
る。典型的には、最高の画質を保持するためにデータを
Ｍ１に送出するのが最も望ましい。しかし、前述のよう
に、モジュールＭ１は画像データを比較的低速で処理す
る。このモデムしか使用しない場合、データはモデム伝
送速度よりもかなり遅い速度でバッファに絶えず置か
れ、モデムは最終的にアイドル状態になるため、切断が
起こる。しかし、本発明では、バッファ１１４に殆ど又
は全くデータが保存されていない場合、決定ロジック装
置１０４によって次の画像データブロック１０２がモジ
ュールのうちの一つに送出され、該モジュールはあまり
質のよくないデータを出力するが高速でデータを処理す
る。画像データブロック１０２がより高速のモジュール
によって処理されると、バッファ１１４はいっぱいにな
り、決定ロジック装置１０４は画像データブロックをよ
り低速のモジュールに送出し、より高画質を保持する。

【００１２】図２に移ると、各モジュールはスレショル
ド範囲を有し、この範囲でモジュールは本発明で使用し
た場合に最も効率のよい方法でデータを処理する。例え
ば、データを処理して最高の品質の出力を生成するコン
プレッサであるＭ１は、秒当たりＷビットの速度でデー
タを処理する。本発明では、決定ロジック装置１０４
は、バッファにあるビット数がＴ₁を越える場合にＭ１
を選択し、このＴ₁は次に低速なモジュールＭ２のスレ
ショルドである。これによって、Ｍ１は画像データを処
理しモデムについていくことができる。Ｍ１によって処
理され得るビットの上限Ｔ₀がそのスレショルドと称さ
れる。処理速度Ｗ及びスレショルドＴ₀の正確な値は、
ファックスマシーン１０のＣＰＵ、画像内容、バッファ
サイズ、モデム速度及び圧縮設定に依存するため、ここ
では与えられないことに注目されたい。これらのパラメ
ータが供給されればこれらの値は容易に得られることを
当業者は理解するであろう。Ｍ１と同様に、Ｍ２は秒当
たりＸビットの速度（秒当たりＷビットよりも速い）で
データを処理し、Ｔ₁ビットのスレショルドを有する。
バッファにあるビット数がＴ₁とＴ₂（Ｔ₂はＭ２の次に
遅いモジュールのスレショルドである）との間にある場
合、決定ロジック装置１０４はＭ２を選択して処理す
る。残りのモジュールも同様にセットアップされる。即
ち、モジュールＭ３は秒当たりＹビットでデータを処理
し（ここでＹ＞Ｘ）、Ｔ₂ビットのスレショルドを有
し、モジュールＭ４は秒当たりＺビットでデータを処理
し（ここでＺ＞Ｙ）、Ｔ₃ビットのスレショルドを有す
る。バッファ１１４にビットがない場合にモジュールが
処理のために指定されることを確実にするために、下限
はＴ₄＝０ビットに設定される。同様に、Ｔ₀はバッファ
１１４の容量以上に設定されるため、バッファが一杯の
ときに作動する。

【００１３】本発明がファクシミリマシーン又は他の伝
送装置で実施される場合、本発明はあらゆる所与のバッ
ファ状態で作動するように設定され得ることに注目され
たい。したがって、バッファが一杯になるまで本発明を
使用せずにファックスによる伝送を行ってもよく、バッ
ファがいっぱいになった時点で本発明が作動し始めるか
又はバッファが空の場合は本発明は最初から作動しても
よく、これによってモジュールＭ４は十分なデータがバ
ッファに置かれるまで使用される。

【００１４】必須ではないが、本発明の好適な実施の形
態では、スレショルド範囲は均一に分散される。即ち、
Ｔ₀−Ｔ₁＝Ｔ₁−Ｔ₂＝Ｔ₂−Ｔ₃＝Ｔ₃−Ｔ₄である。画像
全体の効率的な処理には、別のモジュールに切り替わる
までできるだけ長く各モジュールがデータを処理するこ
とが要求されるため、これは有用である。スレショルド
範囲の均等なスペーシングによってモジュール間の遷移
に対するいくらかの抵抗が提供され、また、各モジュー
ルが適切なサイズのスレショルド内にある画像データを
処理することができる。別の有用な代替物では、Ｔ₀か
らＴ₁までの範囲は他の範囲よりも広くてもよく、その
ため画質のよい画像が長時間で得られる。本発明の実施
の形態では、決定ロジック装置がより高速なモジュール
に切り替わるのに時間がかかるため、モデムからの切断
の危険性が増す。これらは好ましいスレショルド範囲で
あるが、他も可能であり、本発明はこれらの例に限定さ
れない。

【００１５】好適な実施の形態では、モジュールＭ４の
使用によって提供される圧縮速度は、あらゆる画像ブロ
ック内容に対してモデム２４の速度よりも速いことにも
注目されたい。これは、最も速いモジュールが常にモデ
ムについていくことができ、バッファが空になっても切
断が起こらないことを意味する。説明から明らかである
ように、システムに含まれる各モジュールに対して一つ
のスレショルドが与えられる。したがって、ｎ個のモジ
ュールを含むシステムでは、Ｔ₀からＴ_nまでのスレショ
ルドが設定される（ここでＴ_n＝０且つＴ₀は最大のバッ
ファサイズである）。

【００１６】図３を参照して、決定ロジック装置１０４
の作動の詳細を示すフローチャートを説明する。ステッ
プ４０２から始めると、モジュールＭ１−Ｍｎのスレシ
ョルドＴ₁−Ｔ_n-1が設定され、ステップ４０４で、第１
の画像データブロック１０２が得られる。次に、ステッ
プ４０６に示されるように、バッファ１１４にあるビッ
ト数ｋが得られる。任意の所与の時間にバッファにある
ビット数は、処理されたデータがモジュールＭ１−Ｍｎ
から出る速度、及びモデム２４がバッファ１１４から画
像データを伝送する速度の関数である。次にステップ４
０８でカウンタｎが初期化され、ステップ４１０に示さ
れるようにｋがスレショルドＴ_n及びＴ_n _-1と比較され
る。このステップは、バッファにあるビット数がＴ₀−
Ｔ₁のスレショルド範囲を有するＭ１の処理速度を許容
できるサイズであるか否かを決定する。許容できるなら
ば、決定ロジック装置１０４は、ブロック４１２に示さ
れるように、画像データブロック１０２をＭ１に送出す
る。

【００１７】引き続き図３を参照すると、ｋがスレショ
ルド範囲Ｔ₀−Ｔ₁内にない場合、ステップ４１４に示さ
れるように、決定ロジック装置１０４はカウンタを増分
し比較を再び実行する。しかし、今回はｋはスレショル
ド範囲Ｔ₁−Ｔ₂と比較される。スレショルド範囲との比
較及びカウンタの増分は、ｋが属する範囲が見つかるま
で、即ち、Ｔｎ≦ｋ＜Ｔ_n-1となるまで続く。この時点
で、決定ロジック装置１０４は、画像データブロック１
０２を適切な範囲に関連するモジュールに送出する。

【００１８】上述した方法に対する許容可能な代替物
は、決定ロジック装置１０４に、ｋと利用可能なスレシ
ョルド全てとを同時に比較させるものであることを当業
者は理解するであろう。このような方法を例示したフロ
ーチャートを図４に示す。

【００１９】図５を参照すると、好適な実施の形態で
は、最も低速なモジュール（ここではＭ１とする）は標
準ＪＰＥＧ圧縮を使用して画像データブロック１０２を
処理する。したがって、一旦デジタル画像が８×８の画
像データブロック１０２に分割されると、画像データブ
ロック１０２はステップ５０４に示されるように離散コ
サイン変換（ＤＣＴ）を使用して８×８の係数のセット
５０６に変換される。最低周波数を有するＤＣＴ係数は
ＤＣ係数（ＤＣＣ）と称され、残りの係数はＡＣ係数
（ＡＣＣ）と称される。ＤＣＣ及びＡＣＣは量子化され
る、即ち、ステップ５０８で各係数が「ステップサイ
ズ」と称される所定の値で除算され、四捨五入して０を
含む正の整数にされ、ステップ５１２に示されるよう
に、選択されたパターン（通常「ジグザグ」）は８×８
のブロックの量子化された係数５１０にならって係数を
所定の順序で一次元ベクトル５１４に配置する。量子化
されたＤＣＣは典型的にはベクトル５１４の第１の値で
あり、実際のＤＣＣ値から先行ブロックのＤＣＣを引い
た差として差分的に表される。

【００２０】通常のＪＰＥＧ圧縮は、非ゼロＡＣＣ以前
の経路にあるゼロのＡＣＣの数をカウントするランレン
グスカウンティング（ＲＬＣ）オペレーションのシーケ
ンスによってベクトル５１４をビットストリームに連続
的にエンコードすることによって完了する。これらのＲ
ＬＣオペレーションは、非ゼロＡＣＣに先行するゼロの
数とＡＣＣ振幅との組み合わせを含むシンボルをエンコ
ードする可変長コード（ＶＬＣ）と組み合わせられる。
このエンコーディングは圧縮されたデータストリームを
生成し、該圧縮されたデータストリームは通信ラインを
介して受信側ファックス又は他の装置２６に伝送され得
る。

【００２１】本発明の別の実施の形態では、最も速い画
像処理モジュールＭ４はＪＰＥＧ圧縮の第１のステップ
しか実行しない。即ち、画像データブロック１０２がＤ
ＣＴをうける。その後ＤＣＣが量子化され、その値がバ
ッファ１１４に送出される。再びＭ４が最高速度で画像
データブロック１０２を処理するが、あまり画質のよく
ない出力画像データを生成する。

【００２２】本発明のまた別の実施の形態では、ここで
はＭ２及びＭ３として例示される残りのモジュールが圧
縮されたデータセットにＪＰＥＧ圧縮を実行する。一般
的にいうと、Ｍ２及びＭ３は、画像データブロック１０
２のピクセルの予測値を提供する近似データを生成す
る。次に、出力画像データが近似データから導出され、
導出された出力画像データはバッファ１１４に保存さ
れ、続いてモデム２４を介して伝送される。近似データ
の生成には、画像データブロックを複数の画像データサ
ブブロックに区分し、各画像データサブブロックを近似
データブロックにおいて単一の値として表すことが必要
となる。この生成されたデータから出力画像データを導
出するのは、標準ＪＰＥＧを近似データのセットに適用
することによって実行される。

【００２３】Ｍ２の詳細な説明のためにまず図６を参照
すると、画像データブロック１０２はサブブロック６１
０に区分される。ここで、８×８の画像データブロック
１０２が提供される場合、本発明の好適な実施の形態
は、画像データブロック１０２を、２×２のパターンに
配置された４つのピクセル１２０を有する４×４のサブ
ブロック６１０に区分することを含む。次に各サブブロ
ック６１０を近似データブロック６０２において単一の
値で表すことによって各サブブロックの近似値を生成す
る。これらの単一の値の近似値は多くの方法、例えばサ
ブブロックの４つのピクセル１２０を平均化又は加算す
ることによって、或いは最小値、最大値、中間値又は他
の指定された値を使用することによって得られることを
当業者は理解するであろう。Ｍ２による画像処理の残り
は通常のＪＰＥＧを使用して実行される。即ち、近似デ
ータブロック６０２は１０４でＤＣＴを使用して係数の
ブロック６０６に変換される。係数ブロック６０６は１
０８で量子化され、量子化された係数ブロック６１０は
一次元ベクトル５１４に配置され、このベクトルはビッ
トストリームにエンコードされバッファ１１４に保存さ
れる。

【００２４】図７を参照すると、Ｍ３はＭ２に非常に類
似して作動し、その差は行われる近似の大きさである。
示されるように、画像データブロック１０２はサブブロ
ック７１０に区分されるが、ここでは８×８の画像デー
タブロック１０２は２×２のサブブロック７１０に区分
され、各サブブロックは４×４のパターンに配置された
１６個のピクセル１２０を有する。より多くのデータロ
スが起こるため、この近似は図６を参照した上述の実施
の形態よりもあまり正確でない画像複製を提供するが、
より速い処理速度で提供する。既述のように、モジュー
ルＭ３による画像処理はＭ４よりも遅いが、その複製精
度は高い。各サブブロックの近似値は、各サブブロック
７１０を近似データブロック７０２において単一の値で
表すことによって生成される。近似データブロック７０
２は１０４でＤＣＴを使用して係数のブロック７０６に
変換される。係数ブロック７０６は１０８で量子化し、
量子化された係数ブロック７１０は一次元ベクトル５１
４に配置され、このベクトルはビットストリームにエン
コードされてバッファ１１４に保存される。

【００２５】伝送される画像が微細な詳細を多く含み、
多くのデータが近似によって失われることが分かってい
る場合、決定ロジック装置１０４はモジュールＭ１又は
可能であればＭ２にロックされる。一方、原画像が普通
紙の背景上にテキストのみを含む場合、決定ロジック装
置１０４はモジュールＭ３又はＭ４にロックされる。最
低の画質の出力を生成するモジュールＭ４による処理は
必ずしも望まれないわけではない。実際、画像が処理さ
れるとバッファにほとんどビットが送出されないため、
原画像が平滑な画像データ又はブランクの一定の領域を
含む場合、このモジュールが頻繁に使用されるべきであ
ることに注目されたい。換言すると、処理する画像デー
タがあまりなく、モジュールＭ４で起こる近似が非常に
正確な結果を生成するため、画質は失われない。

【図面の簡単な説明】

【図１】本発明の種々の要素の概略的例示を示す図であ
る。

【図２】画像処理コンプレッサ及びこれに関連するスレ
ショルドの一つの実施の形態の詳細な例示を示す図であ
る。

【図３】本発明の決定ロジック装置の一つの実施の形態
によるステップの詳細を示すフローチャートである。

【図４】本発明の決定ロジック装置の別の実施の形態の
詳細な例示を示すフローチャートである。

【図５】本発明によって実施され得る通常のＪＰＥＧ圧
縮の概略的例示を示す図である。

【図６】本発明によって実施され得る近似値を使用した
ＪＰＥＧ圧縮技術の概略的例示を示す図である。

【図７】本発明によって実施され得る近似値を使用した
別のＪＰＥＧ圧縮技術の概略的例示を示す図である。

【符号の説明】

１０２画像データブロック１０４決定ロジック装置１１４バッファ

───────────────────────────────────────────────────── フロントページの続き (72)発明者パトリックエー．フレッケンスタインアメリカ合衆国 14609 ニューヨーク州ロチェスターポーツマステラス 26 アパートメント７ (72)発明者ロバートアール．バックレイアメリカ合衆国 14625 ニューヨーク州ロチェスタースカーバロウパーク 43

Claims

【特許請求の範囲】

【請求項１】ドキュメント画像を圧縮する方法ステッ
プを実行するためにマシーンによって実行可能なインス
トラクションのプログラムを実体的に具体化する、マシ
ーンによって読取可能なプログラム保存装置であって、
前記方法ステップは、ａ）画像の光強度を表す入力画像データを獲得するス
テップと、ｂ）前記入力画像データをセグメント化して複数の画
像データブロックを形成するステップと、ｃ）バッファステータスに基づいて入力画像データブ
ロックの受信のためのモジュールを選択するステップ
と、ｄ）前記受信した画像データブロックを前記モジュー
ルで処理するステップと、ｅ）前記処理された画像データブロックをバッファ充
てん速度でバッファに置くステップと、を含む、プログラム保存装置。