JP2000138026A - Manufacture of field emission type electron source, field emission type electron source, planar light emission device, and display device - Google Patents
Manufacture of field emission type electron source, field emission type electron source, planar light emission device, and display deviceInfo
- Publication number
- JP2000138026A JP2000138026A JP23906599A JP23906599A JP2000138026A JP 2000138026 A JP2000138026 A JP 2000138026A JP 23906599 A JP23906599 A JP 23906599A JP 23906599 A JP23906599 A JP 23906599A JP 2000138026 A JP2000138026 A JP 2000138026A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- semiconductor layer
- polycrystalline semiconductor
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体材料を用い
て電界放射により電子線を放射するようにした電界放射
型電子源および電界放射型電子源の製造方法、電界放射
型電子源を利用した平面発光装置およびディスプレイ装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission type electron source which emits an electron beam by field emission using a semiconductor material, a method of manufacturing the field emission type electron source, and a field emission type electron source. The present invention relates to a flat light emitting device and a display device.
【０００２】[0002]
【従来の技術】従来より、導電性基板上に酸化された多
孔質シリコン層を形成して、該酸化された多孔質シリコ
ン層上に金属薄膜を形成した平面型の電界放射型電子源
が提案されている。この電界放射型電子源は、金属薄膜
を導電性基板に対して正極として金属薄膜と導電性基板
の裏面に形成されたオーミック電極との間に直流電圧を
印加するとともに、金属薄膜を陰極として金属薄膜に対
向配置されたコレクタ電極との間に電界を印加すること
により金属薄膜の表面から電子を放射させるものであ
る。2. Description of the Related Art Heretofore, there has been proposed a flat field emission electron source in which an oxidized porous silicon layer is formed on a conductive substrate and a metal thin film is formed on the oxidized porous silicon layer. Have been. This field emission type electron source applies a DC voltage between the metal thin film and an ohmic electrode formed on the back surface of the conductive substrate, using the metal thin film as a positive electrode with respect to the conductive substrate, and uses the metal thin film as a cathode, Electrons are emitted from the surface of the metal thin film by applying an electric field between the thin film and a collector electrode arranged opposite to the thin film.
【０００３】この種の電界放射型電子源を利用したディ
スプレイ装置では、金属薄膜に対向配置される透明電極
を備え、金属薄膜から放射される電子線によって可視光
を発光する蛍光体が透明電極に設けられている。ディス
プレイ装置では、面状の電界放射型電子源の所定領域か
ら電子を放出させるために、電子を放出させたい領域に
選択的に電圧を印加する必要がある。このため、この種
のディスプレイ装置では、上記金属薄膜をストライプ状
に形成するとともに、透明電極を金属薄膜に直交するス
トライプ状に形成し、透明電極および金属薄膜を適宜選
択して電圧（電界）を印加することにより所定領域から
電子を放出させる方式（いわゆる単純マトリックス方
式）が採用されている。A display device using this type of field emission type electron source includes a transparent electrode disposed opposite to a metal thin film, and a phosphor that emits visible light by an electron beam emitted from the metal thin film is used as the transparent electrode. Is provided. In a display device, in order to emit electrons from a predetermined region of a planar field emission electron source, it is necessary to selectively apply a voltage to a region where electrons are to be emitted. Therefore, in this type of display device, the metal thin film is formed in a stripe shape, the transparent electrode is formed in a stripe shape orthogonal to the metal thin film, and the voltage (electric field) is selected by appropriately selecting the transparent electrode and the metal thin film. A system in which electrons are emitted from a predetermined region by applying a voltage (a so-called simple matrix system) is employed.
【０００４】ところで、酸化された多孔質シリコン層上
に、ストライプ状の金属薄膜を形成する方法として、
ストライプ状の開口パターンを有するメタルマスクを利
用してストライプ状の金属薄膜を形成する方法、酸化
された多孔質シリコン層上に全面にわたって金属薄膜を
形成した後、フォトリソグラフィおよびエッチング技術
を利用して金属薄膜の不要部分をエッチングすることに
よりストライプ状の金属薄膜を形成する方法、酸化さ
れた多孔質シリコン層上にフォトレジスト層を塗布形成
し、フォトリソグラフィ技術により前記フォトレジスト
層にストライプ状の開口パターンを形成した後、露出し
た多孔質シリコン層上およびフォトレジスト層上に金属
薄膜を成膜しリフトオフすることによりストライプ状の
金属薄膜を形成する方法が用いられてきた。As a method of forming a striped metal thin film on an oxidized porous silicon layer,
A method of forming a striped metal thin film using a metal mask having a striped opening pattern, after forming a metal thin film over the entire surface of the oxidized porous silicon layer, using photolithography and etching techniques A method of forming a striped metal thin film by etching unnecessary portions of a metal thin film, coating and forming a photoresist layer on an oxidized porous silicon layer, and forming a striped opening in the photoresist layer by a photolithography technique. After forming a pattern, a method has been used in which a metal thin film is formed on an exposed porous silicon layer and a photoresist layer and lifted off to form a striped metal thin film.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記
のメタルマスクを利用した方法では、多孔質シリコン層
へのメタルマスクの密着性が低く金属薄膜材料の回り込
みが発生するので、金属薄膜のパターン精度が低いとい
う問題がある。このようにパターン精度が低く、ストラ
イプ状に形成された金属薄膜の幅がばらつくと、電子放
出面積がばらつくことになるので、平面発光装置やディ
スプレイ装置に応用した場合、発光むらの原因になると
いう問題がある。However, in the above-mentioned method using a metal mask, the adhesion of the metal mask to the porous silicon layer is low, and the metal thin film material wraps around. There is a problem of low. When the pattern precision is low and the width of the metal thin film formed in a stripe pattern varies, the electron emission area varies, which causes uneven light emission when applied to a flat light emitting device or a display device. There's a problem.
【０００６】一方、上記やの方法では、フォトリソ
グラフィ技術を利用しているので、高精度なストライプ
状の金属薄膜を形成することができる。しかしながら、
の方法では、酸化された多孔質シリコン層上にフォト
レジスト層を塗布形成した後、露光、現像を行うことに
よりフォトレジスト層をパターニングする必要があるの
で、フォトレジスト層をパターニングする際に、多孔質
シリコン層の多孔質構造が破壊される恐れがある。ま
た、の方法では、適当なエッチング液のない金や白金
などの材料を金属薄膜の材料として使用できないという
不具合がある。On the other hand, in the above methods, since a photolithography technique is used, a highly accurate striped metal thin film can be formed. However,
In the method of (1), it is necessary to apply a photoresist layer on the oxidized porous silicon layer and then pattern the photoresist layer by performing exposure and development. The porous structure of the porous silicon layer may be destroyed. Further, the method (1) has a disadvantage that a material such as gold or platinum without an appropriate etchant cannot be used as a material for the metal thin film.
【０００７】また、やの方法では、フォトレジスト
層を剥離する際に、濃硝酸などのレジスト剥離液を使用
したウェット法を採用すると、導電性基板やオーミック
電極が侵されてしまうので、酸素プラズマによるアッシ
ング法を利用する必要があり、工程が複雑になってコス
トが高くなるという問題点がある。Further, in the method described above, if a wet method using a resist stripping solution such as concentrated nitric acid is employed for stripping the photoresist layer, the conductive substrate and the ohmic electrode are attacked. It is necessary to use the ashing method by the method described above, and there is a problem that the process becomes complicated and the cost increases.
【０００８】なお、上述の酸化された多孔質シリコン層
を備えた電界放射型電子源では、電子放出時にいわゆる
ポッピング現象が生じやすく、放出電子量にむらが起こ
りやすいので、平面発光装置やディスプレイ装置などに
応用すると、発光むらができてしまうという不具合があ
った。In the field emission type electron source having the oxidized porous silicon layer, a so-called popping phenomenon easily occurs at the time of electron emission, and the amount of emitted electrons tends to be uneven. When applied to, for example, there is a problem that uneven light emission is generated.
【０００９】本発明は上記事由に鑑みて為されたもので
あり、その目的は、低コストで電子放出面積のパターン
精度を高めることができる電界放射型電子源の製造方法
および低コストで電子放出面積のパターン精度が高い電
界放射型電子源およびこれらの電界放射型電子源を利用
した平面発光装置およびディスプレイ装置を提供するこ
とにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a method of manufacturing a field emission type electron source capable of improving the pattern accuracy of an electron emission area at a low cost, and an electron emission method at a low cost. It is an object of the present invention to provide a field emission type electron source having high area pattern accuracy, and a flat light emitting device and a display device using these field emission type electron sources.
【００１０】[0010]
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、導電性基板の主表面側の最表面
に形成された導電性薄膜を陰極として電界を印加するこ
とにより導電性薄膜の表面から電子線を放射させる電界
放射型電子源の製造方法であって、導電性基板上に多結
晶半導体層を形成し、該多結晶半導体層上に所定領域が
開口されたマスク材料層を形成し、該マスク材料層をマ
スクとして陽極酸化処理を行うことにより多結晶半導体
層の一部を多孔質化し、該多孔質化された多孔質の多結
晶半導体層を酸化若しくは窒化し、該酸化若しくは該窒
化された多孔質多結晶半導体層上に所定形状にパターニ
ングされた導電性薄膜を形成することを特徴とし、マス
ク材料層をマスクとして陽極酸化処理を行うことにより
多孔質の多結晶半導体層が形成されるので、多孔質の多
結晶半導体層のパターン精度が向上し、また、酸化若し
くは窒化された多孔質多結晶半導体層と導電性薄膜との
接触面積がマスク材料層のパターン精度で決まるので、
低コストで電子放出面積のパターン精度を高めることが
できる。According to a first aspect of the present invention, an electric field is applied by using a conductive thin film formed on the outermost surface on the main surface side of a conductive substrate as a cathode to achieve the above object. A method for manufacturing a field emission type electron source for emitting an electron beam from a surface of a conductive thin film, comprising forming a polycrystalline semiconductor layer on a conductive substrate, and opening a predetermined region on the polycrystalline semiconductor layer. A material layer is formed, and a part of the polycrystalline semiconductor layer is made porous by performing anodization using the mask material layer as a mask, and the porous polycrystalline semiconductor layer is oxidized or nitrided. Forming a conductive thin film patterned into a predetermined shape on the oxidized or nitrided porous polycrystalline semiconductor layer, and performing anodization treatment using the mask material layer as a mask. Crystal half Since the body layer is formed, the pattern accuracy of the porous polycrystalline semiconductor layer is improved, and the contact area between the oxidized or nitrided porous polycrystalline semiconductor layer and the conductive thin film is improved in the pattern accuracy of the mask material layer. Is determined by
The pattern accuracy of the electron emission area can be improved at low cost.
【００１１】請求項２の発明は、請求項１の発明におい
て、前記陽極酸化処理が、電解溶液中の電気化学反応を
利用して行われるとともに、陽極酸化処理中にエッチン
グされるマスク材料層の厚さがマスク材料層の膜厚より
も小さくなるように前記電解溶液を冷却して行われるこ
とを特徴とする。According to a second aspect of the present invention, in the first aspect of the present invention, the anodizing treatment is performed by utilizing an electrochemical reaction in an electrolytic solution, and the mask material layer etched during the anodizing treatment is formed. The process is performed by cooling the electrolytic solution so that the thickness is smaller than the thickness of the mask material layer.
【００１２】請求項３の発明は、請求項１の発明におい
て、導電性基板が、前記多孔質多結晶半導体層へ電子を
供給する導電体層が形成された基板よりなることを特徴
とする。According to a third aspect of the present invention, in the first aspect of the present invention, the conductive substrate is formed of a substrate having a conductive layer for supplying electrons to the porous polycrystalline semiconductor layer.
【００１３】請求項４の発明は、導電性基板の主表面側
の最表面に形成された導電性薄膜を陰極として電界を印
加することにより導電性薄膜の表面から電子線を放射さ
せる電界放射型電子源の製造方法であって、導電性基板
として主表面側における所定領域に導電体層よりなる下
部電極が形成された基板を用い、導電性基板上に下部電
極を覆うように多結晶半導体層を形成し、下部電極を利
用して陽極酸化処理を行うことにより多結晶半導体層の
一部を下部電極に対応したパターンに多孔質化し、該多
孔質化された多孔質の多結晶半導体層を酸化若しくは窒
化し、該酸化若しくは該窒化された多孔質多結晶半導体
層上へ所定形状にパターニングされた導電性薄膜を形成
することを特徴とし、多結晶半導体層を多孔質化する際
に下部電極を利用して陽極酸化処理を行っていることに
よって、下部電極のパターンに応じて多孔質の多結晶半
導体層のパターンが形成されるので、下部電極のパター
ンを高精度化することで多孔質の多結晶半導体層のパタ
ーン精度が向上し、また、酸化若しくは窒化された多孔
質多結晶半導体層と導電性薄膜との接触面積が多孔質多
結晶半導体層のパターン精度で決まるので、低コストで
電子放出面積のパターン精度を高めることができる。According to a fourth aspect of the present invention, there is provided an electric field emission type in which an electron beam is emitted from the surface of the conductive thin film by applying an electric field using the conductive thin film formed on the outermost surface on the main surface side of the conductive substrate as a cathode. A method for manufacturing an electron source, comprising using a substrate having a lower electrode made of a conductor layer in a predetermined region on a main surface side as a conductive substrate, and forming a polycrystalline semiconductor layer on the conductive substrate so as to cover the lower electrode. Is formed, and a part of the polycrystalline semiconductor layer is made porous in a pattern corresponding to the lower electrode by performing an anodic oxidation treatment using the lower electrode, and the porous polycrystalline semiconductor layer is made porous. Oxidizing or nitriding, forming a conductive thin film patterned in a predetermined shape on the oxidized or nitrided porous polycrystalline semiconductor layer, and forming a lower electrode when the polycrystalline semiconductor layer is made porous. use By performing the anodic oxidation process, the pattern of the porous polycrystalline semiconductor layer is formed in accordance with the pattern of the lower electrode. The pattern accuracy of the layer is improved, and the contact area between the oxidized or nitrided porous polycrystalline semiconductor layer and the conductive thin film is determined by the pattern accuracy of the porous polycrystalline semiconductor layer. Pattern accuracy can be improved.
【００１４】請求項５の発明は、導電性基板の主表面側
の最表面に形成された導電性薄膜を陰極として電界を印
加することにより導電性薄膜の表面から電子線を放射さ
せる電界放射型電子源の製造方法であって、導電性基板
として主表面側に導電体層よりなる下部電極がストライ
プ状に形成された基板を用い、導電性基板上に下部電極
を覆うように多結晶半導体層を形成し、下部電極を陽極
酸化時の電極として利用して陽極酸化処理を行うことに
より多結晶半導体層の一部を下部電極に沿ったパターン
に多孔質化し、該多孔質化された多孔質の多結晶半導体
層を酸化若しくは窒化し、該酸化若しくは該窒化された
多孔質多結晶半導体層上に多孔質多結晶半導体層と交差
するストライプ状の導電性薄膜を形成することを特徴と
し、多結晶半導体層を多孔質化する際に下部電極を利用
して陽極酸化処理を行っていることによって、下部電極
のパターンに応じて多孔質の多結晶半導体層のパターン
が形成されるので、下部電極のパターンを高精度化する
ことで多孔質の多結晶半導体層のパターン精度が向上
し、また、酸化若しくは窒化された多孔質多結晶半導体
層と導電性薄膜との接触面積が多孔質多結晶半導体層の
パターン精度で決まるので、低コストで電子放出面積の
パターン精度を高めることができる。According to a fifth aspect of the present invention, there is provided an electric field emission type in which an electron beam is emitted from the surface of the conductive thin film by applying an electric field using the conductive thin film formed on the outermost surface on the main surface side of the conductive substrate as a cathode. A method of manufacturing an electron source, wherein a substrate in which a lower electrode made of a conductor layer is formed in a stripe shape on a main surface side as a conductive substrate is used, and a polycrystalline semiconductor layer is formed on the conductive substrate so as to cover the lower electrode. Is formed, and a part of the polycrystalline semiconductor layer is made porous in a pattern along the lower electrode by performing anodic oxidation using the lower electrode as an electrode at the time of anodic oxidation. Oxidizing or nitriding the polycrystalline semiconductor layer, and forming a stripe-shaped conductive thin film intersecting the porous polycrystalline semiconductor layer on the oxidized or nitrided porous polycrystalline semiconductor layer. Crystal semiconductor By performing anodic oxidation treatment using the lower electrode when making the porous material, the pattern of the porous polycrystalline semiconductor layer is formed according to the pattern of the lower electrode. By increasing the precision, the pattern accuracy of the porous polycrystalline semiconductor layer is improved, and the contact area between the oxidized or nitrided porous polycrystalline semiconductor layer and the conductive thin film is increased. Since the accuracy is determined by the accuracy, the pattern accuracy of the electron emission area can be improved at low cost.
【００１５】請求項６の発明は、導電性基板の主表面側
の最表面に形成された導電性薄膜を陰極として電界を印
加することにより導電性薄膜の表面から電子線を放射さ
せる電界放射型電子源の製造方法であって、導電性基板
として主表面側に導電体層よりなる下部電極がストライ
プ状に形成された基板を用い、導電性基板上に下部電極
を覆うように多結晶半導体層を形成し、多結晶半導体層
上に下部電極と交差するストライプ状にパターニングさ
れたマスク材料層を形成した後、該マスク材料層をマス
クとして陽極酸化処理を行うことにより多結晶半導体層
の一部を多孔質化し、該多孔質化された多孔質の多結晶
半導体層を酸化若しくは窒化し、該酸化若しくは該窒化
された多孔質多結晶半導体層上へ下部電極に交差するス
トライプ状の導電性薄膜を形成することを特徴とし、マ
スク材料層をマスクとして陽極酸化処理を行うことによ
りマスク材料層パターンに応じて多孔質の多結晶半導体
層のパターンが形成されるので、マスク材料層のパター
ンを高精度化することで多孔質の多結晶半導体層のパタ
ーン精度が向上し、また、酸化若しくは窒化された多孔
質多結晶半導体層と導電性薄膜との接触面積が多孔質多
結晶半導体層のパターン精度で決まるので、低コストで
電子放出面積のパターン精度を高めることができる。According to a sixth aspect of the present invention, there is provided an electric field emission type in which an electron beam is emitted from the surface of the conductive thin film by applying an electric field using the conductive thin film formed on the outermost surface on the main surface side of the conductive substrate as a cathode. A method of manufacturing an electron source, wherein a substrate in which a lower electrode made of a conductor layer is formed in a stripe shape on a main surface side as a conductive substrate is used, and a polycrystalline semiconductor layer is formed on the conductive substrate so as to cover the lower electrode. Is formed, and a mask material layer patterned in a stripe shape crossing the lower electrode is formed on the polycrystalline semiconductor layer, and then anodizing treatment is performed using the mask material layer as a mask, thereby forming a part of the polycrystalline semiconductor layer. And oxidizing or nitriding the porous polycrystalline semiconductor layer, and forming a stripe-shaped conductive layer intersecting the lower electrode on the oxidized or nitrided porous polycrystalline semiconductor layer. It is characterized in that a thin film is formed, and the pattern of the porous polycrystalline semiconductor layer is formed according to the mask material layer pattern by performing anodic oxidation using the mask material layer as a mask. By increasing the precision, the pattern accuracy of the porous polycrystalline semiconductor layer is improved, and the contact area between the oxidized or nitrided porous polycrystalline semiconductor layer and the conductive thin film is increased. Since the accuracy is determined by the accuracy, the pattern accuracy of the electron emission area can be improved at low cost.
【００１６】請求項７の発明は、請求項１または請求項
２または請求項６の発明において、前記マスク材料層
が、酸化シリコン層、窒化シリコン層、フォトレジスト
層のいずれかあるいはそれらの組み合わせよりなるの
で、前記マスク材料層のパターンを容易に高精度化する
ことができる。According to a seventh aspect of the present invention, in the first aspect, the second aspect or the sixth aspect, the mask material layer is made of any one of a silicon oxide layer, a silicon nitride layer, a photoresist layer or a combination thereof. Therefore, the pattern of the mask material layer can be easily improved in accuracy.
【００１７】請求項８の発明は、請求項１ないし請求項
７の発明において、前記多結晶半導体層が、ポリシリコ
ン層よりなることを特徴とする。According to an eighth aspect of the present invention, in the first to seventh aspects, the polycrystalline semiconductor layer is formed of a polysilicon layer.
【００１８】請求項９の発明は、導電性基板と、導電性
基板の一表面側に形成された強電界ドリフト層と、強電
界ドリフト層上に形成された導電性薄膜とを備え、導電
性薄膜を導電性基板に対して正極として電圧を印加する
ことにより、導電性基板から注入された電子が強電界ド
リフト層をドリフトし導電性薄膜を通して放出される電
界放射型電子源であって、導電性基板は、一表面側にス
トライプ状の導電体層が形成された基板であり、強電界
ドリフト層は、導電体層を覆うストライプ状に形成され
且つ酸化若しくは窒化された多孔質多結晶半導体層であ
り、導電性薄膜は、導電体層と交差するストライプ状の
パターンに形成されてなることを特徴とするものであ
り、前記電圧を印加する導電体層と導電性薄膜とをそれ
ぞれ選択することにより、電圧が印加された導電性薄膜
のうち、電圧が印加された導電体層に交差する領域のみ
から電子が放出されるので、導電性薄膜の所望の領域か
ら電子を放出させることができる。According to a ninth aspect of the present invention, there is provided a conductive substrate comprising: a conductive substrate; a strong electric field drift layer formed on one surface side of the conductive substrate; and a conductive thin film formed on the strong electric field drift layer. A field emission type electron source in which electrons injected from the conductive substrate drift in the strong electric field drift layer and are emitted through the conductive thin film by applying a voltage with the thin film as a positive electrode with respect to the conductive substrate. The conductive substrate is a substrate in which a stripe-shaped conductor layer is formed on one surface side, and the strong electric field drift layer is a porous polycrystalline semiconductor layer formed in a stripe shape covering the conductor layer and oxidized or nitrided. Wherein the conductive thin film is formed in a stripe pattern that intersects with the conductive layer, and the conductive layer to which the voltage is applied and the conductive thin film are selected. To Ri, of the conductive thin film to which a voltage is applied, since the electrons from only a region intersecting the conductive layer to which the voltage is applied is released, it is possible from a desired region of the conductive thin film to emit electrons.
【００１９】請求項１０の発明は、請求項９の発明にお
いて、前記多孔質多結晶半導体層は、多孔質ポリシリコ
ン層よりなることを特徴とする。In a tenth aspect of the present invention, in the ninth aspect, the porous polycrystalline semiconductor layer is formed of a porous polysilicon layer.
【００２０】請求項１１の発明は、請求項１または請求
項２または請求項４の電界放射型電子源と、前記導電性
薄膜に対向配置される電極とを備え、前記導電性薄膜の
表面から放射される電子線によって可視光を発光する蛍
光体が電極に設けられてなることを特徴とするものであ
り、電界放射型電子源の電子放出面積のパターン精度が
高いので、発光むらの少ない平面発光装置を実現するこ
とができる。An eleventh aspect of the present invention includes the field emission electron source according to the first, second, or fourth aspect, and an electrode disposed to face the conductive thin film, and the surface of the conductive thin film is A phosphor that emits visible light by an emitted electron beam is provided on an electrode. Since the pattern of the electron emission area of a field emission type electron source is high, a flat surface with less uneven emission is provided. A light emitting device can be realized.
【００２１】請求項１２の発明は、請求項１１の発明に
おいて、前記多孔質多結晶半導体層は、多孔質ポリシリ
コン層よりなることを特徴とする。According to a twelfth aspect of the present invention, in the eleventh aspect, the porous polycrystalline semiconductor layer is formed of a porous polysilicon layer.
【００２２】請求項１３の発明は、請求項１または請求
項２または請求項４における酸化若しくは窒化された多
孔質多結晶半導体層がストライプ状に形成されるととも
に導電性薄膜がストライプ状に形成された電界放射型電
子源と、該電界放射型電子源に対向配置され且つ導電性
薄膜に直交し導電性薄膜から放射される電子線により発
光する蛍光体が設けられたストライプ状の電極とを備え
てなることを特徴とするものであり、電界放射型電子源
の電子放出面積のパターン精度が高いので、高精細なデ
ィスプレイ装置を実現することができる。According to a thirteenth aspect of the present invention, the oxidized or nitrided porous polycrystalline semiconductor layer of the first, second, or fourth aspect is formed in a stripe shape, and the conductive thin film is formed in a stripe shape. A field-emission electron source, and a stripe-shaped electrode provided with a phosphor that is disposed to face the field-emission electron source and that is orthogonal to the conductive thin film and that emits light by an electron beam emitted from the conductive thin film. Since the pattern accuracy of the electron emission area of the field emission type electron source is high, a high definition display device can be realized.
【００２３】請求項１４の発明は、請求項５または請求
項６または請求項９記載の電界放射型電子源と、該電界
放射型電子源に対向して配置された電極とを備え、電子
により可視光を発光する蛍光体が電極に設けられてなる
ことを特徴とするものであり、電界放射型電子源の電子
放出面積のパターン精度が高いので、高精細なディスプ
レイ装置を実現することができる。According to a fourteenth aspect of the present invention, there is provided the field emission type electron source according to the fifth, sixth, or ninth aspect, and an electrode disposed to face the field emission type electron source. It is characterized in that a phosphor that emits visible light is provided on an electrode, and a pattern precision of an electron emission area of a field emission electron source is high, so that a high-definition display device can be realized. .
【００２４】請求項１５の発明において、請求項１３ま
たは請求項１４の発明において、前記多孔質多結晶半導
体層は、多孔質ポリシリコン層よりなることを特徴とす
る。According to a fifteenth aspect, in the thirteenth or fourteenth aspect, the porous polycrystalline semiconductor layer is formed of a porous polysilicon layer.
【００２５】[0025]
【発明の実施の形態】（実施形態１）本実施形態の電界
放射型電子源の製造方法を図１（ａ）〜（ｆ）を参照し
ながら説明する。なお、本実施形態では、導電性基板と
して、ｎ形シリコン基板１（抵抗率が０．１Ωｃｍの
（１００）基板）を用いている。(Embodiment 1) A method for manufacturing a field emission type electron source according to this embodiment will be described with reference to FIGS. 1 (a) to 1 (f). In this embodiment, an n-type silicon substrate 1 (a (100) substrate having a resistivity of 0.1 Ωcm) is used as the conductive substrate.
【００２６】まず、ｎ形シリコン基板１の裏面にオーミ
ック電極２を形成した後、ｎ形シリコン基板１の表面に
ＬＰＣＶＤ法により膜厚が１．５μｍのノンドープのポ
リシリコン層３を形成することによって図１（ａ）に示
す構造が得られる。ここに、ＬＰＣＶＤ法の成膜条件
は、基板温度を６１０℃、ＳｉＨ４ガス流量を６００ｓ
ｃｃｍ、真空度を２０Ｐａとした。なお、本実施形態で
は、ポリシリコン層３が多結晶半導体層を構成してい
る。ここにおいて、ポリシリコン層３の成膜方法は、Ｌ
ＰＣＶＤ法に限定されるものではなく、例えばスパッタ
法あるいはプラズマＣＶＤ法によってアモルファスシリ
コン層を形成した後、該アモルファスシリコン層に対し
てアニール処理を行うことにより結晶化させてポリシリ
コン層を形成する方法を用いてもよい。First, an ohmic electrode 2 is formed on the back surface of an n-type silicon substrate 1, and then a 1.5 μm-thick non-doped polysilicon layer 3 is formed on the surface of the n-type silicon substrate 1 by LPCVD. The structure shown in FIG. 1A is obtained. Here, the film forming conditions of the LPCVD method are as follows: the substrate temperature is 610 ° C., and the SiH 4 gas flow rate is 600 s.
ccm and the degree of vacuum were set to 20 Pa. In the present embodiment, the polysilicon layer 3 forms a polycrystalline semiconductor layer. Here, the method of forming the polysilicon layer 3 is L
The method is not limited to the PCVD method. For example, a method in which an amorphous silicon layer is formed by a sputtering method or a plasma CVD method, and then the amorphous silicon layer is crystallized by performing an annealing process to form a polysilicon layer May be used.
【００２７】次に、ポリシリコン層３上にプラズマＣＶ
Ｄ法によって膜厚が１μｍの酸化シリコン層４を形成す
ることにより、図１（ｂ）に示す構造が得られる。酸化
シリコン層４の成膜条件は、基板温度を２２５℃、Ｓｉ
Ｈ４ガス流量を５０ｓｃｃｍ、Ｎ２Ｏガス流量を８７５
ｓｃｃｍ、真空度を１３３Ｐａ、放電パワーを１５０Ｗ
（放電パワー密度を０．０５Ｗ／ｃｍ２）とした。な
お、酸化シリコン層４の成膜方法は、プラズマＣＶＤ法
に限定されるものではなく、例えば熱酸化法などの方法
を用いてもよい。Next, a plasma CV is applied on the polysilicon layer 3.
By forming the silicon oxide layer 4 having a thickness of 1 μm by the method D, the structure shown in FIG. 1B is obtained. The conditions for forming the silicon oxide layer 4 are as follows.
H 4 gas flow rate is 50 sccm, N 2 O gas flow rate is 875
sccm, vacuum degree 133 Pa, discharge power 150 W
(The discharge power density was 0.05 W / cm 2 ). Note that the method for forming the silicon oxide layer 4 is not limited to the plasma CVD method, and a method such as a thermal oxidation method may be used.
【００２８】次に、フォトリソグラフィ技術およびエッ
チング技術を利用して酸化シリコン層４をパターニング
することにより、図１（ｃ）に示す構造が得られる。な
お、本実施形態では、該パターニングにより所定領域が
開口された酸化シリコン層４がマスク材料層を構成して
いる。また、マスク材料層としては、容易にパターンの
高精度化を図ることができる材料を用いればよく、例え
ば、酸化シリコン層、窒化シリコン層、フォトレジスト
層のいずれかあるいはそれらの組み合わせを採用すれば
よい。Next, the structure shown in FIG. 1C is obtained by patterning the silicon oxide layer 4 using the photolithography technique and the etching technique. In the present embodiment, the silicon oxide layer 4 having a predetermined region opened by the patterning forms a mask material layer. Further, as the mask material layer, a material that can easily achieve high precision of the pattern may be used. For example, any one of a silicon oxide layer, a silicon nitride layer, a photoresist layer, or a combination thereof may be used. Good.
【００２９】次に、５５ｗｔ％のフッ化水素水溶液とエ
タノールとを１：１で混合し０℃に冷却した電解溶液を
用い、白金電極（図示せず）を負極、ｎ形シリコン基板
１（オーミック電極２）を正極として、ポリシリコン層
３の露出した部分に光照射を行いながら（つまり、マス
ク材料層たる酸化シリコン層４をマスクとして）定電流
で陽極酸化処理を行うことによって、部分的に多孔質ポ
リシリコン層５が形成され、図１（ｄ）に示す構造が得
られる。本実施形態では、陽極酸化処理の条件として、
電流密度を２０ｍＡ／ｃｍ２一定、陽極酸化時間を１５
秒とするとともに、陽極酸化処理中に５００Ｗのタング
ステンランプにより光照射を行うことにより膜厚が１μ
ｍの多孔質ポリシリコン層５が形成された。なお、本実
施形態では、ポリシリコン層３の厚み方向の途中まで多
孔質化しているが、ｎ形シリコン基板１に達する深さま
で多孔質化してもよい。また、本実施形態では、陽極酸
化処理時の電流密度を一定として多孔質ポリシリコン層
５の多孔度をほぼ均一にしてあるが、陽極酸化処理時の
電流密度を変化させることにより多孔度の高いポリシリ
コン層と多孔度の低いポリシリコン層とが交互に積層さ
れた構造にしてもよいし、多孔度が厚み方向に連続的に
変化した構造にしてもよい。Next, a platinum electrode (not shown) was used as a negative electrode, an n-type silicon substrate 1 (an ohmic solution) was prepared by using an electrolytic solution obtained by mixing a 55 wt% aqueous hydrogen fluoride solution and ethanol at a ratio of 1: 1 and cooling to 0 ° C. By performing anodization with a constant current while irradiating the exposed portion of the polysilicon layer 3 with light (ie, using the silicon oxide layer 4 as a mask material layer as a mask) with the electrode 2) as a positive electrode, The porous polysilicon layer 5 is formed, and the structure shown in FIG. 1D is obtained. In the present embodiment, as the conditions of the anodizing treatment,
The current density is constant at 20 mA / cm 2 and the anodic oxidation time is 15
Seconds, and the film thickness is reduced to 1 μm by irradiating light with a 500 W tungsten lamp during the anodic oxidation treatment.
m of the porous polysilicon layer 5 was formed. In the present embodiment, the polysilicon layer 3 is made porous up to a point in the thickness direction, but may be made porous to a depth reaching the n-type silicon substrate 1. Further, in the present embodiment, the porosity of the porous polysilicon layer 5 is made substantially uniform while the current density during the anodic oxidation treatment is constant, but the porosity is increased by changing the current density during the anodic oxidation treatment. A structure in which a polysilicon layer and a low-porosity polysilicon layer are alternately stacked may be employed, or a structure in which the porosity continuously changes in the thickness direction may be employed.
【００３０】なお、陽極酸化処理時に上記電解溶液によ
って酸化シリコン層４もエッチングされるが、酸化シリ
コン層４の膜厚は１μｍであるのに対し、上記電解溶液
による酸化シリコンのエッチングレートは１分当たり
０．１４μｍ程度で陽極酸化時間は１５秒なので、酸化
シリコン層４は確実にマスクとしての機能を果たす。The silicon oxide layer 4 is also etched by the electrolytic solution during the anodizing treatment. The silicon oxide layer 4 has a thickness of 1 μm, and the etching rate of the silicon oxide by the electrolytic solution is 1 minute. Since the anodic oxidation time is about 0.14 μm and the anodic oxidation time is 15 seconds, the silicon oxide layer 4 reliably functions as a mask.
【００３１】次に、急速熱酸化（ＲＴＯ）法によって、
多孔質ポリシリコン５を所定深さまで酸化する（つま
り、多孔質ポリシリコン層５の一部を酸化する）ことに
より、図１（ｅ）に示す構造が得られる。ここにおい
て、図１（ｅ）における６は熱酸化された多孔質ポリシ
リコン層を示す。急速熱酸化の条件としては、酸化温度
を９００℃、酸化時間を１時間とした。なお、本実施形
態では、多孔質ポリシリコン層５の一部を酸化している
が、全てを酸化するようにしてもよい。また、多孔質ポ
リシリコン層５を酸化する代わりに、窒化するようにし
てもよい。Next, by rapid thermal oxidation (RTO),
By oxidizing the porous polysilicon 5 to a predetermined depth (that is, oxidizing a part of the porous polysilicon layer 5), the structure shown in FIG. 1E is obtained. Here, reference numeral 6 in FIG. 1E denotes a thermally oxidized porous polysilicon layer. The conditions for rapid thermal oxidation were an oxidation temperature of 900 ° C. and an oxidation time of 1 hour. In this embodiment, a part of the porous polysilicon layer 5 is oxidized. However, the whole may be oxidized. Further, the porous polysilicon layer 5 may be nitrided instead of being oxidized.
【００３２】その後、ｎ形シリコン基板１の主表面側
に、メタルマスクを用いて金薄膜を蒸着法によって形成
することにより、金薄膜よりなる金属薄膜７が形成さ
れ、図１（ｆ）に示す構造の電界放射型電子源１０が得
られる。なお、本実施形態では、金属薄膜７が導電性薄
膜を構成している。また、本実施形態では、導電性薄膜
の材料として金を用いたが、金に限定されるものではな
くて、仕事関数の小さな金属や導電性材料であれば良
く、金の他にアルミニウム、クロム、タングステン、ニ
ッケル、白金などや、これらの金属の合金などが使用可
能である。また、本実施形態では、金属薄膜７の膜厚を
１０ｎｍとしたが、この膜厚は特に限定するものではな
い。Thereafter, a thin metal film 7 made of a thin gold film is formed on the main surface side of the n-type silicon substrate 1 by a vapor deposition method using a metal mask, as shown in FIG. 1 (f). A field emission type electron source 10 having a structure is obtained. In this embodiment, the metal thin film 7 constitutes a conductive thin film. Further, in the present embodiment, gold is used as the material of the conductive thin film. However, the material is not limited to gold, and any metal or conductive material having a small work function may be used. , Tungsten, nickel, platinum, and alloys of these metals can be used. In the present embodiment, the thickness of the metal thin film 7 is set to 10 nm, but the thickness is not particularly limited.
【００３３】上述の電界放射型電子源１０を真空チャン
バ（図示せず）内に導入して、金属薄膜７に対向する位
置にコレクタ電極（図示せず）を配置し、真空チャンバ
内の真空度を５×１０−５Ｐａとして、金属薄膜７を正
極、オーミック電極２を負極として両極間に２０Ｖの直
流電圧を印加するとともに、コレクタ電極を正極（陽
極）、金属薄膜７を負極（陰極）として両極間に１００
Ｖの直流電圧を印加することにより、金属薄膜７の表面
からコレクタ電極に向かって電子が経時的に安定して
（ポッピング現象が起こることなく）放出されるのを観
測することができる。The above-mentioned field emission type electron source 10 is introduced into a vacuum chamber (not shown), and a collector electrode (not shown) is arranged at a position facing the metal thin film 7. 5 × 10 −5 Pa, a DC voltage of 20 V is applied between the two electrodes with the metal thin film 7 as the positive electrode, the ohmic electrode 2 as the negative electrode, the collector electrode as the positive electrode (anode), and the metal thin film 7 as the negative electrode (cathode). 100 between both poles
By applying a DC voltage of V, it can be observed that electrons are emitted from the surface of the metal thin film 7 to the collector electrode stably with time (without popping phenomenon).
【００３４】しかして、本実施形態の電界放射型電子源
の製造方法では、フォトリソグラフィ技術およびエッチ
ング技術を用いてパターニングされたマスク材料層たる
酸化シリコン層４をマスクとして陽極酸化処理を行うこ
とにより多孔質多結晶半導体層たる多孔質ポリシリコン
層５が形成されるので、多孔質ポリシリコン層５のパタ
ーン精度が向上し、また、酸化された多孔質ポリシリコ
ン層６と金属薄膜７との接触面積が酸化シリコン層４の
パターン精度で決まるので、低コストで電子放出面積の
パターン精度を高めることができる。なお、本実施形態
の電界放射型電子源は、従来の電界放射型電子源の多孔
質シリコン層に対応するものとして、熱酸化された多孔
質ポリシリコン層６を備えたものであり、ｎ形シリコン
基板１から注入された電子が熱酸化された多孔質ポリシ
リコン層６中をドリフトし金属薄膜７をトンネルして放
出され、電子放出時にポッピング現象が発生せず安定し
て電子を放出することができる。In the method of manufacturing a field emission type electron source according to the present embodiment, anodization is performed by using the silicon oxide layer 4 as a mask material layer, which is patterned by photolithography and etching, as a mask. Since the porous polysilicon layer 5, which is a porous polycrystalline semiconductor layer, is formed, the pattern accuracy of the porous polysilicon layer 5 is improved, and the contact between the oxidized porous polysilicon layer 6 and the metal thin film 7 is improved. Since the area is determined by the pattern accuracy of the silicon oxide layer 4, the pattern accuracy of the electron emission area can be increased at low cost. The field emission type electron source of the present embodiment includes a thermally oxidized porous polysilicon layer 6 corresponding to the porous silicon layer of the conventional field emission type electron source, and has an n-type. Electrons injected from the silicon substrate 1 drift in the thermally oxidized porous polysilicon layer 6 and are emitted by tunneling through the metal thin film 7 to stably emit electrons without generating a popping phenomenon during electron emission. Can be.
【００３５】ところで、本実施形態では、導電性基板と
して、ｎ形シリコン基板１（抵抗率が０．１Ωｃｍの
（１００）基板）を用いているが、導電性基板はｎ形シ
リコン基板１に限定されるものではなく、例えば、金属
基板や、ガラス基板などに導電性薄膜（例えば、クロム
薄膜やＩＴＯ薄膜）を形成した基板などを用いてもよ
く、ｎ形シリコン基板１などの半導体基板を用いる場合
に比べて大面積化および低コスト化が可能になる。ま
た、導電性基板として、半導体基板の主表面側に導電体
層として拡散層を形成したもの（例えば、ｐ形シリコン
基板の主表面側にｎ形拡散層を形成したもの）を用いて
もよい。この場合には、拡散層から多孔質多結晶半導体
層へ電子が注入（供給）される。In this embodiment, the n-type silicon substrate 1 ((100) substrate having a resistivity of 0.1 Ωcm) is used as the conductive substrate, but the conductive substrate is limited to the n-type silicon substrate 1. However, for example, a substrate in which a conductive thin film (for example, a chromium thin film or an ITO thin film) is formed on a metal substrate, a glass substrate, or the like may be used, or a semiconductor substrate such as the n-type silicon substrate 1 may be used. Larger area and lower cost can be achieved as compared with the case. Further, as the conductive substrate, a semiconductor substrate in which a diffusion layer is formed as a conductor layer on the main surface side (for example, a p-type silicon substrate having an n-type diffusion layer formed on the main surface side) may be used. . In this case, electrons are injected (supplied) from the diffusion layer to the porous polycrystalline semiconductor layer.
【００３６】（実施形態２）本実施形態の電界放射型電
子源の製造方法を図２（ａ）〜（ｅ）を参照しながら説
明する。(Embodiment 2) A method of manufacturing a field emission electron source according to this embodiment will be described with reference to FIGS.
【００３７】まず、例えばガラス基板よりなる絶縁性基
板１１の主表面上にストライプ状の導電体層よりなる下
部電極１２を形成することによって、図２（ａ）に示す
構造が得られる。なお、本実施形態では、絶縁性基板１
１と下部電極１２とで導電性基板を構成している。ここ
において、下部電極１２は、例えば、絶縁性基板１１の
主表面上の全面に導電体層を形成し、該導電体層をパタ
ーニングすることで形成すればよく、下部電極１２とし
ては、パターンの高精度化が可能な材料を用いることが
望ましい。First, a lower electrode 12 made of a stripe-shaped conductor layer is formed on a main surface of an insulating substrate 11 made of, for example, a glass substrate, whereby the structure shown in FIG. 2A is obtained. In this embodiment, the insulating substrate 1
1 and the lower electrode 12 constitute a conductive substrate. Here, the lower electrode 12 may be formed, for example, by forming a conductor layer on the entire surface of the main surface of the insulating substrate 11 and patterning the conductor layer. It is desirable to use a material that can achieve high precision.
【００３８】その後、絶縁性基板１１の主表面側の全面
に亘って下部電極１２を覆うようにＬＰＣＶＤ法により
膜厚が１．０μｍのノンドープのポリシリコン層３を形
成することによって、図２（ｂ）に示す構造が得られ
る。ここに、ＬＰＣＶＤ法の成膜条件は、基板温度を６
１０℃、ＳｉＨ４ガス流量を６００ｓｃｃｍ、真空度を
２０Ｐａとした。なお、本実施形態では、ポリシリコン
層３が多結晶半導体層を構成している。ここにおいて、
ポリシリコン層３の成膜方法は、ＬＰＣＶＤ法に限定さ
れるものではなく、例えばスパッタ法あるいはプラズマ
ＣＶＤ法によってアモルファスシリコン層を形成した
後、該アモルファスシリコン層に対してアニール処理を
行うことにより結晶化させてポリシリコン層を形成する
方法を用いてもよい。Thereafter, a non-doped polysilicon layer 3 having a thickness of 1.0 μm is formed by LPCVD so as to cover the lower electrode 12 over the entire surface on the main surface side of the insulating substrate 11, thereby obtaining FIG. The structure shown in b) is obtained. Here, the film forming conditions of the LPCVD method are as follows.
At 10 ° C., the flow rate of SiH 4 gas was 600 sccm, and the degree of vacuum was 20 Pa. In the present embodiment, the polysilicon layer 3 forms a polycrystalline semiconductor layer. put it here,
The method for forming the polysilicon layer 3 is not limited to the LPCVD method. For example, an amorphous silicon layer is formed by a sputtering method or a plasma CVD method, and then the amorphous silicon layer is annealed. May be used to form a polysilicon layer.
【００３９】次に、５５ｗｔ％のフッ化水素水溶液とエ
タノールとを１：１で混合し０℃に冷却した電解溶液を
用い、白金電極を負極、下部電極１２を正極として、ポ
リシリコン層に光を照射しながら定電流で陽極酸化処理
を行うことによって、下部電極１２に対応したストライ
プ状に多孔質ポリシリコン層５が形成され、図２（ｃ）
に示す構造が得られる。本実施形態では、陽極酸化処理
の条件として、電流密度を２０ｍＡ／ｃｍ２一定、陽極
酸化時間を１５秒とするとともに、陽極酸化処理中に５
００Ｗのタングステンランプにより光照射を行うことに
より膜厚が１μｍの多孔質ポリシリコン層５が形成され
た。Next, a 55 wt% aqueous solution of hydrogen fluoride and ethanol were mixed at a ratio of 1: 1 and an electrolytic solution cooled to 0 ° C. was used. The platinum electrode was used as a negative electrode and the lower electrode 12 was used as a positive electrode. 2A, the porous polysilicon layer 5 is formed in a stripe shape corresponding to the lower electrode 12 by performing anodizing treatment at a constant current while irradiating the substrate.
The structure shown in FIG. In this embodiment, the conditions of the anodizing treatment are as follows: the current density is constant at 20 mA / cm 2 , the anodizing time is 15 seconds,
By irradiating light with a 00 W tungsten lamp, a porous polysilicon layer 5 having a thickness of 1 μm was formed.
【００４０】次に、急速熱酸化（ＲＴＯ）法により、多
孔質ポリシリコン層５を酸化することにより熱酸化され
た多孔質ポリシリコン層６が形成され、図２（ｄ）に示
す構造が得られる。急速熱酸化の条件としては、酸化温
度９００℃、酸化時間を１時間とした。なお、本実施形
態では、多孔質ポリシリコン層５を酸化しているが、酸
化する代わりに窒化するようにしてもよい。Next, the porous polysilicon layer 6 is formed by oxidizing the porous polysilicon layer 5 by a rapid thermal oxidation (RTO) method, and the structure shown in FIG. 2D is obtained. Can be Conditions for the rapid thermal oxidation were an oxidation temperature of 900 ° C. and an oxidation time of 1 hour. In the present embodiment, the porous polysilicon layer 5 is oxidized, but may be nitrided instead of being oxidized.
【００４１】その後、絶縁性基板１１の主表面側に、メ
タルマスクを用いて金薄膜を蒸着法によって形成するこ
とにより、熱酸化された多孔質ポリシリコン層６に対応
したストライプ状にパターニングされた金薄膜よりなる
金属薄膜７が形成され、図２（ｅ）に示す構造の電界放
射型電子源１０が得られる。なお、本実施形態では、金
属薄膜７が導電性薄膜を構成している。また、本実施形
態では、導電性薄膜の材料として金を用いたが、金に限
定されるものではなくて、仕事関数の小さな金属や導電
性材料であれば良く、金の他にアルミニウム、クロム、
タングステン、ニッケル、白金などや、これらの金属の
合金などが使用可能である。また、本実施形態では、金
属薄膜７の膜厚を１０ｎｍとしたが、この膜厚は特に限
定するものではない。Thereafter, a gold thin film was formed on the main surface side of the insulating substrate 11 by a vapor deposition method using a metal mask, thereby being patterned into stripes corresponding to the thermally oxidized porous polysilicon layer 6. The metal thin film 7 made of a gold thin film is formed, and the field emission type electron source 10 having the structure shown in FIG. In this embodiment, the metal thin film 7 constitutes a conductive thin film. Further, in the present embodiment, gold is used as the material of the conductive thin film. However, the material is not limited to gold, and any metal or conductive material having a small work function may be used. ,
Tungsten, nickel, platinum, alloys of these metals, and the like can be used. In the present embodiment, the thickness of the metal thin film 7 is set to 10 nm, but the thickness is not particularly limited.
【００４２】上述の電界放射型電子源１０を真空チャン
バ（図示せず）内に導入して、金属薄膜７に対向する位
置にコレクタ電極（図示せず）を配置し、真空チャンバ
内の真空度を５×１０−５Ｐａとして、金属薄膜７を正
極、オーミック電極２を負極として両極間に２０Ｖの直
流電圧を印加するとともに、コレクタ電極を正極（陽
極）、金属薄膜７を負極（陰極）として両極間に１００
Ｖの直流電圧を印加することにより、金属薄膜７の表面
からコレクタ電極に向かって電子が経時的に安定して
（ポッピング現象が起こることなく）放出される放出さ
れるのを観測することができる。The above-mentioned field emission type electron source 10 is introduced into a vacuum chamber (not shown), and a collector electrode (not shown) is arranged at a position facing the metal thin film 7. 5 × 10 −5 Pa, a DC voltage of 20 V is applied between the two electrodes with the metal thin film 7 as the positive electrode, the ohmic electrode 2 as the negative electrode, the collector electrode as the positive electrode (anode), and the metal thin film 7 as the negative electrode (cathode). 100 between both poles
By applying a DC voltage of V, it can be observed that electrons are emitted from the surface of the metal thin film 7 toward the collector electrode stably with time (without popping phenomenon). .
【００４３】しかして、本実施形態の電界放射型電子源
の製造方法では、多結晶半導体層たるポリシリコン層３
を多孔質化する際に下部電極１２を利用して陽極酸化処
理を行っていることによって、下部電極１２のパターン
に応じて多孔質多結晶半導体層たる多孔質ポリシリコン
層５のパターンが形成されるから、下部電極１２のパタ
ーンを高精度化することで多孔質ポリシリコン層５のパ
ターン精度が向上し、また、酸化された多孔質ポリシリ
コン層６と金属薄膜７との接触面積が多孔質ポリシリコ
ン層５のパターン精度で決まるから、低コストで電子放
出面積のパターン精度を高めることができる。According to the method of manufacturing the field emission type electron source of this embodiment, the polysilicon layer 3 serving as a polycrystalline semiconductor layer is used.
By performing the anodic oxidation treatment using the lower electrode 12 when making the layer porous, the pattern of the porous polysilicon layer 5 as the porous polycrystalline semiconductor layer is formed in accordance with the pattern of the lower electrode 12. Therefore, by increasing the pattern accuracy of the lower electrode 12, the pattern accuracy of the porous polysilicon layer 5 is improved, and the contact area between the oxidized porous polysilicon layer 6 and the metal thin film 7 is reduced. Since it is determined by the pattern accuracy of the polysilicon layer 5, the pattern accuracy of the electron emission area can be increased at low cost.
【００４４】（実施形態３）図３に実施形態１の電界放
射型電子源１０を利用した平面発光装置の概略構成図を
示す。なお、実施形態１と同様の構成要素には同一の符
号を付し説明を省略する。(Embodiment 3) FIG. 3 shows a schematic configuration diagram of a flat light emitting device using the field emission electron source 10 of Embodiment 1. Note that the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
【００４５】本実施形態の平面発光装置は、電界放射型
電子源１０と、電界放射型電子源１０の金属薄膜７に対
向配置される電極たる透明電極３１とを備え、透明電極
３１には電界放射型電子源１０から放射される電子線に
より可視光を発光する蛍光体３２が塗布してある。ま
た、透明電極３１は透明性導電性膜からなり、ガラス基
板よりなる透明板３３に形成してある。ここに、透明電
極３１および蛍光体３２が形成された透明板３３はスペ
ーサ３４を介して電界放射型電子源１０と一体化してあ
り、透明板３３とスペーサ３４と電界放射型電子源１０
とで囲まれる内部空間を所定の真空度にしてある。The flat light emitting device of this embodiment includes a field emission type electron source 10 and a transparent electrode 31 which is disposed opposite to the metal thin film 7 of the field emission type electron source 10. A phosphor 32 that emits visible light by an electron beam emitted from the emission type electron source 10 is applied. The transparent electrode 31 is made of a transparent conductive film, and is formed on a transparent plate 33 made of a glass substrate. Here, the transparent plate 33 on which the transparent electrode 31 and the phosphor 32 are formed is integrated with the field emission type electron source 10 through a spacer 34, and the transparent plate 33, the spacer 34, and the field emission type electron source 10
Is set to a predetermined degree of vacuum.
【００４６】したがって、電界放射型電子源１０から電
子を放射させることによって、蛍光体３２を発光させる
ことができ、蛍光体３２の発光を透明電極３１および透
明板３３を通して外部に表示することができる。なお、
電極は透明性導電性膜に限定されるものではない。Therefore, by emitting electrons from the field emission electron source 10, the phosphor 32 can emit light, and the emission of the phosphor 32 can be displayed outside through the transparent electrode 31 and the transparent plate 33. . In addition,
The electrode is not limited to a transparent conductive film.
【００４７】本実施形態の平面発光装置において、透明
電極３１を金属薄膜７に対して正極とし透明電極３１と
金属薄膜７との間に１ｋＶの直流電圧Ｖｃを印加すると
ともに、電界放射型電子源１０の金属薄膜７を正極とし
て金属薄膜７とオーミック電極２との間に２０Ｖの直流
電圧Ｖｐｓを印加することにより、熱酸化された多孔質
ポリシリコン層６上の金属薄膜７の形状に対応した発光
パターンが得られる。すなわち、本実施形態では、電子
が金属薄膜７の面内でほぼ均一にほぼ垂直方向へ放射さ
れるから、従来の平面発光装置で用いられる収束電極を
設ける必要がなく、構造が簡単になるとともに低コスト
化が可能になる。また、本実施形態では、電界放射型電
子源１０の電子放出面積のパターン精度が高いので、発
光むらの少ない平面発光装置を実現することができる。In the flat light emitting device of this embodiment, the transparent electrode 31 is used as a positive electrode with respect to the metal thin film 7, a DC voltage Vc of 1 kV is applied between the transparent electrode 31 and the metal thin film 7, and the field emission type electron source is used. By applying a DC voltage Vps of 20 V between the metal thin film 7 and the ohmic electrode 2 using the metal thin film 7 as a positive electrode, the shape of the metal thin film 7 on the thermally oxidized porous polysilicon layer 6 was adjusted. A light emission pattern is obtained. That is, in the present embodiment, since electrons are emitted almost uniformly in the plane of the metal thin film 7 in the substantially vertical direction, there is no need to provide a focusing electrode used in the conventional flat light emitting device, and the structure becomes simpler. Cost reduction becomes possible. Further, in the present embodiment, since the pattern accuracy of the electron emission area of the field emission electron source 10 is high, it is possible to realize a flat light emitting device with less uneven light emission.
【００４８】なお、本実施形態では、実施形態１の電界
放射型電子源１０（図１（ｆ）参照）を利用した平面発
光装置について説明したが、図３における電界放射型電
子源１０の代わりに実施形態２の電界放射型電子源１０
（図２（ｅ）参照）を用いてもよい。この場合には、透
明電極３１を金属薄膜７に対して正極とし透明電極３１
と金属薄膜７との間に直流電圧Ｖｃを印加するととも
に、電界放射型電子源１０の金属薄膜７を正極として金
属薄膜７と下部電極１２との間に直流電圧Ｖｐｓを印加
すればよい。In this embodiment, the plane light emitting device using the field emission type electron source 10 of the first embodiment (see FIG. 1F) has been described, but instead of the field emission type electron source 10 in FIG. Field emission type electron source 10 of Embodiment 2
(See FIG. 2E). In this case, the transparent electrode 31 is used as a positive electrode for the metal thin film 7 and the transparent electrode 31 is used as the positive electrode.
The DC voltage Vc may be applied between the metal thin film 7 and the lower electrode 12 while the DC voltage Vc is applied between the metal thin film 7 and the metal thin film 7.
【００４９】（実施形態４）図４に実施形態１の電界放
射型電子源１０をディスプレイ装置に応用する場合の概
略構成を示す。なお、実施形態１と同様の構成要素には
同一の符号を付して説明を省略する。(Embodiment 4) FIG. 4 shows a schematic configuration when the field emission electron source 10 of Embodiment 1 is applied to a display device. Note that the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
【００５０】本実施形態では、図４に示すように、熱酸
化された多孔質ポリシリコン層６および金属薄膜７をそ
れぞれストライプ状に形成してある。また、電界放射型
電子源１０の金属薄膜７に対向配置される電極たる透明
電極３１を備え、透明電極３１には電界放射型電子源１
０から放射される電子線により可視光を発光する蛍光体
３２が塗布してある。また、透明電極３１は透明導電性
膜からなり、ガラス基板よりなる透明板３３に形成して
ある。ここにおいて、本実施形態では、透明電極３１は
同一面内でストライプ状に形成してあり、透明電極３１
と金属薄膜７とが直交するように透明板３３を配設する
ことにより、マトリックスを形成してある。すなわち、
透明電極３１と金属薄膜７との交差する領域がそれぞれ
ピクセルに対応する。したがって、電圧を印加する金属
電極７と、電圧を印加する透明電極３１との組み合わせ
により、特定のピクセルのみを光らせることができる。
なお、電極は透明性導電性膜に限定されるものではない
が、透明性導電性膜を用いることが望ましい。In this embodiment, as shown in FIG. 4, a thermally oxidized porous polysilicon layer 6 and a metal thin film 7 are formed in stripes. Further, the field emission type electron source 10 includes a transparent electrode 31 which is an electrode disposed to face the metal thin film 7, and the field emission type electron source 1
A phosphor 32 that emits visible light by an electron beam radiated from 0 is applied. The transparent electrode 31 is made of a transparent conductive film and is formed on a transparent plate 33 made of a glass substrate. Here, in the present embodiment, the transparent electrodes 31 are formed in stripes in the same plane.
The matrix is formed by arranging the transparent plate 33 so that the transparent film 33 and the metal thin film 7 are orthogonal to each other. That is,
The area where the transparent electrode 31 intersects with the metal thin film 7 corresponds to each pixel. Therefore, only a specific pixel can be illuminated by the combination of the metal electrode 7 for applying a voltage and the transparent electrode 31 for applying a voltage.
Note that the electrode is not limited to a transparent conductive film, but it is preferable to use a transparent conductive film.
【００５１】しかして、本実施形態のディスプレイ装置
では、電界放射型電子源１０の電子放出面積のパターン
精度が高く、高精細なディスプレイ装置を実現すること
ができる。Thus, in the display device of the present embodiment, the pattern accuracy of the electron emission area of the field emission electron source 10 is high, and a high-definition display device can be realized.
【００５２】なお、本実施形態では、実施形態１の電界
放射型電子源１０（図１（ｆ）参照）を利用したディス
プレイ装置について説明したが、図４における電界放射
型電子源１０の代わりに実施形態２の電界放射型電子源
１０（図２（ｅ）参照）を用いてもよい。この場合に
は、透明電極３１を金属薄膜７に対して正極とし透明電
極３１と金属薄膜７との間に直流電圧を印加するととも
に、電界放射型電子源１０の金属薄膜７を正極として金
属薄膜７と下部電極１２との間に直流電圧を印加すれば
よい。In the present embodiment, the display device using the field emission type electron source 10 of the first embodiment (see FIG. 1F) has been described, but instead of the field emission type electron source 10 in FIG. The field emission electron source 10 according to the second embodiment (see FIG. 2E) may be used. In this case, a DC voltage is applied between the transparent electrode 31 and the metal thin film 7 using the transparent electrode 31 as a positive electrode with respect to the metal thin film 7, and the metal thin film 7 is used with the metal thin film 7 of the field emission type electron source 10 as a positive electrode. A DC voltage may be applied between the lower electrode 7 and the lower electrode 12.
【００５３】（実施形態５）本実施形態の電界放射型電
子源の製造方法を図５（ａ）〜（ｅ）を参照しながら説
明する。(Embodiment 5) A method for manufacturing a field emission type electron source according to this embodiment will be described with reference to FIGS.
【００５４】まず、例えばガラス基板よりなる絶縁性基
板１１の主表面上にストライプ状の導電体層よりなる下
部電極１２を形成することによって、図５（ａ）に示す
構造が得られる。なお、本実施形態では、絶縁性基板１
１と下部電極１２とで導電性基板を構成している。ここ
において、下部電極１２は、例えば、絶縁性基板１１の
主表面上の全面に導電体層を形成し、該導電体層をパタ
ーニングすることで形成すればよく、下部電極１２とし
ては、パターンの高精度化が可能な材料を用いることが
望ましい。First, the lower electrode 12 made of a stripe-shaped conductor layer is formed on the main surface of an insulating substrate 11 made of, for example, a glass substrate, whereby the structure shown in FIG. 5A is obtained. In this embodiment, the insulating substrate 1
1 and the lower electrode 12 constitute a conductive substrate. Here, the lower electrode 12 may be formed, for example, by forming a conductor layer on the entire surface of the main surface of the insulating substrate 11 and patterning the conductor layer. It is desirable to use a material that can achieve high precision.
【００５５】その後、絶縁性基板１１の主表面側の全面
に亘って下部電極１２を覆うようにＬＰＣＶＤ法により
膜厚が１．０μｍのノンドープのポリシリコン層３を形
成することによって、図５（ｂ）に示す構造が得られ
る。ここに、ＬＰＣＶＤ法の成膜条件は、基板温度を６
１０℃、ＳｉＨ４ガス流量を６００ｓｃｃｍ、真空度を
２０Ｐａとした。なお、本実施形態では、ポリシリコン
層３が多結晶半導体層を構成している。ここにおいて、
ポリシリコン層３の成膜方法は、ＬＰＣＶＤ法に限定さ
れるものではなく、例えばスパッタ法あるいはプラズマ
ＣＶＤ法によってアモルファスシリコン層を形成した
後、該アモルファスシリコン層に対してアニール処理を
行うことにより結晶化させてポリシリコン層を形成する
方法を用いてもよい。Thereafter, a non-doped polysilicon layer 3 having a thickness of 1.0 μm is formed by LPCVD so as to cover the lower electrode 12 over the entire surface on the main surface side of the insulating substrate 11, whereby FIG. The structure shown in b) is obtained. Here, the film forming conditions of the LPCVD method are as follows.
At 10 ° C., the flow rate of SiH 4 gas was 600 sccm, and the degree of vacuum was 20 Pa. In the present embodiment, the polysilicon layer 3 forms a polycrystalline semiconductor layer. put it here,
The method for forming the polysilicon layer 3 is not limited to the LPCVD method. For example, an amorphous silicon layer is formed by a sputtering method or a plasma CVD method, and then the amorphous silicon layer is annealed. May be used to form a polysilicon layer.
【００５６】次に、５５ｗｔ％のフッ化水素水溶液とエ
タノールとを１：１で混合し０℃に冷却した電解溶液を
用い、白金電極を負極、下部電極１２を正極として、ポ
リシリコン層３に光を照射しながら定電流で陽極酸化処
理を行うことによって、下部電極１２に対応したストラ
イプ状に多孔質ポリシリコン層５が形成され、図５
（ｃ）に示す構造が得られる。本実施形態では、陽極酸
化処理の条件として、電流密度を２０ｍＡ／ｃｍ２一
定、陽極酸化時間を１５秒とするとともに、陽極酸化処
理中に５００Ｗのタングステンランプにより光照射を行
うことにより膜厚が１μｍの多孔質ポリシリコン層５が
形成された。Next, a 55 wt% aqueous solution of hydrogen fluoride and ethanol were mixed at a ratio of 1: 1 and an electrolytic solution cooled to 0 ° C. was used. The platinum electrode was used as a negative electrode and the lower electrode 12 was used as a positive electrode. By performing anodic oxidation at a constant current while irradiating light, the porous polysilicon layer 5 is formed in a stripe shape corresponding to the lower electrode 12, and FIG.
The structure shown in (c) is obtained. In the present embodiment, as the conditions of the anodizing treatment, the current density is constant at 20 mA / cm 2 , the anodizing time is 15 seconds, and the film thickness is increased by performing light irradiation with a 500 W tungsten lamp during the anodizing treatment. A 1 μm porous polysilicon layer 5 was formed.
【００５７】次に、急速熱酸化（ＲＴＯ）法により、多
孔質ポリシリコン層５を酸化することにより熱酸化され
た多孔質ポリシリコン層６が形成され、図５（ｄ）に示
す構造が得られる。急速熱酸化の条件としては、酸化温
度９００℃、酸化時間を１時間とした。なお、本実施形
態では、多孔質ポリシリコン層５を酸化しているが、酸
化する代わりに窒化するようにしてもよい。また、本実
施形態では、熱酸化された多孔質ポリシリコン層６が強
電界ドリフト層を構成している。Next, the porous polysilicon layer 6 is formed by oxidizing the porous polysilicon layer 5 by rapid thermal oxidation (RTO), and the structure shown in FIG. 5D is obtained. Can be Conditions for the rapid thermal oxidation were an oxidation temperature of 900 ° C. and an oxidation time of 1 hour. In the present embodiment, the porous polysilicon layer 5 is oxidized, but may be nitrided instead of being oxidized. In this embodiment, the thermally oxidized porous polysilicon layer 6 constitutes a strong electric field drift layer.
【００５８】その後、絶縁性基板１１の主表面側に、メ
タルマスクを用いて金薄膜を蒸着法によって形成するこ
とにより、熱酸化された多孔質ポリシリコン層６に直交
（交差）するストライプ状にパターニングされた金薄膜
よりなる金属薄膜７が形成され、図５（ｅ）に示す構造
の電界放射型電子源１０が得られる。なお、本実施形態
では、金属薄膜７が導電性薄膜を構成している。また、
本実施形態では、導電性薄膜の材料として金を用いた
が、金に限定されるものではなくて、仕事関数の小さな
金属や導電性材料であれば良く、金の他にアルミニウ
ム、クロム、タングステン、ニッケル、白金などや、こ
れらの金属の合金などが使用可能である。また、本実施
形態では、金属薄膜７の膜厚を１０ｎｍとしたが、この
膜厚は特に限定するものではない。Thereafter, a gold thin film is formed on the main surface side of the insulating substrate 11 by a vapor deposition method using a metal mask, thereby forming a stripe shape orthogonal to (intersecting) the thermally oxidized porous polysilicon layer 6. The metal thin film 7 made of the patterned gold thin film is formed, and the field emission electron source 10 having the structure shown in FIG. In this embodiment, the metal thin film 7 constitutes a conductive thin film. Also,
In the present embodiment, gold is used as the material of the conductive thin film. However, the material is not limited to gold, but may be a metal or a conductive material having a small work function. , Nickel, platinum, and alloys of these metals can be used. In the present embodiment, the thickness of the metal thin film 7 is set to 10 nm, but the thickness is not particularly limited.
【００５９】上述の電界放射型電子源１０を真空チャン
バ（図示せず）内に導入して、金属薄膜７に対向する位
置にコレクタ電極（図示せず）を配置し、真空チャンバ
内の真空度を５×１０−５Ｐａとして、金属薄膜７を正
極、下部電極１２を負極として両極間に２０Ｖの直流電
圧を印加するとともに、コレクタ電極を正極（陽極）、
金属薄膜７を負極（陰極）として両極間に１００Ｖの直
流電圧を印加することにより、金属薄膜７の表面からコ
レクタ電極に向かって電子が経時的に安定して（ポッピ
ング現象が起こることなく）放出されるのを観測するこ
とができる。The above-mentioned field emission type electron source 10 is introduced into a vacuum chamber (not shown), and a collector electrode (not shown) is arranged at a position facing the metal thin film 7. 5 × 10 −5 Pa, a DC voltage of 20 V is applied between both electrodes with the metal thin film 7 as a positive electrode and the lower electrode 12 as a negative electrode, and a collector electrode as a positive electrode (anode).
By applying a DC voltage of 100 V between both electrodes using the metal thin film 7 as a negative electrode (cathode), electrons are stably emitted from the surface of the metal thin film 7 to the collector electrode over time (without popping phenomenon). Can be observed.
【００６０】しかして、本実施形態の電界放射型電子源
の製造方法では、多結晶半導体層たるポリシリコン層３
を多孔質化する際に下部電極１２を利用して陽極酸化処
理を行っていることによって、下部電極１２のパターン
に応じて多孔質多結晶半導体層たる多孔質ポリシリコン
層５のパターンが形成されるから、下部電極１２のパタ
ーンを高精度化することで多孔質ポリシリコン層５のパ
ターン精度が向上し、また、酸化された多孔質ポリシリ
コン層６と金属薄膜７との接触面積が多孔質ポリシリコ
ン層５のパターン精度で決まるから、低コストで電子放
出面積のパターン精度を高めることができる。According to the method of manufacturing a field emission type electron source of the present embodiment, the polysilicon layer 3 serving as a polycrystalline semiconductor layer is used.
By performing the anodic oxidation treatment using the lower electrode 12 when making the layer porous, the pattern of the porous polysilicon layer 5 as the porous polycrystalline semiconductor layer is formed in accordance with the pattern of the lower electrode 12. Therefore, by increasing the pattern accuracy of the lower electrode 12, the pattern accuracy of the porous polysilicon layer 5 is improved, and the contact area between the oxidized porous polysilicon layer 6 and the metal thin film 7 is reduced. Since it is determined by the pattern accuracy of the polysilicon layer 5, the pattern accuracy of the electron emission area can be increased at low cost.
【００６１】本実施形態の電界放射型電子源１０では、
導電体層たる下部電極１２と導電性薄膜たる金属薄膜７
とをそれぞれ選択して電圧を印加することにより、電圧
が印加された金属薄膜７のうち、電圧が印加された下部
電極１２に交差する領域のみから電子が放出されるの
で、金属薄膜７の所望の領域から電子を放出させること
ができる。したがって、特定のピクセルのみから電子を
放出させることが可能である。In the field emission type electron source 10 of the present embodiment,
Lower electrode 12 as a conductor layer and metal thin film 7 as a conductive thin film
And applying a voltage to each of them, electrons are emitted only from a region of the metal thin film 7 to which the voltage is applied, which crosses the lower electrode 12 to which the voltage is applied. Electrons can be emitted from the region. Therefore, it is possible to emit electrons only from a specific pixel.
【００６２】（実施形態６）本実施形態の電界放射型電
子源の製造方法を図６および図７を参照しながら説明す
る。(Embodiment 6) A method of manufacturing a field emission electron source according to this embodiment will be described with reference to FIGS.
【００６３】まず、例えばガラス基板よりなる絶縁性基
板１１の主表面上にストライプ状の導電体層よりなる下
部電極１２を形成することによって、図６（ａ）に示す
構造が得られる。なお、本実施形態では、絶縁性基板１
１と下部電極１２とで導電性基板を構成している。ここ
において、下部電極１２は、例えば、絶縁性基板１１の
主表面上の全面に導電体層を形成し、該導電体層をパタ
ーニングすることで形成すればよく、下部電極１２とし
ては、パターンの高精度化が可能な材料を用いることが
望ましい。First, a lower electrode 12 made of a stripe-shaped conductor layer is formed on the main surface of an insulating substrate 11 made of, for example, a glass substrate, whereby the structure shown in FIG. 6A is obtained. In this embodiment, the insulating substrate 1
1 and the lower electrode 12 constitute a conductive substrate. Here, the lower electrode 12 may be formed, for example, by forming a conductor layer on the entire surface of the main surface of the insulating substrate 11 and patterning the conductor layer. It is desirable to use a material that can achieve high precision.
【００６４】その後、絶縁性基板１１の主表面側の全面
に亘って下部電極１２を覆うようにＬＰＣＶＤ法により
膜厚が１．０μｍのノンドープのポリシリコン層３を形
成することによって、図６（ｂ）に示す構造が得られ
る。ここに、ＬＰＣＶＤ法の成膜条件は、基板温度を６
１０℃、ＳｉＨ４ガス流量を６００ｓｃｃｍ、真空度を
２０Ｐａとした。なお、本実施形態では、ポリシリコン
層３が多結晶半導体層を構成している。ここにおいて、
ポリシリコン層３の成膜方法は、ＬＰＣＶＤ法に限定さ
れるものではなく、例えばスパッタ法あるいはプラズマ
ＣＶＤ法によってアモルファスシリコン層を形成した
後、該アモルファスシリコン層に対してアニール処理を
行うことにより結晶化させてポリシリコン層を形成する
方法を用いてもよい。Thereafter, a non-doped polysilicon layer 3 having a thickness of 1.0 μm is formed by LPCVD so as to cover the lower electrode 12 over the entire surface on the main surface side of the insulating substrate 11, whereby FIG. The structure shown in b) is obtained. Here, the film forming conditions of the LPCVD method are as follows.
At 10 ° C., the flow rate of SiH 4 gas was 600 sccm, and the degree of vacuum was 20 Pa. In the present embodiment, the polysilicon layer 3 forms a polycrystalline semiconductor layer. put it here,
The method for forming the polysilicon layer 3 is not limited to the LPCVD method. For example, an amorphous silicon layer is formed by a sputtering method or a plasma CVD method, and then the amorphous silicon layer is annealed. May be used to form a polysilicon layer.
【００６５】次に、ポリシリコン層３上にプラズマＣＶ
Ｄ法によって膜厚が１μｍの酸化シリコン層４を形成す
る。酸化シリコン層４の成膜条件は、基板温度を２２５
℃、ＳｉＨ４ガス流量を５０ｓｃｃｍ、Ｎ２Ｏガス流量
を８７５ｓｃｃｍ、真空度を１３３Ｐａ、放電パワーを
１５０Ｗ（放電パワー密度を０．０５Ｗ／ｃｍ２）とし
た。上述の酸化シリコン層４を形成した後、フォトリソ
グラフィ技術およびエッチング技術を利用して酸化シリ
コン層４を下部電極１２に直交するストライプ状にパタ
ーニングすることにより、図６（ｃ）に示す構造が得ら
れる。なお、本実施形態では、該パターニングされた酸
化シリコン層４がマスク材料層を構成している。また、
マスク材料層としては、容易にパターンの高精度化を図
ることができる材料を用いればよく、例えば、酸化シリ
コン層、窒化シリコン層、フォトレジスト層のいずれか
あるいはそれらの組み合わせを採用すればよい。また、
酸化シリコン層４の成膜方法は、プラズマＣＶＤ法に限
定されるものではなく、例えば熱酸化法などの方法を用
いてもよい。Next, plasma CV is applied on the polysilicon layer 3.
The silicon oxide layer 4 having a thickness of 1 μm is formed by the method D. The conditions for forming the silicon oxide layer 4 are as follows:
C., the flow rate of the SiH 4 gas was 50 sccm, the flow rate of the N 2 O gas was 875 sccm, the degree of vacuum was 133 Pa, and the discharge power was 150 W (the discharge power density was 0.05 W / cm 2 ). After the above-described silicon oxide layer 4 is formed, the silicon oxide layer 4 is patterned into a stripe shape orthogonal to the lower electrode 12 by using a photolithography technique and an etching technique to obtain a structure shown in FIG. Can be In the present embodiment, the patterned silicon oxide layer 4 forms a mask material layer. Also,
As the mask material layer, a material that can easily achieve high precision of the pattern may be used. For example, any one of a silicon oxide layer, a silicon nitride layer, a photoresist layer, or a combination thereof may be used. Also,
The method for forming the silicon oxide layer 4 is not limited to the plasma CVD method, and a method such as a thermal oxidation method may be used.
【００６６】次に、５５ｗｔ％のフッ化水素水溶液とエ
タノールとを１：１で混合し０℃に冷却した電解溶液を
用い、白金電極（図示せず）を負極、下部電極１２を正
極として、ポリシリコン層３の露出した部分に光照射を
行いながら定電流で陽極酸化処理を行うことによって、
ストライプ状に多孔質ポリシリコン層５が形成され、図
７（ａ）に示す構造が得られる。本実施形態では、陽極
酸化処理の条件として、電流密度を２０ｍＡ／ｃｍ２一
定、陽極酸化時間を１５秒とするとともに、陽極酸化処
理中に５００Ｗのタングステンランプにより光照射を行
うことにより膜厚が１μｍの多孔質ポリシリコン層５が
形成された。なお、陽極酸化処理時に上記電解溶液によ
って酸化シリコン層４もエッチングされるが、酸化シリ
コン層４の膜厚は１μｍであるのに対し、上記電解溶液
による酸化シリコン層４のエッチングレートは１分当た
り０．１４μｍ程度で陽極酸化時間は１５秒なので、酸
化シリコン層４は確実にマスクとしての機能を果たす。Next, a 55 wt% aqueous hydrogen fluoride solution and ethanol were mixed at a ratio of 1: 1 and an electrolytic solution cooled to 0 ° C. was used. The platinum electrode (not shown) was used as a negative electrode, and the lower electrode 12 was used as a positive electrode. By performing anodic oxidation with a constant current while irradiating the exposed portion of the polysilicon layer 3 with light,
The porous polysilicon layer 5 is formed in a stripe shape, and the structure shown in FIG. 7A is obtained. In the present embodiment, as the conditions of the anodizing treatment, the current density is constant at 20 mA / cm 2 , the anodizing time is 15 seconds, and the film thickness is increased by performing light irradiation with a 500 W tungsten lamp during the anodizing treatment. A 1 μm porous polysilicon layer 5 was formed. The silicon oxide layer 4 is also etched by the electrolytic solution during the anodic oxidation treatment. The thickness of the silicon oxide layer 4 is 1 μm, whereas the etching rate of the silicon oxide layer 4 by the electrolytic solution is 1 minute. Since the anodic oxidation time is about 15 seconds at about 0.14 μm, the silicon oxide layer 4 reliably functions as a mask.
【００６７】次に、急速熱酸化（ＲＴＯ）法によって、
多孔質ポリシリコン層５を酸化することにより熱酸化さ
れた多孔質ポリシリコン層６が形成され、図７（ｂ）に
示す構造が得られる。急速熱酸化の条件としては、酸化
温度を９００℃、酸化時間を１時間とした。なお、本実
施形態では、多孔質ポリシリコン層５を酸化している
が、窒化するようにしてもよい。また、本実施形態で
は、熱酸化された多孔質ポリシリコン層６が強電界ドリ
フト層を構成していが、強電界ドリフト層として窒化さ
れた多孔質ポリシリコン層を採用してもよい。Next, by rapid thermal oxidation (RTO),
By oxidizing the porous polysilicon layer 5, a thermally oxidized porous polysilicon layer 6 is formed, and the structure shown in FIG. 7B is obtained. The conditions for rapid thermal oxidation were an oxidation temperature of 900 ° C. and an oxidation time of 1 hour. In this embodiment, the porous polysilicon layer 5 is oxidized, but may be nitrided. In this embodiment, the thermally oxidized porous polysilicon layer 6 constitutes the strong electric field drift layer. However, a nitrided porous polysilicon layer may be employed as the strong electric field drift layer.
【００６８】その後、絶縁性基板１１の主表面側に、メ
タルマスクを用いて金薄膜を蒸着法によって形成するこ
とにより、熱酸化された多孔質ポリシリコン層６に直交
（交差）するストライプ状にパターニングされた金薄膜
よりなる金属薄膜７が形成され、図７（ｃ）に示す構造
の電界放射型電子源１０が得られる。なお、本実施形態
では、金属薄膜７が導電性薄膜を構成している。また、
本実施形態では、導電性薄膜の材料として金を用いた
が、金に限定されるものではなくて、仕事関数の小さな
金属や導電性材料であれば良く、金の他にアルミニウ
ム、クロム、タングステン、ニッケル、白金などや、こ
れらの金属の合金などが使用可能である。また、本実施
形態では、金属薄膜７の膜厚を１０ｎｍとしたが、この
膜厚は特に限定するものではない。Thereafter, a gold thin film is formed on the main surface side of the insulating substrate 11 by a vapor deposition method using a metal mask, thereby forming a stripe shape orthogonal to (intersecting) the thermally oxidized porous polysilicon layer 6. The metal thin film 7 made of the patterned gold thin film is formed, and the field emission electron source 10 having the structure shown in FIG. 7C is obtained. In this embodiment, the metal thin film 7 constitutes a conductive thin film. Also,
In the present embodiment, gold is used as the material of the conductive thin film. However, the material is not limited to gold, but may be a metal or a conductive material having a small work function. , Nickel, platinum, and alloys of these metals can be used. In the present embodiment, the thickness of the metal thin film 7 is set to 10 nm, but the thickness is not particularly limited.
【００６９】本実施形態では、フォトリソグラフィ技術
およびエッチング技術を用いてパターニングされた酸化
シリコン層４をマスクとして陽極酸化処理を行うことに
より多孔質ポリシリコン層５が形成されるので、多孔質
ポリシリコン層５のパターン精度が向上し、また、酸化
された多孔質ポリシリコン層６と金属薄膜７との接触面
積が酸化シリコン層４のパターン精度で決まるので、低
コストで電子放出面積のパターン精度を高めることがで
きる。In the present embodiment, the porous polysilicon layer 5 is formed by performing anodic oxidation using the silicon oxide layer 4 patterned using photolithography and etching techniques as a mask. Since the pattern accuracy of the layer 5 is improved and the contact area between the oxidized porous polysilicon layer 6 and the metal thin film 7 is determined by the pattern accuracy of the silicon oxide layer 4, the pattern accuracy of the electron emission area can be reduced at low cost. Can be enhanced.
【００７０】また、本実施形態の電界放射型電子源１０
では、導電体層たる下部電極１２と導電性薄膜たる金属
薄膜７とをそれぞれ選択して電圧を印加することによ
り、電圧が印加された金属薄膜７のうち、電圧が印加さ
れた下部電極１２に交差する領域のみから電子が放出さ
れるので、金属薄膜７の所望の領域から電子を放出させ
ることができる。したがって、特定のピクセルのみから
電子を放出させることが可能である。The field emission type electron source 10 of this embodiment
Then, by selecting the lower electrode 12 as the conductor layer and the metal thin film 7 as the conductive thin film, respectively, and applying a voltage, of the metal thin film 7 to which the voltage has been applied, the lower electrode 12 to which the voltage has been applied is selected. Since electrons are emitted only from the intersecting region, electrons can be emitted from a desired region of the metal thin film 7. Therefore, it is possible to emit electrons only from a specific pixel.
【００７１】（実施形態７）本実施形態の電界放射型電
子源の製造方法を図８（ａ）〜（ｄ）を参照しながら説
明する。なお、本実施形態の製造方法は、実施形態６と
ほぼ同じであり、酸化シリコン層４のパターニング形状
に特徴があるので、実施形態６と同じ点については簡単
に説明する。また、実施形態６と同様の構成要素には同
一の符号を付してある。(Embodiment 7) A method for manufacturing a field emission electron source according to this embodiment will be described with reference to FIGS. The manufacturing method of this embodiment is almost the same as that of the sixth embodiment, and is characterized by the patterning shape of the silicon oxide layer 4. Therefore, the same points as those of the sixth embodiment will be briefly described. The same components as those in the sixth embodiment are denoted by the same reference numerals.
【００７２】まず、絶縁性基板１１の主表面上にストラ
イプ状の下部電極１２を形成した後、絶縁性基板１１の
主表面側に全面にわたって下部電極１２を覆うようにＬ
ＰＣＶＤ法により膜厚が１．５μｍのノンドープのポリ
シリコン層３を形成することによって、図８（ａ）に示
す構造が得られる。First, a stripe-shaped lower electrode 12 is formed on the main surface of the insulating substrate 11, and the lower electrode 12 is formed on the main surface of the insulating substrate 11 so as to cover the entire lower electrode 12.
The structure shown in FIG. 8A is obtained by forming the non-doped polysilicon layer 3 having a thickness of 1.5 μm by the PCVD method.
【００７３】次に、ポリシリコン層３上にプラズマＣＶ
Ｄ法によって膜厚が１μｍの酸化シリコン層４を形成し
た後、フォトリソグラフィ技術およびエッチング技術を
利用して酸化シリコン層４を下部電極１２の上方で下部
電極１２の長手方向に沿って所定間隔ごとに開口された
格子状にパターニングすることにより、図８（ｂ）に示
す構造が得られる。Next, plasma CV is applied on the polysilicon layer 3.
After the silicon oxide layer 4 having a thickness of 1 μm is formed by the method D, the silicon oxide layer 4 is formed at predetermined intervals along the longitudinal direction of the lower electrode 12 above the lower electrode 12 using a photolithography technique and an etching technique. By patterning in a lattice shape with openings at the bottom, the structure shown in FIG. 8B is obtained.
【００７４】次に、５５ｗｔ％のフッ化水素水溶液とエ
タノールとを１：１で混合し０℃に冷却した電解溶液を
用い、白金電極（図示せず）を負極、下部電極１２を正
極として、ポリシリコン層３の露出した部分に光照射を
行いながら定電流で陽極酸化処理を行うことによって、
多孔質ポリシリコン層５が形成される。次に、急速熱酸
化（ＲＴＯ）法によって、多孔質ポリシリコン５を所定
深さまで酸化することにより熱酸化された多孔質ポリシ
リコン層６が形成され、図８（ｃ）に示す構造が得られ
る。なお、本実施形態では、多孔質ポリシリコン層を酸
化しているが、酸化の代わりに窒化するようにしてもよ
い。Next, a 55 wt% aqueous hydrogen fluoride solution and ethanol were mixed at a ratio of 1: 1 and an electrolytic solution cooled to 0 ° C. was used. A platinum electrode (not shown) was used as a negative electrode, and a lower electrode 12 was used as a positive electrode. By performing anodic oxidation with a constant current while irradiating the exposed portion of the polysilicon layer 3 with light,
A porous polysilicon layer 5 is formed. Next, the porous polysilicon layer 6 is formed by oxidizing the porous polysilicon 5 to a predetermined depth by a rapid thermal oxidation (RTO) method, and the structure shown in FIG. 8C is obtained. . In this embodiment, the porous polysilicon layer is oxidized, but may be nitrided instead of oxidized.
【００７５】その後、絶縁性基板１１の主表面側に、メ
タルマスクを用いて金薄膜を蒸着法によって形成するこ
とによって金薄膜よりなる金属薄膜７が形成され、図８
（ｄ）に示す構造の電界放射型電子源１０が得られる。
なお、本実施形態では、金属薄膜７が導電性薄膜を構成
している。Thereafter, a metal thin film 7 made of a gold thin film is formed on the main surface side of the insulating substrate 11 by forming a gold thin film by a vapor deposition method using a metal mask.
The field emission type electron source 10 having the structure shown in FIG.
In this embodiment, the metal thin film 7 constitutes a conductive thin film.
【００７６】本実施形態では、フォトリソグラフィ技術
およびエッチング技術を用いて高精度にパターニングさ
れた酸化シリコン層４をマスクとして陽極酸化処理を行
うことにより多孔質ポリシリコン層５が形成されるの
で、多孔質ポリシリコン層５のパターン精度が向上し、
また、熱酸化された多孔質ポリシリコン層６と金属薄膜
７との接触面積が酸化シリコン層４のパターン精度で決
まるので、低コストで電子放出面積のパターン精度を高
めることができる。In the present embodiment, the porous polysilicon layer 5 is formed by performing anodic oxidation using the silicon oxide layer 4 that has been patterned with high precision using a photolithography technique and an etching technique as a mask. The pattern accuracy of the high-quality polysilicon layer 5 is improved,
Since the contact area between the thermally oxidized porous polysilicon layer 6 and the metal thin film 7 is determined by the pattern accuracy of the silicon oxide layer 4, the pattern accuracy of the electron emission area can be increased at low cost.
【００７７】また、本実施形態の電界放射型電子源１０
では、下部電極１２と金属薄膜（上部電極）７とをそれ
ぞれ選択して電圧を印加することにより、特定のピクセ
ルのみから電子を放出させることが可能である。The field emission type electron source 10 of the present embodiment
In this case, it is possible to emit electrons only from specific pixels by selecting the lower electrode 12 and the metal thin film (upper electrode) 7 and applying a voltage.
【００７８】（実施形態８）図９に実施形態７の電界放
射型電子源１０をディスプレイ装置に応用する場合の概
略構成を示す。なお、実施形態７と同様の構成要素には
同一の符号を付して説明を省略する。(Embodiment 8) FIG. 9 shows a schematic configuration when the field emission electron source 10 of Embodiment 7 is applied to a display device. Note that the same components as those in the seventh embodiment are denoted by the same reference numerals, and description thereof is omitted.
【００７９】本実施形態では、図９に示すように、電界
放射型電子源１０の金属薄膜７に対向配置される電極た
る透明電極３１を備え、透明電極３１には電界放射型電
子源１０から放射される電子線により可視光を発光する
蛍光体３２が塗布してある。また、透明電極３１は透明
導電性膜からなり、ガラス基板よりなる透明板３３に形
成してある。ここにおいて、本実施形態では、蛍光体３
２は同一面内でアレイ状に形成してあり、各蛍光体３２
は、金属薄膜７のうち熱酸化された多孔質ポリシリコン
層６上に形成された部位に対向するようにマトリックス
状に形成してある。透明電極３１および蛍光体３２が形
成された透明板３３はスペーサ（図示せず）を介して電
界放射型電子源１０と一体化してあり、透明板３３とス
ペーサと電界放射型電子源１０とで囲まれる内部空間を
所定の真空度にしてある。したがって、電圧を印加する
金属薄膜７（以下、上部電極７と称す）と下部電極１２
との組み合わせにより、特定のピクセルのみから電子線
を放出させることができ、該ピクセルに対向配置された
蛍光体３２のみを光らせることができ、蛍光体３２の発
光を透明電極３１および透明板３３を通して外部に表示
することができる。In this embodiment, as shown in FIG. 9, the field emission type electron source 10 includes a transparent electrode 31 which is an electrode arranged to face the metal thin film 7. A phosphor 32 that emits visible light by the emitted electron beam is applied. The transparent electrode 31 is made of a transparent conductive film and is formed on a transparent plate 33 made of a glass substrate. Here, in the present embodiment, the phosphor 3
2 are formed in an array in the same plane, and each phosphor 32
Are formed in a matrix so as to oppose the portions of the metal thin film 7 formed on the thermally oxidized porous polysilicon layer 6. The transparent plate 33 on which the transparent electrode 31 and the phosphor 32 are formed is integrated with the field emission electron source 10 via a spacer (not shown). The enclosed inner space has a predetermined degree of vacuum. Therefore, the metal thin film 7 (hereinafter, referred to as the upper electrode 7) to which a voltage is applied and the lower electrode 12
With this combination, the electron beam can be emitted only from a specific pixel, and only the phosphor 32 disposed opposite to the pixel can be illuminated. The light emission of the phosphor 32 passes through the transparent electrode 31 and the transparent plate 33. Can be displayed externally.
【００８０】なお、本実施形態では、透明電極３１を上
部電極７に対して正極とし透明電極３１と上部電極７と
の間に１ｋＶの直流電圧を印加するとともに、上部電極
７を正極として上部電極７と下部電極１２との間に２０
Ｖの直流電圧を印加することにより、特定の電子源ピク
セルに対応する蛍光体３２のみを光らせることができ
る。また、電極は透明性導電膜に限定されるものではな
い。In this embodiment, a 1 kV DC voltage is applied between the transparent electrode 31 and the upper electrode 7 while the transparent electrode 31 is used as a positive electrode with respect to the upper electrode 7, and the upper electrode 7 is used as a positive electrode with respect to the upper electrode 7. 20 between 7 and lower electrode 12
By applying a DC voltage of V, only the phosphor 32 corresponding to a specific electron source pixel can be made to emit light. Further, the electrode is not limited to the transparent conductive film.
【００８１】本実施形態では、電界放射型電子源１０の
電子放出面積のパターン精度が酸化シリコン層４のパタ
ーン精度で決まるので、酸化シリコン層４のパターンを
高精度化することにより、電子放出面積のパターン精度
が高く、高精細なディスプレイ装置を実現することがで
きる。In the present embodiment, since the pattern accuracy of the electron emission area of the field emission type electron source 10 is determined by the pattern accuracy of the silicon oxide layer 4, the pattern of the silicon oxide layer 4 is made more precise, so that the electron emission area is improved. The pattern accuracy is high, and a high-definition display device can be realized.
【００８２】なお、本実施形態では、実施形態７の電界
放射型電子源１０（図８（ｄ）参照）を利用したディス
プレイ装置について説明したが、図９における電界放射
型電子源１０の代わりに実施形態５の電界放射型電子源
１０（図５（ｅ）参照）あるいは実施形態６の電界放射
型電子源１０（図７（ｃ）参照）を用いてもよい。In the present embodiment, the display device using the field emission electron source 10 of the seventh embodiment (see FIG. 8D) has been described, but instead of the field emission electron source 10 in FIG. The field emission electron source 10 of the fifth embodiment (see FIG. 5E) or the field emission electron source 10 of the sixth embodiment (see FIG. 7C) may be used.
【００８３】[0083]
【発明の効果】請求項１の発明は、導電性基板の主表面
側の最表面に形成された導電性薄膜を陰極として電界を
印加することにより導電性薄膜の表面から電子線を放射
させる電界放射型電子源の製造方法であって、導電性基
板上に多結晶半導体層を形成し、該多結晶半導体層上に
所定領域が開口されたマスク材料層を形成し、該マスク
材料層をマスクとして陽極酸化処理を行うことにより多
結晶半導体層の一部を多孔質化し、該多孔質化された多
孔質の多結晶半導体層を酸化若しくは窒化し、該酸化若
しくは該窒化された多孔質多結晶半導体層上に所定形状
にパターニングされた導電性薄膜を形成するので、マス
ク材料層をマスクとして陽極酸化処理を行うことにより
多孔質の多結晶半導体層が形成されることによって、多
孔質の多結晶半導体層のパターン精度が向上し、また、
酸化若しくは窒化された多孔質多結晶半導体層と導電性
薄膜との接触面積がマスク材料層のパターン精度で決ま
るから、低コストで電子放出面積のパターン精度を高め
ることができるという効果がある。According to the first aspect of the present invention, there is provided an electric field for emitting an electron beam from the surface of a conductive thin film by applying an electric field using the conductive thin film formed on the outermost surface on the main surface side of the conductive substrate as a cathode. A method for manufacturing an emission type electron source, comprising: forming a polycrystalline semiconductor layer on a conductive substrate, forming a mask material layer having a predetermined region opened on the polycrystalline semiconductor layer, and masking the mask material layer. A part of the polycrystalline semiconductor layer is made porous by performing an anodic oxidation treatment, and the porous polycrystalline semiconductor layer is oxidized or nitrided, and the oxidized or nitrided porous polycrystal is formed. Since a conductive thin film patterned into a predetermined shape is formed on the semiconductor layer, a porous polycrystalline semiconductor layer is formed by performing an anodic oxidation treatment using a mask material layer as a mask, thereby forming a porous polycrystalline semiconductor layer. Semiconduct Improved pattern accuracy of the layer, also,
Since the contact area between the oxidized or nitrided porous polycrystalline semiconductor layer and the conductive thin film is determined by the pattern accuracy of the mask material layer, there is an effect that the pattern accuracy of the electron emission area can be increased at low cost.
【００８４】請求項４の発明は、導電性基板の主表面側
の最表面に形成された導電性薄膜を陰極として電界を印
加することにより導電性薄膜の表面から電子線を放射さ
せる電界放射型電子源の製造方法であって、導電性基板
として主表面側における所定領域に導電体層よりなる下
部電極が形成された基板を用い、導電性基板上に下部電
極を覆うように多結晶半導体層を形成し、下部電極を利
用して陽極酸化処理を行うことにより多結晶半導体層の
一部を下部電極に対応したパターンに多孔質化し、該多
孔質化された多孔質の多結晶半導体層を酸化若しくは窒
化し、該酸化若しくは該窒化された多孔質多結晶半導体
層上へ所定形状にパターニングされた導電性薄膜を形成
するので、多結晶半導体層を多孔質化する際に下部電極
を利用して陽極酸化処理を行っていることによって、下
部電極のパターンに応じて多孔質の多結晶半導体層のパ
ターンが形成されるから、下部電極のパターンを高精度
化することで多孔質の多結晶半導体層のパターン精度が
向上し、また、酸化若しくは窒化された多孔質多結晶半
導体層と導電性薄膜との接触面積が多孔質多結晶半導体
層のパターン精度で決まるから、低コストで電子放出面
積のパターン精度を高めることができるという効果があ
る。According to a fourth aspect of the present invention, there is provided an electric field emission type in which an electron beam is emitted from the surface of the conductive thin film by applying an electric field using the conductive thin film formed on the outermost surface on the main surface side of the conductive substrate as a cathode. A method for manufacturing an electron source, comprising using a substrate having a lower electrode made of a conductor layer in a predetermined region on a main surface side as a conductive substrate, and forming a polycrystalline semiconductor layer on the conductive substrate so as to cover the lower electrode. Is formed, and a part of the polycrystalline semiconductor layer is made porous in a pattern corresponding to the lower electrode by performing an anodic oxidation treatment using the lower electrode, and the porous polycrystalline semiconductor layer is made porous. Oxidized or nitrided, and a conductive thin film patterned into a predetermined shape is formed on the oxidized or nitrided porous polycrystalline semiconductor layer, so that the lower electrode is used when the polycrystalline semiconductor layer is made porous. Anodic acid By performing the process, the pattern of the porous polycrystalline semiconductor layer is formed according to the pattern of the lower electrode. Therefore, the pattern of the porous polycrystalline semiconductor layer is improved by improving the pattern of the lower electrode. The precision is improved, and the contact area between the oxidized or nitrided porous polycrystalline semiconductor layer and the conductive thin film is determined by the pattern precision of the porous polycrystalline semiconductor layer. There is an effect that it can be increased.
【００８５】請求項５の発明は、導電性基板の主表面側
の最表面に形成された導電性薄膜を陰極として電界を印
加することにより導電性薄膜の表面から電子線を放射さ
せる電界放射型電子源の製造方法であって、導電性基板
として主表面側に導電体層よりなる下部電極がストライ
プ状に形成された基板を用い、導電性基板上に下部電極
を覆うように多結晶半導体層を形成し、下部電極を利用
して陽極酸化処理を行うことにより多結晶半導体層の一
部を下部電極に沿ったパターンに多孔質化し、該多孔質
化された多孔質の多結晶半導体層を酸化若しくは窒化
し、該酸化若しくは該窒化された多孔質多結晶半導体層
上に多孔質多結晶半導体層と交差するストライプ状の導
電性薄膜を形成するので、多結晶半導体層を多孔質化す
る際に下部電極を利用して陽極酸化処理を行っているこ
とによって、下部電極のパターンに応じて多孔質の多結
晶半導体層のパターンが形成されるから、下部電極のパ
ターンを高精度化することで多孔質の多結晶半導体層の
パターン精度が向上し、また、酸化若しくは窒化された
多孔質多結晶半導体層と導電性薄膜との接触面積が多孔
質多結晶半導体層のパターン精度で決まるから、低コス
トで電子放出面積のパターン精度を高めることができる
という効果がある。According to a fifth aspect of the present invention, there is provided an electric field emission type in which an electron beam is emitted from the surface of the conductive thin film by applying an electric field using the conductive thin film formed on the outermost surface on the main surface side of the conductive substrate as a cathode. A method of manufacturing an electron source, wherein a substrate in which a lower electrode made of a conductor layer is formed in a stripe shape on a main surface side as a conductive substrate is used, and a polycrystalline semiconductor layer is formed on the conductive substrate so as to cover the lower electrode. Is formed, and a part of the polycrystalline semiconductor layer is made porous in a pattern along the lower electrode by performing anodizing treatment using the lower electrode, and the porous polycrystalline semiconductor layer is made porous. Oxidized or nitrided, and a striped conductive thin film intersecting with the porous polycrystalline semiconductor layer is formed on the oxidized or nitrided porous polycrystalline semiconductor layer. Use the lower electrode By performing the anodic oxidation process, the pattern of the porous polycrystalline semiconductor layer is formed in accordance with the pattern of the lower electrode. The pattern accuracy of the semiconductor layer is improved, and the contact area between the oxidized or nitrided porous polycrystalline semiconductor layer and the conductive thin film is determined by the pattern accuracy of the porous polycrystalline semiconductor layer. There is an effect that the pattern accuracy can be improved.
【００８６】請求項６の発明は、導電性基板の主表面側
の最表面に形成された導電性薄膜を陰極として電界を印
加することにより導電性薄膜の表面から電子線を放射さ
せる電界放射型電子源の製造方法であって、導電性基板
として主表面側に導電体層よりなる下部電極がストライ
プ状に形成された基板を用い、導電性基板上に下部電極
を覆うように多結晶半導体層を形成し、多結晶半導体層
上に下部電極と交差するストライプ状にパターニングさ
れたマスク材料層を形成した後、該マスク材料層をマス
クとして陽極酸化処理を行うことにより多結晶半導体層
の一部を多孔質化し、該多孔質化された多孔質の多結晶
半導体層を酸化若しくは窒化し、該酸化若しくは該窒化
された多孔質多結晶半導体層上へ下部電極に交差するス
トライプ状の導電性薄膜を形成するので、マスク材料層
をマスクとして陽極酸化処理を行うことによりマスク材
料層パターンに応じて多孔質の多結晶半導体層のパター
ンが形成されるから、マスク材料層のパターンを高精度
化することで多孔質の多結晶半導体層のパターン精度が
向上し、また、酸化若しくは窒化された多孔質多結晶半
導体層と導電性薄膜との接触面積が多孔質多結晶半導体
層のパターン精度で決まるから、低コストで電子放出面
積のパターン精度を高めることができるという効果があ
る。According to a sixth aspect of the present invention, there is provided an electric field emission type in which an electron beam is emitted from the surface of the conductive thin film by applying an electric field using the conductive thin film formed on the outermost surface on the main surface side of the conductive substrate as a cathode. A method of manufacturing an electron source, wherein a substrate in which a lower electrode made of a conductor layer is formed in a stripe shape on a main surface side as a conductive substrate is used, and a polycrystalline semiconductor layer is formed on the conductive substrate so as to cover the lower electrode. Is formed, and a mask material layer patterned in a stripe shape crossing the lower electrode is formed on the polycrystalline semiconductor layer, and then anodizing treatment is performed using the mask material layer as a mask, thereby forming a part of the polycrystalline semiconductor layer. And oxidizing or nitriding the porous polycrystalline semiconductor layer, and forming a stripe-shaped conductive layer intersecting the lower electrode on the oxidized or nitrided porous polycrystalline semiconductor layer. Since a thin film is formed, the pattern of the porous polycrystalline semiconductor layer is formed according to the mask material layer pattern by performing anodic oxidation treatment using the mask material layer as a mask, so that the pattern of the mask material layer is improved in accuracy. By doing so, the pattern accuracy of the porous polycrystalline semiconductor layer is improved, and the contact area between the oxidized or nitrided porous polycrystalline semiconductor layer and the conductive thin film is determined by the pattern accuracy of the porous polycrystalline semiconductor layer. Therefore, there is an effect that the pattern accuracy of the electron emission area can be improved at low cost.
【００８７】請求項７の発明は、請求項１または請求項
２または請求項６の発明において、前記マスク材料層
が、酸化シリコン層、窒化シリコン層、フォトレジスト
層のいずれかあるいはそれらの組み合わせよりなるの
で、前記マスク材料層のパターンを容易に高精度化する
ことができるという効果がある。According to a seventh aspect of the present invention, in the first aspect, the second aspect or the sixth aspect, the mask material layer is made of any one of a silicon oxide layer, a silicon nitride layer, a photoresist layer or a combination thereof. Therefore, there is an effect that the pattern of the mask material layer can be easily made highly accurate.
【００８８】請求項９の発明は、導電性基板と、導電性
基板の一表面側に形成された強電界ドリフト層と、強電
界ドリフト層上に形成された導電性薄膜とを備え、導電
性薄膜を導電性基板に対して正極として電圧を印加する
ことにより、導電性基板から注入された電子が強電界ド
リフト層をドリフトし導電性薄膜を通して放出される電
界放射型電子源であって、導電性基板は、一表面側にス
トライプ状の導電体層が形成された基板であり、強電界
ドリフト層は、導電体層を覆うストライプ状に形成され
且つ酸化若しくは窒化された多孔質多結晶半導体層であ
り、導電性薄膜は、導電体層と交差するストライプ状の
パターンに形成されてなるものであり、前記電圧を印加
する導電体層と導電性薄膜とをそれぞれ選択することに
より、電圧が印加された導電性薄膜のうち、電圧が印加
された導電体層に交差する領域のみから電子が放出され
るので、導電性薄膜の所望の領域から電子を放出させる
ことができるという効果がある。According to a ninth aspect of the present invention, there is provided a conductive substrate comprising: a conductive substrate; a strong electric field drift layer formed on one surface side of the conductive substrate; and a conductive thin film formed on the strong electric field drift layer. A field emission type electron source in which electrons injected from the conductive substrate drift in the strong electric field drift layer and are emitted through the conductive thin film by applying a voltage with the thin film as a positive electrode with respect to the conductive substrate. The conductive substrate is a substrate in which a stripe-shaped conductor layer is formed on one surface side, and the strong electric field drift layer is a porous polycrystalline semiconductor layer formed in a stripe shape covering the conductor layer and oxidized or nitrided. The conductive thin film is formed in a striped pattern that intersects the conductive layer, and the voltage is applied by selecting the conductive layer and the conductive thin film to which the voltage is applied, respectively. It is out of the conductive thin film, so that electrons from only a region intersecting the conductive layer to which the voltage is applied is released, there is an effect that it is possible from a desired region of the conductive thin film to emit electrons.
【００８９】請求項１１の発明は、請求項１または請求
項２または請求項４の電界放射型電子源と、前記導電性
薄膜に対向配置される電極とを備え、前記導電性薄膜の
表面から放射される電子線によって可視光を発光する蛍
光体が電極に設けられたものであり、電界放射型電子源
の電子放出面積のパターン精度が高いので、発光むらの
少ない平面発光装置を実現することができるという効果
がある。According to an eleventh aspect of the present invention, there is provided the field emission type electron source according to the first or second or fourth aspect, and an electrode disposed to face the conductive thin film. A phosphor that emits visible light by an emitted electron beam is provided on the electrode, and the electron emission area of the field emission electron source has a high pattern accuracy, so that a flat light emitting device with less uneven emission can be realized. There is an effect that can be.
【００９０】請求項１３の発明は、請求項１または請求
項２または請求項４における酸化若しくは窒化された多
孔質多結晶半導体層がストライプ状に形成されるととも
に導電性薄膜がストライプ状に形成された電界放射型電
子源と、該電界放射型電子源に対向配置され且つ導電性
薄膜に直交し導電性薄膜から放射される電子線により発
光する蛍光体が設けられたストライプ状の電極とを備え
たものであり、電界放射型電子源の電子放出面積のパタ
ーン精度が高いので、高精細なディスプレイ装置を実現
することができるという効果がある。According to a thirteenth aspect of the present invention, the oxidized or nitrided porous polycrystalline semiconductor layer of the first, second, or fourth aspect is formed in a stripe shape, and the conductive thin film is formed in a stripe shape. A field-emission electron source, and a stripe-shaped electrode provided with a phosphor that is disposed to face the field-emission electron source and that is orthogonal to the conductive thin film and that emits light by an electron beam emitted from the conductive thin film. Since the pattern accuracy of the electron emission area of the field emission electron source is high, there is an effect that a high-definition display device can be realized.
【００９１】請求項１４の発明は、請求項５または請求
項６または請求項９記載の電界放射型電子源と、該電界
放射型電子源に対向して配置された電極とを備え、電子
により可視光を発光する蛍光体が電極に設けられたもの
であり、電界放射型電子源の電子放出面積のパターン精
度が高いので、高精細なディスプレイ装置を実現するこ
とができるという効果がある。According to a fourteenth aspect of the present invention, there is provided the field emission type electron source according to the fifth, sixth, or ninth aspect, and an electrode disposed to face the field emission type electron source. Since a phosphor that emits visible light is provided on the electrode and the pattern accuracy of the electron emission area of the field emission type electron source is high, there is an effect that a high definition display device can be realized.
【図１】実施形態１の製造方法の主要工程断面図であ
る。FIG. 1 is a cross-sectional view showing main processes of a manufacturing method according to a first embodiment.
【図２】実施形態２の製造方法の主要工程説明図であ
る。FIG. 2 is an explanatory diagram of main steps of a manufacturing method according to a second embodiment.
【図３】実施形態３を示す概略構成図である。FIG. 3 is a schematic configuration diagram showing a third embodiment.
【図４】実施形態４を示す概略構成図である。FIG. 4 is a schematic configuration diagram showing a fourth embodiment.
【図５】実施形態５の製造方法の主要工程説明図であ
る。FIG. 5 is an explanatory diagram of main steps of a manufacturing method according to a fifth embodiment.
【図６】実施形態６の製造方法の主要工程説明図であ
る。FIG. 6 is an explanatory diagram of main steps of a manufacturing method according to a sixth embodiment.
【図７】同上の製造方法の主要工程説明図である。FIG. 7 is an explanatory view showing main steps of the manufacturing method.
【図８】実施形態７の製造方法の主要工程説明図であ
る。FIG. 8 is an explanatory view of main steps of a manufacturing method according to a seventh embodiment.
【図９】実施形態８を示す概略構成図である。FIG. 9 is a schematic configuration diagram showing an eighth embodiment.
１ ｎ形シリコン基板 ２ オーミック電極 ３ ポリシリコン層 ４ 酸化シリコン層 ５ 多孔質ポリシリコン層 ６ 熱酸化された多孔質ポリシリコン層 ７ 金属薄膜 １０ 電界放射型電子源 REFERENCE SIGNS LIST 1 n-type silicon substrate 2 ohmic electrode 3 polysilicon layer 4 silicon oxide layer 5 porous polysilicon layer 6 thermally oxidized porous polysilicon layer 7 metal thin film 10 field emission electron source
フロントページの続き (72)発明者 相澤 浩一 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 本多 由明 大阪府門真市大字門真1048番地松下電工株 式会社内Continuing on the front page (72) Inventor Koichi Aizawa 1048 Kadoma Kadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Works Co., Ltd.
Claims (15)
れた導電性薄膜を陰極として電界を印加することにより
導電性薄膜の表面から電子線を放射させる電界放射型電
子源の製造方法であって、導電性基板上に多結晶半導体
層を形成し、該多結晶半導体層上に所定領域が開口され
たマスク材料層を形成し、該マスク材料層をマスクとし
て陽極酸化処理を行うことにより多結晶半導体層の一部
を多孔質化し、該多孔質化された多孔質の多結晶半導体
層を酸化若しくは窒化し、該酸化若しくは該窒化された
多孔質多結晶半導体層上に所定形状にパターニングされ
た導電性薄膜を形成することを特徴とする電界放射型電
子源の製造方法。1. A method of manufacturing a field emission type electron source for emitting an electron beam from the surface of a conductive thin film by applying an electric field using a conductive thin film formed on the outermost surface on the main surface side of a conductive substrate as a cathode. Forming a polycrystalline semiconductor layer over a conductive substrate, forming a mask material layer having an opening in a predetermined region on the polycrystalline semiconductor layer, and performing anodic oxidation using the mask material layer as a mask A portion of the polycrystalline semiconductor layer is made porous, and the porous polycrystalline semiconductor layer is oxidized or nitrided to form a predetermined shape on the oxidized or nitrided porous polycrystalline semiconductor layer. A method for manufacturing a field emission electron source, comprising forming a patterned conductive thin film.
化学反応を利用して行われるとともに、陽極酸化処理中
にエッチングされるマスク材料層の厚さがマスク材料層
の膜厚よりも小さくなるように前記電解溶液を冷却して
行われることを特徴とする請求項１記載の電界放射型電
子源の製造方法。2. The method according to claim 1, wherein the anodizing treatment is performed by utilizing an electrochemical reaction in an electrolytic solution, and a thickness of a mask material layer etched during the anodizing treatment is smaller than a thickness of the mask material layer. The method for manufacturing a field emission electron source according to claim 1, wherein the method is performed by cooling the electrolytic solution.
層へ電子を供給する導電体層が形成された基板よりなる
ことを特徴とする請求項１記載の電界放射型電子源の製
造方法。3. The method for manufacturing a field emission type electron source according to claim 1, wherein the conductive substrate comprises a substrate on which a conductive layer for supplying electrons to the porous polycrystalline semiconductor layer is formed. .
れた導電性薄膜を陰極として電界を印加することにより
導電性薄膜の表面から電子線を放射させる電界放射型電
子源の製造方法であって、導電性基板として主表面側に
おける所定領域に導電体層よりなる下部電極が形成され
た基板を用い、導電性基板上に下部電極を覆うように多
結晶半導体層を形成し、下部電極を利用して陽極酸化処
理を行うことにより多結晶半導体層の一部を下部電極に
対応したパターンに多孔質化し、該多孔質化された多孔
質の多結晶半導体層を酸化若しくは窒化し、該酸化若し
くは該窒化された多孔質多結晶半導体層上へ所定形状に
パターニングされた導電性薄膜を形成することを特徴と
する電界放射型電子源の製造方法。4. A method of manufacturing a field emission type electron source for emitting an electron beam from the surface of a conductive thin film by applying an electric field using the conductive thin film formed on the outermost surface on the main surface side of the conductive substrate as a cathode. And a substrate in which a lower electrode made of a conductor layer is formed in a predetermined region on a main surface side as a conductive substrate, and a polycrystalline semiconductor layer is formed on the conductive substrate so as to cover the lower electrode; A part of the polycrystalline semiconductor layer is made porous in a pattern corresponding to the lower electrode by performing anodic oxidation treatment using the electrode, and the porous polycrystalline semiconductor layer is oxidized or nitrided, A method for manufacturing a field emission electron source, comprising forming a conductive thin film patterned into a predetermined shape on the oxidized or nitrided porous polycrystalline semiconductor layer.
れた導電性薄膜を陰極として電界を印加することにより
導電性薄膜の表面から電子線を放射させる電界放射型電
子源の製造方法であって、導電性基板として主表面側に
導電体層よりなる下部電極がストライプ状に形成された
基板を用い、導電性基板上に下部電極を覆うように多結
晶半導体層を形成し、下部電極を利用して陽極酸化処理
を行うことにより多結晶半導体層の一部を下部電極に沿
ったパターンに多孔質化し、該多孔質化された多孔質の
多結晶半導体層を酸化若しくは窒化し、該酸化若しくは
該窒化された多孔質多結晶半導体層上に多孔質多結晶半
導体層と交差するストライプ状の導電性薄膜を形成する
ことを特徴とする電界放射型電子源の製造方法。5. A method for manufacturing a field emission type electron source for emitting an electron beam from the surface of a conductive thin film by applying an electric field using the conductive thin film formed on the outermost surface on the main surface side of the conductive substrate as a cathode. A substrate in which a lower electrode made of a conductor layer is formed in a stripe shape on the main surface side as a conductive substrate, and a polycrystalline semiconductor layer is formed on the conductive substrate so as to cover the lower electrode, A part of the polycrystalline semiconductor layer is made porous in a pattern along the lower electrode by performing anodizing treatment using the electrode, and the porous polycrystalline semiconductor layer is oxidized or nitrided, A method of manufacturing a field emission type electron source, comprising forming a stripe-shaped conductive thin film intersecting the porous polycrystalline semiconductor layer on the oxidized or nitrided porous polycrystalline semiconductor layer.
れた導電性薄膜を陰極として電界を印加することにより
導電性薄膜の表面から電子線を放射させる電界放射型電
子源の製造方法であって、導電性基板として主表面側に
導電体層よりなる下部電極がストライプ状に形成された
基板を用い、導電性基板上に下部電極を覆うように多結
晶半導体層を形成し、多結晶半導体層上に下部電極と交
差するストライプ状にパターニングされたマスク材料層
を形成した後、該マスク材料層をマスクとして陽極酸化
処理を行うことにより多結晶半導体層の一部を多孔質化
し、該多孔質化された多孔質の多結晶半導体層を酸化若
しくは窒化し、該酸化若しくは該窒化された多孔質多結
晶半導体層上へ下部電極に交差するストライプ状の導電
性薄膜を形成することを特徴とする電界放射型電子源の
製造方法。6. A method of manufacturing a field emission type electron source for emitting an electron beam from the surface of a conductive thin film by applying an electric field using the conductive thin film formed on the outermost surface on the main surface side of the conductive substrate as a cathode. A substrate in which a lower electrode made of a conductor layer is formed in a stripe shape on the main surface side as a conductive substrate, and a polycrystalline semiconductor layer is formed on the conductive substrate so as to cover the lower electrode; After forming a mask material layer patterned in a stripe shape crossing the lower electrode over the crystalline semiconductor layer, a part of the polycrystalline semiconductor layer is made porous by performing anodic oxidation using the mask material layer as a mask, Oxidizing or nitriding the porous polycrystalline semiconductor layer to form a striped conductive thin film intersecting a lower electrode on the oxidized or nitrided porous polycrystalline semiconductor layer; A method for manufacturing a field emission electron source, characterized by the following.
窒化シリコン層、フォトレジスト層のいずれかあるいは
それらの組み合わせよりなることを特徴とする請求項１
または請求項２または請求項６記載の電界放射型電子源
の製造方法。7. The mask material layer includes a silicon oxide layer,
2. The semiconductor device according to claim 1, wherein the silicon nitride layer or the photoresist layer is made of any one or a combination thereof.
A method for manufacturing a field emission type electron source according to claim 2 or 6.
よりなることを特徴とする請求項１ないし請求項７のい
ずれかに記載の電界放射型電子源の製造方法。8. The method according to claim 1, wherein the polycrystalline semiconductor layer comprises a polysilicon layer.
形成された強電界ドリフト層と、強電界ドリフト層上に
形成された導電性薄膜とを備え、導電性薄膜を導電性基
板に対して正極として電圧を印加することにより、導電
性基板から注入された電子が強電界ドリフト層をドリフ
トし導電性薄膜を通して放出される電界放射型電子源で
あって、導電性基板は、一表面側にストライプ状の導電
体層が形成された基板であり、強電界ドリフト層は、導
電体層を覆うストライプ状に形成され且つ酸化若しくは
窒化された多孔質多結晶半導体層であり、導電性薄膜
は、導電体層と交差するストライプ状のパターンに形成
されてなることを特徴とする電界放射型電子源。9. A conductive substrate comprising: a conductive substrate; a strong electric field drift layer formed on one surface side of the conductive substrate; and a conductive thin film formed on the strong electric field drift layer. Is a field emission electron source in which electrons injected from the conductive substrate drift through the strong electric field drift layer and are emitted through the conductive thin film by applying a voltage as a positive electrode to the conductive substrate. A substrate in which a stripe-shaped conductor layer is formed on the surface side. The strong electric field drift layer is a porous polycrystalline semiconductor layer formed in a stripe shape and oxidized or nitrided to cover the conductor layer. A field emission type electron source characterized in that the thin film is formed in a stripe pattern crossing a conductor layer.
ポリシリコン層よりなることを特徴とする請求項９記載
の電界放射型電子源。10. The field emission type electron source according to claim 9, wherein said porous polycrystalline semiconductor layer comprises a porous polysilicon layer.
４の電界放射型電子源と、前記導電性薄膜に対向配置さ
れる電極とを備え、前記導電性薄膜の表面から放射され
る電子線によって可視光を発光する蛍光体が電極に設け
られてなることを特徴とする平面発光装置。11. The electron beam emitted from the surface of the conductive thin film, comprising: the field emission type electron source according to claim 1, 2 or 4, and an electrode disposed to face the conductive thin film. A phosphor that emits visible light according to the present invention is provided on the electrode.
ポリシリコン層よりなることを特徴とする請求項１１記
載の平面発光装置。12. The planar light emitting device according to claim 11, wherein said porous polycrystalline semiconductor layer comprises a porous polysilicon layer.
４における酸化若しくは窒化された多孔質多結晶半導体
層がストライプ状に形成されるとともに導電性薄膜がス
トライプ状に形成された電界放射型電子源と、該電界放
射型電子源に対向配置され且つ導電性薄膜に直交し導電
性薄膜から放射される電子線により発光する蛍光体が設
けられたストライプ状の電極とを備えてなることを特徴
とするディスプレイ装置。13. A field-emission electron in which the oxidized or nitrided porous polycrystalline semiconductor layer according to claim 1, 2 or 4 is formed in a stripe shape, and the conductive thin film is formed in a stripe shape. And a stripe-shaped electrode provided opposite to the field emission electron source and provided with a phosphor orthogonal to the conductive thin film and emitting light by an electron beam emitted from the conductive thin film. Display device.
９記載の電界放射型電子源と、該電界放射型電子源に対
向して配置された電極とを備え、電子により可視光を発
光する蛍光体が電極に設けられてなることを特徴とする
ディスプレイ装置。14. The field emission type electron source according to claim 5, 6 or 9, and an electrode arranged to face the field emission type electron source, and emits visible light by the electrons. A display device, wherein a phosphor is provided on an electrode.
ポリシリコン層よりなることを特徴とする請求項１３ま
たは請求項１４記載のディスプレイ装置。15. The display device according to claim 13, wherein said porous polycrystalline semiconductor layer is formed of a porous polysilicon layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23906599A JP3084280B2 (en) | 1998-08-26 | 1999-08-26 | Method for manufacturing field emission electron source, method for manufacturing flat light emitting device, and method for manufacturing display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-239606 | 1998-08-26 | ||
| JP23960698 | 1998-08-26 | ||
| JP23906599A JP3084280B2 (en) | 1998-08-26 | 1999-08-26 | Method for manufacturing field emission electron source, method for manufacturing flat light emitting device, and method for manufacturing display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138026A true JP2000138026A (en) | 2000-05-16 |
| JP3084280B2 JP3084280B2 (en) | 2000-09-04 |
Family
ID=26534064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23906599A Expired - Fee Related JP3084280B2 (en) | 1998-08-26 | 1999-08-26 | Method for manufacturing field emission electron source, method for manufacturing flat light emitting device, and method for manufacturing display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084280B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170487A (en) * | 2000-11-30 | 2002-06-14 | Matsushita Electric Ind Co Ltd | Manufacturing method of field emission electron source, field emission electron source, flat light emission device, display device and solid vacuum device |
| KR20200121708A (en) * | 2019-04-16 | 2020-10-26 | 한양대학교 산학협력단 | Lighting structure and fabricating method of the same |
-
1999
- 1999-08-26 JP JP23906599A patent/JP3084280B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170487A (en) * | 2000-11-30 | 2002-06-14 | Matsushita Electric Ind Co Ltd | Manufacturing method of field emission electron source, field emission electron source, flat light emission device, display device and solid vacuum device |
| JP4679713B2 (en) * | 2000-11-30 | 2011-04-27 | パナソニック株式会社 | Manufacturing method of field emission electron source |
| KR20200121708A (en) * | 2019-04-16 | 2020-10-26 | 한양대학교 산학협력단 | Lighting structure and fabricating method of the same |
| KR102224395B1 (en) * | 2019-04-16 | 2021-03-08 | 한양대학교 산학협력단 | Lighting structure and fabricating method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3084280B2 (en) | 2000-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6285118B1 (en) | Field emission-type electron source and manufacturing method thereof and display using the electron source | |
| KR100367282B1 (en) | Field emission-type electron source and manufacturing method thereof | |
| JP2001035354A (en) | Field emission type electron source and manufacture thereof | |
| JP3084280B2 (en) | Method for manufacturing field emission electron source, method for manufacturing flat light emitting device, and method for manufacturing display device | |
| JP3090445B2 (en) | Field emission type electron source and method of manufacturing the same | |
| JP3508652B2 (en) | Field emission type electron source and method of manufacturing the same | |
| JP3788228B2 (en) | Field emission electron source | |
| JP3487230B2 (en) | Field emission electron source, method of manufacturing the same, and display device | |
| JP3587157B2 (en) | Field emission type electron source and method of manufacturing the same | |
| JP4135309B2 (en) | Manufacturing method of field emission electron source | |
| JP3587156B2 (en) | Field emission type electron source and method of manufacturing the same | |
| JP2001155622A (en) | Electric field radiation electron source and method for producing the same, and display | |
| JP3539305B2 (en) | Field emission type electron source and method of manufacturing the same | |
| JP3079086B2 (en) | Method for manufacturing field emission electron source | |
| JP3855608B2 (en) | Field emission electron source and manufacturing method thereof | |
| JP4679713B2 (en) | Manufacturing method of field emission electron source | |
| JP3832070B2 (en) | Method for manufacturing cold electron-emitting device | |
| JP3767275B2 (en) | Field emission electron source and manufacturing method thereof | |
| JP3687520B2 (en) | Field emission electron source and manufacturing method thereof | |
| JP3508651B2 (en) | Field emission type electron source and method of manufacturing the same | |
| JP3480464B2 (en) | Method for manufacturing field emission electron source | |
| KR100301616B1 (en) | Method for manufacturing field emission device | |
| JPH04167324A (en) | Field emission type emitter | |
| JP3826539B2 (en) | Method for manufacturing cold electron-emitting device | |
| JP2002352752A (en) | Electron emission display device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |