JP2000133808A - Manufacture of silicon layer and manufacture of semiconductor device - Google Patents
Manufacture of silicon layer and manufacture of semiconductor deviceInfo
- Publication number
- JP2000133808A JP2000133808A JP10304927A JP30492798A JP2000133808A JP 2000133808 A JP2000133808 A JP 2000133808A JP 10304927 A JP10304927 A JP 10304927A JP 30492798 A JP30492798 A JP 30492798A JP 2000133808 A JP2000133808 A JP 2000133808A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon layer
- low
- metal melt
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、シリコン層の製造
方法および半導体装置の製造方法に関し、詳しくは、シ
リコン薄膜を低融点金属溶融液中で溶解させて、その溶
解したシリコンを結晶成長させるシリコン層の製造方法
およびそのシリコン層を用いた半導体装置の製造方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a silicon layer and a method for manufacturing a semiconductor device, and more particularly to a method for dissolving a silicon thin film in a low-melting-point metal melt and growing the dissolved silicon crystal. The present invention relates to a method for manufacturing a layer and a method for manufacturing a semiconductor device using the silicon layer.
【０００２】[0002]
【従来の技術】基板上に形成された単結晶シリコン層を
用いてＭＯＳＦＥＴ（Metal-oxide-semiconductor fiel
d effect transistor の略）である薄膜トランジスタ
（以下ＴＦＴという、ＴＦＴはThin Film Transistor
の略）は、ポリシリコン層を用いたものと比べて数倍も
大きい電子移動度を有し、高速動作に適していること
が、例えば "First MOS transistors on Insulator by
Silicon Satulated Liquid Solution Epitaxy." IEEE E
LECTRON DEVICE LETTERS, 13 [5] (May 1992) R.P.Zing
g et al.,p.294-296、特公平４−５７０９８号公報、応
用物理”薄膜トランジスタ”, 65 [8] (1996) 松村正
清,p.842-848等に開示されている。2. Description of the Related Art A MOSFET (Metal-oxide-semiconductor fiel) is formed using a single crystal silicon layer formed on a substrate.
TFT (Thin Film Transistor)
) Has electron mobility several times larger than that using a polysilicon layer and is suitable for high-speed operation. For example, "First MOS transistors on Insulator by
Silicon Satulated Liquid Solution Epitaxy. "IEEE E
LECTRON DEVICE LETTERS, 13 [5] (May 1992) RPZing
g et al., p.294-296, Japanese Patent Publication No. 4-57098, and applied physics "thin film transistor", 65 [8] (1996), Masamura Matsumura, p.842-848.
【０００３】上記半導体素子が形成される単結晶シリコ
ン層を基板上に形成する技術としては、以下の成膜技術
（１）〜（４）が知られている。The following film forming techniques (1) to (4) are known as techniques for forming a single crystal silicon layer on which a semiconductor element is formed on a substrate.
【０００４】（１）単結晶シリコン基板をシードにし
て、９２０℃〜９３０℃に加熱されたインジウム・シリ
コン溶液またはインジウム・ガリウム・シリコン溶液か
ら、冷却処理によりシリコンエピタキシー層を形成し、
この層の上にシリコン半導体層を形成する技術が、"VER
Y-LOW-TEMPERATURE LIQUID-PHASE EPITAXIAL GROWTH OF
SILICON." MATERIALS LETTERS, 9 [2,3] (Jan. 1990) S
oo Hong Lee,p53-56 、"MOS transistors with epitaxi
al Si,laterally grown over SiO2 by liquid phase ep
itxy." J.Applied Physics A,54 [1] (1992) R.Bergman
n et al.,p.103-105 、"First MOS transistors on Ins
ulator by Silicon Satulated Liquid Solution Epitax
y." IEEE ELECTRON DEVICE LETTERS,13 [5] (May 1992)
R.P.Zingg et al.,p.294-296等の文献に開示されてい
る。(1) Using a single crystal silicon substrate as a seed, a silicon epitaxy layer is formed by cooling from an indium silicon solution or an indium gallium silicon solution heated to 920 ° C. to 930 ° C.
The technology of forming a silicon semiconductor layer on this layer is called "VER
Y-LOW-TEMPERATURE LIQUID-PHASE EPITAXIAL GROWTH OF
SILICON. "MATERIALS LETTERS, 9 [2,3] (Jan. 1990) S
oo Hong Lee, p53-56, "MOS transistors with epitaxi
al Si, laterally grown over SiO 2 by liquid phase ep
itxy. "J. Applied Physics A, 54 [1] (1992) R. Bergman
n et al., p.103-105, "First MOS transistors on Ins
ulator by Silicon Satulated Liquid Solution Epitax
y. "IEEE ELECTRON DEVICE LETTERS, 13 [5] (May 1992)
It is disclosed in literatures such as RPZingg et al., P.
【０００５】（２）サファイア基板上にシリコンをエピ
タキシャル成長させる技術は、"High-quality CMOS in
thin (100nm)silicon on saphire." IEEE ELECTRON DEV
ICELETTERS, 9 (Jan. 1988) G.A.Garcia,R.E.Reedy,and
M.L.Burger,p.32-34に開示されている。(2) A technique for epitaxially growing silicon on a sapphire substrate is disclosed in "High-quality CMOS in
thin (100nm) silicon on saphire. "IEEE ELECTRON DEV
ICELETTERS, 9 (Jan. 1988) GAGarcia, REReedy, and
MLBurger, pp. 32-34.
【０００６】（３）酸素イオン注入法により、絶縁基板
上にシリコン層を形成する技術は、"CMOS device fabri
cation on buried SiO2 layers formed by oxygen impl
antation into silicon." Electron.Lett., 14 [18] (A
ug. 1978) K.Izumi,M.Doken,,and H.Ariyoshtl,p.593-5
94に開示されている。(3) A technique for forming a silicon layer on an insulating substrate by an oxygen ion implantation method is disclosed in "CMOS device fabric".
cation on buried SiO 2 layers formed by oxygen impl
antation into silicon. "Electron. Lett., 14 [18] (A
ug. 1978) K. Izumi, M. Doken ,, and H. Ariyoshtl, p. 593-5
94.
【０００７】石英基板の上にステップを形成し、この上
にポリシリコン層を形成し、次にこれをレーザ光または
ストリップヒータで１４００℃以上に加熱する。加熱さ
れたポリシリコン層は、石英基板上に形成されたステッ
プを核にして、エピタキシャル成長層を形成する技術
は、”グラフォエピタキシー”電子通信学会誌，66 [5]
(May 1983) 古川静二郎，p.486-489 、"Crystallograph
ic orientatin of sillicon on an amorphous substrat
e using an artificial surface-relief grating and l
aser crystallization." Appl. Phys. Letter, 35 [1]
(July. 1979) Geis,M.W.,et al.,p.71-74、"Silicon gr
aphoepitaxy" Jpn.J.Appl.Phys.,Suppl.20-1 (1981) Ge
is,M.W.,et al.,p.39-42 等に開示されている。A step is formed on a quartz substrate, a polysilicon layer is formed thereon, and this is heated to 1400 ° C. or higher by a laser beam or a strip heater. The technology of forming an epitaxially grown layer by using a step formed on a quartz substrate as the nucleus of the heated polysilicon layer is known as “Grafoepitaxy”, IEICE, 66 [5]
(May 1983) Furukawa Seijiro, p.486-489, "Crystallograph
ic orientatin of sillicon on an amorphous substrat
e using an artificial surface-relief grating and l
aser crystallization. "Appl. Phys. Letter, 35 [1]
(July. 1979) Geis, MW, et al., P. 71-74, "Silicon gr
aphoepitaxy "Jpn.J.Appl.Phys., Suppl.20-1 (1981) Ge
is, MW, et al., pp. 39-42 and the like.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、これま
での公知技術では、シリコンエピタキシー層を膜厚の制
御性よく形成することが困難であった。また、歪点が比
較的低く、しかも大型のガラス基板上に、シリコンエピ
タキシー層を形成することは困難であった。さらに、ガ
ラス基板上にステップを形成し、これをエピタキシャル
成長の核にしてシリコンを成長させる技術では、低温で
かつ均一にエピタキシャル成長させることは困難であっ
た。However, it is difficult to form the silicon epitaxy layer with good controllability of the film thickness by the known techniques so far. Further, it is difficult to form a silicon epitaxy layer on a large glass substrate having a relatively low strain point. Furthermore, it is difficult to uniformly grow the silicon at a low temperature using a technique of forming a step on a glass substrate and using the step as a nucleus of epitaxial growth to grow silicon.
【０００９】[0009]
【課題を解決するための手段】本発明は、上記課題を解
決するためになされたシリコン層の製造方法および半導
体装置の製造方法である。SUMMARY OF THE INVENTION The present invention relates to a method for manufacturing a silicon layer and a method for manufacturing a semiconductor device, which have been made to solve the above-mentioned problems.
【００１０】すなわち、シリコン層の製造方法は、絶縁
基体の表面側に結晶成長のシードを形成する工程と、そ
の絶縁基体の表面側に所定の膜厚の非晶質シリコンもし
くは多結晶シリコンからなるシリコン薄膜を形成する工
程と、低融点金属溶融液中に絶縁基体を浸漬させてシリ
コン薄膜を低融点金属溶融液中に溶解させた後、冷却処
理により、結晶成長のシードを起点にして低融点金属溶
融液中に溶解したシリコンを結晶成長させ、絶縁基体の
表面側にシリコン層を形成する工程とを備えている。That is, the method of manufacturing a silicon layer comprises a step of forming a seed for crystal growth on the surface side of an insulating substrate, and a step of forming a predetermined thickness of amorphous silicon or polycrystalline silicon on the surface side of the insulating substrate. A step of forming a silicon thin film, and immersing an insulating substrate in a low melting metal melt to dissolve the silicon thin film in the low melting metal melt, and then performing a cooling process to obtain a low melting point starting from a seed for crystal growth. Crystal growing silicon dissolved in the metal melt to form a silicon layer on the surface side of the insulating substrate.
【００１１】ここで、上記結晶成長のシードとは、下地
の結晶方位を受け継いで結晶成長させる（通常のエピタ
キシャル成長）シードおよび下地の形状によって結晶成
長させる（例えばグラフォエピタキシー）シードの両方
を含む。Here, the seed for crystal growth includes both a seed for crystal growth (normal epitaxial growth) while inheriting the crystal orientation of the base and a seed for crystal growth (for example, graphoepitaxy) according to the shape of the base.
【００１２】上記シリコン層の製造方法では、結晶成長
のシードを形成した絶縁基体の表面側に、予め所定の膜
厚のシリコン薄膜を形成した後、その絶縁基体を低融点
金属溶融液中に浸漬させることで、この低融点金属溶融
液中にシリコン薄膜を溶解させ、その溶解したシリコン
を結晶成長させて、シリコン層を形成することから、シ
リコン薄膜の膜厚およびその均一性とほぼ同等の膜厚お
よび均一性のシリコン層が得られる。このように、本発
明の製造方法では、シリコン薄膜の膜厚、その均一性を
制御することにより、結晶成長させて形成されるシリコ
ン層の膜厚およびその均一性を制御することができる。
また、低融点金属溶融液中に溶解されるシリコンはほと
んど析出されるため、この低融点金属溶融液を繰り返し
使用することが可能になり、無駄が少ない。In the method of manufacturing a silicon layer, a silicon thin film having a predetermined thickness is formed in advance on the surface of the insulating substrate on which the seeds for crystal growth have been formed, and then the insulating substrate is immersed in a low-melting metal melt. By dissolving the silicon thin film in this low-melting-point metal melt and forming the silicon layer by crystal growth of the dissolved silicon, a film having substantially the same thickness and uniformity as the silicon thin film A silicon layer of thickness and uniformity is obtained. As described above, in the manufacturing method of the present invention, by controlling the thickness and uniformity of the silicon thin film, it is possible to control the thickness and uniformity of the silicon layer formed by crystal growth.
In addition, since the silicon dissolved in the low-melting-point metal melt is almost precipitated, the low-melting-point metal melt can be used repeatedly, and waste is reduced.
【００１３】しかも、上記シリコン層は、単結晶で形成
され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ程度
になり、バルクのシリコン基板と同程度の電子移動度が
得られる。なお、本明細書でいう単結晶とは、亜粒界や
転位を含む単結晶も含めていう。In addition, the silicon layer is formed of a single crystal, and has an electron mobility of, for example, about 540 cm 2 / Vs, so that the same electron mobility as that of a bulk silicon substrate can be obtained. Note that a single crystal in this specification includes a single crystal including a subgrain boundary and a dislocation.
【００１４】半導体装置の製造方法は、絶縁基体の表面
側に結晶成長のシードを形成する工程と、その絶縁基体
の表面側に所定の膜厚の非晶質シリコンもしくは多結晶
シリコンからなるシリコン薄膜を形成する工程と、絶縁
基体を低融点金属溶融液中を浸漬させる際に、シリコン
薄膜を溶解する工程と、冷却処理により、結晶成長のシ
ードを起点に、低融点金属溶融液中に溶解したシリコン
を結晶成長させて、絶縁基体の表面側にシリコン層を形
成する工程と、シリコン層上に析出した金属を除去する
工程と、そのシリコン層に所定の処理を施して半導体素
子を形成する工程とを備えている。A method of manufacturing a semiconductor device includes a step of forming a seed for crystal growth on a surface side of an insulating substrate, and a step of forming a silicon thin film of amorphous silicon or polycrystalline silicon having a predetermined thickness on the surface side of the insulating substrate. Forming, a step of dissolving the silicon thin film when the insulating substrate is immersed in the low-melting-point metal melt, and a step of cooling to dissolve in the low-melting-point metal melt from the seed of crystal growth. Forming a silicon layer on the surface side of the insulating substrate by crystal growing silicon, removing metal deposited on the silicon layer, and performing a predetermined process on the silicon layer to form a semiconductor element And
【００１５】上記半導体装置の製造方法では、上記説明
したシリコン層の製造方法を用いて絶縁基体上にシリコ
ン層を形成していることから、絶縁基体上に上記説明し
た特性のシリコン層が得られる。そして、そのシリコン
層に所定の処理を施して半導体素子を形成することか
ら、その半導体素子は、バルクのシリコン基板に形成し
たのと同様の高性能な特性が得られる。例えばシリコン
層にチャネル領域、ソース領域、ドレイン領域を形成し
た絶縁ゲート型電界効果トランジスタは、高速動作、大
電流密度のトランジスタとなる。このように、シリコン
層には、高速で大電流密度のトップゲート型ＴＦＴ、ボ
トムゲート型ＴＦＴ、デュアルゲート型ＴＦＴ、エレク
トロルミネッセンス素子、電界放出型表示素子用トラン
ジスタ、ダイオード、容量、抵抗、光電池（太陽電
池）、発光素子、受光素子等の半導体素子を形成するこ
とが可能になる。In the method of manufacturing a semiconductor device, since the silicon layer is formed on the insulating substrate by using the method of manufacturing a silicon layer described above, the silicon layer having the above-described characteristics can be obtained on the insulating substrate. . Then, since a predetermined process is performed on the silicon layer to form a semiconductor element, the semiconductor element has the same high-performance characteristics as those formed on a bulk silicon substrate. For example, an insulated gate field effect transistor in which a channel region, a source region, and a drain region are formed in a silicon layer is a high-speed transistor with a high current density. As described above, the silicon layer includes a high-speed, large-current-density top-gate TFT, bottom-gate TFT, dual-gate TFT, electroluminescence element, transistor for field-emission display element, diode, capacitance, resistance, photovoltaic cell ( It is possible to form semiconductor elements such as a solar cell, a light emitting element, and a light receiving element.
【００１６】[0016]
【発明の実施の形態】本発明のシリコン層の製造方法お
よび半導体装置の製造方法に係わる実施の形態を以下に
説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments relating to a method for manufacturing a silicon layer and a method for manufacturing a semiconductor device according to the present invention will be described below.
【００１７】まず、絶縁基体の表面側に、反応性イオン
エッチングなどの異方性ドライエッチングにより段差を
形成して結晶成長のシードを設ける。または、低温成膜
技術として、減圧ＣＶＤ法、プラズマＣＶＤ法もしくは
スパッタリングによって、絶縁基体の表面側に結晶成長
のシードなるものでシリコンとの格子整合性を有するよ
うな物質、例えばサファイアからなるシード層を形成す
る。このシード層には、スピネル、フッ化カルシウム等
を用いることも可能である。First, a step is formed on the surface side of the insulating substrate by anisotropic dry etching such as reactive ion etching to provide a seed for crystal growth. Alternatively, as a low-temperature film forming technique, a seed layer made of a material having crystal lattice matching with silicon, such as sapphire, serving as a seed for crystal growth on the surface side of an insulating substrate by a low pressure CVD method, a plasma CVD method, or sputtering. To form For the seed layer, spinel, calcium fluoride, or the like can be used.
【００１８】次いで、減圧ＣＶＤ法、プラズマＣＶＤ
法、スパッタリングなどの低温成膜技術によって、絶縁
基体の表面側にシリコン薄膜を５ｎｍ〜１０μｍの範囲
で所定の膜厚に形成する。Next, low pressure CVD, plasma CVD
A silicon thin film is formed to a predetermined thickness in a range of 5 nm to 10 μm on the surface side of the insulating substrate by a low-temperature film forming technique such as a sputtering method or a sputtering method.
【００１９】その後、槽内に貯えれた低融点金属溶融液
中に絶縁基体を浸漬させてシリコン薄膜を低融点金属溶
融液中に溶解させた後、冷却処理により、結晶成長のシ
ードを起点にして低融点金属溶融液中に溶解したシリコ
ンを結晶成長させて、絶縁基体の表面側にシリコン層を
形成する。After that, the silicon thin film is dissolved in the low-melting-point metal melt by immersing the insulating substrate in the low-melting-point metal melt stored in the tank, and then cooled to obtain a crystal growth seed. The silicon dissolved in the low melting point metal melt is crystal-grown to form a silicon layer on the surface side of the insulating base.
【００２０】上記低融点金属溶融液は絶縁基体の最高使
用温度（ガラス基板の場合はほぼガラスの歪点）以下の
ものを用いる。この低融点金属溶融液が溶融状態を保つ
温度は、シリコンが含まれる割合により異なる。図６に
示すシリコン−スズ（Ｓｉ−Ｓｎ）の状態図、図７に示
すスズに対するシリコンの溶解度曲線（縦軸にシリコン
の溶解度、下横軸に温度Ｔとしたときの１０4 ／Ｔ
（Ｋ）、上横軸に温度（℃）を示す）からも明らかなよ
うに、シリコンの割合が少なくなるに応じてシリコンを
含む低融点金属溶融液の融点が低下する。The low-melting-point metal melt is used at a temperature not higher than the maximum operating temperature of the insulating substrate (in the case of a glass substrate, substantially the strain point of glass). The temperature at which the low-melting-point metal melt maintains a molten state depends on the proportion of silicon contained. The phase diagram of silicon-tin (Si-Sn) shown in FIG. 6 and the solubility curve of silicon for tin shown in FIG. 7 (the solubility of silicon on the vertical axis and the temperature T on the lower horizontal axis are 10 4 / T).
(K), the temperature (° C.) is shown on the upper horizontal axis), as the proportion of silicon decreases, the melting point of the low-melting metal melt containing silicon decreases.
【００２１】例えば低融点金属溶融液にスズ溶融液もし
くはスズ鉛合金溶融液からなるスズ系金属溶融液を用い
た場合には、そのスズ系金属溶融液中に溶解するシリコ
ン量にもよるが、４００℃〜１２００℃のスズ系金属溶
融液を用いることができる。例えば溶解するシリコンの
比率を０．０００５ｗｔ％〜０．０３ｗｔ％としてスズ
系金属溶融液の温度を４００℃〜６５０℃とした場合に
は、絶縁基体に歪点がおよそ６６５℃のアルミケイ酸ガ
ラスを用いることができ、さらにスズ系金属溶融液の温
度がその他のプロセス温度とともに５００℃以下の場合
には歪点がおよそ５１０℃のホウケイ酸ガラスを用いる
ことができる。For example, when a tin-based metal melt composed of a tin melt or a tin-lead alloy melt is used as the low-melting metal melt, it depends on the amount of silicon dissolved in the tin-based metal melt. A tin-based metal melt at 400 ° C. to 1200 ° C. can be used. For example, in the case where the ratio of the silicon to be dissolved is 0.0005 wt% to 0.03 wt% and the temperature of the tin-based metal melt is 400 ° C to 650 ° C, aluminum silicate glass having a strain point of about 665 ° C is applied to the insulating base. When the temperature of the tin-based metal melt is 500 ° C. or lower together with other process temperatures, borosilicate glass having a strain point of about 510 ° C. can be used.
【００２２】また、上記絶縁基体には、従来から用いら
れている石英基板（歪点およそ９９０℃）も用いること
も可能であり、またセラミックス基板を用いることも可
能である。さらに、低融点金属溶融液の温度によって
は、高耐熱性の樹脂〔例えばフッ素樹脂（フッ化ポリア
リルエーテル系樹脂：熱分解温度＝５００℃、シクロポ
リマライズドフロリネーテッドポリマー系樹脂：熱分解
温度＝４２０℃、ポリテトラフルオロエチレン系樹脂：
熱分解温度＝４５０℃等）〕基板を用いることも可能に
なる。As the insulating substrate, a quartz substrate (strain point of about 990 ° C.) which has been conventionally used can be used, and a ceramic substrate can also be used. Further, depending on the temperature of the low-melting-point metal melt, a highly heat-resistant resin [for example, a fluororesin (fluorinated polyallyl ether-based resin: thermal decomposition temperature = 500 ° C., cyclo-polymerized florated polymer-based resin: thermal decomposition] Temperature = 420 ° C, polytetrafluoroethylene resin:
Thermal decomposition temperature = 450 ° C.) It is also possible to use a substrate.
【００２３】そして一定時間（例えば１０秒〜３０分、
好ましくは５分〜１０分）、低融点金属溶融液中に浸漬
保持した後、冷却処理により、結晶成長のシードを起点
にして低融点金属溶融液中に溶解したシリコンを結晶成
長させて、絶縁基体の表面側にシリコン単結晶を析出さ
せ、シリコン層を形成する。このシリコン単結晶は亜粒
界や転位を含む場合もある。ここで、シリコン層の厚さ
は、例えばシリコン薄膜の厚さによりほぼ決定されるた
め、シリコン薄膜の厚さを制御することによって、シリ
コン層の厚さは制御される。Then, for a certain period of time (for example, 10 seconds to 30 minutes,
(Preferably 5 to 10 minutes), after being immersed and held in the low-melting-point metal melt, by cooling, the silicon dissolved in the low-melting-point metal melt is crystal-grown from the seed for crystal growth as a starting point. A silicon single crystal is deposited on the surface side of the base to form a silicon layer. This silicon single crystal may include sub-grain boundaries and dislocations. Here, since the thickness of the silicon layer is substantially determined by, for example, the thickness of the silicon thin film, the thickness of the silicon layer is controlled by controlling the thickness of the silicon thin film.
【００２４】また、シリコン薄膜を溶解させる低融点金
属溶融液にスズ系金属を用いた場合には、出来上がった
シリコン層にスズ系金属のスズ、鉛が含有されたとして
も、それらはシリコン層中でキャリアにはならない。そ
のため、シリコン層は高抵抗なものとなる。またシリコ
ン層中に残留するスズは結晶欠陥を電気的に不活性にす
るため、接合リークを低減し、電子移動度を高める。When a tin-based metal is used as a low-melting-point metal melt for dissolving a silicon thin film, even if the resulting silicon layer contains tin-based metals such as tin and lead, they are contained in the silicon layer. Not a career. Therefore, the silicon layer has a high resistance. In addition, tin remaining in the silicon layer electrically inactivates crystal defects, thereby reducing junction leakage and increasing electron mobility.
【００２５】低融点金属溶融液にインジウム系金属（例
えばインジウム、インジウム・ガリウム）を用いた場合
には、シリコン層中に微量のインジウムが残留するた
め、シリコン層はｐ型シリコン層となる。When an indium-based metal (for example, indium or indium-gallium) is used as the low-melting-point metal melt, a small amount of indium remains in the silicon layer, so that the silicon layer becomes a p-type silicon layer.
【００２６】また、上記シリコン薄膜の成膜時に、例え
ばホウ素のようなｐ型不純物を混入し、その際に不純物
濃度を所定の量に制御しておけば、上記シリコン層は所
望の濃度のｐ型シリコン層となる。一方、例えばリン、
ヒ素、アンチモンのようなｎ型不純物を混入し、その際
に不純物濃度を所定の量に制御しておけば、上記シリコ
ン層は所望の濃度のｎ型シリコン層となる。When a p-type impurity such as boron is mixed during the formation of the silicon thin film, and the impurity concentration is controlled to a predetermined amount at that time, the silicon layer has a desired concentration of p. Mold silicon layer. On the other hand, for example, phosphorus,
If an n-type impurity such as arsenic or antimony is mixed in and the impurity concentration is controlled to a predetermined amount, the silicon layer becomes an n-type silicon layer having a desired concentration.
【００２７】また、シリコン層を形成するプロセスが６
５０℃以下となる場合には、絶縁基体に低融点ガラスを
用いることが可能になり、大型のガラス基板（１ｍ2 以
上の面積を有するガラス基板）上にシリコン層を形成す
ることも可能になる。また、結晶成長温度が長尺ロール
化されたガラス板にシリコン層を連続的にもしくは非連
続的に形成することも可能になる。結晶成長のシードに
段差を用いた場合には、その段差を起点に結晶を成長さ
せて、いわゆる島状にシリコン層を形成することも可能
である。またさらに結晶成長を進めて、絶縁基体の表面
側全体にシリコン層を形成することも可能である。一
方、結晶成長のシードにシード層を用いた場合には、そ
のシード層上の全面にシリコン層を形成することが可能
になる。そのため、シリコン層を島状に形成する場合に
は、予め結晶成長前にシード層を島状にパターニングし
ておくか、または生成したシリコン層を島状にパターニ
ングすればよい。In addition, the process for forming the silicon
When the temperature is lower than 50 ° C., low-melting glass can be used for the insulating substrate, and a silicon layer can be formed on a large-sized glass substrate (a glass substrate having an area of 1 m 2 or more). . Further, it becomes possible to form a silicon layer continuously or discontinuously on a glass plate having a long crystal growth temperature roll. When a step is used as a seed for crystal growth, it is possible to form a silicon layer in a so-called island shape by growing a crystal starting from the step. It is also possible to form a silicon layer on the entire surface side of the insulating base by further promoting crystal growth. On the other hand, when a seed layer is used as a seed for crystal growth, a silicon layer can be formed over the entire surface of the seed layer. Therefore, when the silicon layer is formed in an island shape, the seed layer may be patterned in an island shape before crystal growth, or the generated silicon layer may be patterned in an island shape.
【００２８】なお、上記低融点ガラスを用いた場合に
は、低融点ガラスの構成元素が結晶成長により形成した
シリコン層に拡散しやすいために、低融点ガラス基板と
シリコン層との間に拡散を防止するバリア層として、例
えば窒化シリコン膜を例えば１ｎｍ〜１００ｎｍ程度の
厚さに形成しておくことが好ましい。When the low melting glass is used, since the constituent elements of the low melting glass are easily diffused into the silicon layer formed by crystal growth, the diffusion between the low melting glass substrate and the silicon layer is prevented. As a barrier layer for prevention, for example, a silicon nitride film is preferably formed to a thickness of, for example, about 1 nm to 100 nm.
【００２９】上記のようにしてシリコン層を形成した
後、そのシリコン層上に析出した金属を酸（例えば塩
酸）を用いて選択的に除去する。このようにして絶縁基
体上に形成されたシリコン層は、５４０ｃｍ2 ／Ｖｓ程
度の電子移動度が得られる。そのため、予め適量のｐ型
不純物を混入して形成すれば所望の濃度のｐ型のシリコ
ン層となり、ｎチャネル絶縁ゲート型電界効果トランジ
スタの活性領域（チャネル領域、ソース領域、ドレイン
領域）を作製するのに都合がよい。また予め適量のｎ型
不純物を混入して形成すれば所望の濃度のｎ型のシリコ
ン層となり、ｐチャネル絶縁ゲート型電界効果トランジ
スタの活性領域（チャネル領域、ソース領域、ドレイン
領域）を作製するのに都合がよい。また部分的にシリコ
ン層の導電型と異なる不純物をドーピングすればＣＭＯ
Ｓトランジスタも作製することができる。After forming the silicon layer as described above, the metal deposited on the silicon layer is selectively removed using an acid (for example, hydrochloric acid). The silicon layer formed on the insulating substrate in this manner has an electron mobility of about 540 cm 2 / Vs. Therefore, if an appropriate amount of p-type impurity is mixed in advance to form a p-type silicon layer having a desired concentration, active regions (a channel region, a source region, and a drain region) of an n-channel insulated gate field effect transistor are manufactured. It is convenient. If an appropriate amount of an n-type impurity is mixed in advance to form an n-type silicon layer having a desired concentration, an active region (a channel region, a source region, and a drain region) of a p-channel insulated gate field effect transistor is manufactured. It is convenient. In addition, CMO can be achieved by partially doping impurities different from the conductivity type of the silicon layer.
An S transistor can also be manufactured.
【００３０】次に、本発明のシリコン層の製造方法に係
わる好適な実施の形態の詳細を以下に説明する。Next, the preferred embodiment of the method for manufacturing a silicon layer according to the present invention will be described in detail below.
【００３１】まず、本発明のシリコン層の製造方法に係
わる第１の実施の形態を、図１の製造工程図によって説
明する。First, a first embodiment of the method for manufacturing a silicon layer according to the present invention will be described with reference to the manufacturing process diagram of FIG.
【００３２】図１の（１）に示すように、絶縁基体１１
の表面側に結晶成長のシード１２を形成する。ここでは
上記絶縁基体１１に低融点ガラス基板を用いた。その絶
縁基体１１の表面側に段差を形成して、上記結晶成長の
シード１２とした。その段差の製造方法は、一例とし
て、絶縁基体１１上にレジスト膜を形成した後、リソグ
ラフィー技術によりレジスト膜をパターニングしてエッ
チングマスク１３を形成する。そして反応性イオンエッ
チングのような異方性ドライエッチング技術により、絶
縁基板１１を例えばフッ素ラジカルを用いてエッチング
を行い、絶縁基体１１に結晶成長のシード１２となる段
差を形成する。この段差は、例えば深さｄ（例えば０．
１μｍ）、幅ｗ（例えば１．５μｍ〜１．９μｍ）の凹
部よりなる。その後、エッチングマスク１３に用いたレ
ジスト膜を除去する。As shown in FIG. 1A, the insulating substrate 11
Is formed on the surface side of the substrate. Here, a low-melting glass substrate was used as the insulating base 11. A step was formed on the surface side of the insulating base 11 to obtain a seed 12 for the crystal growth. As a method of manufacturing the step, as an example, after forming a resist film on the insulating base 11, the resist film is patterned by a lithography technique to form an etching mask 13. Then, the insulating substrate 11 is etched using, for example, fluorine radicals by an anisotropic dry etching technique such as reactive ion etching to form steps on the insulating substrate 11 that serve as seeds 12 for crystal growth. This step is, for example, a depth d (for example, 0.
1 μm) and a concave portion having a width w (for example, 1.5 μm to 1.9 μm). After that, the resist film used for the etching mask 13 is removed.
【００３３】その後図１の（２）に示すように、上記絶
縁基体１１の表面側に、上記形成成長のシード１２を被
覆する状態に、いわゆる低温成膜技術により、所定の膜
厚のシリコン薄膜１４を形成する。ここでは、上記シリ
コン薄膜１４を、多結晶シリコンもしくは非晶質シリコ
ンで例えば０．１μｍの厚さに形成した。このシリコン
薄膜１４は、例えば５ｎｍ〜１０μｍ（好ましくは２０
ｎｍ〜５μｍ）の厚さに形成される。また、上記低温成
膜技術としては、例えばプロセス温度（基板温度）が例
えば５００℃〜６５０℃の減圧ＣＶＤ法、もしくは基板
温度を４００℃以下に設定したスパッタリング、プラズ
マＣＶＤ法等を用いる。Thereafter, as shown in FIG. 1B, a silicon thin film having a predetermined thickness is formed on the surface side of the insulating substrate 11 by a so-called low-temperature film forming technique so as to cover the seed 12 for the formation and growth. 14 is formed. Here, the silicon thin film 14 was formed of polycrystalline silicon or amorphous silicon to a thickness of, for example, 0.1 μm. This silicon thin film 14 is, for example, 5 nm to 10 μm (preferably 20 nm to 10 μm).
nm to 5 μm). As the low-temperature film forming technique, for example, a low-pressure CVD method at a process temperature (substrate temperature) of, for example, 500 ° C. to 650 ° C., or a sputtering or plasma CVD method at a substrate temperature set at 400 ° C. or less is used.
【００３４】そして図１の（３）に示すように、槽（図
示省略）内に貯えられた低融点金属溶融液１５を準備す
る。この低融点金属溶融液１５は、例えばスズもしくは
スズと鉛の合金からなるスズ系金属を用い、ここではス
ズ溶融液を用い、絶縁基体１１の最高使用温度以下の温
度に保持する。またこの低融点金属溶融液１５上の雰囲
気は、水素雰囲気、水素と不活性なガス（希ガス）との
混合雰囲気もしくは不活性なガス（希ガス）雰囲気にな
っている。または還元性雰囲気であってもよい。Then, as shown in FIG. 1 (3), a low melting point metal melt 15 stored in a tank (not shown) is prepared. The low-melting-point metal melt 15 is, for example, a tin-based metal made of tin or an alloy of tin and lead. Here, a tin melt is used, and is maintained at a temperature equal to or lower than the maximum use temperature of the insulating base 11. The atmosphere above the low melting metal melt 15 is a hydrogen atmosphere, a mixed atmosphere of hydrogen and an inert gas (rare gas), or an inert gas (rare gas) atmosphere. Alternatively, the atmosphere may be a reducing atmosphere.
【００３５】そして所定時間、例えば３０秒〜６０分、
好ましくは１０分〜３０分間、上記低融点金属溶融液１
５中に上記絶縁基体１１を浸漬させて、上記シリコン薄
膜１４を低融点金属溶融液１５中に溶解させた後、図１
の（４）に示すように、低融点金属溶融液１５〔図１の
（３）参照〕中より絶縁基体１１を引き上げることによ
り絶縁基体１１を徐冷（冷却処理）する、もしくは低融
点金属溶融液１５中に絶縁基体１１を浸漬させた状態で
冷却処理を行う。それによって、結晶成長のシード１２
を起点にして低融点金属溶融液１５〔図１の（３）参
照〕中に溶解したシリコンが結晶成長（グラフォエピタ
キシャル成長）し、絶縁基体１１の表面側に単結晶シリ
コンのシリコン層１６を形成する。その際、上記シリコ
ン層１６上にはスズからなる金属（図示省略）を析出す
る。A predetermined time, for example, 30 seconds to 60 minutes,
The low melting point metal melt 1 is preferably used for 10 to 30 minutes.
5 is immersed in the insulating base 11 to dissolve the silicon thin film 14 in the low melting metal melt 15.
As shown in (4), the insulating substrate 11 is gradually cooled (cooling treatment) by pulling up the insulating substrate 11 from the low-melting-point metal melt 15 [see (3) in FIG. The cooling process is performed with the insulating base 11 immersed in the liquid 15. Thereby, the seed 12 for crystal growth
The silicon dissolved in the low-melting-point metal melt 15 (see (3) in FIG. 1) crystal-grows (grapho-epitaxial growth) from the starting point, forming a silicon layer 16 of single-crystal silicon on the surface side of the insulating base 11 I do. At this time, a metal (not shown) made of tin is deposited on the silicon layer 16.
【００３６】上記シリコンの結晶成長速度は０．１μｍ
／分〜０．３μｍ／分であり、冷却速度は０．１℃／分
〜０．３℃／分であることから、例えば成長させる結晶
層の厚さが３５ｎｍであれば、成長所要時間は２０秒〜
６秒と短い。そのため、冷却操作は引き上げ操作とな
る。なお、成長所要時間は、例えば低融点金属溶融液１
５中のシリコンの含有量を調整することにより最適化で
きる。一方、例えば成長させる結晶層の厚さが５μｍで
あれば、成長所要時間は５０分〜１７分と長い。そのた
め、冷却操作は浸漬した状態での冷却となり、その冷却
時間には５０分〜１７分が必要となる。なお、冷却時間
は、例えば低融点金属溶融液１５中のシリコンの含有量
を調整することにより最適化できる。The silicon crystal growth rate is 0.1 μm
/ Min to 0.3 μm / min, and the cooling rate is 0.1 ° C./min to 0.3 ° C./min. For example, if the thickness of the crystal layer to be grown is 35 nm, the time required for the growth is 20 seconds ~
It's as short as 6 seconds. Therefore, the cooling operation is a lifting operation. The time required for the growth is, for example, the low melting point metal melt 1
5 can be optimized by adjusting the silicon content. On the other hand, if the thickness of the crystal layer to be grown is 5 μm, the time required for growth is as long as 50 minutes to 17 minutes. Therefore, the cooling operation is cooling in a immersed state, and the cooling time requires 50 minutes to 17 minutes. The cooling time can be optimized, for example, by adjusting the content of silicon in the low melting point metal melt 15.
【００３７】上記シリコン層１６は、結晶成長のシード
１２となる段差の底部と側壁とがほぼ直角に形成されて
いるため、（１００）面のシリコン単結晶が得られる。
上記析出は、低融点金属溶融液１５から生じるため、シ
リコン本来の融点よりも低温で生じる。In the silicon layer 16, the bottom and the side wall of the step serving as the seed 12 for crystal growth are formed substantially at right angles, so that a (100) plane silicon single crystal is obtained.
Since the above-mentioned precipitation occurs from the low-melting-point metal melt 15, it occurs at a temperature lower than the intrinsic melting point of silicon.
【００３８】上記図示したように、結晶成長のシード１
２が段差のみで形成されている場合には、その段差を起
点として単結晶シリコンが析出されて成長し、シリコン
層１６をいわゆる島状に形成される。またシリコン薄膜
１４の膜厚を厚くし段差の間隔を短くして絶縁基体１１
の引き上げ速度を調整することにより、絶縁基体１１の
表面側全体にわたってシリコン層１６を形成することも
可能である。As shown above, seed 1 for crystal growth was used.
In the case where 2 is formed only with a step, single crystal silicon is deposited and grown starting from the step, and the silicon layer 16 is formed in a so-called island shape. Also, the thickness of the silicon thin film 14 is increased and the interval between
The silicon layer 16 can be formed over the entire surface side of the insulating base 11 by adjusting the pulling speed of the substrate.
【００３９】その後、塩酸等の酸を用いてシリコン層１
６上の金属（図示省略）を除去する。その結果、絶縁基
体１１上に結晶成長のシード１２を起点として単結晶シ
リコンを析出してなるシリコン層１６が形成された、い
わゆるＳＯＩ（Silicon on Insulatorの略であり、以下
ＳＯＩという）基板１７が形成された。Thereafter, the silicon layer 1 is formed using an acid such as hydrochloric acid.
The metal (not shown) on 6 is removed. As a result, a so-called SOI (Silicon on Insulator, hereinafter referred to as SOI) substrate 17 having a silicon layer 16 formed by depositing single-crystal silicon starting from the seed 12 for crystal growth on the insulating substrate 11 is formed. Been formed.
【００４０】上記第１の実施の形態では、結晶成長のシ
ード１２を段差により構成したが、絶縁基体１１の表面
側にシリコンとの格子整合性を有するような物質からな
るシード層を形成して結晶成長のシードとし、絶縁基体
上にシリコン層を形成することも可能である。その一例
を第２の実施の形態として、図２の製造工程図によって
説明する。図２では、前記図１によって説明したのと同
様の構成部品には同一符号を付与する。In the first embodiment, the seed 12 for crystal growth is formed by a step. However, a seed layer made of a substance having lattice matching with silicon is formed on the surface side of the insulating base 11. It is also possible to form a silicon layer on an insulating substrate as a seed for crystal growth. An example thereof will be described as a second embodiment with reference to a manufacturing process diagram of FIG. In FIG. 2, the same components as those described with reference to FIG. 1 are denoted by the same reference numerals.
【００４１】図２の（１）に示すように、絶縁基体１１
上にシード層２１を例えばサファイアで形成する。この
シード層２１は、サファイアの他に、スピネルもしくは
フッ化カルシウムで形成することが可能である。上記サ
ファイアのシード層２１は、例えば、高密度プラズマＣ
ＶＤ法、触媒ＣＶＤ法等を用いて、例えば１ｎｍ〜５０
０ｎｍ、好ましくは５ｎｍ〜２０ｎｍ程度の厚さに形成
する。As shown in FIG. 2A, the insulating substrate 11
A seed layer 21 is formed thereon, for example, with sapphire. This seed layer 21 can be formed of spinel or calcium fluoride in addition to sapphire. The sapphire seed layer 21 is made of, for example, a high density plasma C
Using a VD method, a catalytic CVD method, or the like, for example, 1 nm to 50 nm
It is formed to a thickness of 0 nm, preferably about 5 nm to 20 nm.
【００４２】その後、前記図１によって説明したのと同
様に、シリコン薄膜１４を成膜する工程より以降の工程
を行えばよい。すなわち、シード層２１上に、シリコン
薄膜１４を形成する。その後図２の（２）に示すよう
に、槽（図示省略）内に貯えられた低融点金属溶融液１
５中に上記絶縁基体１１を浸漬させて、上記シリコン薄
膜１４を低融点金属溶融液１５中に溶解させる。上記低
融点金属溶融液１５は、例えばスズ溶融液からなり、絶
縁基体１１の最高使用温度以下の温度に保持されてい
る。またこの低融点金属溶融液１５上の雰囲気は、水素
雰囲気、水素と不活性なガス（希ガス）との混合雰囲気
もしくは不活性なガス（希ガス）雰囲気となっている。
または還元性雰囲気であってもよい。Thereafter, the steps after the step of forming the silicon thin film 14 may be performed in the same manner as described with reference to FIG. That is, the silicon thin film 14 is formed on the seed layer 21. Thereafter, as shown in FIG. 2 (2), the low melting point metal melt 1 stored in a tank (not shown)
The silicon thin film 14 is dissolved in the low-melting-point metal melt 15 by immersing the insulating base 11 in the metal melt 5. The low-melting-point metal melt 15 is made of, for example, a tin melt and is kept at a temperature equal to or lower than the maximum use temperature of the insulating base 11. The atmosphere on the low melting metal melt 15 is a hydrogen atmosphere, a mixed atmosphere of hydrogen and an inert gas (rare gas), or an inert gas (rare gas) atmosphere.
Alternatively, the atmosphere may be a reducing atmosphere.
【００４３】そして所定時間、例えば３０秒〜６０分、
好ましくは１０分〜３０分間、上記低融点金属溶融液１
５中に上記絶縁基体１１を浸漬させた後、低融点金属溶
融液１５〔図１の（３）参照〕中より絶縁基体１１を引
き上げることにより絶縁基体１１を徐冷（冷却処理）す
る、もしくは低融点金属溶融液１５中に絶縁基体１１を
浸漬させた状態で冷却処理を行う。それによって、図２
の（３）に示すように、シード層２１を起点にして低融
点金属溶融液１５〔図２の（２）参照〕中に溶解したシ
リコンが結晶成長（エピタキシャル成長）し、絶縁基体
１１の表面側に単結晶シリコンのシリコン層１６を形成
する。その際、上記シリコン層１６上にはスズからなる
金属（図示省略）を析出する。Then, for a predetermined time, for example, 30 seconds to 60 minutes,
The low melting point metal melt 1 is preferably used for 10 to 30 minutes.
After the insulating substrate 11 is immersed in 5, the insulating substrate 11 is pulled up from the low-melting-point metal melt 15 [see (3) of FIG. 1] to gradually cool the insulating substrate 11 (cooling treatment), or The cooling process is performed in a state where the insulating substrate 11 is immersed in the low melting point metal melt 15. As a result, FIG.
As shown in (3), silicon dissolved in the low-melting-point metal melt 15 (see (2) in FIG. 2) crystal-grows (epitaxially grows) from the seed layer 21 as a starting point. Then, a silicon layer 16 of single crystal silicon is formed. At this time, a metal (not shown) made of tin is deposited on the silicon layer 16.
【００４４】上記シリコンの結晶成長速度は０．１μｍ
／分〜０．３μｍ／分であり、冷却速度は０．１℃／分
〜０．３℃／分であることから、例えば成長させる結晶
層の厚さが３５ｎｍであれば、成長所要時間は２０秒〜
６秒と短い。そのため、冷却操作は引き上げ操作とな
る。なお、成長所要時間は、例えば低融点金属溶融液１
５中のシリコンの含有量を調整することにより最適化さ
れる。一方、例えば成長させる結晶層の厚さが５μｍで
あれば、成長所要時間は５０分〜１７分と長い。そのた
め、冷却操作は浸漬した状態での冷却となり、その冷却
時間には５０分〜１７分が必要となる。なお、冷却時間
は、例えば低融点金属溶融液１５中のシリコンの含有量
を調整することにより最適化される。The crystal growth rate of the silicon is 0.1 μm.
/ Min to 0.3 μm / min, and the cooling rate is 0.1 ° C./min to 0.3 ° C./min. For example, if the thickness of the crystal layer to be grown is 35 nm, the time required for the growth is 20 seconds ~
It's as short as 6 seconds. Therefore, the cooling operation is a lifting operation. The time required for the growth is, for example, the low melting point metal melt 1
5 is optimized by adjusting the silicon content. On the other hand, if the thickness of the crystal layer to be grown is 5 μm, the time required for growth is as long as 50 minutes to 17 minutes. Therefore, the cooling operation is cooling in a immersed state, and the cooling time requires 50 minutes to 17 minutes. The cooling time is optimized, for example, by adjusting the content of silicon in the low melting point metal melt 15.
【００４５】このように、サファイアからなるシード層
２１を結晶成長のシードとして用いた場合、サファイア
は単結晶シリコンと格子定数がほとんど同じであるた
め、シード層２１の表面上の全域に（１００）単結晶シ
リコン〔サファイア面が（１１￣０２）の場合〕もしく
は（１１１）単結晶シリコン〔サファイア面が（０００
１）の場合〕がエピタキシャル成長する。この析出は、
低融点金属溶融液１５から生じるため、シリコン本来の
析出温度より低温で生じる。As described above, when the seed layer 21 made of sapphire is used as a seed for crystal growth, the sapphire has almost the same lattice constant as that of single crystal silicon. Single crystal silicon (when the sapphire surface is (11￣02)) or (111) single crystal silicon (when the sapphire surface is (000)
1) is epitaxially grown. This precipitation
Since it is generated from the low melting point metal melt 15, it is generated at a temperature lower than the intrinsic deposition temperature of silicon.
【００４６】その後、塩酸等の酸を用いてシリコン層１
６上の金属（図示省略）を除去する。その結果、絶縁基
体１１上に結晶成長のシード１２を起点として単結晶シ
リコンを析出してなるシリコン層１６が形成された、い
わゆるＳＯＩ基板１７が形成された。Thereafter, the silicon layer 1 is formed using an acid such as hydrochloric acid.
The metal (not shown) on 6 is removed. As a result, a so-called SOI substrate 17 was formed in which a silicon layer 16 formed by depositing single-crystal silicon starting from the seed 12 for crystal growth on the insulating base 11 was formed.
【００４７】また、前記図１によって説明したのと同様
にして絶縁基体１１の表面側に結晶成長のシード１２と
なる段差を形成した後、その段差を被覆する状態に絶縁
基体１１の表面側に上記説明したようなシード層２１を
形成して結晶成長のシード１２とすることも可能であ
る。この場合には、シリコン層はシード層２１の表面上
の全域に単結晶シリコンがエピタキシャル成長する。After forming a step as a seed 12 for crystal growth on the surface side of the insulating substrate 11 in the same manner as described with reference to FIG. 1, the surface side of the insulating substrate 11 is covered with the step. It is also possible to form the seed layer 21 as described above and use it as the seed 12 for crystal growth. In this case, in the silicon layer, single crystal silicon is epitaxially grown over the entire surface of the seed layer 21.
【００４８】さらに前記図２によって説明したのと同様
にして絶縁基体１１にシリコンとの格子整合性を有する
ようなサファイア、スピネル、フッ化カルシウム等の物
質からなるシード層２１を形成した後、そのシード層２
１に前記図１によって説明したのと同様にして段差を形
成して結晶成長のシード１２とすることも可能である。
この場合には、シリコン層はシード層２１の表面上の全
域に単結晶シリコンがエピタキシャル成長する。Further, a seed layer 21 made of a material such as sapphire, spinel, calcium fluoride or the like having lattice matching with silicon is formed on the insulating substrate 11 in the same manner as described with reference to FIG. Seed layer 2
1, a step can be formed in the same manner as described with reference to FIG. 1 as a seed 12 for crystal growth.
In this case, in the silicon layer, single crystal silicon is epitaxially grown over the entire surface of the seed layer 21.
【００４９】上記第１，第２の実施の形態によるシリコ
ン層の製造方法では、結晶成長のシード１２を形成した
絶縁基体１１の表面側に、予め所定の膜厚のシリコン薄
膜１４を形成した後、その絶縁基体１１を低融点金属溶
融液１５中に浸漬させることで、この低融点金属溶融液
１５中にシリコン薄膜１４を溶解させ、その溶解したシ
リコンを結晶成長させて、シリコン層１６を形成するこ
とから、シリコン薄膜１４の膜厚およびその均一性とほ
ぼ同等の膜厚および均一性のシリコン層１６が得られ
る。このように、本発明の製造方法では、シリコン薄膜
１４の膜厚、その均一性を制御することにより、結晶成
長させて形成されるシリコン層１６の膜厚およびその均
一性を制御することができる。また、低融点金属溶融液
１５中に溶解されるシリコンはほとんど析出されるた
め、この低融点金属溶融液１５は繰り返し使用すること
が可能になり、無駄が少ない。In the method of manufacturing the silicon layer according to the first and second embodiments, a silicon thin film 14 having a predetermined thickness is formed in advance on the surface side of the insulating substrate 11 on which the seed 12 for crystal growth is formed. By immersing the insulating base 11 in the low-melting-point metal melt 15, the silicon thin film 14 is dissolved in the low-melting-point metal melt 15, and the dissolved silicon is crystal-grown to form the silicon layer 16. Therefore, a silicon layer 16 having a thickness and uniformity substantially equal to the thickness and uniformity of the silicon thin film 14 can be obtained. As described above, in the manufacturing method of the present invention, by controlling the film thickness of the silicon thin film 14 and its uniformity, the film thickness of the silicon layer 16 formed by crystal growth and its uniformity can be controlled. . Further, since the silicon dissolved in the low-melting-point metal melt 15 is almost precipitated, the low-melting-point metal melt 15 can be used repeatedly, and waste is reduced.
【００５０】しかも、上記シリコン層１６は、単結晶で
形成され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ
程度になり、バルクのシリコン基板と同程度の電子移動
度が得られる。なお、本明細書でいう単結晶とは、亜粒
界や転位を含む単結晶も含めていう。Further, the silicon layer 16 is formed of a single crystal and has an electron mobility of, for example, 540 cm 2 / Vs
And the same electron mobility as that of a bulk silicon substrate can be obtained. Note that a single crystal in this specification includes a single crystal including a subgrain boundary and a dislocation.
【００５１】また、スズ系金属からなる低融点金属溶融
液１５からシリコン層１６を析出形成していることか
ら、出来上がったシリコン層１６にスズ系金属のスズ、
鉛等が含有されたとしても、それらはシリコン層１６中
でキャリアにはならない。そのため、シリコン層１６は
高抵抗なものとなる。またシリコン層１６中に残留する
スズは、結晶欠陥を電気的に不活性にするため、接合リ
ークが低減され、電子移動度を高める。Further, since the silicon layer 16 is deposited and formed from the low-melting-point metal melt 15 made of tin-based metal, tin-based tin,
Even if lead or the like is contained, they do not become carriers in the silicon layer 16. Therefore, the silicon layer 16 has a high resistance. In addition, tin remaining in the silicon layer 16 electrically inactivates crystal defects, thereby reducing junction leakage and increasing electron mobility.
【００５２】また、上記シリコン薄膜１４を成膜する時
に、例えばホウ素のようなｐ型不純物を混入し、その際
に不純物濃度を所定の量に制御しておけば、上記シリコ
ン層１６は所望の濃度のｐ型シリコン層となる。一方、
例えばリン、ヒ素、アンチモン等のｎ型不純物を混入
し、その際に不純物濃度を所定の量に制御しておけば、
上記シリコン層１６は所望の濃度のｎ型シリコン層とな
る。Further, when the silicon thin film 14 is formed, a p-type impurity such as, for example, boron is mixed in and the impurity concentration is controlled to a predetermined amount. It becomes a p-type silicon layer with a concentration. on the other hand,
For example, if n-type impurities such as phosphorus, arsenic, and antimony are mixed, and the impurity concentration is controlled to a predetermined amount at that time,
The silicon layer 16 becomes an n-type silicon layer having a desired concentration.
【００５３】上記低融点金属溶融液１５には、スズ系金
属を用いることを説明したが、この低融点金属溶融液に
は、インジウム、ガリウム、スズ、ビスマス、鉛、亜
鉛、アンチモンおよびアルミニウムのうちの１種もしく
は複数種を用いることができる。It has been described that a tin-based metal is used as the low melting point metal melt 15, but the low melting point metal melt includes indium, gallium, tin, bismuth, lead, zinc, antimony and aluminum. One or more of these can be used.
【００５４】また、上記絶縁基体１１には、上記説明し
た低融点ガラスの他に、石英基板、高耐熱性ガラス基
板、ロールガラス基板、セラミックス基板、樹脂基板
（例えば前記説明したようなフッ素樹脂基板）等を用い
ることができる。Further, in addition to the above-described low melting point glass, a quartz substrate, a high heat resistant glass substrate, a roll glass substrate, a ceramic substrate, a resin substrate (for example, the above-described fluororesin substrate) ) Etc. can be used.
【００５５】次に本発明の半導体装置の製造方法に係わ
る好ましい実施の形態の詳細を図３〜図５の製造工程図
によって以下に説明する。図３〜図５では、一例とし
て、ＣＭＯＳトランジスタの製造方法を以下に説明し、
前記図１によって説明したのと同様の構成部品には同一
符号を付与する。Next, a preferred embodiment of the method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to FIGS. 3 to 5, a method of manufacturing a CMOS transistor will be described below as an example.
Components similar to those described with reference to FIG. 1 are denoted by the same reference numerals.
【００５６】図４の（１）に示すように、前記図１（シ
リコン層の形成方法に係わる第１の実施の形態）によっ
て説明したプロセスを行うことによって、絶縁基体１１
上に単結晶シリコンを析出させてシリコン層１６を形成
する。この図では、代表して、段差を結晶成長のシード
に用いた場合を示したが、前記図２（シリコン層の形成
方法に係わる第２の実施の形態）によって説明したプロ
セスを行うことによって、絶縁基体１１上に単結晶シリ
コンを析出させてシリコン層１６を形成してもよい。図
面では、塩酸等の酸を用いてシリコン層１６上に析出し
たスズ系金属（図示省略）を選択的に除去した状態を示
す。As shown in FIG. 4A, by performing the process described with reference to FIG. 1 (first embodiment relating to the method of forming a silicon layer), the insulating substrate 11 is formed.
Single crystal silicon is deposited thereon to form a silicon layer 16. In this figure, a case where a step is used as a seed for crystal growth is shown as a representative, but by performing the process described with reference to FIG. 2 (second embodiment relating to a method of forming a silicon layer), The silicon layer 16 may be formed by depositing single crystal silicon on the insulating base 11. The drawing shows a state in which a tin-based metal (not shown) deposited on the silicon layer 16 is selectively removed using an acid such as hydrochloric acid.
【００５７】その後、上記シリコン層１６に所定の処理
を施して半導体素子を形成する。以下、半導体素子とし
てＣＭＯＳトランジスタを形成する製造方法を説明す
る。Thereafter, a predetermined process is performed on the silicon layer 16 to form a semiconductor element. Hereinafter, a manufacturing method for forming a CMOS transistor as a semiconductor element will be described.
【００５８】図３の（２）に示すように、上記シリコン
層１６（１６ｎ，１６ｐ）を被覆する状態で上記絶縁基
体１１上に、ゲート絶縁膜５１を形成する。このゲート
絶縁膜５１は、例えばプラズマＣＶＤ法により、まず酸
化シリコン膜を例えば２００ｎｍの厚さに堆積した後、
次いで窒化シリコン膜を例えば５０ｎｍの厚さに堆積し
て形成した。そのときの各成膜温度は、例えば４００℃
に設定した。As shown in FIG. 3B, a gate insulating film 51 is formed on the insulating base 11 in a state of covering the silicon layer 16 (16n, 16p). The gate insulating film 51 is formed by first depositing a silicon oxide film to a thickness of, for example, 200 nm by, for example, a plasma CVD method.
Next, a silicon nitride film was deposited to a thickness of, for example, 50 nm. Each film forming temperature at that time is, for example, 400 ° C.
Set to.
【００５９】次いで図３の（３）に示すように、ゲート
絶縁膜５１上にレジスト膜５２を例えば回転塗布法によ
り形成する。そしてリソグラフィー技術により、ｐチャ
ネルＭＯＳトランジスタのチャネルを形成する領域上を
開口する開口部５３を形成してレジストマスクを形成す
る。すなわち、シリコン層１６ｎ上はレジスト膜５２に
被覆されている。その後、このレジスト膜５２をマスク
に用いて、ｐチャネルＭＯＳトランジスタのチャネルイ
オン注入をゲート絶縁膜５１を介してシリコン層１６ｐ
に行う。イオン注入条件としては、例えば、不純物にリ
ンイオン（Ｐ+）を用い、打ち込みエネルギーを例えば
５０ｋｅＶ、ドーズ量を例えば１×１０11ａｔｏｍｓ／
ｃｍ2 に設定する。その後、上記レジスト膜５２を除去
する。なお、図面ではレジスト膜５２を除去した状態を
示した。Next, as shown in FIG. 3C, a resist film 52 is formed on the gate insulating film 51 by, for example, a spin coating method. Then, an opening 53 is formed by lithography to open a region where a channel of the p-channel MOS transistor is formed, and a resist mask is formed. That is, the resist film 52 covers the silicon layer 16n. Thereafter, using this resist film 52 as a mask, channel ion implantation of the p-channel MOS transistor is performed via the gate insulating film 51 to the silicon layer 16p.
To do. As the ion implantation conditions, for example, phosphorus ions (P + ) are used as impurities, the implantation energy is, for example, 50 keV, and the dose is, for example, 1 × 10 11 atoms / s.
Set to cm 2 . After that, the resist film 52 is removed. The drawing shows a state in which the resist film 52 is removed.
【００６０】続いて図４の（４）に示すように、ゲート
絶縁膜５１上にレジスト膜５４を例えば回転塗布法によ
り形成する。そしてリソグラフィー技術により、ｎチャ
ネルＭＯＳトランジスタのチャネルを形成する領域上を
開口する開口部５５を形成してレジストマスクを形成す
る。すなわち、シリコン層１６ｐ上はレジスト膜５４に
被覆されている。その後、このレジスト膜５４をマスク
に用いて、ｐチャネルＭＯＳトランジスタのチャネルイ
オン注入をゲート絶縁膜５１を介してシリコン層１６ｎ
に行う。イオン注入条件としては、例えば、不純物にホ
ウ素イオン（Ｂ+ ）を用い、打ち込みエネルギーを例え
ば３０ｋｅＶ、ドーズ量を例えば２．７×１０11ａｔｏ
ｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５４
を除去する。なお、図面ではレジスト膜５４を除去した
状態を示した。Subsequently, as shown in FIG. 4D, a resist film 54 is formed on the gate insulating film 51 by, for example, a spin coating method. Then, an opening 55 is formed by lithography to open the region where the channel of the n-channel MOS transistor is formed, and a resist mask is formed. That is, the resist film 54 covers the silicon layer 16p. Thereafter, using this resist film 54 as a mask, channel ion implantation of the p-channel MOS transistor is performed through the gate insulating film 51 to the silicon layer 16n.
To do. As ion implantation conditions, for example, boron ions (B + ) are used as impurities, the implantation energy is, for example, 30 keV, and the dose is, for example, 2.7 × 10 11 at.
ms / cm 2 . Thereafter, the resist film 54
Is removed. Note that the drawing shows a state where the resist film 54 is removed.
【００６１】次いで図４の（５）に示すように、例えば
スパッタリングにより、上記ゲート絶縁膜５１上にゲー
ト電極膜５６を、例えばモリブデン（１５％）タンタル
（８５％）膜で、例えば５００ｎｍの厚さに形成する。Next, as shown in FIG. 4 (5), a gate electrode film 56 is formed on the gate insulating film 51 by sputtering, for example, with a molybdenum (15%) tantalum (85%) film having a thickness of, for example, 500 nm. Formed.
【００６２】その後、ゲート電極膜５６上にレジスト膜
５７を例えば回転塗布法により形成する。そしてリソグ
ラフィー技術により、ゲート電極が形成される領域上に
レジスト膜５７（５７ｐ，５７ｎ）を残す。そしてレジ
スト膜５７をマスクに用いてドライエッチング技術によ
り、ゲート電極膜５６をパターニングする。その結果、
図４の（６）に示すように、各シリコン層１６（１６
ｐ，１６ｎ）上にゲート絶縁膜５１を介してゲート電極
５８（５８ｐ，５８ｎ）を形成する。その後、上記レジ
スト膜５７を除去する。なお、図面ではレジスト膜５７
を除去した状態を示した。Thereafter, a resist film 57 is formed on the gate electrode film 56 by, for example, a spin coating method. Then, the resist film 57 (57p, 57n) is left on the region where the gate electrode is formed by lithography. Then, the gate electrode film 56 is patterned by a dry etching technique using the resist film 57 as a mask. as a result,
As shown in FIG. 4 (6), each silicon layer 16 (16
The gate electrode 58 (58p, 58n) is formed on the gate electrode (p, 16n) with the gate insulating film 51 interposed therebetween. After that, the resist film 57 is removed. In the drawing, the resist film 57 is used.
Is shown.
【００６３】次に図５の（７）に示すように、ゲート電
極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜５
９を例えば回転塗布法により形成する。そしてリソグラ
フィー技術により、ｎチャネルＭＯＳトランジスタのチ
ャネルを形成する領域上を開口する開口部６０を形成し
てレジストマスクを形成する。すなわち、シリコン層１
６ｐ上はレジスト膜５９に被覆されている。その後、こ
のレジスト膜５９およびゲート電極５８ｎをマスクに用
いて、ｎチャネルＭＯＳトランジスタのソース、ドレイ
ンイオン注入をゲート絶縁膜５１を介してシリコン層１
６ｎに行う。イオン注入条件としては、例えば、不純物
にヒ素イオン（Ａｓ+ ）を用い、打ち込みエネルギーを
例えば７０ｋｅＶ、ドーズ量を例えば５×１０15ａｔｏ
ｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５９
を除去する。なお、図面ではレジスト膜５９を除去した
状態を示した。Next, as shown in FIG. 5 (7), the resist film 5 is formed so as to cover the gate electrode 58, the gate insulating film 51 and the like.
9 is formed by, for example, a spin coating method. Then, an opening 60 is formed by lithography to open the region where the channel of the n-channel MOS transistor is formed, and a resist mask is formed. That is, the silicon layer 1
6p is covered with a resist film 59. Thereafter, using the resist film 59 and the gate electrode 58n as a mask, the source and drain ions of the n-channel MOS transistor are implanted into the silicon layer 1 via the gate insulating film 51.
6n. As the ion implantation conditions, for example, arsenic ions (As + ) are used as impurities, the implantation energy is, for example, 70 keV, and the dose is, for example, 5 × 10 15 atom.
ms / cm 2 . Thereafter, the resist film 59
Is removed. Note that the drawing shows a state in which the resist film 59 has been removed.
【００６４】次いで図５の（８）に示すように、ゲート
電極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜
６１を例えば回転塗布法により形成する。そしてリソグ
ラフィー技術により、ｐチャネルＭＯＳトランジスタの
チャネルを形成する領域上を開口する開口部６２を形成
してレジストマスクを形成する。すなわち、シリコン層
１６ｎ上はレジスト膜６１に被覆されている。その後、
このレジスト膜６１およびゲート電極５８ｐをマスクに
用いて、ｐチャネルＭＯＳトランジスタのソース、ドレ
インイオン注入をシリコン層１６ｐに行う。イオン注入
条件としては、例えば、不純物に二フッ化ホウ素イオン
（ＢＦ2 + ）を用い、打ち込みエネルギーを例えば３０
ｋｅＶ、ドーズ量を例えば１×１０15ａｔｏｍｓ／ｃｍ
2 に設定する。その後、上記レジスト膜６１を除去す
る。なお、図面ではレジスト膜６１を除去した状態を示
した。Next, as shown in FIG. 5 (8), a resist film 61 is formed by, for example, a spin coating method so as to cover the gate electrode 58, the gate insulating film 51 and the like. Then, an opening 62 is formed by lithography to open a region where a channel of the p-channel MOS transistor is formed, and a resist mask is formed. That is, the silicon film 16n is covered with the resist film 61. afterwards,
Using the resist film 61 and the gate electrode 58p as a mask, the source and drain ions of the p-channel MOS transistor are implanted into the silicon layer 16p. As the ion implantation conditions, for example, boron difluoride (BF 2 + ) is used as an impurity, and the implantation energy is set to, for example, 30.
keV and a dose amount of, for example, 1 × 10 15 atoms / cm
Set to 2 . After that, the resist film 61 is removed. The drawing shows a state in which the resist film 61 has been removed.
【００６５】その後図５の（９）に示すように、ソー
ス、ドレインの活性化アニーリングを、例えば１０００
℃、１０秒間のランプ加熱により行い、上記ゲート電極
５８ｐの一方側のシリコン層１６ｐにソース領域６２ｐ
を形成し、他方側のシリコン層１６ｐにドレイン領域６
３ｐを形成して、ｐチャネルＭＯＳトランジスタ５０ｐ
が完成する。それとともに、上記ゲート電極５８ｎの一
方側のシリコン層１６ｎにソース領域６２ｎを形成し、
他方側のシリコン層１６ｎにドレイン領域６３ｎを形成
して、ｎチャネルＭＯＳトランジスタ５０ｎが完成す
る。そしてゲート電極５８ｎ下でかつソース領域６２ｎ
とドレイン領域６３ｎとの間のシリコン層１６ｎがｎチ
ャネルＭＯＳトランジスタ５０ｎのチャネル領域にな
り、ゲート電極５８ｐ下でかつソース領域６２ｐとドレ
イン領域６３ｐとの間のシリコン層１６ｐがｐチャネル
ＭＯＳトランジスタ５０ｐのチャネル領域になる。この
ようにして、ＣＭＯＳトランジスタ５０が完成する。Thereafter, as shown in FIG. 5 (9), activation annealing of the source and the drain is performed, for example, for 1000 times.
At a temperature of 10 ° C. for 10 seconds to form a source region 62p on the silicon layer 16p on one side of the gate electrode 58p.
Is formed, and the drain region 6 is formed in the silicon layer 16p on the other side.
3p to form a p-channel MOS transistor 50p
Is completed. At the same time, a source region 62n is formed in the silicon layer 16n on one side of the gate electrode 58n,
Drain region 63n is formed in silicon layer 16n on the other side, and n-channel MOS transistor 50n is completed. Then, under the gate electrode 58n and the source region 62n
The silicon layer 16n between the gate region and the drain region 63n becomes the channel region of the n-channel MOS transistor 50n, and the silicon layer 16p below the gate electrode 58p and between the source region 62p and the drain region 63p is It becomes a channel area. Thus, the CMOS transistor 50 is completed.
【００６６】その後、図示はしないが、例えばＣＶＤ法
により、上記ｎチャネルＭＯＳトランジスタ５０ｎ、ｐ
チャネルＭＯＳトランジスタ５０ｐ等を覆う状態に、酸
化シリコン膜を例えば２００ｎｍの厚さに成膜し、さら
にリンシリケートガラス（ＰＳＧ）膜を例えば５００ｎ
ｍの厚さに成膜して、層間絶縁膜を形成する。上記ＰＳ
Ｇ膜はリン濃度の例えば３．５ｗ％〜４．０ｗ％として
形成される。Thereafter, although not shown, the n-channel MOS transistors 50n, p
A silicon oxide film is formed to a thickness of, for example, 200 nm so as to cover the channel MOS transistor 50p and the like, and a phosphor silicate glass (PSG) film is formed to a thickness of, for example, 500 n.
m to form an interlayer insulating film. PS
The G film is formed at a phosphorus concentration of, for example, 3.5 w% to 4.0 w%.
【００６７】次いで層間絶縁膜上にレジスト膜を例えば
回転塗布法により成膜した後、リソグラフィー技術によ
り、電極を形成する所定の領域上に開口部を形成してレ
ジストマスクを形成する。その後、このレジスト膜をマ
スクに用いて、層間絶縁膜をエッチングし、接続孔を形
成する。そして上記レジストマスクを除去した後、例え
ばスパッタリングにより、上記接続孔の内部を含む上記
層間絶縁膜上に電極膜を例えばアルミニウム−シリコン
を例えば１．０μｍの厚さに堆積して形成する。このス
パッタリング時の基板温度は例えば１５０℃に設定し
た。Next, after a resist film is formed on the interlayer insulating film by, for example, a spin coating method, an opening is formed in a predetermined region where an electrode is to be formed by a lithography technique to form a resist mask. Thereafter, using the resist film as a mask, the interlayer insulating film is etched to form a connection hole. After removing the resist mask, an electrode film is formed by depositing, for example, aluminum-silicon to a thickness of, for example, 1.0 μm on the interlayer insulating film including the inside of the connection hole by, for example, sputtering. The substrate temperature during this sputtering was set to, for example, 150 ° C.
【００６８】その後、上記電極膜上にレジスト膜を例え
ば回転塗布法により成膜した後、リソグラフィー技術に
より、上記レジスト膜をパターニングして、電極を形成
する所定の領域上にレジスト膜を残す。そしてこのレジ
スト膜をマスクに用いて、電極膜をエッチングし、電極
および配線を形成する。その後上記レジストマスクを除
去する。Thereafter, a resist film is formed on the electrode film by, for example, a spin coating method, and then the resist film is patterned by a lithography technique to leave a resist film on a predetermined region where an electrode is to be formed. Then, using this resist film as a mask, the electrode film is etched to form electrodes and wiring. Thereafter, the resist mask is removed.
【００６９】上記第１の実施の形態による半導体装置の
製造方法では、上記説明したシリコン層の製造方法を用
いて絶縁基体１１上にシリコン層１６を形成しているこ
とから、絶縁基体１１に低融点ガラスを用いて、その上
に上記説明した特性のシリコン層１６を得ることができ
る。そして、そのシリコン層１６に所定の処理を施して
半導体素子としてＣＭＯＳトランジスタのｎチャネルＭ
ＯＳトランジスタ５０ｎとｐチャネルＭＯＳトランジス
タ５０ｐとを形成してＣＭＯＳトランジスタ５０が完成
されることから、そのＣＭＯＳトランジスタ５０は、バ
ルクのシリコン基板に形成したのと同様の高性能な特性
が得られる。すなわち、上記ｎチャネルＭＯＳトランジ
スタ５０ｎとｐチャネルＭＯＳトランジスタ５０ｐと
は、高速動作、大電流密度のトランジスタとなる。In the method of manufacturing a semiconductor device according to the first embodiment, since the silicon layer 16 is formed on the insulating substrate 11 by using the above-described method of manufacturing a silicon layer, Using the melting point glass, the silicon layer 16 having the above-described characteristics can be obtained thereon. Then, the silicon layer 16 is subjected to a predetermined process to form an n-channel M
Since the CMOS transistor 50 is completed by forming the OS transistor 50n and the p-channel MOS transistor 50p, the CMOS transistor 50 has the same high-performance characteristics as those formed on a bulk silicon substrate. That is, the n-channel MOS transistor 50n and the p-channel MOS transistor 50p are high-speed operation and large current density transistors.
【００７０】上記説明では、ＣＭＯＳトランジスタを説
明したが、上記シリコン層１６には、高速で大電流密度
のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュ
アルゲート型ＴＦＴ、エレクトロルミネッセンス素子、
電界放出型表示素子用トランジスタ、ダイオード、容
量、抵抗、光電池（太陽電池）、発光素子、受光素子等
の半導体素子を形成することも可能である。In the above description, the CMOS transistor has been described. However, the silicon layer 16 is provided with a high-speed, large-current-density top-gate TFT, bottom-gate TFT, dual-gate TFT, electroluminescent element,
It is also possible to form a semiconductor element such as a transistor for a field emission display element, a diode, a capacitor, a resistor, a photocell (solar cell), a light-emitting element, a light-receiving element, or the like.
【００７１】上記各実施の形態で説明した各種数値は、
一例であってその値に限定されるものではなく、適宜変
更することが可能である。The various numerical values described in the above embodiments are
This is an example, and is not limited to the value, and can be appropriately changed.
【００７２】[0072]
【発明の効果】以上、説明したように本発明のシリコン
層の製造方法によれば、結晶成長のシードを形成した絶
縁基体の表面側に、予め所定の膜厚のシリコン薄膜を形
成した後、その絶縁基体を低融点金属溶融液中に浸漬さ
せることで、この低融点金属溶融液中にシリコン薄膜を
溶解させ、その溶解したシリコンを結晶成長させて、シ
リコン層を形成するので、シリコン薄膜の膜厚およびそ
の均一性とほぼ同等の膜厚および均一性のシリコン層を
形成することができる。すなわち、シリコン薄膜の膜
厚、その均一性を制御することにより、結晶成長させて
形成されるシリコン層の膜厚およびその均一性を制御す
ることができる。また、低融点金属溶融液中に溶解され
るシリコンはほとんど析出されるため、この低融点金属
溶融液は繰り返し使用することが可能になり、無駄がな
い。As described above, according to the method of manufacturing a silicon layer of the present invention, a silicon thin film having a predetermined thickness is formed in advance on the surface side of an insulating substrate on which a seed for crystal growth is formed. By immersing the insulating substrate in the low-melting-point metal melt, the silicon thin film is dissolved in the low-melting-point metal melt, and the dissolved silicon is crystal-grown to form a silicon layer. A silicon layer having a thickness and uniformity substantially equal to the film thickness and its uniformity can be formed. That is, by controlling the thickness of the silicon thin film and its uniformity, the thickness of the silicon layer formed by crystal growth and its uniformity can be controlled. In addition, since the silicon dissolved in the low-melting-point metal melt is almost precipitated, the low-melting-point metal melt can be used repeatedly, and there is no waste.
【００７３】しかも、本発明の製造方法により形成され
たシリコン層は、単結晶で形成され、その電子移動度は
例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルクのシリコ
ン基板と同程度の電子移動度を得ることができる。Further, the silicon layer formed by the manufacturing method of the present invention is formed of a single crystal, and has an electron mobility of, for example, about 540 cm 2 / Vs, and has an electron mobility similar to that of a bulk silicon substrate. Obtainable.
【００７４】本発明の半導体装置の形成方法によれば、
本発明のシリコン層の製造方法を用いて絶縁基体上にシ
リコン層を形成しているので、絶縁基体上に上記効果を
もたらすシリコン層が得られる。そして、そのシリコン
層の少なくとも一部を用いて半導体素子を形成するの
で、その半導体素子は、バルクのシリコン基板に形成し
たのと同様に高性能な特性が得られる。例えばシリコン
層にチャネル領域、ソース領域、ドレイン領域を形成し
た絶縁ゲート型電界効果トランジスタは、高速動作、大
電流密度のトランジスタとなる。このように、シリコン
層には、高速で大電流密度のトップゲート型ＴＦＴ、ボ
トムゲート型ＴＦＴ、デュアルゲート型ＴＦＴ、エレク
トロルミネッセンス素子、電界放出型表示素子用トラン
ジスタ、ダイオード、容量、抵抗、光電池（太陽電
池）、発光素子、受光素子等の半導体素子を形成するこ
とが可能になる。According to the method for forming a semiconductor device of the present invention,
Since the silicon layer is formed on the insulating substrate by using the method for manufacturing a silicon layer according to the present invention, a silicon layer having the above-mentioned effect can be obtained on the insulating substrate. Then, since a semiconductor element is formed using at least a part of the silicon layer, the semiconductor element has high-performance characteristics similar to those formed on a bulk silicon substrate. For example, an insulated gate field effect transistor in which a channel region, a source region, and a drain region are formed in a silicon layer is a high-speed transistor with a high current density. As described above, the silicon layer includes a high-speed, large-current-density top-gate TFT, bottom-gate TFT, dual-gate TFT, electroluminescence element, transistor for field-emission display element, diode, capacitance, resistance, photovoltaic cell ( It is possible to form semiconductor elements such as a solar cell, a light emitting element, and a light receiving element.
【図１】本発明のシリコン層の製造方法に係わる第１の
実施の形態を示す製造工程図である。FIG. 1 is a manufacturing process diagram showing a first embodiment according to a method for manufacturing a silicon layer of the present invention.
【図２】本発明のシリコン層の製造方法に係わる第２の
実施の形態を示す製造工程図である。FIG. 2 is a manufacturing process diagram showing a second embodiment of the method for manufacturing a silicon layer according to the present invention.
【図３】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図である。FIG. 3 is a manufacturing process diagram showing an embodiment relating to a method for manufacturing a semiconductor device of the present invention.
【図４】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図（続き）である。FIG. 4 is a manufacturing step diagram (continued) showing an embodiment of the method for manufacturing a semiconductor device of the present invention.
【図５】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図（続き）である。FIG. 5 is a manufacturing step diagram (continued) showing the embodiment of the method for manufacturing a semiconductor device of the present invention.
【図６】シリコン−スズの状態図である。FIG. 6 is a phase diagram of silicon-tin.
【図７】スズに対するシリコンの溶解度曲線を示す図で
ある。FIG. 7 is a diagram showing a solubility curve of silicon in tin.
１１…絶縁基体、１２…結晶成長のシード、１４…シリ
コン薄膜、１５…低融点金属溶融液、１６…シリコン層DESCRIPTION OF SYMBOLS 11 ... Insulating base, 12 ... Crystal growth seed, 14 ... Silicon thin film, 15 ... Low melting metal melt, 16 ... Silicon layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢木 肇 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 佐藤 勇一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4G077 AA03 AB07 BA04 CC04 EA01 EA04 ED06 EH07 5F053 AA03 AA25 AA26 AA47 DD01 FF01 GG01 GG02 HH05 JJ01 JJ03 KK03 LL10 PP02 PP11 PP12 PP13 RR01 RR03 RR13 5F110 AA30 BB04 CC02 DD04 DD12 DD24 EE04 EE44 FF02 FF03 FF09 FF30 GG02 GG12 GG13 GG15 GG32 GG34 GG41 GG52 HJ01 HJ04 HJ13 HL03 HL06 NN02 NN25 PP31 PP36 QQ11 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Hajime Yagi 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Yuichi Sato 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo F-term in Sony Corporation (reference) 4G077 AA03 AB07 BA04 CC04 EA01 EA04 ED06 EH07 5F053 AA03 AA25 AA26 AA47 DD01 FF01 GG01 GG02 HH05 JJ01 JJ03 KK03 LL10 PP02 PP11 PP12 PP13 RR01 RR03 ARR04 RR03 ARR04 RR03 ARR04 RR03 FF03 FF09 FF30 GG02 GG12 GG13 GG15 GG32 GG34 GG41 GG52 HJ01 HJ04 HJ13 HL03 HL06 NN02 NN25 PP31 PP36 QQ11
Claims (14)
形成する工程と、 前記絶縁基体の表面側に所定の膜厚の非晶質シリコンも
しくは多結晶シリコンからなるシリコン薄膜を形成する
工程と、 低融点金属溶融液中に前記絶縁基体を浸漬させて前記シ
リコン薄膜を前記低融点金属溶融液中に溶解させた後、
冷却処理により、前記結晶成長のシードを起点にして前
記低融点金属溶融液中に溶解したシリコンを結晶成長さ
せ、前記絶縁基体の表面側にシリコン層を形成する工程
とを備えたことを特徴とするシリコン層の製造方法。A step of forming a seed for crystal growth on the surface side of the insulating substrate; and a step of forming a silicon thin film of amorphous silicon or polycrystalline silicon having a predetermined thickness on the surface side of the insulating substrate. After immersing the insulating substrate in a low melting metal melt and dissolving the silicon thin film in the low melting metal melt,
Cooling, crystal growing silicon dissolved in the low-melting-point metal melt from a seed of the crystal growth as a starting point, and forming a silicon layer on the surface side of the insulating substrate. Method for manufacturing a silicon layer.
前記結晶成長のシードとすることを特徴とする請求項１
記載のシリコン層の製造方法。2. The method according to claim 1, wherein a step is formed on a surface side of the insulating base to serve as a seed for the crystal growth.
A method for producing a silicon layer according to the above.
子整合性を有するような物質からなるシード層を形成し
て前記結晶成長のシードとすることを特徴とする請求項
１記載のシリコン層の製造方法。3. The silicon layer according to claim 1, wherein a seed layer made of a material having lattice matching with silicon is formed on a surface side of the insulating base to serve as a seed for the crystal growth. Manufacturing method.
もしくはｎ型不純物を混入して導電型および不純物濃度
を制御することを特徴とする請求項２記載のシリコン層
の製造方法。4. The method of manufacturing a silicon layer according to claim 2, wherein a p-type impurity or an n-type impurity is mixed during the formation of the silicon thin film to control the conductivity type and the impurity concentration.
もしくはｎ型不純物を混入して導電型および不純物濃度
を制御することを特徴とする請求項３記載のシリコン層
の製造方法。5. The method of manufacturing a silicon layer according to claim 3, wherein a p-type impurity or an n-type impurity is mixed during the formation of the silicon thin film to control the conductivity type and the impurity concentration.
雰囲気、水素と不活性なガスとの混合雰囲気もしくは不
活性なガス雰囲気とし、 前記低融点金属溶融液は絶縁基体の最高使用温度以下の
温度に保持されていることを特徴とする請求項２記載の
シリコン層の製造方法。6. An atmosphere on the low-melting metal melt is a hydrogen atmosphere, a mixed atmosphere of hydrogen and an inert gas, or an inert gas atmosphere, and the low-melting metal melt is at most a maximum operating temperature of an insulating substrate. 3. The method for producing a silicon layer according to claim 2, wherein the temperature is maintained at a temperature of:
雰囲気、水素と不活性なガスとの混合雰囲気もしくは不
活性なガス雰囲気とし、 前記低融点金属溶融液は絶縁基体の最高使用温度以下の
温度に保持されていることを特徴とする請求項３記載の
シリコン層の製造方法。7. An atmosphere on the low melting point metal melt is a hydrogen atmosphere, a mixed atmosphere of hydrogen and an inert gas or an inert gas atmosphere, and the low melting point metal melt is not more than a maximum operating temperature of an insulating substrate. 4. The method for producing a silicon layer according to claim 3, wherein the temperature is maintained at a temperature of:
形成する工程と、 前記絶縁基体の表面側に所定の膜厚の非晶質シリコンも
しくは多結晶シリコンからなるシリコン薄膜を形成する
工程と、 低融点金属溶融液中に前記絶縁基体を浸漬させて前記シ
リコン薄膜を前記低融点金属溶融液中に溶解させた後、
冷却処理により、前記結晶成長のシードを起点にして前
記低融点金属溶融液中に溶解したシリコンを結晶成長さ
せ、前記絶縁基体の表面側にシリコン層を形成する工程
と前記シリコン層上に析出した金属を除去する工程と、 前記シリコン層に所定の処理を施して半導体素子を形成
する工程とを備えたことを特徴とする半導体装置の製造
方法。8. A step of forming a seed for crystal growth on the surface side of the insulating substrate, and a step of forming a silicon thin film of amorphous silicon or polycrystalline silicon having a predetermined thickness on the surface side of the insulating substrate. After immersing the insulating substrate in a low melting metal melt to dissolve the silicon thin film in the low melting metal melt,
A step of forming a crystal of silicon dissolved in the low-melting-point metal melt from a seed of the crystal growth by cooling, forming a silicon layer on the surface side of the insulating base, and depositing the silicon on the silicon layer. A method for manufacturing a semiconductor device, comprising: a step of removing a metal; and a step of performing a predetermined process on the silicon layer to form a semiconductor element.
前記結晶成長のシードとすることを特徴とする請求項８
記載の半導体装置の製造方法。9. A seed for the crystal growth by forming a step on the surface side of the insulating base.
The manufacturing method of the semiconductor device described in the above.
格子整合性を有するような物質からなるシード層を形成
して前記結晶成長のシードとすることを特徴とする請求
項８記載の半導体装置の製造方法。10. The semiconductor device according to claim 8, wherein a seed layer made of a substance having lattice matching with silicon is formed on a surface side of said insulating base to serve as a seed for said crystal growth. Manufacturing method.
物もしくはｎ型不純物を混入して導電型および不純物濃
度を制御することを特徴とする請求項９記載の半導体装
置の製造方法。11. The method according to claim 9, wherein a p-type impurity or an n-type impurity is mixed during the formation of the silicon thin film to control the conductivity type and the impurity concentration.
物もしくはｎ型不純物を混入して導電型および不純物濃
度を制御することを特徴とする請求項１０記載の半導体
装置の製造方法。12. The method of manufacturing a semiconductor device according to claim 10, wherein a p-type impurity or an n-type impurity is mixed during the formation of the silicon thin film to control the conductivity type and the impurity concentration.
り、 前記低融点金属溶融液上の雰囲気は水素雰囲気、水素と
不活性なガスとの混合雰囲気もしくは不活性なガス雰囲
気からなり、 前記低融点金属溶融液は絶縁基体の最高使用温度以下の
温度に保持されていることを特徴とする請求項９記載の
半導体装置の製造方法。13. The method according to claim 1, wherein the insulating base is made of a low-melting glass, and the atmosphere over the low-melting metal melt is a hydrogen atmosphere, a mixed atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. The method according to claim 9, wherein the metal melt is maintained at a temperature equal to or lower than a maximum use temperature of the insulating base.
り、 前記低融点金属溶融液上の雰囲気は水素雰囲気、水素と
不活性なガスとの混合雰囲気もしくは不活性なガス雰囲
気からなり、 前記低融点金属溶融液は絶縁基体の最高使用温度以下の
温度に保持されていることを特徴とする請求項２記載の
半導体装置の製造方法。14. The insulating base is made of a low-melting glass, and the atmosphere on the low-melting metal melt is a hydrogen atmosphere, a mixed atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. 3. The method according to claim 2, wherein the molten metal is kept at a temperature equal to or lower than a maximum use temperature of the insulating substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30492798A JP4178619B2 (en) | 1998-10-27 | 1998-10-27 | Silicon layer manufacturing method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30492798A JP4178619B2 (en) | 1998-10-27 | 1998-10-27 | Silicon layer manufacturing method and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133808A true JP2000133808A (en) | 2000-05-12 |
| JP4178619B2 JP4178619B2 (en) | 2008-11-12 |
Family
ID=17938995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30492798A Expired - Fee Related JP4178619B2 (en) | 1998-10-27 | 1998-10-27 | Silicon layer manufacturing method and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4178619B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010511584A (en) * | 2006-12-08 | 2010-04-15 | リュミログ | Method for producing nitride single crystal by epitaxial growth on substrate so that crystal does not grow on edge of substrate |
| KR101455290B1 (en) | 2012-01-31 | 2014-11-03 | 전북대학교산학협력단 | Method for manufacturing silicon film for solar devices using plasma spray and annealing process |
| CN105177706A (en) * | 2015-08-17 | 2015-12-23 | 南京大学 | Method for preparing high-quality flexible monocrystal silicon nanowire |
-
1998
- 1998-10-27 JP JP30492798A patent/JP4178619B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010511584A (en) * | 2006-12-08 | 2010-04-15 | リュミログ | Method for producing nitride single crystal by epitaxial growth on substrate so that crystal does not grow on edge of substrate |
| US8557042B2 (en) | 2006-12-08 | 2013-10-15 | Saint-Gobain Cristaux Et Detecteurs | Method for manufacturing a single crystal of nitride by epitaxial growth on a substrate preventing growth on the edges of the substrate |
| KR101455290B1 (en) | 2012-01-31 | 2014-11-03 | 전북대학교산학협력단 | Method for manufacturing silicon film for solar devices using plasma spray and annealing process |
| CN105177706A (en) * | 2015-08-17 | 2015-12-23 | 南京大学 | Method for preparing high-quality flexible monocrystal silicon nanowire |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4178619B2 (en) | 2008-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5605846A (en) | Method for manufacturing semiconductor device | |
| KR100785020B1 (en) | Bottom gate thin film transistor and method of manufacturing thereof | |
| JP4750400B2 (en) | Method for providing a hierarchical structure of activated impurities in a semiconductor substrate | |
| US20080233718A1 (en) | Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JP4178619B2 (en) | Silicon layer manufacturing method and semiconductor device manufacturing method | |
| JP3994299B2 (en) | Manufacturing method of semiconductor device | |
| JPH0691109B2 (en) | Method for manufacturing field effect transistor | |
| JP2000021782A (en) | Method of forming single crystal silicon layer and manufacture of semiconductor device | |
| KR100317639B1 (en) | Thin film transistor, liquid crystal display device and the method of fabricating the same | |
| JPH11283922A (en) | Manufacture of semiconductor device and the semiconductor device | |
| JP3981782B2 (en) | Manufacturing method of semiconductor device | |
| JP2000183352A (en) | Substrate having silicon layer and its manufacture, and semiconductor device and its manufacture | |
| JP2000133592A (en) | Manufacture of silicon layer and semiconductor device | |
| JP3978874B2 (en) | Manufacturing method of semiconductor device | |
| JP2000228368A (en) | Manufacture of substrate and manufacture of semiconductor device | |
| JP3978873B2 (en) | Manufacturing method of semiconductor device | |
| JP2000133603A (en) | Manufacture of silicon layer and semiconductor device | |
| JP4200530B2 (en) | Thin film transistor manufacturing method | |
| KR100317636B1 (en) | A thin film transister, Semiconduct layer of a thin film transister and fabricating the same | |
| JPH11251241A (en) | Manufacture of crystalline silicon layer, manufacture of solar battery, and manufacture of thin-film transistor | |
| JP4174886B2 (en) | Method for manufacturing polycrystalline silicon layer and method for manufacturing semiconductor device | |
| JP2000133604A (en) | Manufacture of silicon layer, semiconductor device and manufacture thereof | |
| KR19990086871A (en) | Method of manufacturing thin film transistor | |
| JP2000208427A (en) | Light receiving element and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |