JP2000132503A

JP2000132503A - データ転送装置

Info

Publication number: JP2000132503A
Application number: JP10302889A
Authority: JP
Inventors: Kazuya Tanaka; 和也田中
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1998-10-23
Filing date: 1998-10-23
Publication date: 2000-05-12

Abstract

(57)【要約】【課題】バスを介してデータ転送を行う装置であっ
て、高速かつ効率的なデータ転送可能な装置を提供す
る。【解決手段】バスを介してデータ転送を行うデータ転
送装置であって、バスマスタとなるイニシエータ（例え
ば、プロセッサＩ／Ｆコントローラ３１０）と、前記イ
ニシエータからコマンドを受信するターゲット（例え
ば、ＳＤＲＡＭコントローラ３２８）と、前記ターゲッ
トに属し、かつ前記コマンドを保持する複数の受信バッ
ファ（例えば、受信バッファ３２０、３２２及び３２
４）とを備えることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセッサ、記憶
装置、画面表示装置、Ｉ／Ｏ装置等からなるコンピュー
タシステムにおいて、高速・効率的なデータ転送を行う
ためのデータ転送装置に関する。

【０００２】

【従来の技術】図５は、代表的なコンピュータシステム
の構成を示すブロック図である。同図に示すように、プ
ロセッサ１０は、システムコントローラ１２を介して、
ＳＲＡＭ２２、フラッシュメモリ２４、ＲＯＭ２６、Ｖ
ＲＡＭ３０、ＳＤＲＡＭ４０等の記憶装置、ディスプレ
イ３２等の画面表示装置に接続される。さらに、同シス
テムは、ペリフェラルコントローラ１４、ＰＣＭＣＩＡ
５２、シリアルＲＯＭ５４、ローカルＩ／Ｏバス５６、
シリアルインターフェース５８及び６４、ネットワーク
インターフェースカード６０、Ｉ／Ｏインターフェース
６２、キーボード６６、フロッピィーディスク６８、ハ
ードディスク７０、パラレルインターフェース７２等に
より構成される。

【０００３】図６は、図５のシステムコントローラの構
成の一例を示すブロック図である。同図に示すように、
システムコントローラ１２は、プロセッサＩ／Ｆ（イン
タフェース）ポート２１０、ＳＤＲＡＭＩ／Ｆポート
２２０、ＲＯＭＩ／Ｆポート２３０、グラフィックス
Ｉ／Ｆポート２４０、Ｉ／Ｏポート２５０を備え、さら
に、ＤＭＡコントローラ２６０、割り込みコントローラ
２７０、タイマカウンタ２８０、シリアルコントローラ
２９０を備える。

【０００４】従来、ＶＭＥ(Versa Module Europe)バ
ス、ＰＣＩ(Peripheral Components Interconnect)バ
ス、ＩＳＡ(Industry Standard Architecture)バス及び
その他のローカルバスでは、１つのデバイスが、そのバ
スを占有して（つまり、バスマスタとなり）データを転
送する。これらのバス上のイニシエータ（他の機器に対
して命令を発行するもの）、ターゲット（イニシエータ
から制御されるもの）にはプロセッサ、メモリ（記憶装
置）、画面表示装置、Ｉ／Ｏ装置などが接続されて、コ
ンピュータシステムが構成される。これらバスでは、同
時に２つ以上のデバイスがバスの占有を要求する場合が
ある。その場合、調停回路等によりバスの使用権を確定
する。そして、使用権をもったデバイスがその瞬間にそ
のバスを占有し（つまり、バスマスタとなり）、データ
転送を行う。

【０００５】特に、ＰＣＩバスではバスブリッジアーキ
テクチャを保有し、ブリッジにより切り離されている別
々のバス上であれば、コンカレントなデータ転送を実行
することが可能である。しかし、通常、上述のバスでは
データ転送において、ある瞬間に１つのデバイスのみが
バスを占有し、その他のデバイスは待たされることにな
る。

【０００６】図７は、従来のシステムコントローラ内に
おけるデータの流れの一例を示すブロック図である。プ
ロセッサＩ／Ｆコントローラ２１２及びＤＭＡコントロ
ーラ２６０は、イニシエータ機能のみを有する。また、
ＳＤＲＡＭコントローラ２２４、ＲＯＭコントローラ２
３４及びグラフィックスポート２４４は、ターゲット機
能のみを有する。Ｉ／Ｏコントローラ２５４は、イニシ
エータ機能とターゲット機能の両方を有する。

【０００７】同図に示すように、ＳＤＲＡＭコントロー
ラ２２４、ＲＯＭコントローラ２３４、グラフィックス
ポート２４４及びＩ／Ｏコントローラ２５４は、それぞ
れ受信バッファ２２２、２３２、２４２及び２５２を有
する。そして、各バッファ２２２、２３２又は２５２
は、各コントローラ２２４、２３４又は２５４に送信さ
れたコマンド、データ等を保持する。バッファ２４２
は、グラフィックスポート２４４に送信されたコマン
ド、データ等を保持する。

【０００８】

【発明が解決しようとする課題】しかしながら、以上の
ような従来技術には、次のような不都合がある。

【０００９】（１）２つ以上のイニシエータからの要
求により、バス上のターゲットへデータを転送すると
き、イニシエータ側でのバスの使用権のハンドシェーク
により、バスマスタデバイスを決定する。このとき、使
用権を獲得できなかったイニシエータは、使用権を獲得
したイニシエータ（つまり、バスマスタ）がデータ転送
を完了するまで、待たされることになる。つまり、バス
の使用権を獲得できなかったイニシエータは、次の処理
（データ転送）を行うことができず、実行時間（バスト
ランザクション）が増大する。

【００１０】（２）システム上でダイレクトメモリア
クセス転送（ＤＭＡ転送）を行っている最中では、プロ
セッサはバスを所有できず、その瞬間アクセスを待たさ
れることになる。これでは、近年のＲＩＳＣ(Reduced I
nstruction Set Computer)プロセッサの機能を効率よく
働かせることはできない。

【００１１】（３）マルチタスク、マルチスレッド、
マルチプロセスに代表される並列実行プログラムやデー
タを共有するようなシステムにおいて、このようなシス
テムの能力の向上を図るために、バストランザクション
短縮やコンカレントデータ転送が要求されるが、ＩＳＡ
バス、ＶＭＥバス等では不向きである。また、ＰＣＩバ
スではこれらの要求は多少満たされるが、データを共有
するシステムを構築する上では効率のよい転送はできな
い。また、２箇所以上のデバイスからのバースト転送等
の高速データ転送を行う場合に、その分散比率を適時最
適化することができない。

【００１２】本発明は、以上の点に着目してなされたも
のであり、その目的はプロセッサ、画面表示装置、メモ
リ（記憶装置）、Ｉ／Ｏ装置等の複数の装置を使用する
システムのパファーマンスを向上させるための手段とし
て、バスのデータ転送を高速に実行できるデータ転送装
置を提供することである。

【００１３】また、高速にデータ転送を行うだけでな
く、第１のイニシエータが送信したデータの全てを第１
のターゲットが処理し終わる前に、第１のイニシエータ
がバスを開放し、第１のイニシエータが第２のターゲッ
トへ新たなデータ転送を開始することや、第２のイニシ
エータが新たなバスマスターとなって新たなデータ転送
を開始すること等が可能なデータ転送装置を提供するこ
とである。

【００１４】

【課題を解決するための手段】前記目的を達成するため
に、請求項１の発明は、バスを介してデータ転送を行う
データ転送装置であって、バスマスタとなるイニシエー
タと、前記イニシエータからコマンドを受信するターゲ
ットと、前記ターゲットに属しかつ前記コマンドを保持
する複数の受信バッファと、を備えることを特徴とす
る。

【００１５】前記の受信バッファとしては、（１）プロ
セッサインタフェースポートからメモリインタフェース
ポートにデータ転送される際に、ライトコマンドをデコ
ードでき、受信データを保持できるメモリインタフェー
スポートのバッファ、（２）プロセッサインタフェース
ポートから画面表示装置インタフェースポートにデータ
転送される際に、ライトコマンドをデコードでき、受信
データを保持できる画面表示装置インタフェースポート
のバッファ、（３）プロセッサインタフェースポートか
らＩ／Ｏ装置インタフェースポートにデータ転送される
際に、ライトコマンドをデコードでき、受信データを保
持できるＩ／Ｏ装置インタフェースポートのバッファ、
（４）メモリインタフェースポートから別のメモリイン
タフェースポートにデータ転送される際に、ライトコマ
ンドをデコードでき、受信データを保持できるメモリイ
ンタフェースポートのバッファ、（５）メモリインタフ
ェースポートから画面表示装置インタフェースポートに
データ転送される際に、ライトコマンドをデコードで
き、受信データを保持できる画面表示装置インタフェー
スポートのバッファ、（６）メモリインタフェースポー
トからＩ／Ｏ装置インタフェースポートにデータ転送さ
れる際に、ライトコマンドをデコードでき、受信データ
を保持できるＩ／Ｏ装置インタフェースポートのバッフ
ァ、（７）画面表示装置インタフェースポートからメモ
リインタフェースポートにデータ転送される際に、ライ
トコマンドをデコードでき、受信データを保持できるメ
モリインタフェースポートのバッファ、（８）画面表示
装置インタフェースポートからＩ／Ｏ装置インタフェー
スポートにデータ転送される際に、ライトコマンドをデ
コードでき、受信データを保持できるＩ／Ｏ装置インタ
フェースポートのバッファ、（９）Ｉ／Ｏ装置インタフ
ェースポートからメモリインタフェースポートにデータ
転送される際に、ライトコマンドをデコードでき、受信
データを保持できるメモリインタフェースポートのバッ
ファ、（１０）Ｉ／Ｏ装置インタフェースポートから画
面表示装置インタフェースポートにデータ転送される際
に、ライトコマンドをデコードでき、受信データを保持
できる画面表示装置インタフェースポートのバッファ、
等が例示される。

【００１６】また、受信バッファは、イニシエータのポ
ート毎に設けることが好ましいが、プロセッサのポート
用として一つ、プロセッサ以外の複数のイニシエータの
ポート用としてもう一つというように必ずしもイニシエ
ータのポート毎でなくても良い。

【００１７】請求項２の発明は、バスを介してデータ転
送を行うデータ転送装置であって、バスマスタとなるイ
ニシエータと、前記イニシエータへデータを送信するタ
ーゲットと、前記ターゲットに属しかつ前記データを保
持する複数の送信バッファと、を備えることを特徴とす
る。

【００１８】前記送信バッファとしては、（１）プロセ
ッサインタフェースポートからメモリインタフェースポ
ートにデータ転送される際に、デコードしたリードコマ
ンドに対応する送信データを保持できるプロセッサイン
タフェースポートの送信バッファ、（２）プロセッサイ
ンタフェースポートから画面表示装置インタフェースポ
ートにデータ転送される際に、デコードしたリードコマ
ンドに対応する送信データを保持できるプロセッサイン
タフェースポートの送信バッファ、（３）プロセッサイ
ンタフェースポートからＩ／Ｏ装置インタフェースポー
トにデータ転送される際に、デコードしたリードコマン
ドに対応する送信データを保持できるプロセッサインタ
フェースポートの送信バッファ、（４）第１のメモリイ
ンタフェースポートから第２のメモリインタフェースポ
ートにデータ転送される際に、デコードしたリードコマ
ンドに対応する送信データを保持できる第１のメモリイ
ンタフェースポートの送信バッファ、（５）メモリイン
タフェースポートから画面表示装置インタフェースポー
トにデータ転送される際に、デコードしたリードコマン
ドに対応する送信データを保持できるメモリインタフェ
ースポートの送信バッファ、（６）メモリインタフェー
スポートからＩ／Ｏ装置インタフェースポートにデータ
転送される際に、デコードしたリードコマンドに対応す
る送信データを保持できるメモリインタフェースポート
の送信バッファ、（７）画面表示装置インタフェースポ
ートからメモリインタフェースポートにデータ転送され
る際に、デコードしたリードコマンドに対応する送信デ
ータを保持できる画面表示装置インタフェースポートの
送信バッファ、（８）画面表示装置インタフェースポー
トからＩ／Ｏ装置インタフェースポートにデータ転送さ
れる際に、デコードしたリードコマンドに対応する送信
データを保持できる画面表示装置インタフェースポート
の送信バッファ、（９）Ｉ／Ｏ装置インタフェースポー
トからメモリインタフェースポートにデータ転送される
際に、デコードしたリードコマンドに対応する送信デー
タを保持できるＩ／Ｏ装置インタフェースポートの送信
バッファ、（１０）Ｉ／Ｏ装置インタフェースポートか
ら画面表示装置インタフェースポートにデータ転送され
る際に、デコードしたリードコマンドに対応する送信デ
ータを保持できるＩ／Ｏ装置インタフェースポートの送
信バッファ、等が例示される。

【００１９】また、送信バッファは、イニシエータのポ
ート毎に設けることが好ましいが、プロセッサのポート
用として一つ、プロセッサ以外の複数のイニシエータの
ポート用としてもう一つというように必ずしもイニシエ
ータのポート毎でなくても良い。

【００２０】請求項３の発明は、請求項１の発明におい
て、複数の前記受信バッファが同一の前記ターゲットへ
データを転送する際に、前記受信バッファ間におけるデ
ータ処理の優先順位を決定するための調停回路を備えた
ことを特徴とする。

【００２１】複数のイニシエータが発行した複数のコマ
ンドが、同一のターゲットに属する複数のバッファにそ
れぞれ保持され、デコードされる。そして、調停回路に
よって決定された優先順位の高いバッファに保持された
コマンドから順に処理される。調停回路の優先順位の変
更は、あるデバイスに関して一時的に多くのデータ転送
を処理したい、あるいはあるデバイスを他のデバイスに
対して優先的に処理したい、ということを実現させるた
めである。優先順位は、リアルタイムに変更される。

【００２２】請求項４の発明は、請求項２の発明におい
て、同一の前記ターゲットに属する複数の前記送信バッ
ファが各々のイニシエータへデータを転送する際に、前
記送信バッファ間におけるデータ処理の優先順位を決定
するための調停回路を備えたことを特徴とする。

【００２３】複数のイニシエータが発行した複数のコマ
ンドが、同一のターゲットに属するバッファに保持さ
れ、デコードされ、ターゲットポートの送信バッファに
データが保持される。この送信バッファは、第１のイニ
シエータ用、第２のイニシエータ用の如く複数設けられ
ている。そして、調停回路によって決定された優先順位
の高い送信バッファに保持されているデータから順に処
理される。優先順位は、リアルタイムに変更される。

【００２４】請求項５の発明は、バスを介してデータ転
送を行うデータ転送装置であって、バスマスタとなるイ
ニシエータと、前記イニシエータからコマンドを受信す
るターゲットとを含み、前記ターゲットが、前記コマン
ドを保持する受信バッファを備え、前記イニシエータ
が、前記受信バッファが空でないときに、自分が発行し
たコマンドを保持する送信バッファを備えることを特徴
とする。

【００２５】ターゲットの受信バッファが空でないとき
はイニシエータからコマンドを送信できないとすると、
イニシエータはターゲットの受信バッファが空になるま
で処理待ち状態となってしまう。そこで、イニシエータ
に送信バッファを設け、送信バッファにコマンド等を入
れられれば、ターゲットの受信バッファにコマンド等を
入れられなくても、イニシエータが次の処理を開始する
ことができるようになる。

【００２６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明をする。

【００２７】本発明は、図５に示すようなコンピュータ
システムにおいて、すべてのトランザクションでデータ
転送を効率的に処理することによって、各イニシエータ
側のスループットの向上を図るための装置である。

【００２８】図１は、第１実施形態に係るバスマスタ機
能をもつデバイス（イニシエータ）が発行したライトコ
マンドによって、イニシエータからターゲットへデータ
が転送される際のデータの流れを示す図である。

【００２９】便宜上、ＲＯＭコントローラ３３４、ＳＤ
ＲＡＭコントローラ３２８およびグラフィックスポート
３４８にはバスマスタ機能がないとする。また、プロセ
ッサＩ／Ｆコントローラ３１０、Ｉ／Ｏコントローラ３
５６、ＤＭＡコントローラ２６０はバスマスタ機能を搭
載しているとする。

【００３０】図１では、ＲＯＭコントローラ３３４に
は、プロセッサＩ／Ｆコントローラ３１０からしか、デ
ータは転送されないというシステム構成を取る。このた
め、受信バッファは、プロセッサＩ／Ｆコントローラ３
１０に接続される受信バッファ（ＢＵＦ）３３０だけで
よい。

【００３１】ところがＳＤＲＡＭコントローラ３２８に
は、プロセッサＩ／Ｆコントローラ３１０、Ｉ／Ｏコン
トローラ３５６及びＤＭＡコントローラ２６０のそれぞ
れからコマンドが転送されるため、各イニシエータ毎に
受信バッファ３２０、３２２及び３２４を備える。ま
た、グラフィックスポート３４８も同様にそれぞれ受信
バッファ３４０、３４２及び３４４を備える。Ｉ／Ｏコ
ントローラ３５６には、プロセッサＩ／Ｆコントローラ
３１０およびＤＭＡコントローラ２６０からデータが転
送されるため、２つの受信バッファ（３５０と３５２）
を備える。

【００３２】イニシエータが、ターゲットの受信バッフ
ァへライトコマンドとデータを入力する。例えば、プロ
セッサＩ／Ｆコントローラ３１０がイニシエータとな
り、ＳＤＲＡＭコントローラ３２８がターゲットとなっ
た場合は、プロセッサＩ／Ｆコントローラ３１０から受
信バッファ３２０へライトコマンドとデータが入力され
る。ライトコマンドとしてはポステッドライト方式を採
用する。また、バースト転送にも対応可能とする。

【００３３】データフローについては図１の矢印のとお
りである。すなわち、Ｉ／Ｏコントローラ３５６から送
出されたデータは、受信バッファ３２２を経由してＳＤ
ＲＡＭコントローラ３２８又は受信バッファ３４２を経
由してグラフィックスポート３４８のいずれかに転送さ
れる。

【００３４】同様に、ＤＭＡコントローラ２６０から送
出されたデータは、受信バッファ３２４を経由してＳＤ
ＲＡＭコントローラ３２８、受信バッファ３４４を経由
してグラフィックスポート３４８、又は受信バッファ３
５２を経由してＩ／Ｏコントローラ３５６のいずれかに
転送される。

【００３５】同様に、プロセッサＩ／Ｆコントローラ３
１０から送出されたデータは、受信バッファ３２０を経
由してＳＤＲＡＭコントローラ３２８、受信バッファ３
３０を経由してＲＯＭコントローラ３３４、受信バッフ
ァ３４０を経由してグラフィックスポート３４８、又は
受信バッファ３５０を経由してＩ／Ｏコントローラ３５
６のいずれかに転送される。

【００３６】ターゲットがイニシエータ毎に受信バッフ
ァを備えることにより、イニシエータはターゲットの受
信バッファにコマンド、データ等を転送した後、すぐに
次のオペレーションサイクルに入ることができるため、
イニシエータは効率よくデータを処理できる。

【００３７】具体的には、例えばＳＤＲＡＭ３２８が、
プロセッサＩ／Ｆコントローラ３１０用の受信バッファ
３２０と、Ｉ／Ｏコントローラ３５６用の受信バッファ
３２２と、ＤＭＡコントローラ２６０用の受信バッファ
３２４とを備えることにより、プロセッサＩ／Ｆコント
ローラ３１０は受信バッファ３２０にコマンド、データ
等を転送した後、すぐに次のオペレーションサイクルに
入ることができるため、プロセッサＩ／Ｆコントローラ
３１０は効率よくデータを処理できる。

【００３８】このように各イニシエータ毎に受信バッフ
ァを備えることにより、各イニシエータはコマンド転送
を迅速に処理し、バスを開放することができる。しか
し、各イニシエータのバス使用頻度は必ずしも同程度と
は限らない。このため、使用頻度の高いイニシエータに
ついては１つのイニシエータに対して１つの受信バッフ
ァを備え、使用頻度の低いイニシエータについては複数
のイニシエータに対して１つの受信バッファを備えると
しても良い。

【００３９】なお、コントロール３３２、３２６、３４
６及び３５４は、それぞれ配下に持つ受信バッファ（Ｂ
ＵＦ）群を制御し、コマンド及びデータをデコードする
機能を保有する。

【００４０】図２は、第２実施形態に係るバスマスタ機
能をもつデバイス（イニシエータ）が発行したリードコ
マンドによって、ターゲットからイニシエータへデータ
が転送される際のデータの流れを示す図である。

【００４１】ＲＯＭコントローラ４３５に接続された受
信バッファ４３２が、プロセッサＩ／Ｆコントローラ４
１０からリードコマンドを受信すると、ＲＯＭコントロ
ーラ４３５から送信バッファ４３６を経由して、プロセ
ッサＩ／Ｆコントローラ４１０に要求されたデータが転
送される。同様に、受信バッファ４３３が、Ｉ／Ｏコン
トローラ４５０からリードコマンドを受信すると、ＲＯ
Ｍコントローラ４３５から送信バッファ４３７を経由し
て、Ｉ／Ｏコントローラ４５０に要求されたデータが転
送される。同様に、受信バッファ４３４が、ＤＭＡコン
トローラ４６０からリードコマンドを受信すると、ＲＯ
Ｍコントローラ４３５から送信バッファ４３８を経由し
て、ＤＭＡコントローラ４６０に要求されたデータが転
送される。

【００４２】また、受信バッファ４２２が、プロセッサ
Ｉ／Ｆコントローラ４１０からリードコマンドを受信す
ると、ＳＤＲＡＭコントローラ４２５から送信バッファ
４２６を経由して、プロセッサＩ／Ｆコントローラ４１
０に要求されたデータが転送される。同様に、受信バッ
ファ４２３が、Ｉ／Ｏコントローラ４５０からリードコ
マンドを受信すると、送信バッファ４２７を経由して、
Ｉ／Ｏコントローラ４５０にデータが転送される。同様
に、受信バッファ４２４が、ＤＭＡコントローラ４６０
からリードコマンドを受信すると、送信バッファ４２８
を経由して、ＤＭＡコントローラ４６０にデータが転送
される。

【００４３】また、受信バッファ４４２がリードコマン
ドを受信すると、送信バッファ４４６を経由して、プロ
セッサＩ／Ｆコントローラ４１０にデータが転送され
る。同様に、受信バッファ４４３がリードコマンドを受
信すると、送信バッファ４４７を経由して、Ｉ／Ｏコン
トローラ４５０にデータが転送される。同様に、受信バ
ッファ４４４がリードコマンドを受信すると、送信バッ
ファ４４８を経由して、ＤＭＡコントローラ４６０にデ
ータが転送される。

【００４４】Ｉ／Ｏコントローラ４５０に関しては、受
信バッファ４５２がリードコマンドを受信すると、送信
バッファ４５４を経由してプロセッサＩ／Ｆコントロー
ラ４１０にデータが転送される。受信バッファ４５３が
リードコマンドを受信すると、送信バッファ４５５を経
由してＤＭＡコントローラ４６０にデータが送信され
る。なお、Ｉ／Ｏブリッジ４５８はバスブリッジ機能を
有するので、あるＩ／Ｏデバイス４５６と別のＩ／Ｏデ
バイス４５７との間でデータを転送する場合、データが
Ｉ／Ｏコントローラ４５０を経由することはない。

【００４５】ターゲットがイニシエータ毎に送信バッフ
ァを備えることにより、ターゲットは送信バッファにデ
ータ等を転送した後、すぐに次のオペレーションサイク
ルに入ることができるため、ターゲットは効率よくデー
タを処理できる。

【００４６】具体的には、例えばＳＤＲＡＭコントロー
ラ４２５が、プロセッサＩ／Ｆコントローラ用の送信バ
ッファ４２６と、Ｉ／Ｏコントローラ用の送信バッファ
４２７と、ＤＭＡコントローラ用の送信バッファ４２８
とを備えることにより、ＳＤＲＡＭコントローラ４２５
は送信バッファ４２６にデータ等を転送した後、すぐに
次のオペレーションサイクルに入ることができるため、
ＳＤＲＡＭコントローラ４２５は効率よくデータを処理
できる。

【００４７】なお、あるターゲットからあるイニシエー
タへデータ転送される頻度が少ない場合は、かかるイニ
シエータ専用の送信バッファを必ずしも備えなくても良
い。例えば、ターゲットＡからイニシエータＢへのデー
タ転送は頻繁に行われるが、ターゲットＡからイニシエ
ータＣ、Ｄへのデータ転送の頻度が少ない場合は、ター
ゲットＡは、イニシエータＢ専用の送信バッファを１つ
と、イニシエータＣ及びＤ用の送信バッファを１つ備え
るとしても良い。

【００４８】次に、インタフェースポートの概要につい
て説明する。図３は、第３実施形態に係るスレーブ機能
しか持たないデバイスのインタフェースポートの概要を
示すブロック図である。インタフェースポート５００
は、スレーブ機能しか持たない（つまり、ターゲットに
はなるが、イニシエータにはならない）デバイス５１０
に接続する。例えば、図１に示したＲＯＭ２６、ＶＲＡ
Ｍ３０、ＳＤＲＡＭ４０等に接続する。また、インタフ
ェースポート５００は、イニシエータが発行するリード
コマンドやライトコマンドに対してデータ転送のフロー
を持つ。受信バッファ５２１、５２２、５２３は、イニ
シエータ（不図示）から送られてくるライトコマンド、
アドレス、データ等を保持し、ライト・コントロール５
２５へ転送する。受信バッファ５３１、５３２、５３３
は、イニシエータから送られてくるリードコマンド、ア
ドレス等を保持し、リード・コントロール５３５へ転送
する。送信バッファ５４１、５４２、５４３は、イニシ
エータへそのイニシエータによって要求されたデータを
転送する。

【００４９】ライト・コントロール５２５が、受信バッ
ファ５２１〜３を制御する。リード・コントロール５３
５が送信バッファ５４１〜３を制御する。各コントロー
ル（５２５と５３５）の優先順位はインターフェースポ
ート内バス用のアービタ、すなわち調停回路５５０が決
定する。

【００５０】図７に示すように、ＳＤＲＡＭコントロー
ラ２２４が１つの受信バッファ２２２しか有しない装置
において、まずプロセッサＩ／Ｆコントローラ２１２か
ら受信バッファ２２２へデータが転送され、次にＩ／Ｏ
コントローラ２５４から受信バッファ２２２へデータが
転送され、最後にＤＭＡコントローラ２６０から受信バ
ッファ２２２へデータが転送された場合、受信バッファ
がＦＩＦＯ（先入れ先出し）型のバッファであればデー
タが転送された順序に従ってＳＤＲＡＭ２２４はデータ
を処理する。また、受信バッファがＬＩＦＯ（後入れ先
出し）型のバッファであればデータが転送された順序と
は逆の順序でＳＤＲＡＭ２２４はデータを処理する。

【００５１】しかし、本実施形態においては、調停回路
によって決定された優先順位に従ってデータが処理され
る。つまり、受信バッファ５２１、５２２、５２３の順
でデータを受信した場合であっても、データを受信した
順序の通り又はそれと逆の順序でデータが処理されると
は限らない。

【００５２】ここで、同一のイニシエータからライトコ
マンドとリードコマンドの２つのコマンドが発生してい
ることがある。この場合、まずライトコマンドがライト
コマンド用受信バッファ（ＢＵＦ）５２１に入力され、
ポステッドライト方式のため受信バッファ５２１の中で
そのライトコマンドが止まっている間に、リードコマン
ドがリードコマンド用受信バッファ５３１に入力される
ことがありうる。このとき、ライトコマンドがライトコ
マンド用受信バッファに入力されたのが先か、リードコ
マンドがリードコマンド用受信バッファに入力されたの
が先かを、認識する回路が必要である。仮に、上述のよ
うなときでは、ライトコマンドを処理してから、その後
にリードコマンドを処理する必要がある。逆に、リード
コマンドの入力がライトコマンドの入力より先になされ
た場合は、リードコマンドを処理してからライトコマン
ドを処理しなければならない。このような回路を備える
ことにより、一のイニシエータから一のターゲットへ、
リード・コマンドとライト・コマンドの２つのコマンド
が発行されても、コマンドの追い越し（先に発行された
コマンドを後から処理する）は発生せず、矛盾のないデ
ータ転送が確立できる。

【００５３】同一のイニシエータからライトコマンドと
リードコマンドの２つのコマンドが発生している場合に
は、上記のようにコマンドの追い越しを禁止する必要が
あるが、異なるイニシエータから発行されたコマンドに
ついてはそのような追い越しを禁止する必要はない。

【００５４】プロセッサ（不図示）が、調停回路５５０
の調停手法を設定する。当然、調停回路５５０は、各タ
ーゲットのインターフェースポート５００毎に必要であ
る。調停回路５５０は、イニシエータからのリードコマ
ンドを保持するバッファ（５３１〜５３３）、イニシエ
ータからのライトコマンドを保持するバッファ（５２１
〜５２３）、イニシエータへ送信するデータを保持する
バッファ（５４１〜５４３）について調停（アービトレ
ーション）をおこなわなければならない。

【００５５】前述のように調停回路は各ポートごとに存
在する。そして、各調停回路における調停手法として
は、固定優先方式、ラウンド・ロビン方式、シングルレ
ベル方式等が採用できる。そして、それらをどのように
組み合わせるかを可変とする。つまり、固定優先方式と
ラウンド・ロビン方式を組み合わせたり、又は固定優先
方式とシングルレベル方式を組み合わせたりという設定
を変更可能な回路構成とする。さらに、調停手法に優先
順位をつけ、その優先順位を可変とする。つまり、ある
処理をする時は固定優先方式を優先順位第１位、ラウン
ド・ロビン方式を第２位とし、また別の処理をする時は
ラウンド・ロビン方式を優先順位第１位、固定優先方式
を第２位とするというような優先順位の変更が可能な回
路構成とする。このように優先権の割り当て方式（調停
方式）を変更可能とすることによって、スループットを
向上させることができる。

【００５６】図４は、本発明の第４実施形態に係るバス
マスタ機能を備えるイニシエータデバイスと接続するイ
ンタフェースポートの概要を示すブロック図である。イ
ンタフェースポート６００は、バスマスタ機能を備える
デバイス６１０と接続する。インタフェースポート６０
０は、アドレスおよびリード／ライトコマンドをターゲ
ット（不図示）に発行する機能を備えているという点
で、図５に示したインタフェースポート５００と相違す
る。

【００５７】バスマスタ・リード・コントロール６２０
によってリードコマンド送信バッファ６２２〜６２４を
制御する。また、バスマスタ・ライト・コントロール６
３０によって送信バッファ６３２〜６３４を制御する。
つまり、イニシエータであるデバイス６１０からリード
／ライト・コマンドやアドレスを受信し、ターゲットの
Ｉ／Ｆポートのバッファ６２６〜６２８や６３６〜６３
８へコマンド、データ等を送信する。

【００５８】例えば、デバイス６１０からライト・コマ
ンドが発行されると、外部コントロール６１２、バスマ
スタ・ライト・コントロール６３０、バッファ６３２を
経由して、コマンド転送先であるターゲットのＩ／Ｆポ
ートのバッファ６３６にコマンドが転送される。このと
き、バッファ６３６が既に他のコマンドやデータを保持
している場合がある。このようなときは、ポステッドラ
イト方式を採用するため、既に発行されたライトコマン
ドは、バッファ６３２に保持される。一方、バッファ６
３６が空の時は、ライトコマンドは、バッファ６３２に
保持されることなく、バッファ６３６へ転送される。

【００５９】バッファ６３２にコマンドが保持されてい
るとき、外部コントロール６１２は、バッファ６３２が
空になるまで、デバイス６１０の転送サイクルを一時停
止する。バッファ６３２は、バッファ６３６が空になる
と、コマンド、アドレス及びデータをバッファ６３６へ
転送する。

【００６０】システムコントローラ１２の前述の２種の
インタフェースポート（スレーブ機能しか有しないポー
ト５００とマスタ機能も有するポート６００）は、基本
的には同様の回路で実現できる。つまり、バッファのラ
インの追加やコントローラの制御範囲の拡大を行うだけ
で、インタフェースポートの追加を行うことができる。

【００６１】なお、本発明は上記実施形態に限定される
ものではなく、その趣旨を逸脱しない範囲で、システム
構成を種々変形したり、また半導体や電気回路によって
実現できることは言うまでもない。

【００６２】

【発明の効果】以上説明したように本発明によれば、次
のような効果がある。

【００６３】ターゲットの属するインタフェースポート
に、複数の受信バッファを備えることにより、イニシエ
ータはその受信バッファにコマンド等を転送した後、
即、次のオペレーションサイクルに入ることができるた
め、イニシエータは効率よくデータを処理できる。

【００６４】また、ターゲットの属するインタフェース
ポートに、複数の送信バッファを備えることにより、タ
ーゲットはその送信バッファにデータ等を転送した後、
即、次のオペレーションサイクルに入ることができるた
め、ターゲットは効率よくデータを処理できる。

【００６５】さらに、調停回路を備え、調停回路によっ
て各バッファ間の優先順位を決定し、優先順位の高いバ
ッファから順にデータを処理することにより、調停回路
はリアルタイムに優先順位を変更するだけで、システム
全体のデータ転送の効率的な処理が実現できる。

【００６６】システムコントローラ内にターゲットの属
するインタフェースポートを追加することによってシス
テムを拡張する際、システムコントローラ内の既存ポー
トに、新ポート用のバッファを追加し、そのバッファを
既存の調停回路の調停対象に追加するだけで、システム
を拡張できる。また、これに関する回路規模が極めて増
大することはない。

【００６７】バスマスタ機能を備えるインタフェースポ
ート内のライトコマンド送信バッファおよびそのコント
ローラによって、イニシエータはライトコマンドの転送
を途中停止することなく、次の内部処理を行うことがで
きる。これにより、イニシエータ側のデータ処理を効率
よく行うことができる。

【図面の簡単な説明】

【図１】第１実施形態に係るバスマスタ機能をもつデバ
イス（イニシエータ）が発行したライトコマンドによっ
て、イニシエータからターゲットへデータが転送される
際のデータの流れを示す図。

【図２】第２実施形態に係るバスマスタ機能をもつデバ
イス（イニシエータ）が発行したリードコマンドによっ
て、ターゲットからイニシエータへデータが転送される
際のデータの流れを示す図。

【図３】第３実施形態に係るスレーブ機能しか持たない
デバイスのインタフェースポートの概要を示すブロック
図。

【図４】第４実施形態に係るバスマスタ機能を備えるイ
ニシエータデバイスと接続するインタフェースポートの
概要を示すブロック図。

【図５】代表的なコンピュータシステムの構成を示すブ
ロック図。

【図６】図５のシステムコントローラの構成の一例を示
すブロック図。

【図７】図５のシステムコントローラ内におけるデータ
の流れの一例を示すブロック図。

【符号の説明】

２６０ＤＭＡコントローラ３１０プロセッサＩ／Ｆコントローラ３２８ＳＤＲＡＭコントローラ３３４ＲＯＭコントローラ３４８グラフィックスポート３５６Ｉ／Ｏコントローラ３２０、３２２、３２４、３３０、３４０、３４２、３
４４、３５０、３５２ターゲット側の受信バッファ４２６、４２７、４２８、４３６、４３７、４３８、４
４６、４４７、４４８、４５４、４５５ターゲット側
の送信バッファ５５０、６５０調停回路６２２、６２３、６２４、６３２、６３３、６３４イ
ニシエータ側の送信バッファ

Claims

【特許請求の範囲】

【請求項１】バスを介してデータ転送を行うデータ転
送装置であって、バスマスタとなるイニシエータと、前記イニシエータからコマンドを受信するターゲット
と、前記ターゲットに属しかつ前記コマンドを保持する複数
の受信バッファと、を備えることを特徴とするデータ転送装置。
【請求項２】バスを介してデータ転送を行うデータ転
送装置であって、バスマスタとなるイニシエータと、前記イニシエータへデータを送信するターゲットと、前記ターゲットに属しかつ前記データを保持する複数の
送信バッファと、を備えることを特徴とするデータ転送装置。
【請求項３】複数の前記受信バッファが同一の前記ター
ゲットへデータを転送する際に、前記受信バッファ間に
おけるデータ処理の優先順位を決定するための調停回路
を備えたことを特徴とする請求項１に記載のデータ転送
装置。
【請求項４】同一の前記ターゲットに属する複数の前記
送信バッファが各々のイニシエータへデータを転送する
際に、前記送信バッファ間におけるデータ処理の優先順
位を決定するための調停回路を備えたことを特徴とする
請求項２に記載のデータ転送装置。
【請求項５】バスを介してデータ転送を行うデータ転送
装置であって、バスマスタとなるイニシエータと、前記イニシエータからコマンドを受信するターゲットと
を含み、前記ターゲットが、前記コマンドを保持する受信バッフ
ァを備え、前記イニシエータが、前記受信バッファが空でないとき
に、自分が発行したコマンドを保持する送信バッファを
備えることを特徴とするデータ転送装置。