JP2000122027A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000122027A JP2000122027A JP29847198A JP29847198A JP2000122027A JP 2000122027 A JP2000122027 A JP 2000122027A JP 29847198 A JP29847198 A JP 29847198A JP 29847198 A JP29847198 A JP 29847198A JP 2000122027 A JP2000122027 A JP 2000122027A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- lines
- circuit
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】表示画像の品質がクロック信号の配給動作にお
いて生じた電源電圧変動の影響で劣化することを防止す
る。 【解決手段】液晶表示装置は複数の画素電極８、複数の
走査線５、複数の信号線３、各々対応走査線を介する制
御で対応信号線上の信号電圧を対応画素電極に印加する
複数のスイッチング素子７、複数の走査線５を駆動する
走査線駆動回路２０、および複数の信号線３を駆動する
信号線駆動回路１０を含むアレイ基板２Ａを備え、走査
線駆動回路２０はアレイ基板２Ａの外部から供給される
クロック信号を増幅するクロックバッファ回路２９、ク
ロックバッファ回路２９から供給されるクロック信号に
応答して順次複数の走査線を走査する走査出力回路ＳＣ
Ｖ、クロックバッファ回路用の電源線２４ａ，２４ｂ、
および電源線２４ａ，２４ｂとは別に設けられる走査出
力回路用の電源線２２ａ，２２ｂを含む。
いて生じた電源電圧変動の影響で劣化することを防止す
る。 【解決手段】液晶表示装置は複数の画素電極８、複数の
走査線５、複数の信号線３、各々対応走査線を介する制
御で対応信号線上の信号電圧を対応画素電極に印加する
複数のスイッチング素子７、複数の走査線５を駆動する
走査線駆動回路２０、および複数の信号線３を駆動する
信号線駆動回路１０を含むアレイ基板２Ａを備え、走査
線駆動回路２０はアレイ基板２Ａの外部から供給される
クロック信号を増幅するクロックバッファ回路２９、ク
ロックバッファ回路２９から供給されるクロック信号に
応答して順次複数の走査線を走査する走査出力回路ＳＣ
Ｖ、クロックバッファ回路用の電源線２４ａ，２４ｂ、
および電源線２４ａ，２４ｂとは別に設けられる走査出
力回路用の電源線２２ａ，２２ｂを含む。
Description
【０００１】
【発明の属する技術分野】本発明は駆動回路一体型のア
クティブマトリクス液晶表示装置に関する。
クティブマトリクス液晶表示装置に関する。
【０００２】
【従来の技術】一般にアクティブマトリクス液晶表示装
置は、液晶層が透明なガラス板で構成されるアレイ基板
および対向基板間に挟持された構造を有する。アレイ基
板は、マトリクス状に配置される複数の画素電極と、こ
れら画素電極の行に沿って配置される複数の走査線と、
これら画素電極の列に沿って配置される複数の信号線、
複数の走査線および複数の信号線の交差位置付近に配置
され各々対応信号線上の信号電圧を対応画素電極に印加
するために対応走査線を介して制御される複数のスイッ
チング素子を有する。この液晶表示装置が駆動回路一体
型である場合、複数の走査線がアレイ基板に形成される
走査線駆動回路により駆動され、複数の信号線がアレイ
基板に形成される信号線駆動回路により駆動される。
置は、液晶層が透明なガラス板で構成されるアレイ基板
および対向基板間に挟持された構造を有する。アレイ基
板は、マトリクス状に配置される複数の画素電極と、こ
れら画素電極の行に沿って配置される複数の走査線と、
これら画素電極の列に沿って配置される複数の信号線、
複数の走査線および複数の信号線の交差位置付近に配置
され各々対応信号線上の信号電圧を対応画素電極に印加
するために対応走査線を介して制御される複数のスイッ
チング素子を有する。この液晶表示装置が駆動回路一体
型である場合、複数の走査線がアレイ基板に形成される
走査線駆動回路により駆動され、複数の信号線がアレイ
基板に形成される信号線駆動回路により駆動される。
【０００３】走査線駆動回路では、垂直クロックバッフ
ァ回路がアレイ基板の外部から供給される垂直クロック
信号を増幅してシフトレジスタに供給する。垂直シフト
レジスタはこの垂直クロック信号に応答して垂直走査パ
ルスをシフトし複数の出力端から順次走査線バッファ回
路に出力する。この走査線バッファ回路は垂直シフトレ
ジスタの各出力端から得られる走査パルスを増幅して対
応走査線を駆動する。
ァ回路がアレイ基板の外部から供給される垂直クロック
信号を増幅してシフトレジスタに供給する。垂直シフト
レジスタはこの垂直クロック信号に応答して垂直走査パ
ルスをシフトし複数の出力端から順次走査線バッファ回
路に出力する。この走査線バッファ回路は垂直シフトレ
ジスタの各出力端から得られる走査パルスを増幅して対
応走査線を駆動する。
【０００４】信号線駆動回路では、複数の信号線がアレ
イ基板の外部から供給される映像信号を伝送する映像信
号バスに複数のスイッチを介して接続され、水平クロッ
クバッファ回路がアレイ基板の外部から供給される水平
クロック信号を増幅して水平シフトレジスタに供給す
る。水平シフトレジスタはこの水平クロック信号に応答
して水平走査パルスをシフトし複数の出力端から順次ト
ランスミッションゲート（ＴＧ）バッファ回路に出力す
る。ＴＧバッファ回路は水平シフトレジスタの各出力端
から得られる走査パルスを増幅して対応スイッチを駆動
する。各スイッチはこの走査パルスに応答して導通し、
映像信号バス上の信号電圧を対応信号線に供給する。
イ基板の外部から供給される映像信号を伝送する映像信
号バスに複数のスイッチを介して接続され、水平クロッ
クバッファ回路がアレイ基板の外部から供給される水平
クロック信号を増幅して水平シフトレジスタに供給す
る。水平シフトレジスタはこの水平クロック信号に応答
して水平走査パルスをシフトし複数の出力端から順次ト
ランスミッションゲート（ＴＧ）バッファ回路に出力す
る。ＴＧバッファ回路は水平シフトレジスタの各出力端
から得られる走査パルスを増幅して対応スイッチを駆動
する。各スイッチはこの走査パルスに応答して導通し、
映像信号バス上の信号電圧を対応信号線に供給する。
【０００５】
【発明が解決しようとする課題】ところで、上述のアク
ティブマトリクス液晶表示装置では、アレイ基板への入
力電源数の低減が走査線駆動回路の回路領域および信号
線駆動回路の回路領域の各々において電源配線を共通化
することにより図られている。具体的には、垂直クロッ
クバッファ回路用電源配線が垂直シフトレジスタおよび
走査線バッファ回路用電源配線と共通化され、水平クロ
ックバッファ回路用電源配線が水平シフトレジスタおよ
びＴＧバッファ回路用電源配線と共通化される。他方、
垂直クロックバッファ回路は、垂直シフトレジスタを構
成するために縦列接続される複数のフリップフロップの
全てに第１のクロック配線により接続される。水平クロ
ックバッファ回路は、水平シフトレジスタを構成するた
めに縦列接続される複数のフリップフロップの全てに第
２のクロック配線により接続される。
ティブマトリクス液晶表示装置では、アレイ基板への入
力電源数の低減が走査線駆動回路の回路領域および信号
線駆動回路の回路領域の各々において電源配線を共通化
することにより図られている。具体的には、垂直クロッ
クバッファ回路用電源配線が垂直シフトレジスタおよび
走査線バッファ回路用電源配線と共通化され、水平クロ
ックバッファ回路用電源配線が水平シフトレジスタおよ
びＴＧバッファ回路用電源配線と共通化される。他方、
垂直クロックバッファ回路は、垂直シフトレジスタを構
成するために縦列接続される複数のフリップフロップの
全てに第１のクロック配線により接続される。水平クロ
ックバッファ回路は、水平シフトレジスタを構成するた
めに縦列接続される複数のフリップフロップの全てに第
２のクロック配線により接続される。
【０００６】これら第１および第２クロック配線はいず
れも非常に大きな寄生容量を持つ。このため、走査線駆
動回路および信号線駆動回路の電源電圧が、第１および
第２クロック配線の電圧レベルをそれぞれクロック信号
に応じて変化させる垂直クロックバッファ回路および水
平クロックバッファ回路の動作により変動しやすい。垂
直シフトレジスタおよび走査線バッファ回路は垂直クロ
ックバッファ回路に隣接してこの垂直クロックバッファ
回路と共通の電源配線を利用することから、垂直クロッ
クバッファ回路の動作により生じた電源電圧変動に著し
く影響され動作信頼性に支障をきたしている。また、水
平シフトレジスタおよびＴＧバッファ回路についても、
これらが水平クロックバッファ回路に隣接してこの水平
クロックバッファ回路と共通の電源配線を利用すること
から、水平クロックバッファ回路の動作により生じた電
源電圧変動に著しく影響され動作信頼性に支障をきたし
ている。
れも非常に大きな寄生容量を持つ。このため、走査線駆
動回路および信号線駆動回路の電源電圧が、第１および
第２クロック配線の電圧レベルをそれぞれクロック信号
に応じて変化させる垂直クロックバッファ回路および水
平クロックバッファ回路の動作により変動しやすい。垂
直シフトレジスタおよび走査線バッファ回路は垂直クロ
ックバッファ回路に隣接してこの垂直クロックバッファ
回路と共通の電源配線を利用することから、垂直クロッ
クバッファ回路の動作により生じた電源電圧変動に著し
く影響され動作信頼性に支障をきたしている。また、水
平シフトレジスタおよびＴＧバッファ回路についても、
これらが水平クロックバッファ回路に隣接してこの水平
クロックバッファ回路と共通の電源配線を利用すること
から、水平クロックバッファ回路の動作により生じた電
源電圧変動に著しく影響され動作信頼性に支障をきたし
ている。
【０００７】例えば走査線バッファ回路の動作が上述の
ような電源電圧変動の影響を受けると、走査線バッファ
回路に走査線を介して接続されるスイッチング素子のス
イッチング状態を不安定にして表示画像の品質を劣化さ
せる結果となる。
ような電源電圧変動の影響を受けると、走査線バッファ
回路に走査線を介して接続されるスイッチング素子のス
イッチング状態を不安定にして表示画像の品質を劣化さ
せる結果となる。
【０００８】本発明は、上述のような問題点に鑑みてな
されたもので、表示画像の品質がクロック信号の配給動
作において生じた電源電圧変動の影響で劣化することを
防止できる液晶表示装置を提供することを目的とする。
されたもので、表示画像の品質がクロック信号の配給動
作において生じた電源電圧変動の影響で劣化することを
防止できる液晶表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明によれば、マトリ
クス状に配置される複数の画素電極、これら画素電極の
行に沿って配置される複数の走査線、これら画素電極の
列に沿って配置される複数の信号線、複数の走査線およ
び複数の信号線の交差位置付近に配置され各々対応信号
線上の信号電圧を対応画素電極に印加するために対応走
査線を介して制御される複数のスイッチング素子、複数
の走査線を駆動する走査線駆動回路、および複数の信号
線を駆動する信号線駆動回路を含むアレイ基板と、複数
の画素電極に対向される対向電極を含む対向基板と、ア
レイ基板および対向基板間に挟持される液晶層とを備
え、走査線駆動回路および信号線駆動回路の少なくとも
一方はアレイ基板の外部から供給されるクロック信号を
増幅するクロックバッファ回路、クロックバッファ回路
から供給されるクロック信号に応答して順次複数の走査
線または信号線を走査する走査出力回路、クロックバッ
ファ回路用電源配線、およびクロックバッファ回路用電
源配線とは別に設けられる走査出力回路用電源配線を含
む液晶表示装置が提供される。
クス状に配置される複数の画素電極、これら画素電極の
行に沿って配置される複数の走査線、これら画素電極の
列に沿って配置される複数の信号線、複数の走査線およ
び複数の信号線の交差位置付近に配置され各々対応信号
線上の信号電圧を対応画素電極に印加するために対応走
査線を介して制御される複数のスイッチング素子、複数
の走査線を駆動する走査線駆動回路、および複数の信号
線を駆動する信号線駆動回路を含むアレイ基板と、複数
の画素電極に対向される対向電極を含む対向基板と、ア
レイ基板および対向基板間に挟持される液晶層とを備
え、走査線駆動回路および信号線駆動回路の少なくとも
一方はアレイ基板の外部から供給されるクロック信号を
増幅するクロックバッファ回路、クロックバッファ回路
から供給されるクロック信号に応答して順次複数の走査
線または信号線を走査する走査出力回路、クロックバッ
ファ回路用電源配線、およびクロックバッファ回路用電
源配線とは別に設けられる走査出力回路用電源配線を含
む液晶表示装置が提供される。
【００１０】この液晶表示装置では、走査出力回路用電
源配線がクロックバッファ回路用電源配線とは別に設け
られる。従って、クロックバッファ回路用電源配線上の
電源電圧がクロックバッファ回路の動作により変動して
も、これが走査出力回路用電源配線上の電源電圧に著し
い影響を与えることがないため、走査出力回路の動作信
頼性を高めることができる。この走査出力回路が走査線
を介してスイッチング素子を制御する場合、このスイッ
チング素子を安定に動作させることができる。すなわ
ち、信号線上の信号電圧を画素電極に印加する書込動作
のためにスイッチング素子を確実にオンし、画素電極を
信号線から電気的に分離して画素電極電圧を保持する保
持動作のためにスイッチング素子を確実にオフさせるこ
とができる。従って、書込ムラ、保持ムラ等のない良好
な画像品質を得ることができる。
源配線がクロックバッファ回路用電源配線とは別に設け
られる。従って、クロックバッファ回路用電源配線上の
電源電圧がクロックバッファ回路の動作により変動して
も、これが走査出力回路用電源配線上の電源電圧に著し
い影響を与えることがないため、走査出力回路の動作信
頼性を高めることができる。この走査出力回路が走査線
を介してスイッチング素子を制御する場合、このスイッ
チング素子を安定に動作させることができる。すなわ
ち、信号線上の信号電圧を画素電極に印加する書込動作
のためにスイッチング素子を確実にオンし、画素電極を
信号線から電気的に分離して画素電極電圧を保持する保
持動作のためにスイッチング素子を確実にオフさせるこ
とができる。従って、書込ムラ、保持ムラ等のない良好
な画像品質を得ることができる。
【００１１】
【発明の実施の形態】以下、本発明の第１実施形態に係
る駆動回路一体型アクティブマトリクス液晶表示装置を
図１から図３を参照して説明する。図１はこのアクティ
ブマトリクス液晶表示装置の構成を示す。
る駆動回路一体型アクティブマトリクス液晶表示装置を
図１から図３を参照して説明する。図１はこのアクティ
ブマトリクス液晶表示装置の構成を示す。
【００１２】この液晶表示装置は、液晶層１が従来と同
様に透明なガラス板で構成されるアレイ基板２Ａおよび
対向基板２Ｂ間に挟持された構造を有する。アレイ基板
２Ａは、マトリクス状に配置される複数の画素電極８
と、これら画素電極８の行に沿って配置される複数の走
査線５、これら画素電極８の列に沿って配置される複数
の信号線３、複数の走査線５および複数の信号線３の交
差位置付近にスイッチング素子として配置され各々対応
信号線３上の信号電圧を対応画素電極８に印加するため
に対応走査線５を介して制御される複数のポリシリコン
薄膜トランジスタ（ＴＦＴ）７を有する透明なガラス板
である。アレイ基板２Ａはさらに複数の走査線５を駆動
する走査線駆動回路２０および複数の信号線８を駆動す
る信号線駆動回路１０を有する。走査線駆動回路２０お
よび信号線駆動回路１０の各々はスイッチング素子とな
るＴＦＴ７と一緒に形成される複数のポリシリコン薄膜
トランジスタで構成される。
様に透明なガラス板で構成されるアレイ基板２Ａおよび
対向基板２Ｂ間に挟持された構造を有する。アレイ基板
２Ａは、マトリクス状に配置される複数の画素電極８
と、これら画素電極８の行に沿って配置される複数の走
査線５、これら画素電極８の列に沿って配置される複数
の信号線３、複数の走査線５および複数の信号線３の交
差位置付近にスイッチング素子として配置され各々対応
信号線３上の信号電圧を対応画素電極８に印加するため
に対応走査線５を介して制御される複数のポリシリコン
薄膜トランジスタ（ＴＦＴ）７を有する透明なガラス板
である。アレイ基板２Ａはさらに複数の走査線５を駆動
する走査線駆動回路２０および複数の信号線８を駆動す
る信号線駆動回路１０を有する。走査線駆動回路２０お
よび信号線駆動回路１０の各々はスイッチング素子とな
るＴＦＴ７と一緒に形成される複数のポリシリコン薄膜
トランジスタで構成される。
【００１３】走査線駆動回路２０は、アレイ基板２Ａの
外部から供給される垂直クロック信号を増幅する垂直ク
ロックバッファ回路２９、垂直クロックバッファ回路２
９から供給される垂直クロック信号に応答して順次複数
の走査線５を走査する垂直走査出力回路ＳＣＶを含む。
この走査出力回路ＳＣＶは、垂直クロックバッファ回路
２９から供給される垂直クロック信号に応答して垂直走
査パルスをシフトし複数の出力端から順次出力する垂直
シフトレジスタ２１と、垂直シフトレジスタ２１の各出
力端から得られる走査パルスを増幅して対応走査線５に
供給する走査線バッファ回路２３を含む。垂直シフトレ
ジスタ２１は縦列接続される複数のフリップフロップで
構成され、これらの出力端がそれぞれ垂直シフトレジス
タ２１の出力端となる。垂直クロックバッファ回路２９
は垂直クロック信号を供給するためにこれらフリップフ
ロップの全てに第１のクロック配線２６により接続され
る。
外部から供給される垂直クロック信号を増幅する垂直ク
ロックバッファ回路２９、垂直クロックバッファ回路２
９から供給される垂直クロック信号に応答して順次複数
の走査線５を走査する垂直走査出力回路ＳＣＶを含む。
この走査出力回路ＳＣＶは、垂直クロックバッファ回路
２９から供給される垂直クロック信号に応答して垂直走
査パルスをシフトし複数の出力端から順次出力する垂直
シフトレジスタ２１と、垂直シフトレジスタ２１の各出
力端から得られる走査パルスを増幅して対応走査線５に
供給する走査線バッファ回路２３を含む。垂直シフトレ
ジスタ２１は縦列接続される複数のフリップフロップで
構成され、これらの出力端がそれぞれ垂直シフトレジス
タ２１の出力端となる。垂直クロックバッファ回路２９
は垂直クロック信号を供給するためにこれらフリップフ
ロップの全てに第１のクロック配線２６により接続され
る。
【００１４】信号線駆動回路１０は、アレイ基板２Ａの
外部から供給される水平クロック信号を増幅する水平ク
ロックバッファ回路１９、水平クロックバッファ回路１
９から供給される水平クロック信号に応答して順次複数
の信号線８を走査する水平走査出力回路ＳＣＨを含む。
水平走査出力回路ＳＣＨはアレイ基板２Ａの外部から供
給される映像信号を伝送する映像信号バス１７、各々こ
の映像信号バス１７と対応信号線８との間にアナログス
イッチとして接続される複数のトランスミッションゲー
ト（ＴＧ）１８、水平クロックバッファ回路１９から供
給される水平クロック信号に応答して水平走査パルスを
シフトし複数の出力端から順次出力する水平シフトレジ
スタ１１、および水平シフトレジスタ１１の各出力端か
ら得られる走査パルスを増幅して対応トランスミッショ
ンゲート１８を駆動するＴＧバッファ回路１３を含む。
各トランスミッションゲート１８はこの走査パルスに応
答して導通し、映像信号バス１７上の信号電圧を対応信
号線８に供給する。水平シフトレジスタ１１は縦列接続
される複数のフリップフロップで構成され、これらの出
力端がそれぞれ水平シフトレジスタ１１の出力端とな
る。水平クロックバッファ回路１９は水平クロック信号
を供給するためにこれらフリップフロップの全てに第２
のクロック配線１６により接続される。各トランスミッ
ションゲート１８はポリシリコン薄膜トランジスタ（Ｔ
ＦＴ）で構成される。
外部から供給される水平クロック信号を増幅する水平ク
ロックバッファ回路１９、水平クロックバッファ回路１
９から供給される水平クロック信号に応答して順次複数
の信号線８を走査する水平走査出力回路ＳＣＨを含む。
水平走査出力回路ＳＣＨはアレイ基板２Ａの外部から供
給される映像信号を伝送する映像信号バス１７、各々こ
の映像信号バス１７と対応信号線８との間にアナログス
イッチとして接続される複数のトランスミッションゲー
ト（ＴＧ）１８、水平クロックバッファ回路１９から供
給される水平クロック信号に応答して水平走査パルスを
シフトし複数の出力端から順次出力する水平シフトレジ
スタ１１、および水平シフトレジスタ１１の各出力端か
ら得られる走査パルスを増幅して対応トランスミッショ
ンゲート１８を駆動するＴＧバッファ回路１３を含む。
各トランスミッションゲート１８はこの走査パルスに応
答して導通し、映像信号バス１７上の信号電圧を対応信
号線８に供給する。水平シフトレジスタ１１は縦列接続
される複数のフリップフロップで構成され、これらの出
力端がそれぞれ水平シフトレジスタ１１の出力端とな
る。水平クロックバッファ回路１９は水平クロック信号
を供給するためにこれらフリップフロップの全てに第２
のクロック配線１６により接続される。各トランスミッ
ションゲート１８はポリシリコン薄膜トランジスタ（Ｔ
ＦＴ）で構成される。
【００１５】この液晶表示装置では、垂直走査出力回路
ＳＣＶ用の電源配線が垂直クロックバッファ回路２９用
の電源配線とは別に設けられ、水平走査出力回路ＳＣＨ
用の電源配線が水平クロックバッファ回路１９用の電源
配線とは別に設けられる。すなわち、ＴＧバッファ回路
１３および水平シフトレジスタ１１の各々は電源電圧Ｖ
ＤＤＸ１，ＶＳＳＸ１を伝送する電源線１２ａ，１２ｂ
に接続され、水平クロックバッファ回路１９は電源電圧
ＶＤＤＸ２，ＶＳＳＸ２を伝送する電源線１４ａ，１４
ｂに接続される。他方、走査線バッファ回路２３および
垂直シフトレジスタ２１の各々は電源電圧ＶＤＤＹ１，
ＶＳＳＹ１を伝送する電源線２２ａ，２２ｂに接続さ
れ、垂直クロックバッファ回路２９は電源電圧ＶＤＤＹ
２，ＶＳＳＹ２を伝送する電源線２４ａ，２４ｂに接続
される。アレイ基板２Ａは基板端部に配置されるコネク
タ部１Ａを有する。電源線１２ａ，１２ｂ、電源線１４
ａ，１４ｂ、電源線２２ａ，２２ｂ、および電源線２４
ａ，２４ｂはこのコネクタ部１Ａを介して外部の電源装
置に接続される。
ＳＣＶ用の電源配線が垂直クロックバッファ回路２９用
の電源配線とは別に設けられ、水平走査出力回路ＳＣＨ
用の電源配線が水平クロックバッファ回路１９用の電源
配線とは別に設けられる。すなわち、ＴＧバッファ回路
１３および水平シフトレジスタ１１の各々は電源電圧Ｖ
ＤＤＸ１，ＶＳＳＸ１を伝送する電源線１２ａ，１２ｂ
に接続され、水平クロックバッファ回路１９は電源電圧
ＶＤＤＸ２，ＶＳＳＸ２を伝送する電源線１４ａ，１４
ｂに接続される。他方、走査線バッファ回路２３および
垂直シフトレジスタ２１の各々は電源電圧ＶＤＤＹ１，
ＶＳＳＹ１を伝送する電源線２２ａ，２２ｂに接続さ
れ、垂直クロックバッファ回路２９は電源電圧ＶＤＤＹ
２，ＶＳＳＹ２を伝送する電源線２４ａ，２４ｂに接続
される。アレイ基板２Ａは基板端部に配置されるコネク
タ部１Ａを有する。電源線１２ａ，１２ｂ、電源線１４
ａ，１４ｂ、電源線２２ａ，２２ｂ、および電源線２４
ａ，２４ｂはこのコネクタ部１Ａを介して外部の電源装
置に接続される。
【００１６】図２は走査線駆動回路２０の詳細な構成を
示す。垂直クロックバッファ回路２９は、垂直クロック
信号として供給されるクロック信号φおよび反転クロッ
ク信号φバーを受取るよう接続され、縦列接続されたイ
ンバータ２９ａ，２９ｂ，２９ｃ，２９ｄからなるクロ
ック信号φ用バッファおよび縦列接続されたインバータ
２９ｅ，２９ｆ，２９ｇ，２９ｈからなる反転クロック
信号φバー用バッファを有する。これらインバータ２９
ａ，２９ｂ，２９ｃ，２９ｄ，２９ｅ，２９ｆ，２９
ｇ，２９ｈの各々は、ＰチャネルおよびＮチャネルＴＦ
Ｔから構成され、電源線２４ａ，２４ｂを介して供給さ
れる電源電圧ＶＤＤＹ２，ＶＳＳＹ２によって動作す
る。クロック信号φ用バッファおよび反転クロック信号
φバー用バッファは第１クロック配線として用いられる
クロック線２６ａおよび反転クロック線２６ｂをそれぞ
れ駆動することによりクロック信号φおよび反転クロッ
ク信号φバーを垂直シフトレジスタ２１に供給する。
示す。垂直クロックバッファ回路２９は、垂直クロック
信号として供給されるクロック信号φおよび反転クロッ
ク信号φバーを受取るよう接続され、縦列接続されたイ
ンバータ２９ａ，２９ｂ，２９ｃ，２９ｄからなるクロ
ック信号φ用バッファおよび縦列接続されたインバータ
２９ｅ，２９ｆ，２９ｇ，２９ｈからなる反転クロック
信号φバー用バッファを有する。これらインバータ２９
ａ，２９ｂ，２９ｃ，２９ｄ，２９ｅ，２９ｆ，２９
ｇ，２９ｈの各々は、ＰチャネルおよびＮチャネルＴＦ
Ｔから構成され、電源線２４ａ，２４ｂを介して供給さ
れる電源電圧ＶＤＤＹ２，ＶＳＳＹ２によって動作す
る。クロック信号φ用バッファおよび反転クロック信号
φバー用バッファは第１クロック配線として用いられる
クロック線２６ａおよび反転クロック線２６ｂをそれぞ
れ駆動することによりクロック信号φおよび反転クロッ
ク信号φバーを垂直シフトレジスタ２１に供給する。
【００１７】垂直シフトレジスタ２１のフリップフロッ
プは複数の走査線５それぞれ割当てられ縦列接続された
Ｄ型フリップフロップである。各フリップフロップはク
ロックドインバータ２１ａ，２１ｂ，２１ｄ，２１ｅお
よびインバータ２１ｃ，２１ｆで構成される。これらク
ロックドインバータ２１ａ，２１ｂ，２１ｄ，２１ｅお
よびインバータ２１ｃ，２１ｆの各々は、Ｐチャネルお
よびＮチャネルＴＦＴを組合わせて構成され、電源線２
２ａ，２２ｂを介して供給される電源電圧ＶＤＤＹ１，
ＶＳＳＹ１によって動作する。クロックドインバータ２
１ａ，２１ｂ，２１ｄ，２１ｅはクロック信号φおよび
反転クロック信号φバーを受取るためにクロック線２６
ａおよび反転クロック線２６ｂに接続される。各フリッ
プフロップのクロックドインバータ２１ａは前段のフリ
ップフロップ側から供給される走査パルスをクロックド
インバータ２１ｄを介して走査線バッファ回路２３側に
送出すると共に、次段のフリップフロップ側に送出す
る。
プは複数の走査線５それぞれ割当てられ縦列接続された
Ｄ型フリップフロップである。各フリップフロップはク
ロックドインバータ２１ａ，２１ｂ，２１ｄ，２１ｅお
よびインバータ２１ｃ，２１ｆで構成される。これらク
ロックドインバータ２１ａ，２１ｂ，２１ｄ，２１ｅお
よびインバータ２１ｃ，２１ｆの各々は、Ｐチャネルお
よびＮチャネルＴＦＴを組合わせて構成され、電源線２
２ａ，２２ｂを介して供給される電源電圧ＶＤＤＹ１，
ＶＳＳＹ１によって動作する。クロックドインバータ２
１ａ，２１ｂ，２１ｄ，２１ｅはクロック信号φおよび
反転クロック信号φバーを受取るためにクロック線２６
ａおよび反転クロック線２６ｂに接続される。各フリッ
プフロップのクロックドインバータ２１ａは前段のフリ
ップフロップ側から供給される走査パルスをクロックド
インバータ２１ｄを介して走査線バッファ回路２３側に
送出すると共に、次段のフリップフロップ側に送出す
る。
【００１８】走査線バッファ回路２３は、複数の走査線
にそれぞれ割当てられた複数のバッファで構成される。
各バッファは縦列接続されたインバータ２３ａ，２３
ｂ，２３ｃ，２３ｄで構成される。これらのインバータ
２３ａ，２３ｂ，２３ｃ，２３ｄの各々は、Ｐチャネル
およびＮチャネルＴＦＴを組合わせて構成され、垂直シ
フトレジスタ２１のＴＦＴと同様に電源線２２ａ，２２
ｂを介して供給される電源電圧ＶＤＤＹ１，ＶＳＳＹ１
によって動作する。
にそれぞれ割当てられた複数のバッファで構成される。
各バッファは縦列接続されたインバータ２３ａ，２３
ｂ，２３ｃ，２３ｄで構成される。これらのインバータ
２３ａ，２３ｂ，２３ｃ，２３ｄの各々は、Ｐチャネル
およびＮチャネルＴＦＴを組合わせて構成され、垂直シ
フトレジスタ２１のＴＦＴと同様に電源線２２ａ，２２
ｂを介して供給される電源電圧ＶＤＤＹ１，ＶＳＳＹ１
によって動作する。
【００１９】このような構成の走査線駆動回路２０で
は、クロック線２６ａおよび反転クロック線２６ｂが垂
直シフトレジスタ２１において縦列接続され複数の走査
線５にそれぞれ割当てられた全てのフリップフロップに
接続されるため、非常に大きな寄生容量を持つ。垂直ク
ロックバッファ回路２９がこのようなクロック線２６ａ
および反転クロック線２６ｂを電源線２４ａ，２４ｂを
介して供給される電源電圧ＶＤＤＹ２，ＶＳＳＹ２によ
って駆動する。この垂直クロックバッファ回路２９の動
作により、電源電圧ＶＤＤＹ２，ＶＳＳＹ２は電源線２
４ａ，２４ｂ上で垂直クロック信号に同期した大きな電
圧変動を起こす。しかし、垂直シフトレジスタ２１およ
び走査線バッファ回路２３の電源線２２ａ，２２ｂは電
源線２４ａ，２４ｂとは別系統であるため、電源電圧Ｖ
ＤＤＹ１，ＶＳＳＹ１は垂直クロック信号に同期した大
きな電圧変動を起さない。このため、垂直走査出力回路
ＳＣＶは電源電圧変動に起因するパルスディレイあるい
は誤動作等を起すことがなく、安定な走査パルスを走査
線５に出力できる。また、垂直シフトレジスタ２１およ
び走査線バッファ回路２３では、どのＴＦＴも上述の電
源電圧変動の影響を受けないため、良好な動作信頼性を
維持できる。さらに、走査線バッファ回路２３は、上述
のような電圧変動の影響を受けない電源線２２ａ，２２
ｂを介して供給される電源電圧ＶＤＤＹ１，ＶＳＳＹ１
で走査線５を駆動するため、これら走査線５を介してＴ
ＦＴ７を安定に制御できる。すなわち、信号線３上の信
号電圧を画素電極８に印加する書込動作のためにＴＦＴ
７を確実にオンし、画素電極８を信号線３から電気的に
分離して画素電極電圧を保持する保持動作のために確実
にＴＦＴ７を確実にオフさせることができる。従って、
走査線電圧の変動に起因する書込ムラ、保持ムラ等のな
い良好な画像品質を得ることができる。
は、クロック線２６ａおよび反転クロック線２６ｂが垂
直シフトレジスタ２１において縦列接続され複数の走査
線５にそれぞれ割当てられた全てのフリップフロップに
接続されるため、非常に大きな寄生容量を持つ。垂直ク
ロックバッファ回路２９がこのようなクロック線２６ａ
および反転クロック線２６ｂを電源線２４ａ，２４ｂを
介して供給される電源電圧ＶＤＤＹ２，ＶＳＳＹ２によ
って駆動する。この垂直クロックバッファ回路２９の動
作により、電源電圧ＶＤＤＹ２，ＶＳＳＹ２は電源線２
４ａ，２４ｂ上で垂直クロック信号に同期した大きな電
圧変動を起こす。しかし、垂直シフトレジスタ２１およ
び走査線バッファ回路２３の電源線２２ａ，２２ｂは電
源線２４ａ，２４ｂとは別系統であるため、電源電圧Ｖ
ＤＤＹ１，ＶＳＳＹ１は垂直クロック信号に同期した大
きな電圧変動を起さない。このため、垂直走査出力回路
ＳＣＶは電源電圧変動に起因するパルスディレイあるい
は誤動作等を起すことがなく、安定な走査パルスを走査
線５に出力できる。また、垂直シフトレジスタ２１およ
び走査線バッファ回路２３では、どのＴＦＴも上述の電
源電圧変動の影響を受けないため、良好な動作信頼性を
維持できる。さらに、走査線バッファ回路２３は、上述
のような電圧変動の影響を受けない電源線２２ａ，２２
ｂを介して供給される電源電圧ＶＤＤＹ１，ＶＳＳＹ１
で走査線５を駆動するため、これら走査線５を介してＴ
ＦＴ７を安定に制御できる。すなわち、信号線３上の信
号電圧を画素電極８に印加する書込動作のためにＴＦＴ
７を確実にオンし、画素電極８を信号線３から電気的に
分離して画素電極電圧を保持する保持動作のために確実
にＴＦＴ７を確実にオフさせることができる。従って、
走査線電圧の変動に起因する書込ムラ、保持ムラ等のな
い良好な画像品質を得ることができる。
【００２０】図３は信号線駆動回路１０の詳細な構成を
示す。水平クロックバッファ回路１９は、水平クロック
信号として供給されるクロック信号φおよび反転クロッ
ク信号φバーを受取るよう接続され、縦列接続されたイ
ンバータ１９ａ，１９ｂ，１９ｃ，１９ｄからなるクロ
ック信号φ用バッファおよび縦列接続されたインバータ
１９ｅ，１９ｆ，１９ｇ，１９ｈからなる反転クロック
信号φバー用バッファを有する。これらインバータ１９
ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，１９
ｇ，１９ｈの各々は、ＰチャネルおよびＮチャネルＴＦ
Ｔから構成され、電源線１４ａ，１４ｂを介して供給さ
れる電源電圧ＶＤＤＸ２，ＶＳＳＸ２によって動作す
る。クロック信号φ用バッファおよび反転クロック信号
φバー用バッファは第２クロック配線として用いられる
クロック線１６ａおよび反転クロック線１６ｂをそれぞ
れ駆動することによりクロック信号φおよび反転クロッ
ク信号φバーを水平シフトレジスタ１１に供給する。
示す。水平クロックバッファ回路１９は、水平クロック
信号として供給されるクロック信号φおよび反転クロッ
ク信号φバーを受取るよう接続され、縦列接続されたイ
ンバータ１９ａ，１９ｂ，１９ｃ，１９ｄからなるクロ
ック信号φ用バッファおよび縦列接続されたインバータ
１９ｅ，１９ｆ，１９ｇ，１９ｈからなる反転クロック
信号φバー用バッファを有する。これらインバータ１９
ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，１９
ｇ，１９ｈの各々は、ＰチャネルおよびＮチャネルＴＦ
Ｔから構成され、電源線１４ａ，１４ｂを介して供給さ
れる電源電圧ＶＤＤＸ２，ＶＳＳＸ２によって動作す
る。クロック信号φ用バッファおよび反転クロック信号
φバー用バッファは第２クロック配線として用いられる
クロック線１６ａおよび反転クロック線１６ｂをそれぞ
れ駆動することによりクロック信号φおよび反転クロッ
ク信号φバーを水平シフトレジスタ１１に供給する。
【００２１】水平シフトレジスタ１１のフリップフロッ
プは複数の信号線３にそれぞれ割当てられ縦列接続され
たＤ型フリップフロップである。各フリップフロップは
クロックドインバータ１１ａ，１１ｂ，１１ｄ，１１ｅ
およびインバータ１１ｃ，１１ｆで構成される。これら
クロックドインバータ１１ａ，１１ｂ，１１ｄ，１１ｅ
およびインバータ１１ｃ，１１ｆの各々は、Ｐチャネル
およびＮチャネルＴＦＴを組合わせて構成され、電源線
１２ａ，１２ｂを介して供給される電源電圧ＶＤＤＸ
１，ＶＳＳＸ１によって動作する。クロックドインバー
タ１１ａ，１１ｂ，１１ｄ，１１ｅはクロック信号φお
よび反転クロック信号φバーを受取るためにクロック線
１６ａおよび反転クロック線１６ｂに接続される。各フ
リップフロップのクロックドインバータ１１ａは前段の
フリップフロップ側から供給される走査パルスをクロッ
クドインバータ１１ｄを介してＴＧバッファ回路１３側
に送出すると共に、次段のフリップフロップ側に送出す
る。
プは複数の信号線３にそれぞれ割当てられ縦列接続され
たＤ型フリップフロップである。各フリップフロップは
クロックドインバータ１１ａ，１１ｂ，１１ｄ，１１ｅ
およびインバータ１１ｃ，１１ｆで構成される。これら
クロックドインバータ１１ａ，１１ｂ，１１ｄ，１１ｅ
およびインバータ１１ｃ，１１ｆの各々は、Ｐチャネル
およびＮチャネルＴＦＴを組合わせて構成され、電源線
１２ａ，１２ｂを介して供給される電源電圧ＶＤＤＸ
１，ＶＳＳＸ１によって動作する。クロックドインバー
タ１１ａ，１１ｂ，１１ｄ，１１ｅはクロック信号φお
よび反転クロック信号φバーを受取るためにクロック線
１６ａおよび反転クロック線１６ｂに接続される。各フ
リップフロップのクロックドインバータ１１ａは前段の
フリップフロップ側から供給される走査パルスをクロッ
クドインバータ１１ｄを介してＴＧバッファ回路１３側
に送出すると共に、次段のフリップフロップ側に送出す
る。
【００２２】ＴＧバッファ回路１３は、複数の信号線３
にそれぞれ割当てられた複数のバッファで構成される。
各バッファは縦列接続されたインバータ１３ａ，１３
ｂ，１３ｃ，１３ｄで構成される。これらのインバータ
１３ａ，１３ｂ，１３ｃ，１３ｄの各々は、Ｐチャネル
およびＮチャネルＴＦＴを組合わせて構成され、水平シ
フトレジスタ１１のＴＦＴと同様に電源線１２ａ，１２
ｂを介して供給される電源電圧ＶＤＤＸ１，ＶＳＳＸ１
によって動作する。
にそれぞれ割当てられた複数のバッファで構成される。
各バッファは縦列接続されたインバータ１３ａ，１３
ｂ，１３ｃ，１３ｄで構成される。これらのインバータ
１３ａ，１３ｂ，１３ｃ，１３ｄの各々は、Ｐチャネル
およびＮチャネルＴＦＴを組合わせて構成され、水平シ
フトレジスタ１１のＴＦＴと同様に電源線１２ａ，１２
ｂを介して供給される電源電圧ＶＤＤＸ１，ＶＳＳＸ１
によって動作する。
【００２３】このような構成の信号線駆動回路１０で
は、クロック線１６ａおよび反転クロック線１６ｂが水
平シフトレジスタ１１において縦列接続され複数の信号
線３にそれぞれ割当てられた全てのフリップフロップに
接続されるため、非常に大きな寄生容量を持つ。水平ク
ロックバッファ回路１９がこのようなクロック線１６ａ
および反転クロック線１６ｂを電源線１４ａ，１４ｂを
介して供給される電源電圧ＶＤＤＸ２，ＶＳＳＸ２によ
って駆動する。この水平クロックバッファ回路１９の動
作により、電源電圧ＶＤＤＸ２，ＶＳＳＸ２は電源線１
４ａ，１４ｂ上で水平クロック信号に同期した大きな電
圧変動を起こす。しかし、水平シフトレジスタ１１およ
びＴＧバッファ回路１３の電源線１２ａ，１２ｂは電源
線１４ａ，１４ｂとは別系統であるため、電源電圧ＶＤ
ＤＸ１，ＶＳＳＸ１は水平クロック信号に同期した大き
な電圧変動を起さない。このため、水平走査出力回路Ｓ
ＣＨは電源電圧変動に起因するパルスディレイあるいは
誤動作等を起すことがなく、安定な走査パルスをトラン
スミッションゲート１８に出力できる。また、水平シフ
トレジスタ１１およびＴＧバッファ回路１３では、どの
ＴＦＴも上述の電源電圧変動の影響を受けないため、良
好な動作信頼性を維持できる。さらに、ＴＧバッファ回
路１３は、上述のような電圧変動の影響を受けない電源
線１２ａ，１２ｂを介して供給される電源電圧ＶＤＤＸ
１，ＶＳＳＸ１でトランスミッションゲート１８を安定
に制御できる。すなわち、映像信号バス１７上の信号電
圧を信号線３に印加する書込動作のためにトランスミッ
ションゲート１８を確実にオンし、信号線３を映像信号
バス１７から電気的に分離して信号線電圧を保持する保
持動作のために確実にトランスミッションゲート１８を
確実にオフさせることができる。従って、信号線電圧の
変動に起因する書込ムラ、保持ムラ等のない良好な画像
品質を得ることができる。
は、クロック線１６ａおよび反転クロック線１６ｂが水
平シフトレジスタ１１において縦列接続され複数の信号
線３にそれぞれ割当てられた全てのフリップフロップに
接続されるため、非常に大きな寄生容量を持つ。水平ク
ロックバッファ回路１９がこのようなクロック線１６ａ
および反転クロック線１６ｂを電源線１４ａ，１４ｂを
介して供給される電源電圧ＶＤＤＸ２，ＶＳＳＸ２によ
って駆動する。この水平クロックバッファ回路１９の動
作により、電源電圧ＶＤＤＸ２，ＶＳＳＸ２は電源線１
４ａ，１４ｂ上で水平クロック信号に同期した大きな電
圧変動を起こす。しかし、水平シフトレジスタ１１およ
びＴＧバッファ回路１３の電源線１２ａ，１２ｂは電源
線１４ａ，１４ｂとは別系統であるため、電源電圧ＶＤ
ＤＸ１，ＶＳＳＸ１は水平クロック信号に同期した大き
な電圧変動を起さない。このため、水平走査出力回路Ｓ
ＣＨは電源電圧変動に起因するパルスディレイあるいは
誤動作等を起すことがなく、安定な走査パルスをトラン
スミッションゲート１８に出力できる。また、水平シフ
トレジスタ１１およびＴＧバッファ回路１３では、どの
ＴＦＴも上述の電源電圧変動の影響を受けないため、良
好な動作信頼性を維持できる。さらに、ＴＧバッファ回
路１３は、上述のような電圧変動の影響を受けない電源
線１２ａ，１２ｂを介して供給される電源電圧ＶＤＤＸ
１，ＶＳＳＸ１でトランスミッションゲート１８を安定
に制御できる。すなわち、映像信号バス１７上の信号電
圧を信号線３に印加する書込動作のためにトランスミッ
ションゲート１８を確実にオンし、信号線３を映像信号
バス１７から電気的に分離して信号線電圧を保持する保
持動作のために確実にトランスミッションゲート１８を
確実にオフさせることができる。従って、信号線電圧の
変動に起因する書込ムラ、保持ムラ等のない良好な画像
品質を得ることができる。
【００２４】次に、本発明の第２実施形態に係る駆動回
路一体型アクティブマトリクス液晶表示装置を図４を参
照して説明する。図４はこのアクティブマトリクス液晶
表示装置の構成を示す。この液晶表示装置は以下に述べ
る点を除いて図１に示す第１実施形態の液晶表示装置と
同様に構成される。図４では、図１に示す部分と同様の
部分を同一参照符号で表し、その説明を省略する。
路一体型アクティブマトリクス液晶表示装置を図４を参
照して説明する。図４はこのアクティブマトリクス液晶
表示装置の構成を示す。この液晶表示装置は以下に述べ
る点を除いて図１に示す第１実施形態の液晶表示装置と
同様に構成される。図４では、図１に示す部分と同様の
部分を同一参照符号で表し、その説明を省略する。
【００２５】この液晶表示装置では、アレイ基板２Ａ、
対向基板２Ｂ、および液晶層１が第１実施形態と同一の
構造を有する。電源線１４ａ，１２ａは電源電圧ＶＤＤ
Ｘ１を共通に受取るようアレイ基板２Ａの外部となるコ
ネクタ部１Ａ内で接続され、電源線１４ｂ，１２ｂは電
源電圧ＶＤＤＸ１を共通に受取るようコネクタ部１Ａの
外側で接続され、電源線２４ａ，２２ａは電源電圧ＶＤ
ＤＹ１を共通に受取るようアレイ基板２Ａの外部となる
コネクタ部１Ａ内で接続され、電源線２４ｂ，２２ｂは
電源電圧ＶＳＳＹ１を共通に受取るようアレイ基板２Ａ
の外部となるコネクタ部１Ａ内で接続される。すなわ
ち、垂直クロックバッファ回路２９用の電源線２４ａ，
２４ｂは垂直走査出力回路ＣＳＶ用の電源線２２ａ，２
２ｂと図４に示すようにアレイ基板２Ａ内において別系
統になっており、水平クロックバッファ回路１９用の電
源線１４ａ，１４ｂは水平走査出力回路ＣＳＨ用の電源
線１２ａ，１２ｂと図４に示すようにアレイ基板２Ａ内
において別系統になっている。
対向基板２Ｂ、および液晶層１が第１実施形態と同一の
構造を有する。電源線１４ａ，１２ａは電源電圧ＶＤＤ
Ｘ１を共通に受取るようアレイ基板２Ａの外部となるコ
ネクタ部１Ａ内で接続され、電源線１４ｂ，１２ｂは電
源電圧ＶＤＤＸ１を共通に受取るようコネクタ部１Ａの
外側で接続され、電源線２４ａ，２２ａは電源電圧ＶＤ
ＤＹ１を共通に受取るようアレイ基板２Ａの外部となる
コネクタ部１Ａ内で接続され、電源線２４ｂ，２２ｂは
電源電圧ＶＳＳＹ１を共通に受取るようアレイ基板２Ａ
の外部となるコネクタ部１Ａ内で接続される。すなわ
ち、垂直クロックバッファ回路２９用の電源線２４ａ，
２４ｂは垂直走査出力回路ＣＳＶ用の電源線２２ａ，２
２ｂと図４に示すようにアレイ基板２Ａ内において別系
統になっており、水平クロックバッファ回路１９用の電
源線１４ａ，１４ｂは水平走査出力回路ＣＳＨ用の電源
線１２ａ，１２ｂと図４に示すようにアレイ基板２Ａ内
において別系統になっている。
【００２６】このように構成しても、垂直走査出力回路
ＣＳＶおよび水平走査出力回路ＣＳＨはそれぞれ垂直ク
ロックバッファ回路２９および水平クロックバッファ回
路１９の動作による電源電圧変動の影響を受けにくくな
るので、第１実施形態と同様の効果を得ることができ
る。
ＣＳＶおよび水平走査出力回路ＣＳＨはそれぞれ垂直ク
ロックバッファ回路２９および水平クロックバッファ回
路１９の動作による電源電圧変動の影響を受けにくくな
るので、第１実施形態と同様の効果を得ることができ
る。
【００２７】次に本発明の第３実施形態に係る駆動回路
一体型アクティブマトリクス液晶表示装置を図５を参照
して説明する。図５はこのアクティブマトリクス液晶表
示装置の構成を示す。この液晶表示装置は以下に述べる
点を除いて図１に示す第１実施形態の液晶表示装置と同
様に構成される。図５では、図１に示す部分と同様の部
分を同一参照符号で表し、その説明を省略する。
一体型アクティブマトリクス液晶表示装置を図５を参照
して説明する。図５はこのアクティブマトリクス液晶表
示装置の構成を示す。この液晶表示装置は以下に述べる
点を除いて図１に示す第１実施形態の液晶表示装置と同
様に構成される。図５では、図１に示す部分と同様の部
分を同一参照符号で表し、その説明を省略する。
【００２８】この液晶表示装置では、対向基板２Ｂ、お
よび液晶層１が第１実施形態と同一の構造を有する。ア
レイ基板２Ａについては、電源線１４ａ，１２ａは電源
電圧ＶＤＤＸ１を共通に受取るようコネクタ部１Ａより
内側のアレイ基板２Ａ上で接続され、電源線１４ｂ，１
２ｂは電源電圧ＶＤＤＸ１を共通に受取るようコネクタ
部１Ａより内側のアレイ基板２Ａ内で接続され、電源線
２４ａ，２２ａは電源電圧ＶＤＤＹ１を共通に受取るよ
うコネクタ部１Ａより内側のアレイ基板２Ａ内で接続さ
れ、電源線２４ｂ，２２ｂは電源電圧ＶＳＳＹ１を共通
に受取るようコネクタ部１Ａより内側のアレイ基板２Ａ
内で接続される。すなわち、垂直クロックバッファ回路
２９用の電源線２４ａ，２４ｂは垂直走査出力回路ＣＳ
Ｖ用の電源線２２ａ，２２ｂと図５に示すようにコネク
タ部１Ａの周辺を除くアレイ基板２Ａ内において別系統
になっており、水平クロックバッファ回路１９用の電源
線１４ａ，１４ｂは水平走査出力回路ＣＳＨ用の電源線
１２ａ，１２ｂと図５に示すようにコネクタ部１Ａの周
辺を除くアレイ基板２Ａ内において別系統になってい
る。
よび液晶層１が第１実施形態と同一の構造を有する。ア
レイ基板２Ａについては、電源線１４ａ，１２ａは電源
電圧ＶＤＤＸ１を共通に受取るようコネクタ部１Ａより
内側のアレイ基板２Ａ上で接続され、電源線１４ｂ，１
２ｂは電源電圧ＶＤＤＸ１を共通に受取るようコネクタ
部１Ａより内側のアレイ基板２Ａ内で接続され、電源線
２４ａ，２２ａは電源電圧ＶＤＤＹ１を共通に受取るよ
うコネクタ部１Ａより内側のアレイ基板２Ａ内で接続さ
れ、電源線２４ｂ，２２ｂは電源電圧ＶＳＳＹ１を共通
に受取るようコネクタ部１Ａより内側のアレイ基板２Ａ
内で接続される。すなわち、垂直クロックバッファ回路
２９用の電源線２４ａ，２４ｂは垂直走査出力回路ＣＳ
Ｖ用の電源線２２ａ，２２ｂと図５に示すようにコネク
タ部１Ａの周辺を除くアレイ基板２Ａ内において別系統
になっており、水平クロックバッファ回路１９用の電源
線１４ａ，１４ｂは水平走査出力回路ＣＳＨ用の電源線
１２ａ，１２ｂと図５に示すようにコネクタ部１Ａの周
辺を除くアレイ基板２Ａ内において別系統になってい
る。
【００２９】このように構成しても、第１および第２実
施形態と同様の効果を得ることができる。本発明は上述
の実施形態に限定されず発明の要旨を逸脱しない範囲で
様々に変形可能である。例えば図１に示すクロックバッ
ファ回路１９，２９は図６に示すように信号線駆動回路
１０および走査線駆動回路２０内において数カ所に分散
されて配置されていても良い。
施形態と同様の効果を得ることができる。本発明は上述
の実施形態に限定されず発明の要旨を逸脱しない範囲で
様々に変形可能である。例えば図１に示すクロックバッ
ファ回路１９，２９は図６に示すように信号線駆動回路
１０および走査線駆動回路２０内において数カ所に分散
されて配置されていても良い。
【００３０】また、第１から第３実施形態の液晶表示装
置において、信号線駆動回路１０および走査線駆動回路
２０はそれぞれクロックバッファ回路１９および２９を
備えるが、本発明はこれら信号線駆動回路１０および走
査線駆動回路２０のどちらか一方だけがクロックバッフ
ァ回路を備える液晶表示装置にも適用できる。
置において、信号線駆動回路１０および走査線駆動回路
２０はそれぞれクロックバッファ回路１９および２９を
備えるが、本発明はこれら信号線駆動回路１０および走
査線駆動回路２０のどちらか一方だけがクロックバッフ
ァ回路を備える液晶表示装置にも適用できる。
【００３１】
【発明の効果】以上のように本発明によれば、表示画像
の品質がクロック信号の配給動作において生じた電源電
圧変動の影響で劣化することを防止できる液晶表示装置
を提供できる。
の品質がクロック信号の配給動作において生じた電源電
圧変動の影響で劣化することを防止できる液晶表示装置
を提供できる。
【図１】本発明の第１実施形態に係る駆動回路一体型ア
クティブマトリクス液晶表示装置の構成を示す図であ
る。
クティブマトリクス液晶表示装置の構成を示す図であ
る。
【図２】図１に示す走査線駆動回路の構成を示す図であ
る。
る。
【図３】図１に示す信号線駆動回路の構成を示す図であ
る。
る。
【図４】本発明の第２実施形態に係る駆動回路一体型ア
クティブマトリクス液晶表示装置の構成を示す図であ
る。
クティブマトリクス液晶表示装置の構成を示す図であ
る。
【図５】本発明の第３実施形態に係る駆動回路一体型液
晶表示装置の構成を示す図である。
晶表示装置の構成を示す図である。
【図６】図１に示すクロックバッファ回路の変形例を示
す図である。
す図である。
１…液晶層 ２Ａ…アレイ基板 ２Ｂ…対向基板 ３…信号線 ５…走査線 ７…ＴＦＴ ８…画素電極 １０…信号線駆動回路 １１…シフトレジスタ １２ａ，１２ｂ…電源線 １３…ＴＧバッファ回路 １４ａ，１４ｂ…電源線 １５ａ，１５ｂ…電源線 １６…クロック線 １６ａ…クロック線 １６ｂ…反転クロック線 １７…映像信号バス １８…トランスミッションゲート １９…水平クロックバッファ回路 １Ａ…アレイ基板用コネクタ部 ２０…走査線駆動回路 ２１…シフトレジスタ ２２ａ，２２ｂ…電源線 ２３…走査線バッファ回路 ２４ａ，２４ｂ…電源線 ２５ａ，２５ｂ…電源線 ２６…クロック線 ２６ａ…クロック線 ２６ｂ…反転クロック線 ２９…垂直クロックバッファ回路
Claims (7)
- 【請求項１】 マトリクス状に配置される複数の画素電
極、これら画素電極の行に沿って配置される複数の走査
線、これら画素電極の列に沿って配置される複数の信号
線、前記複数の走査線および複数の信号線の交差位置付
近に配置され各々対応信号線上の信号電圧を対応画素電
極に印加するために対応走査線を介して制御される複数
のスイッチング素子、前記複数の走査線を駆動する走査
線駆動回路、および複数の信号線を駆動する信号線駆動
回路を含むアレイ基板と、前記複数の画素電極に対向さ
れる対向電極を含む対向基板と、前記アレイ基板および
前記対向基板間に挟持される液晶層とを備え、前記走査
線駆動回路および前記信号線駆動回路の少なくとも一方
は前記アレイ基板の外部から供給されるクロック信号を
増幅するクロックバッファ回路、前記クロックバッファ
回路から供給されるクロック信号に応答して順次前記複
数の走査線または信号線を走査する走査出力回路、クロ
ックバッファ回路用電源配線、および前記クロックバッ
ファ回路用電源配線とは別に設けられる走査出力回路用
電源配線を含むことを特徴とする液晶表示装置。 - 【請求項２】 前記アレイ基板は前記複数の画素電極、
前記複数の走査線、前記複数の信号線、前記複数のスイ
ッチング素子、前記走査線駆動回路および信号線駆動回
路を含むガラス板であることを特徴とする請求項１に記
載の液晶表示装置。 - 【請求項３】 前記クロックバッファ回路および走査出
力回路は複数の薄膜トランジスタを組合わせて構成され
ることを特徴とする請求項１に記載の液晶表示装置。 - 【請求項４】 前記複数の薄膜トランジスタの各々はポ
リシリコン薄膜トランジスタであることを特徴とする請
求項３に記載の液晶表示装置。 - 【請求項５】 前記走査線駆動回路において、前記走査
出力回路は前記クロックバッファ回路から供給されるク
ロック信号に応答して走査パルスをシフトし複数の出力
端から順次出力するシフトレジスタ、および前記シフト
レジスタの各出力端から得られる走査パルスを増幅して
対応走査線を駆動する走査線バッファ回路を含むことを
特徴とする請求項１に記載の液晶表示装置。 - 【請求項６】 前記信号線駆動回路において、前記走査
出力回路は前記アレイ基板の外部から供給される映像信
号を伝送する映像信号バス、各々この映像信号バスと対
応信号線との間に接続される複数のスイッチ、前記クロ
ックバッファ回路から供給されるクロック信号に応答し
て走査パルスをシフトし複数の出力端から順次出力する
シフトレジスタ、および前記シフトレジスタの各出力端
から得られる走査パルスを増幅して対応スイッチを駆動
するスイッチバッファ回路を含むことを特徴とする請求
項１に記載の液晶表示装置。 - 【請求項７】 前記クロックバッファ回路用電源配線は
前記アレイ基板の端部近傍を除いて前記走査出力回路用
電源配線と電気的接点を持たないことを特徴とする請求
項１に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29847198A JP2000122027A (ja) | 1998-10-20 | 1998-10-20 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29847198A JP2000122027A (ja) | 1998-10-20 | 1998-10-20 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000122027A true JP2000122027A (ja) | 2000-04-28 |
Family
ID=17860142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29847198A Pending JP2000122027A (ja) | 1998-10-20 | 1998-10-20 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000122027A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007140496A (ja) * | 2005-10-21 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN100439982C (zh) * | 2004-02-13 | 2008-12-03 | 日本电气株式会社 | 有源矩阵型半导体器件 |
| US9208710B2 (en) | 2005-10-21 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1998
- 1998-10-20 JP JP29847198A patent/JP2000122027A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100439982C (zh) * | 2004-02-13 | 2008-12-03 | 日本电气株式会社 | 有源矩阵型半导体器件 |
| US8264476B2 (en) | 2004-02-13 | 2012-09-11 | Nlt Technologies, Ltd. | Active matrix type semiconductor device |
| JP2007140496A (ja) * | 2005-10-21 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9208710B2 (en) | 2005-10-21 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7688302B2 (en) | Shift register and display device using same | |
| US5708455A (en) | Active matrix display device | |
| KR100235590B1 (ko) | 박막트랜지스터 액정표시장치의 구동방법 | |
| JPH0879663A (ja) | 駆動回路及び表示装置 | |
| JP4043112B2 (ja) | 液晶表示装置およびその駆動方法 | |
| KR20010041022A (ko) | 능동 매트릭스 액정 디스플레이 장치 | |
| JPH08137443A (ja) | 画像表示装置 | |
| KR20010020935A (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| KR20000023433A (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| US6788281B2 (en) | Circuit panel and flat-panel display device | |
| JP2000122027A (ja) | 液晶表示装置 | |
| JPH10197851A (ja) | 液晶表示装置 | |
| JP3118345B2 (ja) | 液晶表示装置 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP2003099018A (ja) | 平面表示装置 | |
| US7623110B2 (en) | Systems for displaying images by utilizing horizontal shift register circuit for generating overlapped output signals | |
| JP3318188B2 (ja) | 表示装置用駆動回路 | |
| KR20010110159A (ko) | 회로기판 및 평면표시장치 | |
| JPH0213316B2 (ja) | ||
| JP2000275608A (ja) | 液晶表示装置 | |
| JP2001265297A (ja) | 走査線駆動回路およびその走査線駆動回路を有する平面表示装置ならびにその駆動方法 | |
| KR940004133B1 (ko) | 박막트랜지스터의 구동방식 | |
| JP4455714B2 (ja) | 薄膜トランジスタ基板及びそれを用いた液晶表示パネル | |
| JPH0552498B2 (ja) | ||
| JPH0961789A (ja) | 液晶表示装置 |