JP2000114297A - Method and equipment for inspecting bump of integrated circuit - Google Patents
Method and equipment for inspecting bump of integrated circuitInfo
- Publication number
- JP2000114297A JP2000114297A JP10287119A JP28711998A JP2000114297A JP 2000114297 A JP2000114297 A JP 2000114297A JP 10287119 A JP10287119 A JP 10287119A JP 28711998 A JP28711998 A JP 28711998A JP 2000114297 A JP2000114297 A JP 2000114297A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- inspection
- preset
- bumps
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、集積回路上に形成
されたバンプの検査装置及びバンプの検査方法に関す
る。[0001] 1. Field of the Invention [0002] The present invention relates to an apparatus and a method for inspecting a bump formed on an integrated circuit.
【0002】[0002]
【従来の技術】従来の集積回路(ICチップ)上のバン
プ外観検査は、ウェハ内のICチップ上に形成されたバ
ンプに対して行われる。 本発明に関連する従来技術
は、特開平06−323824に開示されている。2. Description of the Related Art A conventional bump appearance inspection on an integrated circuit (IC chip) is performed on bumps formed on an IC chip in a wafer. The prior art related to the present invention is disclosed in Japanese Patent Application Laid-Open No. 06-323824.
【0003】図27に、特開平06−323824に開
示されているバンプ検査装置を示す。本装置は、ウェハ
203内の集積回路(ICチップ)202上に形成され
た検査対象であるバンプ201の表面状態から欠陥特徴
を検出する事により、外観検査を実施する。FIG. 27 shows a bump inspection apparatus disclosed in JP-A-06-323824. This apparatus performs a visual inspection by detecting a defect feature from the surface state of a bump 201 to be inspected formed on an integrated circuit (IC chip) 202 in a wafer 203.
【0004】本構成は環状照明204と、ビームスプリ
ッタ206と、光源208及び光源209と、電荷結合
素子(CCD)210と、ステージ211と、機構制御
部212と、D/A変換部213と、中央処理装置(C
PU)214と、画像処理部215と、モニタ216及
びモニタ217とから構成される。[0004] This configuration includes an annular illumination 204, a beam splitter 206, a light source 208 and a light source 209, a charge-coupled device (CCD) 210, a stage 211, a mechanism control unit 212, a D / A conversion unit 213, Central processing unit (C
(PU) 214, an image processing unit 215, and monitors 216 and 217.
【0005】機構制御部212は、CPU214からの
指示に基づいて、ウェハ203内のICチップ202上
に形成されたバンプ201が、CCD210の光軸20
5の直下に位置する様にウェハ203が搭載されたステ
ージ211を移動する。The mechanism control unit 212 moves the bump 201 formed on the IC chip 202 in the wafer 203 to the optical axis 20 of the CCD 210 based on an instruction from the CPU 214.
The stage 211 on which the wafer 203 is mounted is moved so as to be located immediately below the stage 5.
【0006】画像処理部215は、CCD210によっ
て撮像された画像に各バンプを取り込む基準ウィンドウ
を設定する。更に、画像処理部215は、この基準ウィ
ンドウを各種欠陥の特徴抽出に最適な様に、拡大又は小
ウィンドウに分割したりして再設定し、再設定されたウ
ィンドウ内の画像情報に基づいて各種欠陥の特徴量を抽
出する。The image processing unit 215 sets a reference window for capturing each bump in an image picked up by the CCD 210. Further, the image processing unit 215 re-sets this reference window by enlarging or dividing it into small windows so as to be optimal for feature extraction of various defects, and performs various settings based on the image information in the reset window. The feature amount of the defect is extracted.
【0007】CPU214は、画像処理部215によっ
て抽出された特徴量に統計処理を施して評価値を算出
し、更に、この評価値に基づいて欠陥バンプを検出す
る。[0007] The CPU 214 performs statistical processing on the feature amount extracted by the image processing unit 215 to calculate an evaluation value, and further detects a defective bump based on the evaluation value.
【0008】[0008]
【発明が解決しようとする課題】然し、図27に示すバ
ンプ検査装置には、以下に示す問題点がある。第1の問
題点は、本検査方式をトレイ内に収容された複数個のI
Cチップの各々に対するバンプ検査に適用した場合、ト
レイ内で各ICチップが位置ずれする為、検査精度が低
下する事である。However, the bump inspection apparatus shown in FIG. 27 has the following problems. The first problem is that the present inspection method is applied to a plurality of I / Os accommodated in a tray.
When the present invention is applied to the bump inspection for each of the C chips, each IC chip is displaced in the tray, so that the inspection accuracy is reduced.
【0009】その理由として、図27に示す検査方式
は、ウェハ203上のアライメントマークを用いて、ウ
ェハ203上のICチップ全体の位置補正(X、Y、
θ)を行うが、ICチップを複数個収容するトレイを用
いた検査に適用した場合、トレイ内のICチップの各々
に位置ずれ(X、Y、θ)が発生する為である。The reason is that the inspection method shown in FIG. 27 uses the alignment marks on the wafer 203 to correct the position (X, Y,
θ) is performed, but when the present invention is applied to an inspection using a tray accommodating a plurality of IC chips, displacement (X, Y, θ) occurs in each of the IC chips in the tray.
【0010】第2の問題点は、トレイから1個のICチ
ップをハンドリングした後検査する場合においても、検
査装置が高価になる事である。その理由は、ICチップ
のハンドリング機構とθステージ機構とが必要となる
為、検査装置が複雑で高価になる為である。[0010] The second problem is that the inspection apparatus becomes expensive even when one IC chip is handled from the tray and then inspected. The reason is that the inspection device becomes complicated and expensive because a handling mechanism for the IC chip and a θ stage mechanism are required.
【0011】第3の問題点は、トレイ内のICチップの
各々に生じる位置ずれを補正する為に、従来画像処理技
術において位置ずれ補正に適用される濃淡パターンマッ
チング方式を用いると、検査装置が高価となる。又、正
確な位置ずれ補正が難しいといった点がある。A third problem is that if a light and shade pattern matching system applied to position shift correction in the conventional image processing technology is used to correct the position shift occurring in each of the IC chips in the tray, the inspection apparatus becomes inconvenient. It will be expensive. In addition, there is a point that accurate displacement correction is difficult.
【0012】その理由は、トレイ内のチップの位置ずれ
は、X、Y、θ方向に発生する為、θずれ(角度ずれ)
を補正する必要があるが、濃淡パターンマッチング方式
は処理が複雑な上に、テンプレート画像を回転させる為
に高価で時間がかかり、正確に位置ずれ補正が難しい為
である。The reason is that the positional deviation of the chips in the tray occurs in the X, Y and θ directions, so that the θ deviation (angle deviation)
This is because the gray-scale pattern matching method requires complicated processing, is expensive and time-consuming to rotate the template image, and it is difficult to accurately correct the displacement.
【0013】本発明は、上記課題を踏まえ、高速且つ高
精度な検査を実現する集積回路上のバンプ検査装置、及
びバンプ検査方法を提供する事にある。又、本発明の他
の目的は、集積回路を複数個収容する為のトレイを用い
た検査を可能とする集積回路上のバンプ検査装置、及び
バンプ検査方法を提供する事にある。An object of the present invention is to provide a bump inspection apparatus and a bump inspection method on an integrated circuit which realize a high-speed and high-precision inspection based on the above-mentioned problems. Another object of the present invention is to provide a bump inspection apparatus and a bump inspection method on an integrated circuit, which enable inspection using a tray for accommodating a plurality of integrated circuits.
【0014】[0014]
【課題を解決するための手段】上記課題を解決する為
に、本発明の集積回路におけるバンプ検査装置は、集積
回路の予め設定された領域を撮像して得られる情報に基
づき、前記予め設定された領域の一部の位置を算出する
為のチップ認識手段と、前記集積回路上に形成された複
数のバンプのうち、予め設定されたバンプを撮像して得
られる情報と、前記予め設定された領域の一部の位置と
に基づき、前記予め設定されたバンプの位置を算出する
為のバンプ認識手段と、前記予め設定されたバンプの位
置に基づき算出される、前記集積回路の位置の補正量
と、前記複数のバンプの各々を撮像して得られる情報か
ら生成されたデータとに基づいて、前記複数のバンプの
各々に対して予め設定された検査領域を補正し、補正さ
れた検査領域を算出する為の領域補正手段と、前記補正
された検査領域と前記生成されたデータとに基づいて、
前記複数のバンプの各々の特徴量を算出し、前記算出さ
れた特徴量を予め設定された許容範囲に基づいて良否判
定する為の検査手段とから成る事を特徴とする。In order to solve the above-mentioned problems, a bump inspection apparatus for an integrated circuit according to the present invention is arranged so that a predetermined area of an integrated circuit is imaged and the information is obtained. Chip recognizing means for calculating the position of a part of the set area, information obtained by imaging a preset bump among a plurality of bumps formed on the integrated circuit, and the preset A bump recognizing means for calculating the preset bump position based on a position of a part of the area; and a correction amount of the integrated circuit position calculated based on the preset bump position. And, based on the data generated from the information obtained by imaging each of the plurality of bumps, based on the correction of a predetermined inspection area for each of the plurality of bumps, the corrected inspection area Calculate An area correcting means for, based on said corrected inspection area and the generated data,
An inspection means for calculating a characteristic amount of each of the plurality of bumps and judging pass / fail of the calculated characteristic amount based on a preset allowable range.
【0015】又、前記検査手段は、複数のバンプのう
ち、前記補正された検査領域に対応するものの中心位置
と、直径及び面積とを算出し、前記算出された中心位置
と、前記算出された直径及び前記算出された面積の各々
に対応する前記許容範囲に基づいて前記良否判定する事
を特徴とする。Further, the inspection means calculates a center position, a diameter and an area of a plurality of bumps corresponding to the corrected inspection region, and calculates the calculated center position and the calculated center position. The quality is determined based on the allowable range corresponding to each of the diameter and the calculated area.
【0016】更に、前記検査手段が、前記補正された検
査領域の中心位置と、前記複数のバンプのうち、前記補
正された検査領域に対応するものとの中心位置の差を算
出し、前記算出された中心位置の差を予め設定された基
準範囲に基づいて前記良否判定する為の手段とを更に含
む事を特徴とする。Further, the inspection means calculates a difference between a center position of the corrected inspection region and a center position of the plurality of bumps corresponding to the corrected inspection region. Means for determining the acceptability based on the difference between the determined center positions based on a preset reference range.
【0017】更に、前記検査手段が、前記複数のバンプ
のうち、互いに隣接する2つの前記補正された検査領域
の各々に対応するものの中心位置間の距離を算出し、前
記算出された中心位置間の距離を、予め設定された基準
範囲に基づいて良否判定する為の手段とを更に含む事を
特徴とする。Further, the inspection means calculates a distance between the center positions of the bumps corresponding to each of the two corrected inspection areas adjacent to each other, and calculates a distance between the calculated center positions. Means for judging pass / fail of the distance based on a preset reference range.
【0018】更に、前記検査手段が、前記複数のバンプ
のうち、両端にある2つの前記補正された少なくとも1
つの検査領域の各々に対応するものの中心位置間の距離
を算出し、前記算出された中心位置間の距離を、予め設
定された第4の許容範囲に基づいて良否判定する為の手
段とを更に含む事を特徴とする。[0018] Further, the inspecting means may include two of the plurality of corrected bumps at both ends of the plurality of bumps.
Means for calculating the distance between the center positions of those corresponding to each of the three inspection areas, and determining the pass / fail of the calculated distance between the center positions based on a preset fourth allowable range. It is characterized by including.
【0019】更に、前記検査手段が、検査対象領域にお
ける、互いに隣接する2辺の角度を算出し、前記算出さ
れた2辺の角度を、予め設定された第5の許容範囲に基
づいて良否判定する為の手段と、前記検査対象領域は、
前記補正された少なくとも1つの検査領域から成る情報
を用いて2次元に配置され、を更に含む事を特徴とす
る。Further, the inspection means calculates the angles of two sides adjacent to each other in the inspection target area, and determines the calculated angles of the two sides based on a preset fifth allowable range. Means for performing, and the inspection target area,
The two-dimensional arrangement is further performed using the information comprising the corrected at least one inspection area.
【0020】又、本発明の集積回路におけるバンプ検査
装置は、(A)集積回路における予め設定された領域の
一部の位置を算出するステップと、(B)前記集積回路
上に形成された複数のバンプのうち、予め設定されたバ
ンプの位置を算出するステップと、(C)前記予め設定
されたバンプの位置に基づいて、前記集積回路の位置の
補正量を算出し、前記複数のバンプの各々を撮像する事
により、前記複数のバンプの各々に予め設定された検査
領域を補正するステップと、(D)前記複数のバンプの
各々の特徴量を検出し、予め設定された基準範囲に基づ
き良否判定を行なうステップとから成る事を特徴とす
る。Further, the bump inspection apparatus for an integrated circuit according to the present invention comprises: (A) calculating a position of a part of a preset region in the integrated circuit; and (B) calculating a plurality of positions formed on the integrated circuit. Calculating a preset bump position among the bumps; and (C) calculating a correction amount of the integrated circuit position based on the preset bump position, Correcting the inspection area preset for each of the plurality of bumps by imaging each of the plurality of bumps; and (D) detecting a characteristic amount of each of the plurality of bumps, based on a preset reference range. Performing a pass / fail determination.
【0021】更に、前記ステップ(A)が、前記予め設
定された領域の一部を認識する為の照明手段を選択する
ステップと、前記照明手段により前記予め設定された領
域を照射し、撮像する事によりアナログ信号としての第
1の画像情報を出力するステップと、前記第1の画像情
報をディジタル信号に変換し、前記変換された第1の画
像情報を2値化レベルの情報に変換するステップと、前
記2値化レベルの情報に基づいて、前記予め設定された
領域の一部の位置を算出するステップとから成る事を特
徴とする。Further, in the step (A), a step of selecting an illuminating means for recognizing a part of the preset area, and irradiating the predetermined area with the illuminating means to capture an image. Outputting the first image information as an analog signal, converting the first image information into a digital signal, and converting the converted first image information into binary level information. And calculating a position of a part of the preset area based on the binarization level information.
【0022】更に、前記ステップ(B)が、前記予め設
定されたバンプを認識する為の照明手段を選択するステ
ップと、前記照明手段により前記予め設定されたバンプ
を照射し、撮像する事によりアナログ信号としての第2
の画像情報を出力するステップと、前記第2の画像情報
をディジタル信号に変換し、前記変換された第2の画像
情報を2値化レベルの情報に変換するステップと、前記
2値化レベルの情報と、前記予め設定された領域の一部
の位置とに基づいて、前記予め設定されたバンプの位置
を算出するステップとから成る事を特徴とする。Further, the step (B) includes a step of selecting an illuminating means for recognizing the preset bump, and irradiating the preset bump with the illuminating means and capturing an image by analog. The second as a signal
Outputting the image information, converting the second image information into a digital signal, converting the converted second image information into binary level information, Calculating the position of the preset bump based on information and a position of a part of the preset region.
【0023】更に、前記ステップ(C)が、前記予め設
定されたバンプの位置に基づいて、前記集積回路の位置
の補正量を算出するステップと、前記複数のバンプの各
々を認識する為の照明手段を選択するステップと、前記
照明手段により前記複数のバンプの各々を照射し、撮像
する事によりアナログ信号としての第3の画像情報を出
力するステップと、前記第3の画像情報をディジタル信
号に変換し、前記変換された第3の画像情報を2値化レ
ベルの情報に変換するステップと、前記算出された補正
量と前記2値化レベルの情報とに基づいて、前記複数の
バンプの各々に予め設定された検査領域を補正するステ
ップとから成る事を特徴とする。Further, the step (C) includes a step of calculating a correction amount of the position of the integrated circuit based on the position of the preset bump, and an illumination for recognizing each of the plurality of bumps. Selecting a means, irradiating each of the plurality of bumps with the illumination means, and outputting third image information as an analog signal by imaging, and converting the third image information into a digital signal. Converting, and converting the converted third image information into binary level information; each of the plurality of bumps based on the calculated correction amount and the binary level information. And correcting the inspection area set in advance.
【0024】[0024]
【発明の実施の形態】次に、本発明である集積回路にお
けるバンプ検査装置及びバンプ検査方法の実施の形態に
関して、添付図面を参照して詳細に説明する。図1に、
本発明の第1の実施の形態に係る集積回路におけるバン
プ検査装置の機能ブロック図を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a bump inspection apparatus and a bump inspection method for an integrated circuit according to the present invention will be described in detail with reference to the accompanying drawings. In FIG.
FIG. 1 is a functional block diagram of a bump inspection device in an integrated circuit according to a first embodiment of the present invention.
【0025】図1を参照して、本構成はチップ認識手段
109と、バンプ認識手段111と、領域補正手段11
3及び検査手段115とから構成される。チップ認識手
段109は、集積回路(以下、ICチップと呼ぶ)10
1の予め設定された領域を、予め設定された領域の一部
を認識する為の照明手段により照射する。Referring to FIG. 1, this configuration includes a chip recognizing means 109, a bump recognizing means 111, an area correcting means 11
3 and the inspection means 115. The chip recognizing means 109 includes an integrated circuit (hereinafter, referred to as an IC chip) 10
One of the preset areas is illuminated by an illuminating means for recognizing a part of the preset area.
【0026】更に、チップ認識手段109は、予め設定
された領域を撮像して得られる情報(第1の画像情報、
図示せず)に基づいて、ICチップ101の予め設定さ
れた領域の一部の位置(図示せず)を算出する。Further, the chip recognizing means 109 outputs information (first image information,
Based on (not shown), a position (not shown) of a part of a preset region of the IC chip 101 is calculated.
【0027】予め設定された領域とは、4辺形を成すI
Cチップ101の対角線上の2つの頂点(予め設定され
た領域の一部)を各々に含む2つの領域と定義する。The predetermined area is defined as a quadrilateral I
It is defined as two regions each including two vertices (part of a predetermined region) on the diagonal line of the C chip 101.
【0028】図6に示す様に、本実施の形態では、IC
チップ101の対角線d上の2つの頂点(以下、右上コ
ーナR2、左下コーナL2と呼ぶ)を対象として撮像さ
れるICチップ101の領域(右上コーナ領域R1、左
下コーナ領域L1と呼ぶ)としている。As shown in FIG. 6, in the present embodiment, an IC
Two vertexes on the diagonal d of the chip 101 (hereinafter referred to as upper right corner R2 and lower left corner L2) are taken as regions of the IC chip 101 (referred to as upper right corner region R1 and lower left corner region L1).
【0029】尚、これらの予め設定された領域として、
右下コーナと左上コーナとを各々に含む2つの領域を選
択しても良い。又、例えば、図6に示されるICチップ
101は、正方形を成している。Incidentally, as these preset areas,
Two regions each including a lower right corner and an upper left corner may be selected. For example, the IC chip 101 shown in FIG. 6 has a square shape.
【0030】図1に示す複数のICチップ101を収容
するトレイ105は、図5(A)のA−A’断面である
図5(B)に該当する。トレイ105には、複数のIC
チップ101の各々を行列配置して収容する為のトレイ
ポケット107が設けられている。The tray 105 for accommodating the plurality of IC chips 101 shown in FIG. 1 corresponds to FIG. 5B, which is a cross section taken along the line AA ′ of FIG. The tray 105 has a plurality of ICs.
A tray pocket 107 is provided for accommodating each of the chips 101 in a matrix.
【0031】又、図5(A)に示す様に、トレイ105
を本検査装置にセットした時点で、ICチップ101の
外形寸法Bと収納されるトレイポケット107の寸法
B’との差(B’−B)により、ICチップ101の各
々には位置ずれ(X方向,Y方向,θ方向)が生じてい
る。Further, as shown in FIG.
Is set in the present inspection apparatus, each of the IC chips 101 is displaced (X ′) due to the difference (B′−B) between the external dimension B of the IC chip 101 and the dimension B ′ of the tray pocket 107 to be stored. Direction, Y direction, and θ direction).
【0032】次に、バンプ認識手段111は、ICチッ
プ101上に形成された複数のバンプ103のうち、予
め設定されたバンプを、予め設定されたバンプを認識す
る為の照明手段により照射する。Next, the bump recognizing means 111 illuminates a preset bump among a plurality of bumps 103 formed on the IC chip 101 by an illuminating means for recognizing the preset bump.
【0033】更に、バンプ認識手段111は、予め設定
されたバンプを撮像して得られる情報(第2の画像情
報、図示せず)と、チップ認識手段109において検出
された予め設定された領域の一部の位置とに基づいて、
予め設定されたバンプの位置(図示せず)を算出する。Further, the bump recognizing means 111 stores information (second image information, not shown) obtained by imaging a predetermined bump, and information of a predetermined area detected by the chip recognizing means 109. Based on some positions and
A preset bump position (not shown) is calculated.
【0034】予め設定されたバンプとは、前述した2つ
の領域の各々に対応する2つのバンプと定義する。図1
2に示す様に、本実施の形態では、ICチップ101の
右上コーナR2と左下コーナL2の各々に最も隣接する
バンプ(以下、右上コーナバンプRB、左下コーナーバ
ンプLBと呼ぶ)としている。The preset bumps are defined as two bumps corresponding to each of the two regions described above. FIG.
As shown in FIG. 2, in the present embodiment, the bumps are the ones closest to the upper right corner R2 and the lower left corner L2 of the IC chip 101 (hereinafter, referred to as upper right corner bumps RB and lower left corner bumps LB).
【0035】尚、予め設定された領域として、右下コー
ナと左上コーナとを各々に含む領域が選択された場合に
は、それらに最も隣接するバンプ(右下コーナバンプ、
左上コーナーバンプ)を選択する事になる。If a region including the lower right corner and the upper left corner is selected as the preset region, the bumps closest to them (lower right corner bump, lower right corner bump,
Upper left corner bump).
【0036】次に、領域補正手段113は、バンプ認識
手段111からの予め設定されたバンプの位置に基づい
て、ICチップ101の位置の補正量(図示せず)を算
出する。補正量は、ICチップ101の位置(X方向,
Y方向)及び角度(θ方向)のずれに対応して算出され
る。Next, the area correcting means 113 calculates a correction amount (not shown) of the position of the IC chip 101 based on the preset bump position from the bump recognizing means 111. The correction amount depends on the position of the IC chip 101 (X direction,
It is calculated corresponding to the deviation between the Y direction) and the angle (θ direction).
【0037】更に、領域補正手段113は、算出された
補正量と、複数のバンプの各々を撮像して得られる情報
(第3の画像情報、図示せず)から生成されたデータと
に基づいて、複数のバンプ103の各々に対して予め設
定された検査領域を補正し、補正された検査領域(図示
せず)を出力する。Further, the area correction means 113 is based on the calculated correction amount and data generated from information (third image information, not shown) obtained by imaging each of the plurality of bumps. , A predetermined inspection area is corrected for each of the plurality of bumps 103, and a corrected inspection area (not shown) is output.
【0038】複数のバンプの各々は、複数のバンプの各
々を認識する為の照明手段により照射され、撮像され
る。尚、補正量は、各ICチップ101の中心位置等、
予め設定される基準位置に基づいて算出される。Each of the plurality of bumps is illuminated by a lighting means for recognizing each of the plurality of bumps, and is imaged. Note that the correction amount is, for example, the center position of each IC chip 101.
It is calculated based on a preset reference position.
【0039】検査手段115は、領域補正手段113に
おいて補正された検査領域と、第3の画像情報から生成
されたデータとに基づいて、複数のバンプ103の各々
の特徴量(図示せず)を算出する。第3の画像情報から
生成されたデータについては後述する。The inspection means 115 determines the characteristic amount (not shown) of each of the plurality of bumps 103 based on the inspection area corrected by the area correction means 113 and the data generated from the third image information. calculate. The data generated from the third image information will be described later.
【0040】本実施の形態では、ICチップ101上に
形成された複数のバンプのうち、補正された検査領域に
対応するバンプの中心位置と、直径及び面積とを特徴量
として算出する。算出された中心位置と、算出された直
径及び算出された面積の各々は、対応する基準範囲に基
づいて良否判定が実行される。In the present embodiment, among the plurality of bumps formed on the IC chip 101, the center position, the diameter and the area of the bump corresponding to the corrected inspection area are calculated as the feature amounts. Each of the calculated center position, the calculated diameter, and the calculated area is subjected to pass / fail determination based on a corresponding reference range.
【0041】図2に、本発明の第1の実施の形態に係る
集積回路におけるバンプ検査装置のブロック構成図を示
す。FIG. 2 shows a block diagram of a bump inspection apparatus in an integrated circuit according to the first embodiment of the present invention.
【0042】図2を参照して、本構成は撮像部117
と、ステージ制御部125と、照明制御部127と、演
算処理部129及び表示部131とから成る。又、撮像
部117は、カメラ119と、第1の照明121及び第
2の照明123とから成る。With reference to FIG.
, A stage control unit 125, an illumination control unit 127, an arithmetic processing unit 129, and a display unit 131. The imaging unit 117 includes a camera 119, a first illumination 121, and a second illumination 123.
【0043】更に、演算処理部129のブロック構成を
図3に示す。演算処理部129はアナログ/ディジタル
変換部(A/D変換部)129−1と、画像記憶部12
9−2と、チップコーナ認識部129−3と、コーナバ
ンプ認識部129−4と、チップ位置補正部129−5
と、バンプ検査領域発生部129−6と、バンプ検出部
129−7及び良不良判定部129−8とから構成され
る。FIG. 3 shows a block configuration of the arithmetic processing unit 129. The arithmetic processing unit 129 includes an analog / digital conversion unit (A / D conversion unit) 129-1 and an image storage unit 12
9-2, a chip corner recognition section 129-3, a corner bump recognition section 129-4, and a chip position correction section 129-5.
And a bump inspection area generation unit 129-6, a bump detection unit 129-7, and a good / bad judgment unit 129-8.
【0044】以下に、図1に示した機能ブロック図との
対応を踏まえて、図2及び図3のブロック構成図を説明
する。始めに、検査対象であるバンプが複数形成された
ICチップ101は、図5(A)に示される様にトレイ
105に行列状に複数個収容されている。The block diagrams of FIGS. 2 and 3 will be described below based on the correspondence with the functional block diagram shown in FIG. First, a plurality of IC chips 101 on which a plurality of bumps to be inspected are formed are housed in a matrix on a tray 105 as shown in FIG.
【0045】更に、トレイ105を検査装置のステージ
108にセットした時点では、ICチップ101の各々
には、収容されるトレイポケット107内において位置
づれ(X方向,Y方向,θ方向)が生じている。Further, when the tray 105 is set on the stage 108 of the inspection apparatus, each of the IC chips 101 is shifted (X direction, Y direction, θ direction) in the tray pocket 107 to be accommodated. I have.
【0046】この位置ずれは、ICチップ101の外形
寸法B’と、ICチップ101の各々を収容するトレイ
ポケット107の外形寸法Bとの差による。本検査装置
による検査は、検査過程においてハンドリングを必要と
せず、ICチップ101がトレイ105内に収容された
状態(イントレイの状態)により実行される。This displacement is caused by the difference between the outer dimension B 'of the IC chip 101 and the outer dimension B of the tray pocket 107 accommodating each of the IC chips 101. The inspection by this inspection apparatus does not require handling in the inspection process, and is executed in a state where the IC chip 101 is accommodated in the tray 105 (in-tray state).
【0047】始めに、図1に示したチップ認識手段10
9に対応させ、図2及び図3に示した各構成部を説明す
る。First, the chip recognizing means 10 shown in FIG.
9, each component shown in FIGS. 2 and 3 will be described.
【0048】演算部129のチップコーナ認識部129
−3は、ICチップ101の右上コーナを認識する為の
指令(図示せず)をステージ制御部125に出力する。
右上コーナを認識する為の指令は、右上コーナの位置を
与える移動命令として、予め設定される。The chip corner recognition unit 129 of the calculation unit 129
-3 outputs a command (not shown) for recognizing the upper right corner of the IC chip 101 to the stage control unit 125.
The command for recognizing the upper right corner is set in advance as a movement command for giving the position of the upper right corner.
【0049】又、チップコーナ認識部129−3は、右
上コーナを認識する為の指令の出力と同時に、ICチッ
プ101の右上コーナを認識する為に配置される照明
(第1の照明121)の動作命令及び照射すべき明るさ
の指示(図示せず)を照明制御部127に出力する。第
1の照明121は、前述の予め設定された領域を認識す
る為の照明手段に対応する。The chip corner recognizing section 129-3 outputs a command for recognizing the upper right corner and, at the same time, of the illumination (first light 121) arranged for recognizing the upper right corner of the IC chip 101. An operation command and an instruction (not shown) of the brightness to be irradiated are output to the illumination control unit 127. The first illumination 121 corresponds to illumination means for recognizing the previously set area.
【0050】ステージ制御部125は、チップコーナ認
識部129−3からの右上コーナを認識する為の指令に
応答して、右上コーナの認識可能な位置まで撮像部11
7とステージ108とを相対的に移動する。The stage control unit 125 responds to the command for recognizing the upper right corner from the chip corner recognizing unit 129-3 and responds to the command for recognizing the upper right corner.
7 and the stage 108 are relatively moved.
【0051】更に、ステージ制御部125は、上記の相
対的な移動速度等に基づき相対的移動の完了を確認した
時に、第1の照明121の照射に応答して右上コーナ領
域を撮像する為に、カメラ119に動作の準備をさせ
る。Further, when the stage control unit 125 confirms the completion of the relative movement based on the above-described relative movement speed and the like, the stage control unit 125 responds to the irradiation of the first illumination 121 to image the upper right corner area. , Prepares the camera 119 for operation.
【0052】照明制御部127は、チップコーナ認識部
129−3からの第1の照明の動作命令及び明るさの指
示に応答して、第1の照明121を照射させる。カメラ
119は、第1の照明121の照射に応答して、ICチ
ップ101の右上コーナ領域R1(図6参照)を撮像し
て第1の画像情報(図示せず)を出力する。The illumination control section 127 irradiates the first illumination 121 in response to the first illumination operation command and the brightness instruction from the chip corner recognition section 129-3. The camera 119 captures an upper right corner region R1 (see FIG. 6) of the IC chip 101 and outputs first image information (not shown) in response to the irradiation of the first illumination 121.
【0053】第1の画像情報は、ICチップ101の予
め設定された領域である右上又は左下コーナ領域及びそ
の周囲の濃淡を与えるアナログ信号である。後述する
が、実際の動作においては、第1の画像情報は、右上コ
ーナ領域を撮像したものと、左下コーナ領域を撮像した
ものとに区別される。The first image information is an analog signal for giving the upper right or lower left corner area, which is a preset area of the IC chip 101, and its surroundings. As will be described later, in the actual operation, the first image information is distinguished into an image obtained by imaging the upper right corner area and an image obtained by imaging the lower left corner area.
【0054】演算処理部129におけるA/D変換部1
29−1は、カメラ119からの第1の画像情報をディ
ジタル信号に変換する。画像記憶部129−2は、ディ
ジタル信号に変換された第1の画像情報を格納する。A / D converter 1 in arithmetic processor 129
29-1 converts the first image information from the camera 119 into a digital signal. The image storage unit 129-2 stores the first image information converted into a digital signal.
【0055】チップコーナ認識部129−3は、画像記
憶部129−2からディジタル信号に変換された第1の
画像情報を入力する。次に、チップコーナ認識部129
−3は、ディジタル信号に変換された第1の画像情報
を、ICチップ101の右上コーナ領域のみ“1”とす
る2値化レベルの情報に変換する(図7参照)する。The chip corner recognizing section 129-3 inputs the first image information converted into a digital signal from the image storage section 129-2. Next, the chip corner recognition unit 129
-3 converts the first image information converted into a digital signal into information of a binarization level in which only the upper right corner area of the IC chip 101 is "1" (see FIG. 7).
【0056】更に、チップコーナ認識部129−3は、
2値化レベルの情報に変曲点検索を適用して、右上コー
ナ領域R1における右上コーナR2の位置を算出する事
により認識する。変曲点検索の詳細は後述する。Further, the chip corner recognizing unit 129-3 is
The inflection point search is applied to the binarization level information, and the position is recognized by calculating the position of the upper right corner R2 in the upper right corner region R1. Details of the inflection point search will be described later.
【0057】次に、チップ認識手段109は、上記した
ICチップ101の右上コーナR2の位置の算出と同じ
構成及び手順により左下コーナL2の位置を算出する。Next, the chip recognizing means 109 calculates the position of the lower left corner L2 by the same configuration and procedure as the calculation of the position of the upper right corner R2 of the IC chip 101 described above.
【0058】次に、演算部129のチップコーナ認識部
129−3は、ICチップ101の左下コーナを認識す
る為の指令(図示せず)をステージ制御部125に出力
する。左下コーナを認識する為の指令は、左下コーナの
位置を与える移動命令として、予め設定される。Next, the chip corner recognizing section 129-3 of the arithmetic section 129 outputs a command (not shown) for recognizing the lower left corner of the IC chip 101 to the stage control section 125. The command for recognizing the lower left corner is set in advance as a movement command for giving the position of the lower left corner.
【0059】又、チップコーナ認識部129−3は、左
下コーナを認識する為の指令の出力と同時に、ICチッ
プ101の左下コーナを認識する為に配置される照明
(第1の照明121)の動作命令及び照射すべき明るさ
の指示(図示せず)を照明制御部127に出力する。The chip corner recognizing section 129-3 outputs a command for recognizing the lower left corner and, at the same time, outputs the illumination (first light 121) for recognizing the lower left corner of the IC chip 101. An operation command and an instruction (not shown) of the brightness to be irradiated are output to the illumination control unit 127.
【0060】ステージ制御部125は、チップコーナ認
識部129−3からの左下コーナを認識する為の指令に
応答して、左下コーナの認識可能な位置まで撮像部11
7とステージ108とを相対的に移動する。The stage control unit 125 responds to the command for recognizing the lower left corner from the chip corner recognizing unit 129-3, and moves the image pickup unit 11 to a recognizable position of the lower left corner.
7 and the stage 108 are relatively moved.
【0061】更に、ステージ制御部125は、上記の相
対的な移動速度等に基づき相対的移動の完了を確認した
時に、第1の照明121を照射に応答して左下コーナ領
域を撮像する為に、カメラ119に動作の待機をさせ
る。Further, when the stage control unit 125 confirms the completion of the relative movement based on the relative moving speed or the like, the stage control unit 125 responds to the irradiation of the first illumination 121 to image the lower left corner area. Then, the camera 119 waits for the operation.
【0062】照明制御部127は、チップコーナ認識部
129−3からの第1の照明121の動作命令及び明る
さの指示に応答して、第1の照明121を照射させる。
カメラ119は、第1の照明121の照射に応答して、
ICチップ101の左下コーナ領域L1(図6参照)を
撮像して第1の画像情報(図示せず)を出力する。The illumination control section 127 irradiates the first illumination 121 in response to the operation command and the brightness instruction of the first illumination 121 from the chip corner recognizing section 129-3.
The camera 119 responds to the illumination of the first illumination 121,
An image of the lower left corner area L1 (see FIG. 6) of the IC chip 101 is taken and first image information (not shown) is output.
【0063】演算処理部129におけるA/D変換部1
29−1は、カメラ119からの第1の画像情報をディ
ジタル信号に変換する。画像記憶部129−2は、ディ
ジタル信号に変換された第1の画像情報を格納する。チ
ップコーナ認識部129−3は、画像記憶部129−2
からディジタル信号に変換された第1の画像情報を入力
する。A / D conversion section 1 in arithmetic processing section 129
29-1 converts the first image information from the camera 119 into a digital signal. The image storage unit 129-2 stores the first image information converted into a digital signal. The chip corner recognizing unit 129-3 includes an image storage unit 129-2.
And the first image information converted into a digital signal.
【0064】チップコーナ認識部129−3は、ディジ
タル信号に変換された第1の画像情報を、ICチップ1
01の左下コーナ領域L1のみ“1”とする2値化レベ
ルの情報に変換する(図7参照)。The chip corner recognizing section 129-3 converts the first image information converted into a digital signal into the IC chip 1
The information is converted into binary level information in which only the lower left corner area L1 of “01” is “1” (see FIG. 7).
【0065】更に、チップコーナ認識部129−3は、
2値化レベルの情報に変曲点検索を適用して、左下コー
ナ領域L1における左下コーナL2の位置を算出する事
により認識する。この変曲点検索は、上記した右上コー
ナを認識する際の手法と同様である。Further, the chip corner recognition section 129-3
The inflection point search is applied to the information of the binarization level, and the position is recognized by calculating the position of the lower left corner L2 in the lower left corner region L1. This inflection point search is similar to the above-described method for recognizing the upper right corner.
【0066】次に、図1に示したバンプ認識手段111
に対応させ、図2及び図3に示した各構成部を説明す
る。Next, the bump recognizing means 111 shown in FIG.
2 and FIG. 3 will be described.
【0067】演算部129のコーナバンプ認識部129
−4は、ICチップ101の右上コーナバンプを認識す
る為の指令(図示せず)をステージ制御部125に出力
する。右上コーナバンプを認識する為の指令は、右上コ
ーナバンプの位置を与える移動命令として、予め設定さ
れる。Corner bump recognition section 129 of operation section 129
-4 outputs a command (not shown) for recognizing the upper right corner bump of the IC chip 101 to the stage controller 125. The command for recognizing the upper right corner bump is set in advance as a movement command for giving the position of the upper right corner bump.
【0068】又、コーナバンプ認識部129−4は、右
上コーナバンプを認識する為の指令の出力と同時に、I
Cチップ101の右上コーナバンプを認識する為に配置
される照明(第2の照明123)の動作命令及び照射す
べき明るさの指示(図示せず)を照明制御部127に出
力する。第2の照明123は、前述の予め設定されたバ
ンプを認識する為の照明手段に対応する。The corner bump recognizing section 129-4 outputs a command for recognizing the upper right corner bump,
An operation command of an illumination (second illumination 123) arranged to recognize the upper right corner bump of the C chip 101 and an instruction (not shown) of brightness to be emitted are output to the illumination control unit 127. The second illumination 123 corresponds to illumination means for recognizing the previously set bump.
【0069】ステージ制御部125は、コーナバンプ認
識部129−4からの右上コーナバンプを認識する為の
指令に応答して、右上コーナバンプの認識可能な位置ま
で撮像部117とステージ108とを相対的に移動す
る。The stage control unit 125 relatively moves the imaging unit 117 and the stage 108 to a position where the upper right corner bump can be recognized in response to a command for recognizing the upper right corner bump from the corner bump recognition unit 129-4. I do.
【0070】更に、ステージ制御部125は、上記の相
対的な移動速度等に基づき相対的移動の完了を確認した
時に、第2の照明123の照射に応答して右上コーナバ
ンプを撮像する為に、カメラ119に動作の待機をさせ
る。Further, when the stage control unit 125 confirms the completion of the relative movement based on the above-described relative movement speed and the like, in order to image the upper right corner bump in response to the irradiation of the second illumination 123, The camera 119 waits for the operation.
【0071】照明制御部127は、コーナバンプ認識部
129−4からの第2の照明123の動作命令及び明る
さの指示に応答して、第2の照明123を照射させる。
カメラ119は、第2の照明123の照射に応答して、
ICチップ101の右上コーナバンプを撮像して第2の
画像情報(図示せず)を出力する。The illumination control section 127 irradiates the second illumination 123 in response to the operation instruction and the brightness instruction of the second illumination 123 from the corner bump recognition section 129-4.
The camera 119 responds to the irradiation of the second light 123
The upper right corner bump of the IC chip 101 is imaged and second image information (not shown) is output.
【0072】第2の画像情報は、ICチップ101上の
予め設定されたバンプである右上又は左下コーナバンプ
及びその周囲の濃淡を与えるアナログ信号である。後述
するが、実際の動作においては、第2の画像情報は、右
上コーナバンプを撮像したものと、左下コーナバンプを
撮像したものとに区別できる。The second image information is an analog signal for giving a predetermined upper right or lower left corner bump on the IC chip 101 and a shading around the corner bump. As will be described later, in the actual operation, the second image information can be distinguished into an image of the upper right corner bump and an image of the lower left corner bump.
【0073】演算処理部129におけるA/D変換部1
29−1は、カメラ119からの第2の画像情報をディ
ジタル信号に変換する。画像記憶部129−2は、ディ
ジタル信号に変換された第2の画像情報を格納する。A / D conversion section 1 in arithmetic processing section 129
29-1 converts the second image information from the camera 119 into a digital signal. The image storage unit 129-2 stores the second image information converted into a digital signal.
【0074】コーナバンプ認識部129−4は、画像記
憶部129−2からディジタル信号に変換された第2の
画像情報を入力する。次に、コーナバンプ認識部129
−4は、ディジタル信号に変換された第2の画像情報
を、右上コーナバンプRBのみ“1”とする2値化レベ
ルの情報に変換する(図12参照)。The corner bump recognition section 129-4 inputs the second image information converted into a digital signal from the image storage section 129-2. Next, the corner bump recognition unit 129
-4 converts the second image information converted into a digital signal into binary level information in which only the upper right corner bump RB is "1" (see FIG. 12).
【0075】更に、コーナバンプ認識部129−4は、
2値化レベルの情報に対して、チップコーナ認識部12
9−3からの右上コーナの位置と、予め設定された右上
コーナから右上コーナバンプの中心位置迄の距離とを用
いて、右上コーナバンプRBの検索範囲RCを決定する
(図12参照)。Further, the corner bump recognition section 129-4
For the information of the binarization level, the chip corner recognition unit 12
Using the position of the upper right corner from 9-3 and the distance from the upper right corner to the center position of the upper right corner bump set in advance, the search range RC of the upper right corner bump RB is determined (see FIG. 12).
【0076】コーナバンプ認識部129−4は、決定さ
れた検索範囲に対してラベリング処理を施す事で、右上
コーナーバンプの位置(右上コーナーバンプの中心位
置)を算出する。ラベリング処理は、画像処理分野で一
般に適用される処理である。The corner bump recognizing unit 129-4 calculates the position of the upper right corner bump (the center position of the upper right corner bump) by performing a labeling process on the determined search range. The labeling process is a process generally applied in the field of image processing.
【0077】コーナバンプ認識部129−4は、上記し
た右上コーナバンプの位置の算出と同様にして左下コー
ナバンプの位置の算出を行なう。The corner bump recognizing section 129-4 calculates the position of the lower left corner bump in the same manner as the above calculation of the position of the upper right corner bump.
【0078】演算部129のコーナバンプ認識部129
−4は、ICチップ101の左下コーナバンプを認識す
る為の指令(図示せず)をステージ制御部125に出力
する。左下コーナバンプを認識する為の指令は、左下コ
ーナの位置を与える移動命令として、予め設定される。The corner bump recognition section 129 of the calculation section 129
-4 outputs a command (not shown) for recognizing a lower left corner bump of the IC chip 101 to the stage controller 125. The command for recognizing the lower left corner bump is set in advance as a movement command for giving the position of the lower left corner.
【0079】又、コーナバンプ認識部129−4は、左
下コーナバンプを認識する為の指令の出力と同時に、I
Cチップ101の左下コーナバンプを認識する為に配置
される照明(第2の照明123)の動作命令及び照射す
べき明るさの指示(図示せず)を照明制御部127に出
力する。The corner bump recognizing section 129-4 outputs a command for recognizing a lower left corner bump,
An operation command of the illumination (second illumination 123) arranged to recognize the lower left corner bump of the C chip 101 and an instruction (not shown) of the brightness to be emitted are output to the illumination control unit 127.
【0080】ステージ制御部125は、コーナバンプ認
識部129−4からの左下コーナバンプを認識する為の
指令に応答して、左下コーナバンプの認識可能な位置ま
で撮像部117とステージ108とを相対的に移動す
る。In response to a command for recognizing the lower left corner bump from the corner bump recognizing unit 129-4, the stage controller 125 relatively moves the image pickup unit 117 and the stage 108 to a position where the lower left corner bump can be recognized. I do.
【0081】更に、ステージ制御部125は、上記の相
対的な移動速度等に基づき相対的移動の完了を確認した
時に、第2の照明123の照射に応答して左下コーナバ
ンプを撮像する為に、カメラ119に動作の待機をさせ
る。Further, when the stage control unit 125 confirms the completion of the relative movement based on the relative moving speed and the like, the stage control unit 125 takes an image of the lower left corner bump in response to the irradiation of the second illumination 123. The camera 119 waits for the operation.
【0082】照明制御部127は、コーナバンプ認識部
129−4からの第2の照明123の動作命令及び明る
さの指示に応答して、第2の照明123を照射させる。
カメラ119は、第2の照明123の照射に応答して、
ICチップ101の左下コーナバンプを撮像して第2の
画像情報(図示せず)を出力する。The illumination control section 127 irradiates the second illumination 123 in response to the operation instruction and the brightness instruction of the second illumination 123 from the corner bump recognition section 129-4.
The camera 119 responds to the irradiation of the second light 123
The lower left corner bump of the IC chip 101 is imaged and second image information (not shown) is output.
【0083】演算処理部129におけるA/D変換部1
29−1は、カメラ119からの第2の画像情報をディ
ジタル信号に変換する。画像記憶部129−2は、ディ
ジタル信号に変換された第2の画像情報を格納する。A / D conversion section 1 in arithmetic processing section 129
29-1 converts the second image information from the camera 119 into a digital signal. The image storage unit 129-2 stores the second image information converted into a digital signal.
【0084】コーナバンプ認識部129−4は、画像記
憶部129−2からディジタル信号に変換された第2の
画像情報を入力する。次に、コーナバンプ認識部129
−4は、ディジタル信号に変換された第2の画像情報
を、左下コーナバンプLBのみ“1”とする2値化レベ
ルの情報に変換する(図12参照)。The corner bump recognition section 129-4 inputs the second image information converted into a digital signal from the image storage section 129-2. Next, the corner bump recognition unit 129
-4 converts the second image information converted into a digital signal into binary level information in which only the lower left corner bump LB is set to "1" (see FIG. 12).
【0085】更に、コーナバンプ認識部129−4は、
2値化レベルの情報に対して、チップコーナ認識部12
9−3からの左下コーナの位置と、予め設定された左下
コーナから左下コーナバンプの中心位置迄の距離とを用
いて、左下コーナバンプLBの検索範囲LCを決定する
(図12参照)。Further, the corner bump recognition section 129-4
For the information of the binarization level, the chip corner recognition unit 12
The search range LC of the lower left corner bump LB is determined using the position of the lower left corner from 9-3 and the distance from the lower left corner to the center position of the lower left corner bump set in advance (see FIG. 12).
【0086】コーナバンプ認識部129−4は、決定さ
れた検索範囲に対してラベリング処理を施す事で、左下
コーナーバンプの位置(左下コーナーバンプの中心位
置)を算出する。The corner bump recognizing section 129-4 calculates the position of the lower left corner bump (the center position of the lower left corner bump) by performing a labeling process on the determined search range.
【0087】次に、図1に示した領域補正手段113に
対応させ、図2及び図3に示した各構成部を説明する。Next, the components shown in FIGS. 2 and 3 will be described in correspondence with the area correction means 113 shown in FIG.
【0088】演算処理部129におけるチップ位置補正
部129−5は、コーナバンプ認識部129−4におい
て算出された右上コーナバンプの位置と、左下コーナバ
ンプの位置とを入力し、ICチップ101の中心位置
(X方向、Y方向)、及び角度(θ方向)の補正量の各
々を出力する。The chip position correcting section 129-5 in the arithmetic processing section 129 inputs the position of the upper right corner bump and the position of the lower left corner bump calculated by the corner bump recognizing section 129-4, and inputs the center position (X Direction, the Y direction) and the angle (θ direction).
【0089】ここで算出される補正量は、ICチップ1
01上に形成された複数のバンプの各々に予め設定され
た検査領域を補正する為に用いる。The correction amount calculated here is based on the IC chip 1
It is used to correct an inspection area set in advance for each of the plurality of bumps formed on the “01”.
【0090】バンプ検査領域発生部129−6は、IC
チップ101上の複数のバンプの各々を認識する為の指
令(図示せず)をステージ制御部125に出力する。複
数のバンプの各々を認識する為の指令とは、複数のバン
プの各々に予め設定された検査領域に対応した撮像領域
を与える移動命令であり、予め設定される。The bump inspection area generating section 129-6 is an IC
A command (not shown) for recognizing each of the plurality of bumps on the chip 101 is output to the stage control unit 125. The command for recognizing each of the plurality of bumps is a movement command for giving an imaging area corresponding to a preset inspection area to each of the plurality of bumps, and is set in advance.
【0091】複数のバンプの各々に予め設定された検査
領域は、第3の画像情報を出力するカメラ119の撮像
領域毎に対応して設定される(図15参照)。これはカ
メラ119の撮像視野の限界及びICチップ固有のバン
プの配置分布等の撮像条件に基づいて、ICチップ10
1全体の領域が、複数の撮像領域に予め分割して設定さ
れる事による。The inspection area set in advance for each of the plurality of bumps is set corresponding to each imaging area of the camera 119 that outputs the third image information (see FIG. 15). This is based on the imaging conditions such as the limit of the imaging field of view of the camera 119 and the distribution of bumps specific to the IC chip.
This is because one entire area is divided and set in advance into a plurality of imaging areas.
【0092】従って、1つの撮像領域に、1つのバンプ
に予め設定された検査領域のみを対応させる場合(図1
5の撮像画面Vision8)は、撮像領域数はICチップ1
01上に形成されたバンプ数と同数となる。Accordingly, in the case where only one inspection region set in advance for one bump corresponds to one imaging region (FIG. 1).
5) The number of image areas is 1 IC chip.
The number is the same as the number of bumps formed on the “01”.
【0093】又、バンプ検査領域発生部129−6は、
複数のバンプの各々を認識する為の指令の出力と同時
に、ICチップ101の複数のバンプの各々を認識する
為に配置される照明(第2の照明123)の動作命令及
び照射すべき明るさの指示(図示せず)を照明制御部1
27に出力する。The bump inspection area generating section 129-6 has
At the same time as the output of the command for recognizing each of the plurality of bumps, the operation command of the illumination (second illumination 123) arranged for recognizing each of the plurality of bumps of the IC chip 101 and the brightness to be emitted Instruction (not shown) in the illumination control unit 1
27.
【0094】ステージ制御部125は、コーナバンプ認
識部129−4からの複数のバンプを認識する為の指令
に応答して、複数のバンプの内の、撮像領域に対応する
バンプの撮像可能な位置迄、撮像部117とステージ1
08とを相対的に移動する。The stage control unit 125 responds to the command for recognizing a plurality of bumps from the corner bump recognizing unit 129-4 to reach a position where a bump corresponding to an imaging area can be picked up among the plurality of bumps. , Imaging unit 117 and stage 1
08 relatively.
【0095】更に、ステージ制御部125は、上記の相
対的な移動の速度等に基づき相対的移動の完了を確認し
た時に、第2の照明123の照射に応答して撮像すべき
バンプの検査領域を撮像する為に、カメラ119に動作
の待機をさせる。Further, when the stage control unit 125 confirms the completion of the relative movement based on the speed of the relative movement and the like, the inspection area of the bump to be imaged in response to the irradiation of the second illumination 123 The camera 119 is made to wait for an operation in order to take an image of.
【0096】照明制御部127は、コーナバンプ認識部
129−4からの第2の照明123の動作命令及び明る
さの指示に応答して、第2の照明123を照射させる。
カメラ119は、第2の照明123の照射に応答して、
複数のバンプの内の、撮像領域に対応するバンプを撮像
して第3の画像情報(図示せず)を出力する。The illumination control section 127 irradiates the second illumination 123 in response to the operation instruction and the brightness instruction of the second illumination 123 from the corner bump recognition section 129-4.
The camera 119 responds to the irradiation of the second light 123
An image of the bump corresponding to the imaging region among the plurality of bumps is taken and third image information (not shown) is output.
【0097】第3の画像情報は、撮像領域に対応するバ
ンプ及びその周囲の濃淡を与えるアナログ信号である。
従って、第3の画像情報は、撮像領域の各々に対して出
力される。The third image information is an analog signal for giving a shade corresponding to the bump corresponding to the imaging area and its surroundings.
Therefore, the third image information is output for each of the imaging regions.
【0098】演算処理部129におけるA/D変換部1
29−1は、カメラ119からの第3の画像情報をディ
ジタル信号に変換する。画像記憶部129−2は、ディ
ジタル信号に変換された第3の画像情報を格納する。従
って、画像記憶部129−2は、撮像領域の各々に対応
する第3の画像情報を格納する。A / D conversion section 1 in arithmetic processing section 129
29-1 converts the third image information from the camera 119 into a digital signal. The image storage unit 129-2 stores the third image information converted into a digital signal. Therefore, the image storage unit 129-2 stores the third image information corresponding to each of the imaging regions.
【0099】バンプ検査領域発生部129−6は、画像
記憶部129−2からの第3の画像情報の各々を、バン
プのみを“1”とする2値化レベルの情報(第3の画像
情報から生成されたデータ)に変換する(図13参
照)。2値化レベルの情報は、撮像領域毎に出力され
る。The bump inspection area generating section 129-6 converts each of the third image information from the image storage section 129-2 into binarization level information (third image information (Data generated from) (see FIG. 13). Information on the binarization level is output for each imaging region.
【0100】更に、バンプ検査領域発生部129−6
は、変換された2値化レベルの情報と、チップ位置補正
部129−5において算出された補正量とに基づいて、
複数のバンプの内、撮像領域に対応するバンプに予め設
定された検査領域を補正する。Further, a bump inspection area generating section 129-6
Is calculated based on the converted binary level information and the correction amount calculated by the chip position correction unit 129-5.
An inspection area preset for a bump corresponding to an imaging area among the plurality of bumps is corrected.
【0101】上記したバンプの検査領域の補正処理は、
ICチップ101の位置の補正量と、複数のバンプの各
々を撮像して得られる第3の画像情報に基づいて実行さ
れる。図13は、複数のバンプの各々の補正された検査
領域TDに関する情報を、ICチップ101全体の領域
に合成したイメージを示している。The above-described correction processing of the inspection area of the bump is performed by:
This is executed based on the correction amount of the position of the IC chip 101 and the third image information obtained by imaging each of the plurality of bumps. FIG. 13 shows an image in which information relating to the corrected inspection area TD of each of the plurality of bumps is combined with the entire area of the IC chip 101.
【0102】次に、図1に示した検査手段115に対応
させ、図2及び図3に示した各構成部を説明する。Next, the components shown in FIGS. 2 and 3 will be described in correspondence with the inspection means 115 shown in FIG.
【0103】始めに、演算処理部129におけるバンプ
検出部129−7は、チップ位置補正部129−5及び
バンプ検査領域発生部129−6からの撮像領域の2値
化レベルの情報と、撮像領域に対応するバンプの補正さ
れた検査領域とに基づいて、各バンプの補正された検査
領域の各々にラベリング処理を施す。First, the bump detection section 129-7 in the arithmetic processing section 129 outputs the information of the binarization level of the imaging area from the chip position correction section 129-5 and the bump inspection area generation section 129-6, and the imaging area. And performing a labeling process on each of the corrected inspection areas of each bump based on the corrected inspection areas of the bumps corresponding to the above.
【0104】バンプ検出部129−7は、撮像領域に対
応するバンプに対し個々にラベリング処理を施して、バ
ンプ毎の特徴量を算出する。図14に、ラベリング処理
により、バンプの補正された検査領域TDにおける中心
位置、直径及び面積を特徴量を示す。The bump detector 129-7 performs a labeling process on each of the bumps corresponding to the imaging region, and calculates the characteristic amount of each bump. FIG. 14 shows the center position, the diameter, and the area in the inspection area TD in which the bumps have been corrected by the labeling processing, and the feature amounts.
【0105】良不良判定部129−8は、バンプ検出部
129−7において算出された個々のバンプの特徴量を
基準範囲に基づいて良否判定する。基準範囲とは、バン
プ及び複数のバンプを収容するICチップを良品として
判定する為に設定された許容範囲を示す。許容範囲はバ
ンプの中心位置、直径及び面積の各々に対して予め設定
される。基準範囲内であれば良品とし範囲外であれば不
良品と判定される。The pass / fail judgment unit 129-8 judges pass / fail of the characteristic amount of each bump calculated by the bump detection unit 129-7 based on the reference range. The reference range indicates an allowable range set for determining a bump and an IC chip containing a plurality of bumps as non-defective products. The allowable range is set in advance for each of the center position, diameter, and area of the bump. If it is within the reference range, it is determined to be good, and if it is outside the range, it is determined to be defective.
【0106】以上により、1つのICチップ101上に
形成された複数のバンプの各々に対して良否判定を行な
う事で各バンプの形状不良、及びバンプの有無等を確認
する。又、個々のバンプの検査終了に伴う検査結果は、
表示部131に表示される。As described above, the quality of each of the plurality of bumps formed on one IC chip 101 is determined, thereby confirming the shape defect of each bump and the presence / absence of bumps. In addition, the inspection result accompanying the inspection of each bump is
It is displayed on the display unit 131.
【0107】更に、良不良判定部129−8は、バンプ
検査領域発生部129−6に対して、複数のバンプにお
いて、次の撮像領域に対応する検査すべきバンプの特徴
量算出への移行を要求する。Further, the pass / fail judgment section 129-8 instructs the bump inspection area generation section 129-6 to shift to the calculation of the characteristic amount of the bump to be inspected corresponding to the next imaging area in the plurality of bumps. Request.
【0108】尚、照明手段に関して、上記の予め設定さ
れた領域を認識する為の照明手段は、垂直方向の角度か
らICチップ101に対して照射する。従って、予め設
定された領域は、後述する2値化処理より平坦な部分の
切り出しが容易な照明条件により撮像される。As for the illumination means, the illumination means for recognizing the above-mentioned preset area irradiates the IC chip 101 from a vertical angle. Therefore, the predetermined region is imaged under illumination conditions in which a flat portion can be easily cut out by a binarization process described later.
【0109】又、予め設定されたバンプ及び複数のバン
プの各々を認識する為の照明手段は、水平方向の角度か
らICチップ101に対して照射し、予め設定されたバ
ンプ及び複数のバンプの各々は、後述する2値化処理よ
り凸部分の切り出しが容易な照明条件により撮像され
る。The illuminating means for recognizing each of the preset bump and the plurality of bumps irradiates the IC chip 101 from a horizontal angle to each of the predetermined bump and the plurality of bumps. Is imaged under an illumination condition in which a protruding portion can be easily cut out by a binarization process described later.
【0110】次に、本実施の形態に係る集積回路におけ
るバンプ検査装置の動作について、図4に示すフローチ
ャート、及び図1及び図2を参照して説明する。Next, the operation of the bump inspection apparatus in the integrated circuit according to the present embodiment will be described with reference to the flowchart shown in FIG. 4 and FIGS. 1 and 2.
【0111】図4を参照して、集積回路におけるバンプ
検査装置の動作は、始めにICチップ101における予
め設定された領域の一部の位置を算出する処理(ステッ
プS101)が実行される。Referring to FIG. 4, in the operation of the bump inspection apparatus for an integrated circuit, first, a process of calculating a position of a part of a preset region in IC chip 101 (step S101) is executed.
【0112】上記の処理は、始めに予め設定された領域
である、右上コーナー領域又は左下コーナ領域を認識す
る為の照明手段(第1の照明121)が選択される。次
に、第1の照明121により予め設定された領域を照射
し、撮像する事によりアナログ信号としての第1の画像
情報が出力される。In the above-described processing, an illuminating means (first illumination 121) for recognizing an upper right corner area or a lower left corner area, which is a previously set area, is selected. Next, the first illumination 121 illuminates a preset area and performs imaging to output first image information as an analog signal.
【0113】次に、第1の画像情報はディジタル信号に
変換され、更に変換された第1の画像情報は2値化レベ
ルの情報に変換される(図7参照)。これにより2値化
レベルの情報に基づいて、予め設定された領域の一部
(右上コーナ又は左下コーナ)の位置が算出される。Next, the first image information is converted into a digital signal, and the converted first image information is converted into binary level information (see FIG. 7). Thereby, the position of a part (upper right corner or lower left corner) of the preset area is calculated based on the binarization level information.
【0114】ここで、図8に、ICチップ101の寸法
とトレイポケット107の寸法に関連する寸法差Pがカ
メラ119の撮像視野より大きい為に、ICチップ10
1のコーナ(図8では、右上コーナR2を図示)が画像
として取込めていない場合(撮像画面Vision1)を示
し、この場合の処理を説明する。Here, FIG. 8 shows that the size difference P relating to the size of the IC chip 101 and the size of the tray pocket 107 is larger than the imaging field of view of the camera 119, so that the IC chip 10
The case where the first corner (the upper right corner R2 is shown in FIG. 8) is not captured as an image (imaging screen Vision 1) is shown, and the processing in this case will be described.
【0115】この場合、チップコーナ認識部129は、
再度ステージ制御部125に対して右上コーナR2を認
識する為の指令として、ICチップ101の中心位置よ
りに予め設定された位置への移動命令を出力する。In this case, the chip corner recognition unit 129
As a command for recognizing the upper right corner R2 to the stage control unit 125 again, a movement command to a position set in advance from the center position of the IC chip 101 is output.
【0116】この処理により、チップコーナ認識部12
9は、撮像画面Vision2、更には撮像画面Vision3に関
する情報を入力する事となり、予め設定された領域であ
る右上コーナR2の位置を算出する事が可能となる。By this processing, the chip corner recognizing section 12
In step 9, information on the imaging screen Vision2 and further on the imaging screen Vision3 is input, and the position of the upper right corner R2, which is a preset area, can be calculated.
【0117】尚、設定された全ての撮像位置において予
め設定された領域に関する画像が取込めない場合は、I
Cチップ101無しと判定して、次のICチップ101
の検査に移行する。又、この処理は左下コーナに対して
も同様である。If images relating to the preset area cannot be taken in all the set image pickup positions, the I
It is determined that there is no C chip 101, and the next IC chip 101
Move to inspection. This process is the same for the lower left corner.
【0118】前述の様に、予め設定された領域の一部
(右上コーナ及び左下コーナ)の位置を算出する為に
は、変曲点検索が実行される。以下に変曲点検索につい
て説明する。図9に、隣接するICチップ101も撮像
画面Vision4に写されている場合を示す。As described above, an inflection point search is executed to calculate the position of a part (upper right corner and lower left corner) of a preset region. The inflection point search will be described below. FIG. 9 shows a case where the adjacent IC chip 101 is also photographed on the imaging screen Vision4.
【0119】図9は、ICチップ101の予め設定され
た領域の一部(右上コーナR2)を算出する際に、IC
チップ101のトレイポケット107における収納位置
が隣接する事により、隣接するICチップ101も2値
化レベルの情報として取込まれている。FIG. 9 shows a case where a part (upper right corner R2) of a preset area of the IC chip 101 is calculated.
Since the storage positions of the chips 101 in the tray pocket 107 are adjacent to each other, the adjacent IC chips 101 are also captured as the information of the binarization level.
【0120】図9を参照して、Y=0である撮像画面の
境界(右上コーナ検索開始点R3)をX=0方向に
“0”の画素を検索し、予め設定されたICチップ10
1間よりも大きい“0”が連続する場合は、“0”が終
了した次の“1”の位置をICチップ101の右上コー
ナ変曲点検索開始点R4とする。Referring to FIG. 9, a pixel of "0" is searched in the X = 0 direction at the boundary of the imaging screen where Y = 0 (upper right corner search start point R3), and a predetermined IC chip 10 is searched.
If “0” s larger than one interval continue, the position of the next “1” after the “0” ends is set as the upper right corner inflection point search start point R4 of the IC chip 101.
【0121】更に、検出されたICチップ101の右上
コーナ変曲点検索開始点R4から左回り(反時計回り)
に変曲点を求め、最も値の大きい(変曲点最大値)位置
をICチップ101の右上コーナR2として認識する。Further, from the detected upper right corner inflection point search start point R4 of the IC chip 101, counterclockwise (counterclockwise).
An inflection point is calculated, and the position having the largest value (inflection point maximum value) is recognized as the upper right corner R2 of the IC chip 101.
【0122】又、図10に示す撮像画面Vision5の様
に、予め設定されたICチップの間隔よりも大きい
“0”は存在しないが、右上コーナ変曲点検索開始点R
4が“0”から始まる場合は、“0”が終了した次の
“1”の位置を右上コーナ変曲点検索開始点R4とす
る。Although there is no “0” larger than the preset IC chip interval as in the imaging screen Vision 5 shown in FIG. 10, the upper right corner inflection point search start point R
When 4 starts from “0”, the position of “1” next to the end of “0” is set as the upper right corner inflection point search start point R4.
【0123】次に、検出されたICチップ101の右上
コーナ変曲点検索開始点R4から左回り(反時計回り)
に変曲点を求め、最も値の大きい(変曲点最大値)位置
をICチップ101の右上コーナとして認識する(ステ
ップS101−1)。Next, counterclockwise (counterclockwise) from the detected start point R4 of the upper right corner inflection point of the detected IC chip 101
An inflection point is obtained, and the position having the largest value (inflection point maximum value) is recognized as the upper right corner of the IC chip 101 (step S101-1).
【0124】図11に示す様に、ICチップ101の左
下コーナL2の認識についても上記した右上コーナR2
の認識と同様の処理を実行する。この場合、撮像画面Vi
sion6に関し、Y軸方向は上限且つX=0を左下コーナ
変曲点検索開始点L4とする。As shown in FIG. 11, the recognition of the lower left corner L2 of the IC chip 101 is similar to that of the upper right corner R2.
The same processing as that of the recognition is performed. In this case, the imaging screen Vi
With respect to sion6, the upper limit in the Y-axis direction and X = 0 are set as the lower left corner inflection point search start point L4.
【0125】次に、検出されたICチップ101の左下
コーナ変曲点検索開始点L4から左回り(時計回り)に
変曲点を求め、最も値の大きい(変曲点最大値)位置を
ICチップ101の左下コーナL2として認識する(ス
テップS101−2)。以上が、変曲点検索の処理であ
る。Next, an inflection point is found counterclockwise (clockwise) from the detected lower left corner inflection point search start point L4 of the IC chip 101, and the position of the largest value (inflection point maximum value) is determined by the IC. It is recognized as the lower left corner L2 of the chip 101 (step S101-2). The above is the processing of the inflection point search.
【0126】次に、図4を参照して、ICチップ101
上に形成された複数のバンプのうち、予め設定されたバ
ンプである右上コーナバンプ又は左下コーナバンプの位
置を算出する処理が実行される(ステップS102)。Next, referring to FIG.
The process of calculating the position of the upper right corner bump or the lower left corner bump, which is the bump set in advance, among the plurality of bumps formed above is executed (step S102).
【0127】上記の処理は、始めに、予め設定されたバ
ンプ(右上コーナバンプ又は左下コーナバンプ)を認識
する為の照明手段(第2の照明123)が選択される。
第2の照明123により、予め設定されたバンプを照射
し、撮像する事によりアナログ信号としての第2の画像
情報が出力される。In the above processing, first, an illumination means (second illumination 123) for recognizing a preset bump (upper right corner bump or lower left corner bump) is selected.
By irradiating a preset bump with the second illumination 123 and capturing an image, second image information as an analog signal is output.
【0128】次に、第2の画像情報はディジタル信号に
変換され、更に、変換された第2の画像情報は、2値化
レベルの情報に変換される。この2値化レベルの情報
と、予め設定された領域の一部の位置とに基づいて、予
め設定されたバンプの位置が算出される。Next, the second image information is converted into a digital signal, and further, the converted second image information is converted into binary level information. A preset bump position is calculated based on the binarization level information and a position of a part of the preset area.
【0129】上記処理に関して図4を参照して説明す
る。本実施の形態では、ステップS101における右上
コーナの認識処理(ステップS101−1)の後に、ス
テップS102における右上コーナバンプの認識処理
(ステップS102−1)が実行される。The above processing will be described with reference to FIG. In the present embodiment, the upper right corner bump recognition process (step S102-1) in step S102 is performed after the upper right corner recognition process (step S101-1) in step S101.
【0130】次に、ステップS101における左下コー
ナの認識処理(ステップS101−2)の後に、ステッ
プS102における左下コーナバンプの認識処理(ステ
ップS102−2)が実行される。Next, after the lower left corner recognition process in step S101 (step S101-2), the lower left corner bump recognition process in step S102 (step S102-2) is executed.
【0131】尚、左下コーナバンプの認識処理を右上コ
ーナバンプの認識処理より先行して実行する事も可能で
ある。以上の本実施形態による動作により、ステージ制
御部125による効率的な相対的移動が実行される。The lower left corner bump recognition process can be executed prior to the upper right corner bump recognition process. Through the operation according to the present embodiment described above, efficient relative movement by the stage control unit 125 is executed.
【0132】従って、第1の画像情報は、右上コーナ領
域に関するものと左下コーナ領域に関するものとに区別
される。同様に、第2の画像情報は、右上コーナバンプ
に関するものと左下コーナバンプに関するものとに区別
される。Accordingly, the first image information is classified into information relating to the upper right corner area and information relating to the lower left corner area. Similarly, the second image information is classified into information relating to an upper right corner bump and information relating to a lower left corner bump.
【0133】次に、図4を参照して、ステップS102
において算出した、予め設定されたバンプの位置に基づ
いて、ICチップ101の位置の補正量を算出する(ス
テップS103)。Next, referring to FIG. 4, step S102
The correction amount of the position of the IC chip 101 is calculated based on the preset bump position calculated in (step S103).
【0134】次に、複数のバンプの各々を撮像する事に
より(ステップS104)、複数のバンプの各々に予め
設定された検査領域を補正し、補正された検査領域を決
定する(ステップS105)。Next, by imaging each of the plurality of bumps (step S104), the inspection area set in advance for each of the plurality of bumps is corrected, and the corrected inspection area is determined (step S105).
【0135】前述の様に、ステップS104において
は、複数のバンプの各々を区分して撮像すべき撮像領域
が設定される。撮像領域に基づく撮像順番i(iは1か
ら全体の撮像領域数Nまでの整数)は初期値i=1とし
て(ステップS104’)、予め設定されている。As described above, in step S104, an imaging area to be imaged is set for each of the plurality of bumps. The imaging order i (i is an integer from 1 to the total number N of imaging regions) based on the imaging region is set in advance as an initial value i = 1 (step S104 ').
【0136】又、撮像領域の各々には、複数のバンプの
何れかの予め設定された検査領域が対応して設定され
る。図15に、各撮像領域である撮像画面(Vision7〜
Vision11)が撮像に際して対応するバンプの例を示
す。図15では、各撮像領域に対応するバンプの予め設
定された検査領域は図示していない。Each of the imaging regions is set to correspond to one of the plurality of bumps and a predetermined inspection region. FIG. 15 shows an imaging screen (Vision 7 to Vision 7) which is each imaging area.
Vision 11) shows an example of a bump corresponding to imaging. FIG. 15 does not show a predetermined inspection area of the bump corresponding to each imaging area.
【0137】上記ステップS104の処理は、始めに、
複数のバンプの各々を認識する為の照明手段(第2の照
明123)が選択される。次に、撮像領域に基づいて、
第2の照明123により複数のバンプの各々を照射し、
撮像する事によりアナログ信号としての第3の画像情報
が出力される。First, the processing in step S104 is as follows.
An illumination unit (second illumination 123) for recognizing each of the plurality of bumps is selected. Next, based on the imaging area,
Illuminating each of the plurality of bumps with the second illumination 123;
The third image information is output as an analog signal by imaging.
【0138】次に、第3の画像情報はディジタル信号に
変換され、更に、変換された第3の画像情報は2値化レ
ベルの情報に変換される(ステップS106)。複数の
バンプの各々に予め設定された検査領域は、算出された
補正量と2値化レベルの情報とに基づいて補正され、補
正された検査領域TDが決定される(図13参照)。Next, the third image information is converted into a digital signal, and the converted third image information is converted into binary level information (step S106). The inspection area set in advance for each of the plurality of bumps is corrected based on the calculated correction amount and the information on the binarization level, and the corrected inspection area TD is determined (see FIG. 13).
【0139】最後に、補正された検査領域TDと2値化
レベルの情報とに基づいて、複数のバンプの各々の特徴
量が算出され(ステップS107)、予め設定された基
準範囲に基づき良否判定が実行される(ステップS10
8)。Finally, the characteristic amount of each of the plurality of bumps is calculated based on the corrected inspection area TD and the information on the binarization level (step S107), and the quality is determined based on a preset reference range. Is executed (step S10).
8).
【0140】ステップS108により1つの撮像領域に
対応するバンプの検査が終了し、検査結果が表示部13
1に表示される(ステップS109)。In step S108, the inspection of the bump corresponding to one imaging region is completed, and the inspection result is displayed on the display unit 13.
1 (step S109).
【0141】更に、全体の撮像領域数Nに対して、撮像
領域の順番iがNに満たない場合には、i+1番目の撮
像領域に対応する検査移行要求(図示せず)をバンプ検
査領域発生部129−6に出力する(ステップS11
1)。Further, if the order i of the imaging regions is less than N with respect to the total number N of imaging regions, an inspection shift request (not shown) corresponding to the (i + 1) th imaging region is generated. Unit 129-6 (step S11).
1).
【0142】バンプ検査領域発生部129−6は、良不
良判定部129−8からのi+1番目の撮像領域に対応
する検査移行要求に伴い、i+1番目の撮像領域に対応
する第3の画像情報から2値化レベルの情報を生成し、
i+1番目の撮像領域に対応するバンプの補正された検
査領域TDをバンプ検出部129−7に出力する。The bump inspection area generating section 129-6 receives the inspection shift request corresponding to the (i + 1) th imaging area from the good / bad judgment section 129-8, and outputs the third image information corresponding to the (i + 1) th imaging area. Generate binarization level information,
The inspection area TD in which the bump corresponding to the (i + 1) th imaging area is corrected is output to the bump detection unit 129-7.
【0143】尚、バンプ検査領域発生部129−6と良
不良判定部129−8の処理は各々独立であっても良
い。即ち、バンプ検査領域発生部129−6は、撮像領
域の各々に対応する2値化レベルの情報及び補正された
検査領域を予め全て算出する。The processes of the bump inspection area generating section 129-6 and the pass / fail judgment section 129-8 may be independent of each other. That is, the bump inspection area generation unit 129-6 previously calculates all the information of the binarization level and the corrected inspection area corresponding to each of the imaging areas.
【0144】その後、良不良判定部129−8からの次
の撮像領域への検査移行要求に応答して、バンプ検出部
129−7に所望の情報を出力する様に対応する事も可
能である。After that, it is possible to respond to the request for the inspection shift to the next image pickup area from the good / bad judgment section 129-8 to output desired information to the bump detection section 129-7. .
【0145】以上により、ICチップ101上に形成さ
れた複数のバンプの各々に対する検査を終了し、次のI
Cチップ101に対する検査に移行する。As described above, the inspection for each of the plurality of bumps formed on the IC chip 101 is completed, and the next I
The operation shifts to the inspection for the C chip 101.
【0146】次のICチップ101上のバンプ検査に移
行するタイミングは、例えば、ステップS111におい
て、撮像領域の順番iがNである場合に、良不良判定部
129−8は、ICチップ101の検査終了の旨をバン
プ検査領域発生部129−6を介してステージ制御部1
25に報告する。The timing for shifting to the next bump inspection on the IC chip 101 is, for example, when the order i of the imaging area is N in step S111, the pass / fail judgment unit 129-8 inspects the IC chip 101. The end of the stage is notified to the stage controller 1 via the bump inspection area generator 129-6.
Report to 25.
【0147】ステージ制御部125は、ICチップ10
1の全体のバンプ数N分の検査終了の旨に応答して、図
5に示すトレイ105が与える行列配置に対して、次の
ICチップ101の右上又は左下コーナ領域を撮像する
為に、ステージ108と撮像部117とを相対的に移動
させる。The stage control section 125
In response to the completion of the inspection for the total number of bumps N of the number 1 in the matrix arrangement given by the tray 105 shown in FIG. 5, in order to image the upper right or lower left corner area of the next IC chip 101, 108 and the imaging unit 117 are relatively moved.
【0148】次に、図2及び図5を参照して、本検査装
置によるトレイ105に収容される全ICチップ101
に対する検査の流れを説明する。Next, referring to FIGS. 2 and 5, all the IC chips 101 accommodated in the tray 105 by the present inspection apparatus will be described.
The flow of the inspection for will be described.
【0149】ステージ制御部125はカウンタ126を
備える。カウンタ126は、X方向にICチップ101
上のバンプ検査の移行を実行している場合、バンプ検査
領域発生部129−6からの検査終了の旨をカウンタ1
26によりカウントする。The stage control section 125 has a counter 126. The counter 126 moves the IC chip 101 in the X direction.
When the transition of the above bump inspection is being executed, the counter 1 notifies the end of the inspection from the bump inspection area generation unit 129-6.
Count by 26.
【0150】カウンタ126によるカウント値が、予め
設定されたカウント値(図5では3)に等しくなった場
合に、改行して上段の行に配列されるICチップ101
へと移行する事ができる。この改行とは、撮像部117
とステージ108とを相対的に移動する事により実現さ
れる。When the count value of the counter 126 becomes equal to a preset count value (3 in FIG. 5), a new line is started and the IC chips 101 arranged in the upper row
Can be transferred to This line feed means the imaging unit 117
And the stage 108 are relatively moved.
【0151】本実施の形態により、ICチップ上のバン
プ検査装置の価格を安価にできる。これは、ICチップ
の各々の検査を出荷前のイントレイの状態で行う為、I
Cチップのハンドリング機構やチップの位置決め機構と
いった高価なメカ機構を必要としない事による。According to this embodiment, the price of the bump inspection apparatus on the IC chip can be reduced. This is because the inspection of each IC chip is performed in an in-tray state before shipment.
An expensive mechanical mechanism such as a C chip handling mechanism and a chip positioning mechanism is not required.
【0152】又、各ICチップの位置ずれ(X方向、Y
方向、θ方向)の補正と各バンプの良否検査に、2値化
レベルに変換された画像情報のみを用いる為、高価で複
雑な画像処理機構を必要としない事による。 上記理由
は、高速なバンプ外観検査の実現、及び検査装置の縮小
した実現にも寄与する。The displacement of each IC chip (X direction, Y direction)
(Direction, θ direction) and the quality check of each bump only use the image information converted into the binarized level, so that an expensive and complicated image processing mechanism is not required. The above reason contributes to the realization of a high-speed bump appearance inspection and the reduction in the size of an inspection apparatus.
【0153】次に、本発明の第2の実施の形態に係る集
積回路におけるバンプ検査装置について説明する。図1
6に、本実施の形態における集積回路上のバンプ検査装
置における演算処理部129のブロック構成図を示す。
本実施の形態では、第1の実施の形態の構成に加え、良
不良判定部129−8が第2の特徴量判定手段133を
更に備える。Next, a description will be given of a bump inspection apparatus for an integrated circuit according to a second embodiment of the present invention. FIG.
FIG. 6 shows a block diagram of the arithmetic processing unit 129 in the bump inspection apparatus for an integrated circuit according to the present embodiment.
In the present embodiment, in addition to the configuration of the first embodiment, the pass / fail determination unit 129-8 further includes a second feature amount determination unit 133.
【0154】図17に、第2の特徴量判定手段133に
よる、バンプの絶対位置の検査を示す。図17は、バン
プ検出部129−7において算出された特徴量としての
バンプの中心位置と、バンプ領域発生部129−6にお
いて算出された補正された検査領域の中心を示す。バン
プ検出部129−7及びバンプ領域発生部129−6
は、前述の第1の実施の形態と同じである。FIG. 17 shows the inspection of the absolute position of the bump by the second feature value judging means 133. FIG. 17 shows the center position of the bump as a feature amount calculated by the bump detection unit 129-7 and the center of the corrected inspection area calculated by the bump area generation unit 129-6. Bump detector 129-7 and bump area generator 129-6
Is the same as in the first embodiment.
【0155】以上より、第2の特徴量判定手段133
は、補正された検査領域の中心位置と、複数のバンプの
うち、少なくとも1つの補正された検査領域に対応する
バンプの中心位置との差を、基準範囲に基づいて良不良
判定する。基準範囲は、良品として判定すべき許容範囲
として予め設定される。As described above, the second feature value determination means 133
Determines the difference between the corrected center position of the inspection region and the center position of the bump corresponding to at least one corrected inspection region among the plurality of bumps based on the reference range. The reference range is set in advance as an allowable range to be determined as a non-defective product.
【0156】次に、本発明の第3の実施の形態に係る集
積回路におけるバンプ検査装置について説明する。図1
8に、本実施の形態における集積回路上のバンプ検査装
置における演算処理部129のブロック構成図を示す。
本実施の形態は、第1の実施の形態の構成(図2)に加
えて、第3の特徴量判定手段135を更に備える。Next, a description will be given of a bump inspection apparatus for an integrated circuit according to a third embodiment of the present invention. FIG.
FIG. 8 shows a block diagram of the arithmetic processing unit 129 in the device for inspecting bumps on an integrated circuit in the present embodiment.
This embodiment further includes a third feature amount determination unit 135 in addition to the configuration of the first embodiment (FIG. 2).
【0157】第1及び第2の実施の形態では、バンプ検
査領域発生部129−6が、複数のバンプのうちの少な
くとも1つのバンプに対して撮像した第3の画像情報に
基づいて、少なくとも1つのバンプに対応する補正され
た検査領域を生成する事で個々のバンプの特徴量を算出
していた。In the first and second embodiments, the bump inspection area generating section 129-6 determines at least one of the plurality of bumps based on the third image information captured for at least one of the plurality of bumps. The feature amount of each bump is calculated by generating a corrected inspection area corresponding to one bump.
【0158】上記の第1及び第2の実施の形態による検
査では、1個のICチップ101の検査に複数の撮像画
面を用いている為、ステージ位置決め精度の誤差が蓄積
する場合には、ICチップ101の位置ずれ検査の精度
が劣化するという問題が生じる。In the inspection according to the first and second embodiments, since a plurality of imaging screens are used for inspecting one IC chip 101, when an error in stage positioning accuracy accumulates, IC inspection is performed. There is a problem that the accuracy of the positional deviation inspection of the chip 101 is deteriorated.
【0159】そこで、図19を参照して、第3の特徴量
判定手段135は、撮像領域である撮像画面Vision12
内で隣接するバンプとの中心位置の距離を算出する。Therefore, with reference to FIG. 19, the third feature amount determining means 135 determines whether or not the imaging screen Vision 12
The distance between the center positions of the adjacent bumps is calculated.
【0160】次に、算出された中心位置の距離と予め設
定された距離との差を検査値として、予め設定した基準
範囲に基づいて良不良判定する。基準範囲内であれば良
品とし、範囲外であれば不良品と判定する。Next, the difference between the calculated distance of the center position and the preset distance is used as an inspection value, and the quality is determined based on a preset reference range. If it is within the reference range, it is determined to be good, and if it is out of the range, it is determined to be defective.
【0161】以上より、第3の特徴量判定手段135
は、複数のバンプのうち、互いに隣接する2つの補正さ
れた検査領域の各々に対応するバンプの中心位置間の距
離を算出する。更に、算出された中心位置間の距離を、
予め設定された基準範囲に基づいて良否判定する。As described above, the third feature value judging means 135
Calculates the distance between the center positions of the bumps corresponding to each of two corrected inspection areas adjacent to each other among the plurality of bumps. Furthermore, the calculated distance between the center positions is
Pass / fail is determined based on a preset reference range.
【0162】又、図20に示す様に、バンプ検査領域発
生部129−6における撮像領域の設定を、撮像画面切
替時に1バンプ分だけ画面が重なる様に予め設定する。
次に、少なくとも1つのバンプを撮像し、撮像画面Visi
on13、撮像画面Vision14を取込む。As shown in FIG. 20, the setting of the imaging area in the bump inspection area generation unit 129-6 is set in advance so that the screens overlap by one bump when the imaging screen is switched.
Next, at least one bump is imaged, and the imaged screen Visi
On 13, captures the imaging screen Vision 14.
【0163】以上の画像の取込み方式を採用する事で、
各撮像画面で一番端のバンプが、画面切替時にステージ
位置決め精度の影響を受けないという効果がある。By employing the above-described image capturing method,
There is an effect that the endmost bump in each imaging screen is not affected by the stage positioning accuracy at the time of screen switching.
【0164】次に、本発明の第4の実施の形態に係る集
積回路におけるバンプ検査装置について説明する。図2
1に、本実施の形態における集積回路上のバンプ検査装
置における演算処理部129のブロック構成図を示す。
本実施の形態は、第1の実施の形態の構成(図2)に加
えて、良不良判定部129−8に第4の特徴量判定手段
137を更に備える。Next, a bump inspection apparatus for an integrated circuit according to a fourth embodiment of the present invention will be described. FIG.
FIG. 1 shows a block diagram of the arithmetic processing unit 129 in the bump inspection apparatus for an integrated circuit according to the present embodiment.
In the present embodiment, in addition to the configuration of the first embodiment (FIG. 2), a pass / fail determination unit 129-8 further includes a fourth feature amount determination unit 137.
【0165】前述の第3の実施の形態における位置ずれ
補正の検査では、図22の撮像画面Vision15に示す様
に、バンプ間距離が徐々に位置ずれする様な不良がある
場合には、位置ずれ不良を見逃すという問題点がある。In the inspection of the displacement correction in the third embodiment described above, if there is a defect such that the distance between the bumps is gradually displaced as shown in the imaging screen Vision 15 in FIG. There is a problem of overlooking the defect.
【0166】そこで、図23の撮像画面Vision16を参
照して、各辺の端のバンプ2点の中心間距離(両端バン
プ間の距離BL)を算出し、予め設定された設計値との
差を検査値とし、予め設定された基準範囲に基づいて良
不良判定する。基準範囲内であれば良品とし、範囲外で
あれば不良品と判定する。Therefore, referring to the imaging screen Vision 16 of FIG. 23, the distance between the centers of the two bumps at the ends of each side (the distance BL between the bumps at both ends) is calculated, and the difference from the preset design value is calculated. The inspection value is used, and the quality is determined based on a preset reference range. If it is within the reference range, it is determined to be good, and if it is out of the range, it is determined to be defective.
【0167】以上より、第4の特徴量判定手段137
は、複数のバンプのうち、両端にある2つの補正された
検査領域の各々に対応するバンプの中心位置間の距離を
算出する。更に、算出された中心位置間の距離を、予め
設定された基準範囲に基づいて良否判定する。As described above, the fourth feature value determination means 137
Calculates the distance between the center positions of the bumps corresponding to each of the two corrected inspection areas at both ends of the plurality of bumps. Further, the calculated distance between the center positions is determined based on a predetermined reference range.
【0168】本検査方式を併用する事で、バンプ間距離
が徐々に位置ずれしている場合にも不良検出できるとい
う効果がある。By using this inspection method together, there is an effect that a defect can be detected even when the distance between bumps is gradually shifted.
【0169】次に、本発明の第5の実施の形態に係る集
積回路におけるバンプ検査装置について説明する。図2
4に、本実施の形態における集積回路上のバンプ検査装
置における演算処理部129のブロック構成図を示す。
本実施の形態は、第1の実施の形態の構成(図2)に加
えて、良不良判定部129−8に第5の特徴量判定手段
139を更に備える。Next, a description will be given of a bump inspection apparatus for an integrated circuit according to a fifth embodiment of the present invention. FIG.
FIG. 4 is a block diagram of the arithmetic processing unit 129 in the bump inspection apparatus for an integrated circuit according to the present embodiment.
In the present embodiment, in addition to the configuration of the first embodiment (FIG. 2), a good / bad judgment unit 129-8 further includes a fifth feature amount judgment unit 139.
【0170】前述した第1の実施形態から第4の実施の
形態までの位置ずれ検査では、図25に示す撮像画面Vi
sion17の様に、互いに隣接するバンプ間の距離は良品
として判断すべき基準範囲内であるが、全体的に歪む様
な不良がある場合には、位置ずれ不良を見逃すという問
題点がある。In the position shift inspection from the first embodiment to the fourth embodiment, the image pickup screen Vi shown in FIG.
As in the case of the sion 17, the distance between the bumps adjacent to each other is within a reference range to be judged as a non-defective product.
【0171】そこで、図26に示す撮像画面Vision18
を参照して、各辺のバンプから直線を算出し、隣合う2
辺の成す角度γを求め、予め設定された設計値との差を
検査値とし、予め設定された基準範囲に基づいて良不良
判断する。基準範囲内であれば良品とし、範囲外であれ
ば不良品と判定する。Therefore, the imaging screen Vision 18 shown in FIG.
, Calculate a straight line from the bumps on each side,
The angle γ formed by the side is determined, and a difference from a preset design value is set as an inspection value, and good or bad is determined based on a preset reference range. If it is within the reference range, it is determined to be good, and if it is out of the range, it is determined to be defective.
【0172】隣合う2辺の各々は、バンプ検査領域発生
部129−6において補正された少なくとも1つの検査
領域から成る情報を有する。隣合う2辺から成る検査対
象領域は、少なくとも1つの補正された検査領域から成
る情報を用いて、2次元に配置された領域を構成する。Each of the two adjacent sides has information including at least one inspection area corrected in the bump inspection area generation unit 129-6. The inspection target area including two adjacent sides constitutes a two-dimensionally arranged area using information including at least one corrected inspection area.
【0173】以上より、第5の特徴量判定手段139
は、検査対象領域における、互いに隣接する2辺の角度
γを算出する。更に、算出された2辺の角度γに基づく
検査値を、予め設定された基準範囲に基づいて良否判定
する。本方式を併用する事で、全体的に歪んだ場合にも
位置ずれ不良を検出できるという効果がある。As described above, the fifth feature value determination means 139
Calculates the angle γ between two sides adjacent to each other in the inspection target area. Further, the inspection value based on the calculated angle γ of the two sides is determined based on a predetermined reference range. By using this method together, there is an effect that a misalignment defect can be detected even when the whole is distorted.
【0174】尚、本発明の実施の形態において撮像画面
(Vision1〜Vision14)の各々は、カメラ119の撮
像領域に基づき出力される取込み画像(第3の画像情
報)に基づくものと定義する。又、撮像画面(Vision1
5〜Vision18)の各々は、撮像領域に対応する撮像画
面を複数合成したイメージであると定義する。In the embodiment of the present invention, each of the imaging screens (Vision 1 to Vision 14) is defined as being based on a captured image (third image information) output based on the imaging area of the camera 119. In addition, the imaging screen (Vision1
5 to Vision 18) are each defined as an image obtained by combining a plurality of imaging screens corresponding to the imaging region.
【0175】[0175]
【発明の効果】本発明による集積回路におけるバンプ検
査装置、及びバンプ検査方法は、高速且つ高精度な検査
を実現し、一方では、集積回路に対するハンドリングを
必要としないイントレイ状態での検査を実現する。The bump inspection apparatus and the bump inspection method for an integrated circuit according to the present invention realize high-speed and high-precision inspection, while realizing inspection in an in-tray state which does not require handling of the integrated circuit. .
【図1】図1は、本発明の第1の実施の形態に係る集積
回路上のバンプ検査装置を説明する為の機能ブロック図
である。FIG. 1 is a functional block diagram for explaining a bump inspection apparatus on an integrated circuit according to a first embodiment of the present invention.
【図2】図2は、本発明の第1の実施の形態に係る集積
回路上のバンプ検査装置を説明する為のブロック構成図
である。FIG. 2 is a block diagram for explaining a bump inspection apparatus on an integrated circuit according to the first embodiment of the present invention.
【図3】図3は、本発明の第1の実施の形態に係る集積
回路上のバンプ検査装置の一部を説明する為のブロック
構成図である。FIG. 3 is a block diagram for explaining a part of a bump inspection apparatus on an integrated circuit according to the first embodiment of the present invention.
【図4】図4は、本発明の第1の実施の形態に係る集積
回路上のバンプ検査装置の動作を説明する為のフローチ
ャート図である。FIG. 4 is a flowchart for explaining an operation of the bump inspection device on the integrated circuit according to the first embodiment of the present invention.
【図5】図5は、集積回路上のバンプ検査装置のステー
ジにセットされるトレイの状態を説明する為の図であ
る。図5(A)は上面図を示す。図5(B)は、図5
(A)のA−A’断面図を示す。FIG. 5 is a diagram for explaining a state of a tray set on a stage of a bump inspection device on an integrated circuit. FIG. 5A shows a top view. FIG.
(A) shows an AA ′ cross-sectional view.
【図6】図6は、本発明の第1の実施の形態に係る集積
回路上のバンプ検査装置の動作の一部を説明する為の図
である。FIG. 6 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the first embodiment of the present invention.
【図7】図7は、本発明の第1の実施の形態に係る集積
回路上のバンプ検査装置の動作の一部を説明する為の図
である。FIG. 7 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the first embodiment of the present invention.
【図8】図8は、本発明の第1の実施の形態に係る集積
回路上のバンプ検査装置の動作の一部を説明する為の図
である。FIG. 8 is a diagram for explaining a part of the operation of the bump inspection apparatus on the integrated circuit according to the first embodiment of the present invention.
【図9】図9は、本発明の第1の実施の形態に係る集積
回路上のバンプ検査装置の動作の一部を説明する為の図
である。FIG. 9 is a diagram for explaining a part of the operation of the bump inspection apparatus on the integrated circuit according to the first embodiment of the present invention.
【図10】図10は、本発明の第1の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 10 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the first embodiment of the present invention.
【図11】図11は、本発明の第1の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 11 is a diagram for explaining a part of the operation of the bump inspection apparatus on the integrated circuit according to the first embodiment of the present invention.
【図12】図12は、本発明の第1の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 12 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the first embodiment of the present invention.
【図13】図13は、本発明の第1の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 13 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the first embodiment of the present invention.
【図14】図14は、本発明の第1の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 14 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the first embodiment of the present invention.
【図15】図15は、本発明の第1の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 15 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the first embodiment of the present invention.
【図16】図16は、本発明の第2の実施の形態に係る
集積回路上のバンプ検査装置の一部を説明する為のブロ
ック構成図である。FIG. 16 is a block diagram illustrating a part of a bump inspection apparatus on an integrated circuit according to a second embodiment of the present invention.
【図17】図17は、本発明の第2の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 17 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the second embodiment of the present invention;
【図18】図18は、本発明の第3の実施の形態に係る
集積回路上のバンプ検査装置の一部を説明する為のブロ
ック構成図である。FIG. 18 is a block diagram for explaining a part of a bump inspection apparatus on an integrated circuit according to a third embodiment of the present invention.
【図19】図19は、本発明の第3の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 19 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the third embodiment of the present invention.
【図20】図20は、本発明の第3の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 20 is a diagram for explaining a part of the operation of the bump inspection apparatus on the integrated circuit according to the third embodiment of the present invention.
【図21】図21は、本発明の第4の実施の形態に係る
集積回路上のバンプ検査装置の一部を説明する為のブロ
ック構成図である。FIG. 21 is a block diagram for explaining a part of a bump inspection apparatus on an integrated circuit according to a fourth embodiment of the present invention.
【図22】図22は、本発明の第4の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 22 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the fourth embodiment of the present invention.
【図23】図23は、本発明の第4の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 23 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the fourth embodiment of the present invention.
【図24】図24は、本発明の第5の実施の形態に係る
集積回路上のバンプ検査装置の一部を説明する為のブロ
ック構成図である。FIG. 24 is a block diagram illustrating a part of a bump inspection apparatus on an integrated circuit according to a fifth embodiment of the present invention.
【図25】図25は、本発明の第5の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 25 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the fifth embodiment of the present invention.
【図26】図26は、本発明の第5の実施の形態に係る
集積回路上のバンプ検査装置の動作の一部を説明する為
の図である。FIG. 26 is a diagram for explaining a part of the operation of the bump inspection device on the integrated circuit according to the fifth embodiment of the present invention.
【図27】図27は、従来の技術を説明する為の図であ
る。FIG. 27 is a diagram for explaining a conventional technique.
101 :集積回路(ICチップ) 103 :バンプ 105 :トレイ 107 :トレイポケット 109 :チップ認識手段 111 :バンプ認識手段 113 :領域補正手段 115 :検査手段 117 :撮像部 119 :カメラ 121 :第1の照明 123 :第2の照明 125 :ステージ制御部 126 :カウンタ 127 :照明制御部 129 :演算処理部 129−1:アナログ/ディジタル(A/D)変換器 129−2:画像記憶部 129−3:チップコーナ認識部 129−4:コーナバンプ認識部 129−5:チップ位置補正部 129−6:バンプ検査領域発生部 129−7:バンプ検出部 129−8:良不良判定部 131 :表示部 133 :第2の特徴量判定手段 135 :第3の特徴量判定手段 137 :第4の特徴量判定手段 139 :第5の特徴量判定手段 B :ICチップ外形寸法 B’ :トレイポケット寸法 P :寸法差 d :対角線 R1 :右上コーナ領域 R2 :右上コーナ(変曲点最大値) R3 :右上コーナ検索開始点 R4 :右上コーナ変曲点検索開始点 R5 :右上コーナ変曲点検索終了点 RB :右上コーナバンプ RC :右上コーナバンプ検索範囲 L1 :左下コーナ領域 L2 :左下コーナ L4 :左下コーナ変曲点検索開始点 L5 :左下コーナ変曲点検索終了点 LB :左下コーナバンプ LC :左下コーナバンプ検索範囲 Vision1〜Vision18:撮像画面 TD :補正された検査領域 BL :両端バンプ間の距離 DL :設計値 γ :2辺の成す角 201 :バンプ 202 :集積回路(ICチップ) 203 :ウェハ 204 :環状照明 205 :光軸 206 :ビームスプリッタ 207 :平行光ビーム 208、209:光源 210 :電荷結合素子(CCD) 211 :ステージ 212 :機構制御部 213 :D/A変換部 214 :中央処理装置(CPU) 215 :画像処理部 216、217:モニタ 101: Integrated Circuit (IC Chip) 103: Bump 105: Tray 107: Tray Pocket 109: Chip Recognition Unit 111: Bump Recognition Unit 113: Area Correction Unit 115: Inspection Unit 117: Imaging Unit 119: Camera 121: First Lighting 123: second illumination 125: stage control unit 126: counter 127: illumination control unit 129: arithmetic processing unit 129-1: analog / digital (A / D) converter 129-2: image storage unit 129-3: chip Corner recognition section 129-4: Corner bump recognition section 129-5: Chip position correction section 129-6: Bump inspection area generation section 129-7: Bump detection section 129-8: Good / bad judgment section 131: Display section 133: Second 135: Third feature value determining means 137: Fourth feature value determining means 39: Fifth feature amount determination means B: IC chip outer dimension B ': Tray pocket dimension P: Dimension difference d: Diagonal line R1: Upper right corner area R2: Upper right corner (maximum inflection point) R3: Upper right corner search start Point R4: Upper right corner inflection point search start point R5: Upper right corner inflection point search end point RB: Upper right corner bump RC: Upper right corner bump search range L1: Lower left corner area L2: Lower left corner L4: Lower left corner inflection point search start point L5: End point of inflection point search at lower left corner LB: Bump corner lower left corner LC: Search range of lower left corner bump Vision1 to Vision18: Imaging screen TD: Corrected inspection area BL: Distance between bumps at both ends DL: Design value γ: Two sides Angle 201: bump 202: integrated circuit (IC chip) 203: wafer 204: annular illumination 205: optical axis 6: Beam splitter 207: Parallel light beam 208, 209: Light source 210: Charge-coupled device (CCD) 211: Stage 212: Mechanism control unit 213: D / A conversion unit 214: Central processing unit (CPU) 215: Image processing unit 216, 217: Monitor
Claims (10)
て得られる情報に基づき、前記予め設定された領域の一
部の位置を算出する為のチップ認識手段と、 前記集積回路上に形成された複数のバンプのうち、予め
設定されたバンプを撮像して得られる情報と、前記予め
設定された領域の一部の位置とに基づき、前記予め設定
されたバンプの位置を算出する為のバンプ認識手段と、 前記予め設定されたバンプの位置に基づき算出される、
前記集積回路の位置の補正量と、前記複数のバンプの各
々を撮像して得られる情報から生成されたデータとに基
づいて、前記複数のバンプの各々に対して予め設定され
た検査領域を補正し、補正された検査領域を算出する為
の領域補正手段と、 前記補正された検査領域と前記生成されたデータとに基
づいて、前記複数のバンプの各々の特徴量を算出し、前
記算出された特徴量を予め設定された許容範囲に基づい
て良否判定する為の検査手段とから成る事を特徴とする
集積回路におけるバンプ検査装置。1. A chip recognizing means for calculating a position of a part of a predetermined area based on information obtained by imaging a predetermined area of an integrated circuit; Of the plurality of bumps, information obtained by imaging a preset bump, and a position of a part of the preset area, for calculating the position of the preset bump. Bump recognition means, calculated based on the preset bump position,
Correcting a preset inspection area for each of the plurality of bumps based on a correction amount of the position of the integrated circuit and data generated from information obtained by imaging each of the plurality of bumps And an area correcting unit for calculating a corrected inspection area; and calculating a feature amount of each of the plurality of bumps based on the corrected inspection area and the generated data. A bump inspection apparatus for an integrated circuit, comprising: inspection means for judging pass / fail of the characteristic amount based on a preset allowable range.
るものの中心位置と、直径及び面積とを算出し、前記算
出された中心位置と、前記算出された直径及び前記算出
された面積の各々に対応する前記許容範囲に基づいて前
記良否判定する事を特徴とする請求項1記載の集積回路
におけるバンプ検査装置。2. The inspection means calculates a center position, a diameter and an area of a plurality of bumps corresponding to the corrected inspection region, and calculates the calculated center position and the calculated center position. 2. The bump inspection apparatus for an integrated circuit according to claim 1, wherein the pass / fail judgment is made based on the allowable range corresponding to each of the diameter and the calculated area.
プのうち、前記補正された検査領域に対応するものとの
中心位置の差を算出し、前記算出された中心位置の差を
予め設定された基準範囲に基づいて前記良否判定する為
の手段とを更に含む事を特徴とする請求項2記載の集積
回路におけるバンプ検査装置。3. The inspection means calculates a difference between a center position of the corrected inspection area and a center position of the plurality of bumps corresponding to the corrected inspection area. 3. A bump inspection apparatus for an integrated circuit according to claim 2, further comprising: means for judging the pass / fail of the determined center position based on a preset reference range.
正された検査領域の各々に対応するものの中心位置間の
距離を算出し、前記算出された中心位置間の距離を、予
め設定された基準範囲に基づいて良否判定する為の手段
とを更に含む事を特徴とする請求項2記載の集積回路に
おけるバンプ検査装置。4. The inspection means calculates a distance between the center positions of two of the plurality of bumps corresponding to each of the two corrected inspection areas adjacent to each other, and calculates a distance between the calculated center positions. 3. The bump inspection apparatus for an integrated circuit according to claim 2, further comprising: means for determining whether the distance is good or bad based on a preset reference range.
れた少なくとも1つの検査領域の各々に対応するものの
中心位置間の距離を算出し、前記算出された中心位置間
の距離を、予め設定された第4の許容範囲に基づいて良
否判定する為の手段とを更に含む事を特徴とする請求項
2記載の集積回路におけるバンプ検査装置。5. The inspection means calculates a distance between the center positions of two or more of the plurality of bumps corresponding to each of the at least one corrected at least one inspection area at both ends. 3. The apparatus according to claim 2, further comprising means for judging pass / fail of the distance between the center positions based on a fourth allowable range set in advance.
出し、前記算出された2辺の角度を、予め設定された第
5の許容範囲に基づいて良否判定する為の手段と、前記
検査対象領域は、前記補正された少なくとも1つの検査
領域から成る情報を用いて2次元に配置され、を更に含
む事を特徴とする請求項2記載の集積回路におけるバン
プ検査装置。6. The inspection means calculates an angle of two sides adjacent to each other in the inspection target area, and judges the acceptability of the calculated two sides based on a preset fifth allowable range. 3. The bump according to claim 2, further comprising: means for performing the inspection, and the inspection target area is two-dimensionally arranged by using information comprising the corrected at least one inspection area. Inspection equipment.
領域の一部の位置を算出するステップと、 (B)前記集積回路上に形成された複数のバンプのう
ち、予め設定されたバンプの位置を算出するステップ
と、 (C)前記予め設定されたバンプの位置に基づいて、前
記集積回路の位置の補正量を算出し、前記複数のバンプ
の各々を撮像する事により、前記複数のバンプの各々に
予め設定された検査領域を補正するステップと、 (D)前記複数のバンプの各々の特徴量を検出し、予め
設定された基準範囲に基づき良否判定を行なうステップ
とから成る事を特徴とする集積回路におけるバンプ検査
方法。7. A step of calculating a position of a part of a predetermined area in an integrated circuit; and B. a step of calculating a predetermined bump among a plurality of bumps formed on the integrated circuit. Calculating a position; and (C) calculating a correction amount of a position of the integrated circuit based on the preset position of the bump, and capturing an image of each of the plurality of bumps. And (D) detecting a characteristic amount of each of the plurality of bumps and performing a pass / fail judgment based on a preset reference range. Inspection method for an integrated circuit.
を選択するステップと、 前記照明手段により前記予め設定された領域を照射し、
撮像する事によりアナログ信号としての第1の画像情報
を出力するステップと、 前記第1の画像情報をディジタル信号に変換し、前記変
換された第1の画像情報を2値化レベルの情報に変換す
るステップと、 前記2値化レベルの情報に基づいて、前記予め設定され
た領域の一部の位置を算出するステップとから成る事を
特徴とする請求項7記載の集積回路におけるバンプ検査
方法。8. The step (A) includes: selecting an illumination unit for recognizing a part of the preset region; irradiating the preset region with the illumination unit;
Outputting the first image information as an analog signal by taking an image; converting the first image information into a digital signal; and converting the converted first image information into information of a binarization level 8. The bump inspection method for an integrated circuit according to claim 7, further comprising: calculating a position of a part of the preset area based on the binarization level information.
択するステップと、 前記照明手段により前記予め設定されたバンプを照射
し、撮像する事によりアナログ信号としての第2の画像
情報を出力するステップと、 前記第2の画像情報をディジタル信号に変換し、前記変
換された第2の画像情報を2値化レベルの情報に変換す
るステップと、 前記2値化レベルの情報と、前記予め設定された領域の
一部の位置とに基づいて、前記予め設定されたバンプの
位置を算出するステップとから成る事を特徴とする請求
項7記載の集積回路におけるバンプ検査方法。9. The method according to claim 9, wherein the step (B) comprises: selecting an illuminating unit for recognizing the preset bump; irradiating the preset bump with the illuminating unit, and imaging by analog. Outputting the second image information as a signal; converting the second image information into a digital signal; and converting the converted second image information into information of a binarization level; 8. The integration according to claim 7, further comprising a step of calculating the position of the preset bump based on information of a binarization level and a position of a part of the preset region. Inspection method for bumps in circuits.
回路の位置の補正量を算出するステップと、 前記複数のバンプの各々を認識する為の照明手段を選択
するステップと、 前記照明手段により前記複数のバンプの各々を照射し、
撮像する事によりアナログ信号としての第3の画像情報
を出力するステップと、 前記第3の画像情報をディジタル信号に変換し、前記変
換された第3の画像情報を2値化レベルの情報に変換す
るステップと、 前記算出された補正量と前記2値化レベルの情報とに基
づいて、前記複数のバンプの各々に予め設定された検査
領域を補正するステップとから成る事を特徴とする請求
項7記載の集積回路におけるバンプ検査方法。10. The step (C) includes: calculating a correction amount of a position of the integrated circuit based on the preset position of the bump; and lighting for recognizing each of the plurality of bumps. Selecting a means, and irradiating each of the plurality of bumps with the lighting means;
Outputting third image information as an analog signal by capturing an image; converting the third image information into a digital signal; and converting the converted third image information into binary level information. And correcting the inspection area preset for each of the plurality of bumps based on the calculated correction amount and the information on the binarization level. 8. The bump inspection method for an integrated circuit according to claim 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28711998A JP3216123B2 (en) | 1998-10-08 | 1998-10-08 | Bump inspection apparatus and bump inspection method for integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28711998A JP3216123B2 (en) | 1998-10-08 | 1998-10-08 | Bump inspection apparatus and bump inspection method for integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000114297A true JP2000114297A (en) | 2000-04-21 |
JP3216123B2 JP3216123B2 (en) | 2001-10-09 |
Family
ID=17713323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28711998A Expired - Fee Related JP3216123B2 (en) | 1998-10-08 | 1998-10-08 | Bump inspection apparatus and bump inspection method for integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3216123B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7539338B2 (en) | 2004-06-01 | 2009-05-26 | Panasonic Corporation | Bump inspection apparatus and method for IC component, bump forming method for IC component, and mounting method for IC component |
-
1998
- 1998-10-08 JP JP28711998A patent/JP3216123B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7539338B2 (en) | 2004-06-01 | 2009-05-26 | Panasonic Corporation | Bump inspection apparatus and method for IC component, bump forming method for IC component, and mounting method for IC component |
Also Published As
Publication number | Publication date |
---|---|
JP3216123B2 (en) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5947169B2 (en) | Appearance inspection apparatus, appearance inspection method and program | |
US7330251B2 (en) | Method and apparatus for producing reference image in glass bottle inspecting apparatus | |
EP1560017A1 (en) | Glass bottle inspection device | |
JP5421763B2 (en) | Inspection apparatus and inspection method | |
JP3311135B2 (en) | Inspection range recognition method | |
JP6980631B2 (en) | Inspection method and inspection equipment | |
JP4013551B2 (en) | Through-hole foreign matter inspection method and through-hole foreign matter inspection device | |
US6906795B2 (en) | Method and apparatus for examining foreign matters in through holes | |
JP2008014700A (en) | Workpiece inspection method and workpiece inspection device | |
JP4207302B2 (en) | Bump inspection method and inspection apparatus | |
US20120050518A1 (en) | Inspecting apparatus and inspection method | |
WO2021033396A1 (en) | Wafer appearance inspection device and method | |
JP2009139285A (en) | Solder ball inspection device, its inspection method, and shape inspection device | |
JP2000283929A (en) | Wiring pattern inspection method, and its device | |
JP5509465B2 (en) | Glass bottle inspection equipment | |
JP3216123B2 (en) | Bump inspection apparatus and bump inspection method for integrated circuit | |
JP2924859B2 (en) | Appearance inspection method and device | |
JPH11307567A (en) | Manufacture of semiconductor device containing bump inspection process | |
JP4563254B2 (en) | IC parts bump inspection system | |
KR20170124509A (en) | Inspection system and inspection method | |
TWI755460B (en) | Appearance inspection method | |
EP2535923B1 (en) | Detection method and detection device | |
JP4420796B2 (en) | Container appearance inspection method | |
JP5947168B2 (en) | Appearance inspection apparatus, control method and program for appearance inspection apparatus | |
TWI752558B (en) | Die bonding device and manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010702 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |