JP2000106322A - Laminated ceramic capacitor - Google Patents
Laminated ceramic capacitorInfo
- Publication number
- JP2000106322A JP2000106322A JP10274794A JP27479498A JP2000106322A JP 2000106322 A JP2000106322 A JP 2000106322A JP 10274794 A JP10274794 A JP 10274794A JP 27479498 A JP27479498 A JP 27479498A JP 2000106322 A JP2000106322 A JP 2000106322A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- electrode
- electrodes
- internal
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic capacitor.
【０００２】[0002]
【従来の技術】積層セラミックコンデンサは、小型でか
つ高容量を得ることができ、また基板への実装が容易で
あることから、電子機器の小型化に大きく貢献してい
る。また、近年電源の小型化等の要望に応えるべく、そ
のような電源において、小型かつ高容量化が可能な積層
セラミックコンデンサを用いようとする試みがなされ、
この要望は、積層セラミックコンデンサを積層セラミッ
クコンデンサを例えば１０００〜９０００Ｖという比較
的高い電圧領域（中圧ないし高圧領域）での使用を可能
とすることにより実現しようとしている。2. Description of the Related Art Multilayer ceramic capacitors are small and have a high capacity and are easy to mount on a substrate, which greatly contributes to miniaturization of electronic equipment. In recent years, in order to respond to the demand for downsizing of the power supply, an attempt has been made to use a multilayer ceramic capacitor that is small and capable of increasing the capacity in such a power supply.
This demand has been sought to realize a multilayer ceramic capacitor by enabling the multilayer ceramic capacitor to be used in a relatively high voltage range (medium to high voltage range) of, for example, 1000 to 9000 V.
【０００３】図７〜９には、耐圧に優れた従来の積層セ
ラミックコンデンサを示している。FIGS. 7 to 9 show a conventional multilayer ceramic capacitor having excellent withstand voltage.
【０００４】図７〜９によれば、直方体状のセラミック
積層体９１と、この積層体９１の短辺となる両端部にそ
れぞれ形成される第１および第２の外部電極９５、９６
とから構成されている。According to FIGS. 7 to 9, a rectangular parallelepiped ceramic laminate 91 and first and second external electrodes 95 and 96 formed at both ends of the laminate 91, which are short sides, respectively.
It is composed of
【０００５】この積層体９１は、誘電体セラミック材料
からなる複数の誘電体層９２ａ、９２ｃ・・・（総じて
９２という）、内部電極９３ａ、９３ｃ・・・（総じて
９３という）、、９４ａ、９４ｃ・・・（総じて９４と
いう）、浮き電極９7 ｂ、９７ｄ・・・（総じて９７と
いう）が積層されて構成されている。The laminated body 91 includes a plurality of dielectric layers 92a, 92c... (Generally referred to as 92) made of a dielectric ceramic material, internal electrodes 93a and 93c (generally referred to as 93), 94a and 94c. (Generally 94) and floating electrodes 97b, 97d (generally 97) are laminated.
【０００６】そして、誘電体層９２ａと誘電体層９２ｂ
との層間には、積層体９１の短辺となる端部に延出する
一対の内部電極９３ａ、９３ｂが形成されている。尚、
積層体９１の長手方向の中央部に帯状分離部９８ａが形
成されている。また、誘電体層９２ｂと誘電体層９２ｃ
との層間には、前記帯状分離部９８ａを含み、且つ前記
一対の内部電極９３ａ、９３ｂの一部と対向する浮き電
極９７ｂが形成されている。Then, a dielectric layer 92a and a dielectric layer 92b
A pair of internal electrodes 93a and 93b extending to the short end of the laminated body 91 are formed between the layers. still,
A band-shaped separation portion 98a is formed at the center of the stacked body 91 in the longitudinal direction. Also, the dielectric layer 92b and the dielectric layer 92c
A floating electrode 97b including the strip-shaped separation portion 98a and facing a part of the pair of internal electrodes 93a and 93b is formed between the layers.
【０００７】尚、誘電体層９２ｃと９２ｄ、９２ｅと９
２ｆ・・・との各層間は、誘電体層９２ａと９２ｂと同
一の構造となっており、誘電体層９２ｄと９２ｅ、９２
ｆと９２ｇ・・・との各層間は、誘電体層９２ｂと９２
ｃと同一の構造となっている。The dielectric layers 92c and 92d, 92e and 9
2f have the same structure as the dielectric layers 92a and 92b, and the dielectric layers 92d and 92e
are between dielectric layers 92b and 92g.
It has the same structure as c.
【０００８】また、積層体９１の１つの短辺端部には、
内部電極９３ａ、９３ｃ・・・に接続する第１の外部電
極９５が形成されている。また、積層体９１のもう１つ
の短辺端部には、内部電極９４ａ、９４ｃ・・・に接続
する第２の外部電極９６が形成されている。Further, at one short side end of the laminate 91,
A first external electrode 95 connected to the internal electrodes 93a, 93c... Is formed. Further, a second external electrode 96 connected to the internal electrodes 94a, 94c,... Is formed at another short side end of the laminate 91.
【０００９】上述の構造では、例えば誘電体層９２ｂに
おいて、内部電極９３ａと浮き電極９７ｂとの厚み方向
の対向部分で容量成分が発生し、また、内部電極９４ａ
と浮き電極９７ｂとの厚み方向の対向部分にも容量成分
が発生する。この２つの容量成分が直列的に接続されて
第１及び第２外部電極９５、９６間から導出される。In the above-described structure, for example, in the dielectric layer 92b, a capacitance component is generated at a portion in the thickness direction of the internal electrode 93a and the floating electrode 97b, and the internal electrode 94a
A capacitance component is also generated at a portion in the thickness direction of the floating electrode 97b and the floating electrode 97b. These two capacitance components are connected in series and are led out between the first and second external electrodes 95 and 96.
【００１０】尚、その他の誘電体層９２ｃ、９２ｄにつ
いても同様であり、第１及び第２外部電極９５、９６間
には、上述の直列的に接続された容量成分がさらに並列
的に接続された合成容量が第１および第２の外部電極９
５、９６から導出されることになる。The same applies to the other dielectric layers 92c and 92d. Between the first and second external electrodes 95 and 96, the above-mentioned capacitance components connected in series are further connected in parallel. The combined capacitance of the first and second external electrodes 9
5, 96.
【００１１】図７〜９によれば、内部電極９３、９４を
配置する際に、浮き電極９７を設け、セラミック誘電体
の実効厚みを実際の数倍に増加させて耐電圧を向上させ
るとともに欠陥部分の重なる確率を小さくし、信頼度を
向上させていた。According to FIGS. 7 to 9, when arranging the internal electrodes 93 and 94, a floating electrode 97 is provided to increase the effective thickness of the ceramic dielectric to several times the actual thickness, thereby improving the withstand voltage and improving the defect resistance. The probability of overlapping parts was reduced, and reliability was improved.
【００１２】このような積層セラミックコンデンサは、
以下の製造方法によって形成される。まず、誘電体層と
なるセラミックグリーンシートを用意する。そして、第
１のグリーンシート上には、一対の内部電極９３、９４
となる導体膜を、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ｃｕなどの
金属成分を含有する導電性ペーストを用いて所定形状に
印刷形成する。同時に、第２のグリーンシート上には、
浮き電極９７となる導体膜を、Ａｇ−Ｐｄ、Ａｇ−Ｐ
ｔ、Ｃｕなどの金属成分を含有する導電性ペーストを用
いて所定形状に印刷形成する。このように各電極となる
導体膜が印刷された第１及び第２のセラミックグリーン
シートを交互に複数積層し、所定圧力を印加して得られ
たセラミックグリーンシート積層体を所定形状に裁断
し、積層体９１となる個々のセラミックグリーンシート
積層体を形成する。その後、この個々のセラミックグリ
ーンシート積層体を所定雰囲気で脱バインダー、焼結処
理する。その後、焼成された積層体９１の端面に外部電
極９５、９６の厚膜下地導体膜を厚膜手法で被着形成
し、その後表面にメッキ処理を行う。Such a multilayer ceramic capacitor is
It is formed by the following manufacturing method. First, a ceramic green sheet serving as a dielectric layer is prepared. Then, a pair of internal electrodes 93 and 94 are provided on the first green sheet.
Is formed in a predetermined shape using a conductive paste containing a metal component such as Ag-Pd, Ag-Pt, and Cu. At the same time, on the second green sheet,
Ag-Pd, Ag-P
Printing is performed in a predetermined shape using a conductive paste containing a metal component such as t or Cu. A plurality of the first and second ceramic green sheets on which the conductor films serving as the respective electrodes are printed are alternately laminated in this manner, and the ceramic green sheet laminate obtained by applying a predetermined pressure is cut into a predetermined shape, An individual ceramic green sheet laminate to be the laminate 91 is formed. Thereafter, the individual ceramic green sheet laminates are subjected to binder removal and sintering treatment in a predetermined atmosphere. Thereafter, a thick base conductor film of the external electrodes 95 and 96 is formed on the end surface of the fired laminated body 91 by a thick film method, and then the surface is plated.
【００１３】[0013]
【発明が解決しようとする課題】しかしながら、上述の
積層セラミックコンデンサ９０では、内部電極９３、９
４、浮き電極９７を形成するためには、誘電体層９２と
なるセラミックグリーンシート上に導電性ペーストで印
刷していた。このとき、印刷精度により若干の印刷位置
ずれが発生してしまう。また、内部電極９３、９４、浮
き電極９７となる導体膜を被着形成したセラミックグリ
ーンシートを積層する際にも、積層位置ずれが発生して
しまう。このように、積層ずれや印刷ずれが発生する
と、浮き電極９７と内部電極９３、９４との位置関係が
変動してしまう。However, in the above-described multilayer ceramic capacitor 90, the internal electrodes 93, 9
4. In order to form the floating electrode 97, printing was performed with a conductive paste on a ceramic green sheet to be the dielectric layer 92. At this time, a slight printing position shift occurs due to the printing accuracy. Also, when the ceramic green sheets on which the conductor films to be the internal electrodes 93 and 94 and the floating electrodes 97 are adhered are laminated, the lamination position shift occurs. As described above, when a stacking shift or a printing shift occurs, the positional relationship between the floating electrode 97 and the internal electrodes 93 and 94 changes.
【００１４】その結果、容量ばらつきが発生してしま
い、このような容量ばらつきが蓄積されて、積層セラミ
ックコンデンサ全体の容量成分を大きく変動させてしま
うという問題があった。即ち、内部電極９３ａと浮き電
極９７ｂとの対向面積が増加（容量成分Ｃ1 が増加）し
て、内部電極９４ａと浮き電極９７ｂとの対向面積が減
少（容量成分Ｃ2 が減少）するような位置ずれが発生し
た時には、両容量成分Ｃ1 とＣ2 がＣ＝Ｃ1 ・Ｃ2 ／
（Ｃ1 ＋Ｃ2 ）で表されるため、合成された容量成分は
ＣはＣ1 ＝Ｃ2 を最大に、変動してしまう。As a result, a variation in capacitance occurs, and such a variation in capacitance is accumulated, which causes a problem that the capacitance component of the entire multilayer ceramic capacitor fluctuates greatly. In other words, as increasing the facing area between the internal electrodes 93a and the floating electrode 97b (capacitance component C 1 is increased) to decrease the facing area between the internal electrodes 94a and the floating electrode 97b (capacitance component C 2 is reduced) to When a displacement occurs, the two capacitance components C 1 and C 2 become C = C 1 · C 2 /
Since the capacitance component is represented by (C 1 + C 2 ), the combined capacitance component fluctuates with the maximum value of C 1 = C 2 .
【００１５】また、図９において積層構造に起因する厚
み部分のバラツキは、誘電体層９２だけの領域Ａ、誘電
体層９２と第１の内部電極９３、第２の内部電極９４ま
たは浮き電極９７のうち１つ導体膜とが存在する領域
Ｂ、誘電体層９２と浮き電極９７と第１の内部電極９３
又は第２の内部電極９４とが存在する領域Ｃの３つに分
類される。In FIG. 9, the variation in the thickness due to the laminated structure is caused by the region A of only the dielectric layer 92, the dielectric layer 92 and the first internal electrode 93, the second internal electrode 94, or the floating electrode 97. Region B where one of the conductive films exists, the dielectric layer 92, the floating electrode 97, and the first internal electrode 93
Alternatively, the region is classified into three regions C in which the second internal electrode 94 exists.
【００１６】特に、誘電体層９２だけの存在する領域Ａ
と最も厚みが厚い領域Ｃとが互いに隣接しており、段差
が発生してしまう。これらの段差は誘電体層の積層数が
大きいほど大きくなる。また、内部電極９３、９４、浮
き電極９７の印刷時に、その周縁部は０．１〜２μｍ程
度盛り上がってしまうことにより、この段差は一層増幅
されることになる。尚、この構造上に起因する段差は、
実際の製造工程では、複数のグリーンシートの積層圧着
時に、所定圧力を与えるため、積層体９１の積層方向の
圧力密度分布として現れる。In particular, a region A where only the dielectric layer 92 exists
And the thickest region C are adjacent to each other, and a step is generated. These steps increase as the number of stacked dielectric layers increases. In addition, when printing the internal electrodes 93 and 94 and the floating electrode 97, the peripheral edge thereof rises by about 0.1 to 2 μm, so that this step is further amplified. Incidentally, the step caused by this structure is:
In an actual manufacturing process, when a plurality of green sheets are stacked and pressed, a predetermined pressure is applied, so that the green sheets appear as a pressure density distribution in the stacking direction of the stacked body 91.
【００１７】そして、この圧力密度分布の極端な不均一
は、圧着不良によるデラミネーション、脱バインダー、
焼結性の不均一となって、実際の積層セラミックコンデ
ンサに致命的な欠陥として発生してしまう。The extreme non-uniformity of the pressure density distribution is caused by delamination, binder removal,
The sinterability becomes non-uniform, resulting in a fatal defect in an actual multilayer ceramic capacitor.
【００１８】本発明は、上記課題に鑑みて達成されたも
のであり、その目的は、内部電極の位置ずれが発生して
も容量ばらつきの発生を有効に抑え、さらに内部電極の
幅方向の周囲における電極の有無による歪みをなくした
積層セラミックコンデンサを提供することにある。SUMMARY OF THE INVENTION The present invention has been achieved in view of the above-mentioned problems, and an object of the present invention is to effectively suppress the occurrence of capacitance variations even if the internal electrodes are displaced, and to further reduce the width of the internal electrodes in the width direction. The object of the present invention is to provide a multilayer ceramic capacitor in which distortion due to the presence or absence of an electrode is eliminated.
【００１９】[0019]
【課題を解決するための手段】本発明は、矩形状誘電体
層の長辺に各々延出する２つの帯状内部電極を形成した
第１の誘電体層と、矩形状誘電体層の中央部に前記２つ
の帯状内部電極と厚み方向に交差する浮き電極を形成し
た第２の誘電体層とを交互に積層した積層体と前記積層
体の長辺側側面に、前記帯状内部電極に接続する第１及
び第２外部電極を形成した積層セラミックコンデンサで
ある。According to the present invention, there is provided a first dielectric layer having two band-shaped internal electrodes extending on the long sides of a rectangular dielectric layer, and a central portion of the rectangular dielectric layer. And a second dielectric layer in which floating electrodes intersecting in the thickness direction are alternately laminated with the two band-shaped internal electrodes, and connected to the band-shaped internal electrodes on the long side surfaces of the laminate. This is a multilayer ceramic capacitor in which first and second external electrodes are formed.
【００２０】[0020]
【作用】本発明では、前記一対の帯状内部電極は、積層
体の長辺側側面に延出して外部電極と接続されている。
また、浮き電極は、２つ帯状内部電極と誘電体層を介し
て共通的に交差しあって配置されている。即ち、浮き電
極の周端辺と２つ帯状内部電極の周端縁は、互いに直交
に交差しても平行に重なり合うことがない。このため、
一対の帯状内部電極と浮き電極の位置関係が、積層体の
長辺方向や短辺方向の何れにも位置ずれが発生しても、
内部電極と浮き電極との重なり面積を一定に保つことが
できる。In the present invention, the pair of band-shaped internal electrodes extend to the long side surface of the laminate and are connected to the external electrodes.
The floating electrodes are arranged so as to intersect the two strip-shaped internal electrodes and the dielectric layer in common. That is, the peripheral edge of the floating electrode and the peripheral edge of the two band-shaped internal electrodes do not overlap in parallel even if they intersect at right angles. For this reason,
Even if the positional relationship between the pair of band-shaped internal electrodes and the floating electrodes is displaced in either the long side direction or the short side direction of the laminate,
The overlapping area between the internal electrode and the floating electrode can be kept constant.
【００２１】従って、直列接続される２つの容量成分は
変動しないため、コンデンサ全体の容量が設計どおりの
容量値が維持できることになる。Therefore, since the two capacitance components connected in series do not change, the capacitance of the entire capacitor can be maintained at the designed value.
【００２２】また、帯状内部電極は、積層体の長辺側側
面の一部に延出している。従って、積層体の短辺側にお
いては、その辺全てが誘電体層と誘電体層との接着が可
能であり、また、積層体の短辺側においては、帯状内部
電極の延出部分以外の比較的広い領域で誘電体層と誘電
体層との接合が可能となるため、誘電体層間の密着性が
向上する。The strip-shaped internal electrode extends to a part of the long side surface of the laminate. Therefore, on the short side of the laminate, all of the sides can be bonded to the dielectric layer and the dielectric layer, and on the short side of the laminate, other than the extension of the strip-shaped internal electrode. Since the bonding between the dielectric layers can be performed in a relatively large area, the adhesion between the dielectric layers is improved.
【００２３】特に、密度分布が疎となる誘電体層のみの
積層領域と密度分布が密となる誘電体層、内部電極、浮
き電極の３者が積層する積層領域とが隣接することがな
いため、積層方向の密度分布の不均一が緩和され、内部
電極周辺部の絶縁破壊による不良率の発生頻度を大幅に
緩和することができる。しかも、内部電極の側辺部分で
発生する内部応力の集中部の位置が、その積層方向にお
いて連続することなくずれるため、焼成時の内部欠陥が
抑制され、耐サーマルショック性が大幅に改善される。In particular, since a laminated region of only a dielectric layer having a sparse density distribution and a laminated region of a dielectric layer, an internal electrode and a floating electrode having a dense density distribution are not adjacent to each other. In addition, the non-uniformity of the density distribution in the stacking direction is reduced, and the frequency of occurrence of a defective rate due to dielectric breakdown around the internal electrode can be significantly reduced. In addition, since the position of the concentrated portion of the internal stress generated in the side portion of the internal electrode is shifted without being continuous in the laminating direction, internal defects during firing are suppressed, and the thermal shock resistance is greatly improved. .
【００２４】[0024]
【発明の実施の形態】以下、本発明の積層セラミックコ
ンデンサを図面に基づいて詳説する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer ceramic capacitor according to the present invention will be described in detail with reference to the drawings.
【００２５】図１は本発明の積層セラミックコンデンサ
の外観斜視図であり、図２は図１中Ｘ−Ｘ線断面図であ
り、図３は、内部電極の形状を説明する概略図である。FIG. 1 is an external perspective view of a multilayer ceramic capacitor according to the present invention, FIG. 2 is a cross-sectional view taken along line XX in FIG. 1, and FIG. 3 is a schematic diagram illustrating the shape of internal electrodes.
【００２６】この積層セラミックコンデンサ１０は、概
略直方体形状の積層体１と該積層体１の長辺側側面に形
成された外部電極５、６とから構成されている。The multilayer ceramic capacitor 10 includes a multilayer body 1 having a substantially rectangular parallelepiped shape and external electrodes 5 and 6 formed on the long side surface of the multilayer body 1.
【００２７】積層体１は、チタン酸バリウム、チタン酸
ストロンチウムなどの誘電体セラミックからなる誘電体
層２ａ、２ｂ、２ｃ・・・（総じて２と付す）と、誘電
体層２ａと２ｂ、２ｃと２ｄとの層間に配置された一対
の帯状内部電極３ａ、３ｃ・・・（総じて３と付す）、
４ａ、４ｃ・・・（総じて３と付す）と、誘電体層２ｂ
と２ｃ、２ｄと２ｅ・・・との積層間に配置された浮き
電極７ｂ、７ｄ・・・（総じて７と付す）が積層されて
構成されている。The laminated body 1 is composed of dielectric layers 2a, 2b, 2c... (Collectively denoted by 2) made of dielectric ceramics such as barium titanate and strontium titanate, and dielectric layers 2a, 2b and 2c. A pair of band-like internal electrodes 3a, 3c,...
4a, 4c (collectively denoted by 3) and the dielectric layer 2b
, 2c, 2d, 2e,..., And floating electrodes 7b, 7d,.
【００２８】内部電極３、４、浮き電極７は、Ｐｔ、Ｐ
ｄ、Ａｇなどの貴金属材料からなり、一方端部寄りの内
部電極３は、積層体１の一方の長辺側側面の一方端部寄
りに延出し、他方端部寄りの内部電極４は、積層体１の
他方の長辺側側面の他方端部寄りに延出している。例え
ば、図３に示すように、誘電体層２ａと２ｂとの層間、
即ち、誘電体層２ｂ上において、帯状内部電極３ａは、
誘電体層２ｂの左側端部寄りに形成され、下側長辺に延
出するとともに、上側長辺に向けて配置されている。ま
た、帯状内部電極４ａは、誘電体層２ｂの右側端部寄り
に形成され、上側長辺に延出するとともに、下側長辺に
向けて配置されている。さらに、図中点線でしめす誘電
体層２ｂと２ｃ間、即ち、誘電体層２ｃ上に形成される
浮き電極７ｂは、積層体１の長辺方向（左右方向）に延
びるように島状に形成され、誘電体層２ｂを介して、内
部電極３、４と交差して厚み方向で対向するように形成
されている。即ち、内部電極３、４との間には、誘電体
層２の中央部で帯状の分離部８ａ、８ｃ・・・（総じて
８と付す）が形成されている。The internal electrodes 3 and 4 and the floating electrode 7 are composed of Pt, P
The internal electrode 3 near one end extends toward one end of one long side surface of the laminate 1 and the internal electrode 4 near the other end is formed of a noble metal material such as d or Ag. It extends toward the other end of the other long side surface of the body 1. For example, as shown in FIG. 3, between the dielectric layers 2a and 2b,
That is, on the dielectric layer 2b, the band-shaped internal electrode 3a
It is formed near the left end of the dielectric layer 2b, extends to the lower long side, and is arranged toward the upper long side. The band-shaped internal electrode 4a is formed near the right end of the dielectric layer 2b, extends to the upper long side, and is arranged toward the lower long side. Further, the floating electrodes 7b formed between the dielectric layers 2b and 2c indicated by dotted lines in the drawing, that is, on the dielectric layer 2c are formed in an island shape so as to extend in the long side direction (left-right direction) of the multilayer body 1. It is formed so as to intersect with the internal electrodes 3 and 4 with the dielectric layer 2b interposed therebetween and to face in the thickness direction. That is, between the internal electrodes 3 and 4, band-shaped separation parts 8 a, 8 c,... (Collectively referred to as 8) are formed at the center of the dielectric layer 2.
【００２９】ここで、交差とは、内部電極３の延出方向
の図中上側端辺が、浮き電極７の図中上側長辺を越えて
形成され、内部電極４の延出方向の図中下側端辺が、浮
き電極７の図中下側長辺を越えて形成され、また、浮き
電極７の図中左側端辺が内部電極３の図中左側端辺を越
えて形成され、浮き電極７の図中右側端辺が内部電極４
の図中右側端辺を越えて形成されて、内部電極３、４と
浮き電極７とが十字状に交差している状態をいう。Here, the crossing means that the upper end side in the drawing of the internal electrode 3 in the extending direction extends beyond the upper long side of the floating electrode 7 in the drawing, and the crossing in the drawing of the internal electrode 4 in the extending direction. The lower end is formed beyond the lower long side of the floating electrode 7 in the drawing, and the left end of the floating electrode 7 is formed beyond the left end of the internal electrode 3 in the drawing. The right side of the electrode 7 in the drawing is the internal electrode 4
5 shows a state where the internal electrodes 3 and 4 and the floating electrode 7 cross each other in a cross shape.
【００３０】尚、図３では、誘電体層２ｂ、２ｃとの位
置関係を示したが、他の誘電体層２ｃと２ｄ、２ｄと２
ｅ、２ｅと２ｆとの関係も同様である。Although FIG. 3 shows the positional relationship between the dielectric layers 2b and 2c, the other dielectric layers 2c and 2d, 2d and 2
The same applies to the relationship between e, 2e and 2f.
【００３１】外部電極５は、積層体１の一方の側面に露
出する内部電極３の端部を被覆するように積層体１の一
方の側面に被着形成されている。また、外部電極６は、
積層体１の他方の側面に露出する内部電極４の端部を被
覆するように積層体１の他方の側面に被着形成されてい
る。The external electrode 5 is formed on one side of the laminate 1 so as to cover the end of the internal electrode 3 exposed on one side of the laminate 1. In addition, the external electrode 6
It is formed on the other side of the laminate 1 so as to cover the end of the internal electrode 4 exposed on the other side of the laminate 1.
【００３２】この外部電極５、６はＡｇ系導電性ペース
トの塗布・焼き付けにより形成した厚膜下地導体膜と、
該厚膜下地導体膜の表面に半田塗れ性を向上させるため
に被着されたＮｉメッキ層、半田メッキ層とから構成さ
れている。The external electrodes 5 and 6 are composed of a thick underlying conductor film formed by applying and baking an Ag-based conductive paste.
It is composed of a Ni plating layer and a solder plating layer applied on the surface of the thick underlying conductor film in order to improve solder wettability.
【００３３】このような構成の積層セラミックコンデン
サでは、誘電体層２を介して内部電極３と浮き電極７の
一部が互いに対向し、この対向部分で所定容量成分が発
生する。同様に、誘電体層２を介して内部電極４と浮き
電極７の一部が互いに対向し、この対向部分で所定容量
成分が発生する。この２つの容量成分が浮き電極７を介
して直列的に接続される。そして、この直列合成容量成
分は、内部電極３に接続する外部電極５と内部電極４に
接続する外部電極６との間から導出されることになる。In the multilayer ceramic capacitor having such a configuration, a part of the internal electrode 3 and a part of the floating electrode 7 are opposed to each other via the dielectric layer 2, and a predetermined capacitance component is generated at the opposed part. Similarly, the internal electrode 4 and a part of the floating electrode 7 face each other via the dielectric layer 2, and a predetermined capacitance component is generated at the facing portion. These two capacitance components are connected in series via the floating electrode 7. Then, this series combined capacitance component is derived from between the external electrode 5 connected to the internal electrode 3 and the external electrode 6 connected to the internal electrode 4.
【００３４】上記構成の積層セラミックコンデンサ１０
は次のように製造される。The multilayer ceramic capacitor 10 having the above configuration
Is manufactured as follows.
【００３５】まず、誘電体層２となる所定誘電体材料を
含むセラミックグリーンシートを用意する。尚、セラミ
ックグリーンシートは多数の素子を同時に抽出できるも
のである。First, a ceramic green sheet containing a predetermined dielectric material to be the dielectric layer 2 is prepared. Note that the ceramic green sheet is capable of simultaneously extracting a large number of elements.
【００３６】次に、誘電体層２ｂ、２ｄ・・・となる第
１のグリーンシートの各素子領域上に１対の帯状内部電
極３、４となる導電膜を上述の金属を含有する導電性ペ
ーストで所定形状に印刷により形成する。Next, a conductive film to be a pair of band-shaped internal electrodes 3 and 4 is formed on each element region of the first green sheet to be the dielectric layers 2b, 2d. It is formed by printing in a predetermined shape with paste.
【００３７】次に、誘電体層２ｃ、２ｅ・・・となる第
２のグリーンシートの各素子領域上に浮き電極７となる
導電膜を上述の金属を含有する導電性ペーストで所定形
状に印刷によって形成する。Next, a conductive film serving as the floating electrode 7 is printed on each element region of the second green sheet serving as the dielectric layers 2c, 2e. Formed by
【００３８】次に、この内部電極３、４となる導体膜を
被着した第１のグリーンシートと浮き電極７となる導体
膜を被着した第２のグリーンシートと交互に積層配置
し、さらに、誘電体層２ａとなるグリーンシートを配置
して、所定圧力を与えて枚数積層一体化する。Next, the first green sheet on which the conductor films serving as the internal electrodes 3 and 4 are applied and the second green sheet on which the conductor film serving as the floating electrode 7 is applied are alternately stacked and arranged. Then, a green sheet to be the dielectric layer 2a is arranged, and a predetermined pressure is applied to stack and integrate the green sheets.
【００３９】このようにして積層されたグリーンシート
の積層体を素子の寸法に応じて切断して、チップ材を形
成する。The laminate of green sheets thus laminated is cut in accordance with the dimensions of the element to form a chip material.
【００４０】次いで、このチップ材を所定の雰囲気、温
度で焼成し、誘電体層２となるセラミックグリーンシー
ト、内部電極３、４となる導体膜、浮き電極７となる導
体膜に含まれている有機成分を除去（脱バインダー）す
るとともに、一体焼結する。Next, this chip material is fired in a predetermined atmosphere and at a predetermined temperature, and is contained in a ceramic green sheet serving as the dielectric layer 2, a conductor film serving as the internal electrodes 3 and 4, and a conductor film serving as the floating electrode 7. Organic components are removed (debindered) and sintered together.
【００４１】これにより、積層体１が完成する。Thus, the laminate 1 is completed.
【００４２】次に、上記積層体１の短辺側の端面を含む
端部に、外部電極５、６を形成する。具体的には、積層
体１の両端部にＡｇまたはＡｇ−Ｐｄ合金からなる導電
ペーストを浸漬などの厚膜手法で導体膜を塗布し、所定
の雰囲気、温度で焼き付け、厚膜下地導体膜を形成す
る。そして、この厚膜下地導体膜の表面に、半田食われ
が生じ難い材料のＮｉのメッキ層を形成し、さらにこの
メッキ層の上にＳｎまたはＳｎ−Ｐｂ合金などの材料か
らなるメッキを施す。Next, external electrodes 5 and 6 are formed on the end including the short side end surface of the laminate 1. Specifically, a conductive film made of a conductive paste made of Ag or an Ag-Pd alloy is applied to both ends of the laminate 1 by a thick film technique such as immersion, and baked at a predetermined atmosphere and temperature to form a thick underlying conductive film. Form. Then, on the surface of this thick underlying conductor film, a Ni plating layer made of a material that is unlikely to cause solder erosion is formed, and plating of a material such as Sn or Sn—Pb alloy is performed on this plating layer.
【００４３】かくして本発明の積層セラミックコンデン
サ１によれば、一対の内部電極３、４は、積層体１側面
において外部電極５、６と接続されている。そして、内
部電極３は積層体１の一方の長辺側側面に延出されてお
り、また、内部電極４は積層体１の他方の長辺側側面に
延出されており、従来のように積層体１の短辺側側面か
ら延出されていない。Thus, according to the multilayer ceramic capacitor 1 of the present invention, the pair of internal electrodes 3 and 4 are connected to the external electrodes 5 and 6 on the side of the multilayer body 1. The internal electrode 3 extends to one long side surface of the multilayer body 1, and the internal electrode 4 extends to the other long side surface of the multilayer body 1, as in the related art. It does not extend from the short side surface of the laminate 1.
【００４４】また、浮き電極７は、この内部電極３、４
と誘電体層２を介して厚み方向に交差しあっている。即
ち、前記内部電極３、４と浮き電極７とのそれぞれの外
周縁が直交的交差することがあっても、互いに重なり合
うことが一切ない。The floating electrode 7 is connected to the internal electrodes 3, 4
And intersect in the thickness direction via the dielectric layer 2. That is, even if the outer peripheral edges of the internal electrodes 3 and 4 and the floating electrode 7 intersect at right angles, they do not overlap at all.
【００４５】また、浮き電極７の周端辺と２つ帯状内部
電極３、４の周端縁は、互いに直交に交差しても平行に
重なり合うことがない。このため一対の帯状内部電極
３、４と浮き電極７の位置関係が、積層体１の長辺方向
や短辺方向の何れにも位置ずれが発生しても、内部電極
３と浮き電極４との重なり面積を一定に保つことができ
る。直列接続される２つの容量成分は変動しないため、
コンデンサ全体の容量が設計どおりの容量値が維持でき
ることになる。例えば、内部電極３、４が浮き電極７を
越えて形成される延出量、浮き電極７が内部電極３、４
を越えて形成される延出量は、管理ができない積層ずれ
量である１００μｍ程度以上である。The peripheral edges of the floating electrode 7 and the peripheral edges of the two band-shaped internal electrodes 3 and 4 do not overlap in parallel even if they intersect at right angles. For this reason, even if the positional relationship between the pair of band-shaped internal electrodes 3 and 4 and the floating electrode 7 is displaced in either the long side direction or the short side direction of the multilayer body 1, the internal electrode 3 and the floating electrode 4 are displaced. Can be kept constant. Since the two capacitance components connected in series do not change,
As a result, the capacitance of the entire capacitor can be maintained as designed. For example, the internal electrodes 3 and 4 extend beyond the floating electrode 7, and the floating electrode 7 is
Is greater than or equal to about 100 μm, which is an unmanageable stacking deviation amount.
【００４６】また、帯状内部電極３、４は、積層体１の
長辺側側面の一部に延出している。The strip-shaped internal electrodes 3 and 4 extend to a part of the long side surface of the laminate 1.
【００４７】従って、積層体１の内部電極３、４及び浮
き電極７の短辺側のマージン部では誘電体層どうしが安
定的に接着し、また、積層体１の長辺側においては、帯
状内部電極３、４の露出部分以外の比較的広い領域で誘
電体層どうしが安定的接合することができ、誘電体層２
間の密着性が向上する。Therefore, the dielectric layers are stably adhered to each other at the margins on the short sides of the internal electrodes 3 and 4 and the floating electrodes 7 of the laminate 1, and are strip-shaped at the long sides of the laminate 1. The dielectric layers can be stably joined to each other in a relatively wide area other than the exposed portions of the internal electrodes 3 and 4, and the dielectric layers 2
The adhesion between them is improved.
【００４８】また、製造工程中の圧着工程による積層体
の密度分布を考慮すると、密度が疎となる誘電体層のみ
の積層領域（図３ではＡと付す）と、密度分布が密とな
る誘電体層２、内部電極３又は４、浮き電極７の３者が
積層する積層領域（図３でＣと付す）とが互いに隣接す
ることがない。即ち、領域Ａや領域Ｃは、誘電体層２と
内部電極３、４又は浮き電極７の２者が積層する積層領
域（図３でＢと付す）と隣接することになり、積層方向
の密度分布の不均一が緩和され、内部電極３、４周辺部
の絶縁破壊による不良率の発生頻度を大幅に緩和するこ
とができる。しかも、内部電極３、４の側辺部分で発生
する内部応力の集中部の位置が、その積層方向において
連続することなくずれるため、焼成時の内部欠陥が抑制
され、耐サーマルショック性が大幅に改善される。In consideration of the density distribution of the laminated body due to the compression bonding step in the manufacturing process, a laminated region of only a dielectric layer having a low density (denoted by A in FIG. 3) and a dielectric region having a dense density distribution The stacked region where the body layer 2, the internal electrode 3 or 4, and the floating electrode 7 are stacked (referred to as C in FIG. 3) is not adjacent to each other. That is, the region A and the region C are adjacent to the laminated region (denoted by B in FIG. 3) in which the dielectric layer 2 and the internal electrodes 3 and 4 or the floating electrode 7 are laminated. The distribution unevenness is reduced, and the frequency of occurrence of a defective rate due to dielectric breakdown around the internal electrodes 3 and 4 can be significantly reduced. In addition, since the positions of the concentrated portions of the internal stress generated in the side portions of the internal electrodes 3 and 4 are shifted without being continuous in the laminating direction, internal defects during firing are suppressed, and the thermal shock resistance is greatly reduced. Be improved.
【００４９】図４は、本発明の他の実施例を示す外観斜
視図である。図５は図４の積層セラミックコンデンサ４
０の内部電極４３、４４、４７の位置関係を示す平面図
である。本実施例では、一対の外部電極４５、４６が積
層体４１の同一長辺側側面、即ち、図４では手前側の長
辺側側面に設けられている。このため、積層体４１のこ
の手前側の長辺側側面を、積層セラミックコンデンサ４
０の実装底面として、プリント配線基板上に実装すれ
ば、半田付けに必要なスペースが小さくなり、これによ
って実装密度が向上し、さらにマンハッタン現象を防ぐ
ことができる。FIG. 4 is an external perspective view showing another embodiment of the present invention. FIG. 5 shows the multilayer ceramic capacitor 4 of FIG.
FIG. 4 is a plan view showing a positional relationship between internal electrodes 43, 44, and 47 of No. 0; In the present embodiment, a pair of external electrodes 45 and 46 are provided on the same long side surface of the multilayer body 41, that is, on the long side surface on the near side in FIG. Therefore, the long side surface of the near side of the multilayer body 41 is connected to the multilayer ceramic capacitor 4.
If the package is mounted on a printed wiring board as the 0 mounting bottom surface, the space required for soldering is reduced, whereby the mounting density is improved and the Manhattan phenomenon can be prevented.
【００５０】また、半田を介して積層セラミックコンデ
ンサの外部電極に加わる機械的応力を緩衝し、たわみ強
度を向上させ、クラックの発生を防止することができ
る。Also, the mechanical stress applied to the external electrodes of the multilayer ceramic capacitor via the solder can be buffered, the bending strength can be improved, and the occurrence of cracks can be prevented.
【００５１】図６は、本発明のさらに他の実施例を示す
外観斜視図である。本実施例では、本実施例では、積層
体６１に形成する外部端子電極６５、６６の構造に関す
るものである。FIG. 6 is an external perspective view showing still another embodiment of the present invention. In this embodiment, the present embodiment relates to the structure of the external terminal electrodes 65 and 66 formed on the laminate 61.
【００５２】外部端子電極６５、６６は、図３、５で示
すように内部電極３、４、４３、４４が延出する側面を
含むように、積層体６１の一対の端部に形成されいる。The external terminal electrodes 65 and 66 are formed at a pair of ends of the laminated body 61 so as to include side surfaces from which the internal electrodes 3, 4, 43 and 44 extend as shown in FIGS. .
【００５３】この実施例では、積層体６１では、積層体
６１の一対の端部側からの導電ペーストの浸漬及び焼き
付けにより、外部電極６５、６６の厚膜下地導体膜を形
成することができるため、製造工程が簡略し、低コスト
の積層セラミックコンデンサとなる。In this embodiment, in the laminate 61, the thick underlying conductor film of the external electrodes 65 and 66 can be formed by dipping and baking the conductive paste from the pair of end portions of the laminate 61. This simplifies the manufacturing process and results in a low-cost multilayer ceramic capacitor.
【００５４】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。The present invention is not limited to the above embodiment, and various changes and improvements may be made without departing from the scope of the present invention.
【００５５】[0055]
【発明の効果】以上の本発明によれば、一対の内部電極
と浮き電極とが互いに交差しあって対向している。この
ため、電極の印刷位置ずれ、積層位置ずれが、積層体の
幅・長手方向に発生しても容量成分の変動の少ない積層
セラミックコンデンサとなる。According to the present invention described above, the pair of internal electrodes and the floating electrodes cross each other and face each other. For this reason, even if the printing position shift and the stacking position shift of the electrodes occur in the width and longitudinal directions of the stacked body, the multilayer ceramic capacitor has a small variation in the capacitance component.
【００５６】また、内部電極と浮き電極との電極端縁が
互いに直交するものの、重なり合うことがないため、積
層方向の密度分布の不均一が緩和され、内部電極周辺部
の絶縁破壊による不良率の発生頻度を大幅に緩和するこ
とができる。Although the electrode edges of the internal electrode and the floating electrode are perpendicular to each other, but do not overlap, unevenness of the density distribution in the laminating direction is alleviated. The frequency of occurrence can be greatly reduced.
【００５７】また、隣接する内部電極の側辺部分で発生
する内部応力の集中部の位置が、その積層方向において
連続することなくずれるため、焼成時の内部欠陥が抑制
され、耐サーマルショック性が大幅に改善される。Further, since the position of the concentrated portion of the internal stress generated in the side portion of the adjacent internal electrode is shifted without being continuous in the laminating direction, the internal defect at the time of firing is suppressed, and the thermal shock resistance is reduced. It is greatly improved.
【図１】本発明の積層セラミックコンデンサの外観斜視
図である。FIG. 1 is an external perspective view of a multilayer ceramic capacitor according to the present invention.
【図２】図１のＸ−Ｘ線の断面図である。FIG. 2 is a sectional view taken along line XX of FIG.
【図３】内部電極、浮き電極との関係を示す平面図であ
る。FIG. 3 is a plan view showing a relationship between an internal electrode and a floating electrode.
【図４】本発明の積層セラミックコンデンサの他の実施
例を示す外観斜視図である。FIG. 4 is an external perspective view showing another embodiment of the multilayer ceramic capacitor of the present invention.
【図５】図４の積層セラミックコンデンサの内部電極、
浮き電極との関係を示す平面図である。5 is an internal electrode of the multilayer ceramic capacitor of FIG. 4,
FIG. 3 is a plan view showing a relationship with a floating electrode.
【図６】本発明の積層セラミックコンデンサの他の実施
例を示す外観斜視図である。FIG. 6 is an external perspective view showing another embodiment of the multilayer ceramic capacitor of the present invention.
【図７】従来の積層セラミックコンデンサの外観斜視図
である。FIG. 7 is an external perspective view of a conventional multilayer ceramic capacitor.
【図８】従来の積層セラミックコンデンサの断面図であ
る。FIG. 8 is a sectional view of a conventional multilayer ceramic capacitor.
【図９】従来の積層セラミックコンデンサの内部電極、
浮き電極との関係を示す平面図である。FIG. 9 shows internal electrodes of a conventional multilayer ceramic capacitor,
FIG. 3 is a plan view showing a relationship with a floating electrode.
１０、４０、６０・・・・積層セラミックコンデンサ １、４１、６１・・・積層体 ２、４２・・・誘電体層 ３、４、４３、４４・・・・内部電極 ７、４７・・・・浮き電極 ·············· Multilayer ceramic capacitor 1, 41, 61 ···· Laminated body 2, 42 ··· Dielectric layer 3, 4, 43, 44 ····· Internal electrode 7, 47 ···・ Floating electrode
Claims (1)
つの帯状内部電極を形成した第１の誘電体層と、矩形状
誘電体層の中央部に前記２つの帯状内部電極と厚み方向
に交差する浮き電極を形成した第２の誘電体層とを交互
に積層した積層体と前記積層体の長辺側側面に、前記帯
状内部電極に接続する第１及び第２外部電極を形成した
積層セラミックコンデンサ。1. Each of the rectangular dielectric layers extends to a long side thereof.
A first dielectric layer having two strip-shaped internal electrodes formed thereon, and a second dielectric layer having a floating electrode intersecting the two strip-shaped internal electrodes in the thickness direction at the center of the rectangular dielectric layer. And a first and second external electrodes connected to the band-shaped internal electrodes are formed on the long side surface of the multilayer body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10274794A JP2000106322A (en) | 1998-09-29 | 1998-09-29 | Laminated ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10274794A JP2000106322A (en) | 1998-09-29 | 1998-09-29 | Laminated ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000106322A true JP2000106322A (en) | 2000-04-11 |
Family
ID=17546665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10274794A Pending JP2000106322A (en) | 1998-09-29 | 1998-09-29 | Laminated ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000106322A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843434B1 (en) | 2006-09-22 | 2008-07-03 | 삼성전기주식회사 | Multilayer Chip Capacitor |
| EP1987524A1 (en) * | 2006-02-22 | 2008-11-05 | Vishay Sprague, Inc. | Improved high voltage capacitors |
| JP2010154437A (en) * | 2008-12-26 | 2010-07-08 | Fujitsu Ltd | Branching filter, branching filter substrate, and electronic equipment |
| JP2010258402A (en) * | 2008-09-26 | 2010-11-11 | Sony Corp | Capacitance element and resonance circuit |
| US7843679B2 (en) | 2007-07-09 | 2010-11-30 | Tdk Corporation | Multilayer capacitor having low impedance over a wide frequency band |
| JP2012156472A (en) * | 2011-01-28 | 2012-08-16 | Murata Mfg Co Ltd | Electronic component and substrate module |
| CN103578763A (en) * | 2012-08-10 | 2014-02-12 | 株式会社村田制作所 | Laminated capacitor mounting structure and laminated capacitor |
| JP2015207770A (en) * | 2008-09-26 | 2015-11-19 | デクセリアルズ株式会社 | Capacitance element and resonance circuit |
-
1998
- 1998-09-29 JP JP10274794A patent/JP2000106322A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1987524A1 (en) * | 2006-02-22 | 2008-11-05 | Vishay Sprague, Inc. | Improved high voltage capacitors |
| EP1987524A4 (en) * | 2006-02-22 | 2013-10-30 | Vishay Sprague Inc | Improved high voltage capacitors |
| KR100843434B1 (en) | 2006-09-22 | 2008-07-03 | 삼성전기주식회사 | Multilayer Chip Capacitor |
| US7843679B2 (en) | 2007-07-09 | 2010-11-30 | Tdk Corporation | Multilayer capacitor having low impedance over a wide frequency band |
| JP2010258402A (en) * | 2008-09-26 | 2010-11-11 | Sony Corp | Capacitance element and resonance circuit |
| JP2015207770A (en) * | 2008-09-26 | 2015-11-19 | デクセリアルズ株式会社 | Capacitance element and resonance circuit |
| JP2010154437A (en) * | 2008-12-26 | 2010-07-08 | Fujitsu Ltd | Branching filter, branching filter substrate, and electronic equipment |
| JP2012156472A (en) * | 2011-01-28 | 2012-08-16 | Murata Mfg Co Ltd | Electronic component and substrate module |
| CN103578763A (en) * | 2012-08-10 | 2014-02-12 | 株式会社村田制作所 | Laminated capacitor mounting structure and laminated capacitor |
| KR101491758B1 (en) | 2012-08-10 | 2015-02-11 | 가부시키가이샤 무라타 세이사쿠쇼 | Monolithic capacitor mounting structure and monolithic capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5332475B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| KR101823246B1 (en) | Multi-layered ceramic electronic part and board for mounting the same | |
| JP5206440B2 (en) | Ceramic electronic components | |
| KR101823174B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| US10141116B2 (en) | Composite electronic component and resistor device | |
| JP2004259991A (en) | Laminated ceramic component | |
| KR20200042860A (en) | Multilayer ceramic electronic component | |
| KR20210130648A (en) | Multilayer ceramic capacitor | |
| KR20210131240A (en) | Multilayer ceramic capacitor | |
| CN115512965A (en) | Multilayer ceramic capacitor and fabrication method for manufacturing multilayer ceramic capacitor | |
| JP2000106322A (en) | Laminated ceramic capacitor | |
| JP2000340448A (en) | Laminated ceramic capacitor | |
| JP2001155962A (en) | Feed-through capacitor | |
| JP2013165181A (en) | Multi-layered electronic member | |
| JP2000106320A (en) | Laminated ceramic capacitor | |
| JP2000277382A (en) | Multi-laminated ceramic capacitor and manufacturing method of the same | |
| JPH1140460A (en) | Laminate ceramic electronic component | |
| JP2000164451A (en) | Laminated ceramic capacitor | |
| JP2000049037A (en) | Laminated ceramic capacitor | |
| JP2000049035A (en) | Laminated ceramic capacitor | |
| JP2001126956A (en) | Feed through capacitor | |
| KR20180008821A (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| JP4623987B2 (en) | Capacitor and its mounting structure | |
| JP2001044059A (en) | Multilayer ceramic capacitor | |
| JP2000021677A (en) | Multilayer ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050706 |