JP2000105549A - Flat display device - Google Patents
Flat display deviceInfo
- Publication number
- JP2000105549A JP2000105549A JP11213658A JP21365899A JP2000105549A JP 2000105549 A JP2000105549 A JP 2000105549A JP 11213658 A JP11213658 A JP 11213658A JP 21365899 A JP21365899 A JP 21365899A JP 2000105549 A JP2000105549 A JP 2000105549A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- end surface
- guide plate
- circuit board
- light guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、平面表示装置に
関し、特に薄型化が達成される平面表示装置の構造に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat display device, and more particularly to a structure of a flat display device which can be made thin.
【０００２】[0002]
【従来の技術】液晶表示装置に代表される平面表示装置
は、軽量、薄型、低消費電力の特徴を生かして各種分野
で利用されている。中でも液晶表示装置は、パーソナル
・コンピュータに代表される携帯情報機器に多用されて
いる。2. Description of the Related Art A flat display device represented by a liquid crystal display device has been used in various fields by utilizing its features of light weight, thinness, and low power consumption. Among them, liquid crystal display devices are frequently used in portable information devices represented by personal computers.
【０００３】近年、このような液晶表示装置には、より
一層の薄型化が要求されている。In recent years, such liquid crystal display devices have been required to be further reduced in thickness.
【０００４】[0004]
【発明が解決しようとする課題】このような要求を満足
させるべく、液晶表示装置を構成する一方の基板に駆動
回路を一体的に形成することで、外部回路を削減し、こ
れにより一層の薄型化を達成しようとする試みが成され
ている。In order to satisfy such a demand, an external circuit is reduced by integrally forming a drive circuit on one of the substrates constituting the liquid crystal display device, thereby reducing the thickness of the liquid crystal display device. Attempts have been made to achieve this.
【０００５】しかしながら、このような構成にあって
も、外部回路を完全に一体化して構成するには至ってお
らず、若干の外部回路を設けざるを得ないのが現状であ
る。[0005] However, even in such a configuration, the external circuit has not been completely integrated, and some external circuits have to be provided at present.
【０００６】この発明は、上記問題点を解決するために
なされたものであり、その目的は、一層の薄型化が達成
される平面表示装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a flat display device which can achieve a further reduction in thickness.
【０００７】[0007]
【課題を解決するための手段】上記課題を解決し目的を
達成するために、請求項１に記載の平面表示装置は、複
数の表示画素が配列された水平画素ラインを複数本含む
電極基板を備えた表示パネルと、前記表示パネルの前記
電極基板に駆動信号を供給する駆動回路基板と、前記電
極基板と前記駆動回路基板とを電気的に接続する接続部
と、前記表示パネルの裏面側に配置された導光板及びこ
の導光板の一端面を入射端面とするように配置される管
状光源を含む面光源部と、を備えた平面表示装置におい
て、前記表示パネルの前記電極基板は、各前記表示画素
毎に設けられた画素電極を駆動する駆動回路部を含み、
前記導光板の前記一端面に対向する他の端面は、前記一
端面よりも肉薄であり、前記駆動回路基板は、前記導光
板の前記一端面に直交する端面に沿って配置されること
を特徴とするものである。According to a first aspect of the present invention, there is provided a flat display device comprising: an electrode substrate including a plurality of horizontal pixel lines on which a plurality of display pixels are arranged; A display panel, a drive circuit board that supplies a drive signal to the electrode substrate of the display panel, a connection portion that electrically connects the electrode substrate and the drive circuit board, and a back side of the display panel. In a flat display device including a light guide plate disposed and a surface light source unit including a tubular light source disposed such that one end surface of the light guide plate is an incident end surface, the electrode substrate of the display panel includes: Including a driving circuit unit for driving a pixel electrode provided for each display pixel,
The other end surface of the light guide plate facing the one end surface is thinner than the one end surface, and the drive circuit board is disposed along an end surface of the light guide plate orthogonal to the one end surface. It is assumed that.
【０００８】請求項８に記載の平面表示装置は、複数の
表示画素が配列された水平画素ラインを複数本含む電極
基板を備えた表示パネルと、前記表示パネルの裏面側に
配置され一端面を光の入射端面とした略矩形の導光板及
びこの導光板の入射端面に対向して配置される管状光源
を含む面光源部と、前記導光板の前記入射端面に隣接す
る一方の側端面側に配置され前記表示パネルの前記電極
基板に駆動信号を供給する駆動回路基板と、前記電極基
板と前記駆動回路基板とを電気的に接続する接続部と、
を備え、前記接続部は、前記導光板の前記一方の側端面
に対応する前記電極基板の端辺側で前記電極基板と電気
的に接続されていることを特徴とするものである。According to another aspect of the present invention, there is provided a flat panel display device comprising: a display panel provided with an electrode substrate including a plurality of horizontal pixel lines in which a plurality of display pixels are arranged; A surface light source section including a substantially rectangular light guide plate and a tubular light source disposed opposite to the light incident end surface of the light guide plate, and one side end surface side of the light guide plate adjacent to the light incident end surface. A drive circuit board arranged to supply a drive signal to the electrode board of the display panel, and a connection portion for electrically connecting the electrode board and the drive circuit board;
Wherein the connection portion is electrically connected to the electrode substrate on an edge side of the electrode substrate corresponding to the one side end surface of the light guide plate.
【０００９】この発明の平面表示装置によれば、駆動回
路基板を楔型の導光板の端面に沿って配置することによ
り、装置の薄型化を妨げることがない。また、駆動回路
の一部は、表示パネルの電極基板上に一体的に形成され
るため、回路基板面積も小さく構成することができるの
で、額縁サイズが大幅に損なわれることもない。According to the flat display device of the present invention, the drive circuit board is arranged along the end face of the wedge-shaped light guide plate, so that the thinning of the device is not hindered. Further, since a part of the drive circuit is formed integrally on the electrode substrate of the display panel, the circuit substrate area can be reduced, so that the frame size is not significantly reduced.
【００１０】[0010]
【発明の実施の形態】以下、この発明の平面表示装置の
一実施の形態について図面を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of the flat panel display according to the present invention will be described with reference to the drawings.
【００１１】以下、この発明の平面表示装置の実施の形
態について図面を参照して説明する。An embodiment of a flat panel display according to the present invention will be described below with reference to the drawings.
【００１２】この液晶表示装置１は、図１及び図２に示
すように、液晶パネル１００と、この液晶パネル１００
に駆動信号を供給する駆動回路基板５００と、液晶パネ
ル１００の裏面側に配置される面光源部８００と、面光
源部８００との間で液晶パネル１００を保持するベゼル
９００とを備える。そして、液晶パネル１００と駆動回
路基板５００とは、フレキシブル配線基板９５０を介し
て電気的に接続される。As shown in FIGS. 1 and 2, the liquid crystal display device 1 includes a liquid crystal panel 100 and the liquid crystal panel 100.
And a bezel 900 for holding the liquid crystal panel 100 between the surface light source unit 800 and a driving circuit board 500 that supplies a driving signal to the liquid crystal panel 100. Then, the liquid crystal panel 100 and the drive circuit board 500 are electrically connected via the flexible wiring board 950.
【００１３】詳しくは、この液晶パネル１００は、図３
及び図４に示すように、対角１２．１インチサイズで
（１０２４×３）×８００の表示画素を備えたＸＧＡ仕
様の有効表示領域１０２を含む。液晶パネル１００は、
アレイ基板２００と、対向基板４００と、アレイ基板２
００と対向基板４００との間にそれぞれ配向膜を介して
保持されるＴＮ（ツイステッド・ネマチック）液晶層４
１０とを含む。More specifically, this liquid crystal panel 100
As shown in FIG. 4, an effective display area 102 conforming to the XGA specification and having a display pixel of (1024 × 3) × 800 with a diagonal size of 12.1 inches is included. The liquid crystal panel 100
Array substrate 200, counter substrate 400, array substrate 2
TN (twisted nematic) liquid crystal layer 4 held between alignment layer 00 and counter substrate 400 via an alignment film, respectively.
10 is included.
【００１４】アレイ基板２００は、より薄型化を達成す
るために、ガラスからなる０．５ｍｍ厚の透明絶縁基板
２０１上に、マトリクス状に配置される１０２４×３本
の信号線Ｘｉ（ｉ＝１，２，…，１０２４×３）及び８
００本の走査線Ｙｊ（ｊ＝１，２，…，８００）と、信
号線Ｘｉと走査線Ｙｊとの交点近傍に配置される薄膜ト
ランジスタすなわちＴＦＴから構成されるスイッチ素子
２１１と、スイッチ素子２１１に接続される画素電極２
１３とを備えている。The array substrate 200 has 1024 × 3 signal lines Xi (i = 1) arranged in a matrix on a transparent insulating substrate 201 made of glass and having a thickness of 0.5 mm in order to achieve further reduction in thickness. , 2, ..., 1024 x 3) and 8
A switching element 211 composed of 00 scanning lines Yj (j = 1, 2,..., 800), a thin film transistor or a TFT disposed near the intersection of the signal line Xi and the scanning line Yj, and Pixel electrode 2 to be connected
13 is provided.
【００１５】このスイッチ素子２１１は、チャネル領域
２１２ｃ、及びこのチャネル領域２１２ｃを挟んで配置
されるソース領域２１２ｓ及びドレイン領域２１２ｄを
備えた多結晶シリコン膜すなわちｐ−Ｓｉ膜と、このｐ
−Ｓｉ膜のチャネル領域２１２ｃ上にゲート絶縁膜２１
４を介して配置されるとともに走査線に電気的に接続さ
れるゲート電極２１５と、ソース領域２１２ｓ及びドレ
イン領域２１２ｄにそれぞれ接続されたソース電極２１
６ｓ及びドレイン電極２１６ｄを含む。The switch element 211 includes a polycrystalline silicon film, that is, a p-Si film having a channel region 212c and a source region 212s and a drain region 212d disposed with the channel region 212c interposed therebetween.
A gate insulating film 21 on the channel region 212c of the Si film;
4 and a gate electrode 215 electrically connected to the scanning line, and a source electrode 21 connected to the source region 212s and the drain region 212d, respectively.
6s and the drain electrode 216d.
【００１６】このゲート電極２１５は、走査線Ｙｊに接
続され、ドレイン電極２１６ｄは、信号線Ｘｊに接続さ
れ、さらにソース電極２１６ｓは、画素電極２１３に接
続されている。The gate electrode 215 is connected to the scanning line Yj, the drain electrode 216d is connected to the signal line Xj, and the source electrode 216s is connected to the pixel electrode 213.
【００１７】この画素電極２１３は、透明導電性部材、
例えばＩＴＯによって形成され、ＴＦＴ２１１上に順に
積層された層間絶縁膜２１７、パッシベーション膜２１
８、及びをカラーフィルタ層ＣＦ上に配置される。層間
絶縁膜２１７及びパッシベーション膜２１８は、窒化シ
リコンによって形成されている。画素電極２１３は、有
効表示領域１０２全面に配置される配向膜２１９によっ
て覆われている。The pixel electrode 213 includes a transparent conductive member,
For example, an interlayer insulating film 217 and a passivation film 21 which are formed of ITO and are sequentially stacked on the TFT 211
8 and are disposed on the color filter layer CF. The interlayer insulating film 217 and the passivation film 218 are formed of silicon nitride. The pixel electrode 213 is covered with an alignment film 219 disposed over the entire effective display area 102.
【００１８】対向基板４００は、ガラスからなる０．５
ｍｍ厚の透明絶縁基板４０１上に、画素電極２１３に対
向した対向電極４０３を備えて構成される。この対向電
極４０３は、透明導電性部材、例えばＩＴＯによって形
成され、有効表示領域１０２全面に配置される配向膜４
０５によって覆われている。The counter substrate 400 is made of glass
A counter electrode 403 facing the pixel electrode 213 is provided on a transparent insulating substrate 401 having a thickness of mm. The counter electrode 403 is formed of a transparent conductive member, for example, ITO, and is provided with an alignment film 4 disposed on the entire effective display area 102.
05.
【００１９】アレイ基板２００の外面及び対向基板４０
０の外面には、それぞれ液晶層４１０の特性に合わせて
偏光方向を設定した一対の偏光板２２０、４０７が設け
られている。Outer surface of array substrate 200 and counter substrate 40
A pair of polarizing plates 220 and 407 whose polarization directions are set in accordance with the characteristics of the liquid crystal layer 410 are provided on the outer surface of the liquid crystal layer 410.
【００２０】有効表示領域１０２内及び有効表示領域１
０２外には、アレイ基板２００と対向基板４００との間
に所定のギャップを形成するための樹脂性のスペーサ１
０４が配置されている。In the effective display area 102 and the effective display area 1
02, a resin spacer 1 for forming a predetermined gap between the array substrate 200 and the counter substrate 400 is formed.
04 is arranged.
【００２１】アレイ基板２００及び対向基板４００は、
スペーサ１０４によって所定のギャップを形成した状態
で、シール剤１０６によって貼り合せられている。The array substrate 200 and the counter substrate 400 are
In a state where a predetermined gap is formed by the spacer 104, they are bonded by the sealant 106.
【００２２】有効表示領域１０２の周辺領域には、一体
的に構成される駆動回路部１１０が配置されている。In the peripheral area of the effective display area 102, an integrated drive circuit section 110 is arranged.
【００２３】すなわち、走査線Ｙｊの両端には、それぞ
れ走査パルスを供給する走査線駆動回路２５１，２５３
が配置されている。これらの走査線駆動回路２５１、２
５３は、垂直クロック信号ＣＰＶに基づいて垂直スター
トパルスＳＴＶを順次転送出力するシフトレジスタから
構成される。That is, scanning line driving circuits 251 and 253 for supplying scanning pulses are provided at both ends of the scanning line Yj.
Is arranged. These scanning line driving circuits 251, 2
A shift register 53 sequentially transfers and outputs the vertical start pulse STV based on the vertical clock signal CPV.
【００２４】また、信号線Ｘｉの一端側には、一対の信
号線駆動回路部２６１，２６３が配置されている。な
お、それぞれの構成は、略同一であるため、ここでは信
号線駆動回路部２６１の構成について説明する。On one end of the signal line Xi, a pair of signal line drive circuits 261 and 263 are arranged. Since the configurations are substantially the same, the configuration of the signal line driver circuit portion 261 will be described here.
【００２５】信号線駆動回路部２６１は、水平クロック
信号ＣＰＨに基づいて水平スタートパルスＳＴＨを順次
転送出力するシフトレジスタ２７１を備える。このシフ
トレジスタ２７１の出力は、論理回路部２８１に導かれ
る。さらに、論理回路部２８１の出力に基づいて、アナ
ログサンプリング部２９１は、所定のアナログ映像信号
Ｖｉｄｅｏ（＋），Ｖｉｄｅｏ（−）をサンプリング
し、対応する信号線Ｘｉに出力する。The signal line drive circuit 261 includes a shift register 271 for sequentially transferring and outputting a horizontal start pulse STH based on a horizontal clock signal CPH. The output of the shift register 271 is guided to the logic circuit unit 281. Further, based on the output of the logic circuit unit 281, the analog sampling unit 291 samples predetermined analog video signals Video (+) and Video (-), and outputs them to the corresponding signal lines Xi.
【００２６】論理回路部２８１は、一組のＯＲゲート２
８３，２８５、ＮＡＮＤゲート２８７、及びＮＯＲゲー
ト２８９を備える。The logic circuit unit 281 includes a set of OR gates 2
83, 285, a NAND gate 287, and a NOR gate 289.
【００２７】ＯＲゲート２８３は、選択信号ＳＷが供給
される選択配線に接続されているとともに、インバータ
回路２８４を介してシフトレジスタ２７１の第１出力端
子に接続される。ＯＲゲート２８５は、選択信号ＳＷが
供給される選択配線に接続されているとともに、シフト
レジスタ２７１の第１出力端子に接続される。The OR gate 283 is connected to a selection line to which the selection signal SW is supplied, and is connected to a first output terminal of the shift register 271 via an inverter circuit 284. The OR gate 285 is connected to a selection wiring to which the selection signal SW is supplied, and is also connected to a first output terminal of the shift register 271.
【００２８】ＯＲゲート２８３は、選択信号ＳＷ及び第
１出力端子から出力された信号に基づいて、正相アナロ
グ映像信号Ｖｉｄｅｏ（＋）のサンプリングを行なうＰ
型サンプリングＴＦＴ２９３のゲートを制御する信号を
出力する。ＯＲゲート２８５は、選択信号ＳＷ及びイン
バータ回路２８４を経由した第１出力端子から出力され
た信号に基づいて、負相アナログ映像信号Ｖｉｄｅｏ
（−）のサンプリングを行なうＮ型サンプリングＴＦＴ
２９５のゲートを制御する信号を出力する。The OR gate 283 performs sampling of the positive-phase analog video signal Video (+) based on the selection signal SW and the signal output from the first output terminal.
A signal for controlling the gate of the pattern sampling TFT 293 is output. The OR gate 285 is configured to output the negative-phase analog video signal Video based on the selection signal SW and the signal output from the first output terminal via the inverter circuit 284.
N-type sampling TFT for sampling (-)
295 to output a signal for controlling the gate.
【００２９】ＮＡＮＤゲート２８７は、選択信号ＳＷが
供給される選択配線に接続されているとともに、シフト
レジスタ２７１の第２出力端子に接続されている。ＮＯ
Ｒゲート２８９は、選択信号ＳＷが供給される選択配線
に接続されているとともに、シフトレジスタ２７１の第
２出力端子にインバータ回路２８８を介して接続されて
いる。The NAND gate 287 is connected to a selection line to which the selection signal SW is supplied, and is also connected to a second output terminal of the shift register 271. NO
The R gate 289 is connected to a selection wiring to which the selection signal SW is supplied, and is connected to a second output terminal of the shift register 271 via an inverter circuit 288.
【００３０】ＮＡＮＤゲート２８７は、選択信号ＳＷ及
び第２出力端子からの出力信号に基づいて、正相アナロ
グ映像信号Ｖｉｄｅｏ（＋）のサンプリングを行なうＰ
型サンプリングＴＦＴ２９３のゲートを制御する信号を
出力する。ＮＯＲゲート２８９は、選択信号ＳＷ及びイ
ンバータ回路２８８を経由した第２出力端子からの出力
信号に基づいて、負相アナログ映像信号Ｖｉｄｅｏ
（−）のサンプリングを行なうＮ型サンプリングＴＦＴ
２９５のゲートを制御する信号を出力する。The NAND gate 287 performs sampling of the positive-phase analog video signal Video (+) based on the selection signal SW and the output signal from the second output terminal.
A signal for controlling the gate of the pattern sampling TFT 293 is output. The NOR gate 289 receives the negative-phase analog video signal Video based on the selection signal SW and the output signal from the second output terminal via the inverter circuit 288.
N-type sampling TFT for sampling (-)
295 to output a signal for controlling the gate.
【００３１】以上の構成により、外部から供給されるア
ナログ映像信号Ｖｉｄｅｏを、少なくとも正相と負相と
に分離して基板上に配線できるため、消費電力が低減で
き、更にアナログ映像信号Ｖｉｄｅｏの波形の劣化もな
い。尚、この実施の形態で、信号線Ｘｉを２分割するよ
うに一対の信号線駆動回路部２６１，２６３を配置した
のは、基板上でアナログ映像信号Ｖｉｄｅｏを電送する
配線長を短くするためであり、また、並列動作させるこ
とでそれぞれの処理時間を実質的に長く設定するためで
ある。ここでは、２分割したが、３分割以上に設定する
こともできる。According to the above configuration, the analog video signal Video supplied from the outside can be separated into at least a positive phase and a negative phase and wired on the substrate, so that the power consumption can be reduced, and the waveform of the analog video signal Video can be reduced. There is no deterioration. In this embodiment, the pair of signal line drive circuits 261 and 263 are arranged so as to divide the signal line Xi into two in order to shorten the wiring length for transmitting the analog video signal Video on the substrate. In addition, this is because the respective processing times are set to be substantially long by operating them in parallel. Here, it is divided into two, but it can be set to three or more.
【００３２】また、上記の構成であれば、アナログ映像
信号Ｖｉｄｅｏを正相と負相とに分離しつつ基板上に配
線すると共に、隣接する信号線Ｘｉ毎に正負の極性反転
が可能となる。これにより、フリッカを低減することも
できる。Further, with the above configuration, the analog video signal Video can be wired on the substrate while being separated into a positive phase and a negative phase, and the polarity can be inverted for each adjacent signal line Xi. Thereby, flicker can also be reduced.
【００３３】このような液晶パネル１００を駆動するた
めの駆動回路基板５００には、外部からディジタル映像
信号Ｖｉｄｅｏ及びシステムクロック信号ＣＫが入力さ
れる。制御回路Ｇ／Ａ５１１は、ディジタル映像信号Ｖ
ｉｄｅｏをシステムクロック信号ＣＫに基づいて正及び
負のディジタル・アナログ変換回路５２１，５２３に分
配する。A digital video signal Video and a system clock signal CK are externally input to a drive circuit board 500 for driving such a liquid crystal panel 100. The control circuit G / A 511 controls the digital video signal V
The video is distributed to the positive and negative digital / analog conversion circuits 521 and 523 based on the system clock signal CK.
【００３４】正側ディジタル・アナログ変換回路５２１
は、分配されたディジタル映像信号Ｖｉｄｅｏを５〜１
０Ｖの範囲で正相アナログ映像信号Ｖｉｄｅｏ（＋）に
変換する。負側ディジタル・アナログ変換回路５２３
は、分配されたディジタル映像信号Ｖｉｄｅｏを０〜５
Ｖの範囲で負相アナログ映像信号Ｖｉｄｅｏ（−）に変
換する。そして、分配回路５３１では、正側ディジタル
・アナログ変換回路５２１及び負側ディジタル・アナロ
グ変換回路５２３の出力をそれぞれ正及び負相の伝達配
線に導く。The positive side digital / analog conversion circuit 521
Divides the distributed digital video signal Video from 5 to 1
The signal is converted to a positive-phase analog video signal Video (+) in the range of 0V. Negative digital / analog conversion circuit 523
Indicates that the distributed digital video signal Video is 0 to 5
The signal is converted into a negative-phase analog video signal Video (-) in the range of V. Then, in the distribution circuit 531, the outputs of the positive-side digital / analog conversion circuit 521 and the negative-side digital / analog conversion circuit 523 are guided to the positive and negative phase transmission lines, respectively.
【００３５】そして、この実施の形態では、装置の薄型
化を達成するために、駆動回路基板５００としてＩＶＨ
（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｖｉａ Ｈｏｌｅ）構造
の基板５５１を用いている。制御回路Ｇ／Ａ５１１、デ
ィジタル・アナログ変換回路５２１，５２３は、ＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造を用いて
いる。In this embodiment, in order to achieve a thin device, an IVH
A substrate 551 having an (Interstitial Via Hole) structure is used. The control circuit G / A 511 and the digital / analog conversion circuits 521 and 523
(Chip Size Package) structure is used.
【００３６】ＩＶＨ構造の基板５５１は、図５に示すよ
うに、複数層の銅箔５６１，５６３、５６５、５６７、
５６９が絶縁材５７１，５７２、５７３、５７４を介し
て積層され、各銅箔５６１，…，５６９間は、従来のよ
うなコンタクトホールではなく、銀ペースト柱５８１、
５８３、５８５、５８７により電気的に接続される。こ
のため実装密度を高めることができる。As shown in FIG. 5, a substrate 551 having an IVH structure has a plurality of layers of copper foils 561, 563, 565, 567,
569 are laminated via insulating materials 571, 572, 573, and 574, and the copper paste 561,.
583, 585, 587 are electrically connected. Therefore, the mounting density can be increased.
【００３７】また、ＣＳＰ構造は、図５に示すように、
半導体チップがフェイス・アップあるいはフェイス・ダ
ウンで搭載される基板をはんだボール等で形成されるバ
ンプにより接続するもので、そのサイズを十分に小型化
できるとともに、狭ピッチ接続を可能にする。The CSP structure has a structure as shown in FIG.
A substrate on which a semiconductor chip is mounted face-up or face-down is connected by bumps formed of solder balls or the like. The size can be sufficiently reduced, and narrow-pitch connection is possible.
【００３８】更に、この実施の形態では、より一層の小
型化、薄型化を達成するために、図５に示すように、Ｃ
ＳＰ構造で構成される制御回路Ｇ／Ａ５１１を、基板５
５１に設けられた溝５９１に埋め込み、内相の銅箔５６
３と電気的に接続している。Further, in the present embodiment, as shown in FIG.
The control circuit G / A 511 having the SP structure is connected to the substrate 5
The copper foil 56 of the inner phase is embedded in a groove 591 provided in
3 is electrically connected.
【００３９】この実施の形態では、図１及び図２に示し
たように、面光源部８００の管状光源８１１は、上述し
た液晶パネル１００の短手方向の端面すなわち走査線駆
動回路２５３側の一端面に沿って配置されている。In this embodiment, as shown in FIG. 1 and FIG. 2, the tubular light source 811 of the surface light source section 800 is connected to the short-side end face of the liquid crystal panel 100, that is, one side of the scanning line driving circuit 253 side. It is arranged along the end face.
【００４０】液晶パネル１００の裏面側には、フレーム
８３１に保持された面光源部８００の導光板８２１が配
置されている。この導光板８２１は、厚さが約２．０ｍ
ｍの肉厚部８２１Ａと、厚さが約０．８ｍｍの肉薄部８
２１Ｂとを有するような楔型形状のアクリル樹脂で構成
されている。管状光源８１１は、導光板８２１の肉厚部
８２１Ａの一端面に配置されている。On the back side of the liquid crystal panel 100, a light guide plate 821 of the surface light source unit 800 held by the frame 831 is arranged. This light guide plate 821 has a thickness of about 2.0 m.
m thick portion 821A and a thin portion 8 having a thickness of about 0.8 mm
21B is formed of a wedge-shaped acrylic resin. The tubular light source 811 is disposed on one end surface of the thick portion 821A of the light guide plate 821.
【００４１】駆動回路基板５００は、液晶パネル１００
の長手方向の信号線駆動回路２６１、２６３側に近接し
て配置されている。すなわち、駆動回路基板５００は、
図１及び図２に示したように、導光板８２１の（管状光
源８１１が配置される）一端面８２１Ｃに直交する端面
に沿って配置されている。この実施の形態では、回路基
板５００は、液晶パネル１００の信号線駆動回路２６
１、２６３側端面の外周に沿って配置されている。The drive circuit board 500 is a liquid crystal panel 100
Are disposed close to the signal line drive circuits 261 and 263 in the longitudinal direction. That is, the drive circuit board 500
As shown in FIGS. 1 and 2, the light guide plate 821 is arranged along an end surface orthogonal to one end surface 821C (where the tubular light source 811 is arranged). In this embodiment, the circuit board 500 is provided with the signal line driving circuit 26 of the liquid crystal panel 100.
It is arranged along the outer circumference of the end surface on the side of 1, 263.
【００４２】管状光源８１１から出射された光は、導光
板８２１の肉厚部８２１Ａ側の入射端面８２１Ｃから入
射し、導光板８２１の内部を伝播する。導光板８２１の
裏面には、図示しない反射シートが配置され、導光板８
２１から裏面側に漏れた光を再度導光板８２１に向けて
反射する。導光板８２１全体に伝播した光は、液晶パネ
ル１００に対向する出射面８２１Ｄから出射される。出
射面８２１Ｄから出射された光は、導光板８２１と液晶
パネル１００との間に介在される光学シート、例えば拡
散シートやプリズムシートにより、所定の光学特性が与
えられ、液晶パネル１００のアレイ基板２００側に入射
する。Light emitted from the tubular light source 811 enters from the incident end face 821C of the light guide plate 821 on the side of the thick portion 821A, and propagates inside the light guide plate 821. On the back surface of the light guide plate 821, a reflection sheet (not shown) is disposed, and the light guide plate 8
The light leaking from 21 to the back surface is reflected again toward the light guide plate 821. The light that has propagated through the entire light guide plate 821 is emitted from the emission surface 821D facing the liquid crystal panel 100. Light emitted from the emission surface 821D is given predetermined optical characteristics by an optical sheet, for example, a diffusion sheet or a prism sheet, interposed between the light guide plate 821 and the liquid crystal panel 100. Incident on the side.
【００４３】液晶パネル２００に入射した光は、画素電
極２１３と対向電極４０３との間の電界によって制御さ
れる液晶層４１０により変調され、表示画素毎に選択的
に透過され、表示画像を形成する。Light incident on the liquid crystal panel 200 is modulated by the liquid crystal layer 410 controlled by an electric field between the pixel electrode 213 and the counter electrode 403, and is selectively transmitted for each display pixel to form a display image. .
【００４４】以上説明したように、この実施の形態の液
晶表示装置１では、アレイ基板２００に駆動回路の一部
を一体的に構成している。従って、外部の回路規模を従
来に比べて縮小できる。しかも、ＩＶＨ構造の基板５１
１とＣＳＰ構造とを効果的に組合せているので、回路基
板５００の小型化、薄型化が達成される。As described above, in the liquid crystal display device 1 of this embodiment, a part of the drive circuit is integrally formed on the array substrate 200. Therefore, the external circuit scale can be reduced as compared with the conventional case. Moreover, the substrate 51 having the IVH structure
1 and the CSP structure are effectively combined, so that the circuit board 500 can be reduced in size and thickness.
【００４５】また、この実施の形態では、このような小
型化、薄型化が達成される駆動回路基板５００を液晶パ
ネル１００の長手方向すなわち信号線駆動回路２６１、
２６３側に沿って配置している。このため、装置全体の
厚さを十分に低減することができる。Further, in this embodiment, the drive circuit board 500 that achieves such miniaturization and thinning is mounted in the longitudinal direction of the liquid crystal panel 100, that is, the signal line drive circuit 261,
263 side. For this reason, the thickness of the entire apparatus can be sufficiently reduced.
【００４６】更に、回路基板５００は、導光板８２１の
楔型形状に沿うように導光板８２１の長手方向に沿って
配置され、また、比較的厚さが厚い部品は、導光板８２
１の肉厚部８２１Ａ側に配置され、さらに、比較的厚さ
が薄い部品は、導光板８２１の肉薄部８２１Ｂ側に配置
される。液晶パネル１００厚と導光板８２１厚との合計
よりも回路基板５００の肉厚は、対向する各所で薄いた
め、駆動回路基板５００を配置したことによる装置全体
の厚さが厚くなることがない。Further, the circuit board 500 is disposed along the longitudinal direction of the light guide plate 821 so as to follow the wedge-shaped shape of the light guide plate 821.
1 is arranged on the side of the thick portion 821 </ b> A, and a component having a relatively small thickness is arranged on the side of the thin portion 821 </ b> B of the light guide plate 821. Since the thickness of the circuit board 500 is smaller than the sum of the thickness of the liquid crystal panel 100 and the thickness of the light guide plate 821 at each of the opposing portions, the arrangement of the drive circuit board 500 does not increase the overall thickness of the device.
【００４７】また、この実施の形態では、駆動回路基板
５００を液晶パネル１００の長手方向すなわち信号線駆
動回路２６１側に沿って配置しているため、フレキシブ
ル配線基板９５０による配線の引き回し距離を短くする
ことが可能となる。したがって、不要輻射の影響を極め
て軽減することができる。Further, in this embodiment, since the drive circuit board 500 is arranged in the longitudinal direction of the liquid crystal panel 100, that is, along the signal line drive circuit 261 side, the length of wiring of the flexible wiring board 950 is reduced. It becomes possible. Therefore, the influence of the unnecessary radiation can be significantly reduced.
【００４８】この実施の形態では、回路基板５００を液
晶パネル１００の信号線駆動回路２６１側端面の外周に
沿って配置したが、回路基板５００を楔型の導光板８２
１の肉薄部８２１Ｂに重ねて配置しても良い。すなわ
ち、図６及び図７に示すように、回路基板５００の肉厚
は、導光板８２１の肉厚部８２１Ａと肉薄部８２１Ｂと
の肉厚の差より薄い。このため、回路基板５００を導光
板８２１の長手方向に沿って肉薄部８２１Ｂの下方に配
置することにより、液晶表示装置１を極めて薄く形成す
ることができるとともに、額縁幅を小さくすることが可
能となる。In this embodiment, the circuit board 500 is arranged along the outer periphery of the end face of the liquid crystal panel 100 on the signal line drive circuit 261 side.
It may be arranged so as to overlap the thin portion 821B. That is, as shown in FIGS. 6 and 7, the thickness of the circuit board 500 is smaller than the difference in thickness between the thick portion 821A and the thin portion 821B of the light guide plate 821. For this reason, by disposing the circuit board 500 below the thin portion 821B along the longitudinal direction of the light guide plate 821, the liquid crystal display device 1 can be formed extremely thin and the frame width can be reduced. Become.
【００４９】上述した実施の形態は、液晶表示装置を例
にとり説明したが、他の表示パネルを用いることができ
る。Although the above embodiment has been described with reference to a liquid crystal display device as an example, other display panels can be used.
【００５０】[0050]
【発明の効果】以上説明したように、この発明によれ
ば、表示装置を構成する基板上に駆動回路の完全な一体
化が達成されなくても、極めて薄型の表示装置を提供す
ることが可能となる。As described above, according to the present invention, it is possible to provide a very thin display device even if the drive circuit is not completely integrated on the substrate constituting the display device. Becomes
【図１】図１は、この発明の平面表示装置の一実施の形
態に係る液晶表示装置の概略斜視図である。FIG. 1 is a schematic perspective view of a liquid crystal display device according to an embodiment of the flat panel display device of the present invention.
【図２】図２は、図１に示した液晶表示装置をII−II線
に沿って切断した概略断面図である。FIG. 2 is a schematic sectional view of the liquid crystal display device shown in FIG. 1 taken along the line II-II.
【図３】図３は、図１に示した液晶表示装置に適用され
る液晶パネルの概略断面図である。FIG. 3 is a schematic sectional view of a liquid crystal panel applied to the liquid crystal display device shown in FIG.
【図４】図４は、図１に示した液晶表示装置の等価回路
を示す図である。FIG. 4 is a diagram showing an equivalent circuit of the liquid crystal display device shown in FIG.
【図５】図５は、図１に示した液晶表示装置に適用され
る回路基板の概略断面図である。FIG. 5 is a schematic sectional view of a circuit board applied to the liquid crystal display device shown in FIG.
【図６】図６は、この発明の平面表示装置の他の実施の
形態に係る液晶表示装置の概略斜視図である。FIG. 6 is a schematic perspective view of a liquid crystal display device according to another embodiment of the flat panel display device of the present invention.
【図７】図７は、図６に示した液晶表示装置をVII−VII
線に沿って切断した概略断面図である。FIG. 7 is a sectional view of the liquid crystal display device shown in FIG.
It is the schematic sectional drawing cut | disconnected along the line.
１００…液晶パネル １０２…有効表示領域 ２００…アレイ基板 ４００…対向基板 ４１０…ＴＮ液晶層 ５００…駆動回路基板 ８００…面光源部 ９５０…フレキシブル配線基板 Reference Signs List 100 liquid crystal panel 102 effective display area 200 array substrate 400 counter substrate 410 TN liquid crystal layer 500 driving circuit board 800 surface light source 950 flexible wiring board
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/00 ３４６ Ｇ０２Ｆ 1/1335 ５３０ (72)発明者 村井 哲也 埼玉県深谷市幡羅町１丁目９番２号 株式 会社東芝深谷工場内 (72)発明者 牧野 富夫 神奈川県川崎市川崎区日進町７番地１ 東 芝電子エンジニアリング株式会社内──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09F 9/00 346 G02F 1/1335 530 (72) Inventor Tetsuya Murai 1-9-9 Harara-cho, Fukaya-shi, Saitama 2 Toshiba Fukaya Plant (72) Inventor Tomio Makino 7-1, Nisshincho, Kawasaki-ku, Kawasaki-shi, Kanagawa Prefecture Toshiba Electronic Engineering Co., Ltd.
Claims (14)
ンを複数本含む電極基板を備えた表示パネルと、前記表
示パネルの前記電極基板に駆動信号を供給する駆動回路
基板と、前記電極基板と前記駆動回路基板とを電気的に
接続する接続部と、前記表示パネルの裏面側に配置され
た導光板及びこの導光板の一端面を入射端面とするよう
に配置される管状光源を含む面光源部と、を備えた平面
表示装置において、 前記表示パネルの前記電極基板は、各前記表示画素毎に
設けられた画素電極を駆動する駆動回路部を含み、 前記導光板の前記一端面に対向する他端面は、前記一端
面よりも肉薄であり、 前記駆動回路基板は、前記導光板の前記一端面に直交す
る端面に沿って配置されることを特徴とする平面表示装
置。A display panel including an electrode substrate including a plurality of horizontal pixel lines on which a plurality of display pixels are arranged; a drive circuit substrate for supplying a drive signal to the electrode substrate of the display panel; and the electrode substrate. A connection portion for electrically connecting the light guide plate and the drive circuit board, a light guide plate disposed on the back side of the display panel, and a surface including a tubular light source disposed such that one end surface of the light guide plate is an incident end surface. A light source unit, wherein the electrode substrate of the display panel includes a driving circuit unit that drives a pixel electrode provided for each of the display pixels, and faces the one end surface of the light guide plate. The flat display device, wherein the other end surface is thinner than the one end surface, and the drive circuit board is disposed along an end surface of the light guide plate orthogonal to the one end surface.
ルの厚さと前記導光板の前記端面の厚さとの合計よりも
前記端面に近接する各所で薄いことを特徴とする請求項
１記載の平面表示装置。2. The drive circuit board according to claim 1, wherein the thickness of the drive circuit board is smaller at a position close to the end face than the sum of the thickness of the display panel and the thickness of the end face of the light guide plate. Flat display device.
とを特徴とする請求項１記載の平面表示装置。3. The flat display device according to claim 1, wherein the drive circuit board has an IVH structure.
平画素ラインに沿って配置される信号線駆動回路部と、
前記水平画素ラインに直交して配置される走査線駆動回
路部とを含むことを特徴とする請求項１記載の平面表示
装置。4. An electrode substrate of the display panel, comprising: a signal line driving circuit section arranged along the horizontal pixel line;
2. The flat display device according to claim 1, further comprising: a scanning line driving circuit portion arranged orthogonal to the horizontal pixel lines.
部に沿って配置されることを特徴とする請求項４記載の
平面表示装置。5. The flat display device according to claim 4, wherein the drive circuit board is arranged along the signal line drive circuit section.
部に沿って配置されることを特徴とする請求項４記載の
平面表示装置。6. The flat display device according to claim 4, wherein said drive circuit board is arranged along said scanning line drive circuit section.
と、前記一端面に対向する他端面を含むとともに前記肉
厚部より肉薄の肉薄部とを有する楔型に形成され、 前記駆動回路基板は、前記導光板の前記肉薄部に重ねて
配置されることを特徴とする請求項１に平面表示装置。7. The light guide plate is formed in a wedge shape having a thick portion including the one end surface and a thin portion including the other end surface facing the one end surface and thinner than the thick portion. The flat panel display according to claim 1, wherein a driving circuit board is disposed so as to overlap the thin portion of the light guide plate.
ンを複数本含む電極基板を備えた表示パネルと、 前記表示パネルの裏面側に配置され一端面を光の入射端
面とした略矩形の導光板及びこの導光板の入射端面に対
向して配置される管状光源を含む面光源部と、 前記導光板の前記入射端面に隣接する一方の側端面側に
配置され前記表示パネルの前記電極基板に駆動信号を供
給する駆動回路基板と、 前記電極基板と前記駆動回路基板とを電気的に接続する
接続部と、を備え、 前記接続部は、前記導光板の前記一方の側端面に対応す
る前記電極基板の端辺側で前記電極基板と電気的に接続
されていることを特徴とする平面表示装置。8. A display panel provided with an electrode substrate including a plurality of horizontal pixel lines in which a plurality of display pixels are arranged, and a substantially rectangular panel disposed on the back side of the display panel and having one end face as a light incident end face. A surface light source unit including a light guide plate and a tubular light source arranged to face the incident end surface of the light guide plate; and the electrode substrate of the display panel arranged on one side end surface side of the light guide plate adjacent to the incident end surface. A drive circuit board that supplies a drive signal to the drive circuit board; and a connection portion that electrically connects the electrode substrate and the drive circuit board. The connection portion corresponds to the one side end surface of the light guide plate. A flat panel display device, wherein the edge side of the electrode substrate is electrically connected to the electrode substrate.
の信号線及び走査線と、前記信号線と前記走査線との交
点近傍に配置されるスイッチ素子を介して配置される画
素電極と、を含むことを特徴とする請求項８に記載の平
面表示装置。9. An electrode substrate comprising: a plurality of signal lines and scanning lines substantially orthogonal to each other; and a pixel electrode arranged via a switch element arranged near an intersection of the signal line and the scanning line. The flat panel display according to claim 8, comprising:
る走査線駆動回路部と、前記信号線に接続される信号線
駆動回路部とを含むことを特徴とする請求項９に記載の
平面表示装置。10. The device according to claim 9, wherein the electrode substrate includes a scanning line driving circuit connected to the scanning line, and a signal line driving circuit connected to the signal line. Flat panel display.
の前記端辺側に沿って配置されることを特徴とする請求
項１０に記載の平面表示装置。11. The flat display device according to claim 10, wherein the signal line drive circuit section is disposed along the edge of the electrode substrate.
素子は、多結晶シリコン膜を含む薄膜トランジスタによ
り構成されることを特徴とする請求項１０に記載の平面
表示装置。12. The flat display device according to claim 10, wherein said signal line drive circuit section and said switch element are constituted by thin film transistors including a polycrystalline silicon film.
作する複数の信号線駆動回路ブロックを含むことを特徴
とする請求項１０に記載の平面表示装置。13. The flat display device according to claim 10, wherein the signal line driving circuit section includes a plurality of signal line driving circuit blocks operating in parallel with each other.
タと、映像信号を供給するビデオバス配線と、前記シフ
トレジスタ出力に基づいて前記ビデオバス配線に供給さ
れる前記映像信号をサンプリングして前記信号線に出力
するサンプリング回路と、を備えたことを特徴とする請
求項１０に記載の平面表示装置。14. A signal line drive circuit section, comprising: a shift register; a video bus line for supplying a video signal; and sampling the video signal supplied to the video bus line based on the shift register output. The flat panel display according to claim 10, further comprising: a sampling circuit that outputs the signal to a signal line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21365899A JP3288990B2 (en) | 1998-07-31 | 1999-07-28 | Flat panel display |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21775098 | 1998-07-31 | ||
| JP10-217750 | 1998-07-31 | ||
| JP21365899A JP3288990B2 (en) | 1998-07-31 | 1999-07-28 | Flat panel display |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001368880A Division JP2002221734A (en) | 1998-07-31 | 2001-12-03 | Plane display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000105549A true JP2000105549A (en) | 2000-04-11 |
| JP3288990B2 JP3288990B2 (en) | 2002-06-04 |
Family
ID=26519926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21365899A Expired - Fee Related JP3288990B2 (en) | 1998-07-31 | 1999-07-28 | Flat panel display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3288990B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002091324A (en) * | 2000-07-10 | 2002-03-27 | Seiko Epson Corp | Electrooptical device and method for manufacturing the same, liquid crystal apparatus and method for manufacturing the same, and electronic apparatus |
| JP2009030150A (en) * | 2007-06-25 | 2009-02-12 | Nikko Kinzoku Kk | Treatment reining method for copper-containing raw material |
| US7492433B2 (en) | 2003-03-20 | 2009-02-17 | Hitachi Displays, Ltd. | Display device having a board for mounting a connector for inputting of video data and a board for mounting a display control circuit and manufacturing method thereof |
-
1999
- 1999-07-28 JP JP21365899A patent/JP3288990B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002091324A (en) * | 2000-07-10 | 2002-03-27 | Seiko Epson Corp | Electrooptical device and method for manufacturing the same, liquid crystal apparatus and method for manufacturing the same, and electronic apparatus |
| US7492433B2 (en) | 2003-03-20 | 2009-02-17 | Hitachi Displays, Ltd. | Display device having a board for mounting a connector for inputting of video data and a board for mounting a display control circuit and manufacturing method thereof |
| US7561241B2 (en) | 2003-03-20 | 2009-07-14 | Hitachi Displays, Ltd. | Display device with bundle of cables adhesive on the back of frame |
| US8279390B2 (en) | 2003-03-20 | 2012-10-02 | Hitachi Displays, Ltd. | Display device with connector board on back of lower frame connecting to circuit board at back of lower substrate |
| JP2009030150A (en) * | 2007-06-25 | 2009-02-12 | Nikko Kinzoku Kk | Treatment reining method for copper-containing raw material |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3288990B2 (en) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100348692B1 (en) | Flat display device | |
| TW521172B (en) | Driving circuit for electro-optical device, electro-optical device, and electronic apparatus | |
| US6388651B1 (en) | Picture control device and flat-panel display device having the picture control device | |
| JPH11338369A (en) | Flat display device | |
| US7551156B2 (en) | Liquid crystal display device | |
| JP2005018081A (en) | Thin film transistor display plate | |
| JP2000122039A (en) | Liquid crystal display device | |
| JP2006098536A (en) | Liquid crystal display device | |
| KR100348693B1 (en) | Flat display device | |
| JP3288989B2 (en) | Flat panel display | |
| JPH10253990A (en) | Liquid crystal display panel, and projection type display device using the same | |
| JP3288990B2 (en) | Flat panel display | |
| JP2005070121A (en) | Display apparatus | |
| JP2003241217A (en) | Liquid crystal display panel and liquid crystal display device using the same | |
| US7432894B2 (en) | Liquid crystal display device and method of driving the same | |
| JPH0618845A (en) | Liquid crystal display device and apparatus using the same | |
| JP2002221734A (en) | Plane display unit | |
| JP3876583B2 (en) | Display device and electronic device using the same | |
| JP4476527B2 (en) | Flat panel display | |
| JP2010210786A (en) | Electrooptical device and electronic equipment | |
| JP2001022287A (en) | Planar display device | |
| JP3564990B2 (en) | Electro-optical devices and electronic equipment | |
| JP5196694B2 (en) | Image display device and electronic apparatus equipped with the same | |
| KR100998100B1 (en) | array board for liquid crystal display | |
| JP2009098256A (en) | Liquid crystal panel, electronic apparatus, and liquid crystal panel driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140315 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |