JP2000101929A - 固体撮像素子の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 画素毎のばらつきが少ない画像信号を生成す
ることができる固体撮像素子の制御方法を提供すること
を課題とする。 【解決手段】 第１の光電変換素子行及び第２の光電変
換素子行を含み光電変換を行う２次元配列の光電変換素
子及び電荷を転送する電荷転送路を有する基板と、基板
内の電荷を除去するために基板に所定の電圧を印加する
ための電源とを含む固体撮像素子の制御方法であって、
基板に第１の電圧を印加することにより光電変換素子を
第１の飽和電荷蓄積量に制御し、光電変換素子が所定時
間受光した光を電荷に変換して蓄積する工程と、基板に
第２の電圧を印加することにより光電変換素子を第１の
飽和電荷蓄積量よりも多い第２の飽和電荷蓄積量に制御
し、光電変換素子に蓄積されている電荷のリーク量を少
なくする工程とを含む固体撮像素子の制御方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子に関
し、特に電荷を読み出して転送する技術に関する。

【０００２】

【従来の技術】図２は、電子式撮影カメラの構成を示す
図である。

【０００３】レンズ３１は、メカシャッタ３２を介し
て、被写体３０を固体撮像素子３３上に結像する。メカ
シャッタ３２は、通常閉じており、メカシャッタボタン
４０が押されると所定時間だけ開く。メカシャッタ３２
が開いているときには、被写体３０からの光が固体撮像
素子３３上に到達し、メカシャッタ３２が閉じていると
きには被写体３０からの光が固体撮像素子３３上へ到達
する前に遮られる。

【０００４】スイッチ回路４１は、スイッチＳＷと抵抗
４２と定電圧電源４３を有する。シャッタボタン４０が
押されると、スイッチＳＷが閉じ、抵抗４２に電流が流
れる。抵抗４２に電流が流れると、所定の電圧がカメラ
制御部４６に印加される。スイッチ回路４１は、メカシ
ャッタボタン４０が押されたタイミングをカメラ制御部
４６に伝える。

【０００５】カメラ制御部４６は、メカシャッタボタン
４０が押されたタイミングを基にして、ＣＣＤドライバ
３４および画像処理部３５を制御する。電源４５は、電
子式撮影カメラを動作させるためのものである。

【０００６】固体撮像素子３３は、フォトダイオードと
電荷転送路（ＣＣＤ）を有する。フォトダイオードは、
画素に相当し、垂直方向および水平方向の２次元マトリ
ックス状に配列され、受光部に照射される光を電荷に変
換し、いわゆる光電変換を行う。電荷転送路は、各フォ
トダイオードにより変換された電荷を転送し、画像処理
部３５に出力する。画像処理部３５は、固体撮像素子３
３から供給されたアナログの電荷量をデジタルの電荷量
に変換し、画像信号を出力する。

【０００７】図３は、図２に示す固体撮像素子３３の平
面図である。光電変換素子ＰＤ１，ＰＤ２は、例えばフ
ォトダイオードであり、２次元マトリックス状に多数配
列される。フォトダイオードＰＤ１は、奇数番目の行を
構成するフォトダイオードである。フォトダイオードＰ
Ｄ２は、偶数番目の行を構成するフォトダイオードであ
る。以下、フォトダイオードＰＤ１及びＰＤ２を総称し
て又は個々を、フォトダイオードＰＤという。

【０００８】フォトダイオードＰＤは、受光した光を電
荷に変換する。垂直電荷転送路（ＶＣＣＤ）２２は、フ
ォトダイオードＰＤから電荷を読み出し、その電荷を垂
直方向に転送する。具体的には、駆動パルスφＶに応じ
て電荷を上から下の方向に転送する。

【０００９】水平電荷転送路（ＨＣＣＤ）２３は、垂直
電荷転送路２２から電荷を受け取り、その電荷を水平方
向に転送する。具体的には、駆動パルスφＨに応じて、
電荷を右から左の方向に転送する。

【００１０】アンプ２４は、水平電荷転送路２３から電
荷を受け、その電荷量に応じた電圧を出力する。アンプ
２４からは、画像信号が出力される。２次元配列された
フォトダイオード２１は、画像を構成する画素に相当す
る。

【００１１】

【発明が解決しようとする課題】固体撮像素子３３は、
例えばＮＴＳＣ規格の１フレーム画像に対応し、垂直方
向に４９２個、水平方向に６６０個のフォトダイオード
ＰＤを有する。ただし、図では、フォトダイオードＰＤ
の数を省略している。

【００１２】１フレームは、第１フィールドと第２フィ
ールドとからなる。第１フィールドは、奇数番目の行の
フォトダイオードＰＤ１で構成される画像である。第２
フィールドは、偶数番目の行のフォトダイオードＰＤ２
で構成される画像である。

【００１３】インタラインＣＣＤの制御方法を説明す
る。まず、全てのフォトダイオードＰＤ１及びＰＤ２に
所定時間だけ光を照射する。フォトダイオードＰＤ１及
びＰＤ２は、光電変換を行い、電荷を蓄積する。

【００１４】次に、フォトダイオードＰＤ１に蓄積され
た電荷のみを垂直電荷転送路２２に読み出す。読み出さ
れた電荷は、垂直電荷転送路２２及び水平電荷転送路２
３により転送される。アンプ２４は、フォトダイオード
ＰＤ１に対応する第１フィールドの画像信号を出力す
る。

【００１５】次に、フォトダイオードＰＤ２に蓄積され
た電荷のみを垂直電荷転送路２２に読み出す。読み出さ
れた電荷は、垂直電荷転送路２２及び水平電荷転送路２
３により転送される。アンプ２４は、フォトダイオード
ＰＤ２に対応する第２フィールドの画像信号を出力す
る。

【００１６】フォトダイオードＰＤ１は、所定時間の光
照射後、すぐに垂直電荷転送路２２に読み出されるの
で、フォトダイオードＰＤ１に電荷が蓄積されている時
間は比較的短い。

【００１７】それに対し、フォトダイオードＰＤ２は、
所定時間の光照射後、すぐには読み出されない。すなわ
ち、上記のフォトダイオードＰＤ１の電荷の読み出し及
び転送が行われた後に、フォトダイオードＰＤ２の読み
出しが行われる。フォトダイオードＰＤ２は、比較的長
い時間電荷を蓄積している。

【００１８】フォトダイオードＰＤ２は、比較的長時間
電荷を蓄積してるので、その間に電荷がリークする。そ
の結果、フォトダイオードＰＤ１からなる第１フィール
ドの画像信号に比べ、フォトダイオードＰＤ２からなる
第２フィールドの画像信号は小さな信号になる。第１及
び第２のフィールドからなるフレーム画像は、奇数行の
画素（第１フィールド）が明るく、偶数行の画素（第２
フィールド）が暗くなり、画質が劣化してしまう。

【００１９】本発明の目的は、画素毎のばらつきが少な
い画像信号を生成することができる固体撮像素子の制御
方法を提供することである。

【００２０】

【課題を解決するための手段】本発明の一観点によれ
ば、光電変換を行う光電変換素子及び電荷を転送する電
荷転送路を有する基板と、基板内の電荷を除去するため
に基板に所定の電圧を印加するための電源とを含む固体
撮像素子の制御方法であって、（ａ）基板に第１の電圧
を印加することにより光電変換素子を第１の飽和電荷蓄
積量に制御する工程と、（ｂ）前記第１の電圧を印加し
た状態で、光電変換素子が所定時間受光した光を電荷に
変換して蓄積する工程と、（ｃ）前記所定時間受光した
後、基板に第２の電圧を印加することにより光電変換素
子を前記第１の飽和電荷蓄積量よりも多い第２の飽和電
荷蓄積量に制御し、光電変換素子に蓄積されている電荷
のリーク量を少なくする工程と、（ｄ）基板に第３の電
圧を印加することにより前記第１の飽和電荷蓄積量より
も多くかつ前記第２の飽和電荷蓄積量以下の第３の飽和
電荷蓄積量に光電変換素子を制御し、前記光電変換素子
に蓄積された電荷を電荷転送路に読み出す工程と、
（ｅ）前記第３の電圧を基板に印加した状態で、前記電
荷転送路上の電荷を転送する工程とを含む固体撮像素子
の制御方法が提供される。

【００２１】第１の電圧を基板に印加した状態で、光電
変換素子が光を電荷に変換して蓄積することにより、光
電変換素子の飽和電荷蓄積量を比較的少なくする。その
後、基板に第２の電圧を印加することにより、光電変換
素子の飽和電荷蓄積量を比較的多くし、光電変換素子に
蓄積されている電荷のリーク量を少なくする。

【００２２】本発明の他の観点によれば、光電変換を行
う第１の光電変換素子行及び第２の光電変換素子行を含
む２次元配列の光電変換素子群及び電荷を転送する電荷
転送路を有する基板と、基板内の電荷を除去するために
基板に所定の電圧を印加するための電源とを含む固体撮
像素子の制御方法であって、（ａ）基板に第１の電圧を
印加することにより光電変換素子を第１の飽和電荷蓄積
量に制御する工程と、（ｂ）前記第１の電圧を印加した
状態で、光電変換素子が所定時間受光した光を電荷に変
換して蓄積する工程と、（ｃ）前記第１の光電変換素子
行に蓄積された電荷を電荷転送路に読み出す工程と、
（ｄ）基板に第２の電圧を印加することにより光電変換
素子を前記第１の飽和電荷蓄積量よりも多い第２の飽和
電荷蓄積量に制御し、光電変換素子に蓄積されている電
荷のリーク量を少なくする工程と、（ｅ）前記第２の光
電変換素子行に蓄積された電荷を電荷転送路に読み出す
工程とを含む固体撮像素子の制御方法が提供される。

【００２３】第１の光電変換素子行に蓄積された電荷を
電荷転送路に読み出した後、第２の電圧を印加すること
により第２の光電変換素子行に蓄積されている電荷のリ
ーク量を少なくすることができる。これにより、第１及
び第２の光電変換素子行に蓄積される信号レベル差を小
さくすることができる。

【００２４】

【発明の実施の形態】図１は、本発明の実施例による固
体撮像素子を示し、図３に示す固体撮像素子３３のＩ−
Ｉ線に沿う断面図である。図３のフォトダイオードＰＤ
１を含む断面図とフォトダイオードＰＤ２を含む断面図
はほぼ同じである。フォトダイオードＰＤ１の断面図の
例を以下に示す。

【００２５】ｎ型シリコン基板１の表面に、ｐ型ウエル
２が形成される。ｐ型ウエル２の表面部分にフォトダイ
オードＰＤ１を構成するｎ型領域３及び垂直転送路２２
を構成するｎ型領域４が形成される。ｎ型領域３とその
左隣のｎ型領域４との間には、チャンネルストップ領域
を構成するｐ⁺ 型領域５が形成されている。

【００２６】垂直電荷転送路２２を構成するｎ型領域４
の上には、絶縁膜６を介してシフトゲート電極７が形成
される。シフトゲート電極７には、シフトゲート信号Ｓ
Ｇ１が供給される。所定値以上の正電位のシフトゲート
信号ＳＧが供給されると、フォトダイオードＰＤ１に蓄
積されている電荷は垂直電荷転送路２２に読み出され
る。

【００２７】ｎ型基板１は、正極性の可変電源Ｖｏｄに
接続される。ｐ型ウエル２は、グランドに接続される。

【００２８】入射光８は、フォトダイオードＰＤ１に入
射する。光照射によってｎ型領域３に電荷が溜まる。ｎ
型領域３に電荷が溜まり過ぎると、電子９はｎ型領域３
からｎ型基板１にオーバーフローする。この構造を縦型
オーバーフロードレイン構造という。

【００２９】なお、縦型オーバーフロードレイン構造の
代わりに、横型オーバーフロードレイン構造を採用して
もよい。横型オーバーフロードレイン構造は、例えば、
特開平５−２３６３５４号公報の図２及びその説明に示
されているものを用いることができる。

【００３０】図１の右側に示すグラフは、基板電圧Ｖｏ
ｄに応じた電位を示す。横軸は電位を示し、縦軸は固体
撮像素子の深さ方向（垂直方向）の位置を示す。

【００３１】基板電圧Ｖｏｄの大きさを変更すると、フ
ォトダイオードＰＤ１の飽和電荷量が変わる。基板電圧
Ｖｏｄを低い電圧Ｖｏｄ１に制御した場合と高い電圧Ｖ
ｏｄ２に制御した場合を示す。低い基板電圧Ｖｏｄ１で
は飽和電荷量Ｑ１が多く、高い基板電圧Ｖｏｄ２では飽
和電荷量Ｑ２が少ない。

【００３２】そこで、フォトダイオードＰＤ１及びＰＤ
２（ＰＤ）に光８を照射する期間では、比較的高い基板
電圧Ｖｏｄ２を印加し、フォトダイオードＰＤの飽和電
荷量を比較的少ない量Ｑ２にする。次に、メカシャッタ
３２（図２）を閉じ、フォトダイオードＰＤへの光照射
を終了する。その後、比較的低い基板電圧Ｖｏｄ１を印
加し、フォトダイオードＰＤの飽和電荷量を比較的多い
量Ｑ１にする。

【００３３】所定時間の光照射後に、フォトダイオード
ＰＤの飽和電荷量を多くすることにより、フォトダイオ
ードＰＤに蓄積されている電荷のリーク量を少なくする
ことができる。以下、その理由を説明する。

【００３４】図４は、図１の右側のグラフを９０°左に
回転させたグラフである。ただし、図４の縦軸は電子に
対するポテンシャルＶを示し、図１の横軸の電位とは軸
方向が逆である。図４の横軸は、基板の深さ位置を示
し、左側が浅い方向であり、右側が深い方向である。

【００３５】ポテンシャルＶｏｄは、基板に印加される
基板電圧に相当する。電荷Ｑは、フォトダイオードに蓄
積される電荷である。ポテンシャルＶｐｄは、フォトダ
イオードの電荷蓄積部に蓄積される電荷のポテンシャル
であり、蓄積電荷Ｑの量により変化する。ポテンシャル
Ｖｐｂは、ポテンシャルバリアｐｂのポテンシャルであ
る。フォトダイオードに蓄積される電荷Ｑが増えると、
やがて電荷Ｑはポテンシャルバリアｐｂを超えて基板に
オーバーフローする。この時、蓄積電荷Ｑのポテンシャ
ルＶｐｄはポテンシャルバリアｐｂのポテンシャルＶｐ
ｂと同じになる。

【００３６】しかし、蓄積電荷ＱのポテンシャルＶｐｄ
がポテンシャルバリアｐｂのポテンシャルＶｐｂより小
さくても、電荷Ｑの一部はポテンシャルバリアｐｂを超
えて基板にリークする。このリーク電荷量ｑは、次式
（１）のように、蓄積電荷ＱのポテンシャルＶｐｄとポ
テンシャルバリアｐｂのポテンシャルＶｐｂに依存す
る。

【００３７】 リーク電荷量ｑ∝ｅｘｐ｛−ｅ×（Ｖｐｂ−Ｖｐｄ）／ｋＴ｝ ・・・（１）

【００３８】ここで、図１の右側のグラフに示すよう
に、基板電圧Ｖｏｄを小さくすると、ポテンシャルバリ
アｐｂのポテンシャルＶｐｂが高くなる。すなわち、飽
和電荷蓄積量が多くなり、上式（１）中の（Ｖｐｂ−Ｖ
ｐｄ）が大きくなる。上式（１）中のｋＴは、常温で
は、約０．０２６ｅＶである。（Ｖｐｂ−Ｖｐｄ）を
０．１Ｖ大きくするだけでも、リーク電荷量ｑは約１／
４７に減少する。

【００３９】時間に対する電圧減衰量ｄＶは、次式
（２）により表されると考えられる。 ｄＶ＝α×ｄｔ×ｅｘｐ｛ｅ×（Ｖｐｄ−Ｖｐｂ）／ｋＴ｝ ・・・（２）

【００４０】この減衰時には、Ｖｐｄ−Ｖｐｂ＝０であ
る。例えば、１／１５秒（６６ｍ秒）の間に、５３０ｍ
Ｖから４００ｍＶに下がる。この時、電圧減衰量ｄＶ
は、１３０ｍＶ（０．１３Ｖ）である。これらの値を式
（２）に代入すると、次式（３）が得られる。

【００４１】 ０．１３＝α×（１／１５） α＝１．９５ ・・・（３）

【００４２】図３において、フォトダイオードＰＤ１を
読み出してから、次にフォトダイオードＰＤ２を読み出
すまでの時間が１／１５秒であるとする。この１／１５
秒間の電圧減衰を５％以内に抑えることが好ましい。以
下、この条件を満たすための（Ｖｐｄ−Ｖｐｂ）を求め
る。これらの条件を、上式（２）に代入する。ここで、
β＝（Ｖｐｄ−Ｖｐｂ）／ｋＴとする。

【００４３】０．０５×０．５３＝１．９５×（１／１
５）×ｅｘｐ（β）ｅｘｐ（β）＝０．０５×０．５３
×１５／１．９５＝０．２０３８ β＝−１．５９ Ｖｐｂ−Ｖｐｄ＝０．０４１

【００４４】以上のように、（Ｖｐｂ−Ｖｐｄ）を０．
０４１Ｖ以上にすれば、電圧の減衰を５％以下に抑える
ことができる。

【００４５】次に、同様に、電圧の減衰を１％以下に抑
えるための（Ｖｐｂ−Ｖｐｄ）を求める。

【００４６】ｅｘｐ（β）＝０．０２８ β＝−３．５８ Ｖｐｂ−Ｖｐｄ＝０．０９３Ｖ

【００４７】以上のように、（Ｖｐｂ−Ｖｐｄ）を０．
０９３Ｖ以上にすれば、電圧の減衰を１％以下に抑える
ことができる。

【００４８】基板電圧Ｖｏｄを小さくすることにより、
（Ｖｐｂ−Ｖｐｄ）を大きくすることができる。（Ｖｐ
ｂ−Ｖｐｄ）を大きくすることにより、リーク電荷量を
小さくし、電圧の減衰を小さくすることができる。

【００４９】フォトダイオードＰＤに所定時間だけ光を
照射した後、フォトダイオードＰＤに電荷が蓄積されて
いる間、基板電圧Ｖｏｄを小さくすることにより、フォ
トダイオードＰＤに蓄積されている電荷のリーク量を少
なくすることができる。

【００５０】これにより、フォトダイオードＰＤ１とＰ
Ｄ２の電荷のリーク量の差は小さくなり、画質が向上す
る。すなわち、フレーム画像において、奇数行の画素
（第１フィールド）の明るさと偶数行の画素（第２フィ
ールド）の明るさはほとんど差がなくなる。次に、その
制御方法を説明する。

【００５１】図５は、図１の固体撮像素子３３の第１の
制御例を示す信号のタイミングチャートである。

【００５２】メカシャッタ信号ＭＣは、ローレベルのと
きにメカシャッタ３２（図２）が閉じてフォトダイオー
ドが遮光され、ハイレベルのときにメカシャッタ３２が
開いてフォトダイオードの受光部が受光する。

【００５３】垂直電荷転送路駆動パルスφＶは、図３に
示すように、垂直電荷転送路２２を駆動するためのパル
スである。水平電荷転送路駆動パルスφＨは、図３に示
すように、水平電荷転送路２３を駆動するためのパルス
である。

【００５４】シフトゲートパルスＳＧ１は、図１に示す
シフトゲート７に供給されるパルスであり、フォトダイ
オードＰＤ１から垂直電荷転送路２２に電荷を読み出す
ためのパルスである。シフトゲートパルスＳＧ２は、フ
ォトダイオードＰＤ２から垂直電荷転送路２２に電荷を
読み出すためのパルスである。

【００５５】基板電圧Ｖｏｄは、図１に示すｎ型基板１
に印加される電圧である。基板電圧Ｖｏｄのバイアス電
圧は、標準電圧Ｖｏｄ２又は低電圧Ｖｏｄ１に制御され
る。そのバイアス電圧に電子シャッタパルスＳＨを加算
した電圧が基板電圧Ｖｏｄになる。

【００５６】電子シャッタパルスＳＨは、高い基板電圧
Ｖｏｄ３を生成するためのパルスであり、フォトダイオ
ードに蓄積された電荷を全てｎ型基板１に掃き出す役割
を有する。

【００５７】まず、不要電荷除去期間Ｔ１（時刻ｔ１〜
ｔ３）では、フォトダイオードＰＤ、垂直及び水平電荷
転送路２２，２３上の不要電荷を除去する。以下、具体
的な動作を説明する。

【００５８】駆動パルスφＶとしてφＶ１を垂直電荷転
送路２２に供給すると、垂直電荷転送路２２は垂直方向
に不要電荷を転送する。駆動パルスφＨとしてφＨ１を
水平電荷転送路２３に供給すると、水平電荷転送路２３
は垂直電荷転送路２２から受けた不要電荷を水平方向に
転送し、外部に掃きだす（図３参照）。

【００５９】基板電圧Ｖｏｄは、標準バイアス電圧Ｖｏ
ｄ２上に所定周期の電子シャッタパルスＳＨが重畳され
た電圧である。その結果、基板電圧Ｖｏｄには、バイア
ス電圧Ｖｏｄ２上に所定周期のパルスＶｏｄ３が現れ
る。パルス電圧Ｖｏｄ３は、例えば２０〜３０Ｖであ
る。

【００６０】パルス電圧Ｖｏｄ３が印加されると、フォ
トダイオードＰＤに蓄積されている不要電荷はｎ型基板
１に掃き出され、フォトダイオードＰＤは初期化され
る。

【００６１】なお、電圧Ｖｏｄ３は、必ずしも複数のパ
ルスで構成する必要はなく、所定の期間中に電圧Ｖｏｄ
３を維持するようにしてもよい。ただし、高電圧Ｖｏｄ
３を所定時間印加するには、大きな電源を必要とする。
それに対し、所定周期のパルスＶｏｄ３は、コンデンサ
の充放電特性を利用することにより、小型の回路で容易
に実現することができる。

【００６２】メカシャッタ信号ＭＣは、撮影者がシャッ
タボタン４０（図２）を押すことにより時刻ｔ２にハイ
レベルとなり、メカシャッタ３２が開く。メカシャッタ
３２が開く時刻ｔ２から所定時間経過後の時刻ｔ４に、
メカシャッタ信号ＭＣがローレベルになり、メカシャッ
タ３２が閉じる。

【００６３】時刻ｔ２は、フォトダイオードＰＤへの光
照射の開始時刻である。ただし、その後、時刻ｔ３まで
は、基板電圧ＶｏｄにシャッタパルスＶｏｄ３が印加さ
れているので、フォトダイオードＰＤ内の電荷は、基板
に掃きだされる。

【００６４】電荷蓄積期間Ｔ２（時刻ｔ３〜ｔ４）で
は、フォトダイオードＰＤに必要な電荷を蓄積する。電
荷蓄積期間Ｔ２の開始時刻ｔ３は、期間Ｔ１中の複数の
シャッタパルスＶｏｄ３のうちの最後のシャッタパルス
Ｖｏｄ３が印加され、フォトダイオードＰＤが初期化さ
れた時刻である。電荷蓄積時間Ｔ２の終了時刻ｔ４は、
メカシャッタ３２が閉じて、フォトダイオードＰＤが遮
光された時刻である。この期間Ｔ２では、基板電圧Ｖｏ
ｄが標準電圧Ｖｏｄ２に制御される。

【００６５】メカシャッタ３２が閉じた時刻ｔ４の後の
時刻ｔ５において、基板電圧Ｖｏｄを標準電圧Ｖｏｄ２
よりも低い電圧Ｖｏｄ１に変更する。基板に低電圧Ｖｏ
ｄ１を印加することにより、フォトダイオードＰＤに蓄
積されている電荷のリーク量を少なくすることができ
る。

【００６６】次に、不要電荷除去期間Ｔ３（時刻ｔ５〜
ｔ６）では、垂直及び水平電荷転送路２２，２３上の不
要電荷を除去する。転送路２２，２３には、電荷蓄積期
間Ｔ２中にフォトダイオードＰＤから洩れた不要電荷が
蓄積されることがあるので、その不要電荷を除去する。
以下、具体的な動作を説明する。

【００６７】駆動パルスφＶ２を垂直電荷転送路２２に
供給すると、垂直電荷転送路２２は垂直方向に不要電荷
を転送する。駆動パルスφＨ２を水平電荷転送路２３に
供給すると、水平電荷転送路２３は垂直電荷転送路２２
から受けた不要電荷を水平方向に転送し、外部に掃きだ
す（図３参照）。

【００６８】次に、電荷読み出し期間Ｔ４（時刻ｔ７〜
ｔ１２）では、フォトダイオードＰＤに蓄積されている
電荷を読み出し、外部に出力する。以下、具体的な動作
を説明する。

【００６９】時刻ｔ７において、シフトゲート信号ＳＧ
１を供給し、奇数行のフォトダイオードＰＤ１に蓄積さ
れている電荷を垂直電荷転送路２２に読み出す。その
後、駆動パルスφＶ３及びφＨ３を供給すると、垂直及
び水平電荷転送路２２，２３は奇数行の電荷を転送す
る。アンプ２４は、転送された電荷の電荷量に応じて、
第１フィールドの画像信号を出力する。

【００７０】次に、時刻ｔ１０において、シフトゲート
信号ＳＧ２を供給し、偶数行のフォトダイオードＰＤ２
に蓄積されている電荷を垂直電荷転送路２２に読み出
す。その後、駆動パルスφＶ４及びφＨ４を供給する
と、垂直及び水平電荷転送路２２，２３は偶数行の電荷
を転送する。アンプ２４は、転送された電荷の電荷量に
応じて、第２フィールドの画像信号を出力する。

【００７１】その後、時刻ｔ１２において、基板電圧Ｖ
ｏｄを標準電圧Ｖｏｄ２に戻す。以上のように、電荷蓄
積期間Ｔ２の後、基板電圧Ｖｏｄを標準電圧Ｖｏｄ２か
ら低電圧Ｖｏｄ１に変更することにより、フォトダイオ
ードＰＤに蓄積されている電荷のリーク量を少なくする
ことができる。

【００７２】これにより、フォトダイオードＰＤ１とＰ
Ｄ２に蓄積された電荷のリーク量の差を少なくすること
ができ、第１フィールドと第２フィールドの画像信号の
レベル差を小さくすることができる。その結果、画質の
劣化を防止することができる。

【００７３】次に、基板電圧Ｖｏｄを変化させない場合
と基板電圧Ｖｏｄを変化させた場合の測定結果を示す。
具体的には、奇数行のフォトダイオードＰＤ１から読み
出した信号の電圧と偶数行のフォトダイオードＰＤ２か
ら読み出した信号の電圧を測定した。

【００７４】まず、基板電圧Ｖｏｄを変化させない場合
を説明する。時刻ｔ５〜ｔ１２の基板電圧Ｖｏｄを標準
電圧Ｖｏｄ２にし、その他は図５に示すタイミングチャ
ートに従い、測定を行った。

【００７５】奇数行のフォトダイオードＰＤ１の飽和信
号の電圧は５００ｍＶとして出力された。一方、偶数行
のフォトダイオードＰＤ２の飽和信号の電圧は４５０ｍ
Ｖとして出力された。フォトダイオードＰＤ２の信号
は、フォトダイオードＰＤ１の信号に比べて５０ｍＶ低
下した。

【００７６】次に、基板電圧Ｖｏｄを変化させた場合を
説明する。上記の図５に示すタイミングチャートに従
い、測定を行った。この際、低電圧Ｖｏｄ１を標準電圧
Ｖｏｄ２よりも２Ｖ低くして、測定を行った。

【００７７】奇数行のフォトダイオードＰＤ１の飽和信
号の電圧は５００ｍＶとして出力された。一方、偶数行
のフォトダイオードＰＤ２の飽和信号の電圧は４９５ｍ
Ｖとして出力された。フォトダイオードＰＤ２の信号
は、フォトダイオードＰＤ１の信号に比べて５ｍＶ低下
した。

【００７８】以上のように、基板電圧Ｖｏｄを変化させ
ない場合は、５０ｍＶに相当する電荷のリークが生じた
が、図５に示す第１の制御例によれば、５ｍＶに相当す
る電荷のリーク量に抑えることができた。

【００７９】なお、図１において、フォトダイオードＰ
Ｄを構成するｎ型領域３の深さは約３〜４μｍであり、
垂直電荷転送路２２を構成するｎ型領域４の深さは約
０．５〜１μｍである。ｎ型領域４の深さは、ｎ型領域
３のものに比べて浅いので、基板電圧Ｖｏｄを変えて
も、垂直電荷転送路２２はほとんど影響を受けない。

【００８０】ただし、基板電圧Ｖｏｄを低くしすぎる
と、シフトゲートパルスＳＧ１及びＳＧ２を印加して
も、フォトダイオードＰＤ１及びＰＤ２から垂直電荷転
送路２２へ電荷を読み出すことができなくなってしまう
ことがある。その場合は、シフトゲートパルスＳＧ１及
びＳＧ２の電圧を大きくすればよい。

【００８１】しかし、シフトゲートパルスＳＧ１及びＳ
Ｇ２の電圧は変えたくない場合がある。図６〜８に、シ
フトゲートパルスＳＧ１及びＳＧ２の電圧を変えずに、
フォトダイオードＰＤ１及びＰＤ２から電荷を読み出す
方法を示す。

【００８２】図６は、図１の固体撮像素子３３の第２の
制御例を示す信号のタイミングチャートである。第１の
制御例（図５）のタイミングチャートと異なる部分のみ
を説明する。

【００８３】不要電荷除去期間Ｔ３（時刻ｔ５〜ｔ６）
では、第１の制御例（図５）と同様に、基板電圧Ｖｏｄ
を低電圧Ｖｏｄ１に制御し、フォトダイオードＰＤに蓄
積されている電荷のリーク量を少なくする。

【００８４】次に、時刻ｔ６で、基板電圧Ｖｏｄを電圧
Ｖｏｄ４に上げる。電圧Ｖｏｄ４は、低電圧Ｖｏｄ１よ
りも大きく、かつ標準電圧Ｖｏｄ２以下のバイアス電圧
である。基板電圧Ｖｏｄを低電圧Ｖｏｄ１にすると、フ
ォトダイオードＰＤから電荷を読み出すことが困難な場
合であっても、基板電圧Ｖｏｄを電圧Ｖｏｄ４にするこ
とにより、フォトダイオードＰＤから電荷を読み出すこ
とが可能になる。

【００８５】次に、時刻ｔ７において、基板電圧Ｖｏｄ
４の状態で、シフトゲートパルスＳＧ１を供給し、フォ
トダイオードＰＤ１から垂直電荷転送路２２へ電荷を読
み出す。その後、駆動パルスφＶ３及びφＨ３に応じ
て、垂直及び水平電荷転送路２２及び２３は電荷を転送
する。

【００８６】次に、時刻ｔ１０において、基板電圧Ｖｏ
ｄ４の状態で、シフトゲートパルスＳＧ２を供給し、フ
ォトダイオードＰＤ２から垂直電荷転送路２２へ電荷を
読み出す。その後、駆動パルスφＶ４及びφＨ４に応じ
て、垂直及び水平電荷転送路２２及び２３は電荷を転送
する。

【００８７】次に、時刻ｔ１２において、基板電圧をＶ
ｏｄを標準電圧Ｖｏｄ２に戻す。以上のように、基板電
圧Ｖｏｄ４の状態で、シフトゲートパルスＳＧ１及びＳ
Ｇ２を供給することにより、フォトダイオードＰＤ１及
びＰＤ２から容易に電荷を読み出すことができる。ただ
し、フォトダイオードＰＤに蓄積されている電荷のリー
ク量は、第１の制御例（図５）に比べて少し多い。

【００８８】次に、第２の制御例（図６）に従い、奇数
行のフォトダイオードＰＤ１から読み出した信号の電圧
と偶数行のフォトダイオードＰＤ２から読み出した信号
の電圧を測定した結果を示す。電圧Ｖｏｄ４を標準電圧
Ｖｏｄ２と同じ電圧に設定して、測定を行った。

【００８９】奇数行のフォトダイオードＰＤ１の飽和信
号の電圧は５００ｍＶとして出力された。一方、偶数行
のフォトダイオードＰＤ２の飽和信号の電圧は４９０ｍ
Ｖとして出力された。フォトダイオードＰＤ２の信号
は、フォトダイオードＰＤ１の信号に比べて１０ｍＶ低
下した。

【００９０】以上のように、基板電圧Ｖｏｄを変化させ
ない場合は、５０ｍＶに相当する電荷のリークが生じた
が、図６に示す第２の制御例によれば、１０ｍＶに相当
する電荷のリーク量に抑えることができた。

【００９１】図７は、図１の固体撮像素子３３の第３の
制御例を示す信号のタイミングチャートである。第１の
制御例（図５）のタイミングチャートと異なる部分のみ
を説明する。

【００９２】不要電荷除去期間Ｔ３（時刻ｔ５〜ｔ６）
では、第１の制御例（図５）と同様に、基板電圧Ｖｏｄ
を低電圧Ｖｏｄ１に制御し、フォトダイオードＰＤに蓄
積されている電荷のリーク量を少なくする。

【００９３】次に、時刻ｔ６〜ｔ８の間、基板電圧Ｖｏ
ｄを電圧Ｖｏｄ４に上げる。電圧Ｖｏｄ４は、低電圧Ｖ
ｏｄ２よりも大きく、かつ標準電圧Ｖｏｄ２以下のバイ
アス電圧である。

【００９４】次に、時刻ｔ６〜ｔ８の間の時刻ｔ７にお
いて、基板電圧Ｖｏｄ４の状態で、シフトゲートパルス
ＳＧ１を供給し、フォトダイオードＰＤ１から垂直電荷
転送路２２へ電荷を読み出す。その後、駆動パルスφＶ
３及びφＨ３に応じて、垂直及び水平電荷転送路２２及
び２３は電荷を転送する。

【００９５】次に、時刻ｔ８〜ｔ９において、基板電圧
Ｖｏｄを低電圧Ｖｏｄ１に下げ、フォトダイオードＰＤ
２に蓄積されている電荷のリークを防止する。

【００９６】次に、時刻ｔ９〜ｔ１１の間、基板電圧Ｖ
ｏｄを再び電圧Ｖｏｄ４に上げ、時刻ｔ９〜ｔ１１の間
の時刻ｔ１０において、基板電圧Ｖｏｄ４の状態で、シ
フトゲートパルスＳＧ２を供給し、フォトダイオードＰ
Ｄ２から垂直電荷転送路２２へ電荷を読み出す。その
後、駆動パルスφＶ４及びφＨ４に応じて、垂直及び水
平電荷転送路２２及び２３は電荷を転送する。

【００９７】次に、時刻ｔ１１〜ｔ１２の間、基板電圧
Ｖｏｄを低電圧Ｖｏｄ１に下げ、時刻ｔ１２で基板電圧
Ｖｏｄを標準電圧Ｖｏｄ２に戻す。

【００９８】なお、時刻ｔ１１〜ｔ１２では、既にフォ
トダイオードＰＤ１及びＰＤ２から電荷が読み出された
後なので、フォトダイオードＰＤ１及びＰＤ２に蓄積さ
れている電荷のリークを考える必要がない。

【００９９】したがって、時刻ｔ１１〜ｔ１２では、基
板電圧Ｖｏｄを電圧Ｖｏｄ４又はＶｏｄ２に制御しても
よい。

【０１００】以上のように、シフトゲートパルスＳＧ１
及びＳＧ２を供給する期間のみ、基板電圧Ｖｏｄを電圧
Ｖｏｄ４にすることにより、フォトダイオードＰＤ１及
びＰＤ２から容易に電荷を読み出すことができ、かつ、
第２の制御例（図６）よりもフォトダイオードＰＤのリ
ーク電荷量を少なくすることができる。

【０１０１】図８は、図１の固体撮像素子３３の第４の
制御例を示す信号のタイミングチャートである。第１の
制御例（図５）のタイミングチャートと異なる部分のみ
を説明する。

【０１０２】不要電荷除去期間Ｔ３（時刻ｔ５〜ｔ６）
では、基板電圧Ｖｏｄを標準電圧Ｖｏｄ２にし、その後
の時刻ｔ８〜ｔ９の間、基板電圧Ｖｏｄを標準電圧Ｖｏ
ｄ２から低電圧Ｖｏｄ１に下げ、フォトダイオードＰＤ
２に蓄積されている電荷のリークを少なくする。時刻ｔ
８の前の時刻ｔ７において、基板電圧Ｖｏｄ２の状態
で、シフトゲートパルスＳＧ１を供給し、フォトダイオ
ードＰＤ１から垂直電荷転送路２２へ電荷を読み出す。
その後、駆動パルスφＶ３及びφＨ３により、垂直及び
水平電荷転送路２２及び２３は電荷を転送する。

【０１０３】次に、時刻ｔ９において、基板電圧Ｖｏｄ
を標準電圧Ｖｏｄ２に上げ、その後、時刻ｔ１０におい
て、基板電圧Ｖｏｄ２の状態で、シフトゲートパルスＳ
Ｇ２を供給し、フォトダイオードＰＤ２から垂直電荷転
送路２２へ電荷を読み出す。その後、駆動パルスφＶ４
及びφＨ４に応じて、垂直及び水平電荷転送路２２及び
２３は電荷を転送する。

【０１０４】以上のように、シフトゲートパルスＳＧ１
を供給した後、かつシフトゲートパルスＳＧ２を供給す
る前の間のみ、基板電圧Ｖｏｄを低電圧Ｖｏｄ１に下げ
ることにより、フォトダイオードＰＤ２のリーク電荷量
を少なくし、かつ、フォトダイオードＰＤ１及びＰＤ２
から容易に電荷を読み出すことができる。

【０１０５】図９は、図１の固体撮像素子３３の第５の
制御例を示す信号のタイミングチャートである。第１の
制御例（図５）のタイミングチャートと異なる部分のみ
を説明する。時刻ｔ５〜ｔ１０において、基板電圧Ｖｏ
ｄを低電圧Ｖｏｄ１に下げることにより、フォトダイオ
ードＰＤ１及びＰＤ２に蓄積されている電荷のリーク量
を少なくすることができる。

【０１０６】時刻ｔ１０でシフトゲートパルスＳＧ２に
よりフォトダイオードＰＤ２から電荷を読み出した後
は、フォトダイオードＰＤ２に蓄積されている電荷のリ
ークを考慮する必要はない。したがって、時刻ｔ１０以
後に基板電圧Ｖｏｄを標準電圧Ｖｏｄ２に戻せばよい。

【０１０７】第２の制御例（図６）においても、上記と
同様に、時刻ｔ１０以後であればいつ基板電圧Ｖｏｄを
標準電圧Ｖｏｄ２に戻してよい。

【０１０８】以上のように、本実施例によれば、電荷蓄
積期間Ｔ２の後、基板電圧Ｖｏｄを低電圧Ｖｏｄ１に下
げ、フォトダイオードの飽和電荷蓄積量を多くすること
により、フォトダイオードに蓄積されている電荷のリー
ク量を少なくすることができる。

【０１０９】また、フォトダイオードＰＤ１及びＰＤ２
に蓄積されている電荷を垂直電荷転送路２２に読み出し
た後に、基板電圧Ｖｏｄを標準電圧Ｖｏｄ２に戻せばよ
い。

【０１１０】基板電圧Ｖｏｄを低くすると、フォトダイ
オードＰＤ１及びＰＤ２から電荷を読み出し難くなる場
合には、その読み出し期間の間は基板電圧Ｖｏｄを電圧
Ｖｏ１よりも大きくかつ電圧Ｖｏｄ２以下の電圧Ｖｏｄ
４に制御すればよい。

【０１１１】固体撮像素子は、縦型オーバーフロードレ
イン構造又は横型オーバーフロードレイン構造のいずれ
でもよい。いずれの場合でも、基板に印加する電圧を制
御することにより、フォトダイオードＰＤの飽和電荷蓄
積量又はポテンシャルバリアを制御すればよい。飽和電
荷蓄積量を多くすることは、ポテンシャルバリアを高く
することに相当し、飽和電荷蓄積量を少なくすること
は、ポテンシャルバリアを低くすることに相当する。

【０１１２】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。

【０１１３】

【発明の効果】以上説明したように、本発明によれば、
第１の電圧を基板に印加した状態で、光電変換素子が光
を電荷に変換して蓄積することにより、光電変換素子の
飽和電荷蓄積量を比較的少なくする。その後、基板に第
２の電圧を印加することにより、光電変換素子に蓄積さ
れている電荷のリーク量を少なくすることができる。

【０１１４】また、第１の光電変換素子行に蓄積された
電荷を電荷転送路に読み出した後、第２の電圧を印加す
ることにより第２の光電変換素子行に蓄積されている電
荷のリーク量を少なくすることができる。これにより、
第１及び第２の光電変換素子行に蓄積される信号レベル
差を小さくすることができる。

【図面の簡単な説明】

【図１】本発明の実施例による固体撮像素子の断面図で
ある。

【図２】電子式撮影カメラの構成を示すブロック図であ
る。

【図３】固体撮像素子の平面図である。

【図４】基板の深さ位置に対するポテンシャルを示すグ
ラフである。

【図５】固体撮像素子の第１の制御例を示す信号のタイ
ミングチャートである。

【図６】固体撮像素子の第２の制御例を示す信号のタイ
ミングチャートである。

【図７】固体撮像素子の第３の制御例を示す信号のタイ
ミングチャートである。

【図８】固体撮像素子の第４の制御例を示す信号のタイ
ミングチャートである。

【図９】固体撮像素子の第５の制御例を示す信号のタイ
ミングチャートである。

【符号の説明】

１ ｎ型基板 ２ ｐ型ウエル ３，４ ｎ型領域 ５ ｐ⁺ 型領域 ６ 絶縁膜 ７ シフトゲート電極 ８ 光 ９ 電子 １１ 境界 ＰＤ 光電変換素子 ２２ 垂直電荷転送路 ２３ 水平電荷転送路 ２４ 出力アンプ ３０ 被写体 ３１ レンズ ３２ メカシャッタ ３３ 固体撮像素子 ３４ ＣＣＤドライバ ３５ 画像処理部 ４０ シャッタボタン ４１ スイッチ回路 ＳＷ スイッチ ４２ 抵抗 ４３ 低電圧電源 ４５ 電源 ４６ カメラ制御部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA06 AB01 BA13 CA03 DA03 FA06 FA13 FA26 FA35 5C024 AA01 BA01 CA14 FA01 GA01 GA16 GA43 GA45 JA21

Claims (19)

【特許請求の範囲】
1. 【請求項１】光電変換を行う光電変換素子及び電荷を転
   送する電荷転送路を有する基板と、基板内の電荷を除去
   するために基板に所定の電圧を印加するための電源とを
   含む固体撮像素子の制御方法であって、 （ａ）基板に第１の電圧を印加することにより光電変換
   素子を第１の飽和電荷蓄積量に制御する工程と、 （ｂ）前記第１の電圧を印加した状態で、光電変換素子
   が所定時間受光した光を電荷に変換して蓄積する工程
   と、 （ｃ）前記所定時間受光した後、基板に第２の電圧を印
   加することにより光電変換素子を前記第１の飽和電荷蓄
   積量よりも多い第２の飽和電荷蓄積量に制御し、光電変
   換素子に蓄積されている電荷のリーク量を少なくする工
   程と、 （ｄ）基板に第３の電圧を印加することにより前記第１
   の飽和電荷蓄積量よりも多くかつ前記第２の飽和電荷蓄
   積量以下の第３の飽和電荷蓄積量に光電変換素子を制御
   し、前記光電変換素子に蓄積された電荷を電荷転送路に
   読み出す工程と、 （ｅ）前記第３の電圧を基板に印加した状態で、前記電
   荷転送路上の電荷を転送する工程とを含む固体撮像素子
   の制御方法。
2. 【請求項２】さらに、（ｆ）前記工程（ｃ）の後かつ前
   記工程（ｄ）の前に、前記第２の電圧を印加した状態
   で、電荷転送路上の不要電荷を転送する工程を含む請求
   項１記載の固体撮像素子の制御方法。
3. 【請求項３】前記固体撮像素子は、縦型オーバーフロー
   ドレイン構造を有する請求項１又は２記載の固体撮像素
   子の制御方法。
4. 【請求項４】前記固体撮像素子は、横型オーバーフロー
   ドレイン構造を有する請求項１又は２記載の固体撮像素
   子の制御方法。
5. 【請求項５】前記第１の電圧は、前記第２の電圧よりも
   高い請求項３記載の固体撮像素子の制御方法。
6. 【請求項６】光電変換を行う第１の光電変換素子行及び
   第２の光電変換素子行を含む２次元配列の光電変換素子
   群及び電荷を転送する電荷転送路を有する基板と、基板
   内の電荷を除去するために基板に所定の電圧を印加する
   ための電源とを含む固体撮像素子の制御方法であって、 （ａ）基板に第１の電圧を印加することにより光電変換
   素子を第１の飽和電荷蓄積量に制御する工程と、 （ｂ）前記第１の電圧を印加した状態で、光電変換素子
   が所定時間受光した光を電荷に変換して蓄積する工程
   と、 （ｃ）前記第１の光電変換素子行に蓄積された電荷を電
   荷転送路に読み出す工程と、 （ｄ）基板に第２の電圧を印加することにより光電変換
   素子を前記第１の飽和電荷蓄積量よりも多い第２の飽和
   電荷蓄積量に制御し、光電変換素子に蓄積されている電
   荷のリーク量を少なくする工程と、 （ｅ）前記第２の光電変換素子行に蓄積された電荷を電
   荷転送路に読み出す工程とを含む固体撮像素子の制御方
   法。
7. 【請求項７】さらに、（ｆ）前記工程（ｂ）の後かつ前
   記工程（ｃ）の前に、電荷転送路上の不要電荷を転送す
   る工程を含む請求項６記載の固体撮像素子の制御方法。
8. 【請求項８】さらに、（ｇ）前記工程（ｃ）の後に、前
   記第１の光電変換素子行から読み出された電荷転送路上
   の電荷を転送する工程と、 （ｈ）前記工程（ｅ）の後に、前記第２の光電変換素子
   行から読み出された電荷転送路上の電荷を転送する工程
   とを含む請求項６記載の固体撮像素子の制御方法。
9. 【請求項９】前記工程（ｃ）及び（ｅ）は、前記第２の
   電圧を基板に印加した状態で電荷の読み出しを行う請求
   項６又は７記載の固体撮像素子の制御方法。
10. 【請求項１０】前記工程（ｃ）及び（ｅ）は、前記第２
    の電圧を基板に印加した状態で電荷の読み出しを行う工
    程であり、 前記工程（ｇ）は、前記第２の電圧を基板に印加した状
    態で電荷の転送を行う工程である請求項８記載の固体撮
    像素子の制御方法。
11. 【請求項１１】さらに、（ｉ）前記工程（ｂ）の後かつ
    前記工程（ｃ）の前に、前記第２の電圧を基板に印加し
    た状態で電荷転送路上の不要電荷を転送する工程を含む
    請求項１０記載の固体撮像素子の制御方法。
12. 【請求項１２】前記工程（ｃ）及び（ｅ）は、第３の電
    圧を基板に印加することにより光電変換素子を前記第１
    の飽和電荷蓄積量よりも多くかつ前記第２の飽和電荷蓄
    積量以下の第３の飽和電荷蓄積量になるように制御した
    状態で電荷の読み出しを行う工程であり、 前記工程（ｇ）は、前記第２の電圧を基板に印加した状
    態で電荷の転送を行う工程である請求項８記載の固体撮
    像素子の制御方法。
13. 【請求項１３】さらに、（ｉ）前記工程（ｂ）の後かつ
    前記工程（ｃ）の前に、前記第２の電圧を基板に印加し
    た状態で電荷転送路上の不要電荷を転送する工程を含む
    請求項１２記載の固体撮像素子の制御方法。
14. 【請求項１４】前記工程（ｃ）及び（ｅ）は、前記第１
    の電圧を基板に印加した状態で電荷の読み出しを行う工
    程であり、 前記工程（ｇ）は、前記第２の電圧を基板に印加した状
    態で電荷の転送を行う工程である請求項８記載の固体撮
    像素子の制御方法。
15. 【請求項１５】さらに、（ｉ）前記工程（ｂ）の後かつ
    前記工程（ｃ）の前に、前記第１の電圧を基板に印加し
    た状態で電荷転送路上の不要電荷を転送する工程を含む
    請求項１４記載の固体撮像素子の制御方法。
16. 【請求項１６】さらに、（ｉ）前記工程（ｂ）の後かつ
    前記工程（ｃ）の前に、第３の電圧を基板に印加するこ
    とにより光電変換素子を前記第１の飽和電荷蓄積量より
    も多くかつ前記第２の飽和電荷蓄積量以下の第３の飽和
    電荷蓄積量になるように制御した状態で電荷転送路上の
    不要電荷を転送する工程を含み、 前記工程（ｃ）及び（ｅ）は、前記第２の電圧を基板に
    印加した状態で電荷の読み出しを行う工程であり、 前記工程（ｇ）は、前記第２の電圧を基板に印加した状
    態で電荷の転送を行う工程である請求項８記載の固体撮
    像素子の制御方法。
17. 【請求項１７】前記固体撮像素子は、縦型オーバーフロ
    ードレイン構造を有する請求項６〜８のいずれかに記載
    の固体撮像素子の制御方法。
18. 【請求項１８】前記固体撮像素子は、横型オーバーフロ
    ードレイン構造を有する請求項６〜８のいずれかに記載
    の固体撮像素子の制御方法。
19. 【請求項１９】前記第１の電圧は、前記第２の電圧より
    も高い請求項１７記載の固体撮像素子の制御方法。