JP2000098963A - 画像処理回路及び画像表示装置 - Google Patents
画像処理回路及び画像表示装置Info
- Publication number
- JP2000098963A JP2000098963A JP10264525A JP26452598A JP2000098963A JP 2000098963 A JP2000098963 A JP 2000098963A JP 10264525 A JP10264525 A JP 10264525A JP 26452598 A JP26452598 A JP 26452598A JP 2000098963 A JP2000098963 A JP 2000098963A
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal
- image signal
- circuit
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 簡略な構成によって、1つの画面上に2つの
画像を表示可能な画像表示装置を提供する。 【解決手段】 副画像表示スイッチ20がONになる
と、入力信号切り替え回路11は副画像映像信号S2を
信号S31として出力する。A/D変換器12は、信号
S31の1フレーム分の画像に係る画像信号S311を
取り込み、デジタル画像信号S32に変換する。信号S
32は、画像縮小回路13によって所定の大きさの画面
領域に対応した信号S33に変換される。信号S33
は、メモリ制御回路14を介してフレームメモリ15の
所定の領域に書き込まれる。それ以後は回路11から主
画像映像信号S1が出力され、信号S1は変換器12,
回路13,14を介して、フレームメモリ15内の上記
所定の領域を除く領域に書き込まれる。液晶パネル17
の画面上に信号S1に係る動画像及び信号S2に係る静
止画像が表示される。
画像を表示可能な画像表示装置を提供する。 【解決手段】 副画像表示スイッチ20がONになる
と、入力信号切り替え回路11は副画像映像信号S2を
信号S31として出力する。A/D変換器12は、信号
S31の1フレーム分の画像に係る画像信号S311を
取り込み、デジタル画像信号S32に変換する。信号S
32は、画像縮小回路13によって所定の大きさの画面
領域に対応した信号S33に変換される。信号S33
は、メモリ制御回路14を介してフレームメモリ15の
所定の領域に書き込まれる。それ以後は回路11から主
画像映像信号S1が出力され、信号S1は変換器12,
回路13,14を介して、フレームメモリ15内の上記
所定の領域を除く領域に書き込まれる。液晶パネル17
の画面上に信号S1に係る動画像及び信号S2に係る静
止画像が表示される。
Description
【0001】
【発明の属する技術分野】本発明は、デジタル映像を表
示する画像表示装置に関するものであり、特に、複数の
画像を1つの画面上に同時に表示するための画像処理回
路に関する。
示する画像表示装置に関するものであり、特に、複数の
画像を1つの画面上に同時に表示するための画像処理回
路に関する。
【0002】
【従来の技術】図5は、第1の従来技術に係る画像表示
装置の全体の構成を模式的に示すブロック図である。
装置の全体の構成を模式的に示すブロック図である。
【0003】本画像表示装置は、単一の入力信号が入力
されて、当該入力信号に係る単一の画像を表示する。図
5に示すように、本画像表示装置は、画像処理部B4及
びマイクロコンピュータ(以下、単に「マイコン」とも
呼ぶ)39より成る画像処理回路500と、当該画像処
理回路500と接続されて所定の画像を表示する液晶パ
ネル37とを備える。
されて、当該入力信号に係る単一の画像を表示する。図
5に示すように、本画像表示装置は、画像処理部B4及
びマイクロコンピュータ(以下、単に「マイコン」とも
呼ぶ)39より成る画像処理回路500と、当該画像処
理回路500と接続されて所定の画像を表示する液晶パ
ネル37とを備える。
【0004】以下に、本画像表示装置ないしは画像処理
回路500の基本的な動作を、映像信号の内の赤
(R),緑(G),青(B)の情報に係る画像信号に対
する処理の過程に沿って説明する。
回路500の基本的な動作を、映像信号の内の赤
(R),緑(G),青(B)の情報に係る画像信号に対
する処理の過程に沿って説明する。
【0005】まず、アナログの映像信号の内の画像信号
S101が、画像処理部B4の入力端子T101を介し
て、A/D変換器32に入力される。
S101が、画像処理部B4の入力端子T101を介し
て、A/D変換器32に入力される。
【0006】そして、A/D変換器32が画像信号S1
01をデジタル変換して画像信号S102を生成して、
画像縮小回路33に出力する。画像縮小回路33は、画
像信号S102に基づいて画像信号S103を生成して
メモリ制御回路34に出力する。ここで、画像縮小回路
33は、画像信号S102(ないしは画像信号S10
1)が与える画像の解像度が液晶パネル37の解像度よ
りも高い場合には、画像信号S102が与える画像の解
像度が液晶パネル37の解像度になるように当該信号S
102を変換して、画像信号S103を生成する。画像
信号S102が与える画像の解像度が液晶パネル37の
解像度以下の場合には、上述の変換処理は行わず、画像
信号S102をそのまま画像信号S103に設定する。
01をデジタル変換して画像信号S102を生成して、
画像縮小回路33に出力する。画像縮小回路33は、画
像信号S102に基づいて画像信号S103を生成して
メモリ制御回路34に出力する。ここで、画像縮小回路
33は、画像信号S102(ないしは画像信号S10
1)が与える画像の解像度が液晶パネル37の解像度よ
りも高い場合には、画像信号S102が与える画像の解
像度が液晶パネル37の解像度になるように当該信号S
102を変換して、画像信号S103を生成する。画像
信号S102が与える画像の解像度が液晶パネル37の
解像度以下の場合には、上述の変換処理は行わず、画像
信号S102をそのまま画像信号S103に設定する。
【0007】メモリ制御回路34は、書き込み許可信号
W2をフレームメモリ35に発信すると共に、画像信号
103に基づく画像データを画像データD2としてフレ
ームメモリ35に書き込む。
W2をフレームメモリ35に発信すると共に、画像信号
103に基づく画像データを画像データD2としてフレ
ームメモリ35に書き込む。
【0008】フレームメモリ35に書き込まれた画像デ
ータは、液晶パネル37に表示する際に読み出される。
即ち、メモリ制御回路34が、読み出し許可信号R2を
フレームメモリ35に発信すると共に、画像データ21
に対応する画像データD2をフレームメモリ35から読
み出して、画像信号S104として画像拡大回路36に
出力する。
ータは、液晶パネル37に表示する際に読み出される。
即ち、メモリ制御回路34が、読み出し許可信号R2を
フレームメモリ35に発信すると共に、画像データ21
に対応する画像データD2をフレームメモリ35から読
み出して、画像信号S104として画像拡大回路36に
出力する。
【0009】画像拡大回路36は、画像信号S104に
基づいて画像信号S105を生成する。このとき、画像
拡大回路36は、画像信号S104が液晶パネル37の
解像度よりも低い場合には、画像信号S104が与える
画像の解像度が液晶パネル37の解像度になるように当
該信号S104を変換して、画像信号S105を生成す
る。画像信号S104が与える画像の解像度が液晶パネ
ル37の解像度以上の場合には、画像信号S104に対
して上述の変換処理は行わず、画像信号S104をその
まま画像信号S105に設定する。そして、画像拡大回
路36は、液晶パネル37の垂直周波数に同期させて、
画像信号S105を画像処理部B4の出力端子T105
を介して液晶パネル37に出力する。
基づいて画像信号S105を生成する。このとき、画像
拡大回路36は、画像信号S104が液晶パネル37の
解像度よりも低い場合には、画像信号S104が与える
画像の解像度が液晶パネル37の解像度になるように当
該信号S104を変換して、画像信号S105を生成す
る。画像信号S104が与える画像の解像度が液晶パネ
ル37の解像度以上の場合には、画像信号S104に対
して上述の変換処理は行わず、画像信号S104をその
まま画像信号S105に設定する。そして、画像拡大回
路36は、液晶パネル37の垂直周波数に同期させて、
画像信号S105を画像処理部B4の出力端子T105
を介して液晶パネル37に出力する。
【0010】次に、第2の従来技術に係る画像表示装置
を、図6を用いて説明する。図6に示すように、本画像
表示装置は、基本的に、各々が第1の従来技術に係る画
像処理部B4(図5参照)に相当する構成の第1及び第
2画像処理部B1,B2を備えており、液晶パネル7の
画面上に2つの画像を同時に表示しうるものである。
を、図6を用いて説明する。図6に示すように、本画像
表示装置は、基本的に、各々が第1の従来技術に係る画
像処理部B4(図5参照)に相当する構成の第1及び第
2画像処理部B1,B2を備えており、液晶パネル7の
画面上に2つの画像を同時に表示しうるものである。
【0011】なお、以下の説明において、入力信号S1
1が与える画像を「主画像」と呼び、入力信号S21が
与える画像を「副画像」と呼ぶことにする。
1が与える画像を「主画像」と呼び、入力信号S21が
与える画像を「副画像」と呼ぶことにする。
【0012】図6に示すように、第1及び第2画像処理
部B1,B2のそれぞれは、A/D変換器32に相当す
るA/D変換器1A,1Bと、画像縮小回路33に相当
する画像縮小回路2A,2Bと、メモリ制御回路34に
相当するメモリ制御回路3A,3Bと、フレームメモリ
35に相当するフレームメモリ4A,4Bと、画像拡大
回路36に相当する画像拡大回路5A,5Bとを備えて
いる。
部B1,B2のそれぞれは、A/D変換器32に相当す
るA/D変換器1A,1Bと、画像縮小回路33に相当
する画像縮小回路2A,2Bと、メモリ制御回路34に
相当するメモリ制御回路3A,3Bと、フレームメモリ
35に相当するフレームメモリ4A,4Bと、画像拡大
回路36に相当する画像拡大回路5A,5Bとを備えて
いる。
【0013】更に、本画像表示装置は、副画像表示スイ
ッチ10と、副画像表示スイッチ10からの制御信号S
1001が入力されるマイコン9とを備えている。ま
た、マイコン9と第1及び第2画像処理部B1,B2の
それぞれとは、インターフェイス回路であるマイコン制
御回路8を介して、各端子T8A,T8Bにおいて接続
されている。なお、図6中への図示化は省略している
が、各端子T8A,T8Bは、第1又は第2画像処理部
B1,B2の各構成要素と接続されているので、上記各
要素とマイコン9とはマイコン制御回路8を介して各種
の制御信号S8を送受信する。
ッチ10と、副画像表示スイッチ10からの制御信号S
1001が入力されるマイコン9とを備えている。ま
た、マイコン9と第1及び第2画像処理部B1,B2の
それぞれとは、インターフェイス回路であるマイコン制
御回路8を介して、各端子T8A,T8Bにおいて接続
されている。なお、図6中への図示化は省略している
が、各端子T8A,T8Bは、第1又は第2画像処理部
B1,B2の各構成要素と接続されているので、上記各
要素とマイコン9とはマイコン制御回路8を介して各種
の制御信号S8を送受信する。
【0014】本画像表示装置によれば、第1及び第2画
像処理部B1,B2にはそれぞれ各入力端子T11,T
21を介して、画像信号S11,S21が入力される。
そして、各画像処理部B1,B2は、既述の画像処理部
B4での信号処理と同様の信号処理によって、画像信号
S11,S21から画像信号S15,S25を生成し
て、画像混合回路6に出力する。なお、図6中の信号S
12,S13,S14,S15,RA,WA,DAの各
信号並びに信号S22,S23,S24,S25,R
B,WB,DBの各信号は、それぞれ図5の画像表示装
置における信号S32,S33,S34,S35,W
1,R1,D1に相当する。
像処理部B1,B2にはそれぞれ各入力端子T11,T
21を介して、画像信号S11,S21が入力される。
そして、各画像処理部B1,B2は、既述の画像処理部
B4での信号処理と同様の信号処理によって、画像信号
S11,S21から画像信号S15,S25を生成し
て、画像混合回路6に出力する。なお、図6中の信号S
12,S13,S14,S15,RA,WA,DAの各
信号並びに信号S22,S23,S24,S25,R
B,WB,DBの各信号は、それぞれ図5の画像表示装
置における信号S32,S33,S34,S35,W
1,R1,D1に相当する。
【0015】画像混合回路6は、マイコン9からの制御
信号S92に従って、画像信号S6を生成して出力す
る。即ち、副画像表示スイッチ10がOFF状態の場合
には、画像混合回路6は、主画像に係る画像信号S15
のみを画像信号S6として液晶パネル7に出力する。こ
れに対して、副画像表示スイッチ10がON状態の場合
には、副画像が画面上の所定の大きさになるように、画
像信号S25を変換し、更に、主画像に係る画像信号S
15の所定の一部が上記変換された画像信号S25に置
換された画像信号を生成して、画像信号S6として液晶
パネル7に出力する。これによって、図6の画像表示装
置は、液晶パネル7の画面上に主画像及び副画像を同時
に、且つ、両画面共にリアルタイムに表示することがで
きる。
信号S92に従って、画像信号S6を生成して出力す
る。即ち、副画像表示スイッチ10がOFF状態の場合
には、画像混合回路6は、主画像に係る画像信号S15
のみを画像信号S6として液晶パネル7に出力する。こ
れに対して、副画像表示スイッチ10がON状態の場合
には、副画像が画面上の所定の大きさになるように、画
像信号S25を変換し、更に、主画像に係る画像信号S
15の所定の一部が上記変換された画像信号S25に置
換された画像信号を生成して、画像信号S6として液晶
パネル7に出力する。これによって、図6の画像表示装
置は、液晶パネル7の画面上に主画像及び副画像を同時
に、且つ、両画面共にリアルタイムに表示することがで
きる。
【0016】なお、図6において、第1及び第2画像処
理部B1,B2と、副画像表示スイッチ10と、マイコ
ン9とマイコン制御回路8と、画像混合回路6とから成
る構成を画像処理回路600とも呼ぶ。
理部B1,B2と、副画像表示スイッチ10と、マイコ
ン9とマイコン制御回路8と、画像混合回路6とから成
る構成を画像処理回路600とも呼ぶ。
【0017】
【発明が解決しようとする課題】1つの画面上に2つの
画像をリアルタイムに表示するためには、図6の画像表
示装置ないしは画像処理回路600のように2つの画像
処理部が必要である。同様に、1つの画面上に複数の画
像を表示する場合には、その表示画像数に応じた数の画
像処理部が必要である。このため、複数の画像をリアル
タイムに表示する従来の画像表示装置では、回路の構成
が非常に複雑になってしまうという問題点並びにその分
だけ製造コストないしは製品価格が高くなってしまうと
いう問題点がある。
画像をリアルタイムに表示するためには、図6の画像表
示装置ないしは画像処理回路600のように2つの画像
処理部が必要である。同様に、1つの画面上に複数の画
像を表示する場合には、その表示画像数に応じた数の画
像処理部が必要である。このため、複数の画像をリアル
タイムに表示する従来の画像表示装置では、回路の構成
が非常に複雑になってしまうという問題点並びにその分
だけ製造コストないしは製品価格が高くなってしまうと
いう問題点がある。
【0018】本発明は、かかる問題点に鑑みてなされた
ものであり、従来の複数画面表示装置における画像処理
回路に比べて簡略化された構成で以て、1つの画面上に
複数の画像を表示することを可能としうる画像処理回路
を提供することを第1の目的とする。
ものであり、従来の複数画面表示装置における画像処理
回路に比べて簡略化された構成で以て、1つの画面上に
複数の画像を表示することを可能としうる画像処理回路
を提供することを第1の目的とする。
【0019】更に、本発明は、上記第1の目的を実現す
る画像処理回路を備える画像表示装置を提供することを
第2の目的とする。
る画像処理回路を備える画像表示装置を提供することを
第2の目的とする。
【0020】
【課題を解決するための手段】(1)請求項1に記載の
発明に係る画像処理回路は、入力画像信号に基づく画像
データを単一のフレームメモリに書き込み、前記フレー
ムメモリに書き込まれた前記画像データに対応する出力
画像信号を生成して出力する画像処理部を備える画像処
理回路であって、前記入力画像信号は、第1画像信号及
び第2画像信号を含み、前記画像処理部は、前記入力画
像信号が前記第1画像信号であるときには、前記第1画
像信号に基づく第1画像データの内で所定の1フレーム
分の画像データのみを前記フレームメモリ内の第1領域
に書き込むと共に、当該書き込み処理後の所定の期間中
は、前記第1領域内の前記第1画像データを保持する一
方、前記入力画像信号が前記第2画像信号であるときに
は、前記第2画像信号に基づく第2画像データを前記フ
レームメモリ内の前記第1領域以外の第2領域に書き込
むことを特徴とする。
発明に係る画像処理回路は、入力画像信号に基づく画像
データを単一のフレームメモリに書き込み、前記フレー
ムメモリに書き込まれた前記画像データに対応する出力
画像信号を生成して出力する画像処理部を備える画像処
理回路であって、前記入力画像信号は、第1画像信号及
び第2画像信号を含み、前記画像処理部は、前記入力画
像信号が前記第1画像信号であるときには、前記第1画
像信号に基づく第1画像データの内で所定の1フレーム
分の画像データのみを前記フレームメモリ内の第1領域
に書き込むと共に、当該書き込み処理後の所定の期間中
は、前記第1領域内の前記第1画像データを保持する一
方、前記入力画像信号が前記第2画像信号であるときに
は、前記第2画像信号に基づく第2画像データを前記フ
レームメモリ内の前記第1領域以外の第2領域に書き込
むことを特徴とする。
【0021】(2)請求項2に記載の発明に係る画像処
理回路は、請求項1に記載の画像処理回路であって、前
記画像処理回路は、前記第1画像信号の前記画像処理部
への入力タイミングを制御するスイッチと、前記第1及
び第2画像信号を受信して、前記スイッチの制御に応じ
て前記第1及び第2画像信号の一方を前記画像処理部に
入力する入力信号切り替え回路とを更に備え、前記入力
信号切り替え回路は、前記スイッチがOFF状態にある
ことを指示する場合には、前記第2画像信号を選択して
出力し続ける一方、前記スイッチがOFF状態からON
状態への変化を指示する場合には、その出力信号を前記
第2画像信号から前記第1画像信号に切り替えて、当該
第1画像信号を出力し続け、前記書き込み処理の終了に
対応して、その出力信号を前記第1画像信号から前記第
2画像信号に切り替えて、当該第2画像信号を出力し続
けることを特徴とする。
理回路は、請求項1に記載の画像処理回路であって、前
記画像処理回路は、前記第1画像信号の前記画像処理部
への入力タイミングを制御するスイッチと、前記第1及
び第2画像信号を受信して、前記スイッチの制御に応じ
て前記第1及び第2画像信号の一方を前記画像処理部に
入力する入力信号切り替え回路とを更に備え、前記入力
信号切り替え回路は、前記スイッチがOFF状態にある
ことを指示する場合には、前記第2画像信号を選択して
出力し続ける一方、前記スイッチがOFF状態からON
状態への変化を指示する場合には、その出力信号を前記
第2画像信号から前記第1画像信号に切り替えて、当該
第1画像信号を出力し続け、前記書き込み処理の終了に
対応して、その出力信号を前記第1画像信号から前記第
2画像信号に切り替えて、当該第2画像信号を出力し続
けることを特徴とする。
【0022】(3)請求項3に記載の発明に係る画像処
理回路は、請求項1又は2に記載の画像処理回路であっ
て、前記画像処理部は画像縮小回路を更に備え、前記画
像縮小回路は、前記第1画像信号が与える画像の解像度
が、前記出力画像信号によって映像が表示されるべき画
面内に於ける前記第1領域に対応する表示画面領域の解
像度よりも高い場合には、前記画像の解像度が前記表示
画面領域の解像度に一致するように、前記第1画像信号
を処理し、前記画像処理部は、前記画像縮小回路によっ
て処理された前記第1画像信号に基づく前記第1画像デ
ータの内で所定の1フレーム分の画像データを前記第1
領域に書き込むことを特徴とする。
理回路は、請求項1又は2に記載の画像処理回路であっ
て、前記画像処理部は画像縮小回路を更に備え、前記画
像縮小回路は、前記第1画像信号が与える画像の解像度
が、前記出力画像信号によって映像が表示されるべき画
面内に於ける前記第1領域に対応する表示画面領域の解
像度よりも高い場合には、前記画像の解像度が前記表示
画面領域の解像度に一致するように、前記第1画像信号
を処理し、前記画像処理部は、前記画像縮小回路によっ
て処理された前記第1画像信号に基づく前記第1画像デ
ータの内で所定の1フレーム分の画像データを前記第1
領域に書き込むことを特徴とする。
【0023】(4)請求項4に記載の発明に係る画像表
示装置は、請求項1乃至3のいずれかに記載の前記画像
処理回路と、前記出力画像信号を入力して、前記フレー
ムメモリ内の前記画像データに基づく画像を表示する表
示部とを備えることを特徴とする。
示装置は、請求項1乃至3のいずれかに記載の前記画像
処理回路と、前記出力画像信号を入力して、前記フレー
ムメモリ内の前記画像データに基づく画像を表示する表
示部とを備えることを特徴とする。
【0024】
【発明の実施の形態】(実施の形態1)図1は、本実施
の形態1に係る画像表示装置の全体の構成を模式的に示
すブロック図である。当該画像表示装置は、外部のコン
ピュータから出力されるアナログ映像信号をデジタル映
像信号に変換してデジタル映像をモニタ上に表示するも
のであり、ここでは、一例として、液晶パネルを用いる
場合を挙げて説明をする。勿論、モニタとしては、液晶
パネルの他に、プラズマディスプレイパネルモニタ等の
ようなデジタル映像を表示可能なフラットディスプレイ
パネルを用いても良い。
の形態1に係る画像表示装置の全体の構成を模式的に示
すブロック図である。当該画像表示装置は、外部のコン
ピュータから出力されるアナログ映像信号をデジタル映
像信号に変換してデジタル映像をモニタ上に表示するも
のであり、ここでは、一例として、液晶パネルを用いる
場合を挙げて説明をする。勿論、モニタとしては、液晶
パネルの他に、プラズマディスプレイパネルモニタ等の
ようなデジタル映像を表示可能なフラットディスプレイ
パネルを用いても良い。
【0025】ここで、映像信号とは、それぞれが別々の
信号線で以て伝達される赤(R),緑(G),青(B)
の情報に係る3つの信号成分(カラー表示の場合)より
成る画像信号と、垂直同期信号及び水平同期信号の2つ
の信号成分から成る同期信号とを備える複合信号を言う
ものとする。特に、コンピュータから映像信号が出力さ
れる場合には、上記の5つの信号はそれぞれ別々の信号
線を介して伝達される。
信号線で以て伝達される赤(R),緑(G),青(B)
の情報に係る3つの信号成分(カラー表示の場合)より
成る画像信号と、垂直同期信号及び水平同期信号の2つ
の信号成分から成る同期信号とを備える複合信号を言う
ものとする。特に、コンピュータから映像信号が出力さ
れる場合には、上記の5つの信号はそれぞれ別々の信号
線を介して伝達される。
【0026】図1に示すように、本画像表示装置は、大
別して、画像処理回路100と、画像処理回路100の
出力端子T35に接続された液晶パネル17(表示部)
とを備える。かかる液晶パネル17は、画像処理回路1
00の出力する出力画像信号S35を入力して、後述の
フレームメモリ15に書き込まれた画像データに基づく
画像をその表示画面上に表示する。
別して、画像処理回路100と、画像処理回路100の
出力端子T35に接続された液晶パネル17(表示部)
とを備える。かかる液晶パネル17は、画像処理回路1
00の出力する出力画像信号S35を入力して、後述の
フレームメモリ15に書き込まれた画像データに基づく
画像をその表示画面上に表示する。
【0027】そして、画像処理回路100は、後述の画
像処理部B3と、画像処理部B3への入力信号を制御す
るための副画像表示スイッチ(以下、単に「スイッチ」
とも呼ぶ)20と、副画像表示スイッチ20の出力信号
である制御信号S201を入力信号とするマイクロコン
ピュータ(以下、「マイコン」とも呼ぶ)19と、入力
信号切り替え回路11とを備える。かかる入力信号切り
替え回路11は、マイコン19からの制御信号S191
及び2つの映像信号S1,S2を入力信号とし、上記制
御信号S191に基づいて上記映像信号S1又はS2の
内のいずれかの映像信号を出力信号S31(画像信号S
311と同期信号S312とから成る)として出力す
る。ここで、映像信号が画像信号と同期信号とから成る
ことを鑑みれば、入力信号切り替え回路11は、映像信
号S1の画像信号(第1画像信号)及び映像信号S2の
画像信号(第2画像信号)が入力されて、いずれか一方
の画像信号(第1又は第2画像信号)を画像処理部B3
に出力する回路であると言える。
像処理部B3と、画像処理部B3への入力信号を制御す
るための副画像表示スイッチ(以下、単に「スイッチ」
とも呼ぶ)20と、副画像表示スイッチ20の出力信号
である制御信号S201を入力信号とするマイクロコン
ピュータ(以下、「マイコン」とも呼ぶ)19と、入力
信号切り替え回路11とを備える。かかる入力信号切り
替え回路11は、マイコン19からの制御信号S191
及び2つの映像信号S1,S2を入力信号とし、上記制
御信号S191に基づいて上記映像信号S1又はS2の
内のいずれかの映像信号を出力信号S31(画像信号S
311と同期信号S312とから成る)として出力す
る。ここで、映像信号が画像信号と同期信号とから成る
ことを鑑みれば、入力信号切り替え回路11は、映像信
号S1の画像信号(第1画像信号)及び映像信号S2の
画像信号(第2画像信号)が入力されて、いずれか一方
の画像信号(第1又は第2画像信号)を画像処理部B3
に出力する回路であると言える。
【0028】更に、マイコン19は、画像処理部B3の
端子T192を介して、画像処理部B3(詳細には、後
述のマイコン制御回路18)と接続されている。
端子T192を介して、画像処理部B3(詳細には、後
述のマイコン制御回路18)と接続されている。
【0029】ここで、上記制御信号S191は、副画像
表示スイッチ20からの制御信号S201と後述のA/
D変換器12からの所定の制御信号S192とに基づい
て生成される制御信号であり、入力信号切り替え回路1
1に対して2つの映像信号S1,S2のいずれの信号を
出力信号S31として出力するかを指示するための信号
である。
表示スイッチ20からの制御信号S201と後述のA/
D変換器12からの所定の制御信号S192とに基づい
て生成される制御信号であり、入力信号切り替え回路1
1に対して2つの映像信号S1,S2のいずれの信号を
出力信号S31として出力するかを指示するための信号
である。
【0030】上記映像信号S31の内の画像信号S31
1を伝達する信号線は画像処理部B3の入力端子T31
に接続されており、他方、上記映像信号S31の内の同
期信号S312を伝達する信号線はマイコン19の入力
端子に接続されている。
1を伝達する信号線は画像処理部B3の入力端子T31
に接続されており、他方、上記映像信号S31の内の同
期信号S312を伝達する信号線はマイコン19の入力
端子に接続されている。
【0031】画像処理部B3は以下の構成を有する。即
ち、上記入力端子T31にA/D変換器12の入力端子
が接続され、A/D変換器12の出力端子が画像縮小回
路13の入力端子に接続され、画像縮小回路13の出力
端子はメモリ制御回路14の入力端子に接続されてい
る。メモリ制御回路14は、書き込み許可信号W1を伝
達する信号線と、読み出し許可信号R1を伝達する信号
線と、画像データD1を伝達する信号線とのそれぞれを
介してフレームメモリ15に接続されている。
ち、上記入力端子T31にA/D変換器12の入力端子
が接続され、A/D変換器12の出力端子が画像縮小回
路13の入力端子に接続され、画像縮小回路13の出力
端子はメモリ制御回路14の入力端子に接続されてい
る。メモリ制御回路14は、書き込み許可信号W1を伝
達する信号線と、読み出し許可信号R1を伝達する信号
線と、画像データD1を伝達する信号線とのそれぞれを
介してフレームメモリ15に接続されている。
【0032】更に、メモリ制御回路14の出力端子は画
像拡大回路16の入力端子に接続され、画像拡大回路1
6の出力端子は画像処理部B3の出力端子T35に接続
されている。
像拡大回路16の入力端子に接続され、画像拡大回路1
6の出力端子は画像処理部B3の出力端子T35に接続
されている。
【0033】また、画像処理部B3は、インターフェイ
ス回路であるマイコン制御回路18を備えており、当該
回路18の入出力端子は画像処理部B3の上記端子T1
92に接続されている。なお、図面の煩雑化を避けるた
めに図1中への図示化は省略しているが、マイコン制御
回路18は、画像処理部B3の各構成要素と接続されて
いる。このため、画像処理部B3内の各構成要素は、当
該マイコン制御回路18を介してマイコン19との各種
信号の送受信を行うと共に、基本的にマイコン19によ
って制御される。
ス回路であるマイコン制御回路18を備えており、当該
回路18の入出力端子は画像処理部B3の上記端子T1
92に接続されている。なお、図面の煩雑化を避けるた
めに図1中への図示化は省略しているが、マイコン制御
回路18は、画像処理部B3の各構成要素と接続されて
いる。このため、画像処理部B3内の各構成要素は、当
該マイコン制御回路18を介してマイコン19との各種
信号の送受信を行うと共に、基本的にマイコン19によ
って制御される。
【0034】次に、本画像表示装置(ないしは画像処理
回路100)の基本的な動作を、図1及び本画像表示装
置に係るタイミングチャートの一例である図2を用いて
説明する。なお、図2中の(a)は同期信号S312の
内の垂直同期信号の概略的な波形を示し、(b)は副画
像表示スイッチ20のON/OFFの状態を示し、
(c)は液晶パネル17の画面の表示状態を示してい
る。また、同図2中の(d)には、以下の説明の理解を
助けるために、画像表示に関する主な処理の内容を示し
ている。なお、図2中の(a)において、パルスP11
〜P14は映像信号S1の内の垂直同期信号を示し、パ
ルスP21〜P24は映像信号S2の内の垂直同期信号
を示している。但し、図2の(a)におけるパルスP1
1〜P14とP21〜P24とのパルス幅の違いは、図
面上での両者の区別を容易にするためのものであり、各
パルスP11〜P14,P21〜P24の本質的な差異
を示すものではない。
回路100)の基本的な動作を、図1及び本画像表示装
置に係るタイミングチャートの一例である図2を用いて
説明する。なお、図2中の(a)は同期信号S312の
内の垂直同期信号の概略的な波形を示し、(b)は副画
像表示スイッチ20のON/OFFの状態を示し、
(c)は液晶パネル17の画面の表示状態を示してい
る。また、同図2中の(d)には、以下の説明の理解を
助けるために、画像表示に関する主な処理の内容を示し
ている。なお、図2中の(a)において、パルスP11
〜P14は映像信号S1の内の垂直同期信号を示し、パ
ルスP21〜P24は映像信号S2の内の垂直同期信号
を示している。但し、図2の(a)におけるパルスP1
1〜P14とP21〜P24とのパルス幅の違いは、図
面上での両者の区別を容易にするためのものであり、各
パルスP11〜P14,P21〜P24の本質的な差異
を示すものではない。
【0035】なお、説明の便宜上の理由により、映像信
号S1,S2をそれぞれ「主画像映像信号S1」,「副
画像映像信号S2」とも呼び、映像信号S1,S2が与
える画像のそれぞれを「主画像」,「副画像」とも呼
ぶ。
号S1,S2をそれぞれ「主画像映像信号S1」,「副
画像映像信号S2」とも呼び、映像信号S1,S2が与
える画像のそれぞれを「主画像」,「副画像」とも呼
ぶ。
【0036】(時刻t0〜時刻t1)まず、時刻t0で
は副画像表示スイッチ20はOFF状態であるとする。
このとき、スイッチ20がOFF状態であることを示す
制御信号S201を受信したマイコン19は、入力信号
切り替え回路11の出力信号S31を主画像映像信号S
1に設定するための制御信号S191を出力する(ない
しは出力し続ける)。かかる制御信号S191に基づい
て、入力信号切り替え回路11は映像信号S31(ここ
では主画像映像信号S1)を出力する(ないしは出力し
続ける)。
は副画像表示スイッチ20はOFF状態であるとする。
このとき、スイッチ20がOFF状態であることを示す
制御信号S201を受信したマイコン19は、入力信号
切り替え回路11の出力信号S31を主画像映像信号S
1に設定するための制御信号S191を出力する(ない
しは出力し続ける)。かかる制御信号S191に基づい
て、入力信号切り替え回路11は映像信号S31(ここ
では主画像映像信号S1)を出力する(ないしは出力し
続ける)。
【0037】このとき、映像信号S31の内の(アナロ
グの)入力画像信号S311はA/D変換器12に入力
される。A/D変換器12は、当該入力画像信号S31
1をデジタル型式の入力画像信号S32に変換して、画
像縮小回路13に対して出力する。他方、映像信号S3
1の内の同期信号S312は、マイコン19に送信され
る。同期信号S312に基づくマイコン19の動作につ
いては後に詳述する。
グの)入力画像信号S311はA/D変換器12に入力
される。A/D変換器12は、当該入力画像信号S31
1をデジタル型式の入力画像信号S32に変換して、画
像縮小回路13に対して出力する。他方、映像信号S3
1の内の同期信号S312は、マイコン19に送信され
る。同期信号S312に基づくマイコン19の動作につ
いては後に詳述する。
【0038】上記入力画像信号S32が主画像映像信号
S1に基づく信号である場合には、画像縮小回路13
は、当該入力画像信号S32に対して以下の信号処理を
実行することによって画像信号S33を生成し、当該信
号S33をメモリ制御回路1に対して出力する。即ち、
画像縮小回路13はは、画像信号S32によって与えら
れるべき画像(ここでは、主画像)の解像度が液晶パネ
ル17の解像度よりも高いか否かを判定し、高い場合に
は、画像信号S32によって与えられる画像の解像度が
液晶パネル17の解像度に一致するように当該信号S3
2を変換して画像信号S33を生成し、他方、入力画像
信号S32によって与えられる画像の画像の解像度が液
晶パネル17の解像度以下の場合には、上述の変換処理
を行わずに入力画像信号S32をそのまま画像信号S3
3に設定する。このとき、入力画像信号ないしは入力映
像信号によって与えられるべき画像の解像度は、マイコ
ン19が同期信号S312を解析することにより検出す
ることができる。
S1に基づく信号である場合には、画像縮小回路13
は、当該入力画像信号S32に対して以下の信号処理を
実行することによって画像信号S33を生成し、当該信
号S33をメモリ制御回路1に対して出力する。即ち、
画像縮小回路13はは、画像信号S32によって与えら
れるべき画像(ここでは、主画像)の解像度が液晶パネ
ル17の解像度よりも高いか否かを判定し、高い場合に
は、画像信号S32によって与えられる画像の解像度が
液晶パネル17の解像度に一致するように当該信号S3
2を変換して画像信号S33を生成し、他方、入力画像
信号S32によって与えられる画像の画像の解像度が液
晶パネル17の解像度以下の場合には、上述の変換処理
を行わずに入力画像信号S32をそのまま画像信号S3
3に設定する。このとき、入力画像信号ないしは入力映
像信号によって与えられるべき画像の解像度は、マイコ
ン19が同期信号S312を解析することにより検出す
ることができる。
【0039】そして、メモリ制御回路14は、フレーム
メモリ15に対して送信する書き込み許可信号W1に従
って、画像信号S33に基づく画像データを画像データ
D1としてフレームメモリ15に書き込む。そして、メ
モリ制御回路14は書き込み処理の終了に係る信号を制
御信号S192として、マイコン19に送信する。
メモリ15に対して送信する書き込み許可信号W1に従
って、画像信号S33に基づく画像データを画像データ
D1としてフレームメモリ15に書き込む。そして、メ
モリ制御回路14は書き込み処理の終了に係る信号を制
御信号S192として、マイコン19に送信する。
【0040】その後、フレームメモリ15内に書き込ま
れた画像データに係る画像を表示する際に、メモリ制御
回路14は、フレームメモリ15に対して送信するメモ
リ読み出し許可信号R1に従って、フレームメモリ15
から当該画像に係る画像データを画像データD1として
読み出す。そして、メモリ制御回路14は、画像データ
D1に基づく画像信号S34を生成して、これを画像拡
大回路16に出力する。
れた画像データに係る画像を表示する際に、メモリ制御
回路14は、フレームメモリ15に対して送信するメモ
リ読み出し許可信号R1に従って、フレームメモリ15
から当該画像に係る画像データを画像データD1として
読み出す。そして、メモリ制御回路14は、画像データ
D1に基づく画像信号S34を生成して、これを画像拡
大回路16に出力する。
【0041】画像拡大回路16は、入力された画像信号
S34に対して所定の信号処理を実行することによって
画像信号S35を生成し、当該信号S35を、同期信号
S312に同期させて液晶パネル17に出力する。即
ち、画像拡大回路16は、画像信号S34が与える画像
の解像度が液晶パネル17の解像度よりも低いか否かを
判定し、低い場合には、画像信号S34が与える画像の
解像度が液晶パネル17の解像度に一致するように当該
信号S34を変換して出力画像信号S35を生成し、他
方、画像信号S34が与える画像の解像度が液晶パネル
17の解像度以上の場合には、上述の変換処理を行わず
に画像信号S34をそのまま画像信号S35に設定す
る。
S34に対して所定の信号処理を実行することによって
画像信号S35を生成し、当該信号S35を、同期信号
S312に同期させて液晶パネル17に出力する。即
ち、画像拡大回路16は、画像信号S34が与える画像
の解像度が液晶パネル17の解像度よりも低いか否かを
判定し、低い場合には、画像信号S34が与える画像の
解像度が液晶パネル17の解像度に一致するように当該
信号S34を変換して出力画像信号S35を生成し、他
方、画像信号S34が与える画像の解像度が液晶パネル
17の解像度以上の場合には、上述の変換処理を行わず
に画像信号S34をそのまま画像信号S35に設定す
る。
【0042】以上の処理によって、液晶パネル17の表
示画面領域上に主画像信号S1に基づく画像(主画像)
が表示される。
示画面領域上に主画像信号S1に基づく画像(主画像)
が表示される。
【0043】(時刻t1〜時刻t3)次に、時刻t1に
おいて副画像表示スイッチ20がOFF状態からON状
態に変化した場合について説明する。
おいて副画像表示スイッチ20がOFF状態からON状
態に変化した場合について説明する。
【0044】副画像表示スイッチ20がON状態である
ことを示す制御信号S201を受信したマイコン19
は、入力信号切り替え回路11から出力信号S31を副
画像映像信号S2に設定するための制御信号S191を
生成して出力する(ないしは出力し続ける)。かかる制
御信号S191に基づいて、入力信号切り替え回路11
は映像信号S31を主画像映像信号S1から副画像映像
信号S2に切り替えて、副画像映像信号S2(従って、
同信号S2の内の画像信号)を出力する(ないしは出力
し続ける)。
ことを示す制御信号S201を受信したマイコン19
は、入力信号切り替え回路11から出力信号S31を副
画像映像信号S2に設定するための制御信号S191を
生成して出力する(ないしは出力し続ける)。かかる制
御信号S191に基づいて、入力信号切り替え回路11
は映像信号S31を主画像映像信号S1から副画像映像
信号S2に切り替えて、副画像映像信号S2(従って、
同信号S2の内の画像信号)を出力する(ないしは出力
し続ける)。
【0045】特に、本表示装置ないしは画像処理回路1
00では、マイコン19が同期信号S312を常時受信
しており、同期信号S312の内の垂直同期信号の周波
数(ないしは周期)を計測している。主画像映像信号S
1と副画像映像信号S2との各垂直同期信号の周波数は
互いに異なっているので、同期信号S312の内の垂直
同期信号の周波数を計測することによって、画像信号S
31は主画像映像信号S1又は副画像映像信号S2のい
ずれの信号であるかを判定することができる。つまり、
マイコン19は、かかる計測において垂直同期信号の周
波数の変化を検出した時点を以て、画像信号S31が主
画像映像信号S1から副画像映像信号S2に切り替わっ
たと判定する。上述の周波数の変化は、例えば垂直同期
信号の所定の個数のパルスにおける周波数の平均値と、
その直前の上記所定の個数のパルスにおける周波数の平
均値とを比較することによって検出することができる。
図2の(d)に示すように、時刻t2〜時刻t3が当該
判定処理の期間である。
00では、マイコン19が同期信号S312を常時受信
しており、同期信号S312の内の垂直同期信号の周波
数(ないしは周期)を計測している。主画像映像信号S
1と副画像映像信号S2との各垂直同期信号の周波数は
互いに異なっているので、同期信号S312の内の垂直
同期信号の周波数を計測することによって、画像信号S
31は主画像映像信号S1又は副画像映像信号S2のい
ずれの信号であるかを判定することができる。つまり、
マイコン19は、かかる計測において垂直同期信号の周
波数の変化を検出した時点を以て、画像信号S31が主
画像映像信号S1から副画像映像信号S2に切り替わっ
たと判定する。上述の周波数の変化は、例えば垂直同期
信号の所定の個数のパルスにおける周波数の平均値と、
その直前の上記所定の個数のパルスにおける周波数の平
均値とを比較することによって検出することができる。
図2の(d)に示すように、時刻t2〜時刻t3が当該
判定処理の期間である。
【0046】(時刻t3〜時刻t6)その後、マイコン
19は、上記判定処理の完了に係る信号を制御信号S1
92として、マイコン制御回路18を介してA/D変換
器12に送信する。かかる制御信号S192を受信した
A/D変換器12は、上述の判定処理後(時刻t3の
後)における最初の垂直同期信号のパルスP23(時刻
t4)に同期して、入力画像信号S31、即ち、副画像
映像信号S2の1フレーム分(時刻t4〜時刻t5参
照)の画像信号を取り込む。そして、A/D変換器12
は、当該画像信号S31に対してデジタル変換処理を実
行することにより入力画像信号S32を生成して、当該
信号S32を画像縮小回路13に出力する。かかる1フ
レーム分の画像信号S32の生成後に、A/D変換器1
2は変換処理を停止すると共に、当該変換処理の終了に
係る信号を制御信号S192としてマイコン19に送信
する。
19は、上記判定処理の完了に係る信号を制御信号S1
92として、マイコン制御回路18を介してA/D変換
器12に送信する。かかる制御信号S192を受信した
A/D変換器12は、上述の判定処理後(時刻t3の
後)における最初の垂直同期信号のパルスP23(時刻
t4)に同期して、入力画像信号S31、即ち、副画像
映像信号S2の1フレーム分(時刻t4〜時刻t5参
照)の画像信号を取り込む。そして、A/D変換器12
は、当該画像信号S31に対してデジタル変換処理を実
行することにより入力画像信号S32を生成して、当該
信号S32を画像縮小回路13に出力する。かかる1フ
レーム分の画像信号S32の生成後に、A/D変換器1
2は変換処理を停止すると共に、当該変換処理の終了に
係る信号を制御信号S192としてマイコン19に送信
する。
【0047】上記入力画像信号S32が副画像映像信号
S1に基づく信号である場合には、画像縮小回路13
は、画像信号S32に対して以下の変換処理を実行する
ことによって画像信号S33を生成する。即ち、画像縮
小回路13は、画像信号S32によって与えられる画像
(ここでは、副画像)の解像度が液晶パネル17の表示
画面内における副画像の表示画面領域の解像度よりも高
いか否かを判定し、高い場合には、副画像の解像度が上
記表示画面領域の解像度になるように当該信号S32を
変換して画像信号S33を生成し、他方、副画像の解像
度が上記表示領域の解像度よりも低い場合には、上述の
変換処理を行わずに画像信号S32をそのまま画像信号
S33に設定する。
S1に基づく信号である場合には、画像縮小回路13
は、画像信号S32に対して以下の変換処理を実行する
ことによって画像信号S33を生成する。即ち、画像縮
小回路13は、画像信号S32によって与えられる画像
(ここでは、副画像)の解像度が液晶パネル17の表示
画面内における副画像の表示画面領域の解像度よりも高
いか否かを判定し、高い場合には、副画像の解像度が上
記表示画面領域の解像度になるように当該信号S32を
変換して画像信号S33を生成し、他方、副画像の解像
度が上記表示領域の解像度よりも低い場合には、上述の
変換処理を行わずに画像信号S32をそのまま画像信号
S33に設定する。
【0048】ここでは、上記の画面内における表示領域
は、図3に示す液晶パネル17の全画面領域を4等分し
た内の右下1/4の領域A1とする。勿論、当該領域は
かかる形態に限られるものではなく、図4に示すよう
に、例えば全画面領域を9等分した内の一つの領域A1
1,A12又はA13であっても構わない。
は、図3に示す液晶パネル17の全画面領域を4等分し
た内の右下1/4の領域A1とする。勿論、当該領域は
かかる形態に限られるものではなく、図4に示すよう
に、例えば全画面領域を9等分した内の一つの領域A1
1,A12又はA13であっても構わない。
【0049】そして、画像縮小回路13の出力信号であ
る画像信号S33は、メモリ制御回路14を介して、フ
レームメモリ15内の上記領域A1に対応する第1領域
に書き込まれる。ここで、図3及び図4は、液晶パネル
17の全画面領域とフレームメモリ15内の領域との相
関を示す図であると捉えることが可能である。このた
め、フレームメモリ15内の上記第1領域を、上記領域
A1に対応させて「第1領域A1」と呼ぶ。従って、か
かる書き込み処理は、副画像映像信号S2の内の画像信
号(第1画像信号)に基づく画像データ(第1画像デー
タ)の内で1フレーム分の画像データのみをフレームメ
モリ15の第1領域A1に書き込む処理であると言うこ
とができる。そして、メモリ制御回路14は、本書き込
み処理の終了を制御信号S192としてマイコン19に
送信する。
る画像信号S33は、メモリ制御回路14を介して、フ
レームメモリ15内の上記領域A1に対応する第1領域
に書き込まれる。ここで、図3及び図4は、液晶パネル
17の全画面領域とフレームメモリ15内の領域との相
関を示す図であると捉えることが可能である。このた
め、フレームメモリ15内の上記第1領域を、上記領域
A1に対応させて「第1領域A1」と呼ぶ。従って、か
かる書き込み処理は、副画像映像信号S2の内の画像信
号(第1画像信号)に基づく画像データ(第1画像デー
タ)の内で1フレーム分の画像データのみをフレームメ
モリ15の第1領域A1に書き込む処理であると言うこ
とができる。そして、メモリ制御回路14は、本書き込
み処理の終了を制御信号S192としてマイコン19に
送信する。
【0050】上記書き込み処理の終了に対応して(従っ
て、時刻t5以降に)、マイコン19は、入力信号切り
替え回路11に対して、同回路11の出力信号S31を
副画像映像信号S2から主画像映像信号S1に切り替え
る指示の制御信号S191を送信する。かかる制御信号
S191に従って、入力信号切り替え回路11は、出力
信号S31として主画像映像信号S1を出力する(ない
しは出力し続ける)。換言すれば、入力信号切り替え回
路11は、その出力信号S311を副画像映像信号S2
の内の画像信号(第1画像信号)から、主画像映像信号
の内の画像信号(第2画像信号)に切り替えて、当該画
像信号を出力する(ないしは出力し続ける)。
て、時刻t5以降に)、マイコン19は、入力信号切り
替え回路11に対して、同回路11の出力信号S31を
副画像映像信号S2から主画像映像信号S1に切り替え
る指示の制御信号S191を送信する。かかる制御信号
S191に従って、入力信号切り替え回路11は、出力
信号S31として主画像映像信号S1を出力する(ない
しは出力し続ける)。換言すれば、入力信号切り替え回
路11は、その出力信号S311を副画像映像信号S2
の内の画像信号(第1画像信号)から、主画像映像信号
の内の画像信号(第2画像信号)に切り替えて、当該画
像信号を出力する(ないしは出力し続ける)。
【0051】(時刻t6以降)そして、マイコン19
は、上述の同期信号S312の周波数の計測によって、
主画像映像信号S1が入力されているか否かの判定処理
を行う(時刻t6〜時刻t7)。そして、マイコン19
は、入力信号切り替え回路11から主画像映像信号S1
が出力されていると判定した時点(時刻t7)で、マイ
コン制御回路18を介して画像処理部B3の各要素に対
して各々の処理の再開を指示するための信号を制御信号
S192として送信する。
は、上述の同期信号S312の周波数の計測によって、
主画像映像信号S1が入力されているか否かの判定処理
を行う(時刻t6〜時刻t7)。そして、マイコン19
は、入力信号切り替え回路11から主画像映像信号S1
が出力されていると判定した時点(時刻t7)で、マイ
コン制御回路18を介して画像処理部B3の各要素に対
して各々の処理の再開を指示するための信号を制御信号
S192として送信する。
【0052】かかる信号により、A/D変換器12は、
上述の判定後における最初の同期信号のパルスP14
(図2参照)に同期して、主画像映像信号S1の画像信
号(S311)を取り込み、画像信号S32を生成して
出力する。その後、既述の処理によって、当該画像信号
S32は、画像縮小回路13及びメモリ制御回路14を
介して、フレームメモリ15に書き込まれる。
上述の判定後における最初の同期信号のパルスP14
(図2参照)に同期して、主画像映像信号S1の画像信
号(S311)を取り込み、画像信号S32を生成して
出力する。その後、既述の処理によって、当該画像信号
S32は、画像縮小回路13及びメモリ制御回路14を
介して、フレームメモリ15に書き込まれる。
【0053】特に、副画像表示スイッチ20がON状態
の場合の書き込み処理は、以下の点において、スイッチ
20がOFF状態の場合と異なる。即ち、副画像表示ス
イッチ20がON状態の場合において、メモリ制御回路
14は、副画像映像信号S2に基づく画像データ(第1
画像データ)の内で上述の所定の1フレーム分の画像デ
ータが書き込まれているフレームメモリ15の第1領域
A1には、主画像映像信号S1ないしは同信号S1の内
の画像信号(第2画像信号)に基づく画像データ(第2
画像データ)を書き込まない。つまり、第1領域A1に
対する書き込み処理が禁止されて、主画像映像信号S1
に基づく画像データ(第2画像データ)をフレームメモ
リ15内の第1領域A1以外の第2領域に書き込む。こ
こで、フレームメモリ15内の第2領域とは、図3(及
び図4)の液晶パネル17の全画面領域における領域A
1(A11,A12,A13)以外の領域A2に対応す
る。このため、上記フレームメモリ15内の第2領域
を、液晶パネル17の画面領域A2に対応させて「第2
領域A2」と呼ぶ。
の場合の書き込み処理は、以下の点において、スイッチ
20がOFF状態の場合と異なる。即ち、副画像表示ス
イッチ20がON状態の場合において、メモリ制御回路
14は、副画像映像信号S2に基づく画像データ(第1
画像データ)の内で上述の所定の1フレーム分の画像デ
ータが書き込まれているフレームメモリ15の第1領域
A1には、主画像映像信号S1ないしは同信号S1の内
の画像信号(第2画像信号)に基づく画像データ(第2
画像データ)を書き込まない。つまり、第1領域A1に
対する書き込み処理が禁止されて、主画像映像信号S1
に基づく画像データ(第2画像データ)をフレームメモ
リ15内の第1領域A1以外の第2領域に書き込む。こ
こで、フレームメモリ15内の第2領域とは、図3(及
び図4)の液晶パネル17の全画面領域における領域A
1(A11,A12,A13)以外の領域A2に対応す
る。このため、上記フレームメモリ15内の第2領域
を、液晶パネル17の画面領域A2に対応させて「第2
領域A2」と呼ぶ。
【0054】従って、所定の期間の間、即ち、スイッチ
20がOFF状態になるまでの期間の間は、フレームメ
モリ15内の第1領域A1の画像データ(第1画像デー
タ)は保持される。このため、当該所定の期間における
フレームメモリ15内には、いわば、主画像映像信号S
1に基づく画像データの一部が副画像映像信号S2に基
づく画像データに置換された画像データが存在すること
になる。
20がOFF状態になるまでの期間の間は、フレームメ
モリ15内の第1領域A1の画像データ(第1画像デー
タ)は保持される。このため、当該所定の期間における
フレームメモリ15内には、いわば、主画像映像信号S
1に基づく画像データの一部が副画像映像信号S2に基
づく画像データに置換された画像データが存在すること
になる。
【0055】そして、かかる画像データをメモリ制御回
路14が読み出して画像拡大回路16に出力し、画像拡
大回路16は既述の処理を実行して生成される画像信号
S35を液晶パネル17に出力する。
路14が読み出して画像拡大回路16に出力し、画像拡
大回路16は既述の処理を実行して生成される画像信号
S35を液晶パネル17に出力する。
【0056】このとき、フレームメモリ15内の第2領
域A2には、主画像映像信号S1に基づく画像データが
順次に書き込まれる。従って、図3に示すように、液晶
パネル17の画面上の領域A1には静止画像として副画
像が表示されると共に、領域A2には主画像が順次に更
新されてリアルタイムに表示される(図2中の時刻t8
参照)。なお、スイッチ20がON状態になる時刻t1
から2つの画像の表示を開始する時刻t8までは、マイ
コン19が液晶パネル17に制御信号S193を送信し
て、液晶パネル17のバックライトを消灯している。
域A2には、主画像映像信号S1に基づく画像データが
順次に書き込まれる。従って、図3に示すように、液晶
パネル17の画面上の領域A1には静止画像として副画
像が表示されると共に、領域A2には主画像が順次に更
新されてリアルタイムに表示される(図2中の時刻t8
参照)。なお、スイッチ20がON状態になる時刻t1
から2つの画像の表示を開始する時刻t8までは、マイ
コン19が液晶パネル17に制御信号S193を送信し
て、液晶パネル17のバックライトを消灯している。
【0057】この後に副画像表示スイッチ20がOFF
状態になると、マイコン19はフレームメモリ15内の
第1領域A1に対する書き込み処理の禁止を解除する。
これによって、フレームメモリ15内の全領域に対し
て、主画像映像信号S1に基づく画像データの書き込み
処理が可能となる。従って、時刻t0〜時刻t1におけ
る各処理と同様の処理が実行されて、液晶パネル17の
全画面上に主画像のみが表示される。
状態になると、マイコン19はフレームメモリ15内の
第1領域A1に対する書き込み処理の禁止を解除する。
これによって、フレームメモリ15内の全領域に対し
て、主画像映像信号S1に基づく画像データの書き込み
処理が可能となる。従って、時刻t0〜時刻t1におけ
る各処理と同様の処理が実行されて、液晶パネル17の
全画面上に主画像のみが表示される。
【0058】このように、本画像処理回路100は、図
5の画像処理回路500に入力信号切り替え回路11と
副画像表示スイッチ20とこれらの要素11,20に関
する信号線とを設けると共に、同回路100へ入力され
る画像信号を時分割で制御し、且つ、フレームメモリ1
5の第1領域A1に対して書き込みの許可/禁止を制御
することによって、2つの画像を1つの画面上に簡易的
に表示することができる。このため、図6の画像処理回
路600のように、2つの画像処理部B1,B2を準備
する必要が全くない。換言すれば、画像処理回路100
によれば、表示する画像の数と同数のフレームメモリを
全く必要とせず、単一のフレームメモリ15によって上
述の簡易表示を実現することができる。しかも、従来の
画像処理回路600よりも簡単な回路構成であるため、
画像処理回路100及び同回路100を備える画像表示
装置は低コストで以て製造可能である。
5の画像処理回路500に入力信号切り替え回路11と
副画像表示スイッチ20とこれらの要素11,20に関
する信号線とを設けると共に、同回路100へ入力され
る画像信号を時分割で制御し、且つ、フレームメモリ1
5の第1領域A1に対して書き込みの許可/禁止を制御
することによって、2つの画像を1つの画面上に簡易的
に表示することができる。このため、図6の画像処理回
路600のように、2つの画像処理部B1,B2を準備
する必要が全くない。換言すれば、画像処理回路100
によれば、表示する画像の数と同数のフレームメモリを
全く必要とせず、単一のフレームメモリ15によって上
述の簡易表示を実現することができる。しかも、従来の
画像処理回路600よりも簡単な回路構成であるため、
画像処理回路100及び同回路100を備える画像表示
装置は低コストで以て製造可能である。
【0059】なお、本実施の形態1では、画像処理回路
100にコンピュータから出力される映像信号が入力さ
れて、これを表示する場合について説明したが、画像処
理回路100は、テレビジョン等のビデオ信号(映像信
号と同期信号とが1つの信号として複合されて、1本の
信号線で伝達される複合映像信号)に対しても応用可能
である。詳細には、入力信号切り替え回路11の出力端
子に複合映像信号の分離回路の入力端子を接続する。こ
れにより、入力信号切り替え回路11は、入力信号であ
る2つの複合映像信号の内の一方の複合映像信号を上記
分離回路に出力し、当該分離回路は、かかる映像複合信
号を画像信号S311に相当する画像信号と同期信号S
312に相当する同期信号とに分離して出力する。そし
て、かかる画像信号と同期信号とのそれぞれをA/D変
換器12又はマイコン19に入力することによって、上
述のような2画像の簡易表示を得ることができる。しか
も、かかる場合であっても、上記の分離回路を追加する
のみで、図1の基本構成はそのまま用いることができる
ので、簡単な回路構成ないしは低コストで以て2画像表
示が実現できるという、上述の利点は失われることはな
い。
100にコンピュータから出力される映像信号が入力さ
れて、これを表示する場合について説明したが、画像処
理回路100は、テレビジョン等のビデオ信号(映像信
号と同期信号とが1つの信号として複合されて、1本の
信号線で伝達される複合映像信号)に対しても応用可能
である。詳細には、入力信号切り替え回路11の出力端
子に複合映像信号の分離回路の入力端子を接続する。こ
れにより、入力信号切り替え回路11は、入力信号であ
る2つの複合映像信号の内の一方の複合映像信号を上記
分離回路に出力し、当該分離回路は、かかる映像複合信
号を画像信号S311に相当する画像信号と同期信号S
312に相当する同期信号とに分離して出力する。そし
て、かかる画像信号と同期信号とのそれぞれをA/D変
換器12又はマイコン19に入力することによって、上
述のような2画像の簡易表示を得ることができる。しか
も、かかる場合であっても、上記の分離回路を追加する
のみで、図1の基本構成はそのまま用いることができる
ので、簡単な回路構成ないしは低コストで以て2画像表
示が実現できるという、上述の利点は失われることはな
い。
【0060】同様に、上述のような映像信号の分離回路
等を設けることによって赤(R),緑(G),青(B)
の情報に係る3つの信号をそれぞれ別々の信号線で以て
伝達して画像処理部B3に入力する限り、種々の映像信
号に対しても本画像回路100ないしは画像表示装置は
上述の効果を発揮しうる。
等を設けることによって赤(R),緑(G),青(B)
の情報に係る3つの信号をそれぞれ別々の信号線で以て
伝達して画像処理部B3に入力する限り、種々の映像信
号に対しても本画像回路100ないしは画像表示装置は
上述の効果を発揮しうる。
【0061】更に、3画像以上の画像を1画面上に表示
する場合にも同様の手法が適用可能である。即ち、一の
映像信号を主画像映像信号として扱い、他の映像信号を
副画像映像信号として扱うと共に、これらの映像信号を
時分割に制御して画像処理回路100へ入力することに
よって、上記一の映像信号が与える画像(主画像)はリ
アルタイムに表示され、他の映像信号が与える画像(副
画像)は静止画として表示することができる。かかる場
合には、「第1画像信号」とは上記他の映像信号の内の
画像信号のそれぞれに該当し、「第2画像信号」とは上
記一の映像信号の内の画像信号に該当する。また、「第
1領域」とは上記他の映像信号の内の画像信号のそれぞ
れが書き込まれるフレームメモリ内の各領域(又はその
総称)に該当する。
する場合にも同様の手法が適用可能である。即ち、一の
映像信号を主画像映像信号として扱い、他の映像信号を
副画像映像信号として扱うと共に、これらの映像信号を
時分割に制御して画像処理回路100へ入力することに
よって、上記一の映像信号が与える画像(主画像)はリ
アルタイムに表示され、他の映像信号が与える画像(副
画像)は静止画として表示することができる。かかる場
合には、「第1画像信号」とは上記他の映像信号の内の
画像信号のそれぞれに該当し、「第2画像信号」とは上
記一の映像信号の内の画像信号に該当する。また、「第
1領域」とは上記他の映像信号の内の画像信号のそれぞ
れが書き込まれるフレームメモリ内の各領域(又はその
総称)に該当する。
【0062】
【発明の効果】(1)請求項1に係る発明によれば、画
像処理回路は単一のフレームメモリを有する単一の画像
処理部を備えており、当該フレームメモリ内の第1及び
第2領域のそれぞれに第1及び第2画像データが書き込
まれる。このため、当該フレームメモリの画像データに
基づく画像を表示する場合には、フレームメモリの第1
領域に対応する画面上に第1画像信号が与える画像が静
止画として表示され、且つ、上記第2領域に対応する画
面上に第2画像信号が与える画像が順次に更新されるリ
アルタイムな画像として表示される。従って、各画像信
号毎に画像処理部ないしはフレームメモリを有する、第
2の従来技術に係る画像処理回路600(図6参照)と
比較して簡略化された構成によって、1つの画面上に第
1及び第2画像信号に係る2種類の画像を表示すること
が可能になる。
像処理回路は単一のフレームメモリを有する単一の画像
処理部を備えており、当該フレームメモリ内の第1及び
第2領域のそれぞれに第1及び第2画像データが書き込
まれる。このため、当該フレームメモリの画像データに
基づく画像を表示する場合には、フレームメモリの第1
領域に対応する画面上に第1画像信号が与える画像が静
止画として表示され、且つ、上記第2領域に対応する画
面上に第2画像信号が与える画像が順次に更新されるリ
アルタイムな画像として表示される。従って、各画像信
号毎に画像処理部ないしはフレームメモリを有する、第
2の従来技術に係る画像処理回路600(図6参照)と
比較して簡略化された構成によって、1つの画面上に第
1及び第2画像信号に係る2種類の画像を表示すること
が可能になる。
【0063】(2)請求項2に係る発明によれば、スイ
ッチ及び入力信号切り替え回路によって、画像処理回路
の入力信号を第1又は第2画像信号に切り替える。即
ち、画像処理回路の入力信号は時分割で制御されるの
で、画像処理部の入力端子が単一であっても、単一のフ
レームメモリの第1領域に第1画像データを書き込み、
且つ、当該フレームメモリの第2領域に第2画像データ
を書き込むことができる。従って、本発明によれば、上
記(1)の効果を得ることができる。
ッチ及び入力信号切り替え回路によって、画像処理回路
の入力信号を第1又は第2画像信号に切り替える。即
ち、画像処理回路の入力信号は時分割で制御されるの
で、画像処理部の入力端子が単一であっても、単一のフ
レームメモリの第1領域に第1画像データを書き込み、
且つ、当該フレームメモリの第2領域に第2画像データ
を書き込むことができる。従って、本発明によれば、上
記(1)の効果を得ることができる。
【0064】更に、第1の従来技術に係る画像処理回路
500(図5参照)、即ち、単一の入力信号が与える画
像のみを表示するための処理を実行する画像処理回路に
対して、基本的に上記のスイッチ及び入力信号切り替え
回路が追加された、簡単な構成によって、上述の効果を
得ることができる。このため、本発明に係る画像処理回
路は低コストで製造可能である。
500(図5参照)、即ち、単一の入力信号が与える画
像のみを表示するための処理を実行する画像処理回路に
対して、基本的に上記のスイッチ及び入力信号切り替え
回路が追加された、簡単な構成によって、上述の効果を
得ることができる。このため、本発明に係る画像処理回
路は低コストで製造可能である。
【0065】(3)請求項3に係る発明によれば、画像
縮小回路によって所定の変換処理が実行された画像デー
タが生成される。このため、フレームメモリの画像デー
タに基づく画像を表示する際にも、第1画像信号に係る
画像を表示画面領域の全体に表示することができる。
縮小回路によって所定の変換処理が実行された画像デー
タが生成される。このため、フレームメモリの画像デー
タに基づく画像を表示する際にも、第1画像信号に係る
画像を表示画面領域の全体に表示することができる。
【0066】(4)請求項4に係る発明によれば、上記
(1)乃至(3)のいずれかの効果を発揮しうる画像表
示装置を得ることができる。
(1)乃至(3)のいずれかの効果を発揮しうる画像表
示装置を得ることができる。
【図1】 実施の形態1に係る画像表示装置の構成を模
式的に示すブロック図である。
式的に示すブロック図である。
【図2】 実施の形態1に係る画像表示装置での信号処
理過程を示すタイミングチャートである。
理過程を示すタイミングチャートである。
【図3】 実施の形態1に係る画像表示装置での表示画
面の状態又はフレームメモリ内の領域区分を説明するた
めの図である。
面の状態又はフレームメモリ内の領域区分を説明するた
めの図である。
【図4】 実施の形態1に係る画像表示装置での表示画
面の状態又はフレームメモリ内の領域区分を説明するた
めの図である。
面の状態又はフレームメモリ内の領域区分を説明するた
めの図である。
【図5】 第1の従来技術に係る画像表示装置の構成を
模式的に示すブロック図である。
模式的に示すブロック図である。
【図6】 第2の従来技術に係る画像表示装置の構成を
模式的に示すブロック図である。
模式的に示すブロック図である。
S1 主画像映像信号、S2 副画像映像信号、11
入力信号切り替え回路、12 A/D変換器、13 画
像縮小回路、14 メモリ制御回路、15 フレームメ
モリ、16 画像拡大回路、17 液晶パネル(表示
部)、18 マイクロコンピュータ制御回路、19 マ
イクロコンピュータ、20 副画像表示スイッチ(スイ
ッチ)、100 画像処理回路、A1 第1領域、A2
第2領域、R1 読み出し許可信号、W1 書き込み
許可信号、D1 画像データ、B3画像処理部、S19
1,S192,S193,S201 制御信号、S3
2,S33,S34,S35,S311 画像信号、S
312 同期信号、T31,T35,T192 端子。
入力信号切り替え回路、12 A/D変換器、13 画
像縮小回路、14 メモリ制御回路、15 フレームメ
モリ、16 画像拡大回路、17 液晶パネル(表示
部)、18 マイクロコンピュータ制御回路、19 マ
イクロコンピュータ、20 副画像表示スイッチ(スイ
ッチ)、100 画像処理回路、A1 第1領域、A2
第2領域、R1 読み出し許可信号、W1 書き込み
許可信号、D1 画像データ、B3画像処理部、S19
1,S192,S193,S201 制御信号、S3
2,S33,S34,S35,S311 画像信号、S
312 同期信号、T31,T35,T192 端子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 5/14 H04N 5/14 Z 5C080 5/262 5/262 5C082 5/45 5/45 5/66 5/66 D Fターム(参考) 5C006 AA01 AA02 AA22 AB01 AF03 AF04 AF27 AF44 AF47 AF51 AF53 AF61 AF69 AF71 AF81 BB11 BF02 BF14 BF15 BF16 FA06 FA41 FA51 5C021 PA62 PA79 PA82 XC00 ZA04 5C023 AA02 AA15 BA16 CA03 DA04 DA08 EA02 5C025 AA30 BA28 BA30 CA06 CA10 CA11 5C058 AA06 BA21 BB13 5C080 AA05 AA10 CC03 DD21 EE17 EE19 EE21 FF09 JJ02 JJ04 5C082 AA01 BA20 BA34 BA41 BB15 CA33 CA34 CA54 CA55 CA62 DA54 DA55 MM04
Claims (4)
- 【請求項1】 入力画像信号に基づく画像データを単一
のフレームメモリに書き込み、前記フレームメモリに書
き込まれた前記画像データに対応する出力画像信号を生
成して出力する画像処理部を備える画像処理回路であっ
て、 前記入力画像信号は、第1画像信号及び第2画像信号を
含み、 前記画像処理部は、 前記入力画像信号が前記第1画像信号であるときには、
前記第1画像信号に基づく第1画像データの内で所定の
1フレーム分の画像データのみを前記フレームメモリ内
の第1領域に書き込むと共に、当該書き込み処理後の所
定の期間中は、前記第1領域内の前記第1画像データを
保持する一方、 前記入力画像信号が前記第2画像信号であるときには、
前記第2画像信号に基づく第2画像データを前記フレー
ムメモリ内の前記第1領域以外の第2領域に書き込むこ
とを特徴とする、画像処理回路。 - 【請求項2】 請求項1に記載の画像処理回路であっ
て、 前記画像処理回路は、 前記第1画像信号の前記画像処理部への入力タイミング
を制御するスイッチと、 前記第1及び第2画像信号を受信して、前記スイッチの
制御に応じて前記第1及び第2画像信号の一方を前記画
像処理部に入力する入力信号切り替え回路とを更に備
え、 前記入力信号切り替え回路は、 前記スイッチがOFF状態にあることを指示する場合に
は、前記第2画像信号を選択して出力し続ける一方、 前記スイッチがOFF状態からON状態への変化を指示
する場合には、その出力信号を前記第2画像信号から前
記第1画像信号に切り替えて、当該第1画像信号を出力
し続け、 前記書き込み処理の終了に対応して、その出力信号を前
記第1画像信号から前記第2画像信号に切り替えて、当
該第2画像信号を出力し続けることを特徴とする、画像
処理回路。 - 【請求項3】 請求項1又は2に記載の画像処理回路で
あって、 前記画像処理部は画像縮小回路を更に備え、 前記画像縮小回路は、 前記第1画像信号が与える画像の解像度が、前記出力画
像信号によって映像が表示されるべき画面内に於ける前
記第1領域に対応する表示画面領域の解像度よりも高い
場合には、前記画像の解像度が前記表示画面領域の解像
度に一致するように、前記第1画像信号を処理し、 前記画像処理部は、前記画像縮小回路によって処理され
た前記第1画像信号に基づく前記第1画像データの内で
所定の1フレーム分の画像データを前記第1領域に書き
込むことを特徴とする、画像処理回路。 - 【請求項4】 請求項1乃至3のいずれかに記載の前記
画像処理回路と、 前記出力画像信号を入力して、前記フレームメモリ内の
前記画像データに基づく画像を表示する表示部とを備え
ることを特徴とする、画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10264525A JP2000098963A (ja) | 1998-09-18 | 1998-09-18 | 画像処理回路及び画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10264525A JP2000098963A (ja) | 1998-09-18 | 1998-09-18 | 画像処理回路及び画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000098963A true JP2000098963A (ja) | 2000-04-07 |
Family
ID=17404477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10264525A Pending JP2000098963A (ja) | 1998-09-18 | 1998-09-18 | 画像処理回路及び画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000098963A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003018493A (ja) * | 2001-06-29 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
CN1774040A (zh) * | 2004-11-10 | 2006-05-17 | 三星Techwin株式会社 | 执行综合显示模式的数字拍摄装置和控制该装置的方法 |
KR100747636B1 (ko) | 2001-12-27 | 2007-08-08 | 가부시끼가이샤 르네사스 테크놀로지 | 표시구동 제어회로 |
JPWO2012107996A1 (ja) * | 2011-02-08 | 2014-07-03 | Necディスプレイソリューションズ株式会社 | 画像表示装置 |
-
1998
- 1998-09-18 JP JP10264525A patent/JP2000098963A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003018493A (ja) * | 2001-06-29 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
JP4659283B2 (ja) * | 2001-06-29 | 2011-03-30 | パナソニック株式会社 | 映像信号処理装置 |
KR100747636B1 (ko) | 2001-12-27 | 2007-08-08 | 가부시끼가이샤 르네사스 테크놀로지 | 표시구동 제어회로 |
KR100772313B1 (ko) | 2001-12-27 | 2007-10-31 | 가부시끼가이샤 르네사스 테크놀로지 | 표시구동 제어회로 |
CN1774040A (zh) * | 2004-11-10 | 2006-05-17 | 三星Techwin株式会社 | 执行综合显示模式的数字拍摄装置和控制该装置的方法 |
JPWO2012107996A1 (ja) * | 2011-02-08 | 2014-07-03 | Necディスプレイソリューションズ株式会社 | 画像表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010445B1 (ko) | 표시 제어 장치 | |
JPH0832904A (ja) | マルチパネル表示システム | |
JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
JP2000098963A (ja) | 画像処理回路及び画像表示装置 | |
JP2000224477A (ja) | 映像表示装置および方法 | |
JPS6194479A (ja) | 表示装置 | |
JP2001166733A (ja) | ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置 | |
JP2008083681A (ja) | パネルインターフェイス装置、画像処理用lsi、デジタルカメラおよびデジタル機器 | |
JP2000330502A (ja) | 液晶マルチディスプレイ装置 | |
JP2001136412A (ja) | 複数映像表示装置のガンマ補正回路 | |
JP2004021054A (ja) | 映像表示装置 | |
JPH10150609A (ja) | オンスクリーン表示装置 | |
JPH0937183A (ja) | 画像表示装置 | |
JP2000305529A (ja) | 液晶モニタ装置及びディスプレイ装置 | |
JP2008205641A (ja) | 画像表示装置 | |
JP2626294B2 (ja) | カラー画像処理装置 | |
JP2953170B2 (ja) | 映像表示装置 | |
JP3037193B2 (ja) | 映像信号処理装置 | |
KR100313877B1 (ko) | 디스플레이 패널 콘트롤러 | |
KR920006086B1 (ko) | 좌표형 데이타 표시장치 | |
JP2000125284A (ja) | 監視カメラシステム | |
KR930009803B1 (ko) | 고해상도 칼라그래픽 처리장치 | |
JPH0442196A (ja) | 画像合成処理装置 | |
JPH099098A (ja) | 同期信号極性反転回路 | |
JPH05173530A (ja) | 多入力映像信号表示装置 |