JP2000091312A

JP2000091312A - 半導体装置の製造方法

Info

Publication number: JP2000091312A
Application number: JP11066198A
Authority: JP
Inventors: Takayoshi Doi; 孝好土肥
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-07-15
Filing date: 1999-03-12
Publication date: 2000-03-31
Anticipated expiration: 2019-03-12
Also published as: JP3397715B2

Abstract

(57)【要約】【課題】気相化学エッチングのエンドポイントを正確に
検出にし、大面槓にわたり良好な素子持性の半導体装置
を製造可能な半導体装置の製造方法および製造装置を提
供することを目的とする。【解決手段】絶縁基板上に形成されたシリコンを含む薄
膜を、薄膜上のレジストパターンに基づいて、気相化学
エッチングによりパターニングする際、パターニング中
における所定幅の波長の発光強度Ａを検出するととも
に、この所定幅に含まれる特定波長の発光強度Ｂを検出
し、発光強度Ｂを発光強度Ａで除算して除算信号を生成
し、この除算信号の変動に基づいてパターニングの終了
時を決定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法および製造装置に関し、特に、気相化学ドライエッ
チング（ＣＤＥ）を用いた半導体装置の製造方法および
製造装置に関する。

【０００２】

【従来の技術】近年、液晶表示装置は、軽量、薄型、低
消費電力の特徴を生かして各種の分野で広く利用されて
いる。中でも、各表示画素毎に薄膜トランジスタ（以下
ＴＦＴと称する）などのスイッチング素子が設けられた
アクティブマトリクス型の液晶表示装置は、隣接画素間
でクロストーク等のない良好な表示が実現できることか
ら、幅広く利用されている。

【０００３】また、最近では、液晶表示装置を構成する
一方の基板内に、駆動回路を一体的に形成することによ
り、外部回路との接続数を低減し、一層の高精細化、薄
型化を図る試みがなされている。

【０００４】このような高精細な液晶表示装置を実現す
るためには、いくつかの課題がある。例えば、液晶表示
装置を構成するアレイ基板の製造プロセスにおいて、シ
リコンウェハ等に比べて大きな面積を有する各種の膜に
微細なパターニングを行う際、全体に亘って均一なパタ
ーニングを実現する必要がある。

【０００５】リアクティブ・イオン・エッチング（ＲＩ
Ｅ）や気相化学ドライエッチング（ＣＤＥ）に代表され
るドライエッチングによりパターニングを行う場合、各
部位で高精度なパターン形状を有する微細パターニング
を実現するためには、エッチングの終了時点、すなわ
ち、エンドポイントを正確に設定することが重要とな
る。

【０００６】このエンドポイントの設定に関しては、従
来より各種手法が提案されている。例えば、特公平７−
７０５７９号公報あるいは特公平７−６６９３７号公報
には、ＲＩＥに関して、（特定波長の電磁波光強度）／
（全体の電磁波光の発光強度）による微分回路値を用い
ることにより、ＲＦ電力等のプロセス条件の変動を分離
して、正確な演算結果を得る技術が開示されている。ま
た、例えば、特開平９−１２９５９７号公報には、検出
条件を決定した時の検出信号を基準信号として記憶し、
この基準信号と、エッチング処理に伴う特定波長の光の
発光強度を検出した検出信号とを比較し、この比較結果
に基づいて信号増幅率を決定し、エンドポイントの検出
精度を向上させる技術が開示されている。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
たような液晶表示装置の製造プロセスに代表されるよう
な大面積に亘ってＣＤＥプロセスを行う際のエンドポイ
ント検出は、未だ良好な手法が提案されていない。この
ため、従来では微細パターンをばらつきなく高精度にパ
ターニングすることが困難であった。

【０００８】また、例えば、液晶表示装置の製造プロセ
スにおいて、金属膜やシリコン膜のパターニングは、レ
ジスト膜と介して、これらの膜をエッチングすることに
よって行われ、エッチング終了後、レジスト膜を除去す
る、いわゆるアッシング処理が行われる。

【０００９】そして、上記のようなエッチングおよびア
ッシングは、それぞれ異種材料に対して行われるため、
従来では、それぞれ独立した別々の処理装置を用いて行
われている。しかしながら、このように別々の処理装置
によってエッチングおよびアッシングを行う場合、処理
に時間が掛かり、製造効率の向上および製造コストの低
減を図る上で障害となる。

【００１０】この発明は、上述した技術課題に対処して
成されたもので、その目的は、ＣＤＥプロセスを用いた
半導体装置の製造方法であって、大面積にわたり高精度
なパターニングを可能として、優れた特性を有する半導
体装置を製造可能な半導体装置の製造方法、および製造
装置を提供することにある。

【００１１】また、この発明の目的は、エッチング及び
アッシングを同一装置内で行なうとともに、それぞれの
エンドポイントを正確に検出することが可能な半導体装
置の製造方法、および製造装置を提供することにある。

【００１２】更に、この発明の目的は、異種材料のエッ
チングを行うことができるとともに、異種材料のエンド
ポイントをそれぞれ正確に検出することが可能な半導体
装置の製造方法および製造装置を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、この発明に係る半導体装置の製造方法は、絶縁基板
上にシリコンを含む薄膜を形成する工程と、上記薄膜上
にレジストパターンを形成する工程と、上記レジストパ
ターンに基いて上記薄膜を気相化学エッチングによりパ
ターニングする工程と、を備え、上記パターニング工程
は、上記気相化学エッチング中に、所定幅の波長の発光
強度Ａを検出するとともに、上記所定幅に含まれる特定
波長の発光強度Ｂを検出する工程と、上記発光強度Ｂを
上記発光強度Ａで除算して除算信号を生成する工程と、
上記除算信号に基づいて上記パターニングの終了時を決
定する工程と、を備えていることを特徴としている。上
記製造方法によれば、気相化学エッチングにおいて高精
度なエンドポイントの検出が可能となり、高精細且つ高
性能な半導体装置を製造することができる。

【００１４】また、この発明に係る半導体装置の製造方
法は、絶縁基板上にシリコンを含む薄膜を形成する工程
と、上記薄膜上にレジストパターンを形成する工程と、
上記レジストパターンに基づいて上記薄膜を気相化学エ
ッチングによりパタ−ニンダする工程と、上記パターニ
ング終了後、上記レジストパターンをアッシングして除
去する工程と、を備え、上記パターニング工程は、上記
パターニング中における特定波長の発光強度を検出する
工程と、上記検出した発光強度の変動に基づいて上記パ
ターニングの終了時を決定する工程と、を備え、上記ア
ッシング工程は、上記アッシング中において、上記パタ
ーニング中の上記特定波長と共通の特定波長の発光強度
を検出する工程と、上記検出した発光強度の変動に基づ
いて上記アッシングの終了時を決定する工程と、を備え
ていることを特徴としている。

【００１５】上記製造方法において、上記パターニング
工程およびアッシング工程は、所定幅の波長の発光強度
Ａを検出するとともに、上記所定幅に含まれる上記共通
の特定波長の発光強度Ｂを検出する工程と、上記発光強
度Ｂを上記発光強度Ａで除算して除算信号を生成する工
程と、上記除算信号の変動に基づいて上記パターニング
およびアッシングの終了時を決定する工程と、を備えた
ことを特徴としている。

【００１６】上記構成の製造方法によれば、パターニン
グおよびアッシングの終了時を、共通の特定波長に基い
て検出することにより、共通の装置により精度よく検出
でき、同時に、製造時間の短縮、装置コストの低廉化を
図ることができる。

【００１７】更に、この発明に係る半導体装置の製造方
法は、絶縁基板上にシリコンを含む第１薄膜を形成する
工程と、上記第１薄膜上に第１レジストパターンを形成
する工程と、上記第１薄膜を上記第１レジストパターン
に基づいて気相化学エッチングによりパターニングする
第１パターニング工程と、上記パターニングされた第１
薄膜上に、上記第１薄膜と異なるシリコンを含む第２薄
膜を形成する工程と、上記第２薄膜上に第２レジストパ
ターンを形成する工程と、上記第２薄膜を第２レジスト
パターンに基づいて気相化学エッチングによりパターニ
ングずる工程と、を備え、上記第１薄膜のパターニング
工程は、上記パターニング中における特定波長の発光強
度を検出する工程と、上記検出した発光強度の変動に基
づいて上記パターニングの終了時を決定する工程と、を
備え、上記第２薄膜のパターニング工程は、上記パター
ニング中において、上記第１薄膜のパターニング中の上
記特定波長と共通の特定波長の発光強度を検出する工程
と、上記検出した発光強度の変動に基づいて上記パター
ニングの終了時を決定する工程と、を備えていることを
特徴としている。

【００１８】上記製造方法によれば、複数の異なる膜の
パターニングを同一装置を用いて行なうことができ、製
造ラインの省スペース化が達成され、しかも、それぞれ
の膜について精度良くエンドポイントを設定し、高精細
且つ高性能な半導体装置を製造することができる。

【００１９】一方、この発明に係る半導体装置の製造装
置は、絶縁基板上に形成されたシリコンを含む薄膜を、
上記薄膜上に形成されたレジストパターンに基づいて、
気相化学エッチングによりパタ−ニンダする半導体装置
の製造装置において、上記絶縁基板を収納する真空処理
室を備えた筐体と、上記真空処理室内にエッチングガス
を供給するガス供給手段と、上記真空処理室内にプラズ
マを励起するプラズマ発生手段と、上記気相化学エッチ
ング中に、上記真空処理室内における所定幅の波長の発
光強度Ａを検出するとともに、上記所定幅に含まれる特
定波長の発光強度Ｂを検出する光センサと、上記検出さ
れた発光強度Ｂを上記発光強度Ａで除算して除算信号を
生成する除算部と、上記除算信号に基づいて上記パター
ニングの終了時を決定する決定部と、を有し、上記プラ
ズマ発生手段を制御する制御部と、を備えていることを
特徴としている。

【００２０】更に、この発明に係る半導体装置の製造装
置は、絶縁基板上に形成されたシリコンを含む薄膜を、
上記薄膜上に形成されたレジストパターンに基づいて、
気相化学エッチングによりパターニンダするとともに、
気相化学エッチングにより上記レジストパターンをアッ
シングして除去する半導体装置の製造装置において、上
記絶縁基板を収納する真空処理室を備えた筐体と、上記
真空処理室内にエッチングガスを供給するガス供給手段
と、上記真空処理室内にプラズマを励起するプラズマ発
生手段と、上記気相化学エッチング中に、上記真空処理
室内における所定の特定波長の発光強度を検出する光セ
ンサと、上記検出された発光強度の変動に応じて、上記
パターニングおよびアッシングの終了時を決定し、上記
プラズマ発生手段を制御する制御部と、を備えているこ
とを特徴としている。

【００２１】

【発明の実施の形態】以下に、本発明の実施の形態に係
る半導体装置の製造方法および製造装置について、駆動
回路一体型のアクティブマトリックス型の液晶表示装置
に用いられるアレイ基板におけるＣＭＯＳ構造のＴＦＴ
の製造方法および製造装置を例にとり、図面を参照して
詳細に説明す。

【００２２】この説明に先立ち、本発明を理解するため
に、本発明の原理について簡単に説明する。図１は、酸
化シリコン（ＳｉＯ_２）薄膜が堆積されたガラス基板上
にシリコンナイトライド（ＳｉＮｘ）薄膜を３０００オ
ングストローム厚に堆積し、この上にレジストマスクを
配し、レジストマスクに基づいてＳｉＮｘ薄膜をＣＤＥ
によりパターニングするに際し、エッチング中およびエ
ッチング終了時の発光スペクトル毎の発光強度をそれぞ
れ実線および破線で示している。なお、このエッチング
に際して、エッチングガスとしてＣＦ_４及びＯ_２の混合
ガスを用いている。

【００２３】また、図２は、エッチング終了後、上記レ
ジストマスクをＣＤＥによりアッシングするに際し、ア
ッシング中およびアッシング終了時の発光スペクトル毎
の発光強度をそれぞれ実線および破線で示している。な
お、アッシングに際して、エッチングガスとしては、上
記と同様に、ＣＦ_４およびＯ_２の混合ガスを用いてい
る。

【００２４】また、同様にして、酸化シリコン（ＳｉＯ
_２）薄膜が堆積されたガラス基板上に配置された５００
オングストローム厚の多結晶シリコン（ｐ−Ｓｉ）薄膜
を、この上に配置されるレジストマスクを用いてＣＤＥ
によりパターニングするに際し、エッチング中およびエ
ッチング終了時の発光スペクトル毎の発光強度を調べ
た。更に、上記のレジストマスクをＣＤＥによりアッシ
ングするに際し、アッシング中およびアッシング終了時
の発光スペクトル毎の発光強度を調べた。なお、エッチ
ングおよびアッシングには、エッチングガスとして、上
記と同様に、ＣＦ _４およびＯ_２の混合ガスを用いた。

【００２５】上述したエッチングおよびアッシングにお
けるエンドポイントの検出にあたっては、エッチングガ
スあるいは下地の成分に含まれず、被エッチング対象物
のみに主として含まれる分子や原子の放出する波長、あ
るいは被エッチング対象物と反応して発光強度が大きく
変化するガス成分の波長を検出することが考えられる。

【００２６】そこで、上記図１および図２、更に上記の
結果から、主として６５５ｎｍの波長を検出することに
より、ＳｉＮｘ薄膜やｐ−Ｓｉ薄膜等の非単結晶シリコ
ンのエッチングのエンドポイント、また、６５６ｎｍの
波長を検出することによりレジストマスクのアッシング
のエンドポインを検出できることが解った。即ち、少な
くとも６５５ｎｍ及び６５６ｎｍの波長を含む所定幅の
波長を検出することにより、シリコン半導体膜のエッチ
ングおよびレジストマスクのアッシングのエンドポイン
トを共通に検出できることが解った。なお、この６５５
ｎｍおよび６５６ｎｍの波長は水素原子の発光に基づく
ものと考えられる。

【００２７】また、レジストマスクのアッシングに際
し、その終了近傍では、O原子やＦ原子等の発光が増大
するためか、全体の発光強度が増大することが解った。
そこで、本発明では、特定波長の発光強度に基づく値を
全波長の発光強度に基づく値で除算し、この除算された
値に基づいてエンドポイントを制御することで正確なエ
ンドポイントを決定するものである。このような手法に
よれば、プラズマ自体の発光強度変動等の要因を旨く除
き、例えば、６５５ｎｍあるいは６５６ｎｍといった特
定波長の発光強度の変化のみを特徴的に検出することが
できる。

【００２８】以下、本発明の実施の形態について詳細に
説明する。まず、本実施の形態に係る製造装置として、
ＣＤＥ装置について説明する。図３に示すように、ＣＤ
Ｅ装置１００は、真空処理室１０１を規定した箱状の筐
体１０２と、真空処理室１０１内に設けられ、処理対象
となる基板を保持するとともに、高周波源１２１に接続
されたサセプタ１１１と、真空処理室１０１内を減圧排
気するポンプ１３１と、真空処理室１０１にエッチング
ガスを供給するガス供給系１４１と、を備えている。

【００２９】筐体１０２の上壁には、サセプタ１１１と
対向した誘電体板１５１が配置され、更に、誘電体板上
には、ＲＦ発生源からなる高周波源１６１に接続され真
空処理室内にプラズマを誘導励起させるためのアンテナ
１６２が配置されている。また、筐体１０２の側壁に
は、筐体の外方からサセプタ１１１の主面上をモニタ可
能にする窓１７１が設けられ、この窓１７１に対向して
光センサ１８１が配置されている。そして、光センサ１
８１は制御部１９１に接続されている。

【００３０】光センサ１８１は、所定幅の波長、例え
ば、３００〜８００ｎｍの波長の全発光強度Ｌ１を測定
可能であるとともに、特定波長である６５５ｎｍおよび
６５６ｎｍを含む６５０〜６６０ｎｍの波長の特定発光
強度Ｌ２を測定可能であり、それぞれ発光強度Ｌ１、Ｌ
２に対応する電圧ＶＬ１、ＶＬ２を出力する。すなわ
ち、光センサ１８１は、特定発光強度Ｌ２を測定可能と
するために、測定のセンターとなる波長を６５５ｎｍ、
半値幅１０ｎｍの精度に設定した。特定発光強度Ｌ２の
測定に際し、検出する波長範囲は狭い方が精度の良い検
出が可能であり、２０ｎｍ以下、更には１０ｎｍ以下に
設定されることが望ましい。

【００３１】制御部１９１は、装置全体の動作を制御す
るＣＰＵ１９２、入力部を介して入力された所定範囲の
全波長、特定波長、オーバーエッチング割合等の種々の
データを格納したＲＡＭ１９４、除算電圧を算出する除
算部１９６、エンドポイントを決定する決定部１９７を
備えている。

【００３２】そして、制御部１９１は、特定発光強度Ｌ
２に対応する発光強度電圧ＶＬ２を全発光強度Ｌ１に対
応する発光強度電圧ＶＬ1で除算し、除算電圧ＶＬ２／
ＶＬ１を生成する。この除算電圧ＶＬ２／ＶＬ１の傾き
を、次のようにして検出し、微分信号Ｓとする。すなわ
ち、時間ｔ（秒）、除算電圧ｆ（ｔ）（Ｖ）とした場
合、例えば０．５秒間隔で順次除算電圧をサンプリング
し、この除算電圧から［ｆ（ｔ十９）−ｆ（ｔ）］／９
により０．５秒間隔で順次傾きを求める。そして、この
微分信号Sに基づいてエンドポイントを決定し、高周波
源１２１、１６１からの出力を停止し、エッチングおよ
びアッシングを終了させるように構成されている。な
お、除算電圧のサンプリングの間隔は、十分に短いほど
検出精度が向上する。

【００３３】次に、駆動回路一体型のＴＦＴ−ＬＣＤ用
のアレイ基板におけるＣＭＯＳ型のＴＦＴを製造する方
法を詳細に説明する。まず、図４（ａ）に示すように、
絶縁基板として、外形寸法が５００ｍｍ×６００ｍｍ
で、厚さ０．７ｍｍの透明なガラス基板１０上に、Ｓｉ
Ｏ_２薄膜１１、ＳｉＮｘ薄膜１３、および非晶質シリコ
ン（ａ−Ｓｉ：Ｈ）薄膜を、プラズマＣＶＤ法により、
それぞれ５０ｎｍ厚に堆積する。その後、このａ−Ｓ
ｉ：Ｈ薄膜を、後述する結晶化におけるアブレーション
を防止のため、窒素雰囲気中で脱水素し、低水素濃度化
する。

【００３４】そして、ＴＦＴのしきい値Ｖｔｈ制御のた
め、ボロンイオン（Ｂ）をａ−Ｓｉ：Ｈ薄膜中に注入す
る。続いて、ａ−Ｓｉ：Ｈ薄膜をエキシマレーザアニー
リング（ＥＬＡ）により固相成長させて多結晶シリコン
（ｐ−Ｓｉ）薄膜とする。このＥＬＡには、フルエンス
が３００ｍＪ／ｃｍ^２であって、０．３×４００ｍｍの
長尺状のビームを用い、このビームを１５ミクロンピッ
チで走査することによりａ−Ｓｉ：Ｈの結晶化を行なっ
た。

【００３５】そして、この上にレジストマスクを形成し
た後、前述のＣＤＥ装置１００を用いてｐ−Ｓｉ薄膜を
島状のｐ−Ｓｉ薄膜３０、４０にパターニングする。こ
のパターニングには、エッチングガスとしてＣＦ_４およ
びＯ_２ガスを用い、それぞれ流量を１５０ｓｃｃｍ、３
５０ｓｃｃｍとし、圧力は２０Ｐａとした。

【００３６】図５は、縦軸に発光強度電圧、横軸に時間
をとり、エッチング中の発光強度電圧の変化を示した図
であり、図中曲線（ａ）は、３００〜８００ｎｍの波長
の全発光強度電圧ＶＬ１を、曲線（ｂ）は、６５０ｎｍ
〜６６０ｎｍの波長の特定発光強度電圧ＶＬ２を、曲線
（ｃ）は、除算電圧ＶＬ２／ＶＬ１をそれぞれ示してい
る。この図から、全発光電圧強度および特定発光強度電
圧の変化量に比較して除算電圧ＶＬ２／ＶＬ１の変化量
が大きく、エンドポイントの検出に適していることが解
る。

【００３７】そして、本実施の形態では、次のようにし
てエンドポイントを設定し、エッチングを終了させる。
まず、エッチング開始から１０秒後の除算電圧ＶＬ２／
ＶＬ１を１００％とし、除算電圧ＶＬ２／ＶＬ１が９８
％を下回った時点から後述するエンドポイントの判定を
開始する。ここで、開始から１０秒後の除算電圧ＶＬ２
／ＶＬ１を１００％としたのは、エッチング初期の２〜
３秒間は、ｐ−Ｓｉ上の自然酸化膜の影響、プラズマ放
電自体の不安定さ等から、被エッチング物からの発光が
安定しないためである。

【００３８】図６は、除算電圧ＶＬ２／ＶＬ１の微分信
号Ｓを示すもので、本実施の形態では、微分信号Ｓが−
０．１Ｖのしきい値電圧（Ｖｔｈ）を２回目に横切った
時点をエンドポイントとした。更に、エンドポイントま
でのエッチング時間（ｔ１）を１００％とした場合、更
にエッチング時間の３０％の時間だけオーバーエッチン
グを行なった後、エッチングを終了させた。しきい値電
圧（Ｖｔｈ）は、エッチングの対象となる膜種等によっ
て適宜変更されるものである。また、オーバーエッチン
グ時間（ｔ２−ｔ１）は、予め決定された一定の時間に
設定してもよいが、エッチングレートの変動、膜厚の変
動等を考慮すると、本実施の形態の如く、エンドポイン
トまでのエッチング時間（ｔ１）に対する相対的な時間
に設定することが望ましい。そして、オーバーエッチン
グの割合は、エッチングの対象となる膜種等に応じて適
宜設定されるものである。

【００３９】上述したエッチングが終了した後、ＣＦ_４
およびＯ_２ガスを用い、それぞれ流量を１２５ｓｃｃ
ｍ、１８７．５ｓｃｃｍに変更し、レジストマスクのア
ッシングを行なう。図７は、縦軸に発光強度電圧、横軸
に時間をとり、アッシング中の発光強度電圧の変化を示
すものであり、図中曲線（ａ）は３００〜８００ｎｍの
範囲の波長の全発光強度電圧ＶＬ１を、曲線（ｂ）は６
５０〜６６０ｎｍの波長の特定発光強度電圧ＶＬ２を、
曲線（ｃ）は除算電圧ＶＬ２／ＶＬ１をそれぞれ示して
いる。この図から、全発光強度電圧および特定発光強度
電圧の変化量に比較して除算電圧ＶＬ２／ＶＬ１の変化
量が大きく、エンドポイントの検出に適していることが
解る。

【００４０】図８は、除算電圧ＶＬ２／ＶＬ１の微分信
号Ｓを示すもので、エッチング時と同様に、微分信号Ｓ
が−０．２Ｖのしきい値電圧（Ｖｔｈ）を２回目に横切
った時点をエンドポイントとした。そして、エントポイ
ントまでのエッチング時間（ｔ１）を１００％とした場
合、更に、エッチング時間（ｔ１）の５０％の時間だけ
オーバーエッチングを行ない、アッシングを終了する。
しきい値電圧（Ｖｔｈ）、オーバーエッチング時間等
は、上述したエッチング処理と同様に、エッチングレー
トの変動、膜厚、膜種の変動等に応じて適宜設定する。

【００４１】上記のようにＣＤＥ装置１００によりエッ
チングおよびアッシングを連続して行った後、図４
（ｂ）に示すように、パターニングされたｐ−Ｓｉ薄膜
３０、４０上に、プラズマＣＶＤ法により、ゲ−ト絶縁
膜としてＴＥＯＳ膜５０を堆積し、その上に３００ｎｍ
厚のＡｌ−Ｎｄ合金膜をスパッタ成膜する。そして、こ
のＡＩ−Ｎｄ合金膜をリアクティブ・イオン・エッチン
グ（ＲＩＥ）によりパターニングしてｐ−Ｓｉ薄膜３０
上にゲート電極５５ａを、またｐ−Ｓｉ薄膜４０上にマ
スクパターン５７を形成する。

【００４２】続いて、ゲート電極５５およびマスクパタ
ーン５７をマスクとして、ｐ−Ｓｉ膜３０に選択的にボ
ロンイオン（Ｂ）の注入し、ｐ−Ｓｉ薄膜３０内に、不
純物が注入されたソース、ドレイン領域３１，３３、お
よびこれらのソース、ドレイン領域３１，３３に挟まれ
たチャネル領域３５を形成する。

【００４３】次に、図４（ｃ）に示すように、マスクパ
ターン５７をＲＩＥによりパターングしてゲート電極５
５ｂを形成した後、このゲート電極５５ｂをマスクとし
てｐ−Ｓｉ薄膜４０にリンイオン（Ｐ）を注入し、ｐ−
Ｓｉ薄膜４０内に、低濃度の不純物が注入されたＬＤＤ
領域４１，４３およびＬＤＤ領域に挟まれたヂャネル領
域４５を形成する。

【００４４】更に、図４（ｄ）に示すように、ゲート電
極５５ｂを選択的に被覆するように有機レジストを配
し、これをマスクとしてリンイオン（Ｐ）のイオン注入
を行なう。これにより、ｐ−Ｓｉ薄膜４０内にＬＤＤ領
域４１、４３、ソース、ドレイン領域４７，４９、およ
びＬＤＤ領域４１、４３に挟まれるチャネル領域４５を
形成する。

【００４５】その後、基板１０全体を５００℃の温度で
熱処理することにより、注入された不純物を活性化す
る。そして、図４（ｅ）に示すように、プラズマＣＶＤ
法により、ゲート電極５５ａ、５５ｂに重ねて、酸化シ
リコン（ＳｉＯ_２）からなる層間絶縁膜７０を堆積する
とともに、透明電極として、列えば、図示しないＩＴＯ
膜をスパッタ法により堆積し、これらの膜を所定の形状
にパターニングする。

【００４６】更に、図５（ｆ）に示すように、ソース領
域およびトレイン領域３１、３３、４７、４９上のＴＥ
ＯＳ膜５０および層間絶縁膜７０にそれぞれコンタクト
ホール７１をウエットエッチングにより形成する。

【００４７】この後、図４（ｇ）に示すように、スパッ
タ法によりＡｌ−Ｎｄ合金膜を層間絶縁膜７０上に堆積
し、パターニングすることにより、ドレイン領域３１、
４７にそれぞれ電気的に接続されたドレイン電極８１、
８３、ソース領域３３、４９にそれぞれ電気的に接続さ
れたソース電極８５、８７を形成する。

【００４８】続いて、図４（ｈ）に示すように、プラズ
マＣＶＤ法により、層間絶縁膜７０およびソース、ドレ
イン電極に重ねてＳｉＮ薄膜を４５００オングストロー
ム厚で堆積する。そして、前述したＣＤＥ装置１００を
用い、レジストパターンをマスクとしてＳｉｎ膜をパタ
ーニングし、更に、レジストパターンをアッシングして
除去することにより、保護膜９０を形成する。

【００４９】これらのパターニングおよびアッシングは
以下の手法で行う。すなわち、パターニングには、ＣＦ
_４およびＯ_２ガスを用い、それぞれ流量を４００ｓｃｃ
ｍ，１００ｓｃｃｍとし、圧力は２０Ｐａとした。

【００５０】図９は、縦軸に発光強度電圧、横軸に時間
をとり、上述したＳｉＮ薄膜をエッチングする際の発光
強度電圧の変化を示したものであり、図中曲線（ａ）は
３００〜８００ｎｍの範囲の波長の全発光強度電圧ＶＬ
１を、曲線（ｂ）は６５０ｎｍ〜６６０ｎｍの波長の特
定発光強度電圧ＶＬ２を、曲線（ｃ）は全発光強度電圧
および特定発光強度電圧の除算電圧ＶＬ２／ＶＬ１をそ
れぞれ示している。この図から、全発光強度電圧ＶＬ１
およい特定発光強度電圧ＶＬ２の変化量に比較して除算
電圧ＶＬ２／ＶＬ１の変化量が大きく、エンドポイント
の検出に適していることが解る。

【００５１】また、図１０は、除算電圧ＶＬ２／ＶＬ１
の微分信号Ｓの時間的変化を示すグラフであり、本実施
の形態では、微分信号Ｓが−０．１Ｖのしきい値電圧
（Ｖｔｈ）を２回目に横切った時点をエンドポイントと
する。そして、エンドポイントまでのエッチング時間
（ｔ１）を１００％とした場合、更に、エッチング時間
の３０％の時間だけオーバーエッチングを行ない、エッ
チングを終了する。しきい値電圧（Ｖｔｈ）、オーバー
エッチング時間（ｔ１−ｔ２）は、前述したエッチング
処理と同様に、エッチングレート、膜厚、膜種等に応じ
て適宜設定する。

【００５２】上述したエッチングに続いて、ＣＦ_４およ
びＯ_２ガスを用い、それぞれ流量を１２５ｓｃｃｍ、１
８７．５ｓｃｃｍに変更し、レジストマスクのアッシン
グを行なう。図１１は、縦軸に発光強度電圧、横軸に時
間をとり、アッシング中の発光強度電圧の変化を示すも
のであり、図中曲線（ａ）は３００〜８００ｎｍの範囲
の波長の全発光強度電圧ＶＬ１を、曲線（ｂ）は６５０
〜６６０ｎｍの波長の特定発光強度電圧ＶＬ２を、曲線
（ｃ）は除算電圧ＶＬ２／ＶＬ１をそれぞれ示してい
る。この図から、全発光強度電圧および特定発光強度電
圧の変化量に比較して除算電圧ＶＬ２／ＶＬ１の変化量
が大きく、エンドポイントの検出に適していることが解
る。

【００５３】図１２は、除算電圧ＶＬ２／ＶＬ１の微分
信号Ｓを示すもので、エッチング時と同様に、微分信号
Ｓが−０．２Ｖのしきい値電圧（Ｖｔｈ）を２回目に横
切った時点をエンドポイントとした。そして、エントポ
イントまでのエッチング時間（ｔ１）を１００％とした
場合、更に、エッチング時間（ｔ１）の５０％の時間だ
けオーバーエッチングを行ない、アッシングを終了す
る。しきい値電圧（Ｖｔｈ）、オーバーエッチング時間
等は、上述したエッチング処理と同様に、エッチングレ
ート、膜厚、膜種等に応じて適宜設定する。

【００５４】その後、基板を水素雰囲気中で熱処理する
ことで素子特性を安定化させ、駆動回路一体型のＴＦＴ
−ＬＣＤ用のアレイ基板が完成する。上述したように、
本実施の形態に係る製造方法および製造装置によれば、
持定波長の発光強度に基づく値を全波長の発光強度に基
づく値で除算し、この除算された値に基づいてエンドポ
イントを設定している。そのため、プラズマ全体の発光
波長の変動等に影響を受けることなく、特定波長の発光
強度の変化を正確に検出することができ、その結果、エ
ッチングおよびアッシングのエンドポイントを正確に決
定することができる。これにより、駆動回路一体型の液
晶表示装置のアレイ基板の如く、大面積であり、かつ、
パターン密度が面内で大幅に異なるものであっても、全
面に亘って均一かつ良好なパターンニングを実現するこ
とができる。従って、優れた特性を有する半導体装置を
製造可能な製造方法および製造装置を得ることができ
る。

【００５５】例えば、ｐ−Ｓｉ薄膜をパターニングする
場合、本実施の形態によれば、パターンの各部位を予め
設定されているテーパー角に均一に形成することがで
き、ゲート絶縁膜の良好な成膜が可能となる。これによ
り、従来に比べてソース電極あるいはドレイン電極の不
所望な短絡不良を十分に軽減でき、製造歩留まりの向上
を図ることができる。

【００５６】また、パターニング精度は、上述したｐ−
Ｓｉ薄膜およびＳｉＮ薄膜のいずれについても、例えば
６μｍのパターン幅の形成に対して、従来では±０．６
μｍのばらつきが生じていたのに対し、本製造方法およ
び製造装置によれば、ばらつきを±０．２μｍに抑える
ことができ、設定されたパターン精度を忠実に再現する
ことができた。

【００５７】更に、上述した製造方法および製造装置に
よれば、エッチングおよびアッシングにおけるエンドポ
イントの検出にあたって、エッチングガスあるいは下地
の成分に含まれず、被エッチング対象物に共通に含まれ
る分子や原子、例えば、水素あるいは窒素の放出する波
長を特定波長とし、その発光強度を検出している。その
ため、異種材料についても、例えば、ＳｉＮｘ薄膜、ｐ
−Ｓｉ薄膜、あるいは、高分子材料からなるレジストマ
スク等についても、エンドポイントを正確に検出するこ
とができる。従って、本実施の形態によれば、共通のＣ
ＤＥ装置１００を用いて、ｐ−Ｓｉ薄膜のパターニン
グ、ＳｉＮ薄膜のパターニング、更にレジストマスクの
アッシングを行なうことができる。これにより製造装置
の設置スペースを大幅に削減できる。また、パターニン
グおよびアッシングを同一の装置で連続して行なうこと
が可能となり、製造時間を大幅に削減できた。

【００５８】また、上述した製造方法によれば、所定波
長幅の検出精度を持つ光センサを用いることにより、エ
ッチングおよびアッシングのいずれのエンドポイントも
正確に設定できる。そのため、各プロセス毎に、光セン
サの検出波長やフィルタ等を変更する必要がなく、製造
装置の低廉化を達成することができる。

【００５９】なお、この発明は上述した実施の形態に限
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、上述した実施の形態では、６５５ｎｍあ
るいは６５６ｎｍといった特定波長の変化を検出した
が、他の波長の変化も併用して検出するようにしてもよ
い。また、上記実施の形態では、エッチング中およびア
ッシング中の発光強度を検出し、電圧変換してエンドポ
イントを検出する構成としたが、発光強度自身に基づい
てエンドポイントを検出するか、あるいは発光強度を電
流変換してエンドポイントを検出することもできる。

【００６０】更に、上述した実施の形態において、ＣＤ
Ｅ装置は、高周波源としてＲＦ発生源を備えた構成とし
たが、これに限らず、マイクロ波発生源を用いてもよ
い。すなわち、図１３に示す実施の形態によれば、ＣＤ
Ｅ装置１００は、真空処理室１０１を規定した箱状の筐
体１０２と、真空処理室１０１内に設けられ、処理対象
となる基板１０を保持するとともに、高周波源１２１に
接続されたサセプタ１１１と、真空処理室１０１内を減
圧排気するポンプ１３１と、真空処理室１０１にエッチ
ングガスを供給するガス供給系１４１と、を備えてい
る。

【００６１】真空処理室１０１内の上部には、サセプタ
１１１と対向した誘電体板１５１が配置され、更に、誘
電体板上には、スロット溝１５２を有するスロットアン
テナ１０４が設けられている。真空処理室１０１内にお
いて、サセプタ１１１と誘電体板１５１との間には拡散
板１５６が配置され、誘電体板と拡散板との間にプラズ
マ室１５７が規定されている。

【００６２】また、本ＣＤＥ装置１００は、ＲＦ発生源
に代えて、マイクロ波発生源１５８を備え、マイクロ波
発生源から発生したマイクロ波は、導波管１５９を通し
てスロットアンテナ１５４に導かれる。そして、マイク
ロ波は、スロットアンテナ１５４のスロット溝１５２を
透過して誘電体板１５１に供給され、誘電体板１５１
は、マイクロ波を表面波に変換しプラズマ室１５７内に
プラズマを励起する。また、励起されたプラズマは拡散
板１５６を介して基板１０に均一に放射される。

【００６３】更に、筐体１０２の側壁には、筐体の外方
からサセプタ１１１の主面上をモニタ可能にする窓１７
１が設けられ、この窓１７１に対向して光センサ１８１
が配置されている。そして、光センサ１８１は制御部１
９１に接続されている。制御部１９１は前述した実施の
形態と同様に構成され、装置全体の動作を制御する。こ
のように、マイクロ波を用いたＣＤＥ装置１００におい
ても、前述した実施の形態に係るＣＤＥ装置と同様の作
用効果を得ることができる。

【００６４】

【発明の効果】以上説明したように、本発明によれば、
ＣＤＥプロセスを用いた半導体装置の製造方法および製
造装置において、エッチングのエンドポイントを正確に
検出し、これにより大面積にわたり良好な素子特性の半
導体装置を製造可能な製造方法および製造装置を提供す
ることができる。

【００６５】また、この発明によれば、パターニングお
よびアッシングを同一装置内で行なうとともに、それぞ
れのエンドポイントを正確に検出することが可能な半導
体装置の製造方法、および製造装置を提供することがで
きる。

【００６６】更に、この発明によれば、異種材料のエッ
チングを行うことができるとともに、異種材料のエンド
ポイントをそれぞれ正確に検出することが可能な半導体
装置の製造方法および製造装置を提供することができ
る。

【図面の簡単な説明】

【図１】縦軸に発光強度、横軸に波長をとり、酸化シリ
コン薄膜のエッチング中およびエッチング終了時の発光
スペクトルの強度変化を示す図。

【図２】縦軸に発光強度、横軸に波長をとり、酸化シリ
コン薄膜のアッシング中およびアッシング終了時の発光
スペクトルの強度変化を示す図。

【図３】図３（ａ）は、この発明の実施の形態に係るＣ
ＤＥ装置を概略的に示す図、図３（ｂ）は、上記ＣＤＥ
装置の制御部を示すブロック図。

【図４】半導体装置の製造プロセスをそれぞれ示す断面
図。

【図５】縦軸に発光強度電圧、横軸に時間をとり、エッ
チング中の発光強度電圧の変化を示す図。

【図６】縦軸に微分信号、横軸に時間をとり、エッチン
グ中における微分信号の変化を示す図。

【図７】縦軸に発光強度電圧、横軸に時間をとり、アッ
シング中の発光強度電圧の変化を示す図。

【図８】縦軸に微分信号、横軸に時間をとり、アッシン
グ中における微分信号の変化を示す図。

【図９】縦軸に発光強度電圧、横軸に時間をとり、エッ
チング中の発光強度電圧の変化を示す図。

【図１０】縦軸に微分信号、横軸に時間をとり、エッチ
ング中における微分信号の変化を示す図。

【図１１】縦軸に発光強度電圧、横軸に時間をとり、ア
ッシング中の発光強度電圧の変化を示す図。

【図１２】縦軸に微分信号、横軸に時間をとり、アッシ
ング中における微分信号の変化を示す図。

【図１３】この発明の他の実施の形態に係るＣＤＥ装置
を概略的に示す図。

【符号の説明】

１０…絶縁基板３０、４０…ｐ−Ｓｉ薄膜５５…ゲート電極７０…層間絶縁膜８１、８３…ソース電極８５、８７…ドレイン電極９０…保護膜１００…ＣＤＥ装置１０１…真空処理室１１１…ザセプタ１４１…ガス供給系１５１…誘電体板１５８…マイクロ波源１６１…高周波源１８１…光センサ１９１…制御部１９６…除算部１９７…決定部

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年１２月６日（１９９９．１２．
６）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】半導体装置の製造方法

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００１

【補正方法】変更

【補正内容】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、気相化学ドライエッチング（ＣＤ
Ｅ）を用いた半導体装置の製造方法に関する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】また、例えば、液晶表示装置の製造プロセ
スにおいて、金属膜やシリコン膜のパターニングは、レ
ジスト膜を介して、これらの膜をエッチングすることに
よって行われ、エッチング終了後、レジスト膜を除去す
る、いわゆるアッシング処理が行われる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】この発明は、上述した技術課題に対処して
成されたもので、その目的は、ＣＤＥプロセスを用いた
半導体装置の製造方法であって、大面積にわたり高精度
なパターニングを可能として、優れた特性を有する半導
体装置を製造可能な半導体装置の製造方法を提供するこ
とにある。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】また、この発明の目的は、エッチング及び
アッシングを同一装置内で行なうとともに、それぞれの
エンドポイントを正確に検出することが可能な半導体装
置の製造方法を提供することにある。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】更に、この発明の目的は、異種材料のエッ
チングを行うことができるとともに、異種材料のエンド
ポイントをそれぞれ正確に検出することが可能な半導体
装置の製造方法を提供することにある。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、この発明に係る半導体装置の製造方法は、絶縁基板
上にシリコンを含む薄膜を形成する工程と、上記薄膜上
にレジストパターンを形成する工程と、上記レジストパ
ターンに基づいて上記薄膜を気相化学エッチングにより
パタ−ニンダする工程と、上記パターニング工程の終了
後、上記レジストパターンを除去するアッシング工程
と、備え、上記パターニング工程は、上記気相化学エッ
チング中に、所定幅の波長の発光強度Ａを検出するとと
もに、上記所定幅に含まれる特定波長の発光強度Ｂを検
出する工程と、上記発光強度Ｂを上記発光強度Ａで除算
して除算信号を生成する工程と、上記除算信号に基づい
て上記パターニングの終了時を決定する工程と、を備
え、上記アッシング工程は、上記パターニング工程と同
一装置内で連続して行われることを特徴としている。上
記製造方法によれば、気相化学エッチングにおいて高精
度なエンドポイントの検出が可能となり、高精細且つ高
性能な半導体装置を製造することができる。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】更に、この発明に係る半導体装置の製造方
法は、絶縁基板上にシリコンを含む薄膜を形成する工程
と、上記薄膜上にレジストパターンを形成する工程と、
上記レジストパターンに基づいて上記薄膜を気相化学エ
ッチングによりパタ−ニンダする工程と、上記パターニ
ング終了後、同一装置内で上記レジストパターンを連続
してアッシングして除去する工程と、を備え、上記パタ
ーニング工程は、上記パターニング中における特定波長
の発光強度を検出する工程と、上記検出した発光強度の
変動に基づいて上記パターニングの終了時を決定する工
程と、を備え、上記アッシング工程は、上記アッシング
中において、上記パターニング中の上記特定波長と共通
の特定波長の発光強度を検出する工程と、上記検出した
発光強度の変動に基づいて上記アッシングの終了時を決
定する工程と、を備えていることを特徴としている。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】削除

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】削除

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００６４

【補正方法】変更

【補正内容】

【００６４】

【発明の効果】以上説明したように、本発明によれば、
ＣＤＥプロセスを用いた半導体装置の製造方法および製
造装置において、エッチングのエンドポイントを正確に
検出し、これにより大面積にわたり良好な素子特性の半
導体装置を製造可能な製造方法を提供することができ
る。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００６５

【補正方法】変更

【補正内容】

【００６５】また、この発明によれば、パターニングお
よびアッシングを同一装置内で行なうとともに、それぞ
れのエンドポイントを正確に検出することが可能な半導
体装置の製造方法を提供することができる。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００６６

【補正方法】変更

【補正内容】

【００６６】更に、この発明によれば、異種材料のエッ
チングを行うことができるとともに、異種材料のエンド
ポイントをそれぞれ正確に検出することが可能な半導体
装置の製造方法を提供することができる。

【手続補正１５】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正１６】

【補正対象書類名】図面

【補正対象項目名】図１３

【補正方法】変更

【補正内容】

【図１３】

Claims

【特許請求の範囲】

【請求項１】絶縁基板上にシリコンを含む薄膜を形成す
る工程と、上記薄膜上にレジストパターンを形成する工
程と、上記レジストパターンに基づいて上記薄膜を気相
化学エッチングによりパタ−ニンダする工程と、を備
え、上記パターニング工程は、上記気相化学エッチング中
に、所定幅の波長の発光強度Ａを検出するとともに、上
記所定幅に含まれる特定波長の発光強度Ｂを検出する工
程と、上記発光強度Ｂを上記発光強度Ａで除算して除算
信号を生成する工程と、上記除算信号に基づいて上記パ
ターニングの終了時を決定する工程と、を備えているこ
とを特徴とする半導体装置の製造方法。
【請求項２】上記除算信号の変動の傾きに基づいて上記
パターニングの終了時を決定することを特徴とする請求
項１に記載の半導体装置の製造方法。
【請求項３】上記除算信号の変動の傾きと、予め設定さ
れたしきい値と、に基づいて上記パターニングの終了時
を決定することを特徴とする請求項１又は２に記載の半
導体装置の製造方法。
【請求項４】上記除算信号の変動の傾きと予め設定され
るしきい値とに基づいて決定される第１エッチング時間
に、上記第１エッチング時間に対して所定の比率の第２
エッチング時間を加えた時間により、上記終了時を決定
することを特徴とする請求項３に記載の半導体装置の製
造方法。
【請求項５】非単結晶シリコンにより上記薄膜を形成す
ることを特徴とする請求項１ないし４のいずれか１項に
記載の半導体装置の製造方法。
【請求項６】上記特定波長は、少なくとも水素又は窒素
に対応する波長を含んでいることを特徴とする請求項１
ないし５のいずれか１項に記載の半導体装置の製造方
法。
【請求項７】上記特定波長は、少なくとも６５５ｎｍを
含んでいることを特徴とする請求項１ないし６のいずれ
か１項に記載の半導体装置の製造方法。
【請求項８】上記パターニング工程において、エッチン
グガスとして炭素およびフッ素を含むガスと、酸素ガス
との混合ガスを用いて上記パターニングを行うことを特
徴とする請求項１ないし７のいずれか１項に記載の半導
体装置の製造方法。
【請求項９】上記エッチングガスとして、四弗化炭素ガ
スと酸累ガスとの混合ガスを用いることを持徴と請求項
８に記載の半導体装置の製造方法。
【請求項１０】上記パターニング工程の終了後、上記レ
ジストパ夕ーンを除去するアッシング工程を備え、上記
パターニング工程と上記アッシング工程とは同一装置内
で連続して行なうことを特徴とする１ないし９のいずれ
か１項に半導体装置の製造方法。
【請求項１１】絶縁基板上にシリコンを含む薄膜を形成
する工程と、上記薄膜上にレジストパターンを形成する
工程と、上記レジストパターンに基づいて上記薄膜を気
相化学エッチングによりパタ−ニンダする工程と、上記
パターニング終了後、上記レジストパターンをアッシン
グして除去する工程と、を備え、上記パターニング工程は、上記パターニング中における
特定波長の発光強度を検出する工程と、上記検出した発
光強度の変動に基づいて上記パターニングの終了時を決
定する工程と、を備え、上記アッシング工程は、上記アッシング中において、上
記パターニング中の上記特定波長と共通の特定波長の発
光強度を検出する工程と、上記検出した発光強度の変動
に基づいて上記アッシングの終了時を決定する工程と、
を備えていることを特徴とする半導体装置の製造方法。
【請求項１２】上記パターニング工程およびアッシング
工程は、所定幅の波長の発光強度Ａを検出するととも
に、上記所定幅に含まれる上記共通の特定波長の発光強
度Ｂを検出する工程と、上記発光強度Ｂを上記発光強度
Ａで除算して除算信号を生成する工程と、上記除算信号
の変動に基づいて上記パターニングおよびアッシングの
終了時を決定する工程と、を備えていることを特徴とす
る請求項１１に記載の半導体装置の製造方法。
【請求項１３】上記除算信号の変動の傾きに基づいて上
記パターニングおよびアッシングの終了時を決定するこ
とを特徴とする請求項１２に記載の半導体装置の製造方
法。
【請求項１４】上記除算信号の変動の傾きと、予め設定
されたしきい値と、に基づいて上記パターニングおよび
アッシングの終了時を決定することを特徴とする請求項
１２に記載の半導体装置の製造方法。
【請求項１５】上記除算信号の変動の傾きと予め設定さ
れるしきい値とに基づいて決定される第１エッチング時
間に、上記第１エッチング時間に対して所定の比率の第
２エッチング時間を加えた時間により、上記終了時を決
定することを特徴とする請求項１４に記載の半導体装置
の製造方法。
【請求項１６】非単結晶シリコンにより上記薄膜を形成
することを特徴とする請求項１１ないし１５のいずれか
１項に記載の半導体装置の製造方法。
【請求項１７】上記非単結晶シリコンは、多結晶シリコ
ン又はシリコンナイナイトライドであることを特徴とす
る請求項１６に記載の半導体装置の製造方法。
【請求項１８】上記特定波長は、少なくとも水素又は窒
素に対応する波長を含んでいることを特徴とする請求項
１１ないし１７のいずれか１項に記載の半導体装置の製
造方法。
【請求項１９】上記特定波長は、少なくとも６５５ｎｍ
および６５６ｎｍを含んでいることを特徴とする請求項
１１ないし１７のいずれか１項に記載の半導体装置の製
造方法。
【請求項２０】上記特定波長は、６５０ｎｍ〜６６０ｎ
ｍの範囲に設定されていることを特徴とする請求項１１
ないし１７のいずれか１項に記載の半導体装置の製造方
法。
【請求項２１】上記パターニング工程において、エッチ
ングガスとして炭素およびフッ素を含むガスと、酸素ガ
スとの混合ガスを用いて上記パターニングを行うことを
特徴とする請求項１１ないし２０のいずれか１項に記載
の半導体装置の製造方法。
【請求項２２】上記エッチングガスとして、四弗化炭素
ガスと酸累ガスとの混合ガスを用いることを持徴と請求
項２１に記載の半導体装置の製造方法。
【請求項２３】絶縁基板上にシリコンを含む第１薄膜を
形成する工程と、上記第１薄膜上に第１レジストパター
ンを形成する工程と、上記第１薄膜を上記第１レジスト
パターンに基づいて気相化学エッチングによりパターニ
ングする第１パターニング工程と、上記パターニングさ
れた第１薄膜上に、上記第１薄膜と異なるシリコンを含
む第２薄膜を形成する工程と、上記第２薄膜上に第２レ
ジストパターンを形成する工程と、上記第２薄膜を第２
レジストパターンに基づいて気相化学エッチングにより
パターニングずる工程と、を備え、上記第１薄膜のパターニング工程は、上記パターニング
中における特定波長の発光強度を検出する工程と、上記
検出した発光強度の変動に基づいて上記パターニングの
終了時を決定する工程と、を備え、上記第２薄膜のパターニング工程は、上記パターニング
中において、上記第１薄膜のパターニング中の上記特定
波長と共通の特定波長の発光強度を検出する工程と、上
記検出した発光強度の変動に基づいて上記パターニング
の終了時を決定する工程と、を備えていることを特徴と
する半導体装置の製造方法。
【請求項２４】非単結晶シリコンにより上記第１および
第２薄膜を形成することを特徴とする請求項２３に記載
の半導体装置の製造方法。
【請求項２５】上記非単結晶シリコンは、多結晶シリコ
ン又はシリコンナイナイトライドであることを特徴とす
る請求項２４に記載の半導体装置の製造方法。
【請求項２６】上記第１薄膜を多結晶シリコンで形成
し、第２薄膜をシリコンナイトライドで形成することを
特徴とする請求項２５に記載の半導体装置の製造方法。
【請求項２７】上記特定波長は、ほぼ６５５ｎｍである
ことを特徴とする請求項２３ないし２６のいずれか１項
に記載の半導体装置の製造方法。
【請求項２８】絶縁基板上に形成されたシリコンを含む
薄膜を、上記薄膜上に形成されたレジストパターンに基
づいて、気相化学エッチングによりパタ−ニンダする半
導体装置の製造装置において、上記絶縁基板を収納する真空処理室を備えた筐体と、上記真空処理室内にエッチングガスを供給するガス供給
手段と、上記真空処理室内にプラズマを励起するプラズマ発生手
段と、上記気相化学エッチング中に、上記真空処理室内におけ
る所定幅の波長の発光強度Ａを検出するとともに、上記
所定幅に含まれる特定波長の発光強度Ｂを検出する光セ
ンサと、上記検出された発光強度Ｂを上記発光強度Ａで除算して
除算信号を生成する除算部と、上記除算信号に基づいて
上記パターニングの終了時を決定する決定部と、を有
し、上記プラズマ発生手段を制御する制御部と、を備えていることを特徴とする半導体装置の製造装置。
【請求項２９】絶縁基板上に形成されたシリコンを含む
薄膜を、上記薄膜上に形成されたレジストパターンに基
づいて、気相化学エッチングによりパターニンダすると
ともに、気相化学エッチングにより上記レジストパター
ンをアッシングして除去する半導体装置の製造装置にお
いて、上記絶縁基板を収納する真空処理室を備えた筐体と、上記真空処理室内にエッチングガスを供給するガス供給
手段と、上記真空処理室内にプラズマを励起するプラズマ発生手
段と、上記気相化学エッチング中に、上記真空処理室内におけ
る所定の特定波長の発光強度を検出する光センサと、上記検出された発光強度の変動に応じて、上記パターニ
ングおよびアッシングの終了時を決定し、上記プラズマ
発生手段を制御する制御部と、を備えていることを特徴とする半導体装置の製造装置。
【請求項３０】上記光センサは、上記気相エッチング中
に、上記真空処理室内における所定幅の波長の発光強度
Ａを検出するとともに、上記所定幅に含まれる上記特定
波長の発光強度Ｂを検出し、上記制御手段は、上記発光強度Ｂを上記発光強度Ａで除
算して除算信号を生成する除算部と、上記除算信号の変
動に基づいて上記パターニングおよびアッシングの終了
時を決定する決定部と、を備えていることを特徴とする
請求項２９に記載の半導体装置の製造装置。
【請求項３１】上記プラズマ発生手段は、上記基板と対
向して上記筐体に設けられた誘電体と、上記誘電体上に
設けられたアンテナと、上記アンテナに高周波を供給す
る高周波発生源と、を備えていることを特徴とする請求
項２８ないし３０のいずれか１項に記載の半導体装置の
製造装置。
【請求項３２】上記プラズマ発生手段は、上記基板と対
向して上記筐体に設けられた誘電体と、上記誘電体上に
設けられたアンテナと、上記アンテナに導波管を介して
マイクロ波を供給するマイクロ波発生源と、を備えてい
ることを特徴とする請求項２８ないし３０のいずれか１
項に記載の半導体装置の製造装置。