JP2000082865A - 半導体装置およびパッケージならびにそれらの製造方法 - Google Patents

半導体装置およびパッケージならびにそれらの製造方法

Info

Publication number
JP2000082865A
JP2000082865A JP25160298A JP25160298A JP2000082865A JP 2000082865 A JP2000082865 A JP 2000082865A JP 25160298 A JP25160298 A JP 25160298A JP 25160298 A JP25160298 A JP 25160298A JP 2000082865 A JP2000082865 A JP 2000082865A
Authority
JP
Japan
Prior art keywords
mounting substrate
conductive
insulating
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25160298A
Other languages
English (en)
Inventor
Hiroshi Yoshida
浩 吉田
Takeshi Tojo
剛 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25160298A priority Critical patent/JP2000082865A/ja
Priority to TW088114477A priority patent/TW451535B/zh
Priority to SG9904215A priority patent/SG80066A1/en
Priority to US09/385,955 priority patent/US6479889B1/en
Priority to CN 200710103279 priority patent/CN100517888C/zh
Priority to CNB991183924A priority patent/CN1182594C/zh
Priority to CNB2004100869278A priority patent/CN100352042C/zh
Publication of JP2000082865A publication Critical patent/JP2000082865A/ja
Priority to US09/550,209 priority patent/US6323059B1/en
Priority to US10/191,571 priority patent/US6777792B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 ショートを防止しつつ高い放熱効果を得るこ
とができる半導体装置およびパッケージならびにそれら
の製造方法を提供する。 【解決手段】 パッケージ10内に金属よりなる導電性
配設基板13を備える。導電性配設基板13には窪み部
と突部とが形成されており、窪み部には絶縁性配設基板
14が配設されている。絶縁性配設基板14はAlNよ
りなる絶縁基板を有しており、その表面には配線が配設
されている。絶縁性配設基板14および導電性配設基板
13の上にはIII族ナイトライド化合物半導体層が積
層された半導体レーザ20が配設されている。半導体レ
ーザ20はn側電極が絶縁性配設基板14に対して当接
されており、p側電極が導電性配設基板13に当接され
ている。半導体レーザ20において発生した熱は導電性
配設基板13により放熱され、n側電極とp側電極との
ショートは絶縁性配設基板14により防止される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配設基板に対して
半導体素子が配設された半導体装置およびその配設基板
を備えたパッケージならびにそれらの製造方法に関す
る。
【0002】
【従来の技術】現在、各種産業分野において、半導体発
光装置が用いられている。この半導体発光装置は、一般
に、パッケージの内部に半導体発光素子を収納してい
る。パッケージは、取り扱いを簡便にし素子を保護する
と共に、動作時において素子から発生する熱を効率よく
放散させる役割を有している。特に、近年においては、
高出力化の要求およびII−VI族化合物半導体を用い
た緑色帯の半導体発光装置あるいはIII族ナイトライ
ド化合物半導体を用いた青色帯の半導体発光装置の開発
に対する要求が高まっており、素子への投入電力が大き
くなる傾向にある。その結果、素子の発熱量はますます
大きくなり、パッケージによる更に高い放熱効果が期待
されている。
【0003】例えば、従来の半導体発光装置としては、
図16に示したように、金属よりなる導電性配設基板2
13の上に絶縁体よりなるサブマウント219を介して
半導体発光素子220を配設したものが知られている
(特開平8−321655号公報)。このような半導体
発光装置では、サブマウント219に適当な配線を設け
ることにより半導体発光素子に対する電気的な接続を容
易に行うことができるという利点がある。すなわち、こ
の方法は、III族ナイトライド化合物半導体を用いた
半導体発光素子など、絶縁性の基板の上に形成され、基
板と反対側にp側電極とn側電極との両極が設けられる
ものにおいて、特に有効である。
【0004】
【発明が解決しようとする課題】しかしながら、絶縁体
は金属に比べて熱伝導率および電気伝導性ともに低いの
で、絶縁体よりなるサブマウント219を用いることに
より同一側に設けられたp側電極とn側電極との短絡を
防止することはできるが、その一方で、放熱性は低下し
てしまう。よって、半導体発光素子の温度が上昇し、長
時間に渡っての安定動作および信頼性が妨げられてしま
うという問題があった。
【0005】なお、このような半導体装置に関する先行
技術としては、導電性基板の平面上に薄い絶縁膜を介し
て配線を形成すると共に、半導体発光素子のp側電極を
導電性基板に対して接続し、n側電極を配線に対して接
続したものがある。しかし、この半導体装置では、導電
性基板の上に薄い絶縁膜を介して配線を形成しているの
で、十分な絶縁性を確保することができないという問題
がある。
【0006】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、ショートを防止しつつ高い放熱効果
を得ることができる半導体装置およびパッケージならび
にそれらの製造方法を提供することにある。
【0007】
【課題を解決するための手段】本発明による半導体装置
は、一面に窪み部および突部を有する導電性配設基板
と、この導電性配設基板の窪み部に対して配設された絶
縁性配設基板と、一部が導電性配設基板に対して配設さ
れ、他の一部が絶縁性配設基板に対して配設された半導
体素子とを備えたものである。
【0008】本発明によるパッケージは、一面に窪み部
および突部を有する導電性配設基板と、この導電性配設
基板の窪み部に対して配設された絶縁性配設基板とを備
えたものである。
【0009】本発明による他のパッケージは、絶縁性配
設基板が配設される窪み部と半導体素子が配設される突
部とを一面に有する導電性配設基板を備えたものであ
る。
【0010】本発明による半導体装置の製造方法は、一
面に窪み部および突部を有する導電性配設基板を形成す
る工程と、導電性配設基板の窪み部に対して配設された
絶縁性配設基板を形成する工程と、半導体素子を形成す
る工程と、半導体素子の一部を導電性配設基板に対して
配設し、他の一部を絶縁性配設基板に対して配設する工
程とを含むものである。
【0011】本発明によるパッケージの製造方法は、一
面に窪み部および突部を有する導電性配設基板を形成す
る工程と、導電性配設基板の窪み部に対して配設された
絶縁性配設基板を形成する工程とを含むものである。
【0012】本発明による他のパッケージの製造方法
は、絶縁性配設基板が配設される窪み部と半導体素子が
配設される突部とを一面に有する導電性配設基板を形成
する工程を含むものである。
【0013】本発明による半導体装置では、半導体素子
の一部が導電性配設基板に対して配設されるので、半導
体素子において発生した熱は導電性配設基板により放散
される。また、絶縁性配設基板は導電性配設基板に設け
られた窪み部に対して配設され、半導体素子の他の一部
はその絶縁性配設基板に対して配設されるので、絶縁性
が確保される。
【0014】本発明によるパッケージでは、絶縁性配設
基板が導電性配設基板の窪み部に対して配設されるの
で、絶縁性配設基板により絶縁性が確保され、導電性配
設基板により放熱性が確保される。
【0015】本発明による他のパッケージでは、絶縁性
配設基板が配設される窪み部と半導体素子が配設される
突部とを有しているので、窪み部に配設される絶縁性配
設基板により絶縁性を確保しつつ、導電性配設基板によ
り半導体素子において発生した熱を放散する。
【0016】本発明による半導体装置の製造方法では、
まず、一面に窪み部および突部を有する導電性配設基板
が形成され、次いで、導電性配設基板の窪み部に対して
配設された絶縁性配設基板が形成される。また、半導体
素子が形成され、半導体素子の一部が導電性配設基板に
対して配設され、他の一部が絶縁性配設基板に対して配
設される。
【0017】本発明によるパッケージの製造方法では、
まず、一面に窪み部および突部を有する導電性配設基板
が形成され、次いで、導電性配設基板の窪み部に対して
配設された絶縁性配設基板が形成される。
【0018】本発明による他のパッケージの製造方法で
は、絶縁性配設基板が配設される窪み部と半導体素子が
配設される突部とを一面に有する導電性配設基板が形成
される。
【0019】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。なお、本発明の半導
体装置は本発明のパッケージを備えているので、以下の
実施の形態では、半導体装置の説明において、パッケー
ジについても併せて説明する。
【0020】(第1の実施の形態)図1は本発明の第1
の実施の形態に係る半導体装置である半導体発光装置お
よびパッケージ10の全体構成をそれぞれ表すものであ
る。この半導体発光装置は、パッケージ10の内部に半
導体素子である半導体レーザ20を備えている。パッケ
ージ10は、例えば、円盤状の支持体11と中空円筒状
の蓋体12とを有している。蓋体12の一端部は開放さ
れており、他端部は閉鎖されている。蓋体12の開放端
部は支持体11の一面に当接されている。蓋体12の閉
鎖端部には、内部に収納された半導体レーザ20から射
出されたレーザビームをパッケージ10の外部に取り出
すための取り出し窓12aが設けられている。蓋体12
は、例えば、銅(Cu)または鉄(Fe)などの金属に
より構成されており、取り出し窓12aは、半導体レー
ザ20から射出されるレーザビームを透過することがで
きる材料、例えば、ガラスあるいはプラスチックにより
構成されている。
【0021】蓋体12の内部には、半導体レーザ20を
載置する導電性配設基板13が支持体11の一面に形成
されている。この導電性配設基板13は、半導体レーザ
20を図示しない電源に対して電気的に接続すると共
に、半導体レーザ20において発生した熱を放散する役
割を有している。導電性配設基板13および支持体11
は、例えば、銅または鉄などの金属により一体として成
型されており、表面には半田材料よりなる厚さ5μmの
半田膜が被着されている。半田材料としては、例えば、
スズ(Sn),鉛(Pb),スズと鉛との合金,金(A
u)とスズとの合金,インジウム(In)とスズとの合
金あるいはインジウムと鉛との合金などが用いられる。
【0022】導電性配設基板13は、図2に拡大して示
したように、半導体レーザ20の載置面に窪み部13a
と突部13bとを有している。これら窪み部13aと突
部13bとは、支持体11の一面に対して並列の位置関
係となっている。窪み部13aおよび突部13bの大き
さは、それぞれ、例えば、支持体11の一面に平行な方
向における幅が0.8mmであり、支持体11の一面に
垂直な方向における奥行きが1mmである。窪み部13
aと突部13bとの載置面の高さの差は、例えば、30
0μmである。なお、導電性配設基板13の載置面に対
して垂直方向の厚さは、蓋体12の大きさに合わせて適
宜に決定されるが、厚い方が高い放熱効果を得ることが
できるので好ましい。
【0023】導電性配設基板13の窪み部13aには、
絶縁性配設基板14が配設されている。この絶縁性配設
基板14は、図3に拡大して示したように、窒化アルミ
ニウム(AlN),窒化ホウ素(BN)あるいは炭化ケ
イ素(SiC)などの絶縁性材料よりなる絶縁性基板1
4aを有している。絶縁性基板14aのうち導電性配設
基板13の側の面には接着層14bが設けられており、
導電性配設基板13に対して固定することができるよう
になっている。接着層14bは、例えば、絶縁性基板1
4aの側から順に積層した厚さ100nmのチタン(T
i)層,厚さ200nmの白金(Pt)層および厚さ5
00nmの金(Au)層から構成されている。また、絶
縁性基板14aのうち導電性配設基板13と反対側の面
には配線14cが形成されている。配線14cは、例え
ば、絶縁性基板14aの側から順に積層した厚さ100
nmのチタン層,厚さ200nmの白金層および厚さ5
00nmの金層から構成されている。
【0024】配線14cの絶縁性基板14aの反対側に
おける一部には、半田材料よりなる半田接着層14dが
設けられており、半導体レーザ20を接着することがで
きるようになっている。半田接着層14dの厚さは、十
分な接着強度を得るために4μm以上であることが好ま
しい。半田接着層14dを構成する半田材料としては導
電性配設基板13の半田膜を構成する半田材料と同一の
ものを用いてもよいが、それよりも融点が低いものを用
いた方が好ましい。これは、後述する製造方法において
説明するように、加熱により導電性配設基板13,絶縁
性配設基板14および半導体レーザ20をそれぞれ接着
する際に、絶縁性配設基板14は導電性配設基板13に
比べて熱が伝導しにくいからである。上述した半田材料
においては、インジウムとスズとの合金(In52%S
n48%)、インジウムと鉛との合金(In75%Pb
25%)、スズと鉛との合金(Sn50%Pb50
%)、スズ、金とスズとの合金(Au80%Sn20
%)そして鉛の順にはんだ付け温度が低い。よって、例
えば、導電性配設基板13の表面をスズにより構成する
場合には、絶縁性配設基板14の半田接着層14dをス
ズと鉛とも合金などにより構成することが好ましい。な
お、上記半田材料において示した組成比は重量比率であ
る。
【0025】絶縁性配設基板14の大きさは、例えば、
支持体11の一面に平行な方向における幅がそれぞれ
0.8mmであり、支持体11の一面に垂直な方向にお
ける奥行きがそれぞれ1mmである。絶縁性配設基板1
4の載置面に対して垂直方向の厚さは、導電性配設基板
13における窪み部13aと突部13bとの高さの差が
解消される程度であることが好ましい。ここでは、窪み
部13aと突部13bとの高さの差が300μmである
ので、絶縁性配設基板14の厚さは、例えば、300μ
m以上であることが好ましい。なお、絶縁性配設基板1
4の厚さは、導電性配設基板13との絶縁性を確保する
目的からすると、500nm以上であることが好まし
い。
【0026】支持体11には、また、図1に示したよう
に、一対のピン15,16が蓋体12の内部から外部に
向かって設けられている。各ピン15,16は、銅また
は鉄などの金属により構成されており、表面には金など
よりなる薄膜が被着されている。支持体11と各ピン1
5,16との間には、ガラスなどよりなる絶縁リング1
5a,16aがそれぞれ配設されており、支持体11と
各ピン15,16とは電気的にそれぞれ絶縁されてい
る。すなわち、導電性配設基板13と各ピン15,16
とは電気的にそれぞれ絶縁されている。ピン15には、
例えば、太さが20μmの金よりなるワイヤ17の一端
部が接合されている。このワイヤ17の他端部は絶縁性
配設基板14の配線14cに接合されており、ピン15
と配線14cとを電気的に接続するようになっている。
支持体11には、更に、支持体11および導電性配設基
板13と電気的に接続されたピン18が形成されてい
る。
【0027】半導体レーザ20は、図4に示したよう
に、対向する一対の面を有する基板21の一面に、バッ
ファ層22a,下地層22b,マスク層23,被覆成長
層24,第1導電型半導体層であるn型半導体層25,
活性層26および第2導電型半導体層であるp型半導体
層27が基板21の側から順に積層されている。基板2
1は、例えば、積層方向の厚さ(以下、単に厚さと言
う)が300μmのサファイアにより構成されており、
バッファ層22aなどは基板21のC面に形成されてい
る。
【0028】バッファ層22aは、例えば、厚さが30
nmであり、不純物を添加しないundope−GaNにより
構成されている。下地層22bは、例えば、厚さが2μ
mであり、不純物を添加しないundope−GaNの結晶に
より構成されている。マスク層23は、例えば、厚さが
0.1μmであり、二酸化ケイ素(SiO2 )により構
成されている。このマスク層23は、また、図4におい
て紙面に対して垂直な方向において帯状に延長された複
数の開口部23aと、各開口部23aの間に形成され同
様に帯状に延長された複数のマスク部23bとを有して
おり、このマスク層23の上に被覆成長層24を横方向
に成長させることにより、下地層22bから貫通転位が
伝わるのを遮断するようになっている。被覆成長層24
は、例えば、厚さが10μmであり、不純物を添加しな
いundope−GaNにより構成されている。
【0029】n型半導体層25は、被覆成長層24の側
から順に積層されたn側コンタクト層25a,n型クラ
ッド層25bおよび第1のガイド層25cをそれぞれ有
している。n側コンタクト層25aは、例えば、厚さが
3μmであり、ケイ素(Si)などのn型不純物を添加
したn型GaNにより構成されている。n型クラッド層
25bは、例えば、厚さが1μmであり、ケイ素などの
n型不純物を添加したn型Al0.1 Ga0.9 N混晶によ
り構成されている。第1のガイド層25cは、例えば、
厚さが0.1μmであり、ケイ素などのn型不純物を添
加したn型GaNにより構成されている。
【0030】活性層26は、例えば、不純物を添加しな
いundope−InGaN混晶により構成されており、厚さ
が3nmのIn0.15Ga0.85N混晶よりなる井戸層と、
厚さが4nmのIn0.02Ga0.98N混晶よりなるバリア
層との多重量子井戸構造を有している。この活性層26
は発光層として機能するものであり、その発光波長はレ
ーザ発振において約405nmとなっている。
【0031】p型半導体層27は、活性層26の側から
順に積層された劣化防止層27a,第2のガイド層27
b,p型クラッド層27cおよびp側コンタクト層27
dをそれぞれ有している。劣化防止層27aは、例え
ば、厚さが20nmであり、マグネシウム(Mg)など
のp型不純物を添加したp型Al0.2 Ga0.8 N混晶に
より構成されている。第2のガイド層27bは、例え
ば、厚さが0.1μmであり、マグネシウムなどのp型
不純物を添加したp型GaNにより構成されている。p
型クラッド層27cは、例えば、厚さが0.8μmであ
り、マグネシウムなどのp型不純物を添加したp型Al
0.1 Ga0.9 N混晶により構成されている。p側コンタ
クト層27dは、例えば、厚さが0.5μmであり、マ
グネシウムなどのp型不純物を添加したp型GaN混晶
により構成されている。
【0032】n側コンタクト層25aには、積層方向に
おける活性層26の側に、第1の電極としてのn側電極
28aが設けられている。n側電極28aは、n側コン
タクト層25aの側から順にチタン層,アルミニウム
(Al)層および金層を積層して加熱処理により合金化
した構造を有しており、n側コンタクト層25aと電気
的に接続されている。p側コンタクト層27dには、積
層方向における活性層26と反対側に、第2の電極とし
てのp側電極28bが設けられている。p側電極28b
は、p側コンタクト層27dの側からニッケル(Ni)
層と金層とを順次積層して加熱処理により合金化された
構造を有しており、p側コンタクト層27dと電気的に
接続されている。p側電極28bは、また、電流狭窄を
するように図4では紙面に対して垂直な方向において帯
状に延長されており、p側電極28bに対応する活性層
26の領域が発光領域となるようになっている。
【0033】この半導体レーザ20は、また、図4にお
いては一方しか示していないが、p側電極28bの長さ
方向の端部に一対の反射鏡膜29がそれぞれ形成されて
いる。各反射鏡膜29は、例えば、二酸化ケイ素膜と酸
化ジルコニウム(ZrO)膜とを交互に積層してそれぞ
れ構成されており、一方の反射鏡膜29の反射率は低く
なるように、他方の図示しない反射鏡膜の反射率は高く
なるようにそれぞれ調整されている。これにより、活性
層26において発生した光は一対の反射鏡膜29の間を
往復して増幅され、反射鏡膜29からレーザビームとし
て射出されるようになっている。すなわち、p側電極2
8bの長さ方向が共振器方向となっている。
【0034】なお、この半導体レーザ20は、図1に示
したように、n側電極28aが絶縁性配設基板14の半
田接着層14dに当接され、p側電極28bが導電性配
設基板13の突部13bに当接されることによりパッケ
ージ10の内部に配設されている。すなわち、n側電極
28aは絶縁性配設基板14の配線14cおよびワイヤ
17を介してピン15により図示しない電源に対して接
続され、p側電極28bは導電性配設基板13を介して
ピン18により図示しない電源に対して電気的に接続さ
れるようになっている。ここで、p側電極28bの方を
導電性配設基板13に当接させているのは、p側電極2
8bと基板21との間に主な発熱源である活性層26が
含まれているからである。すなわち、活性層26と放熱
効果の高い導電性配設基板13との間の距離を短くする
ことにより、高い放熱効果を得ることができるようにな
っている。
【0035】このような構成を有する半導体装置および
パッケージ10は、次のようにしてそれぞれ製造するこ
とができる。
【0036】まず、次のようにして半導体レーザ20を
形成する。すなわち、まず、例えば、複数の半導体レー
ザ形成領域を有するサファイアよりなる基板21を用意
し、MOCVD(Metal Organic Chemical Vapor Depos
ition )法により、基板21の一面(C面)にundope−
GaNよりなるバッファ層22aおよびundope−GaN
よりなる下地層22bを順次成長させる。次いで、下地
層22bの上に、例えば、CVD(Chemical Vapor Dep
osition )法により、二酸化ケイ素よりなり帯状に延長
された複数のマスク部23bを有するマスク層23を選
択的に形成する。続いて、マスク層23の上に、例え
ば、MOCVD法により、undope−GaNよりなる被覆
成長層24を横方向に成長させる。
【0037】被覆成長層24を形成したのち、その上
に、例えば、MOCVD法により、n型GaNよりなる
n側コンタクト層25a,n型Al0.1 Ga0.9 N混晶
よりなるn型クラッド層25b,n型GaNよりなる第
1のガイド層25c,undope−GaInN混晶よりなる
活性層26,p型Al0.2 Ga0.8 N混晶よりなる劣化
防止層27a,p型GaNよりなる第2のガイド層27
b,p型Al0.1 Ga0.9 N混晶よりなるp型クラッド
層27cおよびp型GaNよりなるp側コンタクト層2
7dを順次成長させる。
【0038】n側コンタクト層25aからp側コンタク
ト層27dまでの各層を成長させたのち、リソグラフィ
技術を用い、n側電極12の形成位置に対応してp側コ
ンタクト層27d,p型クラッド層27c,第2のガイ
ド層27b,劣化防止層27a,活性層26,第1のガ
イド層25cおよびn型クラッド層25bを順次選択的
に除去し、n側コンタクト層25aを露出させる。その
のち、n側コンタクト層25aの上にn側電極28bを
選択的に形成する。n側電極28aを形成したのち、p
側コンタクト層27dの上にp側電極28bを選択的に
形成する。そののち、加熱処理を行いn側電極28aお
よびp側電極28bを合金化させる。
【0039】n側電極28aおよびp側電極28bをそ
れぞれ形成したのち、基板21を各半導体レーザ形成領
域に対応させてp側電極28bの長さ方向に対して垂直
に所定の幅で分割する。そののち、分割した一対の側面
に、例えば、Eガン蒸着法により一対の反射鏡膜29を
それぞれ形成する。各反射鏡膜29をそれぞれ形成した
のち、基板21を各半導体レーザ形成領域に対応させて
p側電極28bの長さ方向と平行に所定の幅で分割す
る。これにより、半導体レーザ20が形成される。
【0040】次いで、支持体11と導電性配設基板13
とを一体成型し、その表面に半田膜を蒸着する。続い
て、別途形成した各ピン15,16,18を支持体11
にそれぞれ配設する。そののち、別途、絶縁性基板14
aを形成し、その一面に接着層14bを蒸着すると共
に、他面に配線14cおよび半田接着層14dを順次蒸
着して絶縁性配設基板14を形成する。絶縁性配設基板
14を形成したのち、図示しない加熱装置に導電性配設
基板13および支持体11を載置し、導電性配設基板1
3の窪み部13aに絶縁性配設基板14を載置する。更
に、導電性配設基板13の突部13bに半導体レーザ2
0のp側電極28bを当接させると共に絶縁性配設基板
14の半田接着層14dにn側電極28aを当接させ
る。
【0041】そののち、図示しない加熱装置により、導
電性配設基板13を240〜300℃の範囲内の温度に
5〜20秒をかけて昇温し、その温度で10〜60秒間
保持する。これにより、導電性配設基板13の半田膜が
溶けて導電性配設基板13と絶縁性配設基板14とが接
着されると共に、導電性配設基板13と半導体レーザ2
0のp側電極28bとが接着される。また、絶縁性配設
基板14の半田接着層14dが溶けて絶縁性配設基板1
4と半導体レーザ20のn側電極28aとが接着され
る。
【0042】なお、その際、絶縁性配設基板14の半田
接着層14dを導電性配設基板13の半田膜よりも融点
が低い半田材料により構成するようにしていれば、必要
以上に温度を高くしなくても両方において良好に半田付
けすることができるので好ましい。また、加熱は、半田
材料の酸化を防止するために、窒素ガス(N2 )あるい
は水素ガス(H2 )またはそれらの混合ガスの雰囲気中
において行うことが好ましい。更に、半田材料の表面張
力により絶縁性配設基板14および半導体レーザ20の
位置がずれないように、半導体レーザ20の上から荷重
をかけるなどして押さえておくことが好ましい。
【0043】そののち、絶縁性配設基板14の配線14
cとピン15との間にワイヤ17を接合する。ワイヤ1
7を接合したのち、例えば、乾燥窒素雰囲気中におい
て、別途形成した蓋体12を支持体11に配設する。こ
れにより、図1に示した半導体発光装置およびパッケー
ジ10がそれぞれ形成される。
【0044】このようにして形成される半導体発光装置
およびパッケージ10は、次のようにそれぞれ作用す
る。
【0045】この半導体発光装置では、パッケージ10
のピン15およびピン18を介して、半導体レーザ20
のn側電極28aとp側電極28bとの間に所定の電圧
が印加されると、活性層26に電流が注入され、電子−
正孔再結合により発光が起こる。この光は、一対の反射
鏡膜29の間を往復して増幅され、反射鏡膜29からレ
ーザビームとして射出される。この半導体レーザ20か
ら射出されたレーザビームは、パッケージ10の取り出
し窓12aを介してパッケージ10の外部に取り出され
る。
【0046】また、その際、半導体レーザ20では主と
して活性層26において発熱が起こる。ここでは、p側
電極28bに導電性配設基板13が直接接続されてお
り、活性層26と導電性配設基板13との間の距離が短
くなっているので、活性層26において発生した熱は導
電性配設基板13を介して積極的に放散される。よっ
て、半導体レーザ20における温度の上昇が抑制され、
半導体レーザ20は長時間に渡って安定して動作する。
【0047】更に、ここでは、導電性配設基板13の窪
み部13aに絶縁性配設基板14が配設され、絶縁性配
設基板14に設けられた配線14cにn側電極28aが
電気的に接続されているので、導電性配設基板13と配
線14cとの絶縁性が確保され、n側電極28aとp側
電極28bとの短絡が防止される。
【0048】このように本実施の形態に係る半導体発光
装置によれば、導電性配設基板13にp側電極28bを
直接接続するようにしたので、活性層26と導電性配設
基板13との間の距離を短くすることができ、活性層2
6において発生した熱を導電性配設基板13により積極
的に放散することができる。よって、半導体レーザ20
における温度の上昇を抑制することができ、長時間に渡
り安定して動作させることができる。従って、信頼性を
向上させることができる。
【0049】また、導電性配設基板13の窪み部13a
に絶縁性配設基板14を配設し、絶縁性配設基板14に
設けられた配線14cにn側電極28aを接続するよう
にしたので、導電性配設基板13と配線14cとの絶縁
性を確保することができる。よって、半導体レーザ20
のn側電極28aとp側電極28bとの短絡を防止する
ことができる。
【0050】更に、本実施の形態に係るパッケージ10
によれば、導電性配設基板13に窪み部13aと突部1
3bとを形成し、窪み部13aに絶縁性配設基板14を
配設するようにしたので、半導体レーザ20のn側電極
28aを絶縁性配設基板14に配設すると共にp側電極
28bを導電性配設基板13に配設することにより、n
側電極28aとp側電極28bとの短絡を防止すること
ができる。また、半導体レーザ20の活性層26におい
て発生した熱を導電性配設基板13により積極的に放散
することができる。
【0051】(第2の実施の形態)図5は本発明の第2
の実施の形態に係る半導体発光装置およびパッケージの
一部を取り出してそれぞれ表すものである。この半導体
発光装置およびパッケージは、導電性配設基板33に分
離部33cが設けられたことを除き、第1の実施の形態
と同一の構成および作用をそれぞれ有している。また、
第1の実施の形態と同様にしてそれぞれ製造することが
できる。よって、ここでは、同一の構成要素には同一の
符号を付し、その詳細な説明を省略する。
【0052】分離部33cは、導電性配設基板33の載
置面における窪み部13aと突部13bとの間に形成さ
れており、それらの中間程度の高さを有している。この
分離部33cは、導電性配設基板33と絶縁性配設基板
14とを間隔を開けて分離することにより、半導体レー
ザ20のn側電極28aとp側電極28bとの短絡を防
止するためのものである。
【0053】このように本実施の形態によれば、導電性
配設基板33において窪み部13aと突部13bとの間
に分離部33cを設けるようにしたので、第1の実施の
形態において説明した効果に加えて、更に、半導体レー
ザ20のn側電極28aとp側電極28bとの短絡を有
効に防止することができる。
【0054】(第3の実施の形態)図6は本発明の第3
の実施の形態に係る半導体発光装置およびパッケージの
一部を取り出してそれぞれ表すものである。この半導体
発光装置およびパッケージは、導電性配設基板43に位
置固定部43dが設けられたことを除き、第2の実施の
形態と同一の構成をそれぞれ有している。また、第1の
実施の形態と同一の作用をそれぞれ有し、同様にしてそ
れぞれ製造することができる。よって、ここでは、同一
の構成要素には同一の符号を付し、その詳細な説明を省
略する。
【0055】位置固定部43dは、導電性配設基板43
の載置面において突部13bとの間に窪み部13aを挟
むように形成されている。この位置固定部43dは、窪
み部13aよりも突状となっており、分離部33cとの
間で絶縁性配設基板14を挟むことにより、導電性配設
基板34に絶縁性配設基板14を半田付けする際に絶縁
性配設基板14の位置がずれることを防止できるように
なっている。
【0056】このように本実施の形態によれば、導電性
配設基板33において突部13bとの間に窪み部13a
を挟むように位置固定部43dを設けるようにしたの
で、第1の実施の形態において説明した効果に加えて、
更に、導電性配設基板43に絶縁性配設基板14を容易
かつ正確に配設することができる。
【0057】(第4の実施の形態)図7は本発明の第4
の実施の形態に係る半導体発光装置およびパッケージの
一部を取り出してそれぞれ表すものである。この半導体
発光装置およびパッケージは、導電性配設基板53およ
び絶縁性配設基板54の構成が異なることを除き、第1
の実施の形態と同一の構成および作用をそれぞれ有して
いる。よって、ここでは、同一の構成要素には同一の符
号を付し、その詳細な説明を省略する。
【0058】導電性配設基板53は、例えば、銅または
鉄などの金属により支持体11と一体として成型されて
おり、表面には金またはニッケル(Ni)などの金属よ
りなる薄膜が被着されている。更に、突部13bの表面
には、第1の実施の形態において説明したような半田材
料よりなる半田接着層53eが設けられている。この半
田接着層53eは、半導体レーザ20のp側電極28b
を接着するためのものである。これ以外は、第1の実施
の形態の導電性配設基板13と同一の構成を有してい
る。
【0059】絶縁性配設基板54は、導電性配設基板5
3の窪み部13aに対して被着することにより形成され
た二酸化ケイ素などよりなる絶縁性基板54aを有して
いる。絶縁性基板54aの導電性配設基板53と反対側
には、例えば、絶縁性基板54aの側から順に積層した
厚さ50nmのチタン層と厚さ500nmの金層とから
なる配線54cが形成されている。配線54cの絶縁性
基板54aと反対側における一部には、半田接着層53
eと同様の半田材料よりなる半田接着層54dが設けら
れており、半導体レーザ20のn側電極28aを接着す
ることができるようになっている。この半田接着層54
dを構成する半田材料は半田接着層53eを構成する半
田材料と異なっていてもよいが、同一の材料により構成
するようにすれば、後述する製造方法において同一の工
程により同時に形成することができるので好ましい。半
田接着層54dの厚さは第1の実施の形態における半田
接着層14dと同様である。絶縁性配設基板54の大き
さも第1の実施の形態における絶縁性配設基板14と同
様である。
【0060】このような構成を有する半導体発光装置お
よびパッケージは、次のようにしてそれぞれ製造するこ
とができる。
【0061】まず、第1の実施の形態と同様にして半導
体レーザ20を形成する。次いで、支持体11と導電性
配設基板53とを一体成型し、その表面に金などの金属
よりなる薄膜をメッキにより被着する。
【0062】続いて、洗浄したのち、図8に示したよう
に、導電性配設基板53の窪み部13aに対応して開口
61aが形成された金型61を用意し、その開口61a
を窪み部13aに対応させて導電性配設基板53に金型
61を配置する。その際、導電性配設基板53の窪み部
13aと突部13bとの境界に開口61aの一辺が一致
するように配置することが好ましい。そののち、この金
型61の上方から、例えば、Eガン蒸着法により二酸化
ケイ素を200℃で被着する。これにより、図8におい
て網かけで示した部分に絶縁性基板54aが形成され
る。なお、金型61の開口61aの大きさは窪み部13
aの大きさよりも大きい方が好ましい。これは、開口6
1aの大きさが小さいと絶縁性配設基板54の大きさが
小さくなってしまい、半導体レーザ20のn側電極28
aとp側電極28bとの短絡を防止することができない
からである。ここでは、例えば、開口61aの支持体1
1に対して平行な方向における幅を0.8mmとし、支
持体11に対して垂直な方向における奥行きを1.1m
mとする。
【0063】絶縁性基板54aを形成したのち、図9に
示したように、絶縁性基板54aに対応して開口62a
が形成された金型62を用意し、その開口62aを絶縁
性基板54aに対応させて導電性配設基板53に金型6
2を配置する。そののち、この金型62の上方から、例
えば、蒸着法によりチタン,白金およびを順次蒸着す
る。これにより、図9において網かけで示した部分に配
線54cが形成される。なお、開口62aの大きさは、
半導体レーザ20のn側電極28aとp側電極28bと
の短絡を防止するために、金型61の開口61aの大き
さよりも小さい方が好ましい。ここでは、例えば、開口
62aの幅を0.7mm、奥行きを1.0mmとし、金
型61の開口61aよりも内側に金型62の開口62a
が位置するようにする。
【0064】配線54cを形成したのち、図10に示し
たように、配線54cに対応して開口63aが形成され
かつ導電性配設基板53の突部13bに対応して開口6
3bが形成された金型63を用意し、開口63aを配線
54cに対応させると共に開口63bを突部13bに対
応させて導電性配設基板53に金型62を配置する。そ
ののち、この金型63の上方から、例えば、蒸着法によ
り半田材料を蒸着する。これにより、図10において網
かけで示した部分に半田接着層54dおよび半田接着層
53eがそれぞれ形成される。なお、開口63aの大き
さは、半導体レーザ20のn側電極28aとp側電極2
8bとの短絡を防止するために、金型61の開口61a
の大きさよりも小さい方が好ましい。ここでは、例え
ば、開口63aの幅を0.35mm、奥行きを1.0m
mとし、金型61の開口61aよりも内側に金型63の
開口63aが位置するようにする。また、開口63bの
大きさは、例えば、幅を800mm、奥行きを1.0m
mとする。
【0065】半田接着層53e,54dをそれぞれ形成
したのち、支持体11に別途形成したピン15,16,
18をそれぞれ配設する。そののち、第1の実施の形態
と同様にして、半導体レーザ20を導電性配設基板53
および絶縁性配設基板54に対して配設する。半導体レ
ーザ20を配設したのち、第1の実施の形態と同様にし
て、配線54cとピン15との間にワイヤ17を接合
し、別途形成した蓋体12を支持体11に配設する。こ
れにより、図7に示した半導体発光装置およびパッケー
ジが形成される。
【0066】このように本実施の形態によれば、絶縁性
配設基板54を導電性配設基板53の窪み部13aに対
して被着することにより形成するようにしたので、第1
の実施の形態において説明した効果に加えて、絶縁性配
設基板54を容易かつ低コストで配設することができ
る。
【0067】(第5の実施の形態)図11は本発明の第
5の実施の形態に係る半導体発光装置およびパッケージ
70の全体構成をそれぞれ表すものである。この半導体
発光装置およびパッケージ70は、半導体レーザ80の
構成が異なり、それに合わせて導電性配設基板73およ
び絶縁性配設基板74の構成がそれぞれ異なることを除
き、第1の実施の形態と同一の構成をそれぞれ有してい
る。よって、ここでは、同一の構成要素には同一の符号
を付し、その詳細な説明を省略する。
【0068】半導体レーザ80は、図12に拡大して示
したように、同一の基板81の一面に、共振器方向に対
して垂直な方向にそれぞれ配列された複数(ここでは2
個)の発光部80a,80bを有している。なお、図1
2において共振器方向は紙面に対して垂直な方向となっ
ている。基板81は、例えば、厚さが100μm程度の
半絶縁性のGaAsにより構成されており、発光部80
a,80bは基板81の100面に形成されている。
【0069】各発光部80a,80bはそれぞれ同一の
構造を有しており、基板81の側からバッファ層82を
介して第1導電型半導体層であるn型半導体層83,活
性層84および第2導電型半導体層であるp型半導体層
85が順次それぞれ積層されている。各バッファ層82
は、例えば、厚さが50nmであり、ケイ素(Si)ま
たはセレン(Se)などのn型不純物を添加したn型G
aAsによりそれぞれ構成されている。
【0070】各n型半導体層83は、各バッファ層82
の側から順に積層された各n型クラッド層83aと各第
1のガイド層83bとをそれぞれ有している。各n型ク
ラッド層83aは、例えば、厚さが1.0μmであり、
ケイ素またはセレンなどのn型不純物を添加したn型A
0.40Ga0.60As混晶によりそれぞれ構成されてい
る。各第1のガイド層83bは、例えば、厚さが10n
mであり、ケイ素またはセレンなどのn型不純物を添加
したn型Al0.17Ga0.83As混晶によりそれぞれ構成
されている。
【0071】各活性層84は、例えば、不純物を添加し
ないundope−AlGaAs混晶によりそれぞれ構成され
ており、厚さが10nmのAl0.07Ga0.93Asよりな
る井戸層と、厚さが5nmのAl0.17Ga0.83Asより
なるバリア層の多重量子井戸構造をそれぞれ有してい
る。各活性層84は発光層としてそれぞれ機能するもの
であり、それらの発光波長はそれぞれ約790nmとな
っている。
【0072】各p型半導体層85は、各活性層84の側
から順に積層された各第2のガイド層85a,各p型ク
ラッド層85bおよびキャップ層85cをそれぞれ有し
ている。各第2のガイド層85aは、例えば、厚さが1
0nmであり、亜鉛(Zn)などのp型不純物を添加し
たp型Al0.17Ga0.83As混晶によりそれぞれ構成さ
れている。各p型クラッド層85bは、例えば、厚さが
1.0μmであり、亜鉛などのp型不純物を添加したp
型Al0.40Ga0.60As混晶によりそれぞれ構成されて
いる。各キャップ層85cは、例えば、厚さが50nm
であり、亜鉛などのp型不純物を添加したp型GaAs
によりそれぞれ構成されている。
【0073】なお、各p型クラッド層85bには、積層
方向における一部において、共振器方向に沿った両側に
電流ブロック層86がそれぞれ挿入されている。すなわ
ち、各p型クラッド層85bは積層方向の一部で共振器
方向に対して垂直な方向の幅がそれぞれ狭くなってお
り、電流狭窄をするようになっている。各電流ブロック
層86は、例えば、厚さが700nmであり、ケイ素ま
たはセレンなどのn型不純物を添加したn型GaAsに
よりそれぞれ構成されている。
【0074】各発光部80a,80bは、また、各n型
クラッド層83aの積層方向における各活性層84の側
に第1の電極としての各n側電極87aをそれぞれ有し
ている。各n側電極87aは、例えば、金とゲルマニウ
ム(Ge)との合金層とニッケル層と金層とをn型クラ
ッド層83aの側から順に積層し加熱処理により合金化
した構造をそれぞれ有しており、各n型クラッド層83
aとそれぞれ電気的に接続されている。
【0075】各発光部80a,80bは、更に、各キャ
ップ層85cの各活性層84と反対側に第2の電極とし
ての各p側電極87bをそれぞれ有している。各p側電
極87bは、例えば、チタン層と白金(Pt)層と金層
とをキャップ層85cの側から順に積層し加熱処理によ
り合金化した構造をそれぞれ有しており、各キャップ層
85cとそれぞれ電気的に接続されている。
【0076】なお、各n側電極87aと各p側電極87
bとを積層方向における同一側にそれぞれ形成するの
は、それらと各活性層84との間の距離を短くすること
により各発光部80a,80bを高速に応答させること
ができるようにするためである。また、ここでは、各発
光部80a,80bの各p側電極87bは互いに隣接し
ており、各n側電極87aはこれら各p側電極87bを
挟むようにそれぞれ位置している。
【0077】各発光部80a,80bは、加えて、図1
2においては一方しか示していないが、共振器方向の端
部に一対の反射鏡膜88をそれぞれ有している。一方の
反射鏡膜88は例えば酸化アルミニウム(Al2 3
により構成されており、低い反射率を有している。他方
の図示しない端面膜は例えば酸化アルミニウム層と非晶
質ケイ素(アモルファスシリコン)層とを交互に積層し
て構成されており、高い反射率を有している。すなわ
ち、各活性層84において発生した光は一対の反射鏡膜
88の間を往復して増幅され、一方の反射鏡膜88から
レーザビームとしてそれぞれ射出されるようになってい
る。
【0078】パッケージ70の導電性配設基板73は、
図11に示したように、載置面に一対の窪み部73aと
それに挟まれた1つの突部73bとを有している。これ
ら一対の窪み部73aは半導体レーザ80の各n側電極
87aに対応してそれぞれ形成されており、突部73b
は半導体レーザ80の各p側電極87bに対応して形成
されている。各窪み部73aの大きさは、それぞれ、例
えば、幅が0.2mmであり、奥行きが1mmである。
突部73bの大きさは、例えば、幅が0.4mmであ
り、奥行きが1mmである。窪み部73aと突部73b
との載置面の高さの差は、例えば、300μmである。
各窪み部73aの大きさは互いに同一でなくともよい
が、絶縁性配設基板74の種類を同一とすることにより
部品種類の数を削減することができるので、生産性を向
上させるためには互いに同一である方が好ましい。それ
以外は、第1の実施の形態における導電性配設基板13
と同様の構成を有している。
【0079】パッケージ70の絶縁性配設基板74は、
導電性配設基板73の一対の窪み部73aに対してそれ
ぞれ配設されている。これら各絶縁性配設基板74は、
ここでは図示しないが、第1の実施の形態における絶縁
性配設基板14と同様に、絶縁性材料よりなる絶縁性基
板と、その導電性配設基板74の側の面に形成された接
着層と、導電性配設基板73と反対側の面に形成された
配線と、配線の絶縁性基板と反対側における一部に形成
された半田接着層とをそれぞれ有している。これらの構
成は、第1の実施の形態における絶縁性配設基板14と
それぞれ同一である。また、各絶縁性配設基板74の大
きさは、それぞれ、例えば、幅が0.2mmであり、奥
行きが1mmである。各絶縁性配設基板74の厚さは、
第1の実施の形態における絶縁性配設基板14と同様で
ある。
【0080】なお、一方の絶縁性配設基板74の配線は
ピン15に対してワイヤ17により接合されており、他
方の絶縁性配設基板74の配線はピン16に対してワイ
ヤ77により接合されている。また、半導体レーザ80
は、各n側電極87aが各絶縁性配設基板74の各半田
接着層にそれぞれ当接され、各p側電極87bが導電性
配設基板73の突部73bにそれぞれ当接されて配設さ
れている。すなわち、発光部80aのn側電極87aは
絶縁性配設基板74の配線およびワイヤ77を介してピ
ン16により図示しない電源に対して接続され、発光部
80bのn側電極87aは絶縁性配設基板74の配線お
よびワイヤ17を介してピン15により図示しない電源
に対して接続され、各発光部80a,80bの各p側電
極87bは導電性配設基板73を介してピン18により
図示しない電源に対してそれぞれ接続されるようになっ
ている。
【0081】ちなみに、ここでも、第1の実施の形態と
同様に、基板81との間に各活性層84を含む各p側電
極87bの方を導電性配設基板73に当接させることに
より、各活性層84において発生された熱を導電性配設
基板73により積極的に放散することができるようにな
っている。
【0082】このような構成を有する半導体発光装置お
よびパッケージ70は、次のようにしてそれぞれ製造す
ることができる。
【0083】まず、次のようにして半導体レーザ80を
形成する。すなわち、まず、例えば、複数の半導体レー
ザ形成領域を有する半導体絶縁性のGaAsよりなる基
板81を用意し、MOCVD法により、基板81の一面
(100面)にn型GaAsよりなるバッファ層82,
n型Al0.40Ga0.60As混晶よりなるn型クラッド層
83a,n型Al0.17Ga0.83As混晶よりなる第1の
ガイド層83b,undope−AlGaAs混晶よりなる活
性層84,p型Al0.17Ga0.83As混晶よりなる第2
のガイド層85aおよびp型Al0.40Ga0.60As混晶
よりなるp型クラッド層85bの一部を順次成長させ
る。
【0084】そののち、例えば、MOCVD法により、
p型クラッド層85bの上にn型GaAsよりなる電流
ブロック層86を選択的に成長させる。電流ブロック層
86を選択的に成長させたのち、例えば、MOCVD法
により、電流ブロック層86およびp型クラッド層85
bの上にp型Al0.40Ga0.60As混晶よりなるp型ク
ラッド層85bの一部およびp型GaAsよりなるキャ
ップ層85cを順次成長させる。
【0085】キャップ層85cまでを成長させたのち、
リソグラフィ技術を用い、各発光部80a,80bの形
成位置に対応してキャップ層85c,電流ブロック層8
6,p型クラッド層85b,第2のガイド層85a,活
性層84,第1のガイド層83b,n型クラッド層83
aおよびバッファ層82を順次選択的に除去し、各発光
部80a,80bをそれぞれ分離する。
【0086】各発光部80a,80bをそれぞれ分離し
たのち、リソグラフィ技術を用い、各n側電極87aの
形成位置に対応してキャップ層85c,電流ブロック層
86,p型クラッド層85b,第2のガイド層85a,
活性層84,第1のガイド層83bおよびn型クラッド
層83aの一部を順次選択的にそれぞれ除去し、各n型
クラッド層83aを露出させる。そののち、各n型クラ
ッド層83aの上に各n側電極87aをそれぞれ選択的
に形成する。各n側電極87aをそれぞれ形成したの
ち、各キャップ層85cの上に各p側電極87bをそれ
ぞれ選択的に形成する。そののち、加熱処理を行い各n
側電極87aおよび各p側電極87bをそれぞれ合金化
させる。
【0087】各n側電極87aおよび各p側電極87b
をそれぞれ形成したのち、基板81を各半導体レーザ形
成領域に対応させて共振器方向に対して垂直に所定の幅
で分割する。そののち、分割した一対の側面に、例えば
CVD法により一対の反射鏡膜88をそれぞれ形成す
る。各反射鏡膜88をそれぞれ形成したのち、基板81
を各半導体レーザ形成領域に対応させて共振器方向と平
行に所定の幅で分割する。これにより、半導体レーザ8
0が形成される。
【0088】次いで、第1の実施の形態と同様にして、
支持体11と導電性配設基板73とを一体成型し、その
表面に半田膜を蒸着したのち、別途形成した各ピン1
5,16,18を支持体11にそれぞれ配設する。続い
て、第1の実施の形態と同様にして、別途、各絶縁性配
設基板74をそれぞれ形成する。
【0089】各絶縁性配設基板74をそれぞれ形成した
のち、第1の実施の形態と同様にして、導電性配設基板
73の各窪み部73aに各絶縁性配設基板74をそれぞ
れ載置し、導電性配設基板73の突部73bに半導体レ
ーザ80の各p側電極87bをそれぞれ当接させると共
に各絶縁性配設基板74の各半田接着層に各n側電極8
7aをそれぞれ当接させて、図示しない加熱装置により
加熱する。これにより、導電性配設基板73の半田膜が
溶けて導電性配設基板73と各絶縁性配設基板74とが
それぞれ接着されると共に、導電性配設基板73と半導
体レーザ80の各p側電極87bとがそれぞれ接着され
る。また、各絶縁性配設基板74の半田接着層が溶けて
各絶縁性配設基板74と半導体レーザ80の各n側電極
87aとがそれぞれ接着される。
【0090】そののち、一方の絶縁性配設基板74の配
線とピン15との間にワイヤ17を接合し、他方の絶縁
性配設基板74の配線とピン16との間にワイヤ77を
接合する。ワイヤ17,77をそれぞれ接合したのち、
第1の実施の形態と同様にして、別途形成した蓋体12
を支持体11に配設する。これにより、図11に示した
半導体発光装置およびパッケージ70がそれぞれ形成さ
れる。
【0091】このようにして形成される半導体発光装置
およびパッケージ70は、次のようにそれぞれ作用す
る。
【0092】この半導体発光装置では、パッケージ70
のピン15,16,18をそれぞれ介して、半導体レー
ザ80の各n側電極87aと各p側電極87bとの間に
所定の電圧が印加されると、各活性層84に電流が注入
され、電子−正孔再結合によりそれぞれ発光が起こる。
これらの光は、一対の反射鏡膜88の間を往復して増幅
され、反射鏡膜88からレーザビームとしてそれぞれ射
出される。この半導体レーザ80から射出された各レー
ザビームは、パッケージ70の取り出し窓12aを介し
てパッケージ70の外部にそれぞれ取り出される。
【0093】また、その際、半導体レーザ80では主と
して各発光部80a,80bの各活性層84において発
熱が起こる。ここでは、各p側電極87bに導電性配設
基板73が直接接続されており、各活性層84と導電性
配設基板73との間の距離が短くなっているので、各活
性層84において発生した熱は導電性配設基板73を介
して積極的に放散される。よって、半導体レーザ80に
おける各発光部80a,80bの熱干渉が抑制され、閾
値電流の上昇および発光効率の低下が抑制される。
【0094】更に、ここでは、導電性配設基板73の各
窪み部73aに各絶縁性配設基板74がそれぞれ配設さ
れ、各絶縁性配設基板74に設けられた各配線に各n側
電極87aがそれぞれ電気的に接続されているので、導
電性配設基板73と各配線との絶縁性が確保され、n側
電極87aとp側電極87bとの短絡が防止される。加
えて、各配線同士の絶縁性も確保され、各発光部80
a,80bの独立駆動が確保される。
【0095】このように本実施の形態に係る半導体発光
装置によれば、導電性配設基板73に各p側電極87b
を直接接続するようにしたので、各活性層84と導電性
配設基板73との間の距離を短くすることができ、各活
性層84において発生した熱を導電性配設基板73によ
り積極的に放散することができる。よって、各発光部8
0a,80bにおける熱干渉を抑制することができる。
すなわち、各発光部80a,80bの閾値電流の上昇お
よび発光効率の低下を抑制することができ、高い品質を
長期間に渡って維持することができる。
【0096】また、導電性配設基板73の各窪み部73
aに各絶縁性配設基板74をそれぞれ配設し、各絶縁性
配設基板74に設けられた各配線に各n側電極87aを
それぞれ接続するようにしたので、導電性配設基板73
と各配線との絶縁性を確保することができる。よって、
半導体レーザ80の各n側電極87aと各p側電極87
bとの短絡を防止することができる。更に、各配線同士
の絶縁性も確保することができ、各発光部80a,80
bの独立駆動を確保することができる。
【0097】更に、本実施の形態に係るパッケージ70
によれば、導電性配設基板73に各窪み部73aと突部
73bとを形成し、各窪み部73aに各絶縁性配設基板
74をそれぞれ配設するようにしたので、半導体レーザ
80の各n側電極87aを各絶縁性配設基板74にそれ
ぞれ配設すると共に各p側電極87bを導電性配設基板
73にそれぞれ配設することにより、各n側電極87a
と各p側電極87bとの短絡を防止することができる。
また、各n側電極87a同士の絶縁性も確保することが
でき、各発光部80a,80bの独立駆動も確保するこ
とができる。更に、半導体レーザ80の各活性層84に
おいて発生した熱を導電性配設基板13により積極的に
放散することができる。
【0098】なお、ここでは詳細に説明しないが、本実
施の形態に係る半導体発光装置についても、第2の実施
の形態と同様に、導電性配設基板73に分離部を設ける
ようにしてもよい。また、第3の実施の形態と同様に、
導電性配設基板73に位置固定部を設けるようにしても
よい。更に、第4の実施の形態と同様に、各絶縁性配設
基板74を導電性配設基板73の各窪み部73aに対し
て被着することにより形成するようにしてもよい。
【0099】(第6の実施の形態)図13は本発明の第
6の実施の形態に係る半導体発光装置およびパッケージ
の一部を取り出してそれぞれ表すものである。この半導
体発光装置およびパッケージは、半導体レーザ100が
3以上の発光部100aを有しており、それに合わせて
導電性配設基板93および絶縁性配設基板94の構成が
それぞれ異なることを除き、第5の実施の形態と同一の
構成,作用および効果をそれぞれ有している。また、第
5の実施の形態と同様にしてそれぞれ製造することがで
きる。よって、ここでは、同一の構成要素には同一の符
号を付し、その詳細な説明を省略する。
【0100】半導体レーザ100は、ここでは5個の発
光部100aを有している。各発光部100aは、互い
に同一の構成を有しており、各n側電極と各p側電極と
が互い違いに位置するようにそれぞれ形成されている。
それ以外は、第5の実施の形態における半導体レーザ8
0と同様の構成を有している。
【0101】導電性配設基板93は、載置面に、5個の
突部93bと、各突部93bをコの字型にそれぞれ囲む
ように形成された窪み部93aとをそれぞれ有してい
る。これら窪み部93aは半導体レーザ100の各n側
電極に対応してそれぞれ形成されており、突部93bは
半導体レーザ100の各p側電極に対応してそれぞれ形
成されている。それ以外は、第5の実施の形態における
導電性配設基板73と同様の構成を有している。
【0102】絶縁性配設基板94は、導電性配設基板9
3の窪み部93aに対して配設されている。絶縁性配設
基板94は、導電性配設基板93の窪み部93aに対応
して櫛形状とされた絶縁性材料よりなる絶縁性基板94
aを有している。絶縁性基板94aの導電性配設基板9
4の側には、全面に接着層94bが形成されている。絶
縁性基板94aの導電性配設基板93と反対側には、半
導体レーザ100の各n側電極に対応して互いに独立し
た各配線94cがそれぞれ形成されている。各配線94
cの絶縁性基板94aと反対側における一部には、半田
接着層94dがそれぞれ形成されている。これら絶縁性
基板94a,接着層94b,各配線94cおよび各半田
接着層94dを構成する材料などは第5の実施の形態と
同一である。また、絶縁性配設基板94の厚さは、第5
の実施の形態と同様である。
【0103】なお、半導体レーザ100は、各n側電極
が各絶縁性配設基板94の各半田接着層94dにそれぞ
れ当接され、各p側電極が導電性配設基板73の各突部
73bにそれぞれ当接されて配設されている。また、こ
こでは図示しないが、各絶縁性配設基板94の各配線9
4cは、それぞれ別個のピンに対して接続される。すな
わち、本実施の形態によれば、発光部100aを3以上
有する半導体レーザについても第5の実施の形態と同様
の効果を得ることができる。
【0104】ちなみに、ここでは詳細に説明しないが、
本実施の形態に係る半導体発光装置についても、第2の
実施の形態と同様に、導電性配設基板93に分離部を設
けるようにしてもよい。また、第3の実施の形態と同様
に、導電性配設基板93に位置固定部を設けるようにし
てもよい。更に、第4の実施の形態と同様に、各絶縁性
配設基板94を導電性配設基板93の窪み部93aに対
して被着することにより形成するようにしてもよい。
【0105】以上、各実施の形態を挙げて本発明を説明
したが、本発明は上記各実施の形態に限定されるもので
はなく、種々の変形が可能である。例えば、上記各実施
の形態においては、導電性配設基板13,33,43,
53,73,93をそれぞれ金属により構成する場合に
ついて説明したが、他の導電性材料により構成するよう
にしてもよい。
【0106】また、上記第1乃至第3および第5および
第6の各実施の形態においては、絶縁性配設基板14,
74,94をそれぞれ窒化アルミニウム,窒化ホウ素あ
るいは炭化ケイ素などの絶縁材料により構成する場合に
ついて説明したが、絶縁性配設基板14,74,94を
二酸化ケイ素,窒化ケイ素(Si3 4 ),酸化アルミ
ニウム(Al2 3 ),アモルファスシリコン,酸化ジ
ルコニウム(ZrO)あるいは酸化チタン(TiO)な
どの他の絶縁材料によりそれぞれ構成するようにしても
よい。
【0107】更に、上記第4の実施の形態においては、
絶縁性配設基板54を二酸化ケイ素により構成する場合
について説明したが、絶縁性配設基板54を窒化アルミ
ニウム,窒化ホウ素,炭化ケイ素,窒化ケイ素,酸化ア
ルミニウム,アモルファスシリコン,酸化ジルコニウム
あるいは酸化チタンなどの他の絶縁材料により構成する
ようにしてもよい。
【0108】加えて、上記各実施の形態においては、導
電性配設基板13,33,43,53,73,93の窪
み部13a,73a,93aおよび突部13b,73
b,93bが平坦状となっている場合について説明した
が、図14および図15に示したように、導電性配設基
板113,123の窪み部113a,123aおよび突
部113b,123bがそれぞれ凹凸を有するようにし
てもよい。但し、導電性配設基板と絶縁性配設基板との
接触面積および導電性配設基板と半導体素子の第2の電
極との接触面積は、大きい方が高い放熱効果を得ること
ができるので好ましい。
【0109】更にまた、上記各実施の形態においては、
第1導電型半導体層をn型半導体層25,83とし、第
2導電型半導体層をp型半導体層27,85とする場合
についてのみ説明したが、第1導電型半導体層をp型半
導体層とし、第2導電型半導体層をn型半導体層とする
ようにしてもよい。但し、p型半導体層に比べてn型半
導体層の方が優れた結晶性を得ることができる場合に
は、基板にn型半導体層,活性層およびp型半導体層を
順次成長させた方が良好な半導体発光素子が得られるの
で好ましい。例えば、III族ナイトライド化合物半導
体などはこの場合に該当する。
【0110】加えてまた、上記第1乃至第4の各実施の
形態においては、半導体レーザ20(例えば、n型半導
体層25,活性層26およびp型半導体層27)を構成
するIII族ナイトライド化合物半導体について具体的
な例を挙げて説明したが、本発明は、他の適宜なIII
族ナイトライド化合物半導体(すなわち、ガリウム(G
a),アルミニウム(Al),ホウ素(B)およびイン
ジウム(In)からなる群より選ばれた少なくとも1種
のIII族元素と、窒素(N)とを含むIII族ナイト
ライド化合物半導体)によりそれらを構成するようにし
てもよい。
【0111】更にまた、上記第1乃至第4の各実施の形
態においては、半導体レーザ20(例えば、n型半導体
層25,活性層26およびp型半導体層27)をIII
族ナイトライド化合物半導体について構成する場合につ
いて説明したが、本発明は、それらが他の半導体により
構成される場合であっても広く適用することができる。
但し、本発明は、第1の電極および第2の電極が積層方
向における同一側に位置する半導体素子を配設する場合
において特に有効である。例えば、半導体素子が順次積
層された第1導電型半導体層,活性層および第2導電型
半導体層を有すると共に、第1の電極が第1導電型半導
体層の活性層側に位置し、第2の電極が第2導電型半導
体層の活性層と反対側に位置する場合である。
【0112】加えてまた、上記第5および第6の各実施
の形態においては、各発光部80a,80b,100a
(例えば、n型半導体層83,活性層84およびp型半
導体層85)を構成する半導体について具体的な例を挙
げて説明したが、本発明は、それらを他の半導体により
構成するようにしてもよい。例えば、それらが他のII
I−V族化合物半導体またはII−VI族化合物半導体
により構成される場合であっても広く適用することがで
きる。
【0113】更にまた、上記各実施の形態においては、
半導体レーザの構成について具体的に説明したが、本発
明は、他の構成を有するものであっても広く適用するこ
とができる。例えば、劣化防止層27aを備えなくても
よく、第1のガイド層25c,83bおよび第2のガイ
ド層27b,85aが不純物を添加しない半導体により
それぞれ構成されてもよい。また、他の方法により電流
狭窄をするようにしてもよい。
【0114】加えてまた、上記各実施の形態において
は、半導体装置として半導体レーザを備えた半導体発光
装置についてのみ説明したが、本発明は、発光ダイオー
ドなどの他の半導体発光素子を備えた半導体発光装置に
ついても同様に適用することができる。更にまた、半導
体発光装置に限らず、他の半導体素子を備えた半導体装
置についても同様に適用することができる。
【0115】加えてまた、上記各実施の形態において
は、半導体レーザ20,80,100(例えば、第1導
電型半導体層,活性層および第2導電型半導体層)をM
OCVD法により形成する場合について説明したが、M
BE法やハライド法などの他の気相成長法により形成す
るようにしてもよい。なお、ハライド気相成長法とは、
ハロゲンが輸送もしくは反応に寄与する気相成長法のこ
とであり、ハイドライド気相成長法とも言う。
【0116】
【発明の効果】以上説明したように請求項1乃至12の
いずれか1に記載の半導体装置によれば、絶縁性配設基
板を導電性配設基板の窪み部に対して配設すると共に、
半導体素子の一部を導電性配設基板に対して配設し、他
の一部を絶縁性配設基板に対して配設するように構成し
たので、絶縁性を確保しつつ半導体素子において発生し
た熱を導電性配設基板により放散することができる。よ
って、半導体素子における温度の上昇を抑制することが
でき、長時間に渡り安定して動作させることができる。
従って、信頼性を向上させることができるという効果を
奏する。
【0117】特に、請求項5または6に記載の半導体装
置によれば、第1導電型半導体層の活性層の側に第1の
電極を有し、かつ第2導電型半導体層の活性層と反対側
に第2の電極を有すと共に、第1の電極を絶縁性配設基
板に対して配設し、第2の電極を導電性配設基板に対し
て配設するようにしたので、活性層と導電性配設基板と
の間の距離を短くすることができ、活性層において発生
した熱を導電性配設基板により積極的に放散することが
できる。よって、半導体素子における温度の上昇を抑制
することができるという効果を奏する。また、半導体素
子における第1の電極と第2の電極との短絡を防止する
ことができるという効果も奏する。
【0118】また、請求項8または9に記載の半導体装
置によれば、半導体素子が複数の発光部を同一基板に有
するようにしたので、各活性層において発生した熱を導
電性配設基板により放散することができる。よって、各
発光部における熱干渉を抑制することができる。すなわ
ち、各発光部の閾値電流の上昇および発光効率の低下を
抑制することができ、高い品質を長期間に渡って維持す
ることができるという効果を奏する。
【0119】更に、請求項10記載の半導体装置によれ
ば、導電性配設基板において窪み部と突部との間に分離
部を有するようにしたので、半導体素子の絶縁性を更に
有効に確保することができるという効果を奏する。
【0120】加えて、請求項11記載の半導体装置によ
れば、導電性配設基板において突部との間に窪み部を挟
むように位置固定部を有するようにしたので、導電性配
設基板に絶縁性配設基板を容易かつ正確に配設すること
ができるという効果を奏する。
【0121】更にまた、請求項12記載の半導体装置に
よれば、絶縁性配設基板を導電性配設基板の窪み部に対
して被着させることにより形成するようにしたので、絶
縁性配設基板を容易かつ低コストで配設することができ
るという効果を奏する。
【0122】加えてまた、請求項13乃至15のいずれ
か1に記載のパッケージによれば、絶縁性配設基板を導
電性配設基板の窪み部に対して配設するように構成した
ので、絶縁性配設基板により絶縁性を確保しつつ、導電
性配設基板により放熱性を確保することができるという
効果を奏する。
【0123】更にまた、請求項16または17に記載の
パッケージによれば、絶縁性配設基板が配設される窪み
部と半導体素子が配設される突部とを有する導電性配設
基板を備えるようにしたので、窪み部に配設される絶縁
性配設基板により絶縁性を確保しつつ、半導体素子にお
いて発生した熱を導電性配設基板により積極的に放散す
ることができるという効果を奏する。
【0124】加えてまた、請求項18乃至25のいずれ
か1に記載の半導体装置の製造方法によれば、導電性配
設基板の窪み部に対して配設された絶縁性配設基板を形
成すると共に、半導体素子の一部を導電性配設基板に対
して配設し、他の一部を絶縁性配設基板に対して配設す
るようにしたので、本発明の半導体装置を容易に製造す
ることができ、本発明の半導体装置を容易に実現するこ
とができるという効果を奏する。
【0125】更にまた、請求項26または27に記載の
パッケージの製造方法によれば、導電性配設基板に窪み
部と突部とを形成し、その窪み部に絶縁性配設基板を形
成するようにしたので、本発明のパッケージを容易に製
造することができ、本発明のパッケージを容易に実現す
ることができるという効果を奏する。
【0126】加えてまた、請求項28または29に記載
のパッケージの製造方法によれば、一面に窪み部と突部
とを有する導電性配設基板を形成するようにしたので、
本発明のパッケージを容易に製造することができ、本発
明のパッケージを容易に実現することができるという効
果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体発光装
置の構成を表す部分分解斜視図である。
【図2】図1に示した半導体発光装置の導電性配設基板
を取り出して表す斜視図である。
【図3】図1に示した半導体発光装置の絶縁性配設基板
を取り出して表す斜視図である。
【図4】図1に示した半導体発光装置の半導体レーザを
取り出して表す部分断面図である。
【図5】本発明の第2の実施の形態に係る半導体発光装
置の一部を取り出して表す分解斜視図である。
【図6】本発明の第3の実施の形態に係る半導体発光装
置の一部を取り出して表す分解斜視図である。
【図7】本発明の第4の実施の形態に係る半導体発光装
置の一部を取り出して表す分解斜視図である。
【図8】図7に示した半導体発光装置の一製造工程を表
す斜視図である。
【図9】図8に続く製造工程を表す斜視図である。
【図10】図9に続く製造工程を表す斜視図である。
【図11】本発明の第5の実施の形態に係る半導体発光
装置の全体構成を表す部分分解斜視図である。
【図12】図11に示した半導体発光装置の半導体レー
ザを取り出して表す部分断面図である。
【図13】本発明の第6の実施の形態に係る半導体発光
装置の一部を取り出して表す分解斜視図である。
【図14】本発明に係る半導体装置の変形例を表す斜視
図である。
【図15】本発明に係る半導体装置の他の変形例を表す
斜視図である。
【図16】従来の半導体発光装置の構成を表す斜視図で
ある。
【符号の説明】
10,70…パッケージ、11…支持体、12…蓋体、
12a…取り出し窓、13,33,43,53,73,
93,113,123,213…導電性配設基板、13
a,73a,93a,113a,123a…窪み部、1
3b,73b,93b,113b,123b…突部、1
4,54,74,94…絶縁性配設基板、14a,54
a,94a…絶縁性基板、14b,94b…接着層、1
4c,54c,94c…配線、14d,53e,54
d,94d…半田接着層、15,16,18…ピン、1
5a,16a…絶縁リング、17,77…ワイヤ、2
0,80,100…半導体レーザ(半導体素子)、2
1,81…基板、22a,82…バッファ層、22b…
下地層、23…マスク層、24…被覆成長層、25,8
3…n型半導体層(第1導電型半導体層)、25a…n
側コンタクト層、25b,83a…n型クラッド層、2
5c,83b…第1のガイド層、26,84…活性層、
27,85…p型半導体層(第2導電型半導体層)、2
7a…劣化防止層、27b,85a…第2のガイド層、
27c,85b…p型クラッド層、27d…p側コンタ
クト層、28a,87a…n側電極(第1の電極)、2
8b,87b…p側電極(第2の電極)、29,88…
反射鏡膜、33c…分離部、43d…位置固定部,6
1,62,63…金型、61a,62a,63a…開
口、80a,80b,100a…発光部、86…電流ブ
ロック層,219…サブマウント、220…半導体発光
素子
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA33 CA04 CA05 CA33 CA34 CA35 CA36 CA40 CA46 DA01 5F073 AA20 AA74 AB05 CA05 CA07 FA14 FA15 FA16 FA24

Claims (29)

    【特許請求の範囲】
  1. 【請求項1】 一面に窪み部および突部を有する導電性
    配設基板と、 この導電性配設基板の窪み部に対して配設された絶縁性
    配設基板と、 一部が前記導電性配設基板に対して配設され、他の一部
    が前記絶縁性配設基板に対して配設された半導体素子と
    を備えたことを特徴とする半導体装置。
  2. 【請求項2】 前記絶縁性配設基板は、前記導電性配設
    基板との間の絶縁性が確保された配線を有することを特
    徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記半導体素子は第1の電極および第2
    の電極を有すると共に、第1の電極は前記絶縁性配設基
    板の配線と電気的に接続され、第2の電極は前記導電性
    配設基板と電気的に接続されたことを特徴とする請求項
    2記載の半導体装置。
  4. 【請求項4】 前記半導体素子は順次積層された第1導
    電型半導体層,活性層および第2導電型半導体層を有す
    ると共に、第1の電極は第1導電型半導体層と電気的に
    接続され、第2の電極は第2導電型半導体層と電気的に
    接続されたことを特徴とする請求項3記載の半導体装
    置。
  5. 【請求項5】 前記半導体素子は、第1導電型半導体層
    の活性層の側に第1の電極を有すると共に、第2導電型
    半導体層の活性層と反対側に第2の電極を有することを
    特徴とする請求項4記載の半導体装置。
  6. 【請求項6】 前記半導体素子における第1導電型半導
    体層はn型半導体層であり、第2導電型半導体層はp型
    半導体層であると共に、第1の電極はn側電極であり、
    第2の電極はp側電極であることを特徴とするとする請
    求項5記載の半導体装置。
  7. 【請求項7】 前記半導体素子の第1導電型半導体層,
    活性層および第2導電型半導体層は、ガリウム(G
    a),アルミニウム(Al),ホウ素(B)およびイン
    ジウム(In)からなる群のうちの少なくとも1種のI
    II族元素と窒素(N)とを含むIII族ナイトライド
    化合物半導体よりそれぞれなることを特徴とする請求項
    4記載の半導体装置。
  8. 【請求項8】 前記半導体素子は、順次積層された第1
    導電型半導体層,活性層および第2導電型半導体層を有
    する複数の発光部を同一基板に有することを特徴とする
    請求項1記載の半導体装置。
  9. 【請求項9】 前記絶縁性配設基板は前記導電性配設基
    板との間の絶縁性が確保された複数の配線を有すると共
    に、前記半導体素子は、各発光部において、第1導電型
    半導体層の活性層の側に第1の電極を有しかつ第2導電
    型半導体層の活性層と反対側に第2の電極を有してお
    り、各発光部の第1の電極は前記絶縁性配設基板の各配
    線とそれぞれ電気的に接続され、各発光部の第2の電極
    は前記導電性配設基板とそれぞれ電気的に接続されたこ
    とを特徴とする請求項8記載の半導体装置。
  10. 【請求項10】 前記導電性配設基板は、一面において
    窪み部と突部との間に、前記絶縁性配設基板と前記導電
    性配設基板との間隔を開けてそれらを分離する分離部を
    有することを特徴とする請求項1記載の半導体装置。
  11. 【請求項11】 前記導電性配設基板は、一面において
    突部との間に窪み部を挟むように、前記絶縁性配設基板
    の位置ずれを防止する突状の位置固定部を有することを
    特徴とする請求項1記載の半導体装置。
  12. 【請求項12】 前記絶縁性配設基板は、前記導電性配
    設基板の窪み部に対して被着されることにより形成され
    たことを特徴とする請求項1記載の半導体装置。
  13. 【請求項13】 一面に窪み部および突部を有する導電
    性配設基板と、 この導電性配設基板の窪み部に対して配設された絶縁性
    配設基板とを備えたことを特徴とするパッケージ。
  14. 【請求項14】 前記絶縁性配設基板は、前記導電性配
    設基板との間の絶縁性が確保された配線を有することを
    特徴とする請求項13記載のパッケージ。
  15. 【請求項15】 前記導電性配設基板は、一面において
    窪み部と突部との間に、前記絶縁性配設基板と前記導電
    性配設基板との間隔を開けてそれらを分離する分離部を
    有することを特徴とする請求項13記載のパッケージ。
  16. 【請求項16】 絶縁性配設基板が配設される窪み部と
    半導体素子が配設される突部とを一面に有する導電性配
    設基板を備えたことを特徴とするパッケージ。
  17. 【請求項17】 前記導電性配設基板は、窪み部と突部
    との間に、窪み部に配設される絶縁性配設基板と前記導
    電性配設基板との間隔を開けてそれらを分離する分離部
    を有することを特徴とする請求項16記載のパッケー
    ジ。
  18. 【請求項18】 一面に窪み部および突部を有する導電
    性配設基板を形成する工程と、 導電性配設基板の窪み部に対して配設された絶縁性配設
    基板を形成する工程と、 半導体素子を形成する工程と、 半導体素子の一部を導電性配設基板に対して配設し、他
    の一部を絶縁性配設基板に対して配設する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  19. 【請求項19】 基板の上に第1導電型半導体層,活性
    層および第2導電型半導体層を順次積層したのち、第1
    導電型半導体層の活性層の側に第1の電極を設けかつ第
    2導電型半導体層の活性層と反対側に第2の電極を設け
    ることにより半導体素子を形成すると共に、第2の電極
    を導電性配設基板に対して配設し、第1の電極を絶縁性
    配設基板に対して配設することを特徴とする請求項18
    記載の半導体装置の製造方法。
  20. 【請求項20】 第1導電型半導体層をn型半導体層に
    より形成し、第2導電型半導体層をp型半導体層により
    形成することを特徴とする請求項19記載の半導体装置
    の製造方法。
  21. 【請求項21】 第1導電型半導体層,活性層および第
    2導電型半導体層を、ガリウム(Ga),アルミニウム
    (Al),ホウ素(B)およびインジウム(In)から
    なる群のうちの少なくとも1種のIII族元素と窒素
    (N)とを含むIII族ナイトライド化合物半導体より
    それぞれ形成することを特徴とする請求項19記載の半
    導体装置の製造方法。
  22. 【請求項22】 同一基板の上に順次積層した第1導電
    型半導体層,活性層および第2導電型半導体層を有する
    複数の発光部を形成し、第1導電型半導体層の活性層の
    側に第1の電極を設けかつ第2導電型半導体層の活性層
    と反対側に第2の電極を設けることにより半導体素子を
    形成すると共に、第2の電極を導電性配設基板に対して
    配設し、第1の電極を絶縁性配設基板に対して配設する
    ことを特徴とする請求項18記載の半導体装置の製造方
    法。
  23. 【請求項23】 導電性配設基板の窪み部と突部との間
    に、絶縁性配設基板と導電性配設基板との間隔を開けて
    それらを分離する分離部を形成することを特徴とする請
    求項18記載の半導体装置の製造方法。
  24. 【請求項24】 導電性配設基板の一面に、窪み部を突
    部との間において挟むように、絶縁性配設基板の位置ず
    れを防止する突状の位置固定部を形成することを特徴と
    する請求項18記載の半導体装置の製造方法。
  25. 【請求項25】 絶縁性配設基板を、導電性配設基板の
    窪み部に対して被着することにより形成することを特徴
    とする請求項18記載の半導体装置の製造方法。
  26. 【請求項26】 一面に窪み部および突部を有する導電
    性配設基板を形成する工程と、 導電性配設基板の窪み部に対して配設された絶縁性配設
    基板を形成する工程とを含むことを特徴とするパッケー
    ジの製造方法。
  27. 【請求項27】 導電性配設基板の窪み部と突部との間
    に、絶縁性配設基板と導電性配設基板との間隔を開けて
    それらを分離する分離部を形成することを特徴とする請
    求項26記載のパッケージの製造方法。
  28. 【請求項28】 絶縁性配設基板が配設される窪み部と
    半導体素子が配設される突部とを一面に有する導電性配
    設基板を形成する工程を含むことを特徴とするパッケー
    ジの製造方法。
  29. 【請求項29】 導電性配設基板の窪み部と突部との間
    に、窪み部に配設される絶縁性配設基板と導電性配設基
    板との間隔を開けてそれらを分離する分離部を形成する
    ことを特徴とする請求項28記載のパッケージの製造方
    法。
JP25160298A 1998-09-04 1998-09-04 半導体装置およびパッケージならびにそれらの製造方法 Pending JP2000082865A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP25160298A JP2000082865A (ja) 1998-09-04 1998-09-04 半導体装置およびパッケージならびにそれらの製造方法
TW088114477A TW451535B (en) 1998-09-04 1999-08-24 Semiconductor device and package, and fabrication method thereof
SG9904215A SG80066A1 (en) 1998-09-04 1999-08-27 Semiconductor device and package, and fabrication method thereof
US09/385,955 US6479889B1 (en) 1998-09-04 1999-08-30 Semiconductor device package, and fabrication method thereof
CN 200710103279 CN100517888C (zh) 1998-09-04 1999-09-03 封装件
CNB991183924A CN1182594C (zh) 1998-09-04 1999-09-03 半导体器件及其制造方法
CNB2004100869278A CN100352042C (zh) 1998-09-04 1999-09-03 封装件及其制造方法
US09/550,209 US6323059B1 (en) 1998-09-04 2000-04-17 Method of fabricating a semiconductor device
US10/191,571 US6777792B2 (en) 1998-09-04 2002-07-09 Semiconductor device and package with high heat radiation effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25160298A JP2000082865A (ja) 1998-09-04 1998-09-04 半導体装置およびパッケージならびにそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2000082865A true JP2000082865A (ja) 2000-03-21

Family

ID=17225271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25160298A Pending JP2000082865A (ja) 1998-09-04 1998-09-04 半導体装置およびパッケージならびにそれらの製造方法

Country Status (2)

Country Link
JP (1) JP2000082865A (ja)
CN (1) CN100517888C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185082A (ja) * 2000-12-15 2002-06-28 Nichia Chem Ind Ltd 窒化物半導体レーザアレイ
JP2004179494A (ja) * 2002-11-28 2004-06-24 Mitsubishi Electric Corp 半導体レーザ装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749287A (en) * 1980-09-09 1982-03-23 Matsushita Electric Ind Co Ltd Stem of semiconductor laser
AU4857493A (en) * 1992-09-16 1994-04-12 James E. Clayton A thin multichip module
US5479426A (en) * 1994-03-04 1995-12-26 Matsushita Electronics Corporation Semiconductor laser device with integrated reflector on a (511) tilted lattice plane silicon substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185082A (ja) * 2000-12-15 2002-06-28 Nichia Chem Ind Ltd 窒化物半導体レーザアレイ
JP2004179494A (ja) * 2002-11-28 2004-06-24 Mitsubishi Electric Corp 半導体レーザ装置

Also Published As

Publication number Publication date
CN101055972A (zh) 2007-10-17
CN100517888C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
US6323059B1 (en) Method of fabricating a semiconductor device
CN1534841B (zh) 半导体激光器元件及其制造方法
US6261859B1 (en) Method for fabricating surface-emitting semiconductor device, surface-emitting semiconductor device fabricated by the method, and display device using the device
JP4352337B2 (ja) 半導体レーザおよび半導体レーザ装置
US6479325B2 (en) Method of stacking semiconductor laser devices in a sub-mount and heatsink
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
EP1434320B1 (en) Semiconductor laser device and method of manufacturing the same
JP2002368271A (ja) Iii族窒化物系化合物半導体発光素子
JPH11354888A (ja) 半導体発光素子およびその製造方法
JP2019125738A (ja) 半導体レーザ素子、その製造方法および発光装置
JP2007194247A (ja) 半導体発光素子およびその製造方法
JPH0888441A (ja) 窒化ガリウム系化合物半導体レーザ素子及びその製造方法
JP2001230498A (ja) Iii族窒化物系化合物半導体レーザ
JP4737387B2 (ja) 半導体レーザ素子
JP4697488B2 (ja) マルチビーム半導体レーザ
JP2000082865A (ja) 半導体装置およびパッケージならびにそれらの製造方法
WO2022019054A1 (ja) 半導体レーザおよび半導体レーザ装置
JP2005101149A (ja) 半導体発光装置及びその製造方法
WO2007032268A1 (ja) 半導体発光素子
JP2012089801A (ja) 半導体発光素子およびその製造方法、および実装基板
JPH11340570A (ja) 光電変換素子およびその製造方法
JP2000164967A (ja) 半導体装置およびパッケージならびに半導体装置の製造方法
JP2007129162A (ja) 半導体レーザ装置および半導体レーザ素子
EP0940895A1 (en) Surface emitting semiconductor laser and manufacturing method therefor
JP2006253714A (ja) 窒化物半導体レーザ素子