JP2000082865A - Semiconductor device, package, and their manufacture - Google Patents

Semiconductor device, package, and their manufacture

Info

Publication number
JP2000082865A
JP2000082865A JP25160298A JP25160298A JP2000082865A JP 2000082865 A JP2000082865 A JP 2000082865A JP 25160298 A JP25160298 A JP 25160298A JP 25160298 A JP25160298 A JP 25160298A JP 2000082865 A JP2000082865 A JP 2000082865A
Authority
JP
Japan
Prior art keywords
mounting substrate
conductive
insulating
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25160298A
Other languages
Japanese (ja)
Inventor
Hiroshi Yoshida
浩 吉田
Takeshi Tojo
剛 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25160298A priority Critical patent/JP2000082865A/en
Priority to TW088114477A priority patent/TW451535B/en
Priority to SG9904215A priority patent/SG80066A1/en
Priority to US09/385,955 priority patent/US6479889B1/en
Priority to CNB2004100869278A priority patent/CN100352042C/en
Priority to CN 200710103279 priority patent/CN100517888C/en
Priority to CNB991183924A priority patent/CN1182594C/en
Publication of JP2000082865A publication Critical patent/JP2000082865A/en
Priority to US09/550,209 priority patent/US6323059B1/en
Priority to US10/191,571 priority patent/US6777792B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a package which can produce high heat dissipation effects while preventing the occurrence of short circuits and methods for manufacturing the device and package. SOLUTION: A package 10 incorporates a metallic conductive board 13. A recessed section and a projecting section are formed on the board 13 and an insulating arranging board 14 is housed in the recessed section. The insulating arranging board 14 has an AlN insulating substrate carrying wiring on its surface. On the arranging boards 14 and 13, a semiconductor laser 20 composed of a laminated body of III group nitride compound semiconductor layers is arranged. The n-side electrode of the laser 20 is brought into contact with the board 14 and the p-side electrode is brought into contact with the board 13. The heat generated from the laser 20 is dissipated through the conductive arranging board 13 and the occurrence of short circuits between the n- and p-side electrodes of the laser 20 is prevented by means of the insulating arranging board 14.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、配設基板に対して
半導体素子が配設された半導体装置およびその配設基板
を備えたパッケージならびにそれらの製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a semiconductor element is disposed on a mounting substrate, a package having the mounting substrate, and a method of manufacturing the same.

【０００２】[0002]

【従来の技術】現在、各種産業分野において、半導体発
光装置が用いられている。この半導体発光装置は、一般
に、パッケージの内部に半導体発光素子を収納してい
る。パッケージは、取り扱いを簡便にし素子を保護する
と共に、動作時において素子から発生する熱を効率よく
放散させる役割を有している。特に、近年においては、
高出力化の要求およびＩＩ−ＶＩ族化合物半導体を用い
た緑色帯の半導体発光装置あるいはＩＩＩ族ナイトライ
ド化合物半導体を用いた青色帯の半導体発光装置の開発
に対する要求が高まっており、素子への投入電力が大き
くなる傾向にある。その結果、素子の発熱量はますます
大きくなり、パッケージによる更に高い放熱効果が期待
されている。2. Description of the Related Art At present, semiconductor light emitting devices are used in various industrial fields. This semiconductor light emitting device generally contains a semiconductor light emitting element inside a package. The package has functions of simplifying handling, protecting the element, and efficiently dissipating heat generated from the element during operation. In particular, in recent years,
Demand for higher output and development of a green band semiconductor light emitting device using a II-VI group compound semiconductor or a blue band semiconductor light emitting device using a group III nitride compound semiconductor has been increasing. Power tends to increase. As a result, the amount of heat generated by the element is further increased, and a higher heat dissipation effect by the package is expected.

【０００３】例えば、従来の半導体発光装置としては、
図１６に示したように、金属よりなる導電性配設基板２
１３の上に絶縁体よりなるサブマウント２１９を介して
半導体発光素子２２０を配設したものが知られている
（特開平８−３２１６５５号公報）。このような半導体
発光装置では、サブマウント２１９に適当な配線を設け
ることにより半導体発光素子に対する電気的な接続を容
易に行うことができるという利点がある。すなわち、こ
の方法は、ＩＩＩ族ナイトライド化合物半導体を用いた
半導体発光素子など、絶縁性の基板の上に形成され、基
板と反対側にｐ側電極とｎ側電極との両極が設けられる
ものにおいて、特に有効である。For example, as a conventional semiconductor light emitting device,
As shown in FIG. 16, the conductive mounting substrate 2 made of metal
A semiconductor light emitting device 220 is known which is provided on a substrate 13 via a submount 219 made of an insulator (JP-A-8-321655). Such a semiconductor light emitting device has an advantage that electrical connection to the semiconductor light emitting element can be easily performed by providing appropriate wiring on the submount 219. That is, this method is applied to a semiconductor light emitting device using a group III nitride compound semiconductor, which is formed on an insulating substrate and provided with both a p-side electrode and an n-side electrode on the side opposite to the substrate. Especially effective.

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、絶縁体
は金属に比べて熱伝導率および電気伝導性ともに低いの
で、絶縁体よりなるサブマウント２１９を用いることに
より同一側に設けられたｐ側電極とｎ側電極との短絡を
防止することはできるが、その一方で、放熱性は低下し
てしまう。よって、半導体発光素子の温度が上昇し、長
時間に渡っての安定動作および信頼性が妨げられてしま
うという問題があった。However, since the insulator has lower thermal conductivity and electric conductivity than metal, the use of the sub-mount 219 made of an insulator allows the p-side electrode provided on the same side to have Although a short circuit with the n-side electrode can be prevented, heat dissipation is reduced. Therefore, there has been a problem that the temperature of the semiconductor light emitting element rises and stable operation and reliability for a long time are hindered.

【０００５】なお、このような半導体装置に関する先行
技術としては、導電性基板の平面上に薄い絶縁膜を介し
て配線を形成すると共に、半導体発光素子のｐ側電極を
導電性基板に対して接続し、ｎ側電極を配線に対して接
続したものがある。しかし、この半導体装置では、導電
性基板の上に薄い絶縁膜を介して配線を形成しているの
で、十分な絶縁性を確保することができないという問題
がある。[0005] As a prior art relating to such a semiconductor device, wiring is formed on a plane of a conductive substrate via a thin insulating film, and a p-side electrode of a semiconductor light emitting element is connected to the conductive substrate. In some cases, an n-side electrode is connected to a wiring. However, in this semiconductor device, since the wiring is formed on the conductive substrate via the thin insulating film, there is a problem that sufficient insulation cannot be ensured.

【０００６】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、ショートを防止しつつ高い放熱効果
を得ることができる半導体装置およびパッケージならび
にそれらの製造方法を提供することにある。The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device and a package capable of obtaining a high heat radiation effect while preventing a short circuit, and a method of manufacturing the same.

【０００７】[0007]

【課題を解決するための手段】本発明による半導体装置
は、一面に窪み部および突部を有する導電性配設基板
と、この導電性配設基板の窪み部に対して配設された絶
縁性配設基板と、一部が導電性配設基板に対して配設さ
れ、他の一部が絶縁性配設基板に対して配設された半導
体素子とを備えたものである。SUMMARY OF THE INVENTION A semiconductor device according to the present invention comprises a conductive mounting substrate having a depression and a projection on one surface, and an insulating substrate disposed with respect to the depression of the conductive mounting substrate. The semiconductor device includes a mounting substrate and a semiconductor element partially disposed on the conductive mounting substrate and another portion disposed on the insulating mounting substrate.

【０００８】本発明によるパッケージは、一面に窪み部
および突部を有する導電性配設基板と、この導電性配設
基板の窪み部に対して配設された絶縁性配設基板とを備
えたものである。A package according to the present invention includes a conductive mounting substrate having a recess and a protrusion on one surface, and an insulating mounting substrate provided for the recess of the conductive mounting substrate. Things.

【０００９】本発明による他のパッケージは、絶縁性配
設基板が配設される窪み部と半導体素子が配設される突
部とを一面に有する導電性配設基板を備えたものであ
る。Another package according to the present invention is provided with a conductive mounting substrate having, on one side, a recess in which an insulating mounting substrate is provided and a projection in which a semiconductor element is provided.

【００１０】本発明による半導体装置の製造方法は、一
面に窪み部および突部を有する導電性配設基板を形成す
る工程と、導電性配設基板の窪み部に対して配設された
絶縁性配設基板を形成する工程と、半導体素子を形成す
る工程と、半導体素子の一部を導電性配設基板に対して
配設し、他の一部を絶縁性配設基板に対して配設する工
程とを含むものである。In a method of manufacturing a semiconductor device according to the present invention, a step of forming a conductive mounting substrate having a concave portion and a protrusion on one surface, and a step of forming an insulating film disposed on the concave portion of the conductive mounting substrate are provided. Forming the mounting substrate, forming the semiconductor element, arranging a part of the semiconductor element on the conductive mounting substrate, and arranging another part on the insulating mounting substrate; And the step of performing.

【００１１】本発明によるパッケージの製造方法は、一
面に窪み部および突部を有する導電性配設基板を形成す
る工程と、導電性配設基板の窪み部に対して配設された
絶縁性配設基板を形成する工程とを含むものである。According to a method of manufacturing a package according to the present invention, a step of forming a conductive mounting substrate having a recess and a projection on one surface, and a step of forming an insulating wiring disposed on the recess of the conductive mounting substrate are provided. And forming a mounting substrate.

【００１２】本発明による他のパッケージの製造方法
は、絶縁性配設基板が配設される窪み部と半導体素子が
配設される突部とを一面に有する導電性配設基板を形成
する工程を含むものである。Another method of manufacturing a package according to the present invention is a step of forming a conductive mounting substrate having a concave portion on which an insulating mounting substrate is disposed and a projection on which a semiconductor element is disposed on one surface. Is included.

【００１３】本発明による半導体装置では、半導体素子
の一部が導電性配設基板に対して配設されるので、半導
体素子において発生した熱は導電性配設基板により放散
される。また、絶縁性配設基板は導電性配設基板に設け
られた窪み部に対して配設され、半導体素子の他の一部
はその絶縁性配設基板に対して配設されるので、絶縁性
が確保される。In the semiconductor device according to the present invention, since a part of the semiconductor element is disposed on the conductive mounting substrate, heat generated in the semiconductor element is dissipated by the conductive mounting substrate. Further, the insulating mounting substrate is provided for the recess provided in the conductive mounting substrate, and the other part of the semiconductor element is provided for the insulating mounting substrate. Nature is secured.

【００１４】本発明によるパッケージでは、絶縁性配設
基板が導電性配設基板の窪み部に対して配設されるの
で、絶縁性配設基板により絶縁性が確保され、導電性配
設基板により放熱性が確保される。In the package according to the present invention, the insulating mounting board is provided in the recessed portion of the conductive mounting board, so that the insulating mounting board ensures the insulation, and the conductive mounting board provides the insulating property. Heat dissipation is ensured.

【００１５】本発明による他のパッケージでは、絶縁性
配設基板が配設される窪み部と半導体素子が配設される
突部とを有しているので、窪み部に配設される絶縁性配
設基板により絶縁性を確保しつつ、導電性配設基板によ
り半導体素子において発生した熱を放散する。In another package according to the present invention, since the semiconductor device has a recess in which the insulating substrate is provided and a protrusion in which the semiconductor element is provided, the insulating package provided in the recess is provided. The heat generated in the semiconductor element is dissipated by the conductive mounting substrate while ensuring insulation by the mounting substrate.

【００１６】本発明による半導体装置の製造方法では、
まず、一面に窪み部および突部を有する導電性配設基板
が形成され、次いで、導電性配設基板の窪み部に対して
配設された絶縁性配設基板が形成される。また、半導体
素子が形成され、半導体素子の一部が導電性配設基板に
対して配設され、他の一部が絶縁性配設基板に対して配
設される。In the method for manufacturing a semiconductor device according to the present invention,
First, a conductive mounting substrate having a concave portion and a protrusion on one surface is formed, and then, an insulating mounting substrate disposed on the concave portion of the conductive mounting substrate is formed. In addition, a semiconductor element is formed, a part of the semiconductor element is disposed on the conductive mounting substrate, and another part is disposed on the insulating mounting substrate.

【００１７】本発明によるパッケージの製造方法では、
まず、一面に窪み部および突部を有する導電性配設基板
が形成され、次いで、導電性配設基板の窪み部に対して
配設された絶縁性配設基板が形成される。In the method for manufacturing a package according to the present invention,
First, a conductive mounting substrate having a concave portion and a protrusion on one surface is formed, and then, an insulating mounting substrate disposed on the concave portion of the conductive mounting substrate is formed.

【００１８】本発明による他のパッケージの製造方法で
は、絶縁性配設基板が配設される窪み部と半導体素子が
配設される突部とを一面に有する導電性配設基板が形成
される。In another manufacturing method of a package according to the present invention, a conductive mounting substrate is formed, which has a concave portion on which an insulating mounting substrate is disposed and a projection on which a semiconductor element is disposed on one surface. .

【００１９】[0019]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。なお、本発明の半導
体装置は本発明のパッケージを備えているので、以下の
実施の形態では、半導体装置の説明において、パッケー
ジについても併せて説明する。Embodiments of the present invention will be described below in detail with reference to the drawings. Since the semiconductor device of the present invention includes the package of the present invention, in the following embodiments, the package is also described in the description of the semiconductor device.

【００２０】（第１の実施の形態）図１は本発明の第１
の実施の形態に係る半導体装置である半導体発光装置お
よびパッケージ１０の全体構成をそれぞれ表すものであ
る。この半導体発光装置は、パッケージ１０の内部に半
導体素子である半導体レーザ２０を備えている。パッケ
ージ１０は、例えば、円盤状の支持体１１と中空円筒状
の蓋体１２とを有している。蓋体１２の一端部は開放さ
れており、他端部は閉鎖されている。蓋体１２の開放端
部は支持体１１の一面に当接されている。蓋体１２の閉
鎖端部には、内部に収納された半導体レーザ２０から射
出されたレーザビームをパッケージ１０の外部に取り出
すための取り出し窓１２ａが設けられている。蓋体１２
は、例えば、銅（Ｃｕ）または鉄（Ｆｅ）などの金属に
より構成されており、取り出し窓１２ａは、半導体レー
ザ２０から射出されるレーザビームを透過することがで
きる材料、例えば、ガラスあるいはプラスチックにより
構成されている。(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
1 shows the overall configuration of a semiconductor light emitting device, which is a semiconductor device according to the first embodiment, and a package 10. FIG. This semiconductor light emitting device includes a semiconductor laser 20 as a semiconductor element inside a package 10. The package 10 has, for example, a disk-shaped support 11 and a hollow cylindrical lid 12. One end of the lid 12 is open, and the other end is closed. The open end of the lid 12 is in contact with one surface of the support 11. At the closed end of the lid 12, an extraction window 12a for extracting a laser beam emitted from the semiconductor laser 20 housed inside to the outside of the package 10 is provided. Lid 12
Is made of, for example, a metal such as copper (Cu) or iron (Fe), and the extraction window 12a is made of a material that can transmit a laser beam emitted from the semiconductor laser 20, for example, glass or plastic. It is configured.

【００２１】蓋体１２の内部には、半導体レーザ２０を
載置する導電性配設基板１３が支持体１１の一面に形成
されている。この導電性配設基板１３は、半導体レーザ
２０を図示しない電源に対して電気的に接続すると共
に、半導体レーザ２０において発生した熱を放散する役
割を有している。導電性配設基板１３および支持体１１
は、例えば、銅または鉄などの金属により一体として成
型されており、表面には半田材料よりなる厚さ５μｍの
半田膜が被着されている。半田材料としては、例えば、
スズ（Ｓｎ），鉛（Ｐｂ），スズと鉛との合金，金（Ａ
ｕ）とスズとの合金，インジウム（Ｉｎ）とスズとの合
金あるいはインジウムと鉛との合金などが用いられる。Inside the lid 12, a conductive mounting substrate 13 on which the semiconductor laser 20 is mounted is formed on one surface of the support 11. The conductive mounting substrate 13 has a role of electrically connecting the semiconductor laser 20 to a power supply (not shown) and a function of dissipating heat generated in the semiconductor laser 20. Conductive mounting substrate 13 and support 11
Is molded integrally with a metal such as copper or iron, for example, and a 5 μm thick solder film made of a solder material is adhered to the surface. As a solder material, for example,
Tin (Sn), lead (Pb), alloy of tin and lead, gold (A
An alloy of u) and tin, an alloy of indium (In) and tin, an alloy of indium and lead, and the like are used.

【００２２】導電性配設基板１３は、図２に拡大して示
したように、半導体レーザ２０の載置面に窪み部１３ａ
と突部１３ｂとを有している。これら窪み部１３ａと突
部１３ｂとは、支持体１１の一面に対して並列の位置関
係となっている。窪み部１３ａおよび突部１３ｂの大き
さは、それぞれ、例えば、支持体１１の一面に平行な方
向における幅が０．８ｍｍであり、支持体１１の一面に
垂直な方向における奥行きが１ｍｍである。窪み部１３
ａと突部１３ｂとの載置面の高さの差は、例えば、３０
０μｍである。なお、導電性配設基板１３の載置面に対
して垂直方向の厚さは、蓋体１２の大きさに合わせて適
宜に決定されるが、厚い方が高い放熱効果を得ることが
できるので好ましい。As shown in FIG. 2, the conductive mounting substrate 13 has a recess 13 a on the mounting surface of the semiconductor laser 20.
And a projection 13b. The depression 13 a and the projection 13 b are in a parallel positional relationship with one surface of the support 11. The size of the recess 13a and the protrusion 13b is, for example, 0.8 mm in a width in a direction parallel to one surface of the support 11 and 1 mm in a direction perpendicular to one surface of the support 11. Recess 13
The difference between the height of the mounting surface of the projection 13a and that of the projection 13b is, for example, 30
0 μm. The thickness in the direction perpendicular to the mounting surface of the conductive mounting substrate 13 is appropriately determined according to the size of the lid 12, but a thicker one can obtain a higher heat radiation effect. preferable.

【００２３】導電性配設基板１３の窪み部１３ａには、
絶縁性配設基板１４が配設されている。この絶縁性配設
基板１４は、図３に拡大して示したように、窒化アルミ
ニウム（ＡｌＮ），窒化ホウ素（ＢＮ）あるいは炭化ケ
イ素（ＳｉＣ）などの絶縁性材料よりなる絶縁性基板１
４ａを有している。絶縁性基板１４ａのうち導電性配設
基板１３の側の面には接着層１４ｂが設けられており、
導電性配設基板１３に対して固定することができるよう
になっている。接着層１４ｂは、例えば、絶縁性基板１
４ａの側から順に積層した厚さ１００ｎｍのチタン（Ｔ
ｉ）層，厚さ２００ｎｍの白金（Ｐｔ）層および厚さ５
００ｎｍの金（Ａｕ）層から構成されている。また、絶
縁性基板１４ａのうち導電性配設基板１３と反対側の面
には配線１４ｃが形成されている。配線１４ｃは、例え
ば、絶縁性基板１４ａの側から順に積層した厚さ１００
ｎｍのチタン層，厚さ２００ｎｍの白金層および厚さ５
００ｎｍの金層から構成されている。In the recess 13a of the conductive mounting substrate 13,
An insulating mounting board 14 is provided. As shown in FIG. 3, the insulating substrate 14 is made of an insulating substrate 1 made of an insulating material such as aluminum nitride (AlN), boron nitride (BN) or silicon carbide (SiC).
4a. An adhesive layer 14b is provided on the surface of the insulating substrate 14a on the side of the conductive mounting substrate 13,
It can be fixed to the conductive mounting substrate 13. The adhesive layer 14b is formed of, for example, the insulating substrate 1
4a from the side of 4a.
i) Layer, 200 nm thick platinum (Pt) layer and thickness 5
It is composed of a 00 nm gold (Au) layer. The wiring 14c is formed on the surface of the insulating substrate 14a on the side opposite to the conductive mounting substrate 13. The wiring 14c has, for example, a thickness of 100 stacked in this order from the insulating substrate 14a side.
nm titanium layer, 200 nm thick platinum layer and 5 nm thick
It is composed of a 00 nm gold layer.

【００２４】配線１４ｃの絶縁性基板１４ａの反対側に
おける一部には、半田材料よりなる半田接着層１４ｄが
設けられており、半導体レーザ２０を接着することがで
きるようになっている。半田接着層１４ｄの厚さは、十
分な接着強度を得るために４μｍ以上であることが好ま
しい。半田接着層１４ｄを構成する半田材料としては導
電性配設基板１３の半田膜を構成する半田材料と同一の
ものを用いてもよいが、それよりも融点が低いものを用
いた方が好ましい。これは、後述する製造方法において
説明するように、加熱により導電性配設基板１３，絶縁
性配設基板１４および半導体レーザ２０をそれぞれ接着
する際に、絶縁性配設基板１４は導電性配設基板１３に
比べて熱が伝導しにくいからである。上述した半田材料
においては、インジウムとスズとの合金（Ｉｎ５２％Ｓ
ｎ４８％）、インジウムと鉛との合金（Ｉｎ７５％Ｐｂ
２５％）、スズと鉛との合金（Ｓｎ５０％Ｐｂ５０
％）、スズ、金とスズとの合金（Ａｕ８０％Ｓｎ２０
％）そして鉛の順にはんだ付け温度が低い。よって、例
えば、導電性配設基板１３の表面をスズにより構成する
場合には、絶縁性配設基板１４の半田接着層１４ｄをス
ズと鉛とも合金などにより構成することが好ましい。な
お、上記半田材料において示した組成比は重量比率であ
る。A solder adhesive layer 14d made of a solder material is provided on a part of the wiring 14c on the side opposite to the insulating substrate 14a, so that the semiconductor laser 20 can be bonded. The thickness of the solder adhesive layer 14d is preferably 4 μm or more in order to obtain a sufficient adhesive strength. As the solder material forming the solder bonding layer 14d, the same material as the solder material forming the solder film of the conductive mounting substrate 13 may be used, but it is more preferable to use a material having a lower melting point than that. This is because when the conductive mounting substrate 13, the insulating mounting substrate 14, and the semiconductor laser 20 are respectively bonded by heating, as described in a manufacturing method described later, the insulating mounting substrate 14 is electrically conductively mounted. This is because heat is not easily conducted as compared with the substrate 13. In the above-mentioned solder material, an alloy of indium and tin (In52% S
n48%), an alloy of indium and lead (In75% Pb
25%), an alloy of tin and lead (Sn50% Pb50
%), Tin, an alloy of gold and tin (Au 80% Sn20
%) And the soldering temperature is lower in the order of lead. Therefore, for example, when the surface of the conductive mounting substrate 13 is formed of tin, it is preferable that the solder bonding layer 14d of the insulating mounting substrate 14 be formed of an alloy of tin and lead. The composition ratios shown in the above solder materials are weight ratios.

【００２５】絶縁性配設基板１４の大きさは、例えば、
支持体１１の一面に平行な方向における幅がそれぞれ
０．８ｍｍであり、支持体１１の一面に垂直な方向にお
ける奥行きがそれぞれ１ｍｍである。絶縁性配設基板１
４の載置面に対して垂直方向の厚さは、導電性配設基板
１３における窪み部１３ａと突部１３ｂとの高さの差が
解消される程度であることが好ましい。ここでは、窪み
部１３ａと突部１３ｂとの高さの差が３００μｍである
ので、絶縁性配設基板１４の厚さは、例えば、３００μ
ｍ以上であることが好ましい。なお、絶縁性配設基板１
４の厚さは、導電性配設基板１３との絶縁性を確保する
目的からすると、５００ｎｍ以上であることが好まし
い。The size of the insulating substrate 14 is, for example,
The width in a direction parallel to one surface of the support 11 is 0.8 mm, and the depth in a direction perpendicular to one surface of the support 11 is 1 mm. Insulating mounting board 1
It is preferable that the thickness in the direction perpendicular to the mounting surface of No. 4 is such that the difference in height between the recess 13 a and the protrusion 13 b in the conductive mounting substrate 13 is eliminated. Here, since the height difference between the recess 13a and the protrusion 13b is 300 μm, the thickness of the insulating mounting substrate 14 is, for example, 300 μm.
m or more. In addition, the insulating mounting substrate 1
The thickness of 4 is preferably 500 nm or more from the viewpoint of ensuring insulation from the conductive mounting substrate 13.

【００２６】支持体１１には、また、図１に示したよう
に、一対のピン１５，１６が蓋体１２の内部から外部に
向かって設けられている。各ピン１５，１６は、銅また
は鉄などの金属により構成されており、表面には金など
よりなる薄膜が被着されている。支持体１１と各ピン１
５，１６との間には、ガラスなどよりなる絶縁リング１
５ａ，１６ａがそれぞれ配設されており、支持体１１と
各ピン１５，１６とは電気的にそれぞれ絶縁されてい
る。すなわち、導電性配設基板１３と各ピン１５，１６
とは電気的にそれぞれ絶縁されている。ピン１５には、
例えば、太さが２０μｍの金よりなるワイヤ１７の一端
部が接合されている。このワイヤ１７の他端部は絶縁性
配設基板１４の配線１４ｃに接合されており、ピン１５
と配線１４ｃとを電気的に接続するようになっている。
支持体１１には、更に、支持体１１および導電性配設基
板１３と電気的に接続されたピン１８が形成されてい
る。As shown in FIG. 1, a pair of pins 15 and 16 are provided on the support 11 from the inside of the lid 12 to the outside. Each of the pins 15 and 16 is made of a metal such as copper or iron, and a thin film made of gold or the like is adhered on the surface. Support 11 and each pin 1
Insulation ring 1 made of glass or the like between 5 and 16
5a and 16a are provided, respectively, and the support 11 and the pins 15 and 16 are electrically insulated from each other. That is, the conductive mounting board 13 and the pins 15 and 16
Are electrically insulated from each other. Pin 15
For example, one end of a wire 17 made of gold having a thickness of 20 μm is joined. The other end of the wire 17 is joined to the wiring 14c of the insulating mounting board 14, and the pin 15
And the wiring 14c are electrically connected.
The support 11 is further formed with pins 18 electrically connected to the support 11 and the conductive mounting substrate 13.

【００２７】半導体レーザ２０は、図４に示したよう
に、対向する一対の面を有する基板２１の一面に、バッ
ファ層２２ａ，下地層２２ｂ，マスク層２３，被覆成長
層２４，第１導電型半導体層であるｎ型半導体層２５，
活性層２６および第２導電型半導体層であるｐ型半導体
層２７が基板２１の側から順に積層されている。基板２
１は、例えば、積層方向の厚さ（以下、単に厚さと言
う）が３００μｍのサファイアにより構成されており、
バッファ層２２ａなどは基板２１のＣ面に形成されてい
る。As shown in FIG. 4, the semiconductor laser 20 has a buffer layer 22a, an underlayer 22b, a mask layer 23, a coating growth layer 24, a first conductivity type on one surface of a substrate 21 having a pair of opposing surfaces. An n-type semiconductor layer 25 which is a semiconductor layer,
An active layer 26 and a p-type semiconductor layer 27 that is a second conductivity type semiconductor layer are sequentially stacked from the substrate 21 side. Substrate 2
1 is made of, for example, sapphire having a thickness in the stacking direction (hereinafter, simply referred to as a thickness) of 300 μm;
The buffer layer 22a and the like are formed on the C surface of the substrate 21.

【００２８】バッファ層２２ａは、例えば、厚さが３０
ｎｍであり、不純物を添加しないundope−ＧａＮにより
構成されている。下地層２２ｂは、例えば、厚さが２μ
ｍであり、不純物を添加しないundope−ＧａＮの結晶に
より構成されている。マスク層２３は、例えば、厚さが
０．１μｍであり、二酸化ケイ素（ＳｉＯ2 ）により構
成されている。このマスク層２３は、また、図４におい
て紙面に対して垂直な方向において帯状に延長された複
数の開口部２３ａと、各開口部２３ａの間に形成され同
様に帯状に延長された複数のマスク部２３ｂとを有して
おり、このマスク層２３の上に被覆成長層２４を横方向
に成長させることにより、下地層２２ｂから貫通転位が
伝わるのを遮断するようになっている。被覆成長層２４
は、例えば、厚さが１０μｍであり、不純物を添加しな
いundope−ＧａＮにより構成されている。The buffer layer 22a has a thickness of, for example, 30
nm, and is made of undope-GaN to which no impurity is added. The underlayer 22b has, for example, a thickness of 2 μm.
m, and is composed of undope-GaN crystals to which no impurities are added. The mask layer 23 has a thickness of, for example, 0.1 μm, and is made of silicon dioxide (SiO 2 ). The mask layer 23 includes a plurality of openings 23a extending in a band shape in a direction perpendicular to the paper surface of FIG. 4 and a plurality of masks formed between the openings 23a and also extending in a band shape. A portion 23b is provided, and by growing a coating growth layer 24 on the mask layer 23 in the lateral direction, transmission of threading dislocations from the underlayer 22b is blocked. Coated growth layer 24
Is made of undope-GaN having a thickness of, for example, 10 μm and not adding impurities.

【００２９】ｎ型半導体層２５は、被覆成長層２４の側
から順に積層されたｎ側コンタクト層２５ａ，ｎ型クラ
ッド層２５ｂおよび第１のガイド層２５ｃをそれぞれ有
している。ｎ側コンタクト層２５ａは、例えば、厚さが
３μｍであり、ケイ素（Ｓｉ）などのｎ型不純物を添加
したｎ型ＧａＮにより構成されている。ｎ型クラッド層
２５ｂは、例えば、厚さが１μｍであり、ケイ素などの
ｎ型不純物を添加したｎ型Ａｌ0.1 Ｇａ0.9 Ｎ混晶によ
り構成されている。第１のガイド層２５ｃは、例えば、
厚さが０．１μｍであり、ケイ素などのｎ型不純物を添
加したｎ型ＧａＮにより構成されている。The n-type semiconductor layer 25 has an n-side contact layer 25a, an n-type cladding layer 25b, and a first guide layer 25c which are sequentially stacked from the side of the coating growth layer 24. The n-side contact layer 25a has a thickness of, for example, 3 μm, and is made of n-type GaN to which an n-type impurity such as silicon (Si) is added. The n-type cladding layer 25b has a thickness of, for example, 1 μm, and is made of an n-type Al 0.1 Ga 0.9 N mixed crystal to which an n-type impurity such as silicon is added. The first guide layer 25c is, for example,
It has a thickness of 0.1 μm and is made of n-type GaN doped with n-type impurities such as silicon.

【００３０】活性層２６は、例えば、不純物を添加しな
いundope−ＩｎＧａＮ混晶により構成されており、厚さ
が３ｎｍのＩｎ0.15Ｇａ0.85Ｎ混晶よりなる井戸層と、
厚さが４ｎｍのＩｎ0.02Ｇａ0.98Ｎ混晶よりなるバリア
層との多重量子井戸構造を有している。この活性層２６
は発光層として機能するものであり、その発光波長はレ
ーザ発振において約４０５ｎｍとなっている。The active layer 26 is made of, for example, an undope-InGaN mixed crystal to which no impurity is added, and has a well layer made of In 0.15 Ga 0.85 N mixed crystal having a thickness of 3 nm.
It has a multiple quantum well structure with a barrier layer made of In 0.02 Ga 0.98 N mixed crystal having a thickness of 4 nm. This active layer 26
Functions as a light emitting layer, and the light emission wavelength is about 405 nm in laser oscillation.

【００３１】ｐ型半導体層２７は、活性層２６の側から
順に積層された劣化防止層２７ａ，第２のガイド層２７
ｂ，ｐ型クラッド層２７ｃおよびｐ側コンタクト層２７
ｄをそれぞれ有している。劣化防止層２７ａは、例え
ば、厚さが２０ｎｍであり、マグネシウム（Ｍｇ）など
のｐ型不純物を添加したｐ型Ａｌ0.2 Ｇａ0.8 Ｎ混晶に
より構成されている。第２のガイド層２７ｂは、例え
ば、厚さが０．１μｍであり、マグネシウムなどのｐ型
不純物を添加したｐ型ＧａＮにより構成されている。ｐ
型クラッド層２７ｃは、例えば、厚さが０．８μｍであ
り、マグネシウムなどのｐ型不純物を添加したｐ型Ａｌ
0.1 Ｇａ0.9 Ｎ混晶により構成されている。ｐ側コンタ
クト層２７ｄは、例えば、厚さが０．５μｍであり、マ
グネシウムなどのｐ型不純物を添加したｐ型ＧａＮ混晶
により構成されている。The p-type semiconductor layer 27 is composed of a deterioration preventing layer 27 a and a second guide layer 27 which are sequentially stacked from the active layer 26 side.
b, p-type cladding layer 27c and p-side contact layer 27
d. The deterioration preventing layer 27a has a thickness of, for example, 20 nm and is made of a p-type Al 0.2 Ga 0.8 N mixed crystal to which a p-type impurity such as magnesium (Mg) is added. The second guide layer 27b has a thickness of, for example, 0.1 μm, and is made of p-type GaN to which a p-type impurity such as magnesium is added. p
The p-type cladding layer 27c has a thickness of, for example, 0.8 μm, and is formed of p-type Al doped with p-type impurities such as magnesium.
It is composed of 0.1 Ga 0.9 N mixed crystal. The p-side contact layer 27d has, for example, a thickness of 0.5 μm and is made of a p-type GaN mixed crystal to which a p-type impurity such as magnesium is added.

【００３２】ｎ側コンタクト層２５ａには、積層方向に
おける活性層２６の側に、第１の電極としてのｎ側電極
２８ａが設けられている。ｎ側電極２８ａは、ｎ側コン
タクト層２５ａの側から順にチタン層，アルミニウム
（Ａｌ）層および金層を積層して加熱処理により合金化
した構造を有しており、ｎ側コンタクト層２５ａと電気
的に接続されている。ｐ側コンタクト層２７ｄには、積
層方向における活性層２６と反対側に、第２の電極とし
てのｐ側電極２８ｂが設けられている。ｐ側電極２８ｂ
は、ｐ側コンタクト層２７ｄの側からニッケル（Ｎｉ）
層と金層とを順次積層して加熱処理により合金化された
構造を有しており、ｐ側コンタクト層２７ｄと電気的に
接続されている。ｐ側電極２８ｂは、また、電流狭窄を
するように図４では紙面に対して垂直な方向において帯
状に延長されており、ｐ側電極２８ｂに対応する活性層
２６の領域が発光領域となるようになっている。The n-side contact layer 25a is provided with an n-side electrode 28a as a first electrode on the side of the active layer 26 in the laminating direction. The n-side electrode 28a has a structure in which a titanium layer, an aluminum (Al) layer, and a gold layer are laminated in this order from the side of the n-side contact layer 25a and alloyed by heat treatment. Connected. The p-side contact layer 27d is provided with a p-side electrode 28b as a second electrode on the side opposite to the active layer 26 in the stacking direction. p-side electrode 28b
Is nickel (Ni) from the side of the p-side contact layer 27d.
It has a structure in which a layer and a gold layer are sequentially laminated and alloyed by heat treatment, and is electrically connected to the p-side contact layer 27d. In FIG. 4, the p-side electrode 28b is extended in a band shape in a direction perpendicular to the sheet of FIG. 4 so as to constrict the current, and a region of the active layer 26 corresponding to the p-side electrode 28b becomes a light emitting region. It has become.

【００３３】この半導体レーザ２０は、また、図４にお
いては一方しか示していないが、ｐ側電極２８ｂの長さ
方向の端部に一対の反射鏡膜２９がそれぞれ形成されて
いる。各反射鏡膜２９は、例えば、二酸化ケイ素膜と酸
化ジルコニウム（ＺｒＯ）膜とを交互に積層してそれぞ
れ構成されており、一方の反射鏡膜２９の反射率は低く
なるように、他方の図示しない反射鏡膜の反射率は高く
なるようにそれぞれ調整されている。これにより、活性
層２６において発生した光は一対の反射鏡膜２９の間を
往復して増幅され、反射鏡膜２９からレーザビームとし
て射出されるようになっている。すなわち、ｐ側電極２
８ｂの長さ方向が共振器方向となっている。Although only one of the semiconductor lasers 20 is shown in FIG. 4, a pair of reflecting mirror films 29 are formed at the longitudinal ends of the p-side electrode 28b. Each reflecting mirror film 29 is, for example, formed by alternately stacking a silicon dioxide film and a zirconium oxide (ZrO) film. The reflectance of the non-reflecting mirror film is adjusted so as to increase. Thus, the light generated in the active layer 26 reciprocates between the pair of reflecting mirror films 29 and is amplified, and is emitted from the reflecting mirror film 29 as a laser beam. That is, the p-side electrode 2
The length direction of 8b is the resonator direction.

【００３４】なお、この半導体レーザ２０は、図１に示
したように、ｎ側電極２８ａが絶縁性配設基板１４の半
田接着層１４ｄに当接され、ｐ側電極２８ｂが導電性配
設基板１３の突部１３ｂに当接されることによりパッケ
ージ１０の内部に配設されている。すなわち、ｎ側電極
２８ａは絶縁性配設基板１４の配線１４ｃおよびワイヤ
１７を介してピン１５により図示しない電源に対して接
続され、ｐ側電極２８ｂは導電性配設基板１３を介して
ピン１８により図示しない電源に対して電気的に接続さ
れるようになっている。ここで、ｐ側電極２８ｂの方を
導電性配設基板１３に当接させているのは、ｐ側電極２
８ｂと基板２１との間に主な発熱源である活性層２６が
含まれているからである。すなわち、活性層２６と放熱
効果の高い導電性配設基板１３との間の距離を短くする
ことにより、高い放熱効果を得ることができるようにな
っている。In this semiconductor laser 20, as shown in FIG. 1, the n-side electrode 28a is in contact with the solder bonding layer 14d of the insulating mounting substrate 14, and the p-side electrode 28b is the conductive mounting substrate. 13 are disposed inside the package 10 by being in contact with the protrusions 13b. That is, the n-side electrode 28a is connected to a power source (not shown) by the pin 15 via the wiring 14c and the wire 17 of the insulating mounting substrate 14, and the p-side electrode 28b is connected to the pin 18 via the conductive mounting substrate 13. Is electrically connected to a power supply (not shown). The reason why the p-side electrode 28b is in contact with the conductive mounting substrate 13 is that the p-side electrode 2b
This is because the active layer 26 which is a main heat source is included between the substrate 8b and the substrate 21. That is, a high heat dissipation effect can be obtained by shortening the distance between the active layer 26 and the conductive mounting substrate 13 having a high heat dissipation effect.

【００３５】このような構成を有する半導体装置および
パッケージ１０は、次のようにしてそれぞれ製造するこ
とができる。The semiconductor device and the package 10 having such a configuration can be manufactured as follows.

【００３６】まず、次のようにして半導体レーザ２０を
形成する。すなわち、まず、例えば、複数の半導体レー
ザ形成領域を有するサファイアよりなる基板２１を用意
し、ＭＯＣＶＤ（Metal Organic Chemical Vapor Depos
ition ）法により、基板２１の一面（Ｃ面）にundope−
ＧａＮよりなるバッファ層２２ａおよびundope−ＧａＮ
よりなる下地層２２ｂを順次成長させる。次いで、下地
層２２ｂの上に、例えば、ＣＶＤ（Chemical Vapor Dep
osition ）法により、二酸化ケイ素よりなり帯状に延長
された複数のマスク部２３ｂを有するマスク層２３を選
択的に形成する。続いて、マスク層２３の上に、例え
ば、ＭＯＣＶＤ法により、undope−ＧａＮよりなる被覆
成長層２４を横方向に成長させる。First, the semiconductor laser 20 is formed as follows. That is, first, a substrate 21 made of, for example, sapphire having a plurality of semiconductor laser formation regions is prepared, and MOCVD (Metal Organic Chemical Vapor Deposal) is prepared.
und) method, one surface (C surface) of the substrate 21 is undope-
GaN buffer layer 22a and undope-GaN
The underlying layer 22b is sequentially grown. Next, for example, CVD (Chemical Vapor Dep.)
Osition), a mask layer 23 having a plurality of mask portions 23b formed of silicon dioxide and extending in a strip shape is selectively formed. Subsequently, a coating growth layer 24 made of undope-GaN is grown in the lateral direction on the mask layer 23 by, for example, the MOCVD method.

【００３７】被覆成長層２４を形成したのち、その上
に、例えば、ＭＯＣＶＤ法により、ｎ型ＧａＮよりなる
ｎ側コンタクト層２５ａ，ｎ型Ａｌ0.1 Ｇａ0.9 Ｎ混晶
よりなるｎ型クラッド層２５ｂ，ｎ型ＧａＮよりなる第
１のガイド層２５ｃ，undope−ＧａＩｎＮ混晶よりなる
活性層２６，ｐ型Ａｌ0.2 Ｇａ0.8 Ｎ混晶よりなる劣化
防止層２７ａ，ｐ型ＧａＮよりなる第２のガイド層２７
ｂ，ｐ型Ａｌ0.1 Ｇａ0.9 Ｎ混晶よりなるｐ型クラッド
層２７ｃおよびｐ型ＧａＮよりなるｐ側コンタクト層２
７ｄを順次成長させる。After forming the coating growth layer 24, an n-side contact layer 25a made of n-type GaN, an n-type cladding layer 25b made of an n-type Al 0.1 Ga 0.9 N mixed crystal, and the like are formed thereon by, for example, MOCVD. A first guide layer 25c made of n-type GaN, an active layer 26 made of undope-GaInN mixed crystal, a deterioration prevention layer 27a made of p-type Al 0.2 Ga 0.8 N mixed crystal, and a second guide layer 27 made of p-type GaN
b, p-type cladding layer 27c made of p-type Al 0.1 Ga 0.9 N mixed crystal and p-side contact layer 2 made of p-type GaN
7d is sequentially grown.

【００３８】ｎ側コンタクト層２５ａからｐ側コンタク
ト層２７ｄまでの各層を成長させたのち、リソグラフィ
技術を用い、ｎ側電極１２の形成位置に対応してｐ側コ
ンタクト層２７ｄ，ｐ型クラッド層２７ｃ，第２のガイ
ド層２７ｂ，劣化防止層２７ａ，活性層２６，第１のガ
イド層２５ｃおよびｎ型クラッド層２５ｂを順次選択的
に除去し、ｎ側コンタクト層２５ａを露出させる。その
のち、ｎ側コンタクト層２５ａの上にｎ側電極２８ｂを
選択的に形成する。ｎ側電極２８ａを形成したのち、ｐ
側コンタクト層２７ｄの上にｐ側電極２８ｂを選択的に
形成する。そののち、加熱処理を行いｎ側電極２８ａお
よびｐ側電極２８ｂを合金化させる。After the layers from the n-side contact layer 25a to the p-side contact layer 27d are grown, the p-side contact layer 27d and the p-type cladding layer 27c are formed by lithography in accordance with the position where the n-side electrode 12 is formed. , The second guide layer 27b, the deterioration preventing layer 27a, the active layer 26, the first guide layer 25c, and the n-type cladding layer 25b are sequentially and selectively removed to expose the n-side contact layer 25a. After that, the n-side electrode 28b is selectively formed on the n-side contact layer 25a. After forming the n-side electrode 28a, p
A p-side electrode 28b is selectively formed on the side contact layer 27d. After that, a heat treatment is performed to alloy the n-side electrode 28a and the p-side electrode 28b.

【００３９】ｎ側電極２８ａおよびｐ側電極２８ｂをそ
れぞれ形成したのち、基板２１を各半導体レーザ形成領
域に対応させてｐ側電極２８ｂの長さ方向に対して垂直
に所定の幅で分割する。そののち、分割した一対の側面
に、例えば、Ｅガン蒸着法により一対の反射鏡膜２９を
それぞれ形成する。各反射鏡膜２９をそれぞれ形成した
のち、基板２１を各半導体レーザ形成領域に対応させて
ｐ側電極２８ｂの長さ方向と平行に所定の幅で分割す
る。これにより、半導体レーザ２０が形成される。After forming the n-side electrode 28a and the p-side electrode 28b, the substrate 21 is divided into a predetermined width perpendicular to the length direction of the p-side electrode 28b corresponding to each semiconductor laser forming region. After that, a pair of reflecting mirror films 29 are formed on the pair of divided side surfaces, for example, by E-gun vapor deposition. After each of the reflecting mirror films 29 is formed, the substrate 21 is divided into a predetermined width in parallel with the length direction of the p-side electrode 28b corresponding to each semiconductor laser forming region. Thereby, the semiconductor laser 20 is formed.

【００４０】次いで、支持体１１と導電性配設基板１３
とを一体成型し、その表面に半田膜を蒸着する。続い
て、別途形成した各ピン１５，１６，１８を支持体１１
にそれぞれ配設する。そののち、別途、絶縁性基板１４
ａを形成し、その一面に接着層１４ｂを蒸着すると共
に、他面に配線１４ｃおよび半田接着層１４ｄを順次蒸
着して絶縁性配設基板１４を形成する。絶縁性配設基板
１４を形成したのち、図示しない加熱装置に導電性配設
基板１３および支持体１１を載置し、導電性配設基板１
３の窪み部１３ａに絶縁性配設基板１４を載置する。更
に、導電性配設基板１３の突部１３ｂに半導体レーザ２
０のｐ側電極２８ｂを当接させると共に絶縁性配設基板
１４の半田接着層１４ｄにｎ側電極２８ａを当接させ
る。Next, the support 11 and the conductive mounting substrate 13
Are integrally formed, and a solder film is deposited on the surface. Subsequently, the separately formed pins 15, 16, 18 are connected to the support 11
In each case. After that, the insulating substrate 14
a, an adhesive layer 14b is deposited on one surface thereof, and a wiring 14c and a solder adhesive layer 14d are sequentially deposited on the other surface to form an insulating mounting substrate 14. After the insulating mounting substrate 14 is formed, the conductive mounting substrate 13 and the support 11 are placed on a heating device (not shown), and the conductive mounting substrate 1
The insulating substrate 14 is placed in the third recess 13a. Further, the semiconductor laser 2 is provided on the protrusion 13 b of the conductive mounting substrate 13.
The n-side electrode 28a is brought into contact with the solder adhesive layer 14d of the insulating mounting substrate 14 while the 0-side p-side electrode 28b is brought into contact.

【００４１】そののち、図示しない加熱装置により、導
電性配設基板１３を２４０〜３００℃の範囲内の温度に
５〜２０秒をかけて昇温し、その温度で１０〜６０秒間
保持する。これにより、導電性配設基板１３の半田膜が
溶けて導電性配設基板１３と絶縁性配設基板１４とが接
着されると共に、導電性配設基板１３と半導体レーザ２
０のｐ側電極２８ｂとが接着される。また、絶縁性配設
基板１４の半田接着層１４ｄが溶けて絶縁性配設基板１
４と半導体レーザ２０のｎ側電極２８ａとが接着され
る。Thereafter, the conductive mounting substrate 13 is heated to a temperature in the range of 240 to 300 ° C. in 5 to 20 seconds by a heating device (not shown), and is maintained at that temperature for 10 to 60 seconds. As a result, the solder film of the conductive mounting substrate 13 is melted, and the conductive mounting substrate 13 and the insulating mounting substrate 14 are bonded to each other.
The zero p-side electrode 28b is bonded. Further, the solder bonding layer 14d of the insulating mounting board 14 is melted and the insulating mounting board 1 is melted.
4 and the n-side electrode 28a of the semiconductor laser 20 are bonded.

【００４２】なお、その際、絶縁性配設基板１４の半田
接着層１４ｄを導電性配設基板１３の半田膜よりも融点
が低い半田材料により構成するようにしていれば、必要
以上に温度を高くしなくても両方において良好に半田付
けすることができるので好ましい。また、加熱は、半田
材料の酸化を防止するために、窒素ガス（Ｎ2 ）あるい
は水素ガス（Ｈ2 ）またはそれらの混合ガスの雰囲気中
において行うことが好ましい。更に、半田材料の表面張
力により絶縁性配設基板１４および半導体レーザ２０の
位置がずれないように、半導体レーザ２０の上から荷重
をかけるなどして押さえておくことが好ましい。At this time, if the solder bonding layer 14d of the insulating mounting substrate 14 is made of a solder material having a lower melting point than the solder film of the conductive mounting substrate 13, the temperature may be increased more than necessary. It is preferable because soldering can be favorably performed on both sides without increasing the height. The heating is preferably performed in an atmosphere of nitrogen gas (N 2 ), hydrogen gas (H 2 ), or a mixed gas thereof in order to prevent oxidation of the solder material. Further, it is preferable that a load is applied from above the semiconductor laser 20 so that the positions of the insulating mounting substrate 14 and the semiconductor laser 20 do not shift due to the surface tension of the solder material.

【００４３】そののち、絶縁性配設基板１４の配線１４
ｃとピン１５との間にワイヤ１７を接合する。ワイヤ１
７を接合したのち、例えば、乾燥窒素雰囲気中におい
て、別途形成した蓋体１２を支持体１１に配設する。こ
れにより、図１に示した半導体発光装置およびパッケー
ジ１０がそれぞれ形成される。After that, the wiring 14 of the insulating mounting substrate 14
The wire 17 is joined between the pin c and the pin 15. Wire 1
After joining, the separately formed lid 12 is disposed on the support 11 in, for example, a dry nitrogen atmosphere. Thereby, the semiconductor light emitting device and the package 10 shown in FIG. 1 are respectively formed.

【００４４】このようにして形成される半導体発光装置
およびパッケージ１０は、次のようにそれぞれ作用す
る。The semiconductor light emitting device and the package 10 thus formed operate as follows.

【００４５】この半導体発光装置では、パッケージ１０
のピン１５およびピン１８を介して、半導体レーザ２０
のｎ側電極２８ａとｐ側電極２８ｂとの間に所定の電圧
が印加されると、活性層２６に電流が注入され、電子−
正孔再結合により発光が起こる。この光は、一対の反射
鏡膜２９の間を往復して増幅され、反射鏡膜２９からレ
ーザビームとして射出される。この半導体レーザ２０か
ら射出されたレーザビームは、パッケージ１０の取り出
し窓１２ａを介してパッケージ１０の外部に取り出され
る。In this semiconductor light emitting device, the package 10
Of the semiconductor laser 20 via the pins 15 and 18
When a predetermined voltage is applied between the n-side electrode 28a and the p-side electrode 28b, a current is injected into the active layer 26 and the electron-
Light emission occurs due to hole recombination. This light is amplified by reciprocating between the pair of reflecting mirror films 29 and emitted from the reflecting mirror film 29 as a laser beam. The laser beam emitted from the semiconductor laser 20 is extracted to the outside of the package 10 through the extraction window 12a of the package 10.

【００４６】また、その際、半導体レーザ２０では主と
して活性層２６において発熱が起こる。ここでは、ｐ側
電極２８ｂに導電性配設基板１３が直接接続されてお
り、活性層２６と導電性配設基板１３との間の距離が短
くなっているので、活性層２６において発生した熱は導
電性配設基板１３を介して積極的に放散される。よっ
て、半導体レーザ２０における温度の上昇が抑制され、
半導体レーザ２０は長時間に渡って安定して動作する。At this time, heat is mainly generated in the active layer 26 of the semiconductor laser 20. Here, the conductive arrangement substrate 13 is directly connected to the p-side electrode 28b, and the distance between the active layer 26 and the conductive arrangement substrate 13 is shortened. Is actively dissipated through the conductive mounting substrate 13. Therefore, a rise in temperature in the semiconductor laser 20 is suppressed,
The semiconductor laser 20 operates stably for a long time.

【００４７】更に、ここでは、導電性配設基板１３の窪
み部１３ａに絶縁性配設基板１４が配設され、絶縁性配
設基板１４に設けられた配線１４ｃにｎ側電極２８ａが
電気的に接続されているので、導電性配設基板１３と配
線１４ｃとの絶縁性が確保され、ｎ側電極２８ａとｐ側
電極２８ｂとの短絡が防止される。Further, here, the insulating mounting substrate 14 is provided in the recess 13a of the conductive mounting substrate 13, and the n-side electrode 28a is electrically connected to the wiring 14c provided on the insulating mounting substrate 14. , The insulation between the conductive mounting substrate 13 and the wiring 14c is ensured, and a short circuit between the n-side electrode 28a and the p-side electrode 28b is prevented.

【００４８】このように本実施の形態に係る半導体発光
装置によれば、導電性配設基板１３にｐ側電極２８ｂを
直接接続するようにしたので、活性層２６と導電性配設
基板１３との間の距離を短くすることができ、活性層２
６において発生した熱を導電性配設基板１３により積極
的に放散することができる。よって、半導体レーザ２０
における温度の上昇を抑制することができ、長時間に渡
り安定して動作させることができる。従って、信頼性を
向上させることができる。As described above, according to the semiconductor light emitting device of the present embodiment, the p-side electrode 28b is directly connected to the conductive mounting substrate 13, so that the active layer 26 and the conductive mounting substrate 13 Between the active layers 2
The heat generated in 6 can be actively dissipated by the conductive mounting substrate 13. Therefore, the semiconductor laser 20
Can be suppressed, and stable operation can be performed for a long time. Therefore, reliability can be improved.

【００４９】また、導電性配設基板１３の窪み部１３ａ
に絶縁性配設基板１４を配設し、絶縁性配設基板１４に
設けられた配線１４ｃにｎ側電極２８ａを接続するよう
にしたので、導電性配設基板１３と配線１４ｃとの絶縁
性を確保することができる。よって、半導体レーザ２０
のｎ側電極２８ａとｐ側電極２８ｂとの短絡を防止する
ことができる。The recess 13a of the conductive mounting substrate 13
And the n-side electrode 28a is connected to the wiring 14c provided on the insulating mounting board 14, so that the insulating property between the conductive mounting board 13 and the wiring 14c is improved. Can be secured. Therefore, the semiconductor laser 20
Short-circuit between the n-side electrode 28a and the p-side electrode 28b can be prevented.

【００５０】更に、本実施の形態に係るパッケージ１０
によれば、導電性配設基板１３に窪み部１３ａと突部１
３ｂとを形成し、窪み部１３ａに絶縁性配設基板１４を
配設するようにしたので、半導体レーザ２０のｎ側電極
２８ａを絶縁性配設基板１４に配設すると共にｐ側電極
２８ｂを導電性配設基板１３に配設することにより、ｎ
側電極２８ａとｐ側電極２８ｂとの短絡を防止すること
ができる。また、半導体レーザ２０の活性層２６におい
て発生した熱を導電性配設基板１３により積極的に放散
することができる。Further, the package 10 according to the present embodiment
According to the above, the recess 13 a and the protrusion 1
3b, and the insulating mounting substrate 14 is provided in the recess 13a. Therefore, the n-side electrode 28a of the semiconductor laser 20 is provided on the insulating mounting substrate 14 and the p-side electrode 28b is By disposing on the conductive disposition substrate 13, n
A short circuit between the side electrode 28a and the p-side electrode 28b can be prevented. Further, heat generated in the active layer 26 of the semiconductor laser 20 can be actively dissipated by the conductive mounting substrate 13.

【００５１】（第２の実施の形態）図５は本発明の第２
の実施の形態に係る半導体発光装置およびパッケージの
一部を取り出してそれぞれ表すものである。この半導体
発光装置およびパッケージは、導電性配設基板３３に分
離部３３ｃが設けられたことを除き、第１の実施の形態
と同一の構成および作用をそれぞれ有している。また、
第１の実施の形態と同様にしてそれぞれ製造することが
できる。よって、ここでは、同一の構成要素には同一の
符号を付し、その詳細な説明を省略する。(Second Embodiment) FIG. 5 shows a second embodiment of the present invention.
And a part of the semiconductor light emitting device and the package according to the embodiment of the present invention are taken out and represented respectively. The semiconductor light emitting device and the package have the same configuration and operation as those of the first embodiment, respectively, except that a separation portion 33c is provided on the conductive mounting substrate 33. Also,
Each can be manufactured in the same manner as in the first embodiment. Therefore, here, the same components are denoted by the same reference numerals, and detailed description thereof will be omitted.

【００５２】分離部３３ｃは、導電性配設基板３３の載
置面における窪み部１３ａと突部１３ｂとの間に形成さ
れており、それらの中間程度の高さを有している。この
分離部３３ｃは、導電性配設基板３３と絶縁性配設基板
１４とを間隔を開けて分離することにより、半導体レー
ザ２０のｎ側電極２８ａとｐ側電極２８ｂとの短絡を防
止するためのものである。The separating portion 33c is formed between the recessed portion 13a and the protruding portion 13b on the mounting surface of the conductive mounting substrate 33, and has an intermediate height therebetween. The separation portion 33c separates the conductive mounting substrate 33 and the insulating mounting substrate 14 with a space therebetween to prevent a short circuit between the n-side electrode 28a and the p-side electrode 28b of the semiconductor laser 20. belongs to.

【００５３】このように本実施の形態によれば、導電性
配設基板３３において窪み部１３ａと突部１３ｂとの間
に分離部３３ｃを設けるようにしたので、第１の実施の
形態において説明した効果に加えて、更に、半導体レー
ザ２０のｎ側電極２８ａとｐ側電極２８ｂとの短絡を有
効に防止することができる。As described above, according to the present embodiment, the separating portion 33c is provided between the recessed portion 13a and the protruding portion 13b in the conductive mounting substrate 33, so that the description will be made in the first embodiment. In addition to the effect described above, it is possible to effectively prevent a short circuit between the n-side electrode 28a and the p-side electrode 28b of the semiconductor laser 20.

【００５４】（第３の実施の形態）図６は本発明の第３
の実施の形態に係る半導体発光装置およびパッケージの
一部を取り出してそれぞれ表すものである。この半導体
発光装置およびパッケージは、導電性配設基板４３に位
置固定部４３ｄが設けられたことを除き、第２の実施の
形態と同一の構成をそれぞれ有している。また、第１の
実施の形態と同一の作用をそれぞれ有し、同様にしてそ
れぞれ製造することができる。よって、ここでは、同一
の構成要素には同一の符号を付し、その詳細な説明を省
略する。(Third Embodiment) FIG. 6 shows a third embodiment of the present invention.
And a part of the semiconductor light emitting device and the package according to the embodiment of the present invention are taken out and represented respectively. The semiconductor light emitting device and the package have the same configuration as the second embodiment, except that a position fixing portion 43d is provided on the conductive mounting substrate 43. In addition, each has the same function as that of the first embodiment, and can be manufactured in a similar manner. Therefore, here, the same components are denoted by the same reference numerals, and detailed description thereof will be omitted.

【００５５】位置固定部４３ｄは、導電性配設基板４３
の載置面において突部１３ｂとの間に窪み部１３ａを挟
むように形成されている。この位置固定部４３ｄは、窪
み部１３ａよりも突状となっており、分離部３３ｃとの
間で絶縁性配設基板１４を挟むことにより、導電性配設
基板３４に絶縁性配設基板１４を半田付けする際に絶縁
性配設基板１４の位置がずれることを防止できるように
なっている。The position fixing portion 43 d is
The mounting surface is formed so as to sandwich the recess 13a between the mounting surface and the protrusion 13b. The position fixing portion 43d is more protruding than the recess portion 13a, and the insulating mounting substrate 14 is sandwiched between the separating mounting portion 43c and the conductive mounting substrate 34 so that the insulating mounting substrate 14 Can be prevented from shifting the position of the insulating mounting board 14 when soldering.

【００５６】このように本実施の形態によれば、導電性
配設基板３３において突部１３ｂとの間に窪み部１３ａ
を挟むように位置固定部４３ｄを設けるようにしたの
で、第１の実施の形態において説明した効果に加えて、
更に、導電性配設基板４３に絶縁性配設基板１４を容易
かつ正確に配設することができる。As described above, according to the present embodiment, the recess 13a is formed between the conductive mounting board 33 and the protrusion 13b.
Since the position fixing portion 43d is provided so as to sandwich the position, in addition to the effects described in the first embodiment,
Further, the insulating mounting board 14 can be easily and accurately provided on the conductive mounting board 43.

【００５７】（第４の実施の形態）図７は本発明の第４
の実施の形態に係る半導体発光装置およびパッケージの
一部を取り出してそれぞれ表すものである。この半導体
発光装置およびパッケージは、導電性配設基板５３およ
び絶縁性配設基板５４の構成が異なることを除き、第１
の実施の形態と同一の構成および作用をそれぞれ有して
いる。よって、ここでは、同一の構成要素には同一の符
号を付し、その詳細な説明を省略する。(Fourth Embodiment) FIG. 7 shows a fourth embodiment of the present invention.
And a part of the semiconductor light emitting device and the package according to the embodiment of the present invention are taken out and represented respectively. The semiconductor light emitting device and the package have the first configuration except that the conductive mounting substrate 53 and the insulating mounting substrate 54 have different configurations.
This embodiment has the same configuration and operation as those of the first embodiment. Therefore, here, the same components are denoted by the same reference numerals, and detailed description thereof will be omitted.

【００５８】導電性配設基板５３は、例えば、銅または
鉄などの金属により支持体１１と一体として成型されて
おり、表面には金またはニッケル（Ｎｉ）などの金属よ
りなる薄膜が被着されている。更に、突部１３ｂの表面
には、第１の実施の形態において説明したような半田材
料よりなる半田接着層５３ｅが設けられている。この半
田接着層５３ｅは、半導体レーザ２０のｐ側電極２８ｂ
を接着するためのものである。これ以外は、第１の実施
の形態の導電性配設基板１３と同一の構成を有してい
る。The conductive mounting substrate 53 is formed integrally with the support 11 by a metal such as copper or iron, and a thin film made of a metal such as gold or nickel (Ni) is adhered to the surface. ing. Further, a solder adhesive layer 53e made of a solder material as described in the first embodiment is provided on the surface of the protrusion 13b. This solder adhesive layer 53e is used as the p-side electrode 28b of the semiconductor laser 20.
It is for bonding. Except for this, it has the same configuration as the conductive mounting substrate 13 of the first embodiment.

【００５９】絶縁性配設基板５４は、導電性配設基板５
３の窪み部１３ａに対して被着することにより形成され
た二酸化ケイ素などよりなる絶縁性基板５４ａを有して
いる。絶縁性基板５４ａの導電性配設基板５３と反対側
には、例えば、絶縁性基板５４ａの側から順に積層した
厚さ５０ｎｍのチタン層と厚さ５００ｎｍの金層とから
なる配線５４ｃが形成されている。配線５４ｃの絶縁性
基板５４ａと反対側における一部には、半田接着層５３
ｅと同様の半田材料よりなる半田接着層５４ｄが設けら
れており、半導体レーザ２０のｎ側電極２８ａを接着す
ることができるようになっている。この半田接着層５４
ｄを構成する半田材料は半田接着層５３ｅを構成する半
田材料と異なっていてもよいが、同一の材料により構成
するようにすれば、後述する製造方法において同一の工
程により同時に形成することができるので好ましい。半
田接着層５４ｄの厚さは第１の実施の形態における半田
接着層１４ｄと同様である。絶縁性配設基板５４の大き
さも第１の実施の形態における絶縁性配設基板１４と同
様である。The insulating mounting substrate 54 is a conductive mounting substrate 5
An insulating substrate 54a made of silicon dioxide or the like formed by being attached to the third recess 13a. On the side of the insulating substrate 54a opposite to the conductive mounting substrate 53, for example, a wiring 54c composed of a 50-nm-thick titanium layer and a 500-nm-thick gold layer laminated sequentially from the insulating substrate 54a is formed. ing. A part of the wiring 54c on the side opposite to the insulating substrate 54a has a solder adhesive layer 53
A solder bonding layer 54d made of the same solder material as that of e is provided, so that the n-side electrode 28a of the semiconductor laser 20 can be bonded. This solder bonding layer 54
The solder material forming d may be different from the solder material forming the solder adhesive layer 53e, but if it is made of the same material, it can be formed simultaneously by the same process in the manufacturing method described later. It is preferred. The thickness of the solder bonding layer 54d is the same as that of the solder bonding layer 14d in the first embodiment. The size of the insulating mounting substrate 54 is the same as that of the insulating mounting substrate 14 in the first embodiment.

【００６０】このような構成を有する半導体発光装置お
よびパッケージは、次のようにしてそれぞれ製造するこ
とができる。The semiconductor light emitting device and the package having such a configuration can be manufactured as follows.

【００６１】まず、第１の実施の形態と同様にして半導
体レーザ２０を形成する。次いで、支持体１１と導電性
配設基板５３とを一体成型し、その表面に金などの金属
よりなる薄膜をメッキにより被着する。First, a semiconductor laser 20 is formed in the same manner as in the first embodiment. Next, the support 11 and the conductive mounting substrate 53 are integrally molded, and a thin film made of a metal such as gold is applied on the surface thereof by plating.

【００６２】続いて、洗浄したのち、図８に示したよう
に、導電性配設基板５３の窪み部１３ａに対応して開口
６１ａが形成された金型６１を用意し、その開口６１ａ
を窪み部１３ａに対応させて導電性配設基板５３に金型
６１を配置する。その際、導電性配設基板５３の窪み部
１３ａと突部１３ｂとの境界に開口６１ａの一辺が一致
するように配置することが好ましい。そののち、この金
型６１の上方から、例えば、Ｅガン蒸着法により二酸化
ケイ素を２００℃で被着する。これにより、図８におい
て網かけで示した部分に絶縁性基板５４ａが形成され
る。なお、金型６１の開口６１ａの大きさは窪み部１３
ａの大きさよりも大きい方が好ましい。これは、開口６
１ａの大きさが小さいと絶縁性配設基板５４の大きさが
小さくなってしまい、半導体レーザ２０のｎ側電極２８
ａとｐ側電極２８ｂとの短絡を防止することができない
からである。ここでは、例えば、開口６１ａの支持体１
１に対して平行な方向における幅を０．８ｍｍとし、支
持体１１に対して垂直な方向における奥行きを１．１ｍ
ｍとする。Subsequently, after cleaning, a mold 61 having an opening 61a corresponding to the recess 13a of the conductive mounting substrate 53 is prepared, as shown in FIG.
Is arranged on the conductive mounting substrate 53 so as to correspond to the recess 13a. In this case, it is preferable to arrange the conductive mounting substrate 53 such that one side of the opening 61a coincides with the boundary between the recess 13a and the protrusion 13b. Thereafter, silicon dioxide is applied from above the mold 61 at 200 ° C. by, for example, an E gun vapor deposition method. Thus, the insulating substrate 54a is formed in the shaded portion in FIG. Note that the size of the opening 61 a of the mold 61 is
It is preferably larger than the size of a. This is the opening 6
If the size of 1a is small, the size of the insulating substrate 54 will be small, and the n-side electrode 28 of the semiconductor laser 20 will be small.
This is because a short circuit between a and the p-side electrode 28b cannot be prevented. Here, for example, the support 1 of the opening 61a
The width in the direction parallel to 1 is 0.8 mm, and the depth in the direction perpendicular to the support 11 is 1.1 m.
m.

【００６３】絶縁性基板５４ａを形成したのち、図９に
示したように、絶縁性基板５４ａに対応して開口６２ａ
が形成された金型６２を用意し、その開口６２ａを絶縁
性基板５４ａに対応させて導電性配設基板５３に金型６
２を配置する。そののち、この金型６２の上方から、例
えば、蒸着法によりチタン，白金およびを順次蒸着す
る。これにより、図９において網かけで示した部分に配
線５４ｃが形成される。なお、開口６２ａの大きさは、
半導体レーザ２０のｎ側電極２８ａとｐ側電極２８ｂと
の短絡を防止するために、金型６１の開口６１ａの大き
さよりも小さい方が好ましい。ここでは、例えば、開口
６２ａの幅を０．７ｍｍ、奥行きを１．０ｍｍとし、金
型６１の開口６１ａよりも内側に金型６２の開口６２ａ
が位置するようにする。After forming the insulating substrate 54a, the openings 62a corresponding to the insulating substrate 54a are formed as shown in FIG.
Is prepared, and the opening 62a is made to correspond to the insulative substrate 54a and the conductive mounting substrate 53 is provided with the die 6.
2 is arranged. Thereafter, titanium, platinum, and the like are sequentially deposited from above the mold 62 by, for example, an evaporation method. As a result, the wiring 54c is formed in a shaded portion in FIG. The size of the opening 62a is
In order to prevent a short circuit between the n-side electrode 28a and the p-side electrode 28b of the semiconductor laser 20, it is preferable that the size is smaller than the size of the opening 61a of the mold 61. Here, for example, the width of the opening 62a is 0.7 mm, the depth is 1.0 mm, and the opening 62a of the mold 62 is located inside the opening 61a of the mold 61.
To be located.

【００６４】配線５４ｃを形成したのち、図１０に示し
たように、配線５４ｃに対応して開口６３ａが形成され
かつ導電性配設基板５３の突部１３ｂに対応して開口６
３ｂが形成された金型６３を用意し、開口６３ａを配線
５４ｃに対応させると共に開口６３ｂを突部１３ｂに対
応させて導電性配設基板５３に金型６２を配置する。そ
ののち、この金型６３の上方から、例えば、蒸着法によ
り半田材料を蒸着する。これにより、図１０において網
かけで示した部分に半田接着層５４ｄおよび半田接着層
５３ｅがそれぞれ形成される。なお、開口６３ａの大き
さは、半導体レーザ２０のｎ側電極２８ａとｐ側電極２
８ｂとの短絡を防止するために、金型６１の開口６１ａ
の大きさよりも小さい方が好ましい。ここでは、例え
ば、開口６３ａの幅を０．３５ｍｍ、奥行きを１．０ｍ
ｍとし、金型６１の開口６１ａよりも内側に金型６３の
開口６３ａが位置するようにする。また、開口６３ｂの
大きさは、例えば、幅を８００ｍｍ、奥行きを１．０ｍ
ｍとする。After forming the wiring 54c, as shown in FIG. 10, an opening 63a is formed corresponding to the wiring 54c, and an opening 6 corresponding to the projection 13b of the conductive mounting substrate 53.
A mold 63 having 3b formed is prepared, and the mold 62 is arranged on the conductive mounting substrate 53 with the opening 63a corresponding to the wiring 54c and the opening 63b corresponding to the protrusion 13b. Thereafter, a solder material is deposited from above the mold 63 by, for example, an evaporation method. As a result, the solder adhesive layer 54d and the solder adhesive layer 53e are respectively formed in the shaded portions in FIG. The size of the opening 63a is determined by the n-side electrode 28a and the p-side electrode 2 of the semiconductor laser 20.
8b, the opening 61a of the mold 61
Is preferably smaller than the size of. Here, for example, the width of the opening 63a is 0.35 mm, and the depth is 1.0 m.
m, so that the opening 63a of the mold 63 is located inside the opening 61a of the mold 61. The size of the opening 63b is, for example, 800 mm in width and 1.0 m in depth.
m.

【００６５】半田接着層５３ｅ，５４ｄをそれぞれ形成
したのち、支持体１１に別途形成したピン１５，１６，
１８をそれぞれ配設する。そののち、第１の実施の形態
と同様にして、半導体レーザ２０を導電性配設基板５３
および絶縁性配設基板５４に対して配設する。半導体レ
ーザ２０を配設したのち、第１の実施の形態と同様にし
て、配線５４ｃとピン１５との間にワイヤ１７を接合
し、別途形成した蓋体１２を支持体１１に配設する。こ
れにより、図７に示した半導体発光装置およびパッケー
ジが形成される。After the formation of the solder adhesive layers 53e and 54d, respectively, the pins 15, 16 and
18 are provided respectively. After that, the semiconductor laser 20 is connected to the conductive mounting substrate 53 in the same manner as in the first embodiment.
And the insulating substrate 54 is provided. After the semiconductor laser 20 is provided, the wire 17 is joined between the wiring 54c and the pin 15 as in the first embodiment, and the separately formed lid 12 is provided on the support 11. Thus, the semiconductor light emitting device and the package shown in FIG. 7 are formed.

【００６６】このように本実施の形態によれば、絶縁性
配設基板５４を導電性配設基板５３の窪み部１３ａに対
して被着することにより形成するようにしたので、第１
の実施の形態において説明した効果に加えて、絶縁性配
設基板５４を容易かつ低コストで配設することができ
る。As described above, according to the present embodiment, the insulating mounting substrate 54 is formed by being attached to the recess 13a of the conductive mounting substrate 53.
In addition to the effects described in the embodiment, the insulating mounting board 54 can be provided easily and at low cost.

【００６７】（第５の実施の形態）図１１は本発明の第
５の実施の形態に係る半導体発光装置およびパッケージ
７０の全体構成をそれぞれ表すものである。この半導体
発光装置およびパッケージ７０は、半導体レーザ８０の
構成が異なり、それに合わせて導電性配設基板７３およ
び絶縁性配設基板７４の構成がそれぞれ異なることを除
き、第１の実施の形態と同一の構成をそれぞれ有してい
る。よって、ここでは、同一の構成要素には同一の符号
を付し、その詳細な説明を省略する。(Fifth Embodiment) FIG. 11 shows an overall configuration of a semiconductor light emitting device and a package 70 according to a fifth embodiment of the present invention. The semiconductor light emitting device and the package 70 are the same as the first embodiment except that the configuration of the semiconductor laser 80 is different, and the configurations of the conductive mounting substrate 73 and the insulating mounting substrate 74 are different accordingly. Respectively. Therefore, here, the same components are denoted by the same reference numerals, and detailed description thereof will be omitted.

【００６８】半導体レーザ８０は、図１２に拡大して示
したように、同一の基板８１の一面に、共振器方向に対
して垂直な方向にそれぞれ配列された複数（ここでは２
個）の発光部８０ａ，８０ｂを有している。なお、図１
２において共振器方向は紙面に対して垂直な方向となっ
ている。基板８１は、例えば、厚さが１００μｍ程度の
半絶縁性のＧａＡｓにより構成されており、発光部８０
ａ，８０ｂは基板８１の１００面に形成されている。As shown in an enlarged view in FIG. 12, a plurality of semiconductor lasers 80 (two in this example) are arranged on one surface of the same substrate 81 in a direction perpendicular to the resonator direction.
) Light emitting units 80a and 80b. FIG.
In 2, the direction of the resonator is perpendicular to the plane of the drawing. The substrate 81 is made of, for example, semi-insulating GaAs having a thickness of about 100 μm.
a and 80 b are formed on the 100 surface of the substrate 81.

【００６９】各発光部８０ａ，８０ｂはそれぞれ同一の
構造を有しており、基板８１の側からバッファ層８２を
介して第１導電型半導体層であるｎ型半導体層８３，活
性層８４および第２導電型半導体層であるｐ型半導体層
８５が順次それぞれ積層されている。各バッファ層８２
は、例えば、厚さが５０ｎｍであり、ケイ素（Ｓｉ）ま
たはセレン（Ｓｅ）などのｎ型不純物を添加したｎ型Ｇ
ａＡｓによりそれぞれ構成されている。Each of the light emitting portions 80a and 80b has the same structure, and the n-type semiconductor layer 83, which is the first conductive type semiconductor layer, the active layer 84 and the P-type semiconductor layers 85, which are two-conductivity-type semiconductor layers, are sequentially laminated. Each buffer layer 82
Is, for example, an n-type G having a thickness of 50 nm and doped with an n-type impurity such as silicon (Si) or selenium (Se).
aAs.

【００７０】各ｎ型半導体層８３は、各バッファ層８２
の側から順に積層された各ｎ型クラッド層８３ａと各第
１のガイド層８３ｂとをそれぞれ有している。各ｎ型ク
ラッド層８３ａは、例えば、厚さが１．０μｍであり、
ケイ素またはセレンなどのｎ型不純物を添加したｎ型Ａ
ｌ0.40Ｇａ0.60Ａｓ混晶によりそれぞれ構成されてい
る。各第１のガイド層８３ｂは、例えば、厚さが１０ｎ
ｍであり、ケイ素またはセレンなどのｎ型不純物を添加
したｎ型Ａｌ0.17Ｇａ0.83Ａｓ混晶によりそれぞれ構成
されている。Each n-type semiconductor layer 83 is
, Each of the n-type cladding layers 83a and the first guide layers 83b laminated in this order. Each n-type cladding layer 83a has a thickness of, for example, 1.0 μm,
N-type A doped with n-type impurities such as silicon or selenium
1 0.40 Ga 0.60 As mixed crystal. Each of the first guide layers 83b has, for example, a thickness of 10 n.
m, and each is composed of an n-type Al 0.17 Ga 0.83 As mixed crystal to which an n-type impurity such as silicon or selenium is added.

【００７１】各活性層８４は、例えば、不純物を添加し
ないundope−ＡｌＧａＡｓ混晶によりそれぞれ構成され
ており、厚さが１０ｎｍのＡｌ0.07Ｇａ0.93Ａｓよりな
る井戸層と、厚さが５ｎｍのＡｌ0.17Ｇａ0.83Ａｓより
なるバリア層の多重量子井戸構造をそれぞれ有してい
る。各活性層８４は発光層としてそれぞれ機能するもの
であり、それらの発光波長はそれぞれ約７９０ｎｍとな
っている。Each of the active layers 84 is made of, for example, an undope-AlGaAs mixed crystal to which no impurity is added, and has a well layer made of Al 0.07 Ga 0.93 As having a thickness of 10 nm and an Al 0.17 layer having a thickness of 5 nm. Each has a multiple quantum well structure of a barrier layer made of Ga 0.83 As. Each of the active layers 84 functions as a light emitting layer, and the light emission wavelength thereof is about 790 nm.

【００７２】各ｐ型半導体層８５は、各活性層８４の側
から順に積層された各第２のガイド層８５ａ，各ｐ型ク
ラッド層８５ｂおよびキャップ層８５ｃをそれぞれ有し
ている。各第２のガイド層８５ａは、例えば、厚さが１
０ｎｍであり、亜鉛（Ｚｎ）などのｐ型不純物を添加し
たｐ型Ａｌ0.17Ｇａ0.83Ａｓ混晶によりそれぞれ構成さ
れている。各ｐ型クラッド層８５ｂは、例えば、厚さが
１．０μｍであり、亜鉛などのｐ型不純物を添加したｐ
型Ａｌ0.40Ｇａ0.60Ａｓ混晶によりそれぞれ構成されて
いる。各キャップ層８５ｃは、例えば、厚さが５０ｎｍ
であり、亜鉛などのｐ型不純物を添加したｐ型ＧａＡｓ
によりそれぞれ構成されている。Each p-type semiconductor layer 85 has a second guide layer 85a, a p-type cladding layer 85b, and a cap layer 85c which are sequentially stacked from the side of each active layer 84, respectively. Each second guide layer 85a has, for example, a thickness of 1
0 nm, and each is made of a p-type Al 0.17 Ga 0.83 As mixed crystal to which a p-type impurity such as zinc (Zn) is added. Each p-type cladding layer 85b has a thickness of, for example, 1.0 μm, and is doped with a p-type impurity such as zinc.
Type Al 0.40 Ga 0.60 As mixed crystal. Each cap layer 85c has a thickness of, for example, 50 nm.
And p-type GaAs doped with a p-type impurity such as zinc.
, Respectively.

【００７３】なお、各ｐ型クラッド層８５ｂには、積層
方向における一部において、共振器方向に沿った両側に
電流ブロック層８６がそれぞれ挿入されている。すなわ
ち、各ｐ型クラッド層８５ｂは積層方向の一部で共振器
方向に対して垂直な方向の幅がそれぞれ狭くなってお
り、電流狭窄をするようになっている。各電流ブロック
層８６は、例えば、厚さが７００ｎｍであり、ケイ素ま
たはセレンなどのｎ型不純物を添加したｎ型ＧａＡｓに
よりそれぞれ構成されている。In each of the p-type cladding layers 85b, current blocking layers 86 are respectively inserted on both sides along the resonator direction in a part in the stacking direction. That is, the width of each of the p-type cladding layers 85b in the direction perpendicular to the resonator direction is narrow at a part in the laminating direction, so that the current is confined. Each current block layer 86 has a thickness of, for example, 700 nm and is made of n-type GaAs to which an n-type impurity such as silicon or selenium is added.

【００７４】各発光部８０ａ，８０ｂは、また、各ｎ型
クラッド層８３ａの積層方向における各活性層８４の側
に第１の電極としての各ｎ側電極８７ａをそれぞれ有し
ている。各ｎ側電極８７ａは、例えば、金とゲルマニウ
ム（Ｇｅ）との合金層とニッケル層と金層とをｎ型クラ
ッド層８３ａの側から順に積層し加熱処理により合金化
した構造をそれぞれ有しており、各ｎ型クラッド層８３
ａとそれぞれ電気的に接続されている。Each of the light emitting portions 80a and 80b has an n-side electrode 87a as a first electrode on the side of each active layer 84 in the laminating direction of each n-type cladding layer 83a. Each of the n-side electrodes 87a has, for example, a structure in which an alloy layer of gold and germanium (Ge), a nickel layer, and a gold layer are sequentially stacked from the n-type cladding layer 83a side and alloyed by heat treatment. And each n-type cladding layer 83
a are electrically connected to each other.

【００７５】各発光部８０ａ，８０ｂは、更に、各キャ
ップ層８５ｃの各活性層８４と反対側に第２の電極とし
ての各ｐ側電極８７ｂをそれぞれ有している。各ｐ側電
極８７ｂは、例えば、チタン層と白金（Ｐｔ）層と金層
とをキャップ層８５ｃの側から順に積層し加熱処理によ
り合金化した構造をそれぞれ有しており、各キャップ層
８５ｃとそれぞれ電気的に接続されている。Each of the light emitting portions 80a and 80b further has a respective p-side electrode 87b as a second electrode on the opposite side of each of the cap layers 85c from the respective active layers 84. Each of the p-side electrodes 87b has, for example, a structure in which a titanium layer, a platinum (Pt) layer, and a gold layer are sequentially stacked from the cap layer 85c side and alloyed by heat treatment. Each is electrically connected.

【００７６】なお、各ｎ側電極８７ａと各ｐ側電極８７
ｂとを積層方向における同一側にそれぞれ形成するの
は、それらと各活性層８４との間の距離を短くすること
により各発光部８０ａ，８０ｂを高速に応答させること
ができるようにするためである。また、ここでは、各発
光部８０ａ，８０ｂの各ｐ側電極８７ｂは互いに隣接し
ており、各ｎ側電極８７ａはこれら各ｐ側電極８７ｂを
挟むようにそれぞれ位置している。The n-side electrodes 87a and the p-side electrodes 87
The reason why b is formed on the same side in the stacking direction is to shorten the distance between them and each active layer 84 so that the light emitting units 80a and 80b can respond at high speed. is there. Further, here, the respective p-side electrodes 87b of the respective light emitting units 80a and 80b are adjacent to each other, and the respective n-side electrodes 87a are respectively positioned so as to sandwich the respective p-side electrodes 87b.

【００７７】各発光部８０ａ，８０ｂは、加えて、図１
２においては一方しか示していないが、共振器方向の端
部に一対の反射鏡膜８８をそれぞれ有している。一方の
反射鏡膜８８は例えば酸化アルミニウム（Ａｌ2 Ｏ3 ）
により構成されており、低い反射率を有している。他方
の図示しない端面膜は例えば酸化アルミニウム層と非晶
質ケイ素（アモルファスシリコン）層とを交互に積層し
て構成されており、高い反射率を有している。すなわ
ち、各活性層８４において発生した光は一対の反射鏡膜
８８の間を往復して増幅され、一方の反射鏡膜８８から
レーザビームとしてそれぞれ射出されるようになってい
る。The light emitting portions 80a and 80b are additionally provided in FIG.
2, only one of them is shown, but a pair of reflecting mirror films 88 are provided at the ends in the resonator direction. One reflecting mirror film 88 is made of, for example, aluminum oxide (Al 2 O 3 ).
And has a low reflectance. The other end face film (not shown) is formed by alternately stacking, for example, an aluminum oxide layer and an amorphous silicon (amorphous silicon) layer, and has a high reflectance. That is, light generated in each active layer 84 reciprocates between a pair of reflecting mirror films 88 and is amplified, and is emitted from one of the reflecting mirror films 88 as a laser beam.

【００７８】パッケージ７０の導電性配設基板７３は、
図１１に示したように、載置面に一対の窪み部７３ａと
それに挟まれた１つの突部７３ｂとを有している。これ
ら一対の窪み部７３ａは半導体レーザ８０の各ｎ側電極
８７ａに対応してそれぞれ形成されており、突部７３ｂ
は半導体レーザ８０の各ｐ側電極８７ｂに対応して形成
されている。各窪み部７３ａの大きさは、それぞれ、例
えば、幅が０．２ｍｍであり、奥行きが１ｍｍである。
突部７３ｂの大きさは、例えば、幅が０．４ｍｍであ
り、奥行きが１ｍｍである。窪み部７３ａと突部７３ｂ
との載置面の高さの差は、例えば、３００μｍである。
各窪み部７３ａの大きさは互いに同一でなくともよい
が、絶縁性配設基板７４の種類を同一とすることにより
部品種類の数を削減することができるので、生産性を向
上させるためには互いに同一である方が好ましい。それ
以外は、第１の実施の形態における導電性配設基板１３
と同様の構成を有している。The conductive mounting substrate 73 of the package 70
As shown in FIG. 11, the mounting surface has a pair of depressions 73a and one projection 73b sandwiched therebetween. The pair of recesses 73 a are formed corresponding to the respective n-side electrodes 87 a of the semiconductor laser 80, and the projections 73 b
Are formed corresponding to the respective p-side electrodes 87b of the semiconductor laser 80. The size of each recess 73a is, for example, 0.2 mm in width and 1 mm in depth.
The size of the protrusion 73b is, for example, 0.4 mm in width and 1 mm in depth. Recess 73a and protrusion 73b
Is, for example, 300 μm.
Although the size of each recessed portion 73a may not be the same as each other, the number of component types can be reduced by using the same type of insulating mounting substrate 74. It is preferred that they are identical to each other. Otherwise, the conductive mounting substrate 13 according to the first embodiment
It has the same configuration as

【００７９】パッケージ７０の絶縁性配設基板７４は、
導電性配設基板７３の一対の窪み部７３ａに対してそれ
ぞれ配設されている。これら各絶縁性配設基板７４は、
ここでは図示しないが、第１の実施の形態における絶縁
性配設基板１４と同様に、絶縁性材料よりなる絶縁性基
板と、その導電性配設基板７４の側の面に形成された接
着層と、導電性配設基板７３と反対側の面に形成された
配線と、配線の絶縁性基板と反対側における一部に形成
された半田接着層とをそれぞれ有している。これらの構
成は、第１の実施の形態における絶縁性配設基板１４と
それぞれ同一である。また、各絶縁性配設基板７４の大
きさは、それぞれ、例えば、幅が０．２ｍｍであり、奥
行きが１ｍｍである。各絶縁性配設基板７４の厚さは、
第１の実施の形態における絶縁性配設基板１４と同様で
ある。The insulating mounting board 74 of the package 70
The conductive mounting board 73 is provided in each of the pair of recesses 73a. Each of these insulating mounting substrates 74
Although not shown here, similarly to the insulating mounting substrate 14 in the first embodiment, an insulating substrate made of an insulating material and an adhesive layer formed on a surface of the conductive mounting substrate 74 are provided. And a wiring formed on the surface opposite to the conductive mounting substrate 73 and a solder adhesive layer formed on a part of the wiring on the side opposite to the insulating substrate. These configurations are the same as those of the insulating mounting board 14 in the first embodiment. The size of each of the insulating mounting substrates 74 is, for example, 0.2 mm in width and 1 mm in depth. The thickness of each insulating mounting board 74 is
This is the same as the insulating mounting board 14 in the first embodiment.

【００８０】なお、一方の絶縁性配設基板７４の配線は
ピン１５に対してワイヤ１７により接合されており、他
方の絶縁性配設基板７４の配線はピン１６に対してワイ
ヤ７７により接合されている。また、半導体レーザ８０
は、各ｎ側電極８７ａが各絶縁性配設基板７４の各半田
接着層にそれぞれ当接され、各ｐ側電極８７ｂが導電性
配設基板７３の突部７３ｂにそれぞれ当接されて配設さ
れている。すなわち、発光部８０ａのｎ側電極８７ａは
絶縁性配設基板７４の配線およびワイヤ７７を介してピ
ン１６により図示しない電源に対して接続され、発光部
８０ｂのｎ側電極８７ａは絶縁性配設基板７４の配線お
よびワイヤ１７を介してピン１５により図示しない電源
に対して接続され、各発光部８０ａ，８０ｂの各ｐ側電
極８７ｂは導電性配設基板７３を介してピン１８により
図示しない電源に対してそれぞれ接続されるようになっ
ている。The wiring of one insulating board 74 is joined to the pins 15 by wires 17, and the wiring of the other insulating board 74 is joined to pins 16 by wires 77. ing. Further, the semiconductor laser 80
Is arranged such that each n-side electrode 87a is in contact with each solder bonding layer of each insulating mounting substrate 74, and each p-side electrode 87b is in contact with each protrusion 73b of the conductive mounting substrate 73. Have been. That is, the n-side electrode 87a of the light emitting unit 80a is connected to a power supply (not shown) by the pin 16 via the wiring and the wire 77 of the insulating mounting board 74, and the n-side electrode 87a of the light emitting unit 80b is insulated. The p-side electrode 87b of each of the light emitting units 80a and 80b is connected to a power supply (not shown) by a pin 18 via a conductive mounting substrate 73. Respectively.

【００８１】ちなみに、ここでも、第１の実施の形態と
同様に、基板８１との間に各活性層８４を含む各ｐ側電
極８７ｂの方を導電性配設基板７３に当接させることに
より、各活性層８４において発生された熱を導電性配設
基板７３により積極的に放散することができるようにな
っている。Incidentally, also in the same manner as in the first embodiment, each p-side electrode 87 b including each active layer 84 is brought into contact with the conductive mounting substrate 73 between the substrate 81 and the substrate 81. The heat generated in each active layer 84 can be actively dissipated by the conductive mounting substrate 73.

【００８２】このような構成を有する半導体発光装置お
よびパッケージ７０は、次のようにしてそれぞれ製造す
ることができる。The semiconductor light emitting device and the package 70 having such a configuration can be manufactured as follows.

【００８３】まず、次のようにして半導体レーザ８０を
形成する。すなわち、まず、例えば、複数の半導体レー
ザ形成領域を有する半導体絶縁性のＧａＡｓよりなる基
板８１を用意し、ＭＯＣＶＤ法により、基板８１の一面
（１００面）にｎ型ＧａＡｓよりなるバッファ層８２，
ｎ型Ａｌ0.40Ｇａ0.60Ａｓ混晶よりなるｎ型クラッド層
８３ａ，ｎ型Ａｌ0.17Ｇａ0.83Ａｓ混晶よりなる第１の
ガイド層８３ｂ，undope−ＡｌＧａＡｓ混晶よりなる活
性層８４，ｐ型Ａｌ0.17Ｇａ0.83Ａｓ混晶よりなる第２
のガイド層８５ａおよびｐ型Ａｌ0.40Ｇａ0.60Ａｓ混晶
よりなるｐ型クラッド層８５ｂの一部を順次成長させ
る。First, the semiconductor laser 80 is formed as follows. That is, first, for example, a substrate 81 made of semiconductor insulating GaAs having a plurality of semiconductor laser formation regions is prepared, and a buffer layer 82 made of n-type GaAs is formed on one surface (100 surface) of the substrate 81 by MOCVD.
An n-type cladding layer 83a made of an n-type Al 0.40 Ga 0.60 As mixed crystal, a first guide layer 83b made of an n-type Al 0.17 Ga 0.83 As mixed crystal, an active layer 84 made of an undope-AlGaAs mixed crystal, and a p-type Al 0.17 The second made of Ga 0.83 As mixed crystal
Of the p-type cladding layer 85b of p-type Al 0.40 Ga 0.60 As mixed crystal are sequentially grown.

【００８４】そののち、例えば、ＭＯＣＶＤ法により、
ｐ型クラッド層８５ｂの上にｎ型ＧａＡｓよりなる電流
ブロック層８６を選択的に成長させる。電流ブロック層
８６を選択的に成長させたのち、例えば、ＭＯＣＶＤ法
により、電流ブロック層８６およびｐ型クラッド層８５
ｂの上にｐ型Ａｌ0.40Ｇａ0.60Ａｓ混晶よりなるｐ型ク
ラッド層８５ｂの一部およびｐ型ＧａＡｓよりなるキャ
ップ層８５ｃを順次成長させる。Then, for example, by MOCVD,
A current blocking layer 86 made of n-type GaAs is selectively grown on the p-type cladding layer 85b. After the current block layer 86 is selectively grown, the current block layer 86 and the p-type clad layer 85 are formed, for example, by MOCVD.
A portion of a p-type cladding layer 85b made of a p-type Al 0.40 Ga 0.60 As mixed crystal and a cap layer 85c made of p-type GaAs are sequentially grown on b.

【００８５】キャップ層８５ｃまでを成長させたのち、
リソグラフィ技術を用い、各発光部８０ａ，８０ｂの形
成位置に対応してキャップ層８５ｃ，電流ブロック層８
６，ｐ型クラッド層８５ｂ，第２のガイド層８５ａ，活
性層８４，第１のガイド層８３ｂ，ｎ型クラッド層８３
ａおよびバッファ層８２を順次選択的に除去し、各発光
部８０ａ，８０ｂをそれぞれ分離する。After growing up to the cap layer 85c,
Using a lithography technique, the cap layer 85c and the current blocking layer 8 correspond to the positions where the light emitting portions 80a and 80b are formed.
6, p-type cladding layer 85b, second guide layer 85a, active layer 84, first guide layer 83b, n-type cladding layer 83
a and the buffer layer 82 are sequentially and selectively removed to separate the light emitting portions 80a and 80b.

【００８６】各発光部８０ａ，８０ｂをそれぞれ分離し
たのち、リソグラフィ技術を用い、各ｎ側電極８７ａの
形成位置に対応してキャップ層８５ｃ，電流ブロック層
８６，ｐ型クラッド層８５ｂ，第２のガイド層８５ａ，
活性層８４，第１のガイド層８３ｂおよびｎ型クラッド
層８３ａの一部を順次選択的にそれぞれ除去し、各ｎ型
クラッド層８３ａを露出させる。そののち、各ｎ型クラ
ッド層８３ａの上に各ｎ側電極８７ａをそれぞれ選択的
に形成する。各ｎ側電極８７ａをそれぞれ形成したの
ち、各キャップ層８５ｃの上に各ｐ側電極８７ｂをそれ
ぞれ選択的に形成する。そののち、加熱処理を行い各ｎ
側電極８７ａおよび各ｐ側電極８７ｂをそれぞれ合金化
させる。After the light emitting portions 80a and 80b are separated from each other, the cap layer 85c, the current blocking layer 86, the p-type cladding layer 85b, and the second Guide layer 85a,
The active layer 84, the first guide layer 83b, and part of the n-type cladding layer 83a are sequentially and selectively removed to expose each of the n-type cladding layers 83a. After that, each n-side electrode 87a is selectively formed on each n-type cladding layer 83a. After forming each n-side electrode 87a, each p-side electrode 87b is selectively formed on each cap layer 85c. After that, heat treatment is performed and each n
The side electrode 87a and each p-side electrode 87b are alloyed.

【００８７】各ｎ側電極８７ａおよび各ｐ側電極８７ｂ
をそれぞれ形成したのち、基板８１を各半導体レーザ形
成領域に対応させて共振器方向に対して垂直に所定の幅
で分割する。そののち、分割した一対の側面に、例えば
ＣＶＤ法により一対の反射鏡膜８８をそれぞれ形成す
る。各反射鏡膜８８をそれぞれ形成したのち、基板８１
を各半導体レーザ形成領域に対応させて共振器方向と平
行に所定の幅で分割する。これにより、半導体レーザ８
０が形成される。Each n-side electrode 87a and each p-side electrode 87b
Are formed, the substrate 81 is divided into a predetermined width perpendicular to the cavity direction corresponding to each semiconductor laser forming region. After that, a pair of reflecting mirror films 88 are respectively formed on the pair of divided side surfaces by, for example, the CVD method. After each reflecting mirror film 88 is formed, the substrate 81
Is divided by a predetermined width in parallel with the cavity direction in correspondence with each semiconductor laser formation region. Thereby, the semiconductor laser 8
0 is formed.

【００８８】次いで、第１の実施の形態と同様にして、
支持体１１と導電性配設基板７３とを一体成型し、その
表面に半田膜を蒸着したのち、別途形成した各ピン１
５，１６，１８を支持体１１にそれぞれ配設する。続い
て、第１の実施の形態と同様にして、別途、各絶縁性配
設基板７４をそれぞれ形成する。Next, as in the first embodiment,
The support body 11 and the conductive mounting substrate 73 are integrally molded, and a solder film is deposited on the surface thereof.
5, 16 and 18 are provided on the support 11, respectively. Subsequently, similarly to the first embodiment, the respective insulating mounting substrates 74 are separately formed.

【００８９】各絶縁性配設基板７４をそれぞれ形成した
のち、第１の実施の形態と同様にして、導電性配設基板
７３の各窪み部７３ａに各絶縁性配設基板７４をそれぞ
れ載置し、導電性配設基板７３の突部７３ｂに半導体レ
ーザ８０の各ｐ側電極８７ｂをそれぞれ当接させると共
に各絶縁性配設基板７４の各半田接着層に各ｎ側電極８
７ａをそれぞれ当接させて、図示しない加熱装置により
加熱する。これにより、導電性配設基板７３の半田膜が
溶けて導電性配設基板７３と各絶縁性配設基板７４とが
それぞれ接着されると共に、導電性配設基板７３と半導
体レーザ８０の各ｐ側電極８７ｂとがそれぞれ接着され
る。また、各絶縁性配設基板７４の半田接着層が溶けて
各絶縁性配設基板７４と半導体レーザ８０の各ｎ側電極
８７ａとがそれぞれ接着される。After each of the insulating mounting substrates 74 is formed, each of the insulating mounting substrates 74 is placed in each of the recesses 73a of the conductive mounting substrate 73 in the same manner as in the first embodiment. Then, the respective p-side electrodes 87b of the semiconductor laser 80 are respectively brought into contact with the projections 73b of the conductive mounting substrate 73, and the respective n-side electrodes 8 are connected to the respective solder bonding layers of the insulating mounting substrate 74.
7a are brought into contact with each other and heated by a heating device (not shown). As a result, the solder film of the conductive mounting substrate 73 is melted and the conductive mounting substrate 73 and each of the insulating mounting substrates 74 are bonded to each other. The side electrodes 87b are bonded to each other. Further, the solder bonding layer of each insulating mounting substrate 74 is melted, and each insulating mounting substrate 74 and each n-side electrode 87a of the semiconductor laser 80 are bonded.

【００９０】そののち、一方の絶縁性配設基板７４の配
線とピン１５との間にワイヤ１７を接合し、他方の絶縁
性配設基板７４の配線とピン１６との間にワイヤ７７を
接合する。ワイヤ１７，７７をそれぞれ接合したのち、
第１の実施の形態と同様にして、別途形成した蓋体１２
を支持体１１に配設する。これにより、図１１に示した
半導体発光装置およびパッケージ７０がそれぞれ形成さ
れる。Thereafter, the wire 17 is bonded between the wiring of one insulating mounting board 74 and the pin 15, and the wire 77 is bonded between the wiring of the other insulating mounting board 74 and the pin 16. I do. After joining the wires 17, 77, respectively,
Similarly to the first embodiment, a separately formed lid 12
Is provided on the support 11. Thus, the semiconductor light emitting device and the package 70 shown in FIG. 11 are formed.

【００９１】このようにして形成される半導体発光装置
およびパッケージ７０は、次のようにそれぞれ作用す
る。The semiconductor light-emitting device and the package 70 thus formed operate as follows.

【００９２】この半導体発光装置では、パッケージ７０
のピン１５，１６，１８をそれぞれ介して、半導体レー
ザ８０の各ｎ側電極８７ａと各ｐ側電極８７ｂとの間に
所定の電圧が印加されると、各活性層８４に電流が注入
され、電子−正孔再結合によりそれぞれ発光が起こる。
これらの光は、一対の反射鏡膜８８の間を往復して増幅
され、反射鏡膜８８からレーザビームとしてそれぞれ射
出される。この半導体レーザ８０から射出された各レー
ザビームは、パッケージ７０の取り出し窓１２ａを介し
てパッケージ７０の外部にそれぞれ取り出される。In this semiconductor light emitting device, the package 70
When a predetermined voltage is applied between each of the n-side electrodes 87a and each of the p-side electrodes 87b of the semiconductor laser 80 via the pins 15, 16, and 18, a current is injected into each of the active layers 84. Emission occurs due to electron-hole recombination.
These lights are amplified by reciprocating between the pair of reflecting mirror films 88, and are respectively emitted from the reflecting mirror films 88 as laser beams. Each laser beam emitted from the semiconductor laser 80 is extracted to the outside of the package 70 via the extraction window 12a of the package 70.

【００９３】また、その際、半導体レーザ８０では主と
して各発光部８０ａ，８０ｂの各活性層８４において発
熱が起こる。ここでは、各ｐ側電極８７ｂに導電性配設
基板７３が直接接続されており、各活性層８４と導電性
配設基板７３との間の距離が短くなっているので、各活
性層８４において発生した熱は導電性配設基板７３を介
して積極的に放散される。よって、半導体レーザ８０に
おける各発光部８０ａ，８０ｂの熱干渉が抑制され、閾
値電流の上昇および発光効率の低下が抑制される。At that time, in the semiconductor laser 80, heat is mainly generated in each active layer 84 of each of the light emitting portions 80a and 80b. Here, the conductive arrangement substrate 73 is directly connected to each p-side electrode 87b, and the distance between each active layer 84 and the conductive arrangement substrate 73 is shortened. The generated heat is actively dissipated through the conductive mounting substrate 73. Therefore, thermal interference between the light emitting units 80a and 80b in the semiconductor laser 80 is suppressed, and an increase in threshold current and a decrease in luminous efficiency are suppressed.

【００９４】更に、ここでは、導電性配設基板７３の各
窪み部７３ａに各絶縁性配設基板７４がそれぞれ配設さ
れ、各絶縁性配設基板７４に設けられた各配線に各ｎ側
電極８７ａがそれぞれ電気的に接続されているので、導
電性配設基板７３と各配線との絶縁性が確保され、ｎ側
電極８７ａとｐ側電極８７ｂとの短絡が防止される。加
えて、各配線同士の絶縁性も確保され、各発光部８０
ａ，８０ｂの独立駆動が確保される。Further, here, each insulating mounting substrate 74 is provided in each recess 73a of the conductive mounting substrate 73, and each wiring provided on each insulating mounting substrate 74 is connected to each n-side. Since the electrodes 87a are electrically connected to each other, insulation between the conductive mounting substrate 73 and each wiring is ensured, and a short circuit between the n-side electrode 87a and the p-side electrode 87b is prevented. In addition, the insulation between the wirings is ensured, and each light emitting unit 80
a, 80b are independently driven.

【００９５】このように本実施の形態に係る半導体発光
装置によれば、導電性配設基板７３に各ｐ側電極８７ｂ
を直接接続するようにしたので、各活性層８４と導電性
配設基板７３との間の距離を短くすることができ、各活
性層８４において発生した熱を導電性配設基板７３によ
り積極的に放散することができる。よって、各発光部８
０ａ，８０ｂにおける熱干渉を抑制することができる。
すなわち、各発光部８０ａ，８０ｂの閾値電流の上昇お
よび発光効率の低下を抑制することができ、高い品質を
長期間に渡って維持することができる。As described above, according to the semiconductor light emitting device of the present embodiment, each p-side electrode 87b
Are directly connected, the distance between each active layer 84 and the conductive disposition substrate 73 can be shortened, and the heat generated in each active layer 84 is more positively transmitted by the conductive disposition substrate 73. Can be dissipated. Therefore, each light emitting unit 8
0a, 80b can be suppressed.
That is, an increase in the threshold current of each of the light emitting units 80a and 80b and a decrease in the luminous efficiency can be suppressed, and high quality can be maintained for a long time.

【００９６】また、導電性配設基板７３の各窪み部７３
ａに各絶縁性配設基板７４をそれぞれ配設し、各絶縁性
配設基板７４に設けられた各配線に各ｎ側電極８７ａを
それぞれ接続するようにしたので、導電性配設基板７３
と各配線との絶縁性を確保することができる。よって、
半導体レーザ８０の各ｎ側電極８７ａと各ｐ側電極８７
ｂとの短絡を防止することができる。更に、各配線同士
の絶縁性も確保することができ、各発光部８０ａ，８０
ｂの独立駆動を確保することができる。Further, each recess 73 of the conductive mounting substrate 73
a, the n-side electrodes 87a are respectively connected to the respective wirings provided on the insulative mounting substrates 74.
And each wiring can be insulated. Therefore,
Each n-side electrode 87a and each p-side electrode 87 of the semiconductor laser 80
b can be prevented from being short-circuited. Further, the insulation between the wirings can be ensured, and the light emitting units 80a, 80
b can be independently driven.

【００９７】更に、本実施の形態に係るパッケージ７０
によれば、導電性配設基板７３に各窪み部７３ａと突部
７３ｂとを形成し、各窪み部７３ａに各絶縁性配設基板
７４をそれぞれ配設するようにしたので、半導体レーザ
８０の各ｎ側電極８７ａを各絶縁性配設基板７４にそれ
ぞれ配設すると共に各ｐ側電極８７ｂを導電性配設基板
７３にそれぞれ配設することにより、各ｎ側電極８７ａ
と各ｐ側電極８７ｂとの短絡を防止することができる。
また、各ｎ側電極８７ａ同士の絶縁性も確保することが
でき、各発光部８０ａ，８０ｂの独立駆動も確保するこ
とができる。更に、半導体レーザ８０の各活性層８４に
おいて発生した熱を導電性配設基板１３により積極的に
放散することができる。Further, the package 70 according to the present embodiment
According to this, the recess 73a and the protrusion 73b are formed in the conductive mounting substrate 73, and the insulating mounting substrate 74 is provided in each recess 73a. By disposing each n-side electrode 87a on each insulating mounting substrate 74 and disposing each p-side electrode 87b on the conductive mounting substrate 73, respectively, each n-side electrode 87a
And each p-side electrode 87b can be prevented from being short-circuited.
In addition, insulation between the n-side electrodes 87a can be ensured, and independent driving of the light emitting units 80a and 80b can be ensured. Further, heat generated in each active layer 84 of the semiconductor laser 80 can be actively dissipated by the conductive mounting substrate 13.

【００９８】なお、ここでは詳細に説明しないが、本実
施の形態に係る半導体発光装置についても、第２の実施
の形態と同様に、導電性配設基板７３に分離部を設ける
ようにしてもよい。また、第３の実施の形態と同様に、
導電性配設基板７３に位置固定部を設けるようにしても
よい。更に、第４の実施の形態と同様に、各絶縁性配設
基板７４を導電性配設基板７３の各窪み部７３ａに対し
て被着することにより形成するようにしてもよい。Although not described in detail here, also in the semiconductor light emitting device according to the present embodiment, similarly to the second embodiment, a separation portion may be provided on the conductive mounting substrate 73. Good. Further, similarly to the third embodiment,
A position fixing portion may be provided on the conductive mounting substrate 73. Further, similarly to the fourth embodiment, each insulating mounting substrate 74 may be formed by being attached to each recess 73a of the conductive mounting substrate 73.

【００９９】（第６の実施の形態）図１３は本発明の第
６の実施の形態に係る半導体発光装置およびパッケージ
の一部を取り出してそれぞれ表すものである。この半導
体発光装置およびパッケージは、半導体レーザ１００が
３以上の発光部１００ａを有しており、それに合わせて
導電性配設基板９３および絶縁性配設基板９４の構成が
それぞれ異なることを除き、第５の実施の形態と同一の
構成，作用および効果をそれぞれ有している。また、第
５の実施の形態と同様にしてそれぞれ製造することがで
きる。よって、ここでは、同一の構成要素には同一の符
号を付し、その詳細な説明を省略する。(Sixth Embodiment) FIG. 13 shows a semiconductor light emitting device and a part of a package according to a sixth embodiment of the present invention. The semiconductor light emitting device and the package have the same configuration as that of the semiconductor laser 100 except that the semiconductor laser 100 has three or more light emitting portions 100a, and the configurations of the conductive mounting substrate 93 and the insulating mounting substrate 94 are different from each other. The fifth embodiment has the same configuration, operation, and effect as the fifth embodiment. Further, each can be manufactured in the same manner as in the fifth embodiment. Therefore, here, the same components are denoted by the same reference numerals, and detailed description thereof will be omitted.

【０１００】半導体レーザ１００は、ここでは５個の発
光部１００ａを有している。各発光部１００ａは、互い
に同一の構成を有しており、各ｎ側電極と各ｐ側電極と
が互い違いに位置するようにそれぞれ形成されている。
それ以外は、第５の実施の形態における半導体レーザ８
０と同様の構成を有している。The semiconductor laser 100 has five light emitting units 100a here. Each light emitting unit 100a has the same configuration as each other, and is formed so that each n-side electrode and each p-side electrode are located alternately.
Otherwise, the semiconductor laser 8 according to the fifth embodiment
0 has the same configuration.

【０１０１】導電性配設基板９３は、載置面に、５個の
突部９３ｂと、各突部９３ｂをコの字型にそれぞれ囲む
ように形成された窪み部９３ａとをそれぞれ有してい
る。これら窪み部９３ａは半導体レーザ１００の各ｎ側
電極に対応してそれぞれ形成されており、突部９３ｂは
半導体レーザ１００の各ｐ側電極に対応してそれぞれ形
成されている。それ以外は、第５の実施の形態における
導電性配設基板７３と同様の構成を有している。The conductive mounting substrate 93 has, on the mounting surface, five projections 93b and a depression 93a formed so as to surround each projection 93b in a U-shape. I have. These recesses 93a are formed corresponding to the respective n-side electrodes of the semiconductor laser 100, and the protrusions 93b are formed corresponding to the respective p-side electrodes of the semiconductor laser 100. Other than that, it has the same configuration as the conductive mounting substrate 73 in the fifth embodiment.

【０１０２】絶縁性配設基板９４は、導電性配設基板９
３の窪み部９３ａに対して配設されている。絶縁性配設
基板９４は、導電性配設基板９３の窪み部９３ａに対応
して櫛形状とされた絶縁性材料よりなる絶縁性基板９４
ａを有している。絶縁性基板９４ａの導電性配設基板９
４の側には、全面に接着層９４ｂが形成されている。絶
縁性基板９４ａの導電性配設基板９３と反対側には、半
導体レーザ１００の各ｎ側電極に対応して互いに独立し
た各配線９４ｃがそれぞれ形成されている。各配線９４
ｃの絶縁性基板９４ａと反対側における一部には、半田
接着層９４ｄがそれぞれ形成されている。これら絶縁性
基板９４ａ，接着層９４ｂ，各配線９４ｃおよび各半田
接着層９４ｄを構成する材料などは第５の実施の形態と
同一である。また、絶縁性配設基板９４の厚さは、第５
の実施の形態と同様である。The insulative mounting substrate 94 is a conductive mounting substrate 9
The third recess 93a is provided. The insulating substrate 94 is made of a comb-shaped insulating material corresponding to the recess 93 a of the conductive substrate 93.
a. Conductive mounting substrate 9 of insulating substrate 94a
On the side of No. 4, an adhesive layer 94b is formed on the entire surface. On the side of the insulating substrate 94a opposite to the conductive mounting substrate 93, wirings 94c independent of each other are formed corresponding to the respective n-side electrodes of the semiconductor laser 100. Each wiring 94
A solder adhesive layer 94d is formed on a part of the substrate c opposite to the insulating substrate 94a. Materials for forming the insulating substrate 94a, the adhesive layer 94b, each wiring 94c, and each solder adhesive layer 94d are the same as those in the fifth embodiment. Further, the thickness of the insulating mounting substrate 94 is the fifth.
This is the same as the embodiment.

【０１０３】なお、半導体レーザ１００は、各ｎ側電極
が各絶縁性配設基板９４の各半田接着層９４ｄにそれぞ
れ当接され、各ｐ側電極が導電性配設基板７３の各突部
７３ｂにそれぞれ当接されて配設されている。また、こ
こでは図示しないが、各絶縁性配設基板９４の各配線９
４ｃは、それぞれ別個のピンに対して接続される。すな
わち、本実施の形態によれば、発光部１００ａを３以上
有する半導体レーザについても第５の実施の形態と同様
の効果を得ることができる。In the semiconductor laser 100, each n-side electrode is in contact with each solder bonding layer 94d of each insulating mounting substrate 94, and each p-side electrode is connected to each protrusion 73b of the conductive mounting substrate 73. Are arranged in contact with each other. Although not shown here, each wiring 9 of each insulating mounting board 94 is not shown.
4c are connected to respective separate pins. That is, according to the present embodiment, the same effect as in the fifth embodiment can be obtained for a semiconductor laser having three or more light emitting units 100a.

【０１０４】ちなみに、ここでは詳細に説明しないが、
本実施の形態に係る半導体発光装置についても、第２の
実施の形態と同様に、導電性配設基板９３に分離部を設
けるようにしてもよい。また、第３の実施の形態と同様
に、導電性配設基板９３に位置固定部を設けるようにし
てもよい。更に、第４の実施の形態と同様に、各絶縁性
配設基板９４を導電性配設基板９３の窪み部９３ａに対
して被着することにより形成するようにしてもよい。Incidentally, although not described in detail here,
Also in the semiconductor light emitting device according to the present embodiment, a separation unit may be provided on the conductive mounting substrate 93 as in the second embodiment. Further, similarly to the third embodiment, a position fixing portion may be provided on the conductive mounting substrate 93. Further, similarly to the fourth embodiment, each insulating mounting substrate 94 may be formed by attaching the insulating mounting substrate 94 to the concave portion 93a of the conductive mounting substrate 93.

【０１０５】以上、各実施の形態を挙げて本発明を説明
したが、本発明は上記各実施の形態に限定されるもので
はなく、種々の変形が可能である。例えば、上記各実施
の形態においては、導電性配設基板１３，３３，４３，
５３，７３，９３をそれぞれ金属により構成する場合に
ついて説明したが、他の導電性材料により構成するよう
にしてもよい。The present invention has been described with reference to the embodiments. However, the present invention is not limited to the above embodiments, and various modifications are possible. For example, in each of the above embodiments, the conductive mounting substrates 13, 33, 43,
Although the case where each of 53, 73 and 93 is made of a metal has been described, it may be made of another conductive material.

【０１０６】また、上記第１乃至第３および第５および
第６の各実施の形態においては、絶縁性配設基板１４，
７４，９４をそれぞれ窒化アルミニウム，窒化ホウ素あ
るいは炭化ケイ素などの絶縁材料により構成する場合に
ついて説明したが、絶縁性配設基板１４，７４，９４を
二酸化ケイ素，窒化ケイ素（Ｓｉ3 Ｎ4 ），酸化アルミ
ニウム（Ａｌ2 Ｏ3 ），アモルファスシリコン，酸化ジ
ルコニウム（ＺｒＯ）あるいは酸化チタン（ＴｉＯ）な
どの他の絶縁材料によりそれぞれ構成するようにしても
よい。In each of the first to third, fifth, and sixth embodiments, the insulating mounting board 14,
The case where the insulating substrates 74, 94 are made of an insulating material such as aluminum nitride, boron nitride or silicon carbide has been described. However, the insulating substrates 14, 74, 94 are made of silicon dioxide, silicon nitride (Si 3 N 4 ), oxidized material. It may be made of another insulating material such as aluminum (Al 2 O 3 ), amorphous silicon, zirconium oxide (ZrO) or titanium oxide (TiO).

【０１０７】更に、上記第４の実施の形態においては、
絶縁性配設基板５４を二酸化ケイ素により構成する場合
について説明したが、絶縁性配設基板５４を窒化アルミ
ニウム，窒化ホウ素，炭化ケイ素，窒化ケイ素，酸化ア
ルミニウム，アモルファスシリコン，酸化ジルコニウム
あるいは酸化チタンなどの他の絶縁材料により構成する
ようにしてもよい。Further, in the fourth embodiment,
Although the case where the insulating substrate 54 is made of silicon dioxide has been described, the insulating substrate 54 may be made of aluminum nitride, boron nitride, silicon carbide, silicon nitride, aluminum oxide, amorphous silicon, zirconium oxide or titanium oxide. It may be constituted by another insulating material.

【０１０８】加えて、上記各実施の形態においては、導
電性配設基板１３，３３，４３，５３，７３，９３の窪
み部１３ａ，７３ａ，９３ａおよび突部１３ｂ，７３
ｂ，９３ｂが平坦状となっている場合について説明した
が、図１４および図１５に示したように、導電性配設基
板１１３，１２３の窪み部１１３ａ，１２３ａおよび突
部１１３ｂ，１２３ｂがそれぞれ凹凸を有するようにし
てもよい。但し、導電性配設基板と絶縁性配設基板との
接触面積および導電性配設基板と半導体素子の第２の電
極との接触面積は、大きい方が高い放熱効果を得ること
ができるので好ましい。In addition, in each of the above embodiments, the recesses 13a, 73a, 93a and the protrusions 13b, 73 of the conductive mounting substrates 13, 33, 43, 53, 73, 93 are provided.
14 and 15, the recesses 113a and 123a and the protrusions 113b and 123b of the conductive mounting substrates 113 and 123 have irregularities as shown in FIGS. May be provided. However, a larger contact area between the conductive mounting substrate and the insulating mounting substrate and a larger contact area between the conductive mounting substrate and the second electrode of the semiconductor element are preferable because a higher heat radiation effect can be obtained. .

【０１０９】更にまた、上記各実施の形態においては、
第１導電型半導体層をｎ型半導体層２５，８３とし、第
２導電型半導体層をｐ型半導体層２７，８５とする場合
についてのみ説明したが、第１導電型半導体層をｐ型半
導体層とし、第２導電型半導体層をｎ型半導体層とする
ようにしてもよい。但し、ｐ型半導体層に比べてｎ型半
導体層の方が優れた結晶性を得ることができる場合に
は、基板にｎ型半導体層，活性層およびｐ型半導体層を
順次成長させた方が良好な半導体発光素子が得られるの
で好ましい。例えば、ＩＩＩ族ナイトライド化合物半導
体などはこの場合に該当する。In each of the above embodiments,
Although only the case where the first conductivity type semiconductor layer is the n-type semiconductor layers 25 and 83 and the second conductivity type semiconductor layer is the p-type semiconductor layers 27 and 85 has been described, the first conductivity type semiconductor layer is the p-type semiconductor layer. The second conductivity type semiconductor layer may be an n-type semiconductor layer. However, if the n-type semiconductor layer can obtain better crystallinity than the p-type semiconductor layer, it is better to sequentially grow the n-type semiconductor layer, the active layer and the p-type semiconductor layer on the substrate. It is preferable because a good semiconductor light emitting element can be obtained. For example, a group III nitride compound semiconductor corresponds to this case.

【０１１０】加えてまた、上記第１乃至第４の各実施の
形態においては、半導体レーザ２０（例えば、ｎ型半導
体層２５，活性層２６およびｐ型半導体層２７）を構成
するＩＩＩ族ナイトライド化合物半導体について具体的
な例を挙げて説明したが、本発明は、他の適宜なＩＩＩ
族ナイトライド化合物半導体（すなわち、ガリウム（Ｇ
ａ），アルミニウム（Ａｌ），ホウ素（Ｂ）およびイン
ジウム（Ｉｎ）からなる群より選ばれた少なくとも１種
のＩＩＩ族元素と、窒素（Ｎ）とを含むＩＩＩ族ナイト
ライド化合物半導体）によりそれらを構成するようにし
てもよい。In addition, in each of the first to fourth embodiments, the group III nitride constituting the semiconductor laser 20 (eg, the n-type semiconductor layer 25, the active layer 26, and the p-type semiconductor layer 27) is used. Although the compound semiconductor has been described with specific examples, the present invention is not limited to other appropriate III.
Group nitride semiconductors (ie, gallium (G
a), aluminum (Al), boron (B) and indium (In), a group III nitride compound semiconductor containing at least one group III element selected from the group consisting of nitrogen and nitrogen (N)). It may be configured.

【０１１１】更にまた、上記第１乃至第４の各実施の形
態においては、半導体レーザ２０（例えば、ｎ型半導体
層２５，活性層２６およびｐ型半導体層２７）をＩＩＩ
族ナイトライド化合物半導体について構成する場合につ
いて説明したが、本発明は、それらが他の半導体により
構成される場合であっても広く適用することができる。
但し、本発明は、第１の電極および第２の電極が積層方
向における同一側に位置する半導体素子を配設する場合
において特に有効である。例えば、半導体素子が順次積
層された第１導電型半導体層，活性層および第２導電型
半導体層を有すると共に、第１の電極が第１導電型半導
体層の活性層側に位置し、第２の電極が第２導電型半導
体層の活性層と反対側に位置する場合である。Further, in each of the first to fourth embodiments, the semiconductor laser 20 (for example, the n-type semiconductor layer 25, the active layer 26, and the p-type semiconductor layer 27) is
Although the description has been given of the case where the semiconductor device is formed of a group III nitride compound semiconductor, the present invention can be widely applied even when the semiconductor device is formed of another semiconductor.
However, the present invention is particularly effective when a semiconductor element in which the first electrode and the second electrode are located on the same side in the stacking direction is provided. For example, a semiconductor element has a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer sequentially stacked, and a first electrode is located on the active layer side of the first conductivity type semiconductor layer, Is located on the side opposite to the active layer of the second conductivity type semiconductor layer.

【０１１２】加えてまた、上記第５および第６の各実施
の形態においては、各発光部８０ａ，８０ｂ，１００ａ
（例えば、ｎ型半導体層８３，活性層８４およびｐ型半
導体層８５）を構成する半導体について具体的な例を挙
げて説明したが、本発明は、それらを他の半導体により
構成するようにしてもよい。例えば、それらが他のＩＩ
Ｉ−Ｖ族化合物半導体またはＩＩ−ＶＩ族化合物半導体
により構成される場合であっても広く適用することがで
きる。In addition, in each of the fifth and sixth embodiments, each of the light emitting sections 80a, 80b, 100a
Although the semiconductors constituting the (for example, the n-type semiconductor layer 83, the active layer 84, and the p-type semiconductor layer 85) have been described with reference to specific examples, the present invention is configured such that they are composed of other semiconductors. Is also good. For example, if they are other II
The present invention can be widely applied to a case where the semiconductor device is made of an IV group compound semiconductor or a II-VI group compound semiconductor.

【０１１３】更にまた、上記各実施の形態においては、
半導体レーザの構成について具体的に説明したが、本発
明は、他の構成を有するものであっても広く適用するこ
とができる。例えば、劣化防止層２７ａを備えなくても
よく、第１のガイド層２５ｃ，８３ｂおよび第２のガイ
ド層２７ｂ，８５ａが不純物を添加しない半導体により
それぞれ構成されてもよい。また、他の方法により電流
狭窄をするようにしてもよい。In each of the above embodiments,
Although the configuration of the semiconductor laser has been specifically described, the present invention can be widely applied to those having other configurations. For example, the deterioration prevention layer 27a may not be provided, and the first guide layers 25c and 83b and the second guide layers 27b and 85a may be respectively formed of semiconductors to which impurities are not added. Further, the current may be constricted by another method.

【０１１４】加えてまた、上記各実施の形態において
は、半導体装置として半導体レーザを備えた半導体発光
装置についてのみ説明したが、本発明は、発光ダイオー
ドなどの他の半導体発光素子を備えた半導体発光装置に
ついても同様に適用することができる。更にまた、半導
体発光装置に限らず、他の半導体素子を備えた半導体装
置についても同様に適用することができる。In each of the above embodiments, only the semiconductor light emitting device provided with a semiconductor laser as a semiconductor device has been described. However, the present invention relates to a semiconductor light emitting device provided with another semiconductor light emitting element such as a light emitting diode. The same can be applied to the device. Furthermore, the present invention is not limited to a semiconductor light emitting device, and can be similarly applied to a semiconductor device having another semiconductor element.

【０１１５】加えてまた、上記各実施の形態において
は、半導体レーザ２０，８０，１００（例えば、第１導
電型半導体層，活性層および第２導電型半導体層）をＭ
ＯＣＶＤ法により形成する場合について説明したが、Ｍ
ＢＥ法やハライド法などの他の気相成長法により形成す
るようにしてもよい。なお、ハライド気相成長法とは、
ハロゲンが輸送もしくは反応に寄与する気相成長法のこ
とであり、ハイドライド気相成長法とも言う。In addition, in each of the above embodiments, the semiconductor lasers 20, 80, and 100 (for example, the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer) are
The case of forming by the OCVD method has been described.
It may be formed by another vapor phase growth method such as a BE method or a halide method. The halide vapor deposition method is
This is a vapor phase growth method in which halogen contributes to transport or reaction, and is also called a hydride vapor phase growth method.

【０１１６】[0116]

【発明の効果】以上説明したように請求項１乃至１２の
いずれか１に記載の半導体装置によれば、絶縁性配設基
板を導電性配設基板の窪み部に対して配設すると共に、
半導体素子の一部を導電性配設基板に対して配設し、他
の一部を絶縁性配設基板に対して配設するように構成し
たので、絶縁性を確保しつつ半導体素子において発生し
た熱を導電性配設基板により放散することができる。よ
って、半導体素子における温度の上昇を抑制することが
でき、長時間に渡り安定して動作させることができる。
従って、信頼性を向上させることができるという効果を
奏する。As described above, according to the semiconductor device according to any one of the first to twelfth aspects, the insulating mounting substrate is provided in the recess of the conductive mounting substrate,
Since a part of the semiconductor element is arranged on the conductive mounting board and the other part is arranged on the insulating mounting board, it is generated in the semiconductor element while ensuring insulation. The generated heat can be dissipated by the conductive mounting substrate. Therefore, a rise in temperature in the semiconductor element can be suppressed, and stable operation can be performed for a long time.
Therefore, there is an effect that the reliability can be improved.

【０１１７】特に、請求項５または６に記載の半導体装
置によれば、第１導電型半導体層の活性層の側に第１の
電極を有し、かつ第２導電型半導体層の活性層と反対側
に第２の電極を有すと共に、第１の電極を絶縁性配設基
板に対して配設し、第２の電極を導電性配設基板に対し
て配設するようにしたので、活性層と導電性配設基板と
の間の距離を短くすることができ、活性層において発生
した熱を導電性配設基板により積極的に放散することが
できる。よって、半導体素子における温度の上昇を抑制
することができるという効果を奏する。また、半導体素
子における第１の電極と第２の電極との短絡を防止する
ことができるという効果も奏する。In particular, according to the semiconductor device of the fifth or sixth aspect, the semiconductor device has the first electrode on the side of the active layer of the semiconductor layer of the first conductivity type and the active layer of the semiconductor layer of the second conductivity type. Since the second electrode is provided on the opposite side, the first electrode is provided on the insulating mounting substrate, and the second electrode is provided on the conductive mounting substrate. The distance between the active layer and the conductive mounting substrate can be reduced, and the heat generated in the active layer can be actively dissipated by the conductive mounting substrate. Therefore, there is an effect that a rise in temperature in the semiconductor element can be suppressed. Further, there is an effect that a short circuit between the first electrode and the second electrode in the semiconductor element can be prevented.

【０１１８】また、請求項８または９に記載の半導体装
置によれば、半導体素子が複数の発光部を同一基板に有
するようにしたので、各活性層において発生した熱を導
電性配設基板により放散することができる。よって、各
発光部における熱干渉を抑制することができる。すなわ
ち、各発光部の閾値電流の上昇および発光効率の低下を
抑制することができ、高い品質を長期間に渡って維持す
ることができるという効果を奏する。Further, according to the semiconductor device of the present invention, since the semiconductor element has a plurality of light emitting portions on the same substrate, the heat generated in each active layer is transferred by the conductive mounting substrate. Can be dissipated. Therefore, thermal interference in each light emitting unit can be suppressed. That is, it is possible to suppress an increase in the threshold current and a decrease in the luminous efficiency of each light emitting unit, and to maintain the high quality for a long time.

【０１１９】更に、請求項１０記載の半導体装置によれ
ば、導電性配設基板において窪み部と突部との間に分離
部を有するようにしたので、半導体素子の絶縁性を更に
有効に確保することができるという効果を奏する。Further, according to the semiconductor device of the tenth aspect, since the conductive mounting substrate has the separating portion between the recessed portion and the protruding portion, the insulating property of the semiconductor element is more effectively secured. It has the effect that it can be done.

【０１２０】加えて、請求項１１記載の半導体装置によ
れば、導電性配設基板において突部との間に窪み部を挟
むように位置固定部を有するようにしたので、導電性配
設基板に絶縁性配設基板を容易かつ正確に配設すること
ができるという効果を奏する。In addition, according to the semiconductor device of the eleventh aspect, since the conductive mounting substrate has the position fixing portion so as to sandwich the recess between the projecting portion and the conductive mounting substrate, In addition, it is possible to easily and accurately dispose the insulating disposition substrate.

【０１２１】更にまた、請求項１２記載の半導体装置に
よれば、絶縁性配設基板を導電性配設基板の窪み部に対
して被着させることにより形成するようにしたので、絶
縁性配設基板を容易かつ低コストで配設することができ
るという効果を奏する。Furthermore, according to the semiconductor device of the twelfth aspect, since the insulating mounting substrate is formed by being attached to the recess of the conductive mounting substrate, the insulating mounting substrate is formed. There is an effect that the substrate can be arranged easily and at low cost.

【０１２２】加えてまた、請求項１３乃至１５のいずれ
か１に記載のパッケージによれば、絶縁性配設基板を導
電性配設基板の窪み部に対して配設するように構成した
ので、絶縁性配設基板により絶縁性を確保しつつ、導電
性配設基板により放熱性を確保することができるという
効果を奏する。In addition, according to the package of any one of the thirteenth to fifteenth aspects, since the insulating mounting substrate is disposed in the recess of the conductive mounting substrate, There is an effect that heat dissipation can be ensured by the conductive mounting board while ensuring insulation by the insulating mounting board.

【０１２３】更にまた、請求項１６または１７に記載の
パッケージによれば、絶縁性配設基板が配設される窪み
部と半導体素子が配設される突部とを有する導電性配設
基板を備えるようにしたので、窪み部に配設される絶縁
性配設基板により絶縁性を確保しつつ、半導体素子にお
いて発生した熱を導電性配設基板により積極的に放散す
ることができるという効果を奏する。Further, according to the package of the present invention, a conductive mounting substrate having a recess in which an insulating mounting substrate is provided and a projection in which a semiconductor element is provided is provided. As a result, the heat generated in the semiconductor element can be positively dissipated to the conductive mounting substrate while ensuring insulation by the insulating mounting substrate disposed in the recess. Play.

【０１２４】加えてまた、請求項１８乃至２５のいずれ
か１に記載の半導体装置の製造方法によれば、導電性配
設基板の窪み部に対して配設された絶縁性配設基板を形
成すると共に、半導体素子の一部を導電性配設基板に対
して配設し、他の一部を絶縁性配設基板に対して配設す
るようにしたので、本発明の半導体装置を容易に製造す
ることができ、本発明の半導体装置を容易に実現するこ
とができるという効果を奏する。In addition, according to the method of manufacturing a semiconductor device according to any one of the eighteenth to twenty-fifth aspects, it is possible to form the insulative mounting substrate provided in the recess of the conductive mounting substrate. In addition, a part of the semiconductor element is disposed on the conductive mounting substrate and the other part is disposed on the insulating mounting substrate, so that the semiconductor device of the present invention can be easily manufactured. The semiconductor device according to the present invention can be easily manufactured.

【０１２５】更にまた、請求項２６または２７に記載の
パッケージの製造方法によれば、導電性配設基板に窪み
部と突部とを形成し、その窪み部に絶縁性配設基板を形
成するようにしたので、本発明のパッケージを容易に製
造することができ、本発明のパッケージを容易に実現す
ることができるという効果を奏する。Furthermore, according to the package manufacturing method of the present invention, a recess and a projection are formed in the conductive mounting substrate, and an insulating mounting substrate is formed in the recess. As a result, the package of the present invention can be easily manufactured, and the package of the present invention can be easily realized.

【０１２６】加えてまた、請求項２８または２９に記載
のパッケージの製造方法によれば、一面に窪み部と突部
とを有する導電性配設基板を形成するようにしたので、
本発明のパッケージを容易に製造することができ、本発
明のパッケージを容易に実現することができるという効
果を奏する。In addition, according to the method of manufacturing a package according to claim 28 or 29, since the conductive mounting substrate having a recess and a projection on one surface is formed.
The package of the present invention can be easily manufactured, and the package of the present invention can be easily realized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施の形態に係る半導体発光装
置の構成を表す部分分解斜視図である。FIG. 1 is a partially exploded perspective view illustrating a configuration of a semiconductor light emitting device according to a first embodiment of the present invention.

【図２】図１に示した半導体発光装置の導電性配設基板
を取り出して表す斜視図である。FIG. 2 is a perspective view illustrating a conductive mounting substrate of the semiconductor light emitting device illustrated in FIG.

【図３】図１に示した半導体発光装置の絶縁性配設基板
を取り出して表す斜視図である。FIG. 3 is a perspective view illustrating an insulating mounting substrate of the semiconductor light emitting device illustrated in FIG.

【図４】図１に示した半導体発光装置の半導体レーザを
取り出して表す部分断面図である。FIG. 4 is a partial cross-sectional view showing a semiconductor laser of the semiconductor light emitting device shown in FIG.

【図５】本発明の第２の実施の形態に係る半導体発光装
置の一部を取り出して表す分解斜視図である。FIG. 5 is an exploded perspective view illustrating a part of a semiconductor light emitting device according to a second embodiment of the present invention.

【図６】本発明の第３の実施の形態に係る半導体発光装
置の一部を取り出して表す分解斜視図である。FIG. 6 is an exploded perspective view illustrating a part of a semiconductor light emitting device according to a third embodiment of the present invention.

【図７】本発明の第４の実施の形態に係る半導体発光装
置の一部を取り出して表す分解斜視図である。FIG. 7 is an exploded perspective view illustrating a part of a semiconductor light emitting device according to a fourth embodiment of the present invention.

【図８】図７に示した半導体発光装置の一製造工程を表
す斜視図である。8 is a perspective view illustrating one manufacturing process of the semiconductor light emitting device illustrated in FIG.

【図９】図８に続く製造工程を表す斜視図である。FIG. 9 is a perspective view illustrating a manufacturing step following FIG. 8;

【図１０】図９に続く製造工程を表す斜視図である。FIG. 10 is a perspective view illustrating a manufacturing step following FIG. 9;

【図１１】本発明の第５の実施の形態に係る半導体発光
装置の全体構成を表す部分分解斜視図である。FIG. 11 is a partially exploded perspective view illustrating an entire configuration of a semiconductor light emitting device according to a fifth embodiment of the present invention.

【図１２】図１１に示した半導体発光装置の半導体レー
ザを取り出して表す部分断面図である。12 is a partial cross-sectional view illustrating a semiconductor laser of the semiconductor light emitting device illustrated in FIG.

【図１３】本発明の第６の実施の形態に係る半導体発光
装置の一部を取り出して表す分解斜視図である。FIG. 13 is an exploded perspective view illustrating a part of a semiconductor light emitting device according to a sixth embodiment of the present invention.

【図１４】本発明に係る半導体装置の変形例を表す斜視
図である。FIG. 14 is a perspective view illustrating a modification of the semiconductor device according to the present invention.

【図１５】本発明に係る半導体装置の他の変形例を表す
斜視図である。FIG. 15 is a perspective view illustrating another modification of the semiconductor device according to the present invention.

【図１６】従来の半導体発光装置の構成を表す斜視図で
ある。FIG. 16 is a perspective view illustrating a configuration of a conventional semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

１０，７０…パッケージ、１１…支持体、１２…蓋体、
１２ａ…取り出し窓、１３，３３，４３，５３，７３，
９３，１１３，１２３，２１３…導電性配設基板、１３
ａ，７３ａ，９３ａ，１１３ａ，１２３ａ…窪み部、１
３ｂ，７３ｂ，９３ｂ，１１３ｂ，１２３ｂ…突部、１
４，５４，７４，９４…絶縁性配設基板、１４ａ，５４
ａ，９４ａ…絶縁性基板、１４ｂ，９４ｂ…接着層、１
４ｃ，５４ｃ，９４ｃ…配線、１４ｄ，５３ｅ，５４
ｄ，９４ｄ…半田接着層、１５，１６，１８…ピン、１
５ａ，１６ａ…絶縁リング、１７，７７…ワイヤ、２
０，８０，１００…半導体レーザ（半導体素子）、２
１，８１…基板、２２ａ，８２…バッファ層、２２ｂ…
下地層、２３…マスク層、２４…被覆成長層、２５，８
３…ｎ型半導体層（第１導電型半導体層）、２５ａ…ｎ
側コンタクト層、２５ｂ，８３ａ…ｎ型クラッド層、２
５ｃ，８３ｂ…第１のガイド層、２６，８４…活性層、
２７，８５…ｐ型半導体層（第２導電型半導体層）、２
７ａ…劣化防止層、２７ｂ，８５ａ…第２のガイド層、
２７ｃ，８５ｂ…ｐ型クラッド層、２７ｄ…ｐ側コンタ
クト層、２８ａ，８７ａ…ｎ側電極（第１の電極）、２
８ｂ，８７ｂ…ｐ側電極（第２の電極）、２９，８８…
反射鏡膜、３３ｃ…分離部、４３ｄ…位置固定部，６
１，６２，６３…金型、６１ａ，６２ａ，６３ａ…開
口、８０ａ，８０ｂ，１００ａ…発光部、８６…電流ブ
ロック層，２１９…サブマウント、２２０…半導体発光
素子10, 70: package, 11: support, 12: lid,
12a ... take-out window, 13, 33, 43, 53, 73,
93, 113, 123, 213...
a, 73a, 93a, 113a, 123a...
3b, 73b, 93b, 113b, 123b...
4, 54, 74, 94 ... insulating disposition substrate, 14a, 54
a, 94a: insulating substrate; 14b, 94b: adhesive layer, 1
4c, 54c, 94c ... wiring, 14d, 53e, 54
d, 94d: solder adhesive layer, 15, 16, 18: pin, 1
5a, 16a: insulating ring, 17, 77: wire, 2
0, 80, 100 ... semiconductor laser (semiconductor element), 2
1, 81: substrate, 22a, 82: buffer layer, 22b:
Underlayer, 23: mask layer, 24: coating growth layer, 25, 8
3 ... n-type semiconductor layer (first conductivity type semiconductor layer), 25a ... n
Side contact layer, 25b, 83a... N-type cladding layer, 2
5c, 83b ... first guide layer, 26, 84 ... active layer,
27, 85... P-type semiconductor layer (second conductivity type semiconductor layer), 2
7a: deterioration prevention layer, 27b, 85a: second guide layer,
27c, 85b ... p-type cladding layer, 27d ... p-side contact layer, 28a, 87a ... n-side electrode (first electrode), 2
8b, 87b... P-side electrode (second electrode), 29, 88.
Reflecting mirror film, 33c separation part, 43d position fixing part, 6
1, 62, 63: mold, 61a, 62a, 63a: opening, 80a, 80b, 100a: light emitting portion, 86: current block layer, 219: submount, 220: semiconductor light emitting element

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA33 CA04 CA05 CA33 CA34 CA35 CA36 CA40 CA46 DA01 5F073 AA20 AA74 AB05 CA05 CA07 FA14 FA15 FA16 FA24  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F041 AA33 CA04 CA05 CA33 CA34 CA35 CA36 CA40 CA46 DA01 5F073 AA20 AA74 AB05 CA05 CA07 FA14 FA15 FA16 FA24

Claims (29)

【特許請求の範囲】[Claims] 【請求項１】 一面に窪み部および突部を有する導電性
配設基板と、 この導電性配設基板の窪み部に対して配設された絶縁性
配設基板と、 一部が前記導電性配設基板に対して配設され、他の一部
が前記絶縁性配設基板に対して配設された半導体素子と
を備えたことを特徴とする半導体装置。A conductive mounting board having a recess and a projection on one surface; an insulating mounting board provided for the recess of the conductive mounting board; A semiconductor element disposed on the disposition substrate and having another part disposed on the insulating disposition substrate. 【請求項２】 前記絶縁性配設基板は、前記導電性配設
基板との間の絶縁性が確保された配線を有することを特
徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the insulative mounting board has a wiring with an insulated property between the insulative mounting board and the conductive mounting board. 【請求項３】 前記半導体素子は第１の電極および第２
の電極を有すると共に、第１の電極は前記絶縁性配設基
板の配線と電気的に接続され、第２の電極は前記導電性
配設基板と電気的に接続されたことを特徴とする請求項
２記載の半導体装置。3. The semiconductor device comprises a first electrode and a second electrode.
Wherein the first electrode is electrically connected to the wiring of the insulating mounting substrate, and the second electrode is electrically connected to the conductive mounting substrate. Item 3. The semiconductor device according to item 2. 【請求項４】 前記半導体素子は順次積層された第１導
電型半導体層，活性層および第２導電型半導体層を有す
ると共に、第１の電極は第１導電型半導体層と電気的に
接続され、第２の電極は第２導電型半導体層と電気的に
接続されたことを特徴とする請求項３記載の半導体装
置。4. The semiconductor device has a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer sequentially stacked, and a first electrode is electrically connected to the first conductivity type semiconductor layer. 4. The semiconductor device according to claim 3, wherein the second electrode is electrically connected to the second conductivity type semiconductor layer. 【請求項５】 前記半導体素子は、第１導電型半導体層
の活性層の側に第１の電極を有すると共に、第２導電型
半導体層の活性層と反対側に第２の電極を有することを
特徴とする請求項４記載の半導体装置。5. The semiconductor device according to claim 1, wherein the semiconductor element has a first electrode on the side of the active layer of the first conductivity type semiconductor layer, and has a second electrode on the side of the second conductivity type semiconductor layer opposite to the active layer. 5. The semiconductor device according to claim 4, wherein: 【請求項６】 前記半導体素子における第１導電型半導
体層はｎ型半導体層であり、第２導電型半導体層はｐ型
半導体層であると共に、第１の電極はｎ側電極であり、
第２の電極はｐ側電極であることを特徴とするとする請
求項５記載の半導体装置。6. The semiconductor device, wherein the first conductivity type semiconductor layer is an n-type semiconductor layer, the second conductivity type semiconductor layer is a p-type semiconductor layer, and the first electrode is an n-side electrode;
6. The semiconductor device according to claim 5, wherein the second electrode is a p-side electrode. 【請求項７】 前記半導体素子の第１導電型半導体層，
活性層および第２導電型半導体層は、ガリウム（Ｇ
ａ），アルミニウム（Ａｌ），ホウ素（Ｂ）およびイン
ジウム（Ｉｎ）からなる群のうちの少なくとも１種のＩ
ＩＩ族元素と窒素（Ｎ）とを含むＩＩＩ族ナイトライド
化合物半導体よりそれぞれなることを特徴とする請求項
４記載の半導体装置。7. A semiconductor layer of a first conductivity type of the semiconductor device,
The active layer and the second conductivity type semiconductor layer are made of gallium (G
a), at least one type I of the group consisting of aluminum (Al), boron (B) and indium (In);
5. The semiconductor device according to claim 4, comprising a Group III nitride compound semiconductor containing a Group II element and nitrogen (N). 【請求項８】 前記半導体素子は、順次積層された第１
導電型半導体層，活性層および第２導電型半導体層を有
する複数の発光部を同一基板に有することを特徴とする
請求項１記載の半導体装置。8. The semiconductor device, comprising:
2. The semiconductor device according to claim 1, wherein a plurality of light emitting units having a conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are provided on the same substrate. 【請求項９】 前記絶縁性配設基板は前記導電性配設基
板との間の絶縁性が確保された複数の配線を有すると共
に、前記半導体素子は、各発光部において、第１導電型
半導体層の活性層の側に第１の電極を有しかつ第２導電
型半導体層の活性層と反対側に第２の電極を有してお
り、各発光部の第１の電極は前記絶縁性配設基板の各配
線とそれぞれ電気的に接続され、各発光部の第２の電極
は前記導電性配設基板とそれぞれ電気的に接続されたこ
とを特徴とする請求項８記載の半導体装置。9. The semiconductor device according to claim 1, wherein the insulating mounting substrate has a plurality of wirings with an insulating property between the conductive mounting substrate and the semiconductor device. A first electrode on the side of the active layer of the layer and a second electrode on the side of the second conductive type semiconductor layer opposite to the active layer; 9. The semiconductor device according to claim 8, wherein the wiring is electrically connected to each of the wirings on the mounting substrate, and the second electrode of each light emitting unit is electrically connected to the conductive mounting substrate. 【請求項１０】 前記導電性配設基板は、一面において
窪み部と突部との間に、前記絶縁性配設基板と前記導電
性配設基板との間隔を開けてそれらを分離する分離部を
有することを特徴とする請求項１記載の半導体装置。10. The separating unit for separating the insulating mounting substrate and the conductive mounting substrate by separating the insulating mounting substrate and the conductive mounting substrate from each other between the recess and the protrusion on one surface of the conductive mounting substrate. 2. The semiconductor device according to claim 1, comprising: 【請求項１１】 前記導電性配設基板は、一面において
突部との間に窪み部を挟むように、前記絶縁性配設基板
の位置ずれを防止する突状の位置固定部を有することを
特徴とする請求項１記載の半導体装置。11. The conductive mounting substrate according to claim 1, further comprising a protruding position fixing portion for preventing a displacement of the insulating mounting substrate so as to sandwich a recess between the protruding portion on one surface. The semiconductor device according to claim 1, wherein: 【請求項１２】 前記絶縁性配設基板は、前記導電性配
設基板の窪み部に対して被着されることにより形成され
たことを特徴とする請求項１記載の半導体装置。12. The semiconductor device according to claim 1, wherein the insulating mounting substrate is formed by being attached to a concave portion of the conductive mounting substrate. 【請求項１３】 一面に窪み部および突部を有する導電
性配設基板と、 この導電性配設基板の窪み部に対して配設された絶縁性
配設基板とを備えたことを特徴とするパッケージ。13. A conductive mounting substrate having a recess and a projection on one surface, and an insulating mounting substrate provided for the recess of the conductive mounting substrate. Package. 【請求項１４】 前記絶縁性配設基板は、前記導電性配
設基板との間の絶縁性が確保された配線を有することを
特徴とする請求項１３記載のパッケージ。14. The package according to claim 13, wherein the insulative mounting board has a wiring with an insulated property between the insulative mounting board and the conductive mounting board. 【請求項１５】 前記導電性配設基板は、一面において
窪み部と突部との間に、前記絶縁性配設基板と前記導電
性配設基板との間隔を開けてそれらを分離する分離部を
有することを特徴とする請求項１３記載のパッケージ。15. The separating unit for separating the insulating mounting substrate and the conductive mounting substrate by separating the insulating mounting substrate and the conductive mounting substrate from each other between the recess and the protrusion on one surface of the conductive mounting substrate. 14. The package according to claim 13, comprising: 【請求項１６】 絶縁性配設基板が配設される窪み部と
半導体素子が配設される突部とを一面に有する導電性配
設基板を備えたことを特徴とするパッケージ。16. A package, comprising: a conductive mounting substrate having a concave portion on which an insulating mounting substrate is disposed and a protrusion on which a semiconductor element is disposed on one surface. 【請求項１７】 前記導電性配設基板は、窪み部と突部
との間に、窪み部に配設される絶縁性配設基板と前記導
電性配設基板との間隔を開けてそれらを分離する分離部
を有することを特徴とする請求項１６記載のパッケー
ジ。17. The method according to claim 17, wherein the conductive mounting board has a space between the insulating mounting board and the conductive mounting board provided in the recess between the recess and the protrusion. 17. The package according to claim 16, further comprising a separating portion for separating. 【請求項１８】 一面に窪み部および突部を有する導電
性配設基板を形成する工程と、 導電性配設基板の窪み部に対して配設された絶縁性配設
基板を形成する工程と、 半導体素子を形成する工程と、 半導体素子の一部を導電性配設基板に対して配設し、他
の一部を絶縁性配設基板に対して配設する工程とを含む
ことを特徴とする半導体装置の製造方法。18. A step of forming a conductive mounting substrate having a depression and a projection on one surface, and a step of forming an insulating mounting substrate disposed to the depression of the conductive mounting substrate. Forming a semiconductor element, and arranging a part of the semiconductor element on the conductive mounting substrate and arranging the other part on the insulating mounting substrate. Manufacturing method of a semiconductor device. 【請求項１９】 基板の上に第１導電型半導体層，活性
層および第２導電型半導体層を順次積層したのち、第１
導電型半導体層の活性層の側に第１の電極を設けかつ第
２導電型半導体層の活性層と反対側に第２の電極を設け
ることにより半導体素子を形成すると共に、第２の電極
を導電性配設基板に対して配設し、第１の電極を絶縁性
配設基板に対して配設することを特徴とする請求項１８
記載の半導体装置の製造方法。19. A semiconductor device comprising: a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer sequentially stacked on a substrate;
A semiconductor element is formed by providing a first electrode on the side of the active layer of the conductive semiconductor layer and a second electrode on the side of the second conductive semiconductor layer opposite to the active layer, and forming the second electrode. 19. The semiconductor device according to claim 18, wherein the first electrode is provided on the conductive mounting substrate, and the first electrode is provided on the insulating mounting substrate.
The manufacturing method of the semiconductor device described in the above. 【請求項２０】 第１導電型半導体層をｎ型半導体層に
より形成し、第２導電型半導体層をｐ型半導体層により
形成することを特徴とする請求項１９記載の半導体装置
の製造方法。20. The method according to claim 19, wherein the first conductivity type semiconductor layer is formed by an n-type semiconductor layer, and the second conductivity type semiconductor layer is formed by a p-type semiconductor layer. 【請求項２１】 第１導電型半導体層，活性層および第
２導電型半導体層を、ガリウム（Ｇａ），アルミニウム
（Ａｌ），ホウ素（Ｂ）およびインジウム（Ｉｎ）から
なる群のうちの少なくとも１種のＩＩＩ族元素と窒素
（Ｎ）とを含むＩＩＩ族ナイトライド化合物半導体より
それぞれ形成することを特徴とする請求項１９記載の半
導体装置の製造方法。21. The first conductive type semiconductor layer, the active layer and the second conductive type semiconductor layer are formed of at least one of the group consisting of gallium (Ga), aluminum (Al), boron (B) and indium (In). 20. The method of manufacturing a semiconductor device according to claim 19, wherein the semiconductor device is formed from a Group III nitride compound semiconductor containing a kind of Group III element and nitrogen (N). 【請求項２２】 同一基板の上に順次積層した第１導電
型半導体層，活性層および第２導電型半導体層を有する
複数の発光部を形成し、第１導電型半導体層の活性層の
側に第１の電極を設けかつ第２導電型半導体層の活性層
と反対側に第２の電極を設けることにより半導体素子を
形成すると共に、第２の電極を導電性配設基板に対して
配設し、第１の電極を絶縁性配設基板に対して配設する
ことを特徴とする請求項１８記載の半導体装置の製造方
法。22. A plurality of light emitting portions having a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer sequentially formed on the same substrate, and formed on the side of the first conductivity type semiconductor layer on the active layer side. A semiconductor element is formed by providing a first electrode on the second side and a second electrode on the side of the second conductive type semiconductor layer opposite to the active layer, and disposing the second electrode on the conductive mounting substrate. 19. The method according to claim 18, wherein the first electrode is disposed on the insulating substrate. 【請求項２３】 導電性配設基板の窪み部と突部との間
に、絶縁性配設基板と導電性配設基板との間隔を開けて
それらを分離する分離部を形成することを特徴とする請
求項１８記載の半導体装置の製造方法。23. A separating portion for separating the insulating mounting substrate and the conductive mounting substrate with a space between the recessed portion and the protruding portion of the conductive mounting substrate. 19. The method for manufacturing a semiconductor device according to claim 18, wherein 【請求項２４】 導電性配設基板の一面に、窪み部を突
部との間において挟むように、絶縁性配設基板の位置ず
れを防止する突状の位置固定部を形成することを特徴と
する請求項１８記載の半導体装置の製造方法。24. A protruding position fixing portion for preventing displacement of the insulating mounting substrate is formed on one surface of the conductive mounting substrate so as to sandwich the recess between the protruding portion and the protruding portion. 19. The method for manufacturing a semiconductor device according to claim 18, wherein 【請求項２５】 絶縁性配設基板を、導電性配設基板の
窪み部に対して被着することにより形成することを特徴
とする請求項１８記載の半導体装置の製造方法。25. The method of manufacturing a semiconductor device according to claim 18, wherein the insulating mounting substrate is formed by applying the insulating mounting substrate to a concave portion of the conductive mounting substrate. 【請求項２６】 一面に窪み部および突部を有する導電
性配設基板を形成する工程と、 導電性配設基板の窪み部に対して配設された絶縁性配設
基板を形成する工程とを含むことを特徴とするパッケー
ジの製造方法。26. A step of forming a conductive mounting substrate having a depression and a projection on one surface, and a step of forming an insulating mounting substrate disposed in the depression of the conductive mounting substrate. A method of manufacturing a package, comprising: 【請求項２７】 導電性配設基板の窪み部と突部との間
に、絶縁性配設基板と導電性配設基板との間隔を開けて
それらを分離する分離部を形成することを特徴とする請
求項２６記載のパッケージの製造方法。27. A separating part is formed between the recessed part and the protruding part of the conductive mounting board so as to separate the insulating mounting board and the conductive mounting board from each other. The method for manufacturing a package according to claim 26, wherein 【請求項２８】 絶縁性配設基板が配設される窪み部と
半導体素子が配設される突部とを一面に有する導電性配
設基板を形成する工程を含むことを特徴とするパッケー
ジの製造方法。28. A package comprising a step of forming a conductive mounting substrate having a concave portion on which an insulating mounting substrate is disposed and a projection on which a semiconductor element is disposed on one surface. Production method. 【請求項２９】 導電性配設基板の窪み部と突部との間
に、窪み部に配設される絶縁性配設基板と導電性配設基
板との間隔を開けてそれらを分離する分離部を形成する
ことを特徴とする請求項２８記載のパッケージの製造方
法。29. Separation for separating the insulating mounting substrate and the conductive mounting substrate disposed in the recess between the recess and the protrusion of the conductive mounting substrate by separating them from each other The method for manufacturing a package according to claim 28, wherein a portion is formed.
JP25160298A 1998-09-04 1998-09-04 Semiconductor device, package, and their manufacture Pending JP2000082865A (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP25160298A JP2000082865A (en) 1998-09-04 1998-09-04 Semiconductor device, package, and their manufacture
TW088114477A TW451535B (en) 1998-09-04 1999-08-24 Semiconductor device and package, and fabrication method thereof
SG9904215A SG80066A1 (en) 1998-09-04 1999-08-27 Semiconductor device and package, and fabrication method thereof
US09/385,955 US6479889B1 (en) 1998-09-04 1999-08-30 Semiconductor device package, and fabrication method thereof
CNB2004100869278A CN100352042C (en) 1998-09-04 1999-09-03 Semiconductor device and package with high heat radiation effect
CN 200710103279 CN100517888C (en) 1998-09-04 1999-09-03 Encapsulation element
CNB991183924A CN1182594C (en) 1998-09-04 1999-09-03 Semiconductor device and packed articles and mfg. method
US09/550,209 US6323059B1 (en) 1998-09-04 2000-04-17 Method of fabricating a semiconductor device
US10/191,571 US6777792B2 (en) 1998-09-04 2002-07-09 Semiconductor device and package with high heat radiation effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25160298A JP2000082865A (en) 1998-09-04 1998-09-04 Semiconductor device, package, and their manufacture

Publications (1)

Publication Number Publication Date
JP2000082865A true JP2000082865A (en) 2000-03-21

Family

ID=17225271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25160298A Pending JP2000082865A (en) 1998-09-04 1998-09-04 Semiconductor device, package, and their manufacture

Country Status (2)

Country Link
JP (1) JP2000082865A (en)
CN (1) CN100517888C (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185082A (en) * 2000-12-15 2002-06-28 Nichia Chem Ind Ltd Nitride semiconductor laser array
JP2004179494A (en) * 2002-11-28 2004-06-24 Mitsubishi Electric Corp Semiconductor laser apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749287A (en) * 1980-09-09 1982-03-23 Matsushita Electric Ind Co Ltd Stem of semiconductor laser
AU4857493A (en) * 1992-09-16 1994-04-12 James E. Clayton A thin multichip module
US5479426A (en) * 1994-03-04 1995-12-26 Matsushita Electronics Corporation Semiconductor laser device with integrated reflector on a (511) tilted lattice plane silicon substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185082A (en) * 2000-12-15 2002-06-28 Nichia Chem Ind Ltd Nitride semiconductor laser array
JP2004179494A (en) * 2002-11-28 2004-06-24 Mitsubishi Electric Corp Semiconductor laser apparatus

Also Published As

Publication number Publication date
CN101055972A (en) 2007-10-17
CN100517888C (en) 2009-07-22

Similar Documents

Publication Publication Date Title
US6323059B1 (en) Method of fabricating a semiconductor device
CN1534841B (en) Semiconductor laser element and its manufacture method
US6261859B1 (en) Method for fabricating surface-emitting semiconductor device, surface-emitting semiconductor device fabricated by the method, and display device using the device
JP4352337B2 (en) Semiconductor laser and semiconductor laser device
US6479325B2 (en) Method of stacking semiconductor laser devices in a sub-mount and heatsink
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
EP1434320B1 (en) Semiconductor laser device and method of manufacturing the same
JP2002368271A (en) Iii nitride compound semiconductor light-emitting device
JPH11354888A (en) Semiconductor light-emitting device and its manufacture
JP2019125738A (en) Semiconductor laser element, method of manufacturing the same, and light-emitting device
JP2007194247A (en) Semiconductor light emitting device and its fabrication process
JPH0888441A (en) Gan series compound semiconductor laser element and its manufacturing method
JP2001230498A (en) Group iii nitride-base compound semiconductor laser
JP4737387B2 (en) Semiconductor laser element
JP4697488B2 (en) Multi-beam semiconductor laser
JP2000082865A (en) Semiconductor device, package, and their manufacture
WO2022019054A1 (en) Semiconductor laser and semiconductor laser device
JP2005101149A (en) Semiconductor light emitting device and its manufacturing method
WO2007032268A1 (en) Semiconductor light emitting element
JP2012089801A (en) Semiconductor light-emitting element, manufacturing method therefor, and package board
JPH11340570A (en) Photoelectric conversion element and its manufacture
JP2000164967A (en) Semiconductor device, package, and manufacture of semiconductor device
JP2007129162A (en) Semiconductor laser apparatus and semiconductor laser element
EP0940895A1 (en) Surface emitting semiconductor laser and manufacturing method therefor
JP2006253714A (en) Nitride semiconductor laser device