JP2000082693A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000082693A
JP2000082693A JP10250597A JP25059798A JP2000082693A JP 2000082693 A JP2000082693 A JP 2000082693A JP 10250597 A JP10250597 A JP 10250597A JP 25059798 A JP25059798 A JP 25059798A JP 2000082693 A JP2000082693 A JP 2000082693A
Authority
JP
Japan
Prior art keywords
ashing
chamber
product
resist
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10250597A
Other languages
English (en)
Inventor
Tetsuro Kondo
哲朗 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10250597A priority Critical patent/JP2000082693A/ja
Publication of JP2000082693A publication Critical patent/JP2000082693A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】レジストパターンをマスクに使用して金属膜を
エッチングする工程を含む半導体装置の製造方法に関
し、膜のパターニングにマスクとして使用されたレジス
トと膜のパターニングの際に発生した反応生成物を容易
に除去すること。 【解決手段】半導体基板11の上に直接又は絶縁層12
を介して金属膜13〜15を形成する工程と、金属膜1
3〜15の上にレジスト16を塗布する工程と、レジス
ト16を露光、現像してレジストパターン16pを形成
する工程と、レジストパターン16pに覆われない領域
の金属膜13〜15を反応ガスを用いてエッチングして
金属パターン17を形成する工程と、金属パターン17
を形成する際に生成された半導体基板11上又は絶縁層
12上の反応生成物18を第1の雰囲気3(4)中で除
去する工程と、酸素を含む第2の雰囲気5中でレジスト
パターン16pをアッシングする工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳しくは、レジストパターンのアッシ
ング工程を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置の配線、電極を構成する導電
膜としては、アルミニウム、タングステン、タングステ
ンシリサイドなどの単層構造や、或いはチタン、窒化チ
タン、タングステンなどを適当に組み合わせた多層構造
がある。多層構造の導電膜としては、例えばチタン、窒
化チタン、タングステンを順に形成したものがあり、そ
の多層構造膜はレジストを用いて次のようにしてパター
ニングされる。
【0003】まず、図8(a) に示すように、シリコン基
板101 上に絶縁層102 として二酸化シリコン(SiO2)を
形成し、さらにその絶縁層102 の上にチタン(Ti)膜10
3 、窒化チタン(TiN )膜104 及びタングステン(W)
膜105 を順に成長し、これらにより導電膜106 形成す
る。さらに、タングステン膜105 の上にレジストを塗布
し、これを露光、現像してレジストパターン107 を形成
する。
【0004】次に、図8(b) に示すように、レジストパ
ターン107 から露出している導電膜106 を反応性イオン
エッチング法によってエッチングし、これによって得ら
れたパターンを配線108 として使用する。さらに、図8
(c) に示すように、レジストパターン107 を除去するこ
とによって配線108 を露出させる。
【0005】ところで、レジストパターン107 の除去方
法としては溶剤を用いるウェット処理と反応ガスを用い
るドライ処理がある。レジストパターン107 のウエット
処理による除去は、一連のドライ処理に組み込むことが
できないので、ドライ処理による技術の確立が求められ
ている。ドライ処理によるレジスト剥離をドライエッチ
ングの後に連続して行うために例えば図9に示すように
エッチングチャンバ111 とアッシングチャンバ112 をウ
ェハ搬送チャンバ110 を介して接続した装置がある。そ
のウェハ搬送チャンバ110 にはロード/アンロードチャ
ンバ113 が隣接され、半導体ウェハwfはロード/アン
ロードチャンバ113 を通してウェハ搬送チャンバ110 内
に搬入され、あるいはその外に搬出される。
【0006】半導体ウェハwfの搬送はロボット114 に
よって行われる。ウェハ搬送チャンバ110 内に搬送され
た半導体ウェハwfは、ロボット114 によってエッチン
グチャンバ111 、アッシングチャンバ112 、ウェハ搬送
チャンバ110 の間を移送されるようになっている。そし
て、エッチングチャンバ111 からアッシングチャンバ11
2 に搬送された半導体ウェハwf上のレジストパターン
107 は、アッシングチャンバ112 内で除去される。アッ
シングを終えた半導体ウェハwfは、ロボット114 によ
ってアッシングチャンバ112 からウェハ搬送チャンバ11
0 を通してロード/アンロードチャンバ113 に置かれ
る。
【0007】
【発明が解決しようとする課題】しかし、図9に示すよ
うな従来のドライ処理によれば、アッシングチャンバ11
2 でのレジストのアッシングレートは処理枚数が増える
毎に低下する。しかも、ドライエッチング後には図8
(b),(c) で破線によって示すように配線108 の側壁に反
応生成物109 が付着するが、その反応生成物109 はドラ
イアッシングの後にも残っている。これらのことは、本
願発明者によって確認されたことである。
【0008】本発明の目的は、膜のパターニングにマス
クとして使用されたレジストと膜のパターニングの際に
発生した反応生成物を容易に除去する工程を含む半導体
装置の製造方法を提供することにある。
【0009】
【課題を解決するための手段】上記した課題は、図1、
図5、図6に例示するように、半導体基板11の上に直
接又は絶縁層12を介して金属膜13〜15を形成する
工程と、金属膜13〜15の上にレジスト16を塗布す
る工程と、前記レジスト16を露光、現像してレジスト
パターン16pを形成する工程と、前記レジストパター
ン16pに覆われない領域の前記金属膜13〜15を反
応ガスを用いてエッチングして金属パターン17を形成
する工程と、前記金属パターン17を形成する際に生成
された前記半導体基板11上又は前記絶縁層12上の生
成物18を第1の雰囲気3(4)中で除去する工程と、
酸素を含む第2の雰囲気5中で前記レジストパターン1
6pをアッシングする工程とを有することを特徴とする
半導体装置の製造方法により解決する。
【0010】上記した半導体装置の製造方法において、
前記生成物18の除去は、前記生成物18を加熱して揮
発させることにより除去することを特徴とする。この場
合、前記生成物の加熱温度は50℃以上であることを特
徴とする。上記した半導体装置の製造方法において、前
記生成物18の除去は、前記第1の雰囲気4を真空にし
て前記生成物18を揮発させることによって行われるこ
とを特徴とする。
【0011】上記した半導体装置の製造方法において、
前記第1の雰囲気3内で前記生成物18を除去する際に
は、前記第1の雰囲気3内に不活性なガスが流されるこ
とを特徴とする。上記した半導体装置の製造方法におい
て、前記生成物18の除去は、前記生成物18にハロゲ
ン含有ガスを供給することによって除去することを特徴
とする。前記第1の雰囲気3中での前記生成物への前記
ハロゲン含有ガスの供給は、前記金属膜をエッチングし
た雰囲気と同一であることを特徴とする。
【0012】上記した半導体装置の製造方法において、
前記金属膜13〜15は、少なくともタングステン、チ
タン、窒化チタンのいずれかを含む膜であることを特徴
とする。次に、本発明の作用について説明する。本発明
によれば、レジストパターンを用いて金属膜をエッチン
グする際に生じる生成物を、アッシング雰囲気と異なる
雰囲気で除去するようにしている。
【0013】このため、生成物の揮発物がアッシングチ
ャンバを汚染することはなく、汚染によるアシングレー
トの低下が抑制される。しかも、アッシングの前に予め
生成物を除去したので、生成物がアッシング後に基板上
に残ることはない。生成物の除去方法としては、生成物
を加熱して揮発させたり、生成物を減圧雰囲気において
揮発させたり、又はハロゲンガスとの反応によって除去
するなどの方法がある。
【0014】ハロゲンガスを用いて生成物を除去するチ
ャンバとしては、金属膜をエッチングするチャンバをそ
のまま用いてもよい。
【0015】
【発明の実施の形態】そこで、以下に本発明の実施形態
を図面に基づいて説明する。 (第1の実施の形態)まず、本発明の第1の実施の形態
を図1〜図3に基づいて説明する。図1は、本実施形態
の半導体装置の製造における配線パターン形成からレジ
ストアッシングまでの工程に使用する装置を示してい
る。
【0016】図1において、ウェハ搬送室1の周囲に
は、ロード/アンロードチャンバ2、エッチングチャン
バ3、減圧チャンバ4及びアッシングチャンバ5が取り
付けられている。それらのチャンバ2〜4は、それぞれ
第1〜第4のゲートバルブ6〜9を介してウェハ搬送室
1に接続されている。また、減圧チャンバ4は、エッチ
ングチャンバ3とアッシングチャンバ5の間に配置され
ている。
【0017】ウェハ搬送室1にはウェハ搬送用のロボッ
ト10が取り付けられており、そのロボット10は、ロ
ード/アンロードチャンバ2に置かれた半導体ウェハw
fをウェハ搬送室1内に搬入したり、その外に搬出した
り、さらに、第1〜第4のゲートバルブ6〜9を通して
エッチングチャンバ3、減圧チャンバ4、アッシングチ
ャンバ5に出し入れするようになっている。
【0018】エッチングチャンバ3は、反応性イオンエ
ッチング(RIE)装置、プラズマエッチング装置など
のドライエッチング装置の一部を構成している。RIE
装置のエッチングチャンバ3は、例えば、図2に示すよ
うな構造を有している。図2に示すエッチングチャンバ
3内には、キャパシタ3a及び高周波電源Rfを介して
接地された第一の電極3bと、接地された第二の電極3
cとが間隔をおいて相対向して配置されている。
【0019】第一の電極3bのうち第二の電極3cに対
向する側の面はウェハ載置面となっていている。また、
第二の電極3cはガスシャワーを兼用する構造となって
いてそのうちの第一の電極3bに対向する面には多数の
孔を有するガス放出板3dが取り付けられ、その反対側
の面にはガス導入管3eが接続されている。エッチング
チャンバ3には排気口3fが設けられ、排気口3fに接
続された減圧ポンプ(不図示)によってエッチングチャ
ンバ3内を減圧するようになっている。
【0020】図3は、上記した減圧チャンバ4の構成を
示している。図3において、減圧チャンバ4には、エッ
チングチャンバ3から搬送された半導体ウェハwfを加
熱するためのヒータを内蔵したウェハ載置台4aが取り
付けられている。減圧チャンバ4には、ガス導入管4b
と排気管4cが取付けられている。なお、半導体ウェハ
wfの加熱方法としては、ウェハ載置台4aの下からの
加熱に限るものではなく、例えば加熱ランプによって上
方から加熱する構造であってもよい。
【0021】図4は、上記したアッシングチャンバ5内
とその周辺の構成を示す断面図である。図4において、
アッシングチャンバ5の底部にはヒータ内蔵のウェハ載
置台5aが取り付けられ、さらに底部には排気口5bが
設けられている。さらにアッシングチャンバ5のうちウ
ェハ載置台5aの上方にはプラズマ発生室5cが接続さ
れている。プラズマ発生室5cにおいては、その上部に
ガス導入管5dが接続され、さらにその側方にマイクロ
波導波管5eが配置されている。そして、プラズマ発生
室5c内に導入されたガスは、マイクロ波導波管5eを
通じて導入されたマイクロ波によりプラズマ化される。
【0022】さらに、プラズマ発生室5cとアッシング
チャンバ5との接続口には、複数の孔が形成された石英
板5gが取り付けられている。これにより、プラズマ発
生室5c内で発生したイオン、電子は石英板5gによっ
て捕獲されてアッシングチャンバ5内への移動が阻止さ
れる。したがって、石英板5gの孔からアッシングチャ
ンバ5に向けて放出されるガスは、主に活性化された状
態のガス(酸素など)である。
【0023】以上のような装置を用いて、膜のパターニ
ングからアッシングまでの一連の工程を図5、図6に基
づいて説明する。まず、図5(a) に示すように、シリコ
ン、GaAsなどのウェハ状の半導体基板11の上にSiO2
PSG、BPSGなどの絶縁層12を形成し、さらに絶
縁層12上に膜厚20〜50nmのチタン(Ti)膜13、
膜厚20〜50nmの窒化チタン(TiN )膜14、膜厚1
00〜400nmのタングステン(W)膜15を順次形成
する。それらの膜13〜15の形成は例えばCVD法、
スパッタ法などによる。
【0024】次に、図5(b) に示すように、タンスグテ
ン膜15の上にレジスト(感光剤)16を塗布する。続
いて、レジスト16を露光、現像することによって図5
(c)に示すようにレジストパターン16pを形成する。
レジストパターン16pの平面形状は、絶縁層12の上
に形成しようとする配線の形状である。レジストパター
ン16pを有する半導体基板1は、図1に示す第5のゲ
ートバルブ2aを通してロード/アンロードチャンバ2
内に搬送される。そして、その半導体基板11は、ロボ
ット10によって第1のゲートバルブ6を通して一旦ウ
ェハ搬送室1内に移送された後に、さらにロボット10
によってエッチングチャンバ3内に搬送される。
【0025】そして、エッチングチャンバ3内では、レ
ジストパターン16pをマスクに使用して、タングステ
ン膜13、窒化チタン膜14、チタン膜15の一部がエ
ッチングされる。エッチング方法としては、反応性イオ
ンエッチング(RIE)やプラズマエッチングなどがあ
る。タングステン膜15をエッチングするために用いら
れるガスは六フッ化硫黄(SF6 )と窒素(N2)を含むガ
スであり、チタン膜15、窒化チタン膜14をエッチン
グするために用いられるガスは塩素(Cl2 )と塩化ホウ
素(BCl3)の混合ガスである。また、エッチングチャン
バ3内の圧力は例えば5〜20mTorr に設定される。
【0026】図6(a) のようにパターニングされたタン
グステン膜15、窒化チタン膜14、チタン膜13は共
に金属配線17として使用される。そのエッチングの最
中には、図6(a) に示すように金属配線17の側部に生
成物18が成長する。その生成物18は、どのような原
因で生じたものかは不明であり、エッチング雰囲気に含
まれる元素同士の反応によるものかもしれないし、それ
らの元素の混合物かもしれない。この生成物は、後述す
る加熱や減圧によって基板から飛散又は揮発する固体で
ある。
【0027】次に、半導体基板11をアシングチャンバ
5に移送してそこでレジストパターン16pをアッシン
グすると、半導体ウェハwfの処理枚数が増える毎にア
ッシングレートが低下したり或いは生成物が除去されな
いことになる。そこで、本実施形態では、金属配線17
を形成するためのエッチングの後に半導体基板11をロ
ボット10によってウェハ搬送室1内に一旦戻した後
に、半導体ウェハwfを第3のゲートバルブ8を通して
減圧チャンバ4内のウェハ載置台4aに載せる。その減
圧チャンバ4内は1〜5Torr程度に減圧されている。
【0028】そして、ウェハ載置台4aに内蔵されたヒ
ータによって半導体基板11とその上のレジストパター
ン16p及び生成物18を50℃以上、好ましくは20
0〜300℃に加熱する。そのように加熱された反応生
成物18は、図6(b) に示すように半導体基板11から
揮発される。その加熱による反応生成物18の揮発を円
滑にするためには、減圧チャンバ4内にガス導入管4b
を通して不活性ガス、例えば窒素ガスを大量に導入する
ことが好ましい。
【0029】そのような加熱処理後に、ロボット10に
よって第三、第四のゲートバルブ8、9を通して半導体
ウェハwfを減圧チャンバ4からアッシングチャンバ5
に移してウェハ載置台4aに載せる。そして、図6(c)
に示すように、減圧チャンバ4内で半導体ウェハwf上
のレジストパターン16pをアッシングし、除去する。
この場合、アッシングチャンバ4内の圧力を2Torrと
し、また、半導体ウェハwfの加熱温度を250℃に設
定する。
【0030】アッシングチャンバ5上部のプラズマ発生
室5cには酸素(O2)ガスと窒素(N2)ガスを導入し、
プラズマ発生室5cに導入するマイクロ波パワーを14
00Wとして、半導体ウェハwfに向けて酸素ラジカル
を供給してレジストパターン16pをアッシングし、除
去する。このようなアッシングでは、1台のアッシング
チャンバ5における半導体ウェハwfの処理累積枚数が
増加してもアッシングレートは従来に比べて高く維持さ
れる。
【0031】アッシングレートは、前工程である減圧チ
ャンバ5内での加熱時間に影響されて、表1のように加
熱時間が長いほどアッシングレートが大きくなる。この
ことから、エッチングとアッシングの間に、生成物を除
去する工程は重要であることがわかる。
【0032】
【表1】
【0033】以上のように、アッシングチャンバ5内で
レジストパターン16pが除去された半導体基板11を
ロボット10により第4のゲートバルブ9を通してウェ
ハ搬送室1内に取り出し、ついで第1のゲートバルブ6
を通してロード/アンロードチャンバ2内に戻すと、金
属配線のパターニングからレジストパターンの除去まで
の一連の工程は終了する。
【0034】次に、アッシング前に減圧チャンバ4内で
の処理を有しない従来技術において、1つのアッシング
チャンバ5でのアッシング処理の累積枚数が増える毎に
アッシングレートが低下する理由を説明する。その原因
を調べるために、2つのサイクルのアッシング処理を行
ったところ図7に示す結果が得られた。第1のアッシン
グサイクル処理では、次のような19枚の試料を用意し
て1枚ずつ順にアッシングチャンバ5でレジストをアッ
シングした。
【0035】1枚目、7枚目、13枚目、19枚目の試
料は、露光、現像がされずにベークされだけのレジスト
が基板の一面に露出しているとともに、レジストの下の
膜は実質的に露出していないものである。2枚目〜6枚
目の試料は、エッチング雰囲気に置かれたレジストが基
板の一面に露出し、レジストの下の膜は実質的に露出し
ていないものであり、エッチング中の雰囲気をアッシン
グチャンバに持ってくることがアッシングレートの低下
を引き起こしているかどうかを見るための参照として用
いられる。
【0036】8枚目〜12枚目の試料は、レジストパタ
ーンを用いてタングステン膜を30秒間エッチングした
直後の状態であって、レジストパターンが残っている状
態のものである。14枚目〜18枚目の試料は、レジス
トパターンを用いて窒化チタン膜を30秒間エッチング
した直後の状態であって、レジストパターンが残ってい
る状態のものである。
【0037】図7の実線で示すアッシングレートの測定
は、1枚目の試料のレジストをアッシングしてそのアッ
シングレートを調べた後に、2枚目から6枚目の試料の
レジストパターンを順次アッシングし、ついで、7枚目
をアッシングしてそのレジストのアッシングレートを調
べ、さらに、8枚目から12枚目の試料のレジストパタ
ーンを順次アッシングし、この後に、13枚目の試料の
レジストをアッシングしてそのアッシングレートを調
べ、さらに、14枚目から18枚目の試料のレジストパ
ターンをアッシングし、最後に、19枚目の試料のレジ
ストをアッシングしてそのアッシングレートを調べると
いった手順によった。
【0038】そのような第1のアッシングサイクルを行
った後に、アッシングチャンバ5内をCF4 などのガス
によってクリーニングし、その後に第2のアッシングサ
イクル処理を行なったところ図7の破線で示すようなデ
ータが得られた。第2のアッシングサイクル処理では、
次のような19枚の試料を用意して1枚ずつアッシング
チャンバ5で順にアッシングした。
【0039】第2のアッシングサイクルでは、1枚目、
7枚目、13枚目、19枚目の試料と、2枚目〜4枚目
の試料については、第1のアッシングサイクルのものと
同じ状態の試料を用いた。また、8枚目〜12枚目の試
料は、第1のアッシングサイクルとは異なり、レジスト
パターンを用いて窒化チタン膜を30秒間エッチングし
た直後の状態のものである。14枚目〜18枚目の試料
は、第1のアッシングサイクルとは異なり、レジストパ
ターンを用いてタングステン膜を30秒間エッチングし
た直後の状態のものである。
【0040】図7の破線で示すアッシングレートは、1
枚目〜19枚目の試料を順にアッシングし、それらの試
料のうち1枚目、7枚目、13枚目、19枚目の試料に
ついて測定したものである。図7の実線と破線によるア
ッシングレートの変化によれば、レジスト自体のアシン
グは、アッシングチャンバ4内でアッシングレートを低
下させる原因とはなっていないことが分かり、エッチン
グにより生じた生成物がアッシングレートを低下させる
要因となっていると、考えられる。また、窒化チタン膜
のエッチングによって生じた第1の生成物よりも、タン
グステン膜のエッチングによって生じた第2の生成物の
方がアッシングレートを低下させることがわかる。
【0041】なお、第1のアッシングサイクルでの1枚
目〜7枚目の試料と第2のアッシングサイクルでの1枚
目〜7枚目の試料とはアッシング対象が同じであるが、
そのアッシングレートが異なっている。この原因として
は、アシングサイクル開始直前のアッシングチャンバ5
内のクリーニング状態が異なることに由来するものと考
えられる。
【0042】以上のことから、エッチングチャンバ3、
減圧チャンバ4、アッシングチャンバ5の順に半導体ウ
ェハ処理を行なわせる一連の工程は、レジストパターン
で覆われたタングステン膜をエッチングする工程で特に
有効であることがわかる。 (その他の実施の形態)ところで、第1の実施の形態で
は金属配線17のパターニングの後に発生する生成物1
8の除去を減圧チャンバ5内で行ったが、エッチングチ
ャンバ4内で除去することも可能である。例えば、エッ
チングの終了後にエッチングチャンバ4内のエッチング
ガスをCF4 ガス又はCF4 含有ガスのようなハロゲン
含有ガスに置換して半導体ウェハ上の生成物を除去する
ことも可能である。この場合、エッチングチャンバ内の
圧力を5mTorr〜5Torrとする。
【0043】また、生成物18の除去としては、それら
の方法の他に、減圧チャンバ4内の例えば10 mTorrの
真空雰囲気で生成物18を常温で放置して揮発させる方
法もあるが、このような方法は加熱する場合に比べて処
理時間がかかる。生成物18を加熱するユニットとして
減圧チャンバ4の代わりにアシングチャンバ5を用いる
ことも考えられるが、アッシングチャンバ5内で生成物
を揮発させるとアッシングチャンバ5を汚染してアッシ
ングレート低下の原因になるので好ましくない。
【0044】上記した実施形態では、絶縁層の上に配線
を形成する工程について説明したが、半導体基板の上に
タングステン、窒化チタンなどの金属層からなるゲート
電極をパターニングする場合にも、エッチングとアッシ
ングの間に上述したような生成物を除去する工程を含ま
せてもよい。なお、生成物18の除去をウェット処理に
よって行う場合には、例えば、純水液、アミン系薬液、
フッ素含有薬液、硝酸及びアンモニアイオンを含む薬
液、又はOHを含む薬液を用いるのが好ましい。
【0045】
【発明の効果】以上述べたように本発明によれば、レジ
ストパターンを用いて金属膜をエッチングする際に生じ
る生成物を、アッシング雰囲気と異なる雰囲気で除去す
るようにしたので、生成物の揮発物がアッシングチャン
バを汚染することはなく、汚染によるアシングレートの
低下を防止できる。しかも、生成物をアッシングの前に
予め除去したので、生成物がアッシング後にウェハ上に
残ることを防止できる。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態に使用される装置
に使用される複数のチャンバの配置を示す平面図であ
る。
【図2】図2は、本発明の実施の形態に使用されるエッ
チング装置のチャンバを示す断面図である。
【図3】図3は、本発明の実施の形態に使用される減圧
チャンバを示す断面図である。
【図4】図4は、本発明の実施の形態に使用されるアッ
シング装置のチャンバを示す断面図である。
【図5】図5(a) 〜図5(c) は、本発明の実施の形態の
配線形成工程からアッシング工程を示す断面図(その
1)である。
【図6】図6(a) 〜図6(c) は、本発明の実施の形態の
配線形成工程からアッシング工程を示す断面図(その
2)である。
【図7】図7は、従来技術によるアッシング装置の処理
累積枚数とアッシングレートの変化を示す図である。
【図8】図8は、従来の配線形成工程からアッシング工
程を示す断面図である。
【図9】図9は、従来の金属エッチングからアッシング
までに使用する装置の複数のチャンバの配置を示す平面
図である。
【符号の説明】
1…ウェハ搬送室、2…ロード/アンロードチャンバ、
3…エッチングチャンバ、4…減圧チャンバ、5…アッ
シングチャンバ、10…ロボット、11…半導体基板
(半導体ウェハ)、12…絶縁層、13…チタン膜、1
4…窒化チタン膜、15…タングステン膜、16…レジ
スト、16p…レジストパターン、17…配線、18…
生成物。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の上に直接又は絶縁層を介して
    金属膜を形成する工程と、 金属膜の上にレジストを塗布する工程と、 前記レジストを露光、現像してレジストパターンを形成
    する工程と、 前記レジストパターンに覆われない領域の前記金属膜を
    反応ガスを用いてエッチングして金属パターンを形成す
    る工程と、 前記金属パターンを形成する際に生成された前記半導体
    基板上又は前記絶縁層上の生成物を第1の雰囲気中で除
    去する工程と、 酸素を含む第2の雰囲気中で前記レジストパターンをア
    ッシングする工程とを有することを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】前記生成物の除去は、前記生成物を加熱し
    て揮発させることによって除去することを特徴とする請
    求項1記載半導体装置の製造方法。
  3. 【請求項3】前記生成物の加熱温度は50℃以上である
    ことを特徴とする請求項2記載の半導体装置の製造方
    法。
  4. 【請求項4】前記生成物の除去は、前記第1の雰囲気を
    真空にして前記生成物を揮発させることによって行われ
    ることを特徴とする請求項1記載の半導体装置の製造方
    法。
  5. 【請求項5】前記第1の雰囲気内で前記生成物を除去す
    る際には、前記第1の雰囲気内に不活性なガスが流され
    ることを特徴とする請求項1記載の半導体装置の製造方
    法。
  6. 【請求項6】前記第1の雰囲気中での前記反応生成物の
    除去は、前記反応生成物にハロゲン含有ガスを供給する
    ことによって除去することを特徴とする請求項1記載半
    導体装置の製造方法。
  7. 【請求項7】前記反応生成物への前記ハロゲン含有ガス
    の供給は、前記金属膜をエッチングした雰囲気と同一で
    あることを特徴とする請求項6記載の半導体装置の製造
    方法。
  8. 【請求項8】前記金属膜は、少なくともタングステン、
    チタン、窒化チタンのいずれかを含む膜であることを特
    徴とする請求項1記載の半導体装置の製造方法。
JP10250597A 1998-09-04 1998-09-04 半導体装置の製造方法 Withdrawn JP2000082693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10250597A JP2000082693A (ja) 1998-09-04 1998-09-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10250597A JP2000082693A (ja) 1998-09-04 1998-09-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000082693A true JP2000082693A (ja) 2000-03-21

Family

ID=17210255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10250597A Withdrawn JP2000082693A (ja) 1998-09-04 1998-09-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000082693A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177781B2 (en) 2010-07-09 2015-11-03 Tokyo Electron Limited Plasma processing method and manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177781B2 (en) 2010-07-09 2015-11-03 Tokyo Electron Limited Plasma processing method and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US5346586A (en) Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip
US6352081B1 (en) Method of cleaning a semiconductor device processing chamber after a copper etch process
US5925577A (en) Method for forming via contact hole in a semiconductor device
US20060032833A1 (en) Encapsulation of post-etch halogenic residue
JP3686678B2 (ja) 半導体処理装置
US5851302A (en) Method for dry etching sidewall polymer
JPH11260785A (ja) フォトレジスト材料とエッチング残留物の除去方法
US5792672A (en) Photoresist strip method
US5462892A (en) Semiconductor processing method for preventing corrosion of metal film connections
JP2008047779A (ja) 半導体装置の製造方法
JPH08153710A (ja) 半導体装置の製造方法
JP4077241B2 (ja) 半導体装置の製造方法
JPH0799224A (ja) 多チャンバ型半導体製造装置
US6566269B1 (en) Removal of post etch residuals on wafer surface
JPH0249425A (ja) 有機化合物膜の除去方法及び除去装置
JP7219521B2 (ja) プラチナパターニングのための犠牲層
US6911398B2 (en) Method of sequentially processing a plurality of lots each including semiconductor substrates
JPH08339950A (ja) フォトレジストパターン形成方法及びフォトレジスト処理装置
JP2000082693A (ja) 半導体装置の製造方法
JPH08111420A (ja) 半導体装置の製造方法及び製造装置
JP2002289589A (ja) エッチング方法
JP3496760B2 (ja) 半導体装置の製造方法
US20050112903A1 (en) Process for removing tungsten particles after tungsten etch-back
JP2000138202A (ja) 半導体装置の製造方法及び製造装置
JP2544129B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110