JP2000082671A - 窒化物系iii−v族化合物半導体装置とその製造方法 - Google Patents

窒化物系iii−v族化合物半導体装置とその製造方法

Info

Publication number
JP2000082671A
JP2000082671A JP10248709A JP24870998A JP2000082671A JP 2000082671 A JP2000082671 A JP 2000082671A JP 10248709 A JP10248709 A JP 10248709A JP 24870998 A JP24870998 A JP 24870998A JP 2000082671 A JP2000082671 A JP 2000082671A
Authority
JP
Japan
Prior art keywords
layer
gan
compound semiconductor
lattice constant
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10248709A
Other languages
English (en)
Other versions
JP2000082671A5 (ja
Inventor
Kenji Funato
健次 船戸
Katsunori Yanashima
克典 簗嶋
Shigeki Hashimoto
茂樹 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10248709A priority Critical patent/JP2000082671A/ja
Publication of JP2000082671A publication Critical patent/JP2000082671A/ja
Publication of JP2000082671A5 publication Critical patent/JP2000082671A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 窒化系物III-V族化合物半導体層が成膜され
る半導体装置において、結晶性にすぐれた窒化系物III-
V族化合物半導体層を得ることができるようにすし、電
気的特性にすぐれ、長寿命化を図ることができ、更に設
計の自由度を高めることのできる半導体装置とその製造
方法を提供する。 【解決手段】 サファイア基板2上に、GaN層を含む
エピタキシャル成長半導体層4が形成されてなる窒化物
系III-V族化合物半導体装置であって、そのGaN層の
格子定数aが、少なくとも0.3183nm以下となる
構成として、結晶性にすぐれた窒化物系III-V族化合物
半導体層を得ることができるようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、窒化物系III-V族
化合物半導体装置とその製造方法に係わる。
【0002】
【従来の技術】GaN,AlGaN,GaInN等のB
h Ali Gaj Ink N(h,i,j,kはそれぞれ原
子比で、0≦h≦1,0≦i≦1,0≦j≦1,0≦k
≦1,h+i+j+k=1)の窒化物系III-V族化合物
半導体は、そのバンドギャップエネルギーが1.8eV
から6.2eVと広範囲にわたっており、赤色から紫外
線におよぶ発光が可能な発光素子の実現が可能な発光素
子への応用が期待され、国の内外を問わず活発な研究開
発が行われている。
【0003】特に、紫外領域の半導体レーザダイオード
は、光データ記録用等の光源として、実現が強く望まれ
ている。また、この窒化物系III-V族族化合物半導体
は、飽和電子速度が大きく、破壊電界も極めて大きいた
め、高周波、大電力用の電界効果トランジスタ(FE
T)などの電子走行素子の材料としても注目されてい
る。
【0004】この窒化物系III-V族化合物半導体を用い
て発光ダイオード,半導体レーザ,FETなどを製造す
る場合には、サファイア基板、酸化亜鉛基板、炭化珪素
基板などの基板上に、目的とする窒化物系III-V族化合
物半導体をヘテロエピタキシャル成長することが行われ
ている。このようにヘテロエピタキシャル成長が行われ
るのは、ホモエピタキシャル成長に必要な窒化物系III-
V族化合物半導体からなる基板の作製が困難なためであ
る。
【0005】この窒化物系III-V族化合物半導体を用い
た半導体レーザの具体的な製造方法を、C面サファイア
基板上に成長したSCH(Separate Confinement Heter
ostructure)製造のGaN系半導体レーザを例にとって
説明する。
【0006】このGaN系半導体レーザを製造するに
は、まず、C面サファイア基板上に有機金属化学気相成
長(MOCVD)法により例えば560℃程度の温度で
第1層目のGaNバッファ層を低温成長させる。その
後、引き続いてこの第1層目のGaNバッファ層上に、
順次、第2層目のGaNバッファ層、n型GaNコンタ
クト層、n型AlGaNクラッド層、n型GaN光導波
層、Ga1-X InX N/Ga1-y Iny N多重量子井戸
構造の活性層、p型GaN光導波層、p型AlGaNク
ラッド層、およびp型GaNコンタクト層をそれぞれM
OCVD法により、成長させる。
【0007】この成長において、Inを含まない層であ
る第2層目のGaNバッファ層、n型GaNコンタクト
層、n型AlGaNクラッド層、n型GaN光導波層、
p型GaN光導波層、p型AlGaNクラッド層、およ
びp型GaNコンタクト層の成長温度は、1000℃程
度とし、Inを含む層であるGa1-X InX N/Ga
1-y Iny N多重量子井戸構造の活性層の成長温度は、
700〜800℃程度とする。
【0008】次に、p型GaNコンタクト層上に、エッ
チングレジストとして、所定のストライプ形状のSiO
2 パターンを形成した後、このパターンをマスクとして
反応性イオンエッチング(RIE)法によりn型GaN
コンタクト層の厚さ方向の途中の深さまでエッチングす
る。
【0009】次に、このSiO2 パターンを除去し、そ
の後、n型GaNコンタクト層上に金属電極層をオーミ
ックコンタクトによって被着して、n側電極を形成す
る。その後、p型ドーパントの熱活性化を行なう。この
熱活性化の条件は、例えば、窒素ガス雰囲気中で800
℃程度とする。次に、p型GaNコンタクト層上に、金
属電極層をオーミックコンタクトによって被着して、p
側電極を形成する。
【0010】このようにして、C面サファイア基板上
に、レーザ構造が形成される。次に、このレーザ構造を
有するサファイア基板をバー状に切断加工して、それぞ
れその切断加工された相対向する面を、両共振器端面と
するバーを、その共振器端面と交叉する面で、所要の幅
に切断して、チップ化し、目的とするSCH構造のGa
N系半導体レーザを得る。
【0011】
【発明が解決しようとする課題】しかしながら、上述の
従来のGaN系半導体レーザの製造方法による場合、次
のような問題がある。第1に、サファイア基板とその上
に成長される窒化物系III-V族化合物半導体との格子定
数の違い、および線熱膨張係数の違いにより格子欠陥が
生じる。この線熱膨張係数の違いによる格子欠陥の発生
は、各窒化物系III-V族化合物半導体を成長させた後
に、その成長時の1000℃程度の成長温度から、室温
に降温する際に、成長層に応力が生じ、そのとき歪みを
緩和するため格子欠陥が生じる。そして、その結果、窒
化物系III-V族化合物半導体層の結晶品質が劣化するこ
とから、GaN系半導体レーザの発光特性や電気的特性
も劣化する。より具体的には、バッファ層から上のすべ
ての成長層に格子欠陥が生じる。その結果、これらの層
の結晶品質が劣化し、レーザ素子の特性の劣化、信頼性
の低下、寿命の低下等を来す。
【0012】第2に、上述したようなヘテロ構造を形成
する成長層は、一般に、フリースタンディング(free s
tanding)での格子定数が異なる歪み系であるため、成長
層に応力が生じ、これによる格子緩和が生じることによ
る欠陥を生じやすい。より具体的には、GaNよりも格
子定数の小さいAlGaN層、すなわち、n型AlGa
Nクラッド層およびp型AlGaNクラッド層に引っ張
り応力が生じることから、クラックが生じやすくなる。
そして、この現象は、Al組成が大きいほど、また、膜
厚が大きくなるほど顕著になる。その結果、n型AlG
aNクラッド層およびp型AlGaNクラッド層等の半
導体層を成長させる場合、そのAl組成には上限が課せ
られることになり、素子設計に制約が加わり、設計の自
由度が小さくなる。
【0013】上述した問題点は、いうまでもなく、レー
ザ素子に限られるものではなく、ヘテロエピタキシャル
成長構造による各種半導体装置、例えば前述のFET等
についても同様である。
【0014】本発明の目的は、窒化物系III-V族化合物
半導体以外の材料からなる基板上に窒化系物III-V族化
合物半導体層が成膜される半導体装置において、品質に
すぐれ、したがって、すぐれた特性と安定性を有し、信
頼性が高く、長寿命化を図ることができ、更に、特に、
成膜中にAlを含むGaN系半導体層が形成される場合
において、上述したクラックの発生を回避できるように
してAl組成および厚さの選定の自由度を高め、設計の
自由度を高めることができるようにした半導体装置とそ
の製造方法を提供することにある。
【0015】
【課題を解決するための手段】本発明者等は、上述の課
題を解決すべく、鋭意検討を行った結果、窒化物系III-
V族化合物半導体以外の材料による基板上に窒化物系II
I-V族化合物半導体を成長させた場合、格子定数が一定
ではないこと、さらに格子定数、したがって残留歪と光
励起による誘導放出光の閾パワー密度に相関があること
を見出した。そして、このことから、格子定数を特定す
ることにより、充分高品質の結晶によるヘテロエピタキ
シャル成長膜を得ることができることを見出し、これに
基いて、上述の課題の解決をはかることができる窒化物
系III-V族化合物半導体装置とその製造方法を提供する
に至ったものである。
【0016】すなわち、本発明においては、サファイア
基板上に、GaN層を含むエピタキシャル成長半導体層
が形成されてなる窒化物系III-V族化合物半導体装置で
あって、そのGaN層の格子定数aが、少なくとも0.
3183nm以下となる構成とする。
【0017】また、本発明製造方法においては、サファ
イア基板上に、1000℃±100℃の成長温度で、G
aN層を、有機金属化学気相成長法によってエピタキシ
ャル成長して、少なくともGaN層を含むエピタキシャ
ル成長半導体層が形成されてなる窒化物系III-V族化合
物半導体装置を得る。
【0018】本発明によれば高品位の結晶育成がなされ
た半導体装置を構成することができる。これにより格子
緩和を抑制し、結晶欠陥の発生を回避できた。
【0019】
【発明の実施の形態】本発明による半導体装置は、サフ
ァイア基板上に、少なくともGaN層を含むエピタキシ
ャル成長半導体層、すなわち例えばGaN層と、これの
上にAlGaN層等の半導体層、あるいは例えばその一
部にGaN以外の半導体層、絶縁層等が形成される構成
による窒化物系III-V族化合物半導体装置において、そ
のGaN層の格子定数aが、0.3183nm以下に形
成された構成とするものである。
【0020】また、この GaN層の格子定数aは、そ
の下限値を、0.3180nm以上に、すなわち0.3
180nm〜0.3183nmの範囲内に形成された構
成とする。
【0021】また、サファイア基板は、成長層のC軸が
サファイア基板面と垂直になるよに成長する面方位をも
つサファイア基板で、このサファイア基板面上に、Ga
N層が、サファイア基板面に沿う方向、すなGaN層の
面内における格子定数aと、これら面に直交する方向の
格子定数cとが、(0.73111−0.66667
a)〔nm〕≦c〔nm〕≦(0.78870−0.8
4722a)〔nm〕の関係にあるGaN層として形成
された構成とする。このサファイア基板としては、例え
ばC面基板、A面基板、N面基板、S面基板を用いるこ
とができる。
【0022】また、本発明製造方法においては、サファ
イア基板上に、1000℃±100℃の成長温度で、G
aN層を、有機金属化学気相成長法によってエピタキシ
ャル成長して、少なくともGaN層を含むエピタキシャ
ル成長半導体層が形成されてなる窒化物系III-V族化合
物半導体装置を得る。
【0023】以下、本発明を、図面を参照して詳細に説
明するに、まず、図1に、その概略断面図を示す、本発
明装置の基本的構造による半導体素子1を作製した。こ
の素子1は、厚さ430μmのC面サファイア基板2上
に、GaN層3および4をMOCVD法によりエピタキ
シャル成長させて成る。この成長は、III 族元素のGa
の原料として、トリメチルガリウム(TMGa)を用
い、V族元素のN(窒素)の原料として、アンモニア
(NH3 )を用いた。
【0024】具体的には、次の方法によって作製した。
まず、C面サファイア基板2上にMOCVD法により成
長温度560℃で、厚さ30nmのGaNバッファ層3
を低温成長させ、再結晶化過程を経て、引き続いて、バ
ッファ層3上に、成長温度1000℃で、厚さ1.5μ
m〜2.5μmのGaN層4を成長させた。この場合、
そのV/III 供給モル比、原料ガスの流速、低温GaN
成長層の再結晶化条件等を変化させることによって、特
性の異なる複数の半導体素子1を作製した。
【0025】図2は、これら複数の半導体素子1の各G
aN層3の格子定数aと格子定数cとのX線回折による
測定結果を示したものである。図2によって、格子定数
a,cは様々の値をとることがわかる。しかしながら、
この測定結果からわかるように、格子定数aとcとの関
係は、負の傾きをもつ直線でフィッティングできる。そ
して、このことは、格子定数が格子の弾性的な変化によ
り変化していることを示している。
【0026】この結果は、次のように解釈することがで
きる。すなわち、GaN層中の歪みの源は、C面サファ
イア基板2とGaN層3との熱膨張係数の違いにあり、
C面サファイア基板2の方がGaN層3より熱膨張係数
が大きいため、GaN層の成長後に成長温度から室温に
降温するとき、GaN層のC面内に2軸性の圧縮歪みが
生じる。図2において、格子定数に分布が生じているの
は、この歪みが、部分的に緩和されること、および、そ
の緩和のされ方が結晶成長条件に依存することを示して
いる。そして、歪みの緩和には格子欠陥の生成を伴うと
考えられるので、格子緩和が起こりにくいほど、結晶品
質が優れていると考えることができる。これについての
確認を行うために、この半導体素子において、光励起に
よる誘導放出光の観測を行い、その閾パワー密度の格子
定数aに対する依存性を測定した。図3は、その結果を
示すもので、この結果から、格子定数aが小さいほど、
言い換えると、残留歪みが大きいほど、閾パワー密度が
低くなることが分かる。すなわち、格子定数aが0.3
185nmで、閾パワー密度を、2.5MW/cm2
することができるが、これより更に格子定数aが小さく
なると、閾パワー密度は減少するが、0.3183nm
以下では閾パワー密度は1.0MW/cm2 以下の値に
飽和する傾向を示す。すなわち、最小の値に選定するこ
とができる。
【0027】一方、格子定数aを、0.3183nm以
下とするとき、Alを含むGaNを成膜中に有する場合
において、前述したクラックの発生を回避できた。そし
て、この場合、Alの組成が8原子%以下では、その厚
さを大とする場合においても、クラックのないAlGa
N系の層を得ることができる。これは、GaN層の格子
定数aが、0.3183nm以下とするとき、AlGa
N層が無歪み状態、あるいは圧縮歪がかかることにな
り、AlGaN層にかかる歪みが引っ張り歪でなくなる
ことから、クラックの発生が回避されるものと思われ
る。
【0028】そして、Alの組成が8原子%以下ではそ
の厚さを大にしても、クラックの発生を回避でき、また
Alの組成が8原子%を超える場合においても、その厚
さが比較的薄い場合には、クラックの発生が回避され
る。
【0029】そこで、本発明においては、GaN層の格
子定数aを、0.3183以下とす。
【0030】そして、格子定数cについてみると、これ
は、図2における直線11および12の範囲でとなる。
すなわち、格子定数aと、格子定数cとの関係を、
(0.73111−0.66667a)〔nm〕≦c
〔nm〕≦(0.78870−0.84722a)〔n
m〕に選定する。因みに、直線11および12の交点
が、フリースタンディングでのGaNの格子定数であっ
て、a=0.31892nm,c=0.51850nm
となる。
【0031】次に、GaNの成膜において、その格子定
数を選定するための具体的成長方法について説明する。
この場合においても、図1でした構成を得た。
【0032】〔具体例1〕この場合、例えば横型反応管
を持つ成長装置を用いた。GaN系の成長を行うC面サ
ファイア基板2を、反応管内において、図4に温度プロ
グラミング図を示すように、基板表面を昇温し、まず、
水素ガス雰囲気中で、例えば1050℃でサーマルクリ
ーニングする。次に、基板温度を560℃まで降温し、
例えば厚さ30nm低温GaNバッファ層3を成膜し
た。V族原料としてはNH3 を、 III族元素としてはT
MGaを用いた。そして、TMGaの供給を止めて、成
長を停止した後、1000℃まで昇温し、一定保持時間
(待機時間)を経て後、TMGaの供給を再開し、厚さ
1.5μmのGaN層4の成長を行った。この昇温およ
び待機の際に、GaNバッファ層3の再結晶化が生じ
る。その昇温時間および待機時間は、それぞれ200秒
とした。
【0033】上述の各GaN層の成長圧力は、700To
rrとし、V族および III族原料の供給モル比(V/ III
供給モル比)を8500〜17000の間で変えて各試
料を作製した。このときのV/ III供給モル比と、格子
定数aおよびcの関係の測定結果を図5に示す。このV
/ III供給モル比は、V族原料のNH3 の供給量を15
SLMに設定して、TMGaの供給量を変更することに
よって変えた。
【0034】図5より、V/ III供給モル比が高くなる
につれ、格子定数aは小さくなり、格子定数cは大きく
なることがわかる。これは、V/ III供給モル比が高い
ほど、成長時に、窒素サイトに関連した欠陥が導入され
にくくなり、格子の熱歪みが緩和されにくくなっている
と考えられる。ここで、成長温度において、窒素原子の
飽和蒸気圧が高く、結晶からの窒素原子が脱離しやすい
ことが背景としてある。
【0035】このように、V/ III供給モル比を大きく
するほど、つまり、TMGaの供給量を小さくするほ
ど、熱歪みの緩和は起こりにくくなるが、成長速度の低
下を来すことから、実用上、例えば1μm/hourオーダ
ーの成長速度とするには、V/III供給モル比を170
00程度とすることが好ましい。
【0036】また、GaNの成長圧力の選定によって、
目的とする格子定数aを得ることができる。次に、この
場合について説明する。
【0037】〔具体例2〕この例においても、具体例1
と同様のGaNの成長を行った。しかしながら、この場
合、高い成長圧力についても行うことから、高耐圧の反
応管構成、すなわち図6に示すように、高耐圧の外囲管
71内に、例えば高周波コイル73による加熱手段を有
する反応管72が配置されて成る。外囲管71には、圧
力調整手段74を介して圧力調整用のガス、例えばN
2 ,あるいはH2 が供給されるガス導入部75と、圧力
調整手段76が設けられて除害装置にガスの排出がなさ
れるガス排出部77が設けられる。一方、反応管72に
おいても、圧力調整手段78が設けられた、原料ガスお
よびキャリアガスが導入されるガス導入部79が一端に
設けられ、他端が、外囲管71内に開放されたガス導出
部80が設けられた構成を有する。
【0038】そして、反応管72内のサセプタ81上に
C面サファイア基板2を配置し、V/ III供給モル比が
12000となるように、原料ガスの供給を行う。そし
て、このV/ III供給モル比に固定して、成長圧力を2
50Torr〜1216Torrの間で変化させた。この場合の
GaNの成長層の厚さは、1.5μm〜2.5μmとし
た。それぞれのGaN層に関する格子定数aの測定結果
を図7に示す。図7より明らかなように、成長圧力を高
くするほど、格子定数aが小さく、格子定数cは大きく
なっている。このことは、成長圧力が高いほど格子の熱
歪みが緩和されにくくなっていることを意味する。
【0039】このように、成長圧力を高めることは、結
果的にV族原料が増加していることであるので、具体例
1におけると同様に、微視的には、成長時に窒素サイト
に関連した欠陥が導入されにくくなっていると考えられ
る。
【0040】そして、図7から、格子定数aを、0.3
183nm以下とするには、成長圧力は、900Torr以
上とすれば良いことが分かるが、用いる反応管構成に応
じて、すなわち反応管強度に応じて、例えば石英、ステ
ンレス等の反応管を用いるときは、1000Torr〜15
20Torrとすることが望ましい。
【0041】更に、低温バッファ層の再結晶化条件の選
定によって、目的とする格子定数aを得ることができ
る。次に、この場合について説明する。
【0042】〔具体例3〕この場合、上述の具体例2と
同様の反応管構成を用い、基本的には具体例2と同様の
方法によるものであるが、この例では、成長圧力を、1
216Torrとし、図4における昇温時間を7分間と一定
にし、待機時間を、10秒〜420秒の間で変化させ
た。このときのそれぞれの格子定数aおよびbの測定結
果を、図8に示す。尚、この場合においても、その成長
層の厚さを、1.5μm〜2.5μmとした。図8か
ら、再結晶条件は、待機時間は150秒以上とすれば良
いことがわかるが、待機時間は200秒以上としても格
子定数に差ほどの変動が生じないことから、作業時間の
上から200秒前後が好ましいことがわかる。
【0043】また、成長温度の選定によって、目的とす
る格子定数aを得ることができる。次に、この場合につ
いて説明する。
【0044】〔具体例4〕この場合、基本的には、具体
例2と同様の方法によったが、この場合、具体例3と同
様に、成長圧力を、1216Torrとし、図4における昇
温時間を7分間と一定にした。しかしながら、この場
合、その待機時間を、180秒間とした。そして、その
成長温度を、1025℃〜1055℃とした。成長層の
厚さは、1.5μm〜2.5μmとした。この場合の、
格子定数aおよびbの測定結果を図9に示す。これによ
れば、成長温度が高いほど、格子の緩和が抑制されるこ
とが読みとれる。
【0045】このことは、具体例1に示した格子定数a
のV/ III供給モル比依存性の傾向、具体例2に示した
格子定数aの成長圧力依存性の傾向と整合している。つ
まり、成長温度が高いほど、NH3 の分解効率が高ま
り、実効的なV/ III供給モル比、あるいはV族原料の
供給が高まると考えられるからである。一方、成長温度
を上昇させると、窒素原子の結晶からの離脱過程が起こ
り易くなる。これら2つの傾向から、品質の高い結晶を
得るための、成長温度には上限があると思われ、経験的
には、1100℃前後、すなわち1100℃±100℃
である。
【0046】上述したように、本発明においては、図1
の構造を基本構成として、各種半導体装置を構成する。
これら半導体装置において、上述したように、C面サフ
ァイア基板上に成長させたGaN層上に、AlGaN層
などの窒化物系III-V族化合物半導体を積層してヘテロ
構造を作製する場合、下地のGaN層の格子欠陥が、上
層の半導体層に伝播することが考えられることから、下
地GaN層中の歪みがなるべく緩和しないようにするも
のであり、このGaN層の格子定数aを0.3183n
m以下とする。そして、約1000℃±100℃で成長
を行った場合に、室温に降温したときに格子緩和が起き
ない理想的な状態を得ることができる0.3180nm
以上とする。
【0047】次に、本発明半導体装置と、その製造方法
を例示するが、本発明はこれらの例に限られるものでは
ない。
【0048】図10は、本発明によるSCH構造による
GaN系半導体レーザの概略断面図を示す。この場合、
C面サファイア基板21上に、MOCVD法により例え
ば560℃程度の成長温度でGaNバッファ層22を低
温成長させた後、引き続いてMOCVD法により、この
GaNバッファ層22上に第2層目のGaNバッファ層
23、n型GaNコンタクト層24、n型AlGaN例
えばAl0.07Ga0.93Nクラッド層25、n型GaN光
導波層26、Ga1-X InX N層とGa1-y Iny N層
(x≠y)とによる多重量子井戸構造の活性層27、p
型GaN光導波層28、p型AlGaN例えばAl0.07
Ga0.93Nクラッド層29、およびp型GaNコンタク
ト層30を順次成長させる。
【0049】これら半導体層のうち、Inを含まない第
2層目のGaNバッファ層23、n型GaNコンタクト
層24、n型AlGaNクラッド層25、n型GaN光
導波層26、p型GaN光導波層28、p型AlGaN
クラッド層29、p型GaNコンタクト層30の成長温
度は1000℃程度とする。そして、多重量子井戸構造
の活性層27を構成する、Inを含む層であるGa1-X
InX N層およびGa1-y Iny N層の成長温度は70
0℃〜800℃程度とする。
【0050】これらの窒化物系III-V族化合物半導体層
を成長させるの原料は、例えばIII族元素であるGaの
原料としてはトリメチルガリウム(TMGa)を用い、
III族元素であるAlの原料としてはトリメチルアルミ
ニウム(TMAl)を用い、III 族元素であるInの原
料としてはトリメチルインジウム(TMI)を用いるこ
とができる。また、V族元素であるNの原料としてはN
3 を用いことができる。
【0051】そして、キャリアガスとしては、例えば、
2 とN2 との混合ガスを用いる。また、ドーパントに
ついては、n型ドーパントとしては例えばモノシラン
(SiH4 )を、p型ドーパントとしては例えばビスメ
チルシクロペンタジエニルマグネシウムを用いる。ここ
で、GaN層23,24のうち少なくとも、第2層目の
GaNバッファ層23の格子定数aを0.3183nm
以下に形成する。
【0052】この後、p型GaNコンタクト層30上に
所定のストライプ形状のSiO2 パターンを形成した
後、このSiO2 パターンをマスクとして反応性イオン
エッチング(RIE)法によりn型GaNコンタクト層
14の厚さ方向の途中の深さまでエッチングする。次に
SiO2 パターンを除去して、エッチングにより外部に
露呈したn型GaNコンタクト層24上に、金属電極層
をオーミックに被着してn側電極31を形成する。
【0053】その後、p型ドーパントの熱活性化を行な
う。この熱活性化の条件は、例えば窒素ガス雰囲気中で
800℃程度とする。
【0054】次に、p型GaNコンタクト層30上に金
属電極層をオーミックに被着してp側電極を形成する。
その後、このGaN系半導体層が積層された半導体レー
ザ構造部が形成された基板を、バー状に、最終的に形成
する半導体レーザの共振器長に対応する幅をもって切断
加工して、各切断面によって両共振器端面が形成される
複数のバーを得る。そして、これらバーを、その長手方
向に複数に分断してチップ化し、目的とするSCH構造
のGaN系半導体レーザを多数個同時に得る。
【0055】この構成による半導体レーザにおいて、そ
のGaN層のうち少なくとも、第2層目のGaNバッフ
ァ層23の格子定数aが0.3183nm以下で、かつ
格子定数cが、(0.73111−0.66667a)
〔nm〕≦c〔nm〕≦(0.78870−0.847
22a)〔nm〕に成長することにより、GaNバッフ
ァ層23中の格子欠陥は少なくなり、そのため、このバ
ッファ層23上に成長される各半導体層にも格子欠陥が
導入されにくくなり、結晶品質が良好となった。これに
よって、良好な発光特性および電気特性を有し、高発光
効率かつ長寿命の、室温パルス発振、室温連続発振のG
aN系半導体レーザを実現することができた。また、こ
の本発明構成によれば、GaN層の格子定数aが、小に
選定されることによって、これの上に成長させる、Al
を含有のn型AlGaNクラッド層25およびp型Al
GaNクラッド層29の格子定数aとの差が縮小される
ことによって、クラッド層25および29に、クラック
が発生するおそれも回避される。それ故、これらのn型
AlGaNクラッド層25およびp型AlGaNクラッ
ド層29のAl組成に上限が緩和され、レーザの設計の
自由度が増大する。
【0056】因みに、 GaN系の半導体レーザーを構
成する場合の、クラッド層は、キャリアの閉じ込めを充
分行うことができるようにする、AlGaNのAlの含
有量は、6原子%〜8原子%を必要とするものであり、
その厚さは、例えば0.5μmという比較的大きな厚さ
を必要とするものであるが、本発明によれば、この場合
いおいても、クラッド層における、クラックの発生を回
避できた。
【0057】また、図10で説明したSCH型半導体レ
ーザにおいて、そのGaNバッファ層23の成膜を省略
し、コンタクト層24を、その格子定数aが0.318
3nm以下で、かつ格子定数cが、(0.73111−
0.66667a)〔nm〕≦c〔nm〕≦(0.78
870−0.84722a)〔nm〕とすることもでき
る。この場合においても、図10で説明した構造と、ほ
ぼ同等の効果が得られた。
【0058】次に、本発明を、GaN系発光ダイオード
に適用する場合の例を、その概略断面図を示す図11を
参照して、その製造方法と共に説明する。この例におい
ては、C面サファイア基板41上に、MOCVD法によ
り例えば560℃程度の成長温度でGaNバッファ層4
2を低温成長させた後、引き続いてMOCVD法によ
り、このGaNバッファ層42上に、順次第2層目のG
aNバッファ層43、n型GaNコンタクト層44、n
型AlGaN例えばAl0.07Ga0.93Nクラッド層4
5、Ga1-x Inx N層およびGa1-y Iny N層(x
≠y)による多重量子井戸構造の活性層46、p型Al
GaNクラッド層47、およびp型GaNコンタクト層
48を成長させる。
【0059】この場合においても、Inを含まない第2
層目のGaNバッファ層43、n型GaNコンタクト層
44、n型AlGaNクラッド層45、p型AlGaN
例えばAl0.07Ga0.93Nクラッド層47、p型GaN
コンタクト層48の成長温度は、1000℃程度とす
る。そして、Inを含む多重量子井戸構造の活性層46
を構成するGa1-x Inx N層およびGa1-y Iny
層成長温度は、700℃〜800℃程度とする。
【0060】これらの窒化物系III-V族化合物半導体層
の成長層の原料、キャリアガスおよびドーパントとして
は、前述の図10で説明した半導体レーザの場合と同様
のものを用いることができる。用いる。
【0061】また、この後、p型GaNコンタクト層4
8上に、ストライプ状のSiO2 パターンを形成した
後、このSiO2 パターンをマスクとしてRIE法によ
りn型GaNコンタクト層44の厚さ方向の途中の深さ
までエッチングを行って、コンタクト層44の一部を外
部に露呈する。その後、SiO2 パターンを除去し、エ
ッチングによって外部に露呈したn型GaNコンタクト
層44上に、金属電極層をオーミックコンタクトしてn
側電極49を形成する。
【0062】その後、p型ドーパントの熱活性化を行な
う。この熱活性化の条件は、例えば、窒素ガス雰囲気中
で800℃程度とする。
【0063】次に、p型GaNコンタクト層48上にp
側電極を形成する。この後、前述したと同様のチップ化
を行って、目的とするGaN系発光ダイオードを得る。
【0064】そして、この場合においても、そのGaN
層のうち、少なくとも、第2層目のGaNバッファ層4
3の格子定数aが0.3183nm以下で、かつ格子定
数cが、(0.73111−0.66667a)〔n
m〕≦c〔nm〕≦(0.78870−0.84722
a)〔nm〕に成長することにより、GaNバッファ層
43中の格子欠陥は少なくなり、そのため、このバッフ
ァ層43上に成長される各半導体層にも格子欠陥が導入
されにくくなり、結晶品質が良好となった。これによっ
て、良好な発光特性および電気特性を有し、高発光効率
かつ長寿命のGaN系半導体ダイオードを得ることがで
きた。
【0065】また、この例においても、GaN層の格子
定数aが、小に選定されることによって、Alを含有の
n型AlGaNクラッド層45およびp型AlGaNク
ラッド層47のAl組成に上限が緩和され、発光ダイオ
ードの設計の自由度が増大する。因みに、発光ダイオー
ドにおいて、そのキャリアのオーバーフローを充分防ぐ
効果を奏するAlGaN層は、Alの含有量は6原子%
〜8原子%を必要とするものであるが、上述の本発明構
成によれば、この場合においてもクラックの発生を回避
できた。
【0066】また、この図11で示したGaN系発光ダ
イオードにおいて、そのGaNバッファ層42を成長さ
せた後、GaNバッファ層43を成長させることなく、
GaNバッファ層42上に、直接、n型GaNコンタク
ト層44およびその上層の窒化物系III-V族化合物半導
体層を成長させる構成とすることもできる。この場合、
GaNコンタクト層44において、格子定数aが0.3
183nm以下で、かつ格子定数cが、(0.7311
1−0.66667a)〔nm〕≦c〔nm〕≦(0.
78870−0.84722a)〔nm〕に成長するこ
とにより、図11で説明した発光ダイオードと、同等の
効果を奏することができた。
【0067】また、本発明は、発光半導体装置に限ら
ず、GaN系の例えばショットキー接合型のFET、い
わゆるMES−FETに適用することもできる。図12
は、この場合の一例の概略断面図で、図12を参照して
その製造方法と共に説明する。
【0068】この例においても、C面サファアイア基板
51上に、例えばMOCVD法により例えば560℃程
度の成長温度でGaNバッファ層52をエピタキシャル
成長し、この上にn型GaNチャネル層53をエピタキ
シャル成長する。
【0069】このn型GaNチャネル層53は、格子定
数aが0.3183nm以下で、かつ格子定数cが、
(0.73111−0.66667a)〔nm〕≦c
〔nm〕≦(0.78870−0.84722a)〔n
m〕に成長する。この場合における窒化物系III-V族化
合物半導体層の成長の原料、キリャアガスおよびn型ド
ーパントは、図10の例で説明したと同様のものを用い
得る。
【0070】そして、n型チャネル層53上に、例えば
Ti/Alからなるソース電極54およびドレイン電極
55をオーミックに被着形成し、例えばTi/Wからな
るゲート電極56を形成する。このようにして、目的と
するGaN系のMES−FETを得る。
【0071】この例においても、n型GaNチャネル層
53の結晶品質を良好にすることができることから、相
互コンダクタンスが高く、遮断周波数が高く、低雑音、
低オン抵抗のGaN系のMES−FETを実現すること
ができる。
【0072】次に、本発明をGaN系高電子移動度トラ
ンジスタ(HEMT)に適用する場合を、図13の概略
断面図を参照して説明する。この場合、C面サファイア
基板61上に例えばMOCVD法により例えば560℃
程度の温度でGaNバッファ層62を低温成長させた
後、続いてMOCVD法により例えば1000℃程度の
成長温度でこのGaNバッファ層62上にアンドープG
aNチャネル層63およびn型AlGaN例えばAl
0.15Ga0.85N電子供給層64を順次成長させる。
【0073】このn型GaNチャネル層63の成長は、
前述した格子定数aが、0.3183nm以下で、かつ
格子定数cが、(0.73111−0.66667a)
〔nm〕≦c〔nm〕≦(0.78870−0.847
22a)〔nm〕に成長する。これらの窒化物系III-V
族化合物半導体層の成長の際の原料、キャリアガスおよ
びn型ドーパントは、図10で説明した例と同様のもの
を用い得る。
【0074】次に、n型AlGaN電子供給層64上
に、例えばTi/Alからなるソース電極65およびド
レイン電極66を形成し、また、例えばTi/Wからな
るゲート電極67を形成する。このようにして目的とす
るGaN系HEMTを得る。
【0075】このHEMTは、アンドープGaNチャネ
ル層63およびn型AlGaN電子供給層64の結晶品
質を良好にすることができ、したがって、相互コンダク
タンスが高く、遮断周波数が高く、低雑音、低オン抵抗
のGaN系HEMTを実現することができた。
【0076】また、HEMT等における電子供給層とし
てのAlGaNにおいては、AlGaN/GaNヘテロ
界面において、伝導帯について充分大きなエネルギー差
を持たせるために、Alの含有量を10%以上とするこ
とが必要であるが、この場合、その厚さは、100nm
程度に薄い膜厚とされるものであって、この場合におい
ても、本発明構成によれば、これらAlを含むGaN層
におけるクラックの発生を回避できた。
【0077】尚、上述した各例では、主にC面サファイ
ア基板を用いた場合であるが、例えばA面サファイア基
板、N面サファイア基板、S面サファイア基板、更に、
R面サファイア基板、M面サファイア基板を用いても、
成長層のC軸が基板に垂直になることからほぼ同様の結
果が得られる。
【0078】また、上述した各例で例示した、具体的数
値、構造、材料、プロセス、エッチングガス等を、本発
明の構成、すなわち本発明の技術的思想内において、変
形変更を行うことができる。例えば、上述の各例に於け
る成長温度1000℃は、1000℃±100°Cの範
囲で変更できる。また、例えば、上述の半導体レーザに
おいては、SCH構造を有する半導体レーザにこの発明
を適用した場合について説明したが、DH構造(Double
Heterostructure)を有する半導体レーザ等に適用する
ことも可能である。
【0079】また、上述した例では、本発明を、半導体
レーザ、半導体ダイオード、FET、HEMTに適用し
た場合であるが、これら半導体装置に限られず、種々の
窒化物系III−V族化合物半導体装置に適用できるも
のである。
【0080】
【発明の効果】上述したように、本発明によれば、サフ
ァイア基板上にGaN層を含む成長を行なう際、少なく
とも1つのGaN層の格子定数を特定したことによっ
て、GaN層を含む各層の結晶を良好なものとすること
ができる。その結果、特性が良好な、信頼性の高い、ま
た長寿命化が図られた室温パルス発振、室温連続発振の
半導体レーザー等の半導体発光素子や電子走行素子を製
造することができる。
【0081】更に、AlGaN層を含む層を成膜する場
合においても、このAlGaN層におけるクラックの発
生を抑制できることから、このAlGaN層におけるA
l組成の上限が緩和され、これにより、素子設計の自由
度が高められるなど、本発明装置、およびその製造方法
は、工業的に大きな利益を有する。
【図面の簡単な説明】
【図1】本発明装置の基本構造を示す概略断面図であ
る。
【図2】C面サファイア基板上に成長させたGaN層の
格子定数a,cの測定結果を示す図である。
【図3】本発明の説明に供するGaNの格子定数aと閾
パワー密度の関係を示す図である。
【図4】本発明の説明に供する温度プログラミング図で
ある。
【図5】本発明の説明に供するGaNの格子定数a,c
のと、その成長時のV族原料とIII族原料のモル比との
関係の測定結果を示す図である。
【図6】本発明で用いる成長装置の一例の概略断面図で
ある。
【図7】本発明の説明に供するGaNの成長圧力と、格
子定数a,cとの関係を示す図である。
【図8】本発明の説明に供するGaNの成長時の昇温後
の待機時間と、GaNの格子定数a,cとの関係を示す
図である。
【図9】本発明の説明に供するGaNの成長温度と、G
aNの格子定数a,cとの関係を示す図である。
【図10】本発明によるGaN系レーザの一例の概略断
面図である。
【図11】本発明によるGaN系発光ダイオードの一例
の概略断面図である。
【図12】本発明によるGaN系MESFETの一例の
概略断面図である。
【図13】本発明によるGaN系HEMTの一例の概略
断面図である。
【符号の説明】
1・・・半導体素子、2,21,41,51,61,・
・・サファイア基板、3,22,23,42,43,5
2,62・・・バッファ層、4・・・GaN層、24,
30,44,48・・・コンタクト層、25,29,4
5,47,・・・クラッド層、27,46・・・活性
層、26,28・・・光導波層、53,63・・・チャ
ネル層、64・・・電子供給層、31,49・・・n側
電極、32,50・・・p側電極、54,65・・・ソ
ース電極、55,66・・・ドレイン電極、56,67
・・・ゲート電極、71・・・外囲管、72・・・反応
管、73・・・高周波コイル、74,76,78・・・
圧力調整手段、75・・・ガス導入部、77・・・ガス
排出部、79・・・ガス導入部、80・・・ガス導出
部、81・・・サセプタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 茂樹 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5F045 AA04 AB14 AB17 AC08 AC12 AC18 AD09 AD11 AD12 AD13 AD14 AD15 AE30 AF09 AF13 BB07 BB12 CA07 CA12 DA53 DA55 DA61 EB15 EE12 HA16 5F052 AA18 CA01 DA04 DB01 EA11 HA08 JA10 KA02 5F072 AB13 AK04 JJ03 RR05 5F073 AA74 CA07 CB01 CB07 DA05 DA25 EA28

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 サファイア基板上に、少なくともGaN
    層を含むエピタキシャル成長半導体層が形成されてなる
    窒化物系III-V族化合物半導体装置であって、 上記GaN層の格子定数aが、0.3183nm以下に
    形成されて成ることを特徴とする窒化物系III-V族化合
    物半導体装置。
  2. 【請求項2】 上記GaN層の格子定数aが、0.31
    80nm〜0.3183nmの範囲内に形成されて成る
    ことを特徴とする請求項1に記載の窒化物系III-V族化
    合物半導体装置。
  3. 【請求項3】 上記サファイア基板が、C面サファイア
    基板であることを特徴とする請求項1に記載の窒化物系
    III-V族化合物半導体装置。
  4. 【請求項4】 成長層のC軸がサファイア基板面と垂直
    になるように成長する面方位をもつサファイア基板で、
    該サファイア基板面に、GaN層を、上記基板面に沿う
    方向の格子定数aと、上記基板面に直交する方向の格子
    定数cとが、(0.73111−0.66667a)
    〔nm〕≦c〔nm〕≦(0.78870−0.847
    22a)〔nm〕の関係をもって形成されたことを特徴
    とする請求項1に記載の窒化物系III-V族化合物半導体
    装置。
  5. 【請求項5】 上記サファイア基板が、C面サファイア
    基板で、該C面サファイア基板面に、GaN層を、上記
    基板面に沿う方向の格子定数aと、上記基板面に直交す
    る方向の格子定数cとが、(0.73111−0.66
    667a)〔nm〕≦c〔nm〕≦(0.78870−
    0.84722a)〔nm〕の関係をもって形成された
    ことを特徴とする請求項1に記載の窒化物系III-V族化
    合物半導体装置。
  6. 【請求項6】 サファイア基板上に、1000℃±10
    0℃の成長温度で、GaN層を、有機金属化学気相成長
    法によって格子定数aを0.3183nm以下にエピタ
    キシャル成長して、少なくともGaN層を含むエピタキ
    シャル成長半導体層が形成されてなる窒化物系III-V族
    化合物半導体装置を作製することを特徴とする窒化物系
    III-V族化合物半導体装置の製造方法。
  7. 【請求項7】 上記GaN層の格子定数aを、0.31
    80nm〜0.3183nmの範囲内に形成することを
    特徴とする請求項6に記載の窒化物系III-V族化合物半
    導体装置。
  8. 【請求項8】 上記サファイア基板として、C面サファ
    イア基板を用いたことを特徴とする請求項6に記載の窒
    化物系III-V族化合物半導体装置の製造方法。
  9. 【請求項9】 成長層のC軸がサファイア面と垂直にな
    るように成長する面方位をもつサファイア基板で、該サ
    ファイア基板面に、上記GaN層を、上記基板面に沿う
    方向の格子定数aと、上記基板面に直交する方向の格子
    定数cとの関係が、(0.73111−0.66667
    a)〔nm〕≦c〔nm〕≦(0.78870−0.8
    4722a)〔nm〕に選定することを特徴とする請求
    項6に記載の窒化物系III-V族化合物半導体装置の製造
    方法。
  10. 【請求項10】 上記サファイア基板が、C面サファイ
    ア基板で、該C面サファイア基板面に、上記GaN層
    を、上記基板面に沿う方向の格子定数aと、上記基板面
    に直交する方向の格子定数cとの関係が、(0.731
    11−0.66667a)〔nm〕≦c〔nm〕≦
    (0.78870−0.84722a)〔nm〕に選定
    することを特徴とする請求項6に記載の窒化物系III-V
    族化合物半導体装置の製造方法。
JP10248709A 1998-06-26 1998-09-02 窒化物系iii−v族化合物半導体装置とその製造方法 Pending JP2000082671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10248709A JP2000082671A (ja) 1998-06-26 1998-09-02 窒化物系iii−v族化合物半導体装置とその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-180801 1998-06-26
JP18080198 1998-06-26
JP10248709A JP2000082671A (ja) 1998-06-26 1998-09-02 窒化物系iii−v族化合物半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2000082671A true JP2000082671A (ja) 2000-03-21
JP2000082671A5 JP2000082671A5 (ja) 2005-10-13

Family

ID=26500194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10248709A Pending JP2000082671A (ja) 1998-06-26 1998-09-02 窒化物系iii−v族化合物半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2000082671A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441391B1 (en) 2000-09-01 2002-08-27 Nec Corporation Semiconductor device having drain and gate electrodes formed to lie along few degrees of direction in relation to the substrate
JP2002270618A (ja) * 2001-03-06 2002-09-20 Furukawa Electric Co Ltd:The GaN系電界効果トランジスタ
WO2002078067A1 (fr) * 2001-03-23 2002-10-03 Yasuhiko Arakawa Procédé de tirage de cristaux de semi-conducteur composé à base de nitrure de gallium, et dispositif électronique comportant un semi-conducteur composé à base de nitrure de gallium
WO2003063215A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures
JP2004502298A (ja) * 2000-06-28 2004-01-22 アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム((Al,In,Ga)N)自立基板のエピタキシー品質(表面凹凸および欠陥密度)の改良を実現する方法
JP2004327882A (ja) * 2003-04-28 2004-11-18 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2006186257A (ja) * 2004-12-28 2006-07-13 Sony Corp 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP2006344930A (ja) * 2005-04-07 2006-12-21 Showa Denko Kk Iii族窒化物半導体素子の製造方法
JP2007290960A (ja) * 2006-04-25 2007-11-08 Samsung Electro Mech Co Ltd 非極性m面窒化物半導体の製造方法
JP2012142629A (ja) * 2005-06-10 2012-07-26 Cree Inc 炭化シリコン基板上のiii族窒化物エピタキシャル層
JP2013123046A (ja) * 2012-11-19 2013-06-20 Toshiba Corp 半導体発光素子の製造方法
JP2013153189A (ja) * 2004-05-11 2013-08-08 Cree Inc 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
US8933486B2 (en) 2006-11-13 2015-01-13 Cree, Inc. GaN based HEMTs with buried field plates
US9397173B2 (en) 2003-09-09 2016-07-19 Cree, Inc. Wide bandgap transistor devices with field plates
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US10109713B2 (en) 2003-09-09 2018-10-23 The Regents Of The University Of California Fabrication of single or multiple gate field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502298A (ja) * 2000-06-28 2004-01-22 アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム((Al,In,Ga)N)自立基板のエピタキシー品質(表面凹凸および欠陥密度)の改良を実現する方法
US6441391B1 (en) 2000-09-01 2002-08-27 Nec Corporation Semiconductor device having drain and gate electrodes formed to lie along few degrees of direction in relation to the substrate
JP2002270618A (ja) * 2001-03-06 2002-09-20 Furukawa Electric Co Ltd:The GaN系電界効果トランジスタ
WO2002078067A1 (fr) * 2001-03-23 2002-10-03 Yasuhiko Arakawa Procédé de tirage de cristaux de semi-conducteur composé à base de nitrure de gallium, et dispositif électronique comportant un semi-conducteur composé à base de nitrure de gallium
WO2003063215A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures
US6764871B2 (en) 2002-01-21 2004-07-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating a nitride semiconductor device
JP2004327882A (ja) * 2003-04-28 2004-11-18 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
US9397173B2 (en) 2003-09-09 2016-07-19 Cree, Inc. Wide bandgap transistor devices with field plates
US10109713B2 (en) 2003-09-09 2018-10-23 The Regents Of The University Of California Fabrication of single or multiple gate field plates
JP2013153189A (ja) * 2004-05-11 2013-08-08 Cree Inc 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP4548117B2 (ja) * 2004-12-28 2010-09-22 ソニー株式会社 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP2006186257A (ja) * 2004-12-28 2006-07-13 Sony Corp 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP2006344930A (ja) * 2005-04-07 2006-12-21 Showa Denko Kk Iii族窒化物半導体素子の製造方法
JP2012142629A (ja) * 2005-06-10 2012-07-26 Cree Inc 炭化シリコン基板上のiii族窒化物エピタキシャル層
JP2007290960A (ja) * 2006-04-25 2007-11-08 Samsung Electro Mech Co Ltd 非極性m面窒化物半導体の製造方法
US8933486B2 (en) 2006-11-13 2015-01-13 Cree, Inc. GaN based HEMTs with buried field plates
JP2013123046A (ja) * 2012-11-19 2013-06-20 Toshiba Corp 半導体発光素子の製造方法
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs

Similar Documents

Publication Publication Date Title
JP2000082671A (ja) 窒化物系iii−v族化合物半導体装置とその製造方法
JP3470623B2 (ja) 窒化物系iii−v族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
US6841410B2 (en) Method for forming group-III nitride semiconductor layer and group-III nitride semiconductor device
JP4743214B2 (ja) 半導体素子およびその製造方法
JP3866540B2 (ja) 窒化物半導体素子およびその製造方法
JP3139445B2 (ja) GaN系半導体の成長方法およびGaN系半導体膜
EP2336397A2 (en) Non-polar (Al,B,In,Ga)N-based device with a reduced dislocation density and method for its manufacture
JP2003229645A (ja) 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
EP2086003A2 (en) Method of growing group III-V compound semiconductor, and method of manufacturing light-emitting device and electronic device
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JPH11243253A (ja) 窒化物系iii−v族化合物半導体の成長方法、半導体装置の製造方法、窒化物系iii−v族化合物半導体成長用基板および窒化物系iii−v族化合物半導体成長用基板の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2002145700A (ja) サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2001267691A (ja) 半導体素子およびその製造方法
JP2000164510A (ja) 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP2003178976A (ja) 半導体装置およびその製造方法
JP2003273469A (ja) 窒化ガリウム系半導体素子及びその製造方法
JP2008135768A (ja) 窒化物系iii−v族化合物半導体層の成長方法および半導体装置の製造方法
JP2008098224A (ja) Iii族窒化物化合物半導体積層構造体の成膜方法
JP3900196B2 (ja) Iii族窒化物半導体光素子
JPH11204885A (ja) 窒化物系iii−v族化合物半導体層の成長方法および半導体装置の製造方法
JP2008098245A (ja) Iii族窒化物化合物半導体積層構造体の成膜方法
JP2002151415A (ja) 窒化物系半導体素子、窒化物系半導体基板、及びそれらの製造方法
JPH1075018A (ja) 半導体の製造方法及び半導体発光素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080108