JP2000077564A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000077564A
JP2000077564A JP24638198A JP24638198A JP2000077564A JP 2000077564 A JP2000077564 A JP 2000077564A JP 24638198 A JP24638198 A JP 24638198A JP 24638198 A JP24638198 A JP 24638198A JP 2000077564 A JP2000077564 A JP 2000077564A
Authority
JP
Japan
Prior art keywords
bare chip
light
semiconductor device
wiring pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24638198A
Other languages
English (en)
Inventor
Kenichi Nakagi
謙一 中木
Masaki Mikoyama
正樹 三箇山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP24638198A priority Critical patent/JP2000077564A/ja
Publication of JP2000077564A publication Critical patent/JP2000077564A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 ベアチップICへの背部からの外光による照
射を長期にわたって確実に阻止し、しかも、安価に製造
できる半導体装置を提供すること。 【解決手段】 ベアチップIC5を搭載した側の背部と
なるフレキシブルプリント配線基板2の他方の面3Bに
接着剤層を介することなくベアチップIC5の背部を被
覆するように配線パターンの導体と同様の材質からなる
遮光膜8を形成し、ベアチップICへの背部からの外光
による照射を長期にわたって確実に阻止することができ
るようにしたもの。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フレキシブルプリ
ント配線基板にベアチップICを搭載した半導体装置に
係り、特に、ベアチップICの遮光構造の改良に関する
ものである。
【0002】
【従来の技術】前述したフレキシブルプリント配線基板
にベアチップICを搭載した半導体装置は、そのフレキ
シブルプリント配線基板が可撓性であるため、フレキシ
ブルプリント配線基板の折り曲げなどによる薄型化や小
型化が可能であるし、また、部品の配線作業の合理化も
はかれるので、液晶ディスプレイの駆動装置などに適用
されている。
【0003】まず、この種の半導体装置の従来のものを
図2により説明する。
【0004】図2に示す半導体装置1は、ポリイミド、
ポリエステルといった絶縁性材料により構成されたフレ
キシブルプリント配線基板としてのベースフィルム2を
有しており、このベースフィルム2の表面3Aには、銅
箔のような材料からなる配線パターン4がめっきあるい
はエッチングなどにより形成されている。
【0005】そして、前記配線パターン4には、ベアチ
ップIC5やその他の図示しないチップ部品が搭載され
ている。また、前記配線パターン4上には、レジスト材
料からなる保護膜6が積層され、配線パターン4を保護
するようになっている。
【0006】ところで、前記ベアチップIC5には、外
部からの入射光により動作電圧が変化して、動作不良を
起こしたりあるいは動作が停止してしまうという電気的
誤動作の問題が指摘されており、このため、ベアチップ
IC5に対する遮光が従来から行われていた。
【0007】そして、図2に示すような半導体装置1に
おいては、前記ベアチップIC5を搭載した側の背部と
なるベースフィルム2の裏面3B側からの外光がベアチ
ップIC5を照射してしまう構造となっているため、ベ
ースフィルム2の裏面3B側からの外光を遮断するため
の構造を設ける必要があった。
【0008】このため、従来の半導体装置1において
は、ベースフィルム2の裏面3Bに、黒色ポリエステル
フィルムやアルミニウム蒸着テープからなる遮光テープ
7Aを接着剤もしくは粘着剤層7Bを介して貼着してい
た。
【0009】
【発明が解決しようとする課題】しかしながら、前述し
たように、ベースフィルム2の裏面3Bに、黒色ポリエ
ステルフィルムやアルミニウム蒸着テープからなる遮光
テープ7Aを貼着して遮光するのでは、高温高湿のよう
な厳しい環境下においてこの種の半導体装置1を使用す
ると、遮光テープ7Aがベースフィルム2から剥離して
しまうという信頼性に関する問題点があった。
【0010】また、ベースフィルム2の裏面3Bに遮光
テープ7Aを貼着するためには、半導体装置1の製造工
程に遮光テープ7Aの貼着工程を加えなければならず、
工程が増えることにより作業性が低下するし、また、専
用の貼着装置や遮光テープ7Aの材料費が掛かることに
より半導体装置2の製造コストの面での問題点もあっ
た。
【0011】本発明は、このような点に鑑み、ベアチッ
プICへの背部からの外光による照射を長期にわたって
確実に阻止し、しかも、安価に製造できる半導体装置を
提供することを目的とする。
【0012】
【課題を解決するための手段】前述した目的を達成する
ため請求項1に係る本発明の半導体装置の特徴は、ベア
チップICを搭載した側の背部となるフレキシブルプリ
ント配線基板の他方の面に接着剤層を介することなくベ
アチップICの背部を被覆するように配線パターンの導
体と同様の材質からなる遮光膜を形成した点にある。そ
して、このような構成を採用したことにより、フレキシ
ブルプリント配線基板の裏面に直接遮光膜が形成されて
いるので、ベアチップICへの背部からの外光による照
射を長期にわたって確実に阻止することができる。
【0013】請求項2に係る本発明の半導体装置の特徴
は、ベアチップICを搭載した側の背部となるフレキシ
ブルプリント配線基板の他方の面に接着剤層を介するこ
となくベアチップICの背部を被覆するように配線パタ
ーンの導体と同様の材質からなる遮光膜を形成し、この
遮光膜を外周も含めて保護膜により被覆した点にある。
そして、このような構成を採用したことにより、ベアチ
ップICへの背部からの外光による照射をさらに長期に
わたって確実に阻止することができる。
【0014】請求項3に係る本発明の半導体装置の特徴
は、配線パターンの表面を被覆する保護膜と遮光膜を被
覆する保護膜とを熱膨張係数の等しい材料により同一膜
厚に形成した点にある。そして、このような構成を採用
したことにより、温度変化によるフレキシブルプリント
配線基板の反りを防止することができる。
【0015】請求項4に係る本発明の半導体装置の特徴
は、遮光膜を接地した点にある。そして、このような構
成を採用したことにより、ベアチップICが防磁性や耐
静電性を得ることができる。
【0016】
【発明の実施の形態】図1は本発明の実施形態を示すも
のであるが、図2において前述した従来のものと同一な
いしは相当するものにおいては図面中に同一の符号を付
して説明する。
【0017】図1に示す半導体装置1は、前述した従来
のものと同様、ポリイミド、ポリエステルといった絶縁
性材料により構成されたフレキシブルプリント配線基板
としてのベースフィルム2を有しており、このベースフ
ィルム2の表面3Aには、銅箔のような材料からなる配
線パターン4がめっきあるいはエッチングなどにより形
成されている。
【0018】そして、前記配線パターン4には、ベアチ
ップIC5やその他の図示しないチップ部品が搭載され
ている。また、前記配線パターン4上には、レジスト材
料からなる保護膜6が積層され、配線パターン4を保護
するようになっている。
【0019】ここまでの構成は、前述した従来の半導体
装置1と同様である。
【0020】そして、本実施形態においては、特に、ベ
アチップIC5を搭載した側の背部となるベースフィル
ム2の裏面3Bに、ベアチップIC5の背部を被覆し、
ベースフィルム2を介してベアチップIC5に外光が到
達しないようにするための遮光膜8が接着剤層あるいは
粘着剤層を介することなく直接形成されている。この遮
光膜8は、前述した配線パターン4の導体と同様、銅箔
からなり、めっきあるいはエッチングなどにより前記配
線パターン4と同一工程において同一膜厚となるように
形成されている。
【0021】さらに、前記遮光膜8の外周を含め遮光膜
8および前記ベースフィルム2上は、前記配線パターン
4を被覆する保護膜6と同様のレジスト材料からなる保
護膜9により被覆されている。この保護膜9の膜厚は前
記保護膜6の膜厚と等しくされている。なお、この保護
膜9の材料は、必ずしも前記保護膜6と同一のレジスト
材料でなくとも、同一の熱膨張係数を有する材料であれ
ばよい。
【0022】さらにまた、前記導電性のよい銅製の遮光
膜8は図示しないアース線により接地されている。
【0023】つぎに、前述した構成からなる本実施形態
の作用ならびに効果について説明する。
【0024】本実施形態の半導体装置1Aは、搭載され
ているベアチップIC5にベースフィルム2を介して対
向する裏面3Bに遮光膜8が直接形成されているので、
ベアチップIC5に対する外光の照射を確実に防止し
て、ベアチップIC5の誤作動を確実に防止することが
できる。
【0025】また、この遮光膜8は保護膜9により被覆
されているので、高温高湿のような厳しい環境下におい
てこの半導体装置1Aを長期にわたって使用しても、遮
光膜8がベースフィルム2から剥離するおそれがなく、
長期にわたってベアチップIC5に対する外光の照射を
確実に防止することができる。
【0026】さらに、前記保護膜9は、前記保護膜6と
熱膨張係数が同じでしかも保護膜6と同一膜厚とされて
いるので、環境温度が変化してもベースフィルム2に反
りが生じることがなく、半導体装置1Aとしての信頼性
を確保することができる。
【0027】さらにまた、ベースフィルム2の裏面3B
への遮光膜8の形成は、ベースフィルム2の表面3Aへ
の配線パターン4の形成と同一工程において行われ、ま
た、ベースフィルム2の裏面3Bおよび遮光膜8への保
護膜の形成は、ベースフィルム2の表面3Aへの配線パ
ターン4の形成と同一工程において行われるので、製造
工程が単純化され、製造コストも従来のものと比較して
安価にできる。
【0028】また、遮光膜8が接地されているので、ベ
アチップIC5が防磁性や耐静電性を得ることができ
る。
【0029】ここで、本実施形態のさらに具体的な実施
例について記載すると、膜厚25〜50μmのポリイミ
ド製のベースフィルム2の表面3AにベアチップIC5
を搭載し、このベアチップIC5にベースフィルム2を
介して対向する裏面3Bに膜厚8〜18μmの銅箔製の
遮光膜8を形成し、この遮光膜8を被覆するように膜厚
4〜15μmの保護膜9をレジスト材料により積層して
半導体装置1Aを形成した。
【0030】そして、ベースフィルム2の裏面3Bから
ベアチップIC5の光誤動作に影響する1100nm以
下の短波長成分を含むの光を照射して、ベアチップIC
5の動作確認を行ったところ、ベアチップIC5の誤作
動は生じなかった。また、高温高湿の環境下における信
頼性加速試験においても、遮光性能の劣化やベースフィ
ルム2の反りは生じなかった。
【0031】なお、本発明は、前述した実施の形態に限
定されるものではなく、必要に応じて種々の変更が可能
である。
【0032】
【発明の効果】以上説明したように本発明の半導体装置
によれば、ベアチップICへの背部からの外光による照
射を長期にわたって確実に阻止し、しかも、安価に製造
できる。
【0033】すなわち、ベアチップICを搭載した側の
背部となるフレキシブルプリント配線基板の他方の面に
接着剤層を介することなくベアチップICの背部を被覆
するように配線パターンの導体と同様の材質からなる遮
光膜を形成したので、ベアチップICへの背部からの外
光による照射を長期にわたって確実に阻止することがで
き、半導体装置としての信頼性を長期にわたって確保す
ることができる。
【0034】また、ベアチップICを搭載した側の背部
となるフレキシブルプリント配線基板の他方の面に接着
剤層を介することなくベアチップICの背部を被覆する
ように配線パターンの導体と同様の材質からなる遮光膜
を形成し、この遮光膜を外周も含めて保護膜により被覆
したので、ベアチップICへの背部からの外光による照
射をさらに長期にわたって確実に阻止することができ
る。
【0035】さらに、配線パターンの表面を被覆する保
護膜と遮光膜を被覆する保護膜とを熱膨張係数の等しい
材料により同一膜厚に形成することにより、温度変化に
よるフレキシブルプリント配線基板の反りを防止するこ
とができ、半導体装置としての信頼性を確保することが
できる。
【0036】さらにまた、遮光膜を接地したことによ
り、ベアチップICが防磁性や耐静電性を得ることがで
き、この点においても半導体装置としての信頼性を確保
することができる。
【図面の簡単な説明】
【図1】 本発明に係る半導体装置の実施の形態を示す
縦断面図
【図2】 従来の半導体装置を示す縦断面図
【符号の説明】
1,1A 半導体装置 2 ベースフィルム 3A ベースフィルム2の片面 3B ベースフィルム2の他方の面 4 配線パターン 5 ベアチップIC 6,9 保護膜 7A 遮光フィルム 7B 接着剤層(粘着剤層) 8 遮光膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性材料からなるフレキシブルプリン
    ト配線基板の片面に配線パターンを形成し、この配線パ
    ターンに接続されるようにベアチップICを搭載した半
    導体装置において、前記ベアチップICを搭載した側の
    背部となるフレキシブルプリント配線基板の他方の面に
    接着剤層を介することなく前記ベアチップICの背部を
    被覆するように前記配線パターンの導体と同様の材質か
    らなる遮光膜を形成したことを特徴とする半導体装置。
  2. 【請求項2】 絶縁性材料からなるフレキシブルプリン
    ト配線基板の片面に配線パターンを形成し、この配線パ
    ターンに接続されるようにベアチップICを搭載し、前
    記配線パターンの表面を保護膜により被覆した半導体装
    置において、前記ベアチップICを搭載した側の背部と
    なるフレキシブルプリント配線基板の他方の面に接着剤
    層を介することなく前記ベアチップICの背部を被覆す
    るように前記配線パターンの導体と同様の材質からなる
    遮光膜を形成し、この遮光膜を外周も含めて保護膜によ
    り被覆したことを特徴とする半導体装置。
  3. 【請求項3】 前記配線パターンの表面を被覆する保護
    膜と前記遮光膜を被覆する保護膜とを熱膨張係数の等し
    い材料により同一膜厚に形成したことを特徴とする請求
    項2に記載の半導体装置。
  4. 【請求項4】 前記遮光膜を接地したことを特徴とする
    請求項1ないし請求項3のいずれか1項に記載の半導体
    装置。
JP24638198A 1998-08-31 1998-08-31 半導体装置 Pending JP2000077564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24638198A JP2000077564A (ja) 1998-08-31 1998-08-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24638198A JP2000077564A (ja) 1998-08-31 1998-08-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2000077564A true JP2000077564A (ja) 2000-03-14

Family

ID=17147705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24638198A Pending JP2000077564A (ja) 1998-08-31 1998-08-31 半導体装置

Country Status (1)

Country Link
JP (1) JP2000077564A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142248A (ja) * 2003-11-05 2005-06-02 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008091587A (ja) * 2006-09-30 2008-04-17 Nippon Chemicon Corp 光学機器モジュール
JP2009026985A (ja) * 2007-07-20 2009-02-05 Sanyo Electric Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142248A (ja) * 2003-11-05 2005-06-02 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4561079B2 (ja) * 2003-11-05 2010-10-13 カシオ計算機株式会社 半導体装置の製造方法
JP2008091587A (ja) * 2006-09-30 2008-04-17 Nippon Chemicon Corp 光学機器モジュール
JP2009026985A (ja) * 2007-07-20 2009-02-05 Sanyo Electric Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
EP0343936B1 (en) Module sealing structure
US6049094A (en) Low stress package assembly for silicon-backed light valves
WO2018235730A1 (ja) 表示モジュール
JP2005129846A (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP2000077564A (ja) 半導体装置
US6229223B1 (en) Flexible printed board
US10304779B2 (en) Electronic component module having a protective film comprising a protective layer and a low reflectivity layer having a rough outer surface and manufacturing method thereof
US7135204B2 (en) Method of manufacturing a wiring board
JP2004029448A (ja) 液晶表示パネル
JPS6067984A (ja) 平面表示パネルの電極端子取出構造
JP3227777B2 (ja) 回路基板の接続方法
JP2000077798A (ja) プリント配線板、半導体装置およびそれを用いた液晶表示装置
JP2022535791A (ja) 熱インジケータを備えた基板を含む電子部品
JP2001053413A (ja) 電子部品内蔵基板および多層電子部品内蔵基板ならびにそれらの製造方法
JPH05275720A (ja) 光センサチップ実装構造
JP2706725B2 (ja) 放射線検出素子
TWI832687B (zh) 側面電路結構及其製造方法
JPS61147554A (ja) ハイブリツドicモジユ−ル
JP3712067B2 (ja) 可撓性回路基板
JP2005026316A (ja) プリント基板及び電子機器
JPH05190593A (ja) テープキャリア型半導体装置
JP2589358B2 (ja) 両面実装型tab用テープキャリア
JPS62101053A (ja) 薄型電子回路ユニツト
JPH11288002A (ja) 液晶駆動回路モジュールおよび該モジュールを用いた液晶表示装置
SU320958A1 (ru) Печатная схема

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

A131 Notification of reasons for refusal

Effective date: 20051004

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328